DE102020134567A1 - Finfets mit epitaxiebereichen mit gemischten wellenförmigen und nicht-wellenförmigen abschnitten - Google Patents

Finfets mit epitaxiebereichen mit gemischten wellenförmigen und nicht-wellenförmigen abschnitten Download PDF

Info

Publication number
DE102020134567A1
DE102020134567A1 DE102020134567.4A DE102020134567A DE102020134567A1 DE 102020134567 A1 DE102020134567 A1 DE 102020134567A1 DE 102020134567 A DE102020134567 A DE 102020134567A DE 102020134567 A1 DE102020134567 A1 DE 102020134567A1
Authority
DE
Germany
Prior art keywords
fin
semiconductor
group
epitaxial
semiconductor fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020134567.4A
Other languages
English (en)
Inventor
Shahaji B. More
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020134567A1 publication Critical patent/DE102020134567A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET

Abstract

Ein Verfahren umfasst das Bilden einer ersten Finnengruppe, die eine Vielzahl von Halbleiterfinnen aufweist, und einer zweiten Finnengruppe. Die mehreren Halbleiterfinnen umfassen eine erste Halbleiterfinne, die von der zweiten Finnengruppe am weitesten von der ersten Finnengruppe entfernt ist, eine zweite Halbleiterfinne und eine dritte Halbleiterfinne, die von der ersten Finnengruppe am nächsten zur zweiten Finnengruppe liegt. Das Verfahren umfasst ferner die Durchführung eines Epitaxieprozesses zur Bildung eines Epitaxiebereichs auf der Mehrzahl von Halbleiterfinnen. Der Epitaxiebereich umfasst einen ersten Abschnitt und einen zweiten Abschnitt. Der erste Abschnitt befindet sich in der Mitte zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne. Der erste Abschnitt hat eine erste obere Fläche. Der zweite Abschnitt befindet sich in der Mitte zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne. Der zweite Abschnitt hat eine zweite obere Fläche, die niedriger als die erste obere Fläche ist.

Description

  • PRIORITÄTSANSPRUCH UND QUERVERWEIS
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung 63/065,291 mit dem Titel „Mixed Wavy-EPI Multi-Fins PMOS Structure“, eingereicht am 13. August 2020, und der vorläufigen US-Patentanmeldung 63/078,968 mit dem Titel „Mixed Wavy-EPI Multi-Fins PMOS Structure“, eingereicht am 16. September 2020; diese Anmeldungen werden hiermit durch Bezugnahme hierin aufgenommen.
  • HINTERGRUND
  • Bei der Herstellung von Finnen-Feldeffekttransistoren wurden Source/Drain-Bereiche typischerweise gebildet, indem Halbleiterfinnen gebildet werden, Halbleiterfinnen zur Bildung von Aussparungen ausgespart werden und Epitaxiebereiche von den Aussparungen aus gezüchtet werden. Die Epitaxiebereiche, die von den Aussparungen benachbarter Halbleiterfinnen aus gewachsen werden, können miteinander verschmelzen und die resultierenden Epitaxiebereiche können ebene obere Oberflächen aufweisen. Source/Drain-Kontaktstopfen werden gebildet, um eine elektrische Verbindung zu den Source/Drain-Bereichen herzustellen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den begleitenden Zeichnungen verstehen. Es ist zu verstehen, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten klarer Erläuterungen willkürlich vergrößert oder verkleinert sein.
    • 1, 2A, 2B, 3A, 3B, 3C, 4A, 4B, 4C, 5-7, 8A, 8B, 9, 10, 11A, 11B und 11C zeigen perspektivische Ansichten und Querschnittsansichten von Zwischenstufen bei der Herstellung von Finnen-Feldeffekttransistoren (FinFETs) gemäß einigen Ausführungsformen.
    • 12 zeigt einen Prozessablauf zur Herstellung eines n-Typ-FinFET und eines p-Typ-FinFET gemäß einigen Ausführungsformen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung bietet viele verschiedene Ausführungsformen und Beispiele für die Umsetzung verschiedener Merkmale der Erfindung. Zur Vereinfachung der vorliegenden Offenbarung werden im Folgenden spezifische Beispiele für Komponenten und Anordnungen beschrieben. Diese sind natürlich nur Beispiele und sollen nicht einschränkend sein. Beispielsweise kann die Ausbildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, bei denen das erste und das zweite Merkmal in direktem Kontakt gebildet sind, kann aber auch Ausführungsformen umfassen, bei denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal gegebenenfalls nicht in direktem Kontakt stehen. Ferner können Bezugszeichen in den verschiedenen Beispielen der vorliegenden Offenbarung wiederholt werden. Diese Wiederholung dient der Einfachheit und Klarheit und schreibt nicht grundsätzlich eine Beziehung zwischen den verschiedenen diskutierten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner können hierin zur Vereinfachung der Beschreibung räumlich relative Begriffe wie „unter“, „unten“, „abwärts“, „über“, „oben“, „aufwärts“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem anderen Element oder Merkmal wie in den Zeichnungen dargestellt zu beschreiben. Die räumlich relativen Begriffe sollen neben der in den Zeichnungen dargestellten Ausrichtung auch andere Ausrichtungen der Vorrichtung während Benutzung oder Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hier verwendeten räumlich relativen Bezeichnungen können ebenfalls entsprechend interpretiert werden.
  • Finnen-Feldeffekttransistoren (FinFETs) und das Verfahren zu deren Herstellung werden bereitgestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird ein verschmolzener Epitaxiebereich, der ein Source/Drain-Bereich eines FinFETs sein kann, basierend auf mehreren Halbleiterfinnen gebildet, die eine Finnengruppe bilden. Der verschmolzene Epitaxiebereich umfasst mindestens einen welligen Abschnitt und einen nicht-welligen Abschnitt, wobei sich der Begriff „wellig“ darauf bezieht, dass ein mittlerer Abschnitt einer oberen Oberfläche niedriger ist als die oberen Oberflächen gegenüberliegender Abschnitte, die aus Halbleiterfinnen gezüchtet sind. Der nicht-wellige Abschnitt hat die Funktion, ein Verbiegen der Finnen für die gesamte Finnengruppe zu verhindern, während der wellige Abschnitt eine größere Kontaktfläche aufweist, als wenn der Abschnitt nicht-wellig gebildet wäre, wodurch der Kontaktwiderstand reduziert wird. Somit werden, da der verschmolzene Epitaxiebereich sowohl den nicht-welligen Abschnitt als auch den welligen Abschnitt aufweist, die Probleme der Zuverlässigkeit wie die des Kontaktwiderstands gelöst. Die hierin besprochenen Ausführungsformen sollen als Beispiele dienen, um die Herstellung oder Verwendung des Gegenstands dieser Offenbarung zu ermöglichen, und der Fachmann wird leicht erkennen, dass Modifikationen vorgenommen werden können, während er innerhalb der betrachteten Bereiche der verschiedenen Ausführungsformen bleibt. In den verschiedenen Ansichten und illustrativen Ausführungsformen werden gleiche Bezugszeichen zur Bezeichnung gleicher Elemente verwendet. Obwohl die Verfahrensausführungen in einer bestimmten Reihenfolge beschrieben werden, können andere Verfahrensausführungen in jeder beliebigen logischen Reihenfolge ausgeführt werden.
  • 1, 2A, 2B, 3A, 3B, 3C, 4A, 4B, 4C, 5-7, 8A, 8B, 9, 10, 11A, 11B und 11C veranschaulichen Querschnittsansichten von Zwischenstufen bei der Bildung von FinFETs und den entsprechenden Source/Drain-Bereichen gemäß einigen Ausführungsformen der vorliegenden Offenbarung. Die entsprechenden Prozesse sind auch schematisch in dem Prozessablauf in 12 wiedergegeben.
  • 1 zeigt eine perspektivische Ansicht einer Ausgangsstruktur. Die Ausgangsstruktur umfasst einen Wafer 10, der weiterhin ein Substrat 20 umfasst. Das Substrat 20 kann ein Halbleitersubstrat sein, das ein Siliziumsubstrat, ein Silizium-Germanium-Substrat oder ein aus anderen Halbleitermaterialien gebildetes Substrat sein kann. Die obere Oberfläche des Substrats 20 kann eine (100)-Oberflächenebene aufweisen. Das Substrat 20 kann mit einer p-Typ- oder einer n-Typ-Verunreinigung dotiert sein. Isolationsbereiche 22, wie z.B. STI-Bereiche (Shallow Trench Isolation-Bereiche), können so gebildet werden, dass sie sich von einer oberen Oberfläche des Substrats 20 in das Substrat 20 erstrecken. Der zugehörige Prozess ist als Prozess 202 in dem Prozessablauf in 12 dargestellt. Die Abschnitte des Substrats 20 zwischen benachbarten STI-Bereichen 22 werden als Halbleiterstreifen 24 bezeichnet. Die oberen Oberflächen der Halbleiterstreifen 24 und die oberen Oberflächen der STI-Bereiche 22 können gemäß einigen Ausführungsformen im Wesentlichen miteinander eben sein.
  • STI-Bereiche 22 können ein Auskleidungs-Oxid (nicht dargestellt) aufweisen, das ein thermisches Oxid sein kann, das durch eine thermische Oxidation einer Oberflächenschicht des Substrats 20 gebildet wird. Das Auskleidungs-Oxid kann auch eine abgeschiedene Siliziumoxidschicht sein, die z.B. durch ALD (Atomic Layer Deposition), HDPCVD (High-Density Plasma Chemical Vapor Deposition) oder CVD (Chemical Vapor Deposition) gebildet wird. STI-Bereiche 22 können auch ein dielektrisches Material über dem Auskleidungs-Oxid enthalten, wobei das dielektrische Material unter Verwendung von FCVD (Flowable Chemical Vapor Deposition), Aufschleudern (Spin-On) oder dergleichen gebildet werden kann. Gemäß einigen Ausführungsformen können die STI-Bereiche 22 STI-Bereiche 22O, die sich an den Außenseiten der Finnengruppen befinden, wie nachstehend erläutert wird, und STI-Bereiche 22I aufweisen, die in Innergruppe-Lücken in Finnengruppen gebildet werden. Die STI-Bereiche 22O können eine größere Höhe aufweisen als die STI-Bereiche 22I.
  • Gemäß einigen Ausführungsformen sind die oberen Abschnitte 24T der Halbleiterstreifen 24 aus einem Material gebildet, das von dem Material des Hauptteils des Halbleitersubstrats 20 verschieden ist. Beispielsweise können die oberen Abschnitte 24T aus Silizium-Germanium gebildet werden, das einen Germanium-Atomanteil von etwa 15 Prozent bis etwa 30 Prozent aufweisen kann. Gemäß einigen Ausführungsformen werden obere Abschnitte 24T vor der Bildung der STI-Bereiche 22 gebildet und durch einen Epitaxieprozess zur Abscheidung von Siliziumgermanium auf dem Substrat 20 gebildet. Die oberen Abschnitte 24T können auch einen unteren Abschnitt aufweisen, der aus dem gleichen Material wie der darunter liegende Bulk-Abschnitt des Halbleitersubstrats 20 gebildet wird. Die STI-Bereiche 22 werden dann gebildet, indem einige Abschnitte der epitaktischen Silizium-Germanium-Schicht und das darunter liegende Substrats 20 geätzt werden, und indem dielektrische Materialien abgeschieden werden. Gemäß alternativen Ausführungsformen werden die oberen Abschnitte 24T nach der Bildung der STI-Bereiche 22 gebildet und gebildet, indem die Abschnitte des Substrats 20 zwischen den STI-Bereichen 22 geätzt werden und anschließend ein Epitaxieprozess zur Züchtung eines Halbleitermaterials wie Siliziumgermanium in die resultierenden Aussparungen durchgeführt wird.
  • Mit Bezug auf 2A und 2B werden die STI-Bereiche 22 ausgespart. 2B zeigt eine Querschnittsansicht des Referenzquerschnitts B-B in 2A. 2A zeigt allerdings den linken Teil der in 2B dargestellten Struktur. Die oberen Abschnitte der Halbleiterstreifen 24 stehen höher hervor als die oberen Oberflächen 22A der STI-Bereiche 22, um hervorstehende Finnen 24' zu bilden, die hervorstehende Finnen 24A' in dem Vorrichtungsbereich 100A (2B) und hervorstehende Finnen 24B' (2B) in dem Vorrichtungsbereich 100B umfassen. Der zugehörige Prozess ist als Prozess 204 in dem Prozessablauf in 12 dargestellt. Die Abschnitte der Halbleiterstreifen 24 in den STI-Bereichen 22 werden weiterhin als Halbleiterstreifen bezeichnet.
  • Mit Bezug auf 2B werden die hervorstehenden Finnen 24A' zusammen als eine Finnengruppe 25A bezeichnet und die hervorstehenden Finnen 24B' werden zusammen als eine Finnengruppe 25B bezeichnet. Gemäß einigen Ausführungsformen ist der innere Abstand S1 zwischen den benachbarten Finnen in einer gleichen Finnengruppe 25A und 25B kleiner als Zwischengruppen-Abstand S2, z.B. zu einem Verhältnis S2/S1, das größer als etwa 2 oder größer als etwa 5 ist. Das Aussparen der STI-Bereiche 22 kann unter Verwendung eines Trockenätzverfahrens durchgeführt werden, wobei eine Mischung von HF und NH3 als Ätzgas verwendet werden kann. Das Ätzen kann auch unter Verwendung eines Gemisches von NF3 und NH3 als Ätzgas durchgeführt werden. Während des Ätzvorgangs kann ein Plasma erzeugt werden. Ferner kann Argon enthalten sein. Gemäß alternativen Ausführungsformen der vorliegenden Offenbarung wird das Aussparen der STI-Bereiche 22 durch ein Nassätzverfahren durchgeführt. Die Ätzchemikalie kann z.B. HF-Lösung enthalten.
  • Gemäß einigen Ausführungsformen können die Finnen zur Bildung der FinFETs durch jedes geeignete Verfahren gebildet/strukturiert werden. Beispielsweise können die Finnen durch ein oder mehrere Photolithografieverfahren strukturiert werden, einschließlich Doppelstrukturierungs- oder Mehrfachstrukturierungsverfahren. Im Allgemeinen werden bei Doppelstrukturierungs- oder Mehrfachstrukturierungsverfahren Fotolithografie und selbstausgerichtete Verfahren kombiniert, so dass Strukturen erzeugt werden können, die z.B. kleinere Abstände (Pitches) aufweisen als sie sonst durch ein einzelnes, direktes Photolithografieverfahren erzielbar sind. In einer Ausführungsform wird zum Beispiel eine Opferschicht über einem Substrat gebildet und durch ein Fotolithografieverfahren strukturiert. Durch einen selbstausrichteten Prozess werden Abstandhalter entlang der strukturierten Opferschicht gebildet. Die Opferschicht wird dann entfernt und die verbleibenden Abstandhalter oder Dorne können dann zum Strukturieren der Finnen verwendet werden.
  • Wie in 2B gezeigt, enthält der Wafer 10 einen ersten Vorrichtungsbereich 100A und einen zweiten Vorrichtungsbereich 100B jeweils zur Bildung eines FinFET darin. Der FinFET, der in dem ersten Vorrichtungsbereich 100A gebildet wird, kann ein p-Typ FinFET sein, während der FinFET, der in dem zweiten Vorrichtungsbereich 100B gebildet wird, ein n-Typ FinFET oder ein p-Typ FinFET sein kann. Um die Merkmale in dem Vorrichtungsbereich 100A und in dem Vorrichtungsbereich 100B voneinander zu unterscheiden, kann ein in dem Vorrichtungsbereich 100A gebildetes Merkmal mit einem mit A endenden Bezugszeichen versehen sein und ein in dem Vorrichtungsbereich 100B gebildetes Merkmal kann mit einem mit B endenden Bezugszeichen versehen sein. Beispielsweise werden die Halbleiterstreifen 24 in dem Vorrichtungsbereich 100A mit 24A gekennzeichnet, die zusammen als eine Streifengruppe 25A bezeichnet werden, und die Halbleiterstreifen 24 in dem Vorrichtungsbereich 100B werden mit 24B gekennzeichnet, die zusammen als eine Streifengruppe 25B bezeichnet werden.
  • Gemäß einigen Ausführungsformen können die oberen Oberflächen 22A der STI-Bereiche 22 höher, niedriger oder auf gleicher Höhe mit den unteren Oberflächen der oberen Abschnitte 24T sein (siehe 1). Somit kann die Gesamtheit der hervorstehenden Finnen 24A' nach der Aussparung der STI-Bereiche 22 aus Siliziumgermanium gebildet sein und kann sich nach unten in die Räume zwischen den verbleibenden STI-Bereichen 22 erstrecken, oder aber auch nicht. Alternativ können die unteren Abschnitte der hervorstehenden Finnen 24A' aus Silizium gebildet werden, während die oberen Abschnitte der hervorstehenden Finnen 24A' aus Silizium-Germanium gebildet sein können.
  • Mit Bezug auf 3A, 3B und 3C werden Dummy-Gatestapel 30 auf den oberen Oberflächen und den Seitenwänden der hervorstehenden Finnen 24A' und 24B' gebildet. Der zugehörige Prozess ist als Prozess 206 in dem Prozessablauf in 12 dargestellt. Die in 3B und 3C dargestellten Querschnitte ergeben sich entlang der Referenzquerschnitte B-B und C-C in 3A. In 3C und der nachfolgenden 11C kann das Niveau der oberen Oberflächen 22A der STI-Bereiche 22 (siehe auch 3A) dargestellt sein und die Halbleiterfinnen 24A' und 24B' sind höher als die oberen Oberflächen 22A. Untere Oberflächen 22B (siehe auch 3A) der STI-Bereiche 22I sind ebenfalls in den Querschnittsansichten dargestellt. Die STI-Bereiche 22I liegen in den Ebenen zwischen 22A und 22B und sind in 3C und 11C nicht dargestellt, da sie in anderen Ebenen als dort dargestellt liegen.
  • Dummy-Gatestapel 30 können Dummy-Gatedielektrika 32 (3C) und Dummy-Gateelektroden 34 über den Dummy-Gatedielektrika 32 aufweisen. Die Dummy-Gateelektroden 34 können z.B. aus amorphem Silizium oder Polysilizium gebildet sein, wobei auch andere Materialien verwendet werden können. Jeder der Dummy-Gatestapel 30 kann auch eine (oder mehrere) Hartmaskenschicht 36 über der Dummy-Gateelektrode 34 aufweisen. Die Hartmaskenschichten 36 können aus Siliziumnitrid, Siliziumcarbonnitrid oder dergleichenm gebildet werden. Die Dummy-Gatestapel 30 weisen auch Längsrichtungen auf, die senkrecht zu den Längsrichtungen der hervorstehenden Finnen 24A' und 24B' verlaufen. Gemäß einigen Ausführungsformen sind die Dummy-Gatestapel 30 auf den hervorstehenden Finnen 24A' und die Dummy-Gatestapel 30 auf den hervorstehenden Finnen 24B' diskrete Dummy-Gatestapel, die physisch voneinander getrennt sind. Gemäß alternativen Ausführungsformen kann sich ein und derselbe (oder dieselben) Dummy-Gatestapel 30 sowohl auf den hervorstehenden Finnen 24A' als auch auf den hervorstehenden Finnen 24B' erstrecken.
  • Als nächstes werden Gate-Abstandhalter 38 (3A und 3C) an den Seitenwänden der Dummy-Gatestapel 30 gebildet. Der zugehörige Prozess ist als Prozess 208 in dem Prozessablauf in 12 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Gate-Abstandhalter 38 aus dielektrischen Materialien wie Silizium-Kohlenstoff-Oxynitrid (SiCN), Siliziumnitrid, Silizium-Oxy-Kohlenstoff-Oxynitrid (SiOCN) oder dergleichen gebildet und können eine einschichtige Struktur oder eine mehrschichtige Struktur mit mehreren dielektrischen Schichten aufweisen. Die Herstellungsprozesse umfassen die Abscheidung konformer Abstandhalterschichten und die anschließende Durchführung anisotroper Ätzprozesse zur Bildung der Gate-Abstandhalter 38 (und Finnen-Abstandhalter 39). Gemäß einigen Ausführungsformen der vorliegenden Offenbarung sind die Gate-Abstandhalter 38 Mehrschicht-Gate-Abstandhalter. Beispielsweise kann jeder der Gate-Abstandhalter 38 eine SiN-Schicht und eine SiOCN-Schicht über der SiN-Schicht aufweisen. 3A und 3C zeigen ferner Finnen-Abstandshalter 39, die an den Seitenwänden der hervorstehenden Finnen 24' gebildet sind. Der zugehörige Prozess ist auch als Prozess 208 in dem Prozessablauf in 12 dargestellt.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung werden die Finnen-Abstandhalter 39 (einschließlich 39A, 39B, 39C, 39D, 39E, 39F, 39A', 39B', 39C' und 39D' (3B)) durch die gleichen Verfahren zur Bildung von Gate-Abstandhaltern 38 gebildet. Beispielsweise können bei dem Verfahren zur Bildung von Gate-Abstandhaltern 38 die flächendeckende dielektrische Schicht (oder solche Schichten), die zur Bildung von Gate-Abstandhaltern 38 abgeschieden werden, einige Abschnitte an den Seitenwänden der hervorstehenden Finnen 24A' und 24B' hinterlassen, wenn sie geätzt wird, wodurch Finnen-Abstandhalter 39 gebildet werden. Gemäß einigen Ausführungsformen umfassen die Finnen-Abstandhalter 39 äußere Finnen-Abstandhalter wie die Finnen-Abstandhalter 39A, 39F, 39A' und 39D' (3B), die an den Außenseiten der äußersten Finnen in der Finnengruppe liegen. Die Finnen-Abstandhalter 39 umfassen ferner innere Finnen-Abstandhalter wie die Finnen-Abstandhalter 39B, 39C, 39D, 39E, 39B' und 39C', wobei die inneren Finnen-Abstandhalter 39B, 39C, 39D, 39E zwischen den Finnen 24A' angeordnet sind und die inneren Finnen-Abstandhalter 39B' und 39C' zwischen den Finnen 24B' angeordnet sind.
  • Mit Bezug auf 4A, 4B und 4C werden die Abschnitte der hervorstehenden Finnen 24A' und 24B' ausgespart, die nicht von den Dummy-Gatestapeln 30 und den Gate-Abstandhaltern 38 bedeckt sind, wodurch Aussparungen 40A und 40B gebildet werden ( 4B). Der zugehörige Prozess ist als Prozess 210 in dem Prozessablauf in 12 dargestellt. 4B und 4C zeigen die Querschnittsansichten, die sich aus den Referenzquerschnitten B-B und C-C in 4A ergeben. Die Aussparung kann anisotrop sein und daher werden die Abschnitte der Finnen 24', die direkt unter den Dummy-Gatestapeln 30 und den Gate-Abstandhaltern 38 liegen, geschützt und werden nicht geätzt. Gemäß einigen Ausführungsformen können die oberen Oberflächen der ausgesparten Halbleiterfinnen 24' höher liegen als die oberen Oberflächen 22A der STI-Bereiche 22 und können höher als die übrigen Finnen-Abstandhalter 39 liegen.
  • Gemäß einigen Ausführungsformen werden während des Ätzens der hervorstehenden Finnen 24' auch die Finnen-Abstandhalter 39 geätzt, so dass ihre Höhe reduziert wird. Die Finnen-Abstandhalter 39A, 39B, 39C, 39D, 39E, 39F haben jeweils die Höhen H1, H2, H3, H4, H5 und H6 (4B). Das Ätzen der Finnen-Abstandhalter 39 kann gleichzeitig mit der Aussparung der Finnen 24' erfolgen, wobei dem Ätzgas zum Aussparen der hervorstehenden Finnen 24' ein oder mehrere Ätzgase für das Ätzen der Finnen-Abstandhalter 39 zugesetzt werden.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung wird das Aussparen der hervorstehenden Finnen 24' durch einen Trockenätzschritt durchgeführt. Das Trockenätzen kann unter Verwendung von Prozessgasen wie C2F6, CF4, SO2, der Mischung von HBr, Cl2 und O2, der Mischung von HBr, Cl2, O2 und CF2 oder dergleichen durchgeführt werden. Das Ätzen kann anisotrop sein. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung, wie in 4C gezeigt, sind die Seitenwände der hervorstehenden Finnen 24', die der Aussparung 40 zugewandt sind, im Wesentlichen vertikal und sind im Wesentlichen bündig mit den äußeren Seitenwänden der Gate-Abstandhalter 38. Die Seitenwände der hervorstehenden Finnen 24A' und 24'B, die der Aussparung 40 zugewandt sind, können auf (110)-Oberflächenebenen der jeweiligen hervorstehenden Finnen 24A' und 24B' liegen. Mit Bezug auf 4B ist die Position der Aussparungen 40A und 40B, die auch die entfernten Abschnitte der hervorstehenden Finnen 24' sind, durch gestrichelte Linien dargestellt. Die gestrichelten Linien stellen auch die hervorstehenden Finnen 24' dar, die direkt unter den Dummy-Gatestapeln 30 (4C) liegen, die in einer anderen Ebene als der dargestellten Ebene liegen.
  • Beim Aussparen der hervorstehenden Finnen 24' wird auch ein Prozessgas für das Ätzen der Finnen-Abstandhalter 39 zugegeben, um die Finnen-Abstandhalter 39 auszusparen. Gemäß einigen Ausführungsformen werden die Prozessgase und Prozessbedingungen für das Ätzen der Finnen-Abstandhalter 39 (beim Aussparen der hervorstehenden Finnen 24') so eingestellt, dass die folgenden Beziehungen erreicht werden: (H1 > H6), (H1 > (H2 & H3) > (H4 & H5)), und ((H6 > (H2 & H3) > (H4 & H5)). Die Höhen H2 und H3 können auch gleich oder nahe den Höhen H4 und H5 sein. Alternativ ausgedrückt weist die linke äußere Finne 39A die Höhe H1 auf, die größer als die Höhe H6 der rechten äußeren Finne 39F ist, und die Höhen H1 und H6 beider äußeren Finnen sind größer als die Höhen H2, H3 und H4 der inneren Finnen. Die Höhen H2 und H3 der linken inneren Finnen können auch größer oder gleich den Höhen H4 und H5 der rechten inneren Finnen sein. Das Ätzen der Finnen-Abstandhalter 39 kann unter Verwendung eines fluorhaltigen Gases wie dem Gemisch aus CF4, O2 und N2, dem Gemisch aus NF3 und O2, SF6, dem Gemisch aus SF6 und O2 oder dergleichen durchgeführt werden und kann ein Gas wie Argon zum Beschuss der äußeren Abstandhalter 39A enthalten. Die angepassten Prozessbedingungen zum Erreichen der gewünschten Finnen-Abstandhalterhöhen umfassen unter anderem die Partialdrücke der Ätzgase und der Beschussgase, die Vorspannung und/oder dergleichen. Ferner kann der Ladeeffekt genutzt werden, um die gewünschten Höhen der Finnen-Abstandhalter zu erreichen. Beispielsweise kann das Verhältnis S2/S1, das das Verhältnis des Zwischengruppen-Abstands S2 zu dem Innengruppen-Abstand S1 ist, eingestellt werden, um den Ladeeffekt einzustellen, so dass die Höhen H1, H2, H3, H4, H5 und H6 eingestellt werden können.
  • Gemäß einigen Ausführungsformen wird nach dem Ätzen der hervorstehenden Finnen 24', bei dem die Finnen-Abstandhalter 39 ebenfalls ausgespart werden, ein zusätzlicher Ätzvorgang durchgeführt, um die Finnen-Abstandhalter 39 weiter zu ätzen und die Höhen der hervorstehenden Finnen 39 anzupassen. Bei diesem Verfahren werden die hervorstehenden Finnen 24' nicht ausgespart. Gemäß alternativen Ausführungsformen wird der zusätzliche Ätzprozess übersprungen. Der zusätzliche Ätzprozess (falls durchgeführt) kann auch durch einen anisotropen Ätzprozess durchgeführt werden, bei dem z.B. ähnliche Prozessgase wie bei der Herstellung der Finnen-Abstandhalter verwendet werden. Gemäß einigen Ausführungsformen kann es sein, dass die vorangegangenen Prozesse die Beziehung (H1 > H6), (H1 > (H2 & H3) > (H4 & H5)) und ((H6 > (H2 & H3) > (H4 & H5)) nicht erreichen können. Bei der vorangegangenen Herstellung von Finnen-Abstandhaltern 39 kann z.B. die Höhe H1 ungünstigerweise kleiner als die Höhe H6 sein. Durch den Ätzvorgang werden daher die Höhen der Finnen-Abstandhalter so angepasst, dass die Höhe H1 größer als H6 ist. Alternativ können die vorgenannten Verhältnisse bereits durch die vorangegangene Herstellung der Finnen-Abstandhalter 39 erreicht werden, aber die Verhältnisse zwischen den Finnen-Abstandhalterhöhen H1, H2, H3, H4, H5 und H6 können nicht zufriedenstellend sein. Daher kann der zusätzliche Ätzvorgang durchgeführt werden, um die Verhältnisse auf wünschenswerte Werte einzustellen.
  • Bei den oben beschriebenen Verfahren kann die Höhe H1', H2', H3' und H4' der jeweiligen Finnen-Abstandhalter 39A', 39B', 39C' und 9D' auch so eingestellt werden, dass die Höhe H1' größer als H4' ist und die beiden Höhen H1' und H4' größer als die Höhen H2' und H3' sind.
  • Mit Bezug auf 5 werden die Epitaxieschichten 48-1 (die auch als Epitaxieschichten Li bezeichnet werden und 48-11, 48-12 und 48-13 umfassen) durch einen Epitaxieprozess abgeschieden. Der zugehörige Prozess ist als Prozess 212 in dem Prozessablauf in 12 dargestellt. Gemäß einigen Ausführungsformen wird die Abscheidung durch einen nicht-konformen Abscheidungsprozess durchgeführt, so dass der untere Abschnitt (11C) der ersten Schicht 48-1 dicker ist als die Seitenwandabschnitte. Die Abscheidung kann durch RPCVD, PECVD oder dergleichen durchgeführt werden. Gemäß einigen Ausführungsformen werden die Epitaxieschichten 48-1 aus SiGeB gebildet oder enthalten SiGeB. Das Prozessgas für die Abscheidung der Epitaxieschicht 48-1 kann ein siliziumhaltiges Gas wie Silan, Disilan (Si2H6), Dicholorosilan (DCS) oder dergleichen, ein germaniumhaltiges Gas wie German (GeH4), Digerman (Ge2H6) oder dergleichen und ein dotierstoffhaltiges Prozessgas wie B2H6 oder dergleichen enthalten, je nach der gewünschten Zusammensetzung der Epitaxieschicht 48-1. Zusätzlich kann ein Ätzgas wie z.B. HCl zugegeben werden, um eine selektive Abscheidung auf dem Halbleiter, jedoch nicht auf dem Dielektrikum, zu erreichen. Die Epitaxieschicht 48-1 kann eine Borkonzentration von etwa 5 · 1019/cm3 und etwa 8 · 1020/cm3 aufweisen. Der Germanium-Atomanteil kann etwa 15 Prozent bis etwa 45 Prozent betragen. Der Germanium-Atomprozentsatz kann einen Gradienten aufweisen, wobei die höheren Bereiche höhere Germanium-Atomprozentsätze aufweisen als die jeweiligen niedrigeren Bereiche.
  • Wie in 5 gezeigt dehnen sich die Epitaxieschichten 48-1 seitlich aus und wachsen zueinander. Andererseits sind die Epitaxieschichten 48-1, die aus verschiedenen hervorstehenden Finnen 24A' und 24B' gewachsen sind, noch voneinander getrennt und nicht miteinander verschmolzen. Die oberen Enden der Epitaxieschichten 48-1 werden so gesteuert, dass sie niedriger sind als die oberen Oberflächen der ursprünglichen, nicht ausgesparten, hervorstehenden Finnen 24', beispielsweise um eine Differenz von etwa 5 nm bis etwa 10 nm. Gemäß einigen Ausführungsformen liegt das obere Ende der Epitaxieschicht 48-11 aufgrund der oben erwähnten Beziehung zwischen den Höhen H1 bis H6 höher als das obere Ende der Epitaxieschicht 48-13. Ferner kann das obere Ende der Epitaxieschicht 48-11 auf gleicher Höhe mit dem oberen Ende der Epitaxieschicht 48-12 oder höher liegen.
  • Mit Bezug auf 6 werden die Epitaxieschichten 48-2 (auch als Epitaxieschicht L2 bezeichnet) abgeschieden. Der zugehörige Prozess ist als Prozess 214 in dem in 12 dargestellten Prozessablauf dargestellt. Der Abscheideprozess kann durch RPCVD, PECVD oder dergleichen durchgeführt werden. Gemäß einigen Ausführungsformen enthält die Epitaxieschicht 48-2 SiGeB, wobei das Bor eine zweite Borkonzentration aufweist, die höher als die Borkonzentration in der Epitaxieschicht 48-1 ist. Beispielsweise kann die Borkonzentration in der Epitaxieschicht 48-2 gemäß einigen Ausführungsformen etwa 5 · 1020/cm3 und etwa 3 · 1021/cm3 betragen. Ferner ist der Germanium-Atomanteil in der Epitaxieschicht 48-2 höher als der Germanium-Atomanteil in den Epitaxieschichten 48-1. Beispielsweise kann der Germanium-Atomprozentsatz in der Epitaxieschicht 48-2 gemäß einigen Ausführungsformen etwa 40 Prozent bis etwa 65 Prozent betragen. Das Prozessgas für die Bildung der Epitaxieschichten 48-2 kann dem Prozessgas für die Bildung der Epitaxieschichten 48-1 ähnlich sein, mit der Ausnahme, dass die Flussraten der Prozessgase für die Bildung der Epitaxieschichten 48-2 von den Flussraten der entsprechenden Prozessgase bei der Bildung der Epitaxieschichten 48-1 verschieden sein können.
  • Nach dem Epitaxieprozess zur Abscheidung der Epitaxieschichten 48-2 wird ein (Rück-)Ätzprozess durchgeführt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Rückätzprozess isotrop. Gemäß einigen Ausführungsformen wird der Ätzprozess unter Verwendung eines Ätzgases wie HCl und eines Trägergases (Trägergase) wie H2 und/oder N2 durchgeführt. Zusätzlich kann dem Ätzgas ein germaniumhaltiges Gas wie z.B. German (GeH4) zugesetzt werden. Ein siliziumhaltiges Gas wie Silan (SiH4) kann dem Ätzgas zugesetzt werden, muss aber nicht. Die Zugabe des germaniumhaltigen Gases (und des möglichen siliziumhaltigen Gases) führt zu einem Abscheidungseffekt, der gleichzeitig mit dem Ätzeffekt auftritt. Die Ätzrate ist jedoch größer als die Abscheidungsrate, so dass der Nettoeffekt das Rückätzen der Epitaxieschicht 48-2 ergibt. Die Zugabe des germanium- und siliziumhaltigen Gases reduziert die Netto-Ätzrate, so dass die Dicke der Epitaxieschicht 48-2 nicht wesentlich reduziert wird, wenn das Oberflächenprofil der Epitaxieschichten 48-2 umgeformt wird. Die Abscheidung und das Ätzen werden so optimiert, dass die Epitaxieschichten 48-2 eine wünschenswerte Dicke aufweisen. Wie in 6 gezeigt, werden die oberen Oberflächen der Epitaxieschicht 48-2 umgeformt, so dass (111)-Facetten erzeugt werden, insbesondere auf demjenigen Abschnitt der Epitaxieschicht 48-2, welcher von der hervorstehenden Finne, die am weitesten rechts in der Finnengruppe 25A liegt, und der hervorstehenden Finne, die am weitesten links in der Finnengruppe 25B liegt, gewachsen ist.
  • Die oberen Enden der Epitaxieschicht 48-2 werden so gesteuert, dass sie eben mit den oberen Enden der ursprünglichen, nicht ausgesparten, hervorstehenden Finnen 24A' sind oder zumindest in der Nähe davon liegen (z.B. mit einer Differenz von kleiner als etwa 5 nm oder kleiner als etwa 3 nm). 11C illustriert die Querschnittsansichten der Referenzquerschnitte C-C in 6 und zeigt, dass die gegenüberliegenden Enden der Epitaxieschicht 48-2 eben mit den oberen Oberflächen der hervorstehenden Finnen 24A' sind, wobei der mittlere Abschnitt der oberen Oberfläche der Epitaxieschicht 48-2 eben mit den oberen Oberflächen der jeweiligen hervorstehenden Finnen 24A' und 24B' sein oder etwas niedriger liegen kann.
  • Mit Bezug wieder auf 6 schmelzen die Epitaxieschichten 48-2, die aus benachbarten Aussparungen gewachsen werden, zusammen, wobei der Luftspalt 44 unter der Epitaxieschicht 48-2 eingeschlossen wird. Die obere Oberfläche der verschmolzenen Epitaxieschicht 48-2 kann ein nicht-planares Profil aufweisen (auch als wellenförmig bezeichnet), wobei der mittlere Abschnitt, der seitlich zwischen benachbarten Finnen 24A' liegt, niedriger als die Abschnitte an seinen gegenüberliegenden Seiten ist. Die nicht-ausgesparten Abschnitte können direkt über den hervorstehenden Finnen 24A' liegen. Aufgrund der unterschiedlichen Höhen der Finnen-Abstandhalter H1, H2, H3, H4, H5 und H6 werden Aussparungen 46A und 46B gebildet. Die Aussparung 46A liegt seitlich zwischen den beiden linken hervorstehenden Finnen 24A' (und liegen höher als diese), während die Aussparung 46B seitlich zwischen den beiden rechten hervorstehenden Finnen 24A' liegt (und höher als diese liegt). Gemäß einigen Ausführungsformen ist die Aussparungstiefe D1 der Aussparung 46A kleiner als die Aussparungstiefe D2 der Aussparung 46B, z.B. zu einem Verhältnis D2/D1, das größer als etwa 1,5 ist, größer als etwa 2 ist oder etwa 1,5 bis etwa 5 beträgt.
  • 7 zeigt den Epitaxieprozess zur Abscheidung der Epitaxieschicht 48-3 (die auch als Epitaxieschicht L3 oder als eine Deckschicht bezeichnet wird). Der zugehörige Prozess ist als Prozess 216 in dem in 12 dargestellten Prozessablauf dargestellt. Der Abscheideprozess kann durch RPCVD, PECVD oder dergleichen durchgeführt werden. Gemäß einigen Ausführungsformen enthält die Epitaxieschicht 48-3 SiGeB. Die Borkonzentration in den Epitaxiebereichen 48-3 kann etwa 5 · 1020/cm3 bis etwa 1 · 1021/cm3 betragen. Ferner kann der Germanium-Atomanteil in der Epitaxieschicht 48-3 größer, gleich oder kleiner als der Germanium-Atomanteil in den Epitaxieschichten 48-2 sein. Beispielsweise kann der Germanium-Atomprozentsatz in den Epitaxieschichten 48-3 gemäß einigen Ausführungsformen etwa 45 Prozent bis etwa 55 Prozent betragen.
  • Nach dem Epitaxieprozess zur Abscheidung der Epitaxieschichten 48-3 wird ein (Rück-)Ätzprozess durchgeführt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung ist der Rückätzprozess isotrop. Gemäß einigen Ausführungsformen wird der Ätzprozess unter Verwendung eines Ätzgases wie HCl und eines Trägergases (Trägergase) wie H2 und/oder N2 durchgeführt. Zusätzlich kann ein germaniumhaltiges Gas wie z.B. German (GeH4) dem Ätzgas zugesetzt werden. Ein siliziumhaltiges Gas wie Silan (SiH4) kann dem Ätzgas zugesetzt werden, muss aber nicht. Die Zugabe des germaniumhaltigen Gases führt zu einem Abscheidungseffekt, der gleichzeitig mit dem Ätzeffekt auftritt. Die Ätzrate ist jedoch größer als die Abscheidungsrate, so dass der Nettoeffekt das Rückätzen der Epitaxieschicht 48-3 ergibt. Die Zugabe des germaniumhaltigen Gases reduziert die Netto-Ätzrate, so dass die Dicke der Epitaxieschicht 48-3 nicht wesentlich reduziert wird, wenn das Oberflächenprofil der Epitaxieschichten 48-3 umgeformt wird. Die Abscheidung und das Ätzen werden so optimiert, dass die Epitaxieschichten 48-3 eine wünschenswerte Dicke aufweisen. Wie in 7 gezeigt, werden die oberen Oberflächen und die Seitenwandoberflächen der Epitaxieschicht 48-3 umgeformt, so dass mehr (111)-Facetten erzeugt werden, insbesondere der Abschnitt der Epitaxieschicht 48-3, der von der hervorstehenden Finne, die am weitesten rechts in der Finnengruppe 25A steht, und der hervorstehenden Finne gewachsen wird, die am weitesten links in der Finnengruppe 25B steht. Ferner werden durch die Bildung von mehr und besseren (111)-Facetten schärfere Ecken gebildet. In der gesamten Beschreibung werden die Epitaxieschichten 48-1, 48-2 und 48-3 gemeinsam und einzeln als Epitaxieschichten (Epitaxieregionen) 48 bezeichnet, die im Folgenden gemeinsam als Source/Drain-Regionen 48A und 48B bezeichnet werden.
  • Gemäß einigen Ausführungsformen hat der Epitaxiebereich 48A erhabene Abschnitte, die höher als die obere Oberfläche 24'TS der hervorstehenden Finnen 24A' liegen. Die erhöhte Höhe RH1 direkt über der hervorstehenden Finne 24A', die am weitesten links liegt, ist größer als die erhöhte Höhe RH3 direkt über der hervorstehenden Finne 24A', die am weitesten rechts liegt, und kann gleich oder geringfügig größer (z.B. mit einer Differenz kleiner als etwa 2 nm) als die erhöhte Höhe RH2 sein.
  • Die Epitaxieschicht 48-3 hat eine obere Oberfläche 48-3TS, die auch die obere Oberfläche des Source/Drain-Bereichs 48 ist. Gemäß einigen Ausführungsformen weist der Abschnitt 45A des Source/Drain-Bereichs 48, der auf der Basis der linken beiden hervorstehenden Finnen 24A' gebildet wird, eine Kegelform auf und die obere Oberfläche des Abschnitts 45A ist generell flach und kann eine konvexe obere Oberfläche aufweisen. Beispielsweise kann die obere Oberfläche der Epitaxieschicht 48-3 von dem rechten Rand der ersten hervorstehenden Finne (von links gezählt) bis zu der rechten Kante der zweiten hervorstehenden Finne 24' (von links gezählt) flach sein. Alternativ kann dieser Abschnitt der oberen Oberfläche rund sein (wie durch die gestrichelte Linie 47 angedeutet) und eine konvexe Form aufweisen, wobei der höchste Punkt (in der Mitte) zwischen der ersten hervorstehenden Finne und der zweiten hervorstehenden Finne liegt. Alternativ ausgedrückt ist die erhöhte Höhe RH4 größer als die erhöhten Höhen RH1, RH2 und RH3. Andererseits ist die obere Oberfläche des rechten Abschnitts des Source/Drain-Bereichs 48, der auf der Basis der beiden rechten hervorstehenden Finnen 24A' gebildet wird, gewellt (konkav), wobei dieser rechte Abschnitt den Abschnitt 45B und den rechten Abschnitt des Abschnitts 45A umfasst, wobei eine signifikante Aussparung 46C gebildet wird. Gemäß einigen Ausführungsformen ist die Tiefe D3 der Aussparung 46C größer als etwa 3 nm und kann etwa 3 nm bis etwa 15 nm betragen. Somit ist insgesamt die linke Seite der oberen Oberfläche des Source/Drain-Bereichs 48 flacher und höher als die rechte Seite, wobei die linke Seite diejenige Seite ist, die weiter von der benachbarten Finnengruppe 25B entfernt ist, während die rechte Seite diejenige Seite ist, die näher an der benachbarten Finnengruppe 25B liegt.
  • Der Epitaxiebereich 48B kann die Schichten 48-1, 48-2 und 48-3 aufweisen. Gemäß einigen Ausführungsformen ist der Epitaxiebereich 48B von p-Typ und kann in einem gleichen Prozess zur Herstellung des Epitaxiebereichs 48A gebildet werden. Gemäß alternativen Ausführungsformen ist der Epitaxiebereich 48B von n-Typ und gehört zu einem n-Typ-FinFET und wird daher in einem anderen Prozess als zur Herstellung des Epitaxiebereichs 48A gebildet. Der Epitaxiebereich 48B kann eine konische Form aufweisen (mit einer konvexen oberen Oberfläche), wenn der Epitaxiebereich 48B beispielsweise von p-Typ ist. Alternativ kann der Epitaxiebereich 48B eine gewellte obere Oberfläche aufweisen, wie durch die gestrichelte Linie 50 angedeutet, die auftreten kann, wenn der Epitaxiebereich 48B von n-Typ ist. Gemäß einigen Ausführungsformen kann die obere Oberfläche des Epitaxiebereichs 48B flach oder leicht geneigt sein, wobei der Abschnitt, der näher an der Finnengruppe 25A liegt, niedriger liegt als der Abschnitt, der weiter von der Finnengruppe 25A entfernt ist.
  • Mit Bezug auf 8A und 8B werden die Kontaktätzstoppschicht (CESL) 66 und das Zwischenschichtdielektrikum (ILD) 68 über den Epitaxiebereichen 48A und 48B gebildet. Der zugehörige Prozess ist als Prozess 218 in dem Prozessablauf in 12 dargestellt. Eine Planarisierung wie z.B. ein CMP-Prozess (Chemical Mechanical Polish) oder ein mechanischer Schleifprozess wird durchgeführt, um überschüssige Abschnitte der CESL 66 und des ILD 68 zu entfernen, bis Dummy-Gatestapel 30 (4A und 4C) freigelegt werden.
  • Die Dummy-Gatestapel 30 (4A und 4C) werden dann in einem Ätzprozess entfernt und durch Ersatz-Gatestapel 56 ersetzt, wie in 8A gezeigt. Der zugehörige Prozess ist als Prozesse 220 und 222 in dem Prozessablauf in 12 dargestellt. Die Ersatz-Gatestapel 56 umfassen Gatedielektrika 58, die außerdem Grenzflächenschichten auf den oberen Oberflächen und Seitenwänden der hervorstehenden Finnen 24' und High-k-Dielektrika über den Grenzflächenschichten umfassen. Die Ersatz-Gatestapel 56 enthalten ferner Gateelektroden 60 über den Gatedielektrika 58. Nach der Bildung von Ersatz-Gatestapeln 56 werden die Ersatz-Gatestapel 56 ausgespart, um Gräben zwischen den Gate-Abstandhaltern 38 zu bilden. Ein dielektrisches Material wie z.B. Siliziumnitrid, Siliziumoxynitrid oder dergleich wird in die resultierenden Gräben gefüllt, um dielektrische Hartmasken 62 zu bilden. Der zugehörige Prozess ist als Prozess 224 in dem Prozessablauf in 12 dargestellt.
  • Wie in 9 dargestellt, werden als nächstes die ILD 68 und das CESL 66 geätzt, um die Source/Drain-Kontaktöffnung 70 zu bilden. Der zugehörige Prozess ist als Prozess 226 in dem Prozessablauf in 12 dargestellt. Die Epitaxieschichten 48-3 werden ebenfalls durchgeätzt und die oberen Oberflächen der Epitaxieschichten 48-2 werden freigelegt. Die Öffnung 70 kann sich in die Epitaxiebereiche 48A und 48B über eine Tiefe von etwa 5 nm bis etwa 10 nm erstrecken. Das Ätzen kann so gesteuert werden, dass es auf den Epitaxieschichten 48-2 aufhört, bis auf eine kleine (z.B. kleiner als etwa 2 nm) Überätzung auf den Epitaxieschichten 48-2. Die freigelegte oberen Oberfläche der Epitaxieschichten 48-2 ist wellenförmig und die Aussparungen 46A und 46B können so freigelegt werden, dass die freigelegte obere Oberfläche der Epitaxieschichten 48-2 in der Querschnittsansicht Abschnitte mit V-Formen aufweist. Es ist denkbar, dass die Gesamtstruktur einschließlich der CESL 66 und des ILD 68 das Verbiegen der hervorstehenden Finnen in diesem Stadium des Herstellungsprozesses verhindern wird, obwohl der linke Abschnitt des Epitaxiebereichs nicht mehr nicht-wellig ist und ebenfalls die wellige obere Oberfläche aufweist.
  • Da die flachen Abschnitte der Epitaxieschichten 48-2 langsamer geätzt werden als die Abschnitte mit Ecken, werden die rechten Abschnitte 48-2R, die mehr Ecken haben als die linken Abschnitte, mehr geätzt als die Abschnitte 48-2L, die eine flachere Oberfläche haben. Somit ist das obere Ende des Abschnitts 48-2R niedriger als das obere Ende des Abschnitts 48-2L, wobei ihre oberen Oberflächen eine Höhendifferenz ΔH1 von mehr als etwa 3 nm aufweisen und etwa 2 nm bis etwa 10 nm betragen können. Insgesamt ist die Seite des Epitaxiebereichs 48A, die dem Epitaxiebereich 48B zugewandt ist, niedriger als die Seite, die dem Epitaxiebereich 48B abgewandt ist. Die freigelegte obere Oberfläche der Epitaxieschichten 48-2 weist Aussparungen (Rundhöhlungen) 46A' und 46B' auf.
  • Wie in 10 gezeigt, werden als nächstes Source/Drain-Silizidbereiche 72A und 72B gebildet. Der zugehörige Prozess ist als Prozess 228 in dem Prozessablauf in 12 dargestellt. Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst die Bildung der Source/Drain-Silizidbereiche 72A und 72B das Abscheiden einer Metallschicht, wie z.B. einer Titanschicht, einer Kobaltschicht oder dergleichen, die sich in die Öffnung 70 erstreckt, und anschließend das Durchführen eines Tempervorgangs, so dass untere Abschnitte der Metallschicht mit den Epitaxieschichten 48-2 reagieren, um die Silizidbereiche 72A und 72B zu bilden. Die verbleibende, nicht-reagierte Metallschicht kann entfernt werden.
  • 11A, 11B und 11C zeigen die Bildung des/der Kontaktstopfen(s) 74. Der jeweilige Prozess ist als Prozess 230 in dem Prozessablauf in 12 dargestellt. Wie in 11B gezeigt, wird der Source/Drain-Kontaktstopfen 74 so gebildet, dass er die Öffnung 70 füllt, und verbindet die Source/Drain-Silizidbereiche 72A und 72B elektrisch miteinander. Somit werden FinFET 76A und FinFET 76B (11B) gebildet und die Source/Drain-Bereiche 48A und 48B werden durch den Kontaktstopfen 74 elektrisch miteinander verbunden. 11B zeigt den Referenzquerschnitt B-B in 11A und 11C zeigt den Referenzquerschnitt C-C in 11A. Wie in 11B gezeigt ist die obere Oberfläche der Epitaxiebereiche 48A asymmetrisch und geneigt, wobei die inneren Abschnitte, die näher an dem Epitaxiebereich 48B liegen, niedriger sind als die äußeren Abschnitte, die weiter von dem Epitaxiebereich 48B entfernt sind. Die Silizidbereiche 72A und 72B sind entsprechend geneigt. Gemäß einigen Ausführungsformen ist die obere Oberfläche der inneren Abschnitte des Silizidbereichs 72A niedriger als die entsprechenden äußeren Abschnitte, um eine Höhendifferenz ΔH2, die größer als etwa 2 nm betragen kann und etwa 2 nm bis etwa 10 nm betragen kann. Der Silizidbereich 72A kann Aussparungen (Rundhöhlungen) 46A'' und 46B'' aufweisen. Ferner erstrecken sich die Silizidbereiche 72A und 72B an der Seitenwand der Epitaxiebereiche 48A und 48B, so dass die Kontaktflächen zwischen den Silizidbereichen 72A und 72B und den jeweiligen Epitaxiebereichen 48A und 48B vergrößert wird und der Kontaktwiderstand verringert wird.
  • Die Ausführungsformen der vorliegenden Offenbarung weisen einige vorteilhafte Merkmale auf. Durch die Ausbildung eines ersten Abschnitts des Epitaxiebereichs so, dass sie nicht-wellig ist (eine Kegelform aufweist), kann die Verbiegung aller Halbleiterfinnen in einer Finnengruppe, worauf der Epitaxiebereich gebildet wird, reduziert werden, da der nicht-wellige Abschnitt als Anker wirkt, um ein Verbiegen des Rests der Halbleiterfinnen zu verhindern. Durch die Herstellung eines zweiten Abschnitts des Epitaxiebereichs mit einer wellenförmigen oberen Oberfläche wird die Kontaktfläche reduziert. Ferner weisen die Epitaxiebereiche mit der wellenförmigen Form mehr scharfe Ecken auf, die bei der Bildung des Source/Drain-Silizidbereichs und des Kontaktstopfens geätzt werden, so dass sich der entsprechende Silizidbereich an der Seitenwand des Epitaxiebereichs erstreckt und der Kontaktwiderstand weiter reduziert wird.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Aussparen von Isolationsbereichen auf gegenüberliegenden Seiten eines ersten Halbleiterstreifens, eines zweiten Halbleiterstreifens und eines dritten Halbleiterstreifens, um eine erste Halbleiterfinne, eine zweite Halbleiterfinne und eine dritte Halbleiterfinne zu bilden; Bilden eines Gatestapels auf der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne; Bilden von Gate-Abstandhaltern auf Seitenwänden des Gatestapels; Bilden von Finnen-Abstandhaltern auf Seitenwänden des ersten Halbleiterstreifens, des zweiten Halbleiterstreifens und des dritten Halbleiterstreifens; Durchführen eines Aussparungsprozesses, um den ersten Halbleiterstreifen, den zweiten Halbleiterstreifen und den dritten Halbleiterstreifen auszusparen, um eine erste Aussparung, eine zweite Aussparung und eine dritte Aussparung zu bilden; und Durchführen eines Epitaxieprozesses, um einen Epitaxiebereich ausgehend von der ersten Aussparung, der zweiten Aussparung und der dritten Aussparung zu bilden, wobei der Epitaxiebereich eine obere Oberfläche aufweist, die einen konvexen Abschnitt, der höher als die erste Halbleiterfinne und die zweite Halbleiterfinne und seitlich zwischen diesen liegt, und einen konkaven Abschnitt aufweist, der höher als die zweite Halbleiterfinne und die dritten Halbleiterfinne und seitlich zwischen diesen liegt. In einer Ausführungsform umfassen die Finnen-Abstandhalter ferner einen ersten äußeren Finnen-Abstandhalter mit einer ersten Höhe; einen zweiten äußeren Finnen-Abstandhalter mit einer zweiten Höhe, die kleiner ist als die erste Höhe; und innere Abstandhalter zwischen dem ersten äußeren Finnen-Abstandhalter und dem zweiten äußeren Finnen-Abstandhalter, wobei die inneren Abstandhalter Höhen aufweisen, die kleiner als die erste Höhe und die zweite Höhe sind. In einer Ausführungsform werden die Finnen-Abstandhalter gleichzeitig während des Aussparungsprozesses geätzt und das Verfahren umfasst ferner nach dem Aussparungsprozess weiteres Aussparen der Finnen-Abstandhalter. In einer Ausführungsform bilden die erste Halbleiterfinne, die zweite Halbleiterfinne und die dritte Halbleiterfinne eine erste Finnengruppe, wobei die erste Finnengruppe einer zweiten Finnengruppe benachbart ist, wobei der zweite äußere Finnen-Abstandhalter der zweiten Finnengruppe zugewandt ist, wobei der erste äußere Finnen-Abstandhalter von der zweiten Finnengruppe abgewandt ist. In einer Ausführungsform sind die oberen Oberflächen der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne nach der Aussparung der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne höher als die oberen Enden der Finnen-Abstandhalter. In einer Ausführungsform umfasst der Epitaxiebereich eine erste Epitaxieschicht, eine zweite Epitaxieschicht und eine dritte Epitaxieschicht, wobei die dritte Epitaxieschicht einen ersten Abschnitt mit dem konvexen Abschnitt der oberen Oberfläche und einen zweiten Abschnitt mit dem konkaven Abschnitt der oberen Oberfläche umfasst, wobei das Verfahren ferner Durchätzen des ersten Abschnitts der dritten Epitaxieschicht umfasst, um eine konkave obere Oberfläche der zweiten Epitaxieschicht freizulegen. In einer Ausführungsform umfasst das Verfahren ferner das Bilden eines Silizidbereichs auf der zweiten Epitaxieschicht, wobei der Silizidbereich einen ersten Abschnitt direkt auf der konkaven oberen Oberfläche der zweiten Epitaxieschicht und einen zweiten Abschnitt direkt über der dritten Halbleiterfinne umfasst, wobei der erste Abschnitt des Silizidbereichs höher ist als der zweite Abschnitt des Silizidbereichs. In einer Ausführungsform weist die dritte Epitaxieschicht eine niedrigere Borkonzentration als die zweite Epitaxieschicht auf. In einer Ausführungsform umfasst der Epitaxieprozess Abscheiden von Silizium-Germanium-Bor.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Bilden einer ersten Finnengruppe und einer zweiten Finnengruppe, wobei die erste Finnengruppe mehrere Halbleiterfinnen mit Innengruppen-Abständen umfasst, wobei die erste Finnengruppe und die zweite Finnengruppe einen Zwischengruppen-Abstand aufweisen, der größer ist als die Innengruppen-Abstände, und wobei die mehreren Halbleiterfinnen eine erste Halbleiterfinne aufweisen, wobei die erste Halbleiterfinne unter der ersten Finnengruppe am weitesten von der zweiten Finnengruppe entfernt ist; eine zweite Halbleiterfinne und eine dritte Halbleiterfinne, wobei die dritte Halbleiterfinne unter der ersten Finnengruppe am nächsten zu der zweiten Finnengruppe liegt; und Durchführen eines Epitaxieprozesses, um einen Epitaxiebereich auf der Basis der mehreren Halbleiterfinnen zu bilden, wobei der Epitaxiebereich einen ersten Abschnitt in der Mitte zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne umfasst, wobei der erste Abschnitt eine erste obere Oberfläche aufweist; und einen zweiten Abschnitt in der Mitte zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne, wobei der zweite Abschnitt eine zweite obere Oberfläche aufweist, die niedriger als die erste obere Oberfläche liegt. In einer Ausführungsform umfasst der erste Abschnitt einen ersten höchsten Punkt seitlich zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und der Epitaxiebereich umfasst ferner einen dritten Abschnitt direkt über der dritten Halbleiterfinne, wobei der dritte Abschnitt einen zweiten höchsten Punkt aufweist, wobei der erste höchste Punkt höher als der zweite höchste Punkt liegt. In einer Ausführungsform weist eine obere Fläche des Epitaxiebereichs eine Aussparung seitlich zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne auf. In einer Ausführungsform hat die Aussparung eine Tiefe von etwa 3 nm bis etwa 15 nm. In einer Ausführungsform hat ein Abschnitt des Epitaxiebereichs zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne eine konvexe obere Fläche. In einer Ausführungsform umfasst das Verfahren ferner Bilden eines Silizidbereichs, wobei das Bilden des Silizidbereichs Entfernen des Abschnitts des Epitaxiebereichs mit der konvexen oberen Oberfläche umfasst, um eine konkave obere Oberfläche des Epitaxiebereichs zu bilden; und Bilden des Silizidbereichs auf der konkaven oberen Oberfläche des Epitaxiebereichs.
  • Gemäß einigen Ausführungsformen der vorliegenden Offenbarung umfasst ein Verfahren: Bilden einer ersten Finnengruppe und einer zweiten Finnengruppe, wobei die erste Finnengruppe mehrere Halbleiterfinnen mit Innergruppen-Abständen umfasst und die erste Finnengruppe eine erste Halbleiterfinne, die am weitesten von der zweiten Finnengruppe entfernt ist, eine zweite Halbleiterfinne und eine dritte Halbleiterfinne aufweist, die der zweiten Finnengruppe am nächsten ist; Bilden eines Gatestapels auf der ersten Finnengruppe; Bilden von Gate-Abstandhaltern auf Seitenwänden des Gatestapels; Bilden von Finnendistanzhaltern, die einen ersten äußeren Finnenabstandhalter aufweisen, der der zweiten Finnengruppe zugewandt ist, wobei der erste äußere Finnendistanzhalter eine erste Höhe aufweist; einen zweiten äußeren Finnendistanzhalter, der von der zweiten Finnengruppe abgewandt ist, wobei der zweite äußere Finnendistanzhalter eine zweite Höhe aufweist, die größer ist als die erste Höhe; und innere Abstandhalter zwischen dem ersten äußeren Finnen-Abstandhalter und dem zweiten äußeren Finnen-Abstandhalter; Durchführen von Epitaxieprozessen, um einen ersten Epitaxiebereich auf der Basis der ersten Finnengruppe und einen zweiten Epitaxiebereich auf der Basis der zweiten Finnengruppe zu bilden; und Bilden eines Source/Drain-Kontaktstopfens, der den ersten Epitaxiebereich und den zweiten Epitaxiebereich elektrisch miteinander verbindet. In einer Ausführungsform werden die Finnen-Abstandhalter so gebildet, dass die inneren Abstandhalter Höhen aufweisen, die kleiner als die erste Höhe und die zweite Höhe sind. In einer Ausführungsform weisen die erste Finnengruppe und die zweite Finnengruppe einen Zwischengruppen-Abstand auf, der größer als die Innergruppen-Abstände ist. In einer Ausführungsform hat der Source/Drain-Kontaktstopfen eine Unterseite mit einem Abschnitt, der den ersten Epitaxiebereich überlappt, wobei die Unterseite geneigt ist, wobei Abschnitte der Unterseite, die näher an der zweiten Finnengruppe liegen, niedriger sind als Abschnitte der Unterseite, die weiter von der zweiten Finnengruppe entfernt sind. In einer Ausführungsform umfasst der erste Epitaxiebereich eine obere Oberfläche, und die obere Oberfläche umfasst einen ersten Abschnitt, der seitlich zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und höher als diese liegt, wobei der erste Abschnitt eine konvexe obere Oberfläche aufweist; und einen zweiten Abschnitt, der seitlich zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne liegt, wobei der zweite Abschnitt eine konkave obere Oberfläche aufweist.
  • Vorstehend sind Merkmale mehrerer Ausführungsformen umrissen, damit der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte erkennen, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für die Entwicklung oder Modifizierung anderer Verfahren und Strukturen verwendet werden kann, um die gleichen Zwecke zu erfüllen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erzielen. Der Fachmann sollte ferner erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Modifikationen hierin vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 63/065291 [0001]
    • US 63/078968 [0001]

Claims (20)

  1. Verfahren umfassend: Aussparen von Isolationsbereichen auf gegenüberliegenden Seiten eines ersten Halbleiterstreifens, eines zweiten Halbleiterstreifens und eines dritten Halbleiterstreifens, um eine erste Halbleiterfinne, eine zweite Halbleiterfinne und eine dritte Halbleiterfinne zu bilden; Bilden eines Gatestapels auf der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne; Bilden von Gate-Abstandhaltern auf Seitenwänden des Gatestapels; Bilden von Finnen-Abstandhaltern an Seitenwänden des ersten Halbleiterstreifens, des zweiten Halbleiterstreifens und des dritten Halbleiterstreifens; Durchführen eines Aussparungsprozesses, um den ersten Halbleiterstreifen, den zweiten Halbleiterstreifen und den dritten Halbleiterstreifen auszusparen, um eine erste Aussparung, eine zweite Aussparung und eine dritte Aussparung zu bilden; und Durchführen eines Epitaxieprozesses, um einen Epitaxiebereich ausgehend von der ersten Aussparung, der zweiten Aussparung und der dritten Aussparung zu bilden, wobei der Epitaxiebereich eine obere Oberfläche aufweist, die aufweist: - einen konvexen Abschnitt, der höher als die erste Halbleiterfinne und die zweite Halbleiterfinne und seitlich zwischen diesen liegt; und - einen konkaven Abschnitt, der höher als die zweite Halbleiterfinne und die dritte Halbleiterfinne und seitlich zwischen diesen liegt.
  2. Verfahren nach Anspruch 1, wobei die Finnen-Abstandhalter ferner aufweisen: einen ersten äußeren Finnen-Abstandhalter mit einer ersten Höhe; einen zweiten äußeren Finnen-Abstandhalter mit einer zweiten Höhe, die kleiner als die erste Höhe ist; und innere Abstandhalter zwischen dem ersten äußeren Finnen-Abstandhalter und dem zweiten äußeren Finnen-Abstandhalter, wobei die inneren Abstandhalter Höhen aufweisen, die kleiner als die erste Höhe und die zweite Höhe sind.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Finnen-Abstandhalter während des Aussparungsprozesses gleichzeitig geätzt werden, wobei das Verfahren ferner umfasst: nach dem Aussparungsprozess, weiteres Aussparen der Finnen-Abstandhalter.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Halbleiterfinne, die zweite Halbleiterfinne und die dritte Halbleiterfinne eine erste Finnengruppe bilden, wobei die erste Finnengruppe einer zweiten Finnengruppe benachbart ist, und der zweite äußere Finnen-Abstandhalter der zweiten Finnengruppe zugewandt ist und der erste äußere Finnen-Abstandhalter von der zweiten Finnengruppe abgewandt ist.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei, nach dem Aussparen der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne, die oberen Oberflächen der ersten Halbleiterfinne, der zweiten Halbleiterfinne und der dritten Halbleiterfinne höher liegen als die oberen Enden der Finnen-Abstandhalter.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Epitaxiebereich eine erste Epitaxieschicht, eine zweite Epitaxieschicht und eine dritte Epitaxieschicht aufweist, wobei die dritte Epitaxieschicht einen ersten Teil mit dem konvexen Abschnitt der oberen Oberfläche und einen zweiten Teil mit dem konkaven Abschnitt der oberen Oberfläche aufweist, und wobei das Verfahren ferner umfasst: Ätzen durch den ersten Teil der dritten Epitaxieschicht, um eine konkave obere Oberfläche der zweiten Epitaxieschicht freizulegen.
  7. Verfahren nach Anspruch 6, ferner umfassend Bilden eines Silizidbereichs auf der zweiten Epitaxieschicht, wobei der Silizidbereich umfasst: einen ersten Abschnitt direkt auf der konkaven oberen Oberfläche der zweiten Epitaxieschicht; und einen zweiten Abschnitt direkt über der dritten Halbleiterfinne, wobei der erste Abschnitt des Silizidbereichs höher liegt als der zweite Abschnitt des Silizidbereichs.
  8. Verfahren nach Anspruch 6 oder 7, wobei die dritte Epitaxieschicht eine niedrigere Borkonzentration aufweist als die zweite Epitaxieschicht.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Epitaxieprozess umfasst: Abscheiden von Silizium-Germanium-Bor.
  10. Verfahren umfassend: Bilden einer ersten Finnengruppe und einer zweiten Finnengruppe, wobei die erste Finnengruppe mehrere Halbleiterfinnen mit Innengruppen-Abständen aufweist, wobei die erste Finnengruppe und die zweite Finnengruppe einen Zwischengruppen-Abstand aufweisen, der größer als die Innengruppen-Abstände ist, wobei die mehreren Halbleiterfinnen aufweisen: - eine erste Halbleiterfinne, wobei, in der ersten Finnengruppe, die erste Halbleiterfinne am weitesten von der zweiten Finnengruppe entfernt ist; - eine zweite Halbleiterfinne; und - eine dritte Halbleiterfinne, wobei, in der ersten Finnengruppe, die dritte Halbleiterfinne der zweiten Finnengruppe am nächsten liegt; und Durchführen eines Epitaxieprozesses, um einen Epitaxiebereich auf der Basis der mehreren Halbleiterfinnen zu bilden, wobei der Epitaxiebereich aufweist: - einen ersten Abschnitt in der Mitte zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne, wobei der erste Abschnitt eine erste obere Oberfläche aufweist; und - einen zweiten Abschnitt in der Mitte zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne, wobei der zweite Abschnitt eine zweite obere Oberfläche aufweist, die niedriger liegt als die erste obere Oberfläche.
  11. Verfahren nach Anspruch 10, wobei der erste Abschnitt einen ersten höchsten Punkt seitlich zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne aufweist, wobei der Epitaxiebereich ferner einen dritten Abschnitt direkt über der dritten Halbleiterfinne aufweist, wobei der dritte Abschnitt einen zweiten höchsten Punkt aufweist, wobei der erste höchste Punkt höher liegt als der zweite höchste Punkt.
  12. Verfahren nach Anspruch 10 oder 11, wobei eine obere Oberfläche des Epitaxiebereichs eine Aussparung seitlich zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne aufweist.
  13. Verfahren nach Anspruch 12, wobei die Aussparung eine Tiefe von etwa 3 nm bis etwa 15 nm aufweist.
  14. Verfahren nach einem der Ansprüche 10 bis 13, wobei ein Abschnitt des Epitaxiebereichs zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne eine konvexe obere Oberfläche aufweist.
  15. Verfahren nach Anspruch 14, ferner umfassend Bilden eines Silizidbereichs, wobei das Bilden des Silizidbereichs umfasst: Entfernen des Abschnitts des Epitaxiebereichs mit der konvexen oberen Oberfläche, um eine konkave obere Oberfläche des Epitaxiebereichs zu bilden; und Bilden des Silizidbereichs auf der konkaven oberen Oberfläche des Epitaxiebereichs.
  16. Verfahren, umfassend: Bilden einer ersten Finnengruppe und einer zweiten Finnengruppe, wobei die erste Finnengruppe mehrere Halbleiterfinnen mit Innergruppen-Abständen aufweist, wobei die erste Finnengruppe eine erste Halbleiterfinne, die am weitesten von der zweiten Finnengruppe entfernt ist, eine zweite Halbleiterfinne und eine dritte Halbleiterfinne aufweist, die der zweiten Finnengruppe am nächsten liegt; Bilden eines Gatestapels auf der ersten Finnengruppe; Bilden von Gate-Abstandhaltern auf Seitenwänden des Gatestapels; Bilden von Finnen-Abstandhaltern, umfassend: - einen ersten äußeren Finnen-Abstandhalter, der der zweiten Finnengruppe zugewandt ist, wobei der erste äußere Finnen-Abstandhalter eine erste Höhe aufweist; - einen zweiten äußeren Finnen-Abstandhalter, der von der zweiten Finnengruppe abgewandt ist, wobei der zweite äußere Finnen-Abstandhalter eine zweite Höhe aufweist, die größer als die erste Höhe ist; und - innere Abstandhalter zwischen dem ersten äußeren Finnen-Abstandhalter und dem zweiten äußeren Finnen-Abstandhalter; Durchführen von Epitaxieprozessen, um einen ersten Epitaxiebereich auf der Basis der ersten Finnengruppe zu bilden und eines zweiten Epitaxiebereichs auf der Basis der zweiten Finnengruppe zu bilden; und Bilden eines Source/Drain-Kontaktstopfens, der den ersten Epitaxiebereich und den zweiten Epitaxiebereich elektrisch miteinander verbindet.
  17. Verfahren nach Anspruch 16, wobei die Finnen-Abstandhalter so gebildet werden, dass die inneren Abstandhalter eine Höhe aufweisen, die kleiner als die erste Höhe und die zweite Höhe ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei die erste Finnengruppe und die zweite Finnengruppe einen Zwischengruppen-Abstand aufweisen, der größer als die Innengruppen-Abstände ist.
  19. Verfahren nach Anspruch 16, 17 oder 18, wobei der Source/Drain-Kontaktstopfen eine Unterseite mit einem Abschnitt aufweist, der den ersten Epitaxiebereich überlappt, wobei die Unterseite geneigt ist, wobei Abschnitte der Unterseite, die näher an der zweiten Finnengruppe liegen, niedriger sind als Abschnitte der Unterseite, die weiter von der zweiten Finnengruppe entfernt sind.
  20. Verfahren nach Anspruch 16, 17, 18 oder 19, wobei der erste Epitaxiebereich eine obere Oberfläche aufweist, wobei die obere Fläche aufweist: einen ersten Abschnitt, der seitlich zwischen der ersten Halbleiterfinne und der zweiten Halbleiterfinne und höher als diese liegt, wobei der erste Abschnitt eine konvexe obere Oberfläche aufweist; und einen zweiten Abschnitt seitlich zwischen der zweiten Halbleiterfinne und der dritten Halbleiterfinne, wobei der zweite Abschnitt eine konkave obere Oberfläche aufweist.
DE102020134567.4A 2020-08-13 2020-12-22 Finfets mit epitaxiebereichen mit gemischten wellenförmigen und nicht-wellenförmigen abschnitten Pending DE102020134567A1 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202063065291P 2020-08-13 2020-08-13
US63/065,291 2020-08-13
US202063078968P 2020-09-16 2020-09-16
US63/078,968 2020-09-16
US17/125,048 2020-12-17
US17/125,048 US11315834B2 (en) 2020-08-13 2020-12-17 FinFETs with epitaxy regions having mixed wavy and non-wavy portions

Publications (1)

Publication Number Publication Date
DE102020134567A1 true DE102020134567A1 (de) 2022-02-17

Family

ID=78728200

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020134567.4A Pending DE102020134567A1 (de) 2020-08-13 2020-12-22 Finfets mit epitaxiebereichen mit gemischten wellenförmigen und nicht-wellenförmigen abschnitten

Country Status (5)

Country Link
US (3) US11315834B2 (de)
KR (1) KR102501912B1 (de)
CN (1) CN113745159B (de)
DE (1) DE102020134567A1 (de)
TW (1) TWI785580B (de)

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
US8962400B2 (en) 2011-07-07 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ doping of arsenic for source and drain epitaxy
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9159824B2 (en) 2013-02-27 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with strained well regions
US9093514B2 (en) 2013-03-06 2015-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Strained and uniform doping technique for FINFETs
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9530776B2 (en) * 2014-01-17 2016-12-27 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET semiconductor device with germanium diffusion over silicon fins
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
KR20160125208A (ko) * 2015-04-21 2016-10-31 삼성전자주식회사 핀 액티브 영역들을 갖는 반도체 소자 및 그 제조 방법
JPWO2016189692A1 (ja) * 2015-05-27 2018-03-15 オリンパス株式会社 基板、半導体装置、および基板の製造方法
US9418897B1 (en) 2015-06-15 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Wrap around silicide for FinFETs
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
KR102480447B1 (ko) * 2015-11-20 2022-12-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9991165B1 (en) * 2016-11-29 2018-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Asymmetric source/drain epitaxy
US9812363B1 (en) 2016-11-29 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of forming same
US10516037B2 (en) * 2017-06-30 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming shaped source/drain epitaxial layers of a semiconductor device
KR102432467B1 (ko) * 2017-08-30 2022-08-12 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102612196B1 (ko) * 2018-06-20 2023-12-12 삼성전자주식회사 반도체 장치
KR102456669B1 (ko) * 2018-07-16 2022-10-20 삼성전자주식회사 반도체 소자
US11043424B2 (en) * 2018-07-31 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Increase the volume of epitaxy regions
US10971605B2 (en) * 2018-10-22 2021-04-06 Taiwan Semiconductor Manufacturing Co., Ltd. Dummy dielectric fin design for parasitic capacitance reduction

Also Published As

Publication number Publication date
KR20220021383A (ko) 2022-02-22
CN113745159B (zh) 2023-12-29
US20220208613A1 (en) 2022-06-30
CN113745159A (zh) 2021-12-03
US20220052183A1 (en) 2022-02-17
US20230386924A1 (en) 2023-11-30
US11315834B2 (en) 2022-04-26
KR102501912B1 (ko) 2023-02-21
TWI785580B (zh) 2022-12-01
US11830772B2 (en) 2023-11-28
TW202224026A (zh) 2022-06-16

Similar Documents

Publication Publication Date Title
DE102017117795B4 (de) Fets und verfahren zu deren herstellung
DE102017123950B4 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE102017117850B4 (de) Flexibles Verschmelzungsschema für epitaxiale Source-/Drain-Bereiche
DE102019116052B4 (de) Transistoren mit vertiefter siliziumdeckschicht und herstellungsverfahren
DE102019117011B4 (de) Halbleitervorrichtung und herstellungsverfahren
DE102019116036B4 (de) Halbleitervorrichtung und verfahren
DE102020109608A1 (de) Dummy-finnen und verfahren zu deren herstellung
DE102019118375A1 (de) FinFET-Vorrichtung und Verfahren zum Bilden derselbigen
DE102019111297B4 (de) Halbleiter-Bauelement und Verfahren
DE102020108047A1 (de) Finnen-feldeffekttransistor-bauelement und verfahren zum bilden desselben
DE102019122443A1 (de) Transistoren mit Halbleiter-Stapelschichten als Kanäle
DE102020134585A1 (de) Eingebettete stressoren in epitaxie-source/drain-bereichen
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
DE102020112763B4 (de) Verfahren zur gateprofilsteuerung durch seitenwandschutz während der ätzung
DE102020114655B4 (de) Finnen-feldeffekttransistorvorrichtung mit kontaktstopfen mit einspringendem profil und verfahren zu dessen herstellung
DE102017126881A1 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102020135028A1 (de) Asymmetrische epitaxiebereiche für absetzkontaktanschluss
DE102020134567A1 (de) Finfets mit epitaxiebereichen mit gemischten wellenförmigen und nicht-wellenförmigen abschnitten
DE102020120848A1 (de) Implementierung mehrerer schwellspannung durch einsatz von lanthan
DE102020120658A1 (de) Transistorgates und Verfahren zu deren Herstellung
DE102017124223B4 (de) Halbleiterstruktur mit Finnen und Isolationsfinnen und Verfahren zu deren Herstellung
DE102020133689A1 (de) Ionenimplantation für nano-fet
DE102021120222B4 (de) Halbleiter-gates und verfahren zu deren herstellung
DE102021113549B3 (de) Halbleitervorrichtung und verfahren
DE102021116786B4 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed