DE102020125952A1 - Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents

Halbleitervorrichtung und Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE102020125952A1
DE102020125952A1 DE102020125952.2A DE102020125952A DE102020125952A1 DE 102020125952 A1 DE102020125952 A1 DE 102020125952A1 DE 102020125952 A DE102020125952 A DE 102020125952A DE 102020125952 A1 DE102020125952 A1 DE 102020125952A1
Authority
DE
Germany
Prior art keywords
support pattern
bottom electrodes
layer
pattern
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020125952.2A
Other languages
English (en)
Inventor
Yoonho SON
Suklae KIM
Sejin Park
Seungjoong Shin
Hyuewon LEE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE102020125952A1 publication Critical patent/DE102020125952A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Eine Halbleitervorrichtung enthält eine Speicherzelle, die Daten speichert. Der Speicherzellenkondensator enthält eine Mehrzahl an Bodenelektroden auf einem Substrat, die sich in eine vertikale Richtung in Bezug auf eine Deckfläche des Substrats erstrecken, wobei die Mehrzahl an Bodenelektroden in einer ersten Richtung parallel zu der Deckfläche des Substrats voneinander beabstandet sind, ein oberes Trägermuster auf oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden, und ein unteres Trägermuster auf unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden. Das untere Trägermuster ist zwischen dem Substrat und dem oberen Trägermuster angeordnet und eine erste Bodenelektrode der Mehrzahl an Bodenelektroden enthält eine erste Vertiefung benachbart zu einer Bodenoberfläche des unteren Trägermusters.

Description

  • Querverweis auf ähnliche Anmeldungen
  • Diese nicht vorläufige US-Anmeldung beansprucht die Priorität unter 35 U.S.C § 119 der am 14. Februar 2020 beim Koreanischen Amt für Geistiges Eigentum eingereichten koreanischen Patentanmeldung Nr. 10-2020-0018452 , deren Offenbarung durch Verweis in ihrer Gesamtheit hierin aufgenommen ist.
  • Hintergrund
  • Die vorliegenden erfinderischen Konzepte beziehen sich auf eine Halbleitervorrichtung und insbesondere auf eine Halbleitervorrichtung, die einen Kondensator enthält.
  • Da Halbleitervorrichtungen mit einer hohen Integration entwickelt werden, ist es wünschenswert, dass Kondensatoren eine hohe Kapazität in einem beschränkten Bereich aufweisen. Die Kapazität des Kondensators ist proportional zu einer Oberfläche einer Elektrode und einer dielektrischen Konstante einer dielektrischen Schicht, während sie umgekehrt proportional zu einer äquivalenten Oxiddicke der dielektrischen Schicht ist. Je höher ein Seitenverhältnis einer Kondensatorbodenelektrode ist, desto größer ist die Kapazität des Kondensators. Somit wurden Forschungsarbeiten verschiedenartig an Prozesstechnologien zum Ausbilden des Kondensators, dessen Seitenverhältnis hoch ist, durchgeführt.
  • Kurzfassung
  • Einige Ausführungsbeispiele der vorliegenden erfinderischen Konzepte sehen eine Halbleitervorrichtung mit verbesserten elektrischen Eigenschaften und ein Verfahren zur Herstellung derselben vor.
  • Einige Ausführungsbeispiele der vorliegenden erfinderischen Konzepte sehen eine Halbleitervorrichtung mit hoher Integration und ein Verfahren zur Herstellung derselben vor.
  • Nach einem Ausführungsbeispiel der vorliegenden Erfindung enthält eine Halbleitervorrichtung eine Speicherzelle, die Daten speichert. Der Speicherzellenkondensator enthält eine Mehrzahl an Bodenelektroden auf einem Substrat, die sich in eine vertikale Richtung in Bezug auf eine Deckfläche des Substrats erstrecken, wobei die Mehrzahl an Bodenelektroden in einer ersten Richtung parallel zu der Deckfläche des Substrats voneinander beabstandet sind, ein oberes Trägermuster auf oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden, und ein unteres Trägermuster auf unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden. Das untere Trägermuster ist zwischen dem Substrat und dem oberen Trägermuster angeordnet und eine erste Bodenelektrode der Mehrzahl an Bodenelektroden enthält eine erste Vertiefung benachbart zu einer Bodenoberfläche des unteren Trägermusters.
  • Nach einem Ausführungsbeispiel der vorliegenden Erfindung enthält eine Halbleitervorrichtung eine Mehrzahl an Bodenelektroden auf einem Substrat, die sich in eine vertikale Richtung in Bezug auf eine Deckfläche des Substrats erstrecken, wobei die Mehrzahl an Bodenelektroden in einer ersten Richtung parallel zu der Deckfläche des Substrats voneinander beabstandet sind, ein unteres Trägermuster auf unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden, ein oberes Trägermuster auf dem unteren Trägermuster und auf oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden, eine Deckelektrode, die einen Raum zwischen der Mehrzahl an Bodenelektroden, einen Raum zwischen dem Substrat und dem unteren Trägermuster und einen Raum zwischen dem unteren Trägermuster und dem oberen Trägermuster füllt, und eine dielektrische Schicht zwischen der Deckelektrode und sowohl dem oberen Trägermuster als auch dem unteren Trägermuster und zwischen der Deckelektrode und jeder der Mehrzahl an Bodenelektroden. Eine erste Bodenelektrode der Mehrzahl an Bodenelektroden enthält eine erste Vertiefung benachbart zu einer Bodenoberfläche des unteren Trägermusters und eine zweite Vertiefung benachbart zu einer Deckfläche des unteren Trägermusters.
  • Nach einem Ausführungsbeispiel der vorliegenden Erfindung enthält ein Verfahren zur Herstellung einer Halbleitervorrichtung das sequenzielle Ausbilden einer ersten Mold-Schicht, einer unteren Trägerschicht, einer zweiten Mold-Schicht und einer oberen Trägerschicht auf einem Substrat, das Ausbilden, auf dem Substrat, einer Mehrzahl an Bodenelektroden, welche die erste Mold-Schicht, die untere Trägerschicht, die zweite Mold-Schicht und die obere Trägerschicht durchdringt, das Mustern der oberen Trägerschicht, um ein oberes Trägermuster auszubilden, das mindestens eine obere Öffnung aufweist, das Entfernen der zweiten Mold-Schicht über die mindestens eine obere Öffnung, um obere seitliche Oberflächen der Mehrzahl an Bodenelektroden teilweise freizulegen, das Mustern der unteren Trägerschicht, um ein unteres Trägermuster auszubilden, das mindestens eine untere Öffnung aufweist, das Entfernen von mindestens einem Abschnitt der ersten Mold-Schicht über die mindestens eine untere Öffnung, um untere seitliche Oberflächen der Mehrzahl an Bodenelektroden teilweise freizulegen, und nach dem Entfernen des mindestens einen Abschnitts der ersten Mold-Schicht, das Ätzen der freigelegten unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden und der freigelegten oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden.
  • Figurenliste
    • 1 stellt eine Draufsicht dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt.
    • 2 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar.
    • 3A und 3B stellen vergrößerte Ansichten dar, die jeweils Abschnitte R1 und R2 aus 2 zeigen.
    • 4 bis 9 und 11 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen.
    • 10A und 10B stellen vergrößerte Ansichten dar, die jeweils Abschnitte R3 und R4 aus 9 zeigen.
    • 12 und 13 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen.
    • 14 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt.
    • 15 stellt eine vergrößerte Ansicht dar, die Abschnitt R5 aus 14 zeigt.
    • 16 bis 21 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen.
    • 22 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt.
    • 23 stellt ein Schaltdiagramm dar, das eine Einheitsspeicherzelle einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt.
    • 24 stellt eine Draufsicht dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte teilweise zeigt.
    • 25 stellt eine Querschnittsansicht entlang Linie II-II' aus 24 dar.
  • Detaillierte Beschreibung der Ausführungsformen
  • Im Folgenden werden nun einige Ausführungsbeispiele der vorliegenden erfinderischen Konzepte mit Bezug auf die beigefügten Zeichnungen detailliert beschrieben.
  • 1 stellt eine Draufsicht dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt. 2 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar. 3A und 3B stellen vergrößerte Ansichten dar, die jeweils Abschnitte R1 und R2 aus 2 zeigen.
  • Bezugnehmend auf 1 und 2 kann eine dielektrische Zwischenschicht 102 auf einem Substrat 100 angeordnet sein. Das Substrat 100 kann ein Halbleitersubstrat, wie ein Silizium(Si)-Substrat, ein Germanium(Ge)-Substrat oder ein Silizium-Germanium(Si-Ge)-Substrat, enthalten. Die dielektrische Zwischenschicht 102 kann zum Beispiel mindestens eines ausgewählt aus Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid enthalten.
  • Leitfähige Kontakte 110 und Kontakt-Pads 115 können in der dielektrischen Zwischenschicht 102 angeordnet sein. Jeder der leitfähigen Kontakte 110 kann einen unteren Abschnitt der dielektrischen Zwischenschicht 102 durchdringen und kann eine elektrische Verbindung mit dem Substrat 100 aufweisen. Die Kontakt-Pads 115 können auf entsprechenden leitfähigen Kontakten 110 angeordnet sein. Die Kontakt-Pads 115 können einen oberen Abschnitt der dielektrischen Zwischenschicht 102 durchdringen und können elektrische Verbindungen mit entsprechenden leitfähigen Kontakten 110 aufweisen. Die leitfähigen Kontakte 110 und die Kontakt-Pads 115 können mindestens eines ausgewählt aus Halbleitermaterialien (z.B. polykristallinem Silizium), Metallhalbleiterverbindungen (z.B. Wolframsilizid), leitfähigen Metallnitriden (z.B. Titannitrid, Tantalnitrid und/oder Wolframnitrid) und Metallen (z.B. Titan, Wolfram und/oder Tantal) enthalten.
  • Eine Isolierschicht 120 kann auf der dielektrischen Zwischenschicht 102 angeordnet sein. Die Isolierschicht 120 kann mindestens einen Abschnitt einer Deckfläche der dielektrischen Zwischenschicht 102 und mindestens Abschnitte von Deckflächen der Kontakt-Pads 115 bedecken. Zum Beispiel kann die Isolierschicht 120 den mindestens einen Abschnitt der Deckfläche der dielektrischen Zwischenschicht 102 und die mindestens Abschnitte der Deckflächen der Kontakt-Pads 115 berühren. Die Isolierschicht 120 kann zum Beispiel mindestens eines ausgewählt aus Oxid, Nitrid und Oxynitrid enthalten.
  • Eine Mehrzahl an Bodenelektroden BE kann horizontal voneinander beabstandet auf der dielektrischen Zwischenschicht 102 angeordnet sein. Zum Beispiel kann die Mehrzahl an Bodenelektroden BE entlang einer ersten Richtung D1 parallel zu einer Deckfläche 100U des Substrats 100 voneinander beabstandet sein. Die Mehrzahl an Bodenelektroden BE kann die Isolierschicht 120 durchdringen und kann Verbindungen mit entsprechenden Kontakt-Pads 115 aufweisen. Nach einigen Ausführungsbeispielen kann jede der Mehrzahl an Bodenelektroden BE eine Säulenform aufweisen.
  • Ein unteres Trägermuster 130L kann auf unteren seitlichen Oberflächen (d.h. einem ersten Abschnitt von seitlichen Oberflächen) der Mehrzahl an Bodenelektroden BE angeordnet sein. Das untere Trägermuster 130L kann die unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden BE berühren. Das untere Trägermuster 130L kann von der dielektrischen Zwischenschicht 102 und der Isolierschicht 120 entlang einer zweiten Richtung D2 senkrecht zu der Deckfläche 100U des Substrats 100 vertikal beabstandet sein. Das untere Trägermuster 130L kann mindestens eine untere Öffnung 180L aufweisen. In einem Ausführungsbeispiel kann die Mehrzahl an Bodenelektroden BE eine Mehrzahl an ersten Bodenelektroden BE1, welche durch die Mehrzahl an unteren Öffnungen 180L freigelegt ist, und eine Mehrzahl an zweiten Bodenelektroden BE2, die vom unteren Trägermuster 130L umgeben ist, enthalten. Zum Beispiel können untere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 durch die unteren Öffnungen 180L teilweise freigelegt sein und durch das untere Trägermuster 130L teilweise bedeckt sein, und die unteren seitlichen Oberflächen der Mehrzahl an zweiten Bodenelektroden BE2 können vom unteren Trägermuster 130L umgeben sein. Wenn aus einer Draufsicht betrachtet, kann sich die mindestens eine untere Öffnung 180L entlang einer dritten Richtung D3, die parallel zu der Deckfläche 100U des Substrats 100 ist und die erste Richtung D1 schneidet, erstrecken und kann sich außerdem entlang der unteren seitlichen Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. In einer Ausführungsform können die erste Richtung D1 und die dritte Richtung D3 einen spitzen Winkel zwischen sich ausbilden. Nach einigen Ausführungsbeispielen kann das untere Trägermuster 130L eine Mehrzahl an unteren Öffnungen 180L aufweisen, die horizontal voneinander beabstandet sind. Jede der Mehrzahl an unteren Öffnungen 180L kann sich entlang der unteren seitlichen Oberflächen von entsprechenden einen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken.
  • Ein oberes Trägermuster 130U kann auf oberen seitlichen Oberflächen (d.h. einem zweiten Abschnitt der seitlichen Oberflächen) der Mehrzahl an Bodenelektroden BE angeordnet sein. Das obere Trägermuster 130U kann die oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden BE berühren. Das obere Trägermuster 130U kann entlang der zweiten Richtung D2 vom unteren Trägermuster 130L vertikal beabstandet sein. Das obere Trägermuster 130U kann mindestens eine obere Öffnung 180U aufweisen. In einem Ausführungsbeispiel kann die Mehrzahl an ersten Bodenelektroden BE1 durch die Mehrzahl an oberen Öffnungen 180U freigelegt sein und die Mehrzahl an zweiten Bodenelektroden BE2 kann vom oberen Trägermuster 130U umgeben sein. Zum Beispiel können obere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 durch die oberen Öffnungen 180U teilweise freigelegt sein und durch das obere Trägermuster 130U teilweise bedeckt sein, und obere seitliche Oberflächen der Mehrzahl an zweiten Bodenelektroden BE2 können vom oberen Trägermuster 130U umgeben sein. Wenn aus einer Draufsicht betrachtet, kann sich die mindestens eine obere Öffnung 180U entlang der dritten Richtung D3 erstrecken und kann sich außerdem entlang der oberen seitlichen Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. Die mindestens eine obere Öffnung 180U kann die mindestens eine untere Öffnung 180L entlang der zweiten Richtung D2 vertikal überlappen. Nach einigen Ausführungsbeispielen kann das obere Trägermuster 130U eine Mehrzahl an oberen Öffnungen 180U aufweisen, die horizontal voneinander beabstandet sind. Jede der Mehrzahl an oberen Öffnungen 180U kann sich entlang der oberen seitlichen Oberflächen von entsprechenden einen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. Die Mehrzahl an oberen Öffnungen 180U kann die Mehrzahl an unteren Öffnungen 180L entlang der zweiten Richtung D2 jeweils vertikal überlappen.
  • Die Mehrzahl an Bodenelektroden BE kann das obere Trägermuster 130U, das untere Trägermuster 130L und die Isolierschicht 120 durchdringen und kann Verbindungen mit entsprechenden Kontakt-Pads 115 aufweisen. Jede der Mehrzahl an Bodenelektroden BE kann eine oberste Oberfläche BE_U auf im Wesentlichen derselben Höhe wie jene einer Deckfläche 130UU des oberen Trägermusters 130U aufweisen, allerdings sind die vorliegenden erfinderischen Konzepte nicht zwangsläufig darauf beschränkt. Anders als gezeigt kann die oberste Oberfläche BE_U einer jeden der Mehrzahl an Bodenelektroden BE auf einer Höhe positioniert sein, die niedriger ist als jene der Deckfläche 130UU des oberen Trägermusters 130U. In dieser Offenbarung kann der Begriff „Höhe“ ein gemessener Abstand zu der Deckfläche 100U des Substrats 100 sein. Begriffe wie „selbe“, „gleich“, „planar“ oder „koplanar“, wie sie hierin verwendet werden, umfassen nahezu identisch enthaltene Variationen, die zum Beispiel aufgrund von Herstellungsprozessen auftreten können. Der Begriff „im Wesentlichen“ kann hierin verwendet sein, um diese Bedeutung zu betonen, sofern der Kontext oder andere Aussagen nichts anderes angeben.
  • Eine Deckelektrode TE kann auf der dielektrischen Zwischenschicht 102 angeordnet sein und kann die Mehrzahl an Bodenelektroden BE, das untere Trägermuster 130L und das obere Trägermuster 130U bedecken. Die Deckelektrode TE kann einen Raum zwischen der Mehrzahl an Bodenelektroden BE, einen Raum zwischen der dielektrischen Zwischenschicht 102 und dem unteren Trägermuster 130L und einen Raum zwischen dem unteren Trägermuster 130L und dem oberen Trägermuster 130U füllen. Die Isolierschicht 120 kann zwischen der Deckelektrode TE und der dielektrischen Zwischenschicht 102 eingesetzt sein. Die Deckelektrode TE kann das obere Trägermuster 130U und das untere Trägermuster 130L durch Durchdringen der mindestens einen oberen Öffnung 180U und der mindestens einen unteren Öffnung 180L durchdringen. Die Deckelektrode TE kann das obere Trägermuster 130U und das untere Trägermuster 130L durch Füllen der mindestens einen oberen Öffnung 180U und der mindestens einen unteren Öffnung 180L durchdringen. Zum Beispiel kann die Deckelektrode TE die mindestens eine obere Öffnung 180U und die mindestens eine untere Öffnung 180L vollständig füllen.
  • Eine dielektrische Schicht 140 kann zwischen der Deckelektrode TE und jeder der Mehrzahl an Bodenelektroden BE, zwischen der Deckelektrode TE und dem unteren Trägermuster 130L und zwischen der Deckelektrode TE und dem oberen Trägermuster 130U eingesetzt sein. Die dielektrische Schicht 140 kann sich zwischen der Deckelektrode TE und der Isolierschicht 120 erstrecken. Die dielektrische Schicht 40 kann die Mehrzahl an Bodenelektroden BE von der Deckelektrode TE trennen.
  • Die Mehrzahl an Bodenelektroden BE und die Deckelektrode TE können mindestens eines ausgewählt aus Polysilizium, Metall, Metallsilizid und Metallnitrid enthalten. Die dielektrische Schicht 140 kann mindestens eines ausgewählt aus Oxid (z.B. eine Siliziumoxidschicht), Nitrid (z.B. eine Siliziumnitridschicht), Oxynitrid (z.B. eine Siliziumoxynitridschicht) und Hoch-k-Dielektrika (z.B. eine Hafniumoxidschicht) enthalten. Sowohl das untere als auch das obere Trägermuster 130L und 130U können ein dielektrisches Material enthalten. Zum Beispiel können sowohl das untere als auch das obere Trägermuster 130L und 130U mindestens eines ausgewählt aus Oxid (z.B. Siliziumoxid), Nitrid (z.B. Siliziumnitrid) und Oxynitrid (z.B. Siliziumoxynitrid) enthalten. In einem Ausführungsbeispiel können das untere und das obere Trägermuster 130L und 130U aus demselben Material oder aus unterschiedlichen Materialien ausgebildet sein. Nachfolgend kann das Bezugszeichen „BE“ allgemein verwendet sein, um seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 und seitliche Oberflächen der Mehrzahl an zweiten Bodenelektroden BE2 zu beschreiben.
  • Bezugnehmend auf 2 und 3A kann mindestens eine der Mehrzahl an Bodenelektroden BE eine erste Vertiefung 150a benachbart zu einer Bodenoberfläche 130LL des unteren Trägermusters 130L enthalten. Die erste Vertiefung 150a kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus einer seitlichen Oberfläche der mindestens einen Bodenelektrode BE vertieft ist. Die dielektrische Schicht 140 kann die Bodenoberfläche 130LL des unteren Trägermusters 130L bedecken und kann mindestens einen Abschnitt der ersten Vertiefung 150a füllen. Die mindestens eine Bodenelektrode BE kann ferner eine zweite Vertiefung 150b benachbart zu einer Deckfläche 130LU des unteren Trägermusters 130L enthalten. Die zweite Vertiefung 150b kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus der seitlichen Oberfläche der mindestens einen Bodenelektrode BE vertieft ist. Die dielektrische Schicht 140 kann die Deckfläche 130LU des unteren Trägermusters 130L bedecken und kann mindestens einen Abschnitt der zweiten Vertiefung 150b füllen.
  • Die mindestens eine Bodenelektrode BE kann ein erstes Teil P1 im unteren Trägermuster 130L und ein zweites Teil P2 unterhalb des unteren Trägermusters 130L enthalten. Das zweite Teil P2 der mindestens einen Bodenelektroden BE kann eine maximale Breite W2 aufweisen, die größer ist als eine maximale Breite W1 des ersten Teils P1 der mindestens einen Bodenelektrode BE. In dieser Offenbarung kann der Begriff „Breite“ ein entlang einer Richtung (z.B. der ersten Richtung D1) parallel zu der Deckfläche 100U des Substrats 100 gemessener Abstand sein. Die mindestens eine Bodenelektrode BE kann ein drittes Teil P3 zwischen dem oberen Trägermuster 130U und dem unteren Trägermuster 130L enthalten. Das dritte Teil P3 der mindestens einen Bodenelektrode BE kann eine maximale Breite W3 aufweisen, die größer ist als die maximale Breite W1 des ersten Teils P1 der mindestens einen Bodenelektrode BE. Die erste Vertiefung 150a kann an der Grenze zwischen dem ersten Teil P1 der mindestens einen Bodenelektrode BE und dem zweiten Teil P2 davon positioniert sein. Die zweite Vertiefung 150b kann an der Grenze zwischen dem ersten Teil P1 der mindestens einen Bodenelektrode BE und dem dritten Teil P3 davon positioniert sein. In einem Ausführungsbeispiel kann das erste Teil P1 der mindestens einen Bodenelektrode BE einen ersten Abschnitt enthalten, der das untere Trägermuster 130L berührt. Der erste Abschnitt des ersten Teils P1 kann zwischen der ersten Vertiefung 150a und der zweiten Vertiefung 150b angeordnet sein. Das erste Teil P1 der mindestens einen Bodenelektrode BE kann ferner einen zweiten Abschnitt beabstandet vom unteren Trägermuster 130L mit einem Abschnitt der dielektrischen Schicht 140, der die erste Vertiefung 150a dazwischen füllt, enthalten. Das erste Teil P1 der mindestens einen Bodenelektrode BE kann ferner einen dritten Abschnitt beabstandet vom unteren Trägermuster 130L mit einem Abschnitt der dielektrischen Schicht 140, der die zweite Vertiefung 150b dazwischen füllt, enthalten.
  • Bezugnehmend auf 2 und 3B kann die mindestens eine Bodenelektrode BE ferner eine dritte Vertiefung 150c benachbart zu einer Bodenoberfläche 130UL des oberen Trägermusters 130U enthalten. Die dritte Vertiefung 150c kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus der seitlichen Oberfläche der mindestens einen Bodenelektrode BE vertieft ist. Die dielektrische Schicht 140 kann die Bodenoberfläche 130UL des oberen Trägermusters 130U bedecken und kann mindestens einen Abschnitt der dritten Vertiefung 150c füllen. Die mindestens eine Bodenelektrode BE kann ferner eine vierte Vertiefung 150d benachbart zu der Deckfläche 130UU des oberen Trägermusters 130U enthalten. Die vierte Vertiefung 150d kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus der Deckfläche BE_U der mindestens einen Bodenelektrode BE vertieft ist. Die vierte Vertiefung 150d kann eine Grenze zwischen der mindestens einen Bodenelektrode BE und dem oberen Trägermuster 130U freilegen. Die dielektrische Schicht 140 kann die Deckfläche 130UU des oberen Trägermusters 130U bedecken und kann mindestens einen Abschnitt der vierten Vertiefung 150d füllen.
  • Die mindestens eine Bodenelektrode BE kann ein viertes Teil P4 im oberen Trägermuster 130U enthalten. Die maximale Breite W3 des dritten Teils P3 der mindestens einen Bodenelektrode BE kann größer sein als eine maximale Breite W4 des vierten Teils P4 der mindestens einen Bodenelektrode BE. Die dritte Vertiefung 150c kann an der Grenze zwischen dem dritten Teil P3 der mindestens einen Bodenelektrode BE und dem vierten Teil P4 davon positioniert sein. Die vierte Vertiefung 150d kann entlang der abgerundeten Ecke der Deckfläche BE_U der mindestens einen Bodenelektrode BE angeordnet sein. In einem Ausführungsbeispiel kann das vierte Teil P4 der mindestens einen Bodenelektrode BE einen ersten Abschnitt enthalten, der das obere Trägermuster 130U berührt. Der erste Abschnitt des vierten Teils P4 kann zwischen der dritten Vertiefung 150c und der vierten Vertiefung 150d angeordnet sein. Das vierte Teil P4 der mindestens einen Bodenelektrode BE kann ferner einen zweiten Abschnitt beabstandet vom oberen Trägermuster 130U mit einem Abschnitt der dielektrischen Schicht 140, der die dritte Vertiefung 150c dazwischen füllt, enthalten. Das erste Teil P1 der mindestens einen Bodenelektrode BE kann ferner einen dritten Abschnitt beabstandet vom unteren Trägermuster 130L mit einem Abschnitt der dielektrischen Schicht 140, der die vierte Vertiefung 150d dazwischen füllt, enthalten.
  • Erneut bezugnehmend auf 1 und 2 kann ein Kondensator aus der Mehrzahl an Bodenelektroden BE, dem unteren Trägermuster 130L, dem oberen Trägermuster 130U, der Deckelektrode TE und der dielektrischen Schicht 140 gebildet sein.
  • Die Mehrzahl an Bodenelektroden BE kann jeweils ein Seitenverhältnis aufweisen, das relativ groß ist, um eine Kapazität des Kondensators zu erhöhen, und das untere Trägermuster 130L und das obere Trägermuster 130U können verwendet werden, um eine strukturelle Stabilität der Mehrzahl an Bodenelektroden BE sicherzustellen. In diesem Fall kann die Mehrzahl an Bodenelektroden BE während eines Prozesses, in dem die Mehrzahl an Bodenelektroden BE ausgebildet wird, derart ausgebildet sein, dass sie die relativ großen Breiten zwischen dem oberen und dem unteren Trägermuster 130U und 130L und unterhalb des unteren Trägermusters 130L aufweist, was das Auftreten eines Leckagestroms zwischen benachbarten Bodenelektroden BE bewirken kann.
  • Nach den vorliegenden erfinderischen Konzepten kann ein Ätzprozess zwischen dem oberen und dem unteren Trägermuster 130U und 130L und unterhalb des unteren Trägermusters 130L durchgeführt werden, um die seitlichen Oberflächen der Mehrzahl an Bodenelektroden BE teilweise zu ätzen. Der Ätzprozess kann Breiten der Mehrzahl an Bodenelektroden BE reduzieren und infolgedessen kann der Leckagestrom zwischen der Mehrzahl an Bodenelektroden BE minimiert werden. Zusätzlich kann die mindestens eine Bodenelektrode BE während des Ätzprozesses derart ausgebildet werden, dass sie die erste, die zweite, die dritte und die vierte Vertiefung 150a, 150b, 150c und 150d enthält.
  • 4 bis 9 und 11 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen. 10A und 10B stellen vergrößerte Ansichten dar, die jeweils Abschnitte R3 und R4 aus 9 zeigen. Zur Verkürzung der Erläuterung können Streichungen vorgenommen werden, um doppelte Beschreibungen der oben mit Bezug auf 1, 2, 3A und 3B beschriebenen Halbleitervorrichtung zu vermeiden.
  • Bezugnehmend auf 4 kann eine dielektrische Zwischenschicht 102 auf einem Substrat 100 ausgebildet sein und leitfähige Kontakte 110 und Kontakt-Pads 115 können in der dielektrischen Zwischenschicht 102 ausgebildet sein. Das Ausbilden der leitfähigen Kontakte 110 und der Kontakt-Pads 115 kann enthalten: das Ausbilden von Kontaktlöchern (nicht gezeigt), um einen unteren Abschnitt der dielektrischen Zwischenschicht 102 zu durchdringen, das Ausbilden von Pad-Löchern (nicht gezeigt), um einen oberen Abschnitt der dielektrischen Zwischenschicht 102 zu durchdringen, und das Ausbilden leitfähiger Schichten, um die Kontaktlöcher und die Pad-Löcher zu füllen.
  • Eine Isolierschicht 120 kann auf der dielektrischen Zwischenschicht 102 ausgebildet werden und dann können eine erste Mold-Schicht 162, eine untere Trägerschicht 132, eine zweite Mold-Schicht 164 und eine obere Trägerschicht 134 sequenziell auf der Isolierschicht 120 ausgebildet werden. Die erste Mold-Schicht 162 und die zweite Mold-Schicht 164 können zum Beispiel aus einer Siliziumoxidschicht ausgebildet sein. Die Isolierschicht 120, die untere Trägerschicht 132 und die obere Trägerschicht 134 können aus einem Material mit einer Ätzselektivität in Bezug auf die erste und die zweite Mold-Schicht 162 und 164 ausgebildet sein. Zum Beispiel können die Isolierschicht 120, die untere Trägerschicht 132 und die obere Trägerschicht 134 mindestens eines ausgewählt aus SiN, SiCN, TaO und TiO2 enthalten. Die obere Trägerschicht 134 kann derart ausgebildet sein, dass sie eine Dicke aufweist, die im Wesentlichen gleich oder größer ist als jene der unteren Trägerschicht 132. In dieser Offenbarung kann der Begriff „Dicke“ ein in einer Richtung (z.B. der zweiten Richtung D2) senkrecht zu einer Deckfläche 100U des Substrats 100 gemessener Abstand sein. Ein Abscheidungsprozess, wie eine chemische Dampfabscheidung (CVD) oder eine physikalische Dampfabscheidung (PVD), kann durchgeführt werden, um sowohl die Isolierschicht 120 als auch die erste Mold-Schicht 162, die untere Trägerschicht 132, die zweite Mold-Schicht 164 und die obere Trägerschicht 134 auszubilden.
  • Bezugnehmend auf 5 können vertikale Löcher 170 in den gestapelten Schichten 120, 162, 132, 164 und 134 ausgebildet sein. Jedes der vertikalen Löcher 170 kann die obere Trägerschicht 134, die zweite Mold-Schicht 164, die untere Trägerschicht 132, die erste Mold-Schicht 162 und die Isolierschicht 120 durchdringen und kann ein entsprechendes der Kontakt-Pads 115 freilegen. Die vertikalen Löcher 170 können auf der dielektrischen Schicht 102 horizontal voneinander beabstandet sein. Das Ausbilden der vertikalen Löcher 170 kann zum Beispiel enthalten: das Ausbilden eines Maskenmusters (nicht gezeigt) mit einer Mehrzahl an Öffnungen auf der oberen Trägerschicht 134, um Bereiche zu definieren, in denen die vertikalen Löcher 170 ausgebildet werden, und das sequenzielle Ätzen der oberen Trägerschicht 134, der zweiten Mold-Schicht 164, der unteren Trägerschicht 132, der ersten Mold-Schicht 162 und der Isolierschicht 120 unter Verwendung des Maskenmusters als eine Ätzmaske.
  • Zum Beispiel kann ein Trockenätzprozess eingesetzt werden, um die obere Trägerschicht 134, die zweite Mold-Schicht 164, die untere Trägerschicht 132, die erste Mold-Schicht 132 und die Isolierschicht 120 zu ätzen. Im Trockenätzprozess kann ein durch eine Ionenstreuung verursachtes Biegungsphänomen derart auftreten, dass die vertikalen Löcher 170 durch konkave seitliche Oberflächen der ersten und der zweiten Mold-Schicht 162 und 164 definiert werden. In einigen Ausführungsbeispielen können die erste und die zweite Mold-Schicht 162 und 164 während des Trockenätzprozesses mehr geätzt werden als die obere und die untere Trägerschicht 134 und 132 und somit kann jedes der vertikalen Löcher 170 derart ausgebildet sein, dass es eine relativ große Breite in der ersten und der zweiten Mold-Schicht 162 und 164 aufweist. Zum Beispiel kann jedes der in der unteren Trägerschicht 132 ausgebildeten vertikalen Löcher 170 eine erste maximale Breite 170W1 aufweisen und jedes der in der ersten Mold-Schicht 162 ausgebildeten vertikalen Löcher 170 kann eine zweite maximale Breite 170W2 aufweisen, die größer ist als die erste maximale Breite 170W1. Jedes der in der zweiten Mold-Schicht 164 ausgebildeten vertikalen Löcher 170 kann eine dritte maximale Breite 170W3 aufweisen, die größer ist als die erste maximale Breite 170W1, und jedes der in der oberen Trägerschicht 134 ausgebildeten vertikalen Löcher 170 kann eine vierte maximale Breite 170W4 aufweisen, die kleiner ist als die dritte maximale Breite 170W3.
  • Bezugnehmend auf 6 kann eine Mehrzahl an Bodenelektroden BE in vertikalen Löchern 170 ausgebildet sein. Das Ausbilden der Bodenelektroden BE kann zum Beispiel enthalten: das Ausbilden einer Bodenelektrodenschicht auf der oberen Trägerschicht 134, um die vertikalen Löcher 170 zu füllen, und das Planarisieren der Bodenelektrodenschicht bis die obere Trägerschicht 134 freigelegt ist. Die Bodenelektroden BE können auf der dielektrischen Zwischenschicht 102 horizontal voneinander beabstandet sein und können mit den Kontakt-Pads 115 verbunden sein. Wenn die vertikalen Löcher 170 seitliche Oberflächen aufweisen, die durch das wie mit Bezug auf 5 beschriebene Biegungsphänomen verursacht werden, können in den vertikalen Löchern 170 ausgebildete benachbarte Bodenelektroden BE ein reduziertes Intervall in der ersten und der zweiten Mold-Schicht 162 und 164 aufweisen. Dementsprechend kann ein Leckagestrom zwischen den Bodenelektroden BE auftreten.
  • Bezugnehmend auf 1 und 7 kann die obere Trägerschicht 134 gemustert werden, um ein oberes Trägermuster 130U mit mindestens einer oberen Öffnung 180U auszubilden. Die mindestens eine obere Öffnung 180U kann obere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 freilegen und kann außerdem eine Deckfläche der zweiten Mold-Schicht 164 freilegen. Die zweite Mold-Schicht 164 kann durch die mindestens eine obere Öffnung 180U entfernt werden. Das Entfernen der zweiten Mold-Schicht 164 kann ein selektives Ätzen der zweiten Mold-Schicht 164 in Bezug auf das obere Trägermuster 130U und die untere Trägerschicht 132 enthalten. Zum Beispiel kann die zweite Mold-Schicht 164 durch Durchführen eines isotropischen Ätzprozesses, der Phosphorsäure verwendet, entfernt werden. Das Entfernen der zweiten Mold-Schicht 164 kann eine Deckfläche der unteren Trägerschicht 132 und die oberen seitlichen Oberflächen der Bodenelektroden BE teilweise freilegen.
  • Bezugnehmend auf 1 und 8 kann die untere Trägerschicht 132 gemustert werden, um ein unteres Trägermuster 130L mit mindestens einer unteren Öffnung 180L auszubilden. Die mindestens eine untere Öffnung 180L kann untere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 freilegen und kann außerdem eine Deckfläche der ersten Mold-Schicht 162 freilegen. Ein oberer Abschnitt der ersten Mold-Schicht 162 kann durch die mindestens eine untere Öffnung 180L entfernt werden. Das Entfernen des oberen Abschnitts der ersten Mold-Schicht 162 kann ein selektives Ätzen der ersten Mold-Schicht 162 in Bezug auf das obere Trägermuster 130U und das untere Trägermuster 130L enthalten. Zum Beispiel kann die erste Mold-Schicht 162 durch Durchführen eines isotropischen Ätzprozesses, der Phosphorsäure verwendet, entfernt werden. Das Entfernen des oberen Abschnitts der ersten Mold-Schicht 162 kann die seitlichen Oberflächen der Bodenelektroden BE freilegen und kann einem unteren Abschnitt der ersten Mold-Schicht 162 erlauben, auf der dielektrischen Zwischenschicht 102 zu verbleiben.
  • Bezugnehmend auf 9, 10A und 10B können die freigelegten seitlichen Oberflächen der Bodenelektroden BE teilweise geätzt werden. Die freigelegten seitlichen Oberflächen der Bodenelektroden BE können durch einen Nassätzprozess, dessen Ätzselektivität hoch ist, geätzt werden. Während des Nassätzprozesses können die freigelegten seitlichen Oberflächen der Bodenelektroden BE in Bezug auf das obere Trägermuster 130U, das untere Trägermuster 130L und die erste Mold-Schicht 162 selektiv geätzt werden. Dementsprechend kann jede der Bodenelektroden BE eine reduzierte Breite zwischen dem oberen und dem unteren Trägermuster 130U und 103L und unterhalb des unteren Trägermusters 130L aufweisen. Nach einigen Ausführungsbeispielen, wie in 9 und 10A gezeigt, kann jede der Bodenelektroden BE ein erstes Teil P1 im unteren Trägermuster 130L und ein zweites Teil P2 unterhalb des unteren Trägermusters 130L enthalten. Das zweite Teil P2 kann eine maximale Breite W2 aufweisen, die größer ist als eine maximale Breite W1 des ersten Teils P1. Jede der Bodenelektroden BE kann ein drittes Teil P3 zwischen dem oberen und dem unteren Trägermuster 130U und 130L enthalten und das dritte Teil P3 kann eine maximale Breite W3 aufweisen, die größer ist als die maximale Breite W1 des ersten Teils P1. Wie in 9 und 10B gezeigt, kann jede der Bodenelektroden BE ein viertes Teil P4 im oberen Trägermuster 130U enthalten. Die maximale Breite W3 des dritten Teils P3 kann größer sein als eine maximale Breite W4 des vierten Teils P4.
  • Der Nassätzprozess kann in jeder der Bodenelektroden BE eine erste Vertiefung 150a benachbart zu einer Bodenoberfläche 130LL des unteren Trägermusters 130L, eine zweite Vertiefung 150b benachbart zu einer Deckfläche 130LU des unteren Trägermusters 130L, eine dritte Vertiefung 150c benachbart zu einer Bodenoberfläche 130UL des oberen Trägermusters 130 und eine vierte Vertiefung 150d benachbart zu einer Deckfläche 130UU des oberen Trägermusters 130U ausbilden. Sowohl die erste als auch die zweite und die dritte Vertiefung 150a, 150b und 105c können ein Bereich sein, der in die Bodenelektrode BE aus der seitlichen Oberfläche der Bodenelektrode BE vertieft ist. Die vierte Vertiefung 150d kann ein Bereich sein, der in die Bodenelektrode BE aus einer Deckfläche BE_U der Bodenelektrode BE vertieft ist, und kann eine Grenze zwischen der Bodenelektrode BE und dem oberen Trägermuster 130U freilegen.
  • Nach den vorliegenden erfinderischen Konzepten kann der Nassätzprozess jeder Bodenelektrode BE erlauben, eine reduzierte Breite zwischen dem oberen und dem unteren Trägermuster 130U und 130L und unterhalb des unteren Trägermusters 130L aufzuweisen. Somit kann ein Leckagestrom zwischen der Mehrzahl an Bodenelektroden BE minimiert werden oder ein Leckagestrom aufgrund eines elektrischen Kurzschlusses zwischen der Mehrzahl an Bodenelektroden BE kann vermieden werden.
  • Bezugnehmend auf 11 kann ein unterer Abschnitt der ersten Mold-Schicht 162 entfernt werden, nachdem der Nassätzprozess durchgeführt worden ist. Das Entfernen des unteren Abschnitts der ersten Mold-Schicht 162 kann ein selektives Ätzen der ersten Mold-Schicht 162 in Bezug auf das obere Trägermuster 130U, das untere Trägermuster 130L und die Isolierschicht 120 enthalten. Zum Beispiel kann der untere Abschnitt der ersten Mold-Schicht 162 durch Durchführen eines isotropischen Ätzprozesses, der Phosphorsäure verwendet, entfernt werden. Das Entfernen des unteren Abschnitts der ersten Mold-Schicht 162 kann eine Deckfläche der Isolierschicht 120 freilegen.
  • Erneut bezugnehmend auf 1 und 2 können eine dielektrische Schicht 140 und eine Deckelektrode TE sequenziell auf der dielektrischen Zwischenschicht 102 ausgebildet sein. Die Deckelektrode TE kann einen Raum zwischen der Mehrzahl an Bodenelektroden BE, einen Raum zwischen der dielektrischen Zwischenschicht 102 und dem unteren Trägermuster 130L und einen Raum zwischen dem unteren Trägermuster 130L und dem oberen Trägermuster 130U füllen. Die Isolierschicht 120 kann zwischen der Deckelektrode TE und der dielektrischen Zwischenschicht 102 eingesetzt sein. Die dielektrische Schicht 140 kann zwischen der Deckelektrode TE und jeder der Mehrzahl an Bodenelektroden BE, zwischen der Deckelektrode TE und dem unteren Trägermuster 130L und der Deckelektrode TE und dem oberen Trägermuster 130U eingesetzt sein. Die dielektrische Schicht 140 kann sich zwischen der Deckelektrode TE und der Isolierschicht 120 erstrecken. Die dielektrische Schicht 140 und die Deckelektrode TE können durch Verwenden einer Schicht-Abscheidungstechnik, wie einer chemischen Dampfabscheidung (CVD), einer physikalischen Dampfabscheidung (PVD) oder einer Atomschicht-Abscheidung (ALD), konform ausgebildet werden. In einem Ausführungsbeispiel kann eine Verarbeitungsbedingung der Schicht-Abscheidungstechnik derart gesteuert werden, dass eine Stufenbedeckung der dielektrischen Schicht 140 zum konformen Bedecken von freigelegten Oberflächen der Mehrzahl an Bodenelektroden BE, freigelegten Oberflächen des unteren Trägermusters 130L, freigelegten Oberflächen des oberen Trägermusters 130U und freigelegten Oberflächen der Isolierschicht 120 ausreichend ist. In einem Ausführungsbeispiel kann eine Verarbeitungsbedingung der Schicht-Abscheidungstechnik derart gesteuert werden, dass eine Stufenbedeckung der Deckelektrode TE Räume unter der Mehrzahl an Bodenelektroden BE, der Deckelektrode TE, des unteren Trägermusters 130L, des oberen Trägermusters 130U und der Isolierschicht 120 füllen kann.
  • 12 und 13 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen. Zur Verkürzung der Beschreibung richtet sich der Fokus im Folgenden auf Unterschiede zu dem mit Bezug auf 4 bis 9, 10A, 10B und 11 beschriebenen Verfahren zur Herstellung einer Halbleitervorrichtung.
  • Wie mit Bezug auf 7 und 8 beschrieben, kann die obere Trägerschicht 134 gemustert werden, um das obere Trägermuster 130U mit der mindestens einen oberen Öffnung 180U auszubilden, und die zweite Mold-Schicht 164 kann durch die mindestens eine obere Öffnung 180U entfernt werden. Anschließend kann die untere Trägerschicht 132 gemustert werden, um das untere Trägermuster 130L mit der mindestens einen unteren Öffnung 180L auszubilden.
  • Bezugnehmend auf 12 kann die erste Mold-Schicht 162 durch die mindestens eine untere Öffnung 180L entfernt werden. Das Entfernen der ersten Mold-Schicht 162 kann selektives Ätzen der ersten Mold-Schicht 162 in Bezug auf das obere Trägermuster 130U und das untere Trägermuster 130L enthalten. Zum Beispiel kann die erste Mold-Schicht 162 durch Durchführen eines isotropischen Ätzprozesses, der Phosphorsäure verwendet, entfernt werden. Das Entfernen der ersten Mold-Schicht 162 kann durchgeführt werden, bis die Isolierschicht 120 freigelegt ist. Das Entfernen der ersten Mold-Schicht 162 kann Abschnitte von seitlichen Oberflächen der Bodenelektroden BE und eine Deckfläche der Isolierschicht 120 freilegen.
  • Bezugnehmend auf 13 können die freigelegten seitlichen Oberflächen der Bodenelektroden BE teilweise geätzt werden. Die freigelegten seitlichen Oberflächen der Bodenelektroden BE können durch dasselbe Verfahren wie jenes mit Bezug auf 9, 10A und 10B beschriebene geätzt werden. Ein Verfahren zur Herstellung einer Halbleitervorrichtung nach der vorliegenden Ausführungsform kann im Wesentlichen dasselbe sein wie das mit Bezug auf 4 bis 9, 10A, 10B und 11 beschriebene Verfahren zur Herstellung einer Halbleitervorrichtung, bis auf die oben genannten Unterschiede.
  • 14 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt. 15 stellt eine vergrößerte Ansicht dar, die Abschnitt R5 aus 14 zeigt. Zur Verkürzung der Beschreibung richtet sich der Fokus im Folgenden auf Unterschiede zu der mit Bezug auf 1, 2, 3A und 3B beschriebenen Halbleitervorrichtung.
  • Bezugnehmend auf 1 und 14 kann ein mittleres Trägermuster 130M nach einigen Ausführungsbeispielen auf mittleren seitlichen Oberflächen der Mehrzahl an Bodenelektroden BE angeordnet sein. Das mittlere Trägermuster 130M kann die mittleren seitlichen Oberflächen der Mehrzahl an Bodenelektroden BE berühren. Das mittlere Trägermuster 130M kann zwischen dem unteren Trägermuster 130L und dem oberen Trägermuster 130U angeordnet sein. Das mittlere Trägermuster 130M kann entlang der zweiten Richtung D2 vom unteren Trägermuster 130L vertikal beabstandet sein und das obere Trägermuster 130U kann entlang der zweiten Richtung D2 vom mittleren Trägermuster 130M vertikal beabstandet sein.
  • Das mittlere Trägermuster 130M kann mindestens eine mittlere Öffnung 180M aufweisen. Wenn aus einer Draufsicht betrachtet, kann sich die mindestens eine mittlere Öffnung 180M entlang der dritten Richtung D3 erstrecken und kann sich außerdem entlang der mittleren seitlichen Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. Die mindestens eine mittlere Öffnung 180M kann die mindestens eine untere Öffnung 180L und die mindestens eine obere Öffnung 180U entlang der zweiten Richtung D2 vertikal überlappen. Nach einigen Ausführungsbeispielen kann das mittlere Trägermuster 130M eine Mehrzahl an mittleren Öffnungen 180M aufweisen, die horizontal voneinander beabstandet sind. Jede der Mehrzahl an mittleren Öffnungen 180M kann sich entlang der mittleren seitlichen Oberflächen von entsprechenden einen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. Die Mehrzahl an mittleren Öffnungen 180M kann die Mehrzahl an unteren Öffnungen 180L entlang der zweiten Richtung D2 jeweils vertikal überlappen und kann außerdem die Mehrzahl an oberen Öffnungen 180U entlang der zweiten Richtung D2 vertikal überlappen.
  • Jede der Mehrzahl an Bodenelektroden BE kann das obere Trägermuster 130U, das mittlere Trägermuster 130M, das untere Trägermuster 130L und die Isolierschicht 120 durchdringen und kann eine Verbindung mit einem entsprechenden der Kontakt-Pads 115 aufweisen.
  • Die Deckelektrode TE kann auf der dielektrischen Zwischenschicht 102 angeordnet sein und kann die Mehrzahl an Bodenelektroden BE, das untere Trägermuster 130L, das mittlere Trägermuster 130M und das obere Trägermuster 130U bedecken. Die Deckelektrode TE kann einen Raum zwischen der Mehrzahl an Bodenelektroden BE, einen Raum zwischen der dielektrischen Zwischenschicht 102 und dem unteren Trägermuster 130L, einen Raum zwischen dem unteren Trägermuster 130L und dem mittleren Trägermuster 130M und einen Raum zwischen dem mittleren Trägermuster 130M und dem oberen Trägermuster 130U füllen. Die Deckelektrode TE kann die mindestens eine obere Öffnung 180U, die mindestens eine mittlere Öffnung 180M und die mindestens eine untere Öffnung 180L durchdringen und kann das obere Trägermuster 130U, das mittlere Trägermuster 130M und das untere Trägermuster 130L durchdringen. In einem Ausführungsbeispiel kann die Deckelektrode TE die mindestens eine obere Öffnung 180U, die mindestens eine mittlere Öffnung 180M und die mindestens eine untere Öffnung 180L füllen.
  • Die dielektrische Schicht 140 kann zwischen der Deckelektrode TE und jeder der Mehrzahl an Bodenelektroden BE, zwischen der Deckelektrode TE und dem unteren Trägermuster 130L, zwischen der Deckelektrode TE und dem mittleren Trägermuster 130M und zwischen der Deckelektrode TE und dem oberen Trägermuster 130U eingesetzt sein. Das mittlere Trägermuster 130M kann ein dielektrisches Material, zum Beispiel mindestens eines ausgewählt aus Oxid, Nitrid und Oxynitrid, enthalten.
  • Wie mit Bezug auf 3A beschrieben, kann mindestens eine der Mehrzahl an Bodenelektroden BE eine erste Vertiefung 150a benachbart zu der Bodenoberfläche 130LL des unteren Trägermusters 130L und eine zweite Vertiefung 150b benachbart zu der Deckfläche 130LU des unteren Trägermusters 130L enthalten. Die dielektrische Schicht 140 kann die Bodenoberfläche und die Deckfläche 130LL und 130LU des unteren Trägermusters 130L bedecken und kann mindestens einen Abschnitt von sowohl der ersten als auch der zweiten Vertiefung 150a und 150b füllen. Die mindestens eine Bodenelektrode BE kann ein erstes Teil P1 im unteren Trägermuster 130L und ein zweites Teil P2 unterhalb des unteren Trägermusters 130L enthalten. Das zweite Teil P2 der mindestens einen Bodenelektrode BE kann eine maximale Breite W2 aufweisen, die größer ist als eine maximale Breite W1 des ersten Teils P1 der mindestens einen Bodenelektrode BE.
  • Wie mit Bezug auf 3B beschrieben, kann die mindestens eine der Mehrzahl an Bodenelektroden BE ferner eine dritte Vertiefung 150c benachbart zu der Bodenoberfläche 130UL des oberen Trägermusters 130U und eine vierte Vertiefung 150d benachbart zu der Deckfläche 130UU des oberen Trägermusters 130U enthalten. Die dielektrische Schicht 140 kann die Bodenoberfläche und die Deckfläche 130UL und 130UU des oberen Trägermusters 130U bedecken und kann mindestens einen Abschnitt von sowohl der dritten als auch der vierten Vertiefung 150c und 150d füllen. Die mindestens eine Bodenelektrode BE kann ein drittes Teil P3 zwischen dem oberen Trägermuster 130U und dem mittleren Trägermuster 130M und ein viertes Teil P4 im oberen Trägermuster 130U enthalten. Das dritte Teil P3 der mindestens einen Bodenelektrode BE kann eine maximale Breite W3 aufweisen, die größer ist als eine maximale Breite W4 des vierten Teils P4 der mindestens einen Bodenelektrode BE.
  • Bezugnehmend auf 14 und 15 kann die mindestens eine Bodenelektrode ferner eine fünfte Vertiefung 150e benachbart zu einer Bodenoberfläche 130ML des mittleren Trägermusters 130M enthalten. Die fünfte Vertiefung 150e kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus der seitlichen Oberfläche der mindestens einen Bodenelektrode BE vertieft ist. Die dielektrische Schicht 140 kann die Bodenoberfläche 130ML des mittleren Trägermusters 130M bedecken und kann mindestens einen Abschnitt der fünften Vertiefung 150e füllen. Die mindestens eine Bodenelektrode BE kann ferner eine sechste Vertiefung 150f benachbart zu einer Deckfläche 130MU des mittleren Trägermusters 130M enthalten. Die sechste Vertiefung 150f kann ein Bereich sein, der in die mindestens eine Bodenelektrode BE aus der seitlichen Oberfläche der mindestens einen Bodenelektrode BE vertieft ist. Die dielektrische Schicht 140 kann die Deckfläche 130MU des mittleren Trägermusters 130M bedecken und kann mindestens einen Abschnitt der sechsten Vertiefung 150f füllen.
  • Die mindestens eine Bodenelektrode BE kann ferner ein fünftes Teil P5 zwischen dem unteren Trägermuster 130L und dem mittleren Trägermuster 130M und ein sechstes Teil P6 im mittleren Trägermuster 130M enthalten. Das fünfte Teil P5 der mindestens einen Bodenelektrode BE kann eine maximale Breite W5 aufweisen, die größer ist als die maximale Breite W1 des ersten Teils P1 der mindestens einen Bodenelektrode BE und größer ist als eine maximale Breite W6 des sechsten Teils P6 der mindestens einen Bodenelektrode BE. Die maximale Breite W3 des dritten Teils P3 der mindestens einen Bodenelektrode BE kann größer sein als die maximale Breite W6 des sechsten Teils P6 der mindestens einen Bodenelektrode BE.
  • Erneut bezugnehmend auf 1 und 14 kann ein Kondensator aus der Mehrzahl an Bodenelektroden BE, dem unteren Trägermuster 130L, dem mittleren Trägermuster 130M, dem oberen Trägermuster 130U, der Deckelektrode TE und der dielektrischen Schicht 140 gebildet sein.
  • 16 bis 21 stellen Querschnittsansichten entlang Linie I-I' aus 1 dar, die ein Verfahren zur Herstellung einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigen. Zur Verkürzung der Beschreibung richtet sich der Fokus im Folgenden auf Unterschiede zu dem mit Bezug auf 4 bis 9, 10A, 10B und 11 beschriebenen Verfahren zur Herstellung einer Halbleitervorrichtung.
  • Bezugnehmend auf 16 können die erste Mold-Schicht 162, die untere Trägerschicht 132, die zweite Mold-Schicht 164 und die obere Trägerschicht 134 sequenziell auf der Isolierschicht 120 ausgebildet sein. Nach einigen Ausführungsbeispielen kann eine dritte Mold-Schicht 166 zwischen der unteren Trägerschicht 132 und der zweiten Mold-Schicht 164 ausgebildet sein und eine mittlere Trägerschicht 136 kann zwischen der dritten Mold-Schicht 166 und der zweiten Mold-Schicht 164 ausgebildet sein. Die dritte Mold-Schicht 166 kann zum Beispiel aus einer Siliziumoxidschicht ausgebildet sein. Die mittlere Trägerschicht 136 kann aus einem Material mit einer Ätzselektivität in Bezug auf die erste, die zweite und die dritte Mold-Schicht 162, 164 und 166 ausgebildet sein. Zum Beispiel kann die mittlere Trägerschicht 136 mindestens eines ausgewählt aus SiN, SiCN, TaO und TiO2 enthalten. Die mittlere Trägerschicht 136 kann eine Dicke aufweisen, die im Wesentlichen gleich oder größer ist als jene der unteren Trägerschicht 132. Die obere Trägerschicht 134 kann eine Dicke aufweisen, die im Wesentlichen gleich oder größer ist als jene der mittleren Trägerschicht 136. Die dritte Mold-Schicht 166 und die mittlere Trägerschicht 136 können durch Durchführen eines Abscheidungsprozesses, zum Beispiel einer chemischen Dampfabscheidung (CVD) oder einer physikalischen Dampfabscheidung (PVD), ausgebildet werden.
  • Bezugnehmend auf 17 können vertikale Löcher 170 in den gestapelten Schichten 120, 162, 132, 166, 136, 164 und 134 ausgebildet sein. Jedes der vertikalen Löcher 170 kann die obere Trägerschicht 134, die zweite Mold-Schicht 164, die mittlere Trägerschicht 136, die dritte Mold-Schicht 166, die untere Trägerschicht 132, die erste Mold-Schicht 162 und die Isolierschicht 120 durchdringen und kann ein entsprechendes der Kontakt-Pads 115 freilegen.
  • Die vertikalen Löcher 170 können im Wesentlichen durch dasselbe Verfahren (z.B. den Trockenätzprozess) wie jenes mit Bezug auf 5 beschriebene ausgebildet werden. Während des Trockenätzprozesses können die erste, die zweite und die dritte Mold-Schicht 162, 164 und 166 mehr geätzt werden als die obere Trägerschicht 134, die mittlere Trägerschicht 136 und die untere Trägerschicht 132 und somit kann jedes der vertikalen Löcher 170 derart ausgebildet sein, dass es eine relativ große Breite in der ersten, der zweiten und der dritten Mold-Schicht 162, 164 und 166 aufweist. Zum Beispiel kann jedes der in der unteren Trägerschicht 132 ausgebildeten vertikalen Löcher 170 eine erste maximale Breite 170W1 aufweisen und jedes der in der ersten Mold-Schicht 162 ausgebildeten vertikalen Löcher 170 kann eine zweite maximale Breite 170W2 aufweisen, die größer ist als die erste maximale Breite 170W1. Jedes der in der zweiten Mold-Schicht 164 ausgebildeten vertikalen Löcher 170 kann eine dritte maximale Breite 170W3 aufweisen und jedes der in der oberen Trägerschicht 134 ausgebildeten vertikalen Löcher 170 kann eine vierte maximale Breite 170W4 aufweisen, die kleiner ist als die dritte maximale Breite 170W3. Jedes der in der dritten Mold-Schicht 166 ausgebildeten vertikalen Löcher 170 kann eine fünfte maximale Breite 170W5 aufweisen, die größer ist als die erste maximale Breite 170W1, und jedes der in der mittleren Trägerschicht 136 ausgebildeten vertikalen Löcher 170 kann eine sechste maximale Breite 170W6 aufweisen, die kleiner ist als die fünfte maximale Breite 170W5. Die dritte maximale Breite 170W3 von jedem der vertikalen Löcher 170 kann größer sein als die sechste maximale Breite 170W6 von jedem der vertikalen Löcher 170.
  • Bezugnehmend auf 18 können die Bodenelektroden BE in entsprechenden vertikalen Löchern 170 ausgebildet sein. Die Bodenelektroden BE können im Wesentlichen durch dasselbe Verfahren wie jenes mit Bezug auf 6 beschriebene ausgebildet werden. Wenn die vertikalen Löcher 170 seitliche Oberflächen aufweisen, die durch das wie mit Bezug auf 5 beschriebene Biegungsphänomen verursacht werden, können in den vertikalen Löchern 170 ausgebildete benachbarte Bodenelektroden BE ein reduziertes Intervall in der ersten, der zweiten und der dritten Mold-Schicht 162, 164 und 166 aufweisen. Dementsprechend kann ein Leckagestrom zwischen den Bodenelektroden BE auftreten.
  • Bezugnehmend auf 1 und 19 kann die obere Trägerschicht 134 gemustert werden, um ein oberes Trägermuster 130U mit mindestens einer oberen Öffnung 180U auszubilden. Die zweite Mold-Schicht 164 kann durch die mindestens eine obere Öffnung 180U entfernt werden. Das Entfernen der zweiten Mold-Schicht 164 kann eine Deckfläche der mittleren Trägerschicht 136 und seitliche Oberflächen der Bodenelektroden BE freilegen.
  • Bezugnehmend auf 1 und 20 kann die mittlere Trägerschicht 136 gemustert werden, um ein mittleres Trägermuster 130M mit mindestens einer mittleren Öffnung 180M auszubilden. Die mindestens eine mittlere Öffnung 180M kann mittlere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BE1 freilegen und kann außerdem eine Deckfläche der dritten Mold-Schicht 166 freilegen. Die dritte Mold-Schicht 166 kann durch die mindestens eine mittlere Öffnung 180M entfernt werden. Das Entfernen der dritten Mold-Schicht 166 kann ein selektives Ätzen der dritten Mold-Schicht 166 in Bezug auf das obere Trägermuster 130U, das mittlere Trägermuster 130M und die untere Trägerschicht 132 enthalten. Zum Beispiel kann die dritte Mold-Schicht 166 durch Durchführen eines isotropischen Ätzprozesses, der Phosphorsäure verwendet, entfernt werden. Das Entfernen der dritten Mold-Schicht 166 kann eine Deckfläche der unteren Trägerschicht 132 und seitliche Oberflächen der Bodenelektroden BE teilweise freilegen.
  • Die untere Trägerschicht 132 kann gemustert werden, um ein unteres Trägermuster 130L mit mindestens einer unteren Öffnung 180L auszubilden. Die mindestens eine untere Öffnung 180L kann untere seitliche Oberflächen der Mehrzahl an ersten Bodenelektroden BEI freilegen und kann außerdem eine Deckfläche der ersten Mold-Schicht 162 freilegen. Ein oberer Abschnitt der ersten Mold-Schicht 162 kann durch die mindestens eine untere Öffnung 180L entfernt werden. Das Entfernen des oberen Abschnitts der ersten Mold-Schicht 162 kann die seitlichen Oberflächen der Bodenelektroden BE teilweise freilegen und kann einem unteren Abschnitt der ersten Mold-Schicht 162 erlauben, auf der dielektrischen Zwischenschicht 102 zu verbleiben.
  • Bezugnehmend auf 21 können die freigelegten seitlichen Oberflächen der Bodenelektroden BE teilweise geätzt werden. Die freigelegten seitlichen Oberflächen der Bodenelektroden BE können im Wesentlichen durch dasselbe Verfahren wie jenes mit Bezug auf 9, 10A und 10B beschriebene geätzt werden. Somit kann jede der Bodenelektroden BE eine reduzierte Breite zwischen dem oberen Trägermuster 130U und dem mittleren Trägermuster 130M, zwischen dem mittleren Trägermuster 130M und dem unteren Trägermuster 130L und unterhalb des unteren Trägermusters 130L aufweisen. Während nach einigen Ausführungsformen die freigelegten seitlichen Oberflächen der Bodenelektroden BE teilweise geätzt werden, kann in jeder der Bodenelektroden BE eine fünfte Vertiefung 150e benachbart zu einer Bodenoberfläche 130ML des mittleren Trägermusters 130M ausgebildet sein und eine sechste Vertiefung 150f kann benachbart zu einer Deckfläche 130MU des mittleren Trägermusters 130M ausgebildet sein, wie mit Bezug auf 15 beschrieben. Ein Verfahren zur Herstellung einer Halbleitervorrichtung nach der vorliegenden Ausführungsform kann dasselbe sein wie das mit Bezug auf 4 bis 9, 10A, 10B und 11 beschriebene Verfahren zur Herstellung einer Halbleitervorrichtung, bis auf die oben genannten Unterschiede.
  • Nach den vorliegenden erfinderischen Konzepten, da das mittlere Trägermuster 130M zwischen dem oberen Trägermuster 130U und dem unteren Trägermuster 130L angeordnet ist, kann jede der Mehrzahl an Bodenelektroden BE ein größeres Seitenverhältnis verglichen mit den mit Bezug auf 2 beschriebenen Bodenelektroden BE aufweisen. Somit kann es möglich sein, eine Kapazität eines Kondensators, der die Mehrzahl an Bodenelektroden BE enthält, durch Erhöhen des Seitenverhältnisses davon zu erhöhen. Darüber hinaus kann jede der Bodenelektroden BE eine reduzierte Breite zwischen dem oberen Trägermuster 130U und dem mittleren Trägermuster 130M, zwischen dem mittleren Trägermuster 130M und dem unteren Trägermuster 130L und unterhalb des unteren Trägermusters 130L aufweisen. Dementsprechend kann ein Leckagestrom zwischen der Mehrzahl an Bodenelektroden BE minimiert werden oder ein Leckagestrom aufgrund eines elektrischen Kurzschlusses zwischen der Mehrzahl an Bodenelektroden BE kann vermieden werden.
  • 22 stellt eine Querschnittsansicht entlang Linie I-I' aus 1 dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt. Zur Verkürzung der Beschreibung richtet sich der Fokus im Folgenden auf Unterschiede zu der mit Bezug auf 1, 2, 3A und 3B beschriebenen Halbleitervorrichtung.
  • Bezugnehmend auf 22 kann jede der Mehrzahl an Bodenelektroden BE eine hohlzylindrische Form aufweisen, dessen eines Ende (z.B. ein Bodenende) geschlossen ist. In diesem Fall kann jede der Mehrzahl an Bodenelektroden BE eine Innenoberfläche und eine Außenoberfläche, die einander gegenüberliegen, enthalten.
  • Das untere Trägermuster 130L kann auf unteren Außenoberflächen der Mehrzahl an Bodenelektroden BE angeordnet sein und diese berühren. Das untere Trägermuster 130L kann mindestens eine untere Öffnung 180L aufweisen und die mindestens eine untere Öffnung 180L kann sich entlang der unteren Außenoberflächen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken. Das obere Trägermuster 130U kann auf oberen Au-ßenoberflächen der Mehrzahl an Bodenelektroden BE angeordnet sein und diese berühren. Das obere Trägermuster 130U kann mindestens eine obere Öffnung 180U aufweisen und die mindestens eine obere Öffnung 180U kann sich entlang der oberen Außenoberflächen der Mehrzahl an ersten Bodenelektroden BE1 erstrecken.
  • Die Deckelektrode TE kann die Außenoberfläche einer jeden der Mehrzahl an Bodenelektroden BE bedecken und kann sich auf der Innenoberfläche einer jeden der Mehrzahl an Bodenelektroden BE erstrecken. Die dielektrische Schicht 140 kann zwischen der Deckelektrode TE und der Außenoberfläche einer jeden der Mehrzahl an Bodenelektroden BE und zwischen der Deckelektrode TE und der Innenoberfläche einer jeden der Mehrzahl an Bodenelektroden BE eingesetzt sein. Eine Halbleitervorrichtung nach der vorliegenden Ausführungsform kann im Wesentlichen dieselbe sein wie die mit Bezug auf 1, 2, 3A und 3B beschriebene Halbleitervorrichtung, bis auf die oben genannten Unterschiede.
  • 23 stellt ein Schaltdiagramm dar, das eine Einheitsspeicherzelle einer Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte zeigt.
  • Bezugnehmend auf 23 kann eine Speicherzelle MC zwischen einer Wortleitung WL und einer Bitleitung BL, die einander schneiden, angeordnet sein und kann die Wortleitung WL und die Bitleitung BL elektrisch miteinander verbinden. Die Speicherzelle MC kann einen mit der Wortleitung WL verbundenen Transistor TR und einen mit dem Transistor TR verbundenen Kondensator CA enthalten. Der Transistor TR kann einen mit der Bitleitung BL verbundenen Drain-Bereich und einen mit dem Kondensator CA verbundenen Source-Bereich aufweisen. Der Transistor TR kann konfiguriert sein, einen Ladungsfluss zwischen der Bitleitung BL und dem Kondensator CA zu steuern. Die Speicherzelle MC kann Daten von „0“ oder „1“ abhängig davon speichern, ob der Kondensator CA Ladungen speichert.
  • 24 stellt eine Draufsicht dar, die eine Halbleitervorrichtung nach einigen Ausführungsbeispielen der vorliegenden erfinderischen Konzepte teilweise zeigt. 25 stellt eine Querschnittsansicht entlang Linie II-II' aus 24 dar.
  • Bezugnehmend auf 24 und 25 kann ein Substrat 100 eine Vorrichtungsisolierschicht ST, die einen aktiven Bereich ACT definiert, darin enthalten. Das Substrat 100 kann ein Halbleitersubstrat sein, wie ein Siliziumsubstrat, ein Germaniumsubstrat oder ein Silizium-Germaniumsubstrat. Die Vorrichtungsisolierschicht ST kann zum Beispiel eine oder mehrere Siliziumoxidschichten, Siliziumnitridschichten und Siliziumoxynitridschichten enthalten. Wenn aus einer Draufsicht betrachtet, kann der aktive Bereich ACT eine Balkenform aufweisen und kann derart angeordnet sein, dass er seiner Hauptachse erlaubt, in einer S-Richtung, die eine X-Richtung und eine Y-Richtung schneidet, zu ruhen. Die X-, Y- und S-Richtung können einander schneiden, während sie parallel zu einer Deckfläche 100U des Substrats 100 sind.
  • Das Substrat 100 kann Wortleitungsstrukturen WLS, die über den aktiven Bereich ACT führen, darin enthalten. Die Wortleitungsstrukturen WLS können sich in die Y-Richtung erstrecken und können entlang der X-Richtung angeordnet sein. Jede der Wortleitungsstrukturen WLS kann enthalten: eine im Substrat 100 vergrabene Gate-Elektrode GE, ein dielektrisches Gate-Muster GI zwischen der Gate-Elektrode GE und dem aktiven Bereich ACT und zwischen der Gate-Elektrode GE und der Vorrichtungsisolierschicht ST, und ein Gate-Verschlussmuster CAP auf einer Deckfläche der Gate-Elektrode GE. Das Gate-Verschlussmuster CAP kann eine Deckfläche im Wesentlichen koplanar mit jener des Gate-Verschlussmusters CAP enthalten. Nach einigen Ausführungsbeispielen kann das Gate-Verschlussmuster CAP eine Bodenoberfläche aufweisen, die eine oberste Oberfläche des dielektrischen Gate-Musters GI berührt, und kann gegenüberliegende Seitenwände aufweisen, die den aktiven Bereich ACT und/oder die Vorrichtungsisolierschicht ST berühren. Nach einigen anderen Ausführungsformen kann sich das dielektrische Gate-Muster GI zwischen dem Gate-Verschlussmuster CAP und dem aktiven Bereich ACT und/oder zwischen dem Gate-Verschlussmuster CAP und der Vorrichtungsisolierschicht ST erstrecken.
  • Die Gate-Elektrode GE kann ein leitfähiges Material enthalten. Zum Beispiel kann das leitfähige Material eines enthalten aus dotierten Halbleitermaterialien (dotiertes Silizium, dotiertes Germanium etc.), leitfähigen Metallnitriden (Titannitrid, Tantalnitrid etc.) und Metallhalbleiterverbindungen (Wolframsilizid, Kobaltsilizid, Titansilizid etc.). Das dielektrische Gate-Muster GI kann zum Beispiel eine oder mehrere Siliziumoxidschichten, Siliziumnitridschichten und Siliziumoxynitridschichten enthalten. Das Gate-Verschlussmuster CAP kann zum Beispiel eine oder mehrere Siliziumoxidschichten, Siliziumnitridschichten und Siliziumoxynitridschichten enthalten.
  • Der aktive Bereich ACT kann einen ersten Verunreinigungsbereich SD1 und zweite Verunreinigungsbereiche SD2 darin enthalten, wobei die zweiten Verunreinigungsbereiche SD2 über den ersten Verunreinigungsbereich SD1 hinweg voneinander beabstandet sind. Der erste Verunreinigungsbereich SD1 kann im aktiven Bereich ACT zwischen einem Paar benachbarter Wortleitungsstrukturen WLS vorgesehen sein. Jeder der zweiten Verunreinigungsbereiche SD2 kann im aktiven Bereich ACT auf einer Seite einer entsprechenden des Paares an Wortleitungsstrukturen WLS vorgesehen sein. Zum Beispiel können die zweiten Verunreinigungsbereiche SD2 über das Paar an Wortleitungsstrukturen WLS hinweg voneinander beabstandet sein. Der erste Verunreinigungsbereich SD1 kann sich tiefer in das Substrat 100 erstrecken als die zweiten Verunreinigungsbereiche SD2. Der erste Verunreinigungsbereich SD1 kann dieselbe leitfähige Verunreinigung enthalten wie jene der zweiten Verunreinigungsbereiche SD2.
  • Eine Bitleitungsstruktur BLS kann auf dem Substrat 100 angeordnet sein und kann über die Wortleitungsstrukturen WLS führen. Die Bitleitungsstruktur BLS kann sich in die X-Richtung erstrecken. Die Bitleitungsstruktur BLS kann enthalten: einen mit dem ersten Verunreinigungsbereich SD1 elektrisch verbundenen leitfähigen Kontakt 210, eine leitfähige Leitung 230 auf dem leitfähigen Kontakt 210, die sich in die X-Richtung erstreckt, und ein Sperrmuster 220 zwischen dem leitfähigen Kontakt 210 und der leitfähigen Leitung 230. Der leitfähige Kontakt 210 kann den ersten Verunreinigungsbereich SD1 berühren. Der leitfähige Kontakt 210 kann eine Bodenoberfläche auf einer Höhe, die niedriger ist als jene der Deckfläche 100U des Substrats 100, aufweisen. Der leitfähige Kontakt 210 kann gegenüberliegende seitliche Oberflächen aufweisen, die mit entsprechenden seitlichen Oberflächen der leitfähigen Leitung 230 fluchten. Die Bitleitungsstruktur BLS kann ein Verschlussmuster 240 auf einer Deckfläche der leitfähigen Leitung 230 und Abstandsmuster 250 auf seitlichen Oberflächen der leitfähigen Leitung 230 enthalten. Das Verschlussmuster 240 und die Abstandsmuster 250 können sich in der X-Richtung entlang der Deckfläche und den seitlichen Oberflächen der leitfähigen Leitung 230 erstrecken. Die Abstandsmuster 250 können seitliche Oberflächen des Verschlussmusters 240, des Sperrmusters 220 und des leitfähigen Kontakts 210 bedecken und können den ersten Verunreinigungsbereich SD1 berühren.
  • Der leitfähige Kontakt 210 kann zum Beispiel eines enthalten aus dotierten Halbleitermaterialien (dotiertes Silizium, dotiertes Germanium etc.), leitfähigen Metallnitriden (Titannitrid, Tantalnitrid etc.), Metallen (Wolfram, Titan, Tantal etc.) und Metallhalbleiterverbindungen (Wolframsilizid, Kobaltsilizid, Titansilizid etc.). Die leitfähige Leitung 230 und das Sperrmuster 220 können jeweils eines enthalten aus leitfähigen Metallnitriden (Titannitrid, Tantalnitrid etc.), Metallen (Wolfram, Titan, Tantal etc.) und Metallhalbleiterverbindungen (Wolframsilizid, Kobaltsilizid, Titansilizid etc.). Das Verschlussmuster 240 und die Abstandsmuster 250 können jeweils zum Beispiel eine oder mehrere Siliziumnitridschichten, Siliziumoxidschichten und Siliziumoxynitridschichten enthalten.
  • Eine dielektrische Zwischenschicht 102 kann auf dem Substrat 100 angeordnet sein und kann den aktiven Bereich ACT, die Vorrichtungsisolierschicht ST, die Wortleitungsstrukturen WLS und die Bitleitungsstruktur BLS bedecken. Die dielektrische Zwischenschicht 102 kann zum Beispiel mindestens eines ausgewählt aus Siliziumoxid, Siliziumnitrid und Siliziumoxynitrid enthalten.
  • Leitfähige Kontakte 110 und Kontakt-Pads 115 können in der dielektrischen Zwischenschicht 102 angeordnet sein. Die leitfähigen Kontakte 110 können einen unteren Abschnitt der dielektrischen Zwischenschicht 102 durchdringen und können eine elektrische Verbindung mit entsprechenden zweiten Verunreinigungsbereichen SD2 aufweisen. Die Kontakt-Pads 115 können auf entsprechenden leitfähigen Kontakten 110 angeordnet sein. Die Kontakt-Pads 115 können einen oberen Abschnitt der dielektrischen Zwischenschicht 102 durchdringen und können elektrische Verbindungen mit entsprechenden leitfähigen Kontakten 110 aufweisen.
  • Eine Isolierschicht 120 kann auf der dielektrischen Zwischenschicht 102 angeordnet sein und eine Kondensatorstruktur CAS kann auf der Isolierschicht 120 angeordnet sein. Nach einigen Ausführungsbeispielen kann die Kondensatorstruktur CAS die Mehrzahl an Bodenelektroden BE, das untere Trägermuster 130L, das obere Trägermuster 130U, die Deckelektrode TE und die dielektrische Schicht 140, die mit Bezug auf 1, 2, 3A und 3B beschrieben werden, enthalten. Nach einigen anderen Ausführungsformen kann die Kondensatorstruktur CAS ferner das mittlere Trägermuster 130M, das mit Bezug auf 14 und 15 beschrieben wird, enthalten. Nach einigen anderen Ausführungsformen kann die Mehrzahl an Bodenelektroden BE der Kondensatorstruktur CAS jeweils eine hohlzylindrische Form aufweisen, dessen eines Ende geschlossen ist, wie mit Bezug auf 22 beschrieben.
  • Nach den vorliegenden erfinderischen Konzepten kann eine Mehrzahl an Trägermustern, die vertikal voneinander beabstandet ist, für eine strukturelle Stabilität einer Mehrzahl an Bodenelektroden, die jeweils ein relativ großes Seitenverhältnis aufweisen, verwendet werden. Jede der Bodenelektroden kann eine reduzierte Breite zwischen der Mehrzahl an Trägermustern und unterhalb eines untersten einen der Mehrzahl an Trägermustern aufweisen und somit kann ein Leckagestrom zwischen benachbarten Bodenelektroden minimiert werden oder ein Leckagestrom aufgrund eines elektrischen Kurzschlusses zwischen der Mehrzahl an Bodenelektroden BE kann vermieden werden. Dementsprechend können eine Halbleitervorrichtung mit verbesserten elektrischen Eigenschaften und ein Verfahren zur Herstellung derselben vorgesehen sein.
  • Die vorstehende Beschreibung sieht einige Ausführungsbeispiele zur Erläuterung der vorliegenden erfinderischen Konzepte vor. Somit sind die vorliegenden erfinderischen Konzepte nicht auf die oben beschriebenen Ausführungsformen beschränkt und es versteht sich für einen Fachmann, dass Variationen in Form und Details darin vorgenommen werden können, ohne dabei vom Geist und wesentlichen Merkmalen der vorliegenden erfinderischen Konzepte abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • KR 1020200018452 [0001]

Claims (15)

  1. Halbleitervorrichtung, aufweisend: einen Speicherzellenkondensator, der konfiguriert ist, Daten zu speichern, wobei der Speicherzellenkondensator enthält: eine Mehrzahl an Bodenelektroden auf einem Substrat, die sich in eine vertikale Richtung in Bezug auf eine Deckfläche des Substrats erstrecken, wobei die Mehrzahl an Bodenelektroden in einer ersten Richtung parallel zu der Deckfläche des Substrats voneinander beabstandet sind; ein oberes Trägermuster auf oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden; und ein unteres Trägermuster auf unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden, wobei das untere Trägermuster zwischen dem Substrat und dem oberen Trägermuster angeordnet ist, und wobei eine erste Bodenelektrode der Mehrzahl an Bodenelektroden eine erste Vertiefung benachbart zu einer Bodenoberfläche des unteren Trägermusters enthält.
  2. Vorrichtung nach Anspruch 1, wobei die erste Bodenelektrode ferner eine zweite Vertiefung benachbart zu einer Deckfläche des unteren Trägermusters enthält.
  3. Vorrichtung nach Anspruch 2, wobei die erste Bodenelektrode ferner eine dritte Vertiefung benachbart zu einer Bodenoberfläche des oberen Trägermusters enthält.
  4. Vorrichtung nach Anspruch 3, ferner aufweisend: eine Deckelektrode, welche die Mehrzahl an Bodenelektroden, das obere Trägermuster und das untere Trägermuster bedeckt und zwischen dem Substrat und dem unteren Trägermuster und zwischen dem unteren Trägermuster und dem oberen Trägermuster angeordnet ist; und eine dielektrische Schicht zwischen der Deckelektrode und sowohl dem oberen Trägermuster als auch dem unteren Trägermuster und zwischen der Deckelektrode und jeder der Mehrzahl an Bodenelektroden.
  5. Vorrichtung nach Anspruch 4, wobei die erste Bodenelektrode einen vom unteren Trägermuster umgebenen ersten Teil und einen von der Deckelektrode umgebenen zweiten Teil enthält, wobei der zweite Teil unter dem ersten Teil in der vertikalen Richtung ist, wobei die erste Vertiefung an einer Grenze zwischen dem ersten Teil und dem zweiten Teil ist, und wobei eine maximale Breite des zweiten Teils größer ist als eine maximale Breite des ersten Teils.
  6. Vorrichtung nach Anspruch 5, wobei die erste Bodenelektrode einen von der Deckelektrode umgebenen dritten Teil und einen vom oberen Trägermuster umgebenen vierten Teil enthält, wobei der dritte Teil zwischen dem vierten Teil und dem ersten Teil ist, wobei die zweite Vertiefung an einer Grenze zwischen dem ersten Teil und dem dritten Teil ist, wobei die dritte Vertiefung an einer Grenze zwischen dem dritten Teil und dem vierten Teil ist, und wobei eine maximale Breite des dritten Teils größer ist als die maximale Breite des ersten Teils.
  7. Vorrichtung nach Anspruch 4, wobei die dielektrische Schicht mindestens einen Abschnitt der ersten Vertiefung füllt.
  8. Vorrichtung nach Anspruch 4, ferner aufweisend: eine dielektrische Zwischenschicht zwischen dem Substrat und der Mehrzahl an Bodenelektroden; eine Mehrzahl an leitfähigen Kontakten in der dielektrischen Zwischenschicht, die mit der Mehrzahl an Bodenelektroden verbunden ist; und eine Isolierschicht zwischen der dielektrischen Zwischenschicht und dem unteren Trägermuster, wobei die Mehrzahl an Bodenelektroden die Isolierschicht durchdringt und mit der Mehrzahl an leitfähigen Kontakten verbunden ist, wobei die Deckelektrode zwischen dem unteren Trägermuster und der Isolierschicht angeordnet ist, und wobei sich die dielektrische Schicht zwischen der Deckelektrode und der Isolierschicht erstreckt.
  9. Vorrichtung nach Anspruch 4, wobei das obere Trägermuster mindestens eine obere Öffnung enthält, das untere Trägermuster mindestens eine untere Öffnung enthält, und die Deckelektrode konfiguriert ist, die mindestens eine obere Öffnung und die mindestens eine untere Öffnung zu füllen.
  10. Vorrichtung nach Anspruch 9, wobei die mindestens eine obere Öffnung und die mindestens eine untere Öffnung einander vertikal überlappen.
  11. Vorrichtung nach Anspruch 1, wobei die erste Bodenelektrode enthält: einen ersten Teil im unteren Trägermuster; und einen zweiten Teil unter dem unteren Trägermuster in der vertikalen Richtung, wobei eine maximale Breite des zweiten Teils größer ist als eine maximale Breite des ersten Teils.
  12. Vorrichtung nach Anspruch 11, wobei die erste Bodenelektrode ferner enthält: eine zweite Vertiefung benachbart zu einer Deckfläche des unteren Trägermusters; und eine dritte Vertiefung benachbart zu einer Bodenoberfläche des oberen Trägermusters.
  13. Vorrichtung nach Anspruch 12, wobei die erste Bodenelektrode ferner einen dritten Teil zwischen dem oberen Trägermuster und dem unteren Trägermuster enthält, und wobei eine maximale Breite des dritten Teils größer ist als die maximale Breite des ersten Teils.
  14. Vorrichtung nach Anspruch 13, wobei die erste Bodenelektrode ferner einen vom oberen Trägermuster umgebenen vierten Teil enthält, wobei das dritte Teil zwischen dem vierten Teil und dem ersten Teil ist, und wobei die maximale Breite des dritten Teils größer ist als eine maximale Breite des vierten Teils.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung, wobei das Verfahren aufweist: sequenzielles Ausbilden einer ersten Mold-Schicht, einer unteren Trägerschicht, einer zweiten Mold-Schicht und einer oberen Trägerschicht auf einem Substrat; Ausbilden, auf dem Substrat, einer Mehrzahl an Bodenelektroden, welche die erste Mold-Schicht, die untere Trägerschicht, die zweite Mold-Schicht und die obere Trägerschicht durchdringt; Mustern der oberen Trägerschicht, um ein oberes Trägermuster auszubilden, das mindestens eine obere Öffnung aufweist; Entfernen der zweiten Mold-Schicht über die mindestens eine obere Öffnung, um obere seitliche Oberflächen der Mehrzahl an Bodenelektroden teilweise freizulegen; Mustern der unteren Trägerschicht, um ein unteres Trägermuster auszubilden, das mindestens eine untere Öffnung aufweist; Entfernen von mindestens einem Abschnitt der ersten Mold-Schicht über die mindestens eine untere Öffnung, um untere seitliche Oberflächen der Mehrzahl an Bodenelektroden teilweise freizulegen; und nach dem Entfernen des mindestens einen Abschnitts der ersten Mold-Schicht, Ätzen der freigelegten unteren seitlichen Oberflächen der Mehrzahl an Bodenelektroden und der freigelegten oberen seitlichen Oberflächen der Mehrzahl an Bodenelektroden.
DE102020125952.2A 2020-02-14 2020-10-05 Halbleitervorrichtung und Verfahren zur Herstellung derselben Pending DE102020125952A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0018452 2020-02-14
KR1020200018452A KR20210103814A (ko) 2020-02-14 2020-02-14 반도체 소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE102020125952A1 true DE102020125952A1 (de) 2021-08-19

Family

ID=77060851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020125952.2A Pending DE102020125952A1 (de) 2020-02-14 2020-10-05 Halbleitervorrichtung und Verfahren zur Herstellung derselben

Country Status (4)

Country Link
US (1) US11355497B2 (de)
KR (1) KR20210103814A (de)
CN (1) CN113270415A (de)
DE (1) DE102020125952A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830907B2 (en) * 2022-04-08 2023-11-28 Nanya Technology Corporation Semiconductor structure and method of forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018452A (ko) 2017-06-29 2020-02-19 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 신호를 전송하는 방법, 단말 장치와 네트워크 장치

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327328B1 (ko) * 1998-10-13 2002-05-09 윤종용 부분적으로다른두께를갖는커패시터의유전막형성방버뵤
JP4060572B2 (ja) 2001-11-06 2008-03-12 株式会社東芝 半導体記憶装置及びその製造方法
KR20050062679A (ko) 2003-12-22 2005-06-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100666387B1 (ko) 2005-05-20 2007-01-09 삼성전자주식회사 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법.
US7666797B2 (en) 2006-08-17 2010-02-23 Micron Technology, Inc. Methods for forming semiconductor constructions, and methods for selectively etching silicon nitride relative to conductive material
KR20090032880A (ko) 2007-09-28 2009-04-01 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20090044865A (ko) 2007-11-01 2009-05-07 주식회사 하이닉스반도체 캐패시터 제조 방법
US7700469B2 (en) 2008-02-26 2010-04-20 Micron Technology, Inc. Methods of forming semiconductor constructions
KR20120004212A (ko) 2010-07-06 2012-01-12 주식회사 하이닉스반도체 캐패시터 제조 방법
KR101090369B1 (ko) 2010-07-07 2011-12-07 주식회사 하이닉스반도체 캐패시터 제조 방법
KR101725222B1 (ko) * 2011-12-13 2017-04-11 삼성전자 주식회사 반도체 소자의 제조 방법
KR101873331B1 (ko) * 2012-03-02 2018-07-02 삼성전자주식회사 반도체 기억 소자 및 반도체 기억 소자의 형성 방법
KR101902468B1 (ko) * 2012-04-19 2018-11-13 삼성전자주식회사 커패시터, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법
KR101934421B1 (ko) * 2012-11-13 2019-01-03 삼성전자 주식회사 반도체 소자 및 이의 제조 방법
KR102164797B1 (ko) * 2014-01-28 2020-10-13 삼성전자주식회사 오목한 구조를 갖는 반도체 소자 형성 방법 및 관련된 소자
KR102414612B1 (ko) * 2015-10-13 2022-07-01 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102473658B1 (ko) * 2016-05-27 2022-12-02 삼성전자주식회사 반도체 소자
KR102462439B1 (ko) 2016-10-18 2022-11-01 삼성전자주식회사 반도체 소자의 제조 방법
KR102582423B1 (ko) * 2016-11-03 2023-09-26 삼성전자주식회사 반도체 소자
US10079277B2 (en) * 2016-11-28 2018-09-18 United Microelectronics Corp. Method of fabricating metal-insulator-metal capacitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200018452A (ko) 2017-06-29 2020-02-19 광동 오포 모바일 텔레커뮤니케이션즈 코포레이션 리미티드 신호를 전송하는 방법, 단말 장치와 네트워크 장치

Also Published As

Publication number Publication date
US11355497B2 (en) 2022-06-07
CN113270415A (zh) 2021-08-17
US20210257371A1 (en) 2021-08-19
KR20210103814A (ko) 2021-08-24

Similar Documents

Publication Publication Date Title
DE102010037093B4 (de) Halbleitervorrichtung mit vergrabenen Wortleitungen
DE3929129C2 (de)
DE102020115179A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE102006062958B3 (de) Verfahren zum Herstellen einer integrierten DRAM - Speicherschaltung
DE19750918B4 (de) Halbleitereinrichtung mit Bitleitung und Kondensatorelektrode und zugehöriges Herstellungsverfahren
DE102006049158A1 (de) Transistor, Speicherzellenfeld und Verfahren zur Herstellung eines Transistors
DE4341698B4 (de) Halbleiterbauelement mit einem Speicherkondensator und Verfahren zu dessen Herstellung
DE102018111376B4 (de) Integrierte Schaltungsvorrichtungen
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102020109267A1 (de) Integrierte Schaltungseinrichtung und Verfahren zu dessen Herstellung
DE112014000381T5 (de) Halbleiterbauelement und Verfahren zu seiner Fertigung
DE102018118640A1 (de) Speichervorrichtung mit verbessertem Datenhaltevermögen
EP0987753A2 (de) Gestapelter DRAM-Flossenkondensator und Verfahren zur Herstellung desselben
DE102021110431A1 (de) Dreidimensionale Halbleiterspeichervorrichtung und Verfahren zu deren Herstellung
DE102020116563A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE10208249A1 (de) Halbleiterspeicher mit vertikalem Auswahltransistor
DE3543937C2 (de)
DE10109564A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE102020125952A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
EP1202333A2 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10222589A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung, das einen Schritt des Bildens eines Elementisolationsgrabens aufweist, und Halbleitervorrichtung
DE102021105358B4 (de) Halbleiterspeichervorrichtungen
DE4101940A1 (de) Dram-zelle mit tunnelfoermigem aufbau und verfahren zu ihrer bildung
DE102020129019A1 (de) 3-d-dram-zelle hoher dichte mit skalierten kondensatoren
DE19720213C2 (de) Verfahren zur Herstellung einer Halbleiter-Speichervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027108000

Ipc: H10B0012000000

R016 Response to examination communication