DE102020123264B4 - Halbleitervorrichtung und Verfahren zu dessen Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102020123264B4
DE102020123264B4 DE102020123264.0A DE102020123264A DE102020123264B4 DE 102020123264 B4 DE102020123264 B4 DE 102020123264B4 DE 102020123264 A DE102020123264 A DE 102020123264A DE 102020123264 B4 DE102020123264 B4 DE 102020123264B4
Authority
DE
Germany
Prior art keywords
air
spacer
disposed
seal
gate structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102020123264.0A
Other languages
English (en)
Other versions
DE102020123264A1 (de
Inventor
Lin-Yu HUANG
Chiao-Hao Chang
Cheng-Chi Chuang
Chih-Hao Wang
Ching-Wei Tsai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/006,167 external-priority patent/US11563001B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020123264A1 publication Critical patent/DE102020123264A1/de
Application granted granted Critical
Publication of DE102020123264B4 publication Critical patent/DE102020123264B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

Halbleitervorrichtung (100), aufweisend:ein Substrat (106);eine Finnenstruktur (108), die auf dem Substrat (106) angeordnet ist, wobei die Finnenstruktur (108) einen ersten Finnenabschnitt (108A) und einen zweiten Finnenabschnitt (108B) aufweist;ein S/D-Gebiet (110), das auf dem ersten Finnenabschnitt (108A) angeordnet ist;eine Kontaktstruktur (126), die auf dem S/D-Gebiet (110) angeordnet ist;eine Gate-Struktur (112), die auf dem zweiten Finnenabschnitt (108B) angeordnet ist;einen Luftabstandhalter (118), der zwischen einer Seitenwand der Gate-Struktur (112) und der Kontaktstruktur (126) angeordnet ist;eine Abdeckungsdichtung (124), die auf der Gate-Struktur (112) angeordnet ist; undeine Luftabdeckung (120), die zwischen einer Oberseitenoberfläche der Gate-Struktur (112) und der Abdeckungsdichtung (124) angeordnet ist.

Description

  • HINTERGRUND
  • Mit Fortschritten in der Halbleitertechnologie gab es steigenden Bedarf an höherer Speicherkapazität, schnelleren Verarbeitungssystemen, höherer Leistung und niedrigeren Kosten. Um diesen Bedürfnissen nachzukommen, verkleinert die Halbleiterindustrie die Abmessungen von Halbleiterbauelementen, wie Metalloxid-Halbleiterfeldeffekttransistoren (MOSFETs), umfassend planare MOSFETs und Finnenfeldeffekttransistoren (finFETs), stetig. Solch eine Verkleinerung hat die Komplexität von Halbleiterherstellungsprozessen erhöht. US 2017 / 0 141 207 A1 beschreibt ein Halbleiterbauelement mit einem Luftabstandshalter.
  • Figurenliste
  • Aspekte dieser Offenbarung lassen sich am besten anhand der folgenden detaillierten Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen.
    • 1A veranschaulicht eine isometrische Ansicht eines Halbleiterbauelements mit Luftabstandhalter und Abdeckungsstrukturen gemäß manchen Ausführungsformen.
    • 1B-1I veranschaulichen Querschnittansichten eines Halbleiterbauelements mit Luftabstandhalter und Abdeckungsstrukturen gemäß manchen Ausführungsformen.
    • 2 ist ein Ablaufdiagramm eines Verfahrens zur Fertigung eines Halbleiterbauelements mit Luftabstandhalter und Abdeckungsstrukturen gemäß manchen Ausführungsformen.
    • 3A-18C veranschaulichen Draufsichten und Querschnittansichten eines Halbleiterbauelements mit Luftabstandhalter und Abdeckungsstrukturen bei unterschiedlichen Phasen ihres Fertigungsprozesses gemäß manchen Ausführungsformen.
  • Veranschaulichende Beispiele werden nun in Bezug auf die begleitenden Zeichnungen beschrieben. In den Zeichnungen geben ähnliche Referenzzeichen im Allgemeinen identische, funktional ähnliche und/oder strukturell ähnliche Elemente an.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des bereitgestellten Gegenstands bereit. Spezifische Beispiele von Komponenten und Anordnungen werden unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Zum Beispiel kann der Prozess zum Bilden eines ersten Elements über oder auf einem zweiten Element in der folgenden Beschreibung Ausführungsformen enthalten, in denen das erste und das zweite Element in direktem Kontakt gebildet sind, und kann auch Ausführungsformen enthalten, in denen zusätzlicheElemente zwischen dem ersten und dem zweiten Element gebildet sein können, sodass das erste und das zweite Element nicht in direktem Kontakt sein könnten. Wie hier verwendet, bedeutet die Bildung eines ersten Merkmals auf einem zweiten Merkmal, dass das erste Merkmal in direktem Kontakt mit dem zweiten Merkmal gebildet ist. Zusätzlich kann die vorliegende Offenbarung Referenznummern und/oder -buchstaben in den unterschiedlichen Beispielen wiederholen. Diese Wiederholung gibt selbst keine Beziehung zwischen den unterschiedlichen besprochenen Ausführungsformen und/oder Konfigurationen vor.
  • Weiter können räumlich relative Ausdrücke wie „unterliegend“, „unterhalb“, unter", „überliegend“, „ober“ und dergleichen hierin zur Erleichterung der Beschreibung verwendet werden, um die Beziehung eines Elements oder Merkmals zu (einem) anderen Element(en) oder Merkmal(en) wie in den Figuren veranschaulicht zu beschreiben. Die räumlich relativen Ausdrücke sind beabsichtigt, verschiedene Ausrichtungen des Bauelements in Verwendung oder Schritt zusätzlich zu der in den Figuren abgebildeten Ausrichtung zu umschließen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder bei anderen Ausrichtungen) und die hierin verwendeten räumlich relativen Beschreibungsausdrücke können ebenso entsprechend ausgelegt werden.
  • Es wird angemerkt, dass Referenzen in der Beschreibung auf „eine Ausführungsform“, „irgendeine Ausführungsform“, „eine Beispielausführungsform“, „beispielhaft“ usw. angeben, dass die beschriebene Ausführungsform ein bestimmtes Merkmal, eine Struktur oder Eigenschaft aufweisen kann, aber jede Ausführungsform nicht unbedingt das bestimmte Merkmal, die Struktur oder Eigenschaft aufweisen muss. Außerdem beziehen sich solche Phrasen nicht unbedingt auf dieselbe Ausführungsform. Weiter, wenn ein bestimmtes Merkmal, eine Struktur oder Eigenschaft in Verbindung mit einer Ausführungsform beschrieben wird, wäre es innerhalb der Kenntnis eines Fachkundigen, solch ein Merkmal, eine Struktur oder Eigenschaft in Verbindung mit anderen Ausführungsformen herbeizuführen, egal ob ausdrücklich beschrieben oder nicht.
  • Es ist zu verstehen, dass die Phraseologie oder Terminologie hierin dem Zweck der Beschreibung und nicht der Einschränkung dient, sodass die Terminologie oder Phraseologie der vorliegenden Anmeldung von dem/den Fachkundigen im Licht der Lehren hierin auszulegen ist.
  • Wie hierin verwendet, bezieht sich der Ausdruck „high-k“ auf eine hohe Dielektrizitätskonstante. Im Feld von Halbleiterbauelementstrukturen und Herstellungsprozessen bezieht sich high-k auf eine Dielektrizitätskonstante, die größer als die Dielektrizitätskonstante von SiO2 ist (z.B. größer als 3,9).
  • Wie hierin verwendet, definiert der Ausdruck „p“ eine Struktur, Schicht und/oder ein Gebiet, als mit p-Dotierstoffen, wie Bor, dotiert.
  • Wie hierin verwendet, definiert der Ausdruck „n“ eine Struktur, Schicht und/oder ein Gebiet, als mit n-Dotierstoffen, wie Phosphor, dotiert.
  • Wie hierin verwendet, definiert der Ausdruck „nanostrukturiert“ eine Struktur, Schicht und/oder ein Gebiet, als eine kleinere horizontale Abmessung (z.B. entlang einer X- und/oder Y-Achse) und/oder vertikale Abmessung (z.B. entlang einer Z-Achse) als zum Beispiel 100 nm aufweisend.
  • In manchen Ausführungsformen können die ausdrücke „etwa“ und „im Wesentlichen“ einen Wert einer gegebenen Menge angeben, der innerhalb von 5% des Werts (z.B. ±1%, ±2%, ±3%, ±4%, ±5% des Werts) variiert. Diese Werte sind bloß Beispiele und nicht angedacht begrenzend zu sein. Die Ausdrücke „etwa“ und „im Wesentlichen“ können sich auf einen Prozentsatz der Werte beziehen, wie von Fachkundigen im Licht der Lehren hierin ausgelegt.
  • Die hierin offenbarten Finnenstrukturen können durch ein geeignetes Verfahren strukturiert werden. Zum Beispiel können die Finnenstrukturen unter Verwendung eines oder mehrerer Fotolithografieprozesse strukturiert werden, umfassend Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse. Doppelstrukturierungs- oder Mehrfachstrukturierungsprozesse können Fotolithografie und selbstausgerichtete Prozesse kombinieren, was erlaubt, Strukturen zu erzeugen, die zum Beispiel kleinere Abstände aufweisen, als sonst unter Verwendung eines einzelnen, direkten Fotolithografieprozesses zu erhalten wären. Zum Beispiel wird eine Opferschicht über einem Substrat gebildet und unter Verwendung eines Fotolithografieprozesses strukturiert. Abstandhalter werden entlang der strukturierten Opferschicht unter Verwendung eines selbstausgerichteten Prozesses gebildet. Die Opferschicht wird dann entfernt und die restlichen Abstandhalter werden dann verwendet, um die Finnenstrukturen zu strukturieren.
  • Die Zuverlässigkeit und Leistung von Halbleiterbauelementen mit FETs (z.B. finFETs oder GAA FETs) wurden von der Verkleinerung von Halbleiterbauelementen negativ beeinflusst. Die Verkleinerung hat in kleineren elektrischen Isolationsgebieten (z.B. Abstandhaltern und Abdeckungsstrukturen) zwischen Gate-Strukturen und Source/Drain-Kontaktstrukturen (S/D-Kontaktstrukturen) und/oder zwischen Gate-Strukturen und Interconnect-Strukturen resultiert. Solche kleineren elektrischen Isolationsgebiete könnten Parasitärkapazität zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen nicht adäquat reduzieren. Weiter könnten die kleineren elektrischen Isolationsgebiete nicht adäquat Stromverlust zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen verhindern, was zu Minderung der Halbleiterbauelementzuverlässigkeit und -leistung führen kann.
  • Die vorliegende Offenbarung stellt Beispielhalbleiterbauelemente mit FETs (z.B. finFETs oder GAA FETs) bereit, die Luftabstandhalter und Luftabdeckungen aufweisen, und stellt Beispielverfahren zum Bilden solcher Halbleiterbauelemente bereit. In manchen Ausführungsformen können die Luftabstandhalter zwischen den Seitenwänden der Gate-Strukturen und den S/D-Kontaktstrukturen angeordnet sein und können sich entlang der Breite der Gate-Strukturen erstrecken. In manchen Ausführungsformen können die Luftabdeckungen zwischen den leitfähigen Strukturen (z.B. Metallleitungen und/oder Metalldurchkontaktierungen) der Interconnect-Strukturen und den darunterliegenden Oberseitenoberflächen der Gate-Strukturen angeordnet sein. Die Luftabstandhalter und Luftabdeckungen stellen elektrische Isolation zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen mit verbesserter Bauelementzuverlässigkeit und -leistung bereit. Die niedrige Dielektrizitätskonstante von Luft in Luftabstandhaltern und Luftabdeckungen kann die Parasitärkapazität um etwa 20% bis etwa 50% verglichen mit Halbleiterbauelementen ohne Luftabstandhalter und Luftabdeckungen reduzieren. Weiter minimiert die Gegenwart von Luftabstandhaltern und Luftabdeckungen Stromverlustpfade zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen. Die Parasitärkapazität und/oder den Stromverlust in den Halbleiterbauelementen zu reduzieren, kann die Bauelementzuverlässigkeit und -leistung verglichen mit Halbleiterbauelementen ohne Luftabstandhalter und Luftabdeckungen verbessern.
  • Ein Halbleiterbauelement 100, das FETs 102A-102B aufweist, ist in Bezug auf 1A-1I gemäß manchen Ausführungsformen beschrieben. 1A veranschaulicht eine isometrische Ansicht von Halbleiterbauelement 100 gemäß manchen Ausführungsformen. 1B und 1C veranschaulichen Querschnittansichten entlang jeweiliger Linien A-A und B-B von Halbleiterbauelement 100 von 1A gemäß manchen Ausführungsformen. Halbleiterbauelement 100 kann verschiedene Querschnittansichten entlang von Linie A-A von 1A, wie in 1B und 1D-1I gemäß unterschiedlicher Ausführungsformen veranschaulicht, aufweisen. Die Besprechung von Elementen in 1A-1I mit denselben Beschriftungen treffen aufeinander zu, außer es wird anderes erwähnt. Die Besprechung von FET 102A trifft auf FET 102B zu, außer es wird anderes erwähnt. FETs 102A-102B können n, p oder eine Kombination davon sein.
  • Halbleiterbauelement 100 kann auf einem Substrat 106 gebildet sein. Substrat 106 kann ein Halbleitermaterial, wie Silizium, Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC), Galliumarsenid (GaAs), Galliumphosphid (GaP), Indiumphosphid (InP), Indiumarsenid (InAs), Siliziumgermaniumcarbid (SiGeC) und eine Kombination davon sein. Weiter kann Substrat 106 mit p-Dotierstoffen (z.B. Bor, Indium, Aluminium oder Gallium) oder n-Dotierstoffen (z.B. Phosphor oder Arsen) dotiert sein.
  • In Bezug auf 1A-1C kann FET 102A (i) eine Finnenstruktur 108, die sich entlang einer X-Achse erstreckt, (ii) eine Gate-Struktur 112, die sich entlang einer Y-Achse erstreckt, (iii) epitaktische Gebiete 110, (iv) Innenabstandhalter 114, die erste und zweite Innenabstandhalter 113A-113B aufweisen, (v) Außenabstandhalter 116, (vi) Luftabstandhalter 118, (vii) Luftabdeckung 120, (viii) Luftabstandhalterdichtungen 122, (ix) Luftabdeckungsdichtung 124, (x) Source/Drain-Kontaktstrukturen (S/D-Kontaktstrukturen) 126, (xi) S/D-Abdeckungsschicht 128 und (xii) Durchkontaktierungsstruktur 130 aufweisen. Finnenstruktur 108 kann vertiefte Finnengebiete 108A, die unter epitaktischen Gebieten 110 liegen, und ein angehobenes Finnengebiet 108B, das unter Gate-Struktur 112 liegt, aufweisen. In manchen Ausführungsformen kann Finnenstruktur 108 ein Material ähnlich Substrat 106 aufweisen.
  • Epitaktische Gebiete 110 können an vertieften Finnengebieten 108A wachsen gelassen werden und können S/D-Gebiete von FET 102A sein. Epitaktische Gebiete 110 können epitaktisch gewachsenes Halbleitermaterial aufweisen, das dasselbe Material oder ein von dem Material von Substrat 106 verschiedenes Material enthalten kann. Epitaktische Gebiete 110 können p oder n sein. In manchen Ausführungsformen können epitaktische n-Gebiete 110 SiAs, SiC oder SiCP enthalten und epitaktische p-Gebiete 110 können SiGe, SiGeB, GeB, SiGeSnB, eine III-V-Halbleiterverbindung oder eine Kombination davon enthalten.
  • S/D-Kontaktstrukturen 126 können an epitaktischen Gebieten 110 angeordnet sein und können konfiguriert sein, epitaktische Gebiete 110 mit anderen Elementen von FET 102A und/oder der IC (Integrated Circuit) (nicht gezeigt) durch Durchkontaktierungsstruktur 130 elektrisch zu verbinden. In manchen Ausführungsformen kann Durchkontaktierungsstruktur 130 an einer von S/D-Kontaktstrukturen 126 angeordnet sein und S/D-Abdeckungsschicht 128 kann an einer anderen von S/D-Kontaktstrukturen 126 angeordnet sein. S/D-Abdeckungsschicht 128 kann elektrisch S/D-Kontaktstruktur 126 von anderen darüberliegenden Elementen von FET 102A isolieren. Jede von S/D-Kontaktstrukturen 126 kann einen S/D-Kontaktstecker 126A und eine Silizidschicht 126B aufweisen. S/D-Kontaktstecker 130 können leitfähige Materialien enthalten, wie Ruthenium (Ru), Iridium (Ir), Nickel (Ni), Osmium (Os), Rhodium (Rh), Al, Molybdän (Mo), Wolfram (W), Kobalt (Co) und Kupfer (Cu). In manchen Ausführungsformen kann Durchkontaktierungsstruktur 130 leitfähige Materialien enthalten, wie Ru, Co, Ni, Al, Mo, W, Ir, Os, Cu und Pt.
  • In manchen Ausführungsformen kann die S/D-Abdeckungsschicht 128 dielektrische Materialien enthalten, wie Siliziumnitrid (SiN), Zirkonsilizid (ZrSi), Siliziumcarbonitrid (SiCN), Zirkonaluminiumoxid (ZrAlO), Titanoxid (TiO2), Tantaloxid (Ta2O5), Zirkonoxid (ZrO2), Lanthanoxid (La2O3), Zirkonnitrid (ZrN), Siliziumcarbid (SiC), Zinkoxid (ZnO), Siliziumoxycarbid (SiOC), Hafniumoxid (HfO2), Aluminiumoxid (Al2O3), Siliziumoxycarbonitrid (SiOCN), Si, Hafniumsilizid (HfSi2), Aluminiumoxynitrid (AlON), Yttriumoxid (Y2O3), Tantalcarbonitrid (TaCN) und Siliziumoxid (SiO2). In manchen Ausführungsformen kann S/D-Abdeckungsschicht 128 eine Dicke entlang einer Z-Achse in einem Bereich von etwa 1 nm bis etwa 50 nm aufweisen. Unter diesem Dickenbereich könnte S/D-Abdeckungsschicht 128 nicht adäquat elektrische Isolation zwischen S/D-Kontaktstruktur 126 und anderen darüberliegenden Elementen von FET 102A bereitstellen. Andererseits, falls die Dicke größer als 50 nm ist, steigt die Verarbeitungszeit (z.B. Abscheidungszeit, Polierzeit usw.) von S/D-Abdeckungsschicht und folglich steigen Bauelementherstellungskosten.
  • Gate-Struktur 112 kann eine dielektrische High-k-Gate-Schicht 112A und eine leitfähige Schicht 112B, die an der dielektrischen High-k-Gate-Schicht 112A angeordnet ist, aufweisen. Leitfähige Schicht 112B kann eine mehrschichtige Struktur sein. Die verschiedenen Schichten von leitfähiger Schicht 112B sind zur Einfachheit nicht gezeigt. Leitfähige Schicht 112B kann eine Austrittsarbeitsmetallschicht (WFM-Schicht) an der dielektrischen High-k-Gate-Schicht 112A angeordnet und eine Gate-Metallfüllschicht an der WFM-Schicht aufweisen. Dielektrische High-k-Gate-Schicht kann ein dielektrisches High-k-Material enthalten, wie HfO2, TiO2, Hafniumzirkonoxid (HfZrO), Ta2O3, Hafniumsilikat (HfSiO4), ZrO2 und Zirkonsilikat (ZrSiO2). Die WFM-Schicht kann Titanaluminium (TiAl), Titanaluminiumcarbid (TiAlC), Tantalaluminium (TaAl), Tantalaluminiumcarbid (TaAlC) und eine Kombination davon enthalten. Die Gate-Metallfüllschicht kann ein geeignetes leitfähiges Material enthalten, wie W, Ti, Silber (Ag), Ru, Mo, Cu, Co, Al, Ir, Ni und eine Kombination davon.
  • Gate-Struktur 112 kann elektrisch von angrenzenden S/D-Kontaktstrukturen 126 und/oder über Durchkontaktierungsstruktur 130 durch erste Innenabstandhalter 113A, Außenabstandhalter 116 und Luftabstandhalter 118 isoliert sein, wie in 1B gezeigt. Weiter kann Gate-Struktur 112 elektrisch von angrenzenden epitaktischen Gebieten 110 durch erste und zweite Innenabstandhalter 113A-113B isoliert sein, wie in 1C gezeigt. In manchen Ausführungsformen kann Gate-Struktur 112 weiter elektrisch von darüberliegenden Interconnect-Strukturen (z.B. Metallleitung 142, wie in 1H gezeigt) durch Luftabdeckung 120 und Luftabdeckungsdichtung 124 isoliert sein.
  • Jeder von Innenabstandhaltern 113A-113B, Außenabstandhaltern 116 und Luftabstandhaltern 118 erstreckt sich entlang der Breite von Gate-Struktur 112 entlang einer Y-Achse. Erste Innenabstandhalter 113A können auf und in physischem Kontakt mit den Seitenwänden von Gate-Struktur 112 angeordnet sein und Außenabstandhalter 116 können auf ersten Innenabstandhaltern 113A angeordnet sein. In manchen Ausführungsformen können Außenabstandhalter 116 auf und in physischem Kontakt mit den Seitenwänden von Gate-Struktur 112 angeordnet sein, wenn Innenabstandhalter 113A-113B nicht in FET 102A aufgewiesen sind. Luftabstandhalter 118 können zwischen Außenabstandhaltern und Ätzstoppschichten (ESLs) 134 angeordnet sein, die konfiguriert sind, Gate-Struktur 112 und/oder epitaktische Gebiete 110 während Verarbeitung von FET 102A zu schützen.
  • Luftabstandhalter 118 sind mit Luft gefüllte Hohlräume, die zwischen Außenabstandhaltern 116 und ESLs 134 gebildet sind. In manchen Ausführungsformen können die Hohlräume von Luftabstandhaltern 118 durch Luftabstandhalterdichtungen 122 abgedichtet sein. Luftabstandhalterdichtungen 122 können Materialien daran hindern, in die Hohlräume von Luftabstandhaltern 118 während der Bildung von Schichten, die über Luftabstandhaltern 118 liegen, einzudringen. Ähnlich ist Luftabdeckung 120 ein mit Luft gefüllter Hohlraum, der zwischen Gate-Struktur 112 und Luftabdeckungsdichtung 124 gebildet ist. Luftabdeckungsdichtung 124 kann Materialien daran hindern, in den Hohlraum von Luftabdeckung 120 während der Bildung von Schichten, die über Luftspalt 120 liegen, einzudringen. In manchen Ausführungsformen können Luftabstandhalterdichtungen 122 sich in Luftabdeckung 120 erstrecken und können über Gate-Struktur 112 schweben, wie in 1B-1C gezeigt, oder können auf Gate-Struktur 112 angeordnet sein, wie in 1D gezeigt. Die verschiedenen Konfigurationen von Luftabstandhalterdichtungen 122 innerhalb von Luftabdeckung 120 können verwendet werden, um das Volumen von Luftabdeckung 120 anzupassen. In manchen Ausführungsformen können Abschnitte von Luftabstandhalterdichtungen 122 auf ESLs 134 angeordnet sein und die Oberseitenoberflächen dieser Abschnitte von Luftabstandhalterdichtungen 122 können im Wesentlichen mit den Oberseitenoberflächen von S/D-Abdeckungsschichten 128 und Durchkontaktierungsstruktur 130 koplanar sein, wie in 1B-1D gezeigt. In manchen Ausführungsformen können diese Abschnitte von Luftabstandhalterdichtungen 122 fehlen und die Oberseitenoberflächen von ESLs 134 sind im Wesentlichen mit den Oberseitenoberflächen von S/D-Abdeckungsschicht 128 und Durchkontaktierungsstruktur 130 koplanar, wie in 1E gezeigt.
  • In manchen Ausführungsformen können S/D-Abdeckungsschicht 128, Innenabstandhalter 113A-113B, Außenabstandhalter 116, Luftabstandhalterdichtungen 122, Luftabdeckungsdichtung 124 und ESLs 134 ein ähnliches oder voneinander verschiedenes isolierendes Material enthalten. In manchen Ausführungsformen kann das isolierende Material SiN, ZrSi, SiCN, ZrAlO, TiO2, Ta2O5, ZrO2, La2O3, ZrN, SiC, ZnO, SiOC, HfO2, Al2O3, SiOCN, Si, HfSi2, AlON, Y2O3, TaCN, SiO2 oder eine Kombination davon enthalten. In manchen Ausführungsformen kann jeder von ersten Innenabstandhaltern 113A, Außenabstandhaltern 116 und ESLs 134 eine Dicke entlang einer X-Achse aufweisen, die im Wesentlichen gleich oder verschieden voneinander ist. In manchen Ausführungsformen kann jeder der Luftabstandhalter 118 eine Dicke entlang einer X-Achse aufweisen, die gleich oder größer als die Dicke jedes der ersten Innenabstandhalter 113A, Außenabstandhalter 116 und/oder ESLs 134 entlang der X-Achse ist. In manchen Ausführungsformen kann jeder der Luftabstandhalter 118 eine Dicke entlang einer X-Achse aufweisen, die zweimal die Dicke jedes der Außenabstandhalter 116 entlang der X-Achse ist. Die Dicke jedes der ersten Innenabstandhalter 113A, Außenabstandhalter 116, Luftabstandhalter 118 und ESLs 134 kann von etwa 1 nm bis etwa 10 nm reichen. In manchen Ausführungsformen können Luftabstandhalter 118 eine Höhe entlang einer Z-Achse gleich oder größer als eine Höhe von Gate-Struktur 112 entlang der Z-Achse aufweisen und die Höhe der Luftabstandhalter 118 kann von etwa 1 nm bis etwa 50 nm reichen.
  • In manchen Ausführungsformen ist die Dicke der Luftabstandhalterdichtungen 122, die über Luftabstandhaltern 118 angeordnet sind, im Wesentlichen gleich der Dicke von Luftabstandhaltern 118 entlang einer X-Achse. In manchen Ausführungsformen kann die Dicke von Luftabstandhalterdichtungen 122, die über ESLs 134 und innerhalb von Luftabdeckung 120 angeordnet sind, im Wesentlichen gleich oder größer als die Dicke von ESLs 134 entlang einer X-Achse sein und von etwa 1 nm bis etwa 15 nm reichen. In manchen Ausführungsformen kann Luftabdeckung 120 eine Dicke T1 im Wesentlichen gleich oder kleiner als Dicke T2 von Luftabdeckungsdichtung 124 aufweisen. Dicke T1 kann von etwa 1 nm bis etwa 15 nm reichen und Dicke T2 kann von etwa 1 nm bis etwa 25 nm reichen.
  • Die zuvor besprochenen Abmessungsbereiche von ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, Luftabstandhaltern 118, Luftabdeckung 120, Luftabstandhalterdichtungen 122, Luftabdeckungsdichtung 124 und/oder ELSs 134 stellen adäquate elektrische Isolation zwischen Gate-Struktur und angrenzenden epitaktischen Gebieten 110, S/D-Kontaktstruktur 126, Durchkontaktierungsstruktur 130 und/oder Interconnect-Strukturen (z.B. Metallleitung 142, wie in 1H gezeigt) bereit. Unter diesen Abmessungsbereichen könnten erste Innenabstandhalter 113A, Außenabstandhalter 116, Luftabstandhalter 118, Luftabdeckung 120, Luftabstandhalterdichtungen 122, Luftabdeckungsdichtung 124 und/oder ESLs 134 die elektrische Isolation nicht adäquat an Gate-Struktur 112 bereitstellen. Andererseits, falls die Abmessungen größer als die zuvor besprochenen Bereiche sind, kann die Verarbeitungszeit (z.B. Abscheidungszeit, Ätzzeit usw.) zum Bilden erster Innenabstandhalter 113A, Außenabstandhalter 116, Luftabstandhalter 118, Luftabdeckung 120, Luftabstandhalterdichtungen 122, Luftabdeckungsdichtung 124 und/oder ESLs 134 steigen und folglich steigen die Bauelementherstellungskosten.
  • In manchen Ausführungsformen können Luftabstandhalter 118, Luftabdeckung 120, Luftabstandhalterdichtungen 122 und Luftabdeckungsdichtung 124 die in 1F gezeigten Strukturen anstelle der in 1B gezeigten Strukturen aufweisen. 1F veranschaulicht das Gebiet von FET 102A innerhalb von Areal 103A von 1B für verschiedene Konfigurationen von Luftabstandhaltern 118, Luftabdeckung 120, Luftabstandhalterdichtungen 122 und Luftabdeckungsdichtung 124. Luftabstandhalterdichtungen 122 auf ESLs 134 und Luftabdeckung 120 können abgerundete Ecken 122c mit einem Krümmungsradius von etwa 0,5 nm bis etwa 5 nm aufweisen, die ein Resultat der während der Bildung von Luftabstandhalterdichtungen 122 verwendeten Ätzrate sein können, die unten in weiterem Detail beschrieben ist. Luftabstandhalterdichtungen 122, die Luftabstandhalter 118 umgeben, können Dicken T3 von etwa 0,5 nm bis etwa 10 nm und Säume 122s mit Längen von etwa 0,5 nm bis etwa 5 nm aufweisen, die ein Resultat der Abscheidungsrate sein können, die während der Bildung von Luftabstandhalterdichtungen 122 verwendet werden, die unten in weiterem Detail beschrieben ist. Die Abscheidungsrate, die zur Bildung von Luftabstandhalterdichtungen 122 verwendet wird, kann auch „Hälse“ 122n mit Längen von etwa 0,5 nm bis etwa 5 nm entlang einer Z-Achse vor Bildung von Säumen 122s bilden. Ähnlich können die Abscheidungsraten, die zur Bildung von Luftspaltdichtung 124 verwendet werden, „Hälse“ 124n mit Längen von etwa 0,5 nm bis etwa 5 nm entlang einer Z-Achse vor Bildung von Säumen 122s bilden, wie in 1F gezeigt.
  • In manchen Ausführungsformen kann FET 102A nanostrukturierte Kanalgebiete 138, wobei Gate-Struktur 112 jedes von nanostrukturierten Kanalgebieten 138 umgibt, wie in Figur iG gezeigt, anstelle vom erhabenen Finnengebiet 108B und Gate-Struktur 112 von 1B-1F und 1H-1I aufweisen. Diese Gate-Struktur 112 kann als „Gate-all-around-Struktur (GAA-Struktur) 112“ bezeichnet werden und FET 102A mit GAA-Struktur 112 kann als „GAA FET 102A“ bezeichnet werden. Nanostrukturierte Kanalgebiete 138 können (i) einen elementaren Halbleiter, wie Si oder Ge; (ii) einen Verbindungshalbleiter, der ein III-V-Halbleitermaterial enthält; (iii) einen Legierungshalbleiter, der SiGe, Germaniumstannum oder Siliziumgermaniumstannum enthält; oder (iv) eine Kombination davon aufweisen. Die Abschnitte von Gate-Struktur 112, die nanostrukturierte Kanalgebiete 138 umgeben, können elektrisch von angrenzenden epitaktischen Gebieten 110 durch Abstandhalter 140 isoliert sein. Abstandhalter 140 kann ein Material ähnlich Außenabstandhaltern 116 enthalten.
  • In manchen Ausführungsformen kann die Struktur von 1B eine Metallleitung 142 einer Interconnect-Struktur aufweisen, wie in 1H gezeigt, wenn Durchkontaktierungsstruktur 130 vorliegt, oder kann eine dielektrische Schicht 144 der Interconnect-Struktur aufweisen, wie in 1I gezeigt, wenn Durchkontaktierungsstruktur 130 nicht auf S/D-Struktur 126 angeordnet ist.
  • Halbleiterbauelement 100 kann weiter Zwischenschichtdielektrikumschicht (ILD-Schicht) 132 und Grabenisolationsgebiete (STI-Gebiete) 136 aufweisen. ILD-Schicht 132 kann auf ESLs 134 angeordnet sein und kann ein dielektrisches Material enthalten. STI-Gebiete 136 können ein isolierendes Material enthalten.
  • 2 ist ein Ablaufdiagramm eines Beispielverfahrens 200 zur Fertigung von FET 102A eines Halbleiterbauelements 100, gemäß manchen Ausführungsformen. Für veranschaulichende Zwecke werden die in 2 veranschaulichenden Schritte in Bezug auf den Beispielfertigungsprozess zur Fertigung von FET 102A, wie in 3A-18C veranschaulicht, beschrieben. 3A-18A sind Draufsichten von FET 102A bei unterschiedlichen Fertigungsphasen, gemäß manchen Ausführungsformen. 3B-18B und 3C-18C sind Ansichten von Gebieten 103A-103B von 1B-1C bei unterschiedlichen Fertigungsphasen, gemäß manchen Ausführungsformen. Schritte können in einer verschiedenen Reihenfolge durchgeführt werden oder nicht durchgeführt werden, abhängig von bestimmten Anwendungen. Es sollte angemerkt werden, dass Verfahren 200 keinen vollständigen FET 102A erzeugen könnte. Dementsprechend wird festgehalten, dass zusätzliche Prozesse vor, während und nach Verfahren 200 bereitgestellt sein können und dass manche anderen Prozesse hierin nur kurz beschrieben sein könnten. Elemente in 3A-18C mit denselben Beschriftungen wie Elemente in 1A-1I sind oben beschrieben.
  • In Schritt 205 werden eine Polysiliziumstruktur und epitaktische Gebiete auf einer Finnenstruktur gebildet und Innenabstandhalter sind auf der Polysiliziumstruktur gebildet. Zum Beispiel, wie in 3A-3C gezeigt, können eine Polysiliziumstruktur 312 und eine Hartmaskenschicht 346 auf Finnenstruktur 108 gebildet werden. Während nachfolgender Verarbeitung kann Polysiliziumstruktur 312 in einem Gate-Ersetzungsprozess ersetzt werden, um Gate-Struktur 112 zu bilden. Der Bildung von Abstandhaltern 114 entlang der Seitenwände von Polysiliziumstruktur 312 folgend, können epitaktische Gebiete 110 selektiv auf vertieften Finnengebieten 108B gebildet werden, wie in 1B gezeigt.
  • In Bezug auf 2 werden in Schritt 210 Außenabstandhalter und Opferabstandhalter auf den Innenabstandhaltern gebildet. Zum Beispiel, wie in 5A-5C gezeigt, können Außenabstandhalter 116 und Opferabstandhalter 518 auf Innenabstandhaltern 114 gebildet werden. Die Bildung von Außenabstandhaltern und Opferabstandhaltern kann aufeinanderfolgende Schritte umfassen von (i) selektivem Ätzen von Abschnitten zweiter Innenabstandhalter 113B, die über Finnenstruktur 108 sind, wie in 4A-4C gezeigt, (ii) selektivem Ausdünnen von Abschnitten erster Innenabstandhalter 113A, die über Finnenstruktur 108 sind, wie in 4A-4C gezeigt, (iii) Abscheiden und Strukturieren von Außenabstandhaltern 116 auf den Strukturen von 4A-4C und (iv) Abscheiden und Strukturieren von Opferabstandhaltern 518 auf Außenabstandhaltern 116, um die Strukturen von 5A-5C zu bilden. Während nachfolgender Verarbeitung werden Opferabstandhalter 518 entfernt, um Luftabstandhalter 118 zu bilden. Die Strukturierung von Außenabstandhaltern 116 und Opferabstandhaltern 518 kann einen Trockenätzprozess mit Ätzmitteln, wie chlorbasiertes Gas, Sauerstoff, Wasserstoff, brombasiertes Gas und eine Kombination davon, umfassen. Opferabstandhalter 518 können ein isolierendes Material enthalten, das sich vom isolierenden Material von ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, S/D-Abdeckungsschichten 128, ILD-Schicht 132 und ESLs 134 unterscheidet. In manchen Ausführungsformen können Abschnitte von Außenabstandhaltern auf epitaktischen Gebieten 110 eine Dicke T4 aufweisen, die kleiner als Dicke T5 von Abschnitten von Außenabstandhaltern auf ersten Innenabstandhaltern 113A ist. Dicke T4-T5 kann von etwa 0,5 nm bis etwa 10 nm reichen.
  • In Bezug auf 2 werden in Schritt 215 eine ILD-Schicht und ESLs auf den Opferabstandhaltern gebildet. Zum Beispiel können, wie in 6A-6C gezeigt, ILD-Schicht 132 und ESLs 134 auf Außenabstandhaltern 116 gebildet werden. Die Bildung von ILD-Schicht 132 und ESLs 134 kann aufeinanderfolgende Schritte umfassen von (i) Abscheiden von ESLs 134 auf den Strukturen von 5A-5C unter Verwendung eines chemischen Gasphasenabscheidungsprozesses (CVD-Prozess), (ii) Abscheiden von ILD-Schicht 132 auf ESLs 134 unter Verwendung eines CVD-Prozesses oder eines geeigneten dielektrischen Materialabscheidungsprozesses und (iii) Durchführen eines chemisch-mechanischen Polierprozesses (CMP-Prozess), um Hartmaskenschicht 346 zu entfernen und im Wesentlichen die Oberseitenoberflächen von Polysiliziumstruktur 312, ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, Opferabstandhaltern 518, ESLs 134 und ILD-Schicht 132 gemeinsam einzuebnen, wie in 6A-6C gezeigt.
  • In Bezug auf 2 wird in Schritt 220 die Polysiliziumstruktur mit einer Gate-Struktur ersetzt und eine Opferabdeckung wird auf der Gate-Struktur gebildet. Zum Beispiel kann wie in 7A-7C gezeigt, Polysiliziumstruktur 312 durch Gate-Struktur 112 ersetzt werden und eine Opferabdeckung 720 kann auf Gate-Struktur 112 gebildet werden. Die Bildung von Gate-Struktur 112 kann aufeinanderfolgende Schritte umfassen von (i) Ätzen von Polysiliziumstruktur 312, um einen Hohlraum (nicht gezeigt) zu bilden, (ii) Abscheiden von dielektrischer High-k-Gate-Schicht 112A innerhalb des Hohlraums unter Verwendung eines CVD-Prozesses, eines Atomschichtabscheidungsprozesses (ALD-Prozess) oder eines geeigneten High-k-dielektrischen-Materialabscheidungsprozesses, (ii) Abscheiden von leitfähiger Schicht 112B auf dielektrischer High-k-Gate-Schicht 112A unter Verwendung eines CVD-Prozesses, eines Atomschichtabscheidungsprozesses (ALD-Prozess) oder eines geeigneten leitfähigen Materialabscheidungsprozesses, (iv) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von Gate-Struktur 112 mit den Oberseitenoberflächen von Polysiliziumstruktur 312, ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, Opferschichten 518, ESLs 134 und ILD-Schicht 132 gemeinsam einzuebnen und (v) Zurückätzen von Gate-Struktur 112, wie in 7B-7C gezeigt. Das Zurückätzen kann ein Trockenätzprozess mit Ätzmitteln sein, die eine höhere Ätzselektivität für die Materialien von Gate-Struktur 112 aufweisen als die Materialien von ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, Opferabstandhaltern 518 und ESLs 134. Die Ätzmittel können chlorbasiertes Gas, Methan (CH4), Borchlorid (BCL3), Sauerstoff oder eine Kombination davon enthalten.
  • Die Bildung von Opferabdeckung 720 kann aufeinanderfolgende Schritte umfassen von (i) Zurückätzen erster Innenabstandhalter 113A, Außenabstandhalter 116, Opferabstandhalter 518 und ESLs 134, wie in 7B-7C gezeigt, (ii) Abscheiden des Materials von Opferabdeckung 720 auf ILD-Schicht 132 und der zurückgeätzten Gate-Struktur 112, ersten Innenabstandhaltern 113A, Außenabstandhaltern 116, Opferabstandhaltern 518 und ESLs 134 unter Verwendung eines CVD-Prozesses oder eines geeigneten isolierenden Materialabscheidungsprozesses und (iii) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von Opferabdeckung 720 mit der Oberseitenoberfläche von ILD-Schicht 132 gemeinsam einzuebnen, um die Strukturen von 7B-7C zu bilden. Das Zurückätzen kann einen Trockenätzprozess mit Ätzmitteln umfassen, die eine höhere Ätzselektivität für die Materialien erster Innenabstandhalter 113A, Außenabstandhalter 116, Opferabstandhalter 518 und ESLs 134 aufweisen, als die Materialien von Gate-Struktur 112. Die Ätzmittel können ein Wasserstofffluorid-basiertes (HF-basiertes) Gas, ein Kohlenstofffluoridbasiertes (CxFy-basiertes) Gas oder eine Kombination davon enthalten.
  • In Bezug auf 2 werden in Schritt 225 S/D-Kontaktstrukturen auf den epitaktischen Gebieten gebildet. Zum Beispiel können wie in 8A-8C gezeigt S/D-Kontaktstrukturen 126 auf epitaktischen Gebieten 110 gebildet werden. Die Bildung von S/D-Kontaktstrukturen 126 kann aufeinanderfolgende Schritte umfassen von (i) Ätzen von Abschnitten von ILD-Schicht 132, ESLs 134, Außenabstandhaltern 116 und epitaktischen Gebieten 110, um Kontaktöffnungen (nicht gezeigt) zu bilden, (ii) Bilden von Silizidschichten 126B innerhalb der Kontaktöffnungen, wie in 8B-8C gezeigt, (iii) Füllen der Kontaktöffnungen mit dem (den) Material(ien) von S/D-Kontaktsteckern 126B unter Verwendung eines CVD-Prozesses oder eines geeigneten leitfähigen Materialabscheidungsprozesses, (iv) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von S/D-Kontaktsteckern 126B mit der Oberseitenoberfläche von Opferabdeckung 720 (nicht in 8A-8C gezeigt; in 17A-17C gezeigt) gemeinsam einzuebnen und (v) Zurückätzen von S/D-Kontaktsteckern 126B, um S/D-Kontaktstrukturen 126 zu bilden, wie in 8B-8C gezeigt. Das Zurückätzen kann einen Trockenätzprozess mit Ätzmitteln, wie chlorbasiertes Gas, Methan (CH4), Borchlorid (BCL3), Sauerstoff und eine Kombination davon, umfassen.
  • S/D-Kontaktstrukturen 126 von 17A-17C werden gebildet, falls S/D-Abdeckungsschichten 128 und/oder Durchkontaktierungsstruktur 130 anschließend nicht gebildet werden. Andererseits werden S/D-Kontaktstrukturen von 8A-8C gebildet, falls S/D-Abdeckungsschichten 128 und Durchkontaktierungsstruktur 130 anschließend gebildet werden. Die Bildung von S/D-Abdeckungsschichten 128 und Durchkontaktierungsstruktur 130 können aufeinanderfolgende Schritte umfassen von (i) Abscheiden des Materials von S/D-Abdeckungsschichten 128 auf den zurückgeätzten S/D-Kontaktsteckern 126B unter Verwendung eines CVD-Prozesses oder eines geeigneten isolierenden Materialabscheidungsprozesses, (ii) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von S/D-Abdeckungsschichten 128 mit der Oberseitenoberfläche von Opferabdeckung 720 gemeinsam einzuebnen, (iii) Ätzen eines Abschnitts von S/D-Abdeckungsschichten 128, um eine Durchkontaktierungsöffnung (nicht gezeigt) zu bilden, (iv) Abscheiden des Materials von Durchkontaktierungsstruktur 130 innerhalb der Durchkontaktierungsöffnung unter Verwendung eines CVD-Prozesses, eines Atomschichtabscheidungsprozesses (ALD-Prozess) oder eines geeigneten leitfähigen Materialabscheidungsprozesses und (v) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von Durchkontaktierungsstruktur 130 mit der Oberseitenoberfläche von Opferabdeckung 720 gemeinsam einzuebnen, wie in 8A-8C gezeigt.
  • In Bezug auf 2 werden in Schritt 230 Luftabstandhalter zwischen den Außenabstandhaltern und den ESLs gebildet. Zum Beispiel können wie in 10A-10C gezeigt Luftabstandhalter 118 zwischen Außenabstandhaltern 116 und den ESLs 134 gebildet werden. Die Bildung von Luftabstandhaltern kann aufeinanderfolgende Schritte umfassen von (i) Zurückätzen von Opferabdeckung 720, wie in 9A-9C gezeigt, und (ii) Entfernen von Opferabstandhaltern 518, wie in 10A-10C gezeigt. In manchen Ausführungsformen können das Zurückätzen von Opferabdeckung 720 und das Entfernen von Opferabstandhaltern 518 umfassen, einen chemischen Ätzprozess mit ähnlichen Ätzmitteln, wie chlorbasiertes Gas, Wasserstoff, Sauerstoff, fluorbasiertes Gas und eine Kombination davon, aber mit verschiedenen Konzentrationen der Ätzmittel und bei verschiedenen Ätztemperaturen zu verwenden. Die Ätzselektivität der Ätzmittel für die Materialien von Opferabdeckung 720 und Opferabstandhaltern 518 ist von der Ätzkonzentration und Ätztemperatur abhängig. Die zum selektiven Ätzen von Opferabdeckung 720 verwendeten Ätzmittel weisen eine niedrigere Wasserstoffkonzentration als die zum selektiven Entfernen von Opferabstandhaltern 518 verwendeten Ätzmittel auf. Zusätzlich ist die zum selektiven Ätzen von Opferabdeckung 720 verwendete Temperatur (z.B. zwischen etwa 30°C und etwa 150°C) niedriger als die zum selektiven Entfernen von Opferabstandhaltern 518 verwendete Temperatur. In manchen Ausführungsformen kann das Entfernen von Opferabstandhaltern 518 umfassen, einen chemischen Ätzprozess mit Ätzmitteln, wie Helium, Wasserstoff, Sauerstoff, fluorbasiertes Gas und eine Kombination davon, zu verwenden.
  • In Bezug auf 2 werden in Schritt 235 Luftabstandhalterdichtungen auf den Luftabstandhaltern, der Opferabdeckung und den ESLs gebildet. Zum Beispiel können wie in 12A-12C gezeigt Luftabstandhalterdichtungen 122 auf Luftabstandhaltern 118, Opferabdeckung 720 und ESLs 134 gebildet werden. Die Bildung von Luftabstandhalterdichtungen 122 kann aufeinanderfolgende Schritte umfassen von (i) Abscheiden des Materials von Luftabstandhalteerdichtungen 122 auf den Strukturen von 10A-10C, um eine Dichtungsschicht 122* zu bilden, wie in 11A-11C gezeigt und (ii) Ätzen von Dichtungsschicht 122*, um die Strukturen von 12A-12C zu bilden. In manchen Ausführungsformen wird die Abscheidung von Dichtungsschicht 122* bei einer Abscheidungsrate von etwa 1 nm/min bis etwa 5 nm/min und bei einer Abscheidungstemperatur von etwa 100°C bis etwa 400°C durchgeführt, um jegliche konforme Abscheidung des Materials von Luftabstandhalterdichtungen 122 innerhalb von Luftabstandhaltern 118 zu verhindern. Falls das Material von Luftabstandhalterdichtungen 122 bei einer langsameren Abscheidungsrate als etwa 1 nm/min und bei einer Abscheidungstemperatur niedriger als etwa 100°C abgeschieden wird, können Luftdichtungen 122 innerhalb von Luftabstandhaltern 118 gebildet werden, wie oben in Bezug auf 1F beschrieben. In manchen Ausführungsformen kann das Ätzen von Dichtungsschicht 122* einen anisotropen Trockenätzprozess bei einer Temperatur von etwa 50°C bis etwa 100°C mit Ätzmitteln, wie chlorbasiertes Gas, fluorbasiertes Gas, Sauerstoff und eine Kombination davon, umfassen.
  • In Bezug auf 2 werden in Schritt 240 eine Luftabdeckung und eine Luftabdeckungsdichtung auf der Gate-Struktur gebildet. Zum Beispiel können wie in 14A-14C gezeigt, Luftabdeckung 120 und Luftabdeckungsdichtung 124 auf Gate-Struktur 112 gebildet sein. Die Bildung von Luftabdeckung 120 kann umfassen, Opferabdeckung 720 zu entfernen, um die Strukturen von 13A-13C zu bilden. In manchen Ausführungsformen kann das Entfernen von Opferabdeckung 720 umfassen, einen isotropen chemischen Ätzprozess mit Ätzmitteln, wie chlorbasiertes Gas, Wasserstoff, Sauerstoff, fluorbasiertes Gas und eine Kombination davon, bei einer Ätztemperatur von etwa 30°C bis etwa 150°C zu verwenden.
  • Die Bildung von Luftabdeckungsdichtung 124 kann aufeinanderfolgende Schritte umfassen von (i) Abscheiden des Materials von Luftabdeckungsdichtung 124 auf den Strukturen von 12A-12C und (ii) Durchführen eines CMP-Prozesses, um im Wesentlichen die Oberseitenoberfläche von Luftabdeckungsdichtung 124 mit der Oberseitenoberfläche von ILD-Schicht 132 gemeinsam einzuebnen, wie in 14A-14C gezeigt. Ähnlich der Abscheidung des Materials von Luftabstandhalterdichtungen 122, kann das Material von Luftabdeckungsdichtung 124 bei einer Abscheidungsrate von etwa 1 nm/min bis etwa 5 nm/min bei einer Abscheidungstemperatur von etwa 100°C bis etwa 400°C abgeschieden werden, um jegliche konforme Abscheidung des Materials innerhalb von Luftabdeckung 120 zu verhindern.
  • In manchen Ausführungsformen können die Strukturen von 15A-15C mit den Oberseitenoberflächen von ESLs 134 im Wesentlichen koplanar mit den Oberseitenoberflächen von ILD-Schicht 132 gebildet werden, falls ESLs 134 während der Bildung von Opferabdeckung 720 in Schritt 220 nicht zurückgeätzt werden.
  • In manchen Ausführungsformen können die Strukturen von 16A-16C mit zylindrischer Durchkontaktierungsstruktur 130 gebildet werden, falls zylindrische Durchkontaktierungsöffnungen innerhalb von S/D-Abdeckungsschicht 128 während der Bildung von Durchkontaktierungsstruktur 130 in Schritt 225 gebildet werden.
  • In manchen Ausführungsformen können die Strukturen von 17A-17C mit den Oberseitenoberflächen von S/D-Kontaktsteckern 126A im Wesentlichen koplanar mit den Oberseitenoberflächen von ILD-Schicht 132 und Luftabdeckungsdichtung 124 gebildet werden, falls S/D-Abdeckungsschicht 128 und Durchkontaktierungsstruktur 130 nicht in Schritt 225 gebildet werden.
  • In manchen Ausführungsformen können die Strukturen von 18A-18C mit Luftabstandhalterdichtungen 122 auf Gate-Struktur 112 angeordnet gebildet werden, falls Opferabdeckung 720 anstelle vom Zurückätzen während der Bildung von Luftabstandhaltern 118 in Schritt 230 entfernt wird.
  • Die vorliegende Offenbarung stellt Beispielhalbleiterbauelemente (z.B. Halbleiterbauelement 100) mit FETs (z.B. FET 102A oder GAA FET 102A), die Luftabstandhalter (z.B. Luftabstandhalter 118) und Luftabdeckungen (z.B. Luftabdeckung 120) aufweisen, bereit und stellt Beispielverfahren (z.B. Verfahren 200) zur Bildung solcher Halbleiterbauelemente bereit. In manchen Ausführungsformen können die Luftabstandhalter zwischen den Seitenwänden von Gate-Strukturen (z.B. Gate-Struktur 112) und S/D-Kontaktstrukturen (z.B. S/D-Kontaktstrukturen 126) angeordnet sein und können sich entlang der Breite der Gate-Strukturen erstrecken. In manchen Ausführungsformen können die Luftabdeckungen zwischen den leitfähigen Strukturen (z.B. Metallleitung 142) der Interconnect-Strukturen und den darunterliegenden Oberseitenoberflächen der Gate-Strukturen angeordnet sein. Die Luftabstandhalter und Luftabdeckungen stellen elektrische Isolation zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen mit verbesserter Bauelementzuverlässigkeit und -leistung bereit. Die niedrige Dielektrizitätskonstante von Luft in Luftabstandhaltern und Luftabdeckungen kann die Parasitärkapazität um etwa 20% bis etwa 50% verglichen mit Halbleiterbauelementen ohne Luftabstandhalter und Luftabdeckungen reduzieren. Weiter minimiert die Gegenwart von Luftabstandhaltern und Luftabdeckungen Stromverlustpfade zwischen den Gate-Strukturen und den S/D-Kontaktstrukturen und/oder zwischen den Gate-Strukturen und den Interconnect-Strukturen. Die Parasitärkapazität und/oder den Stromverlust in den Halbleiterbauelementen zu reduzieren kann die Bauelementverlässlichkeit und -leistung verglichen mit Halbleiterbauelementen ohne Luftabstandhalter und Luftabdeckungen verbessern.
  • In manchen Ausführungsformen weist ein Halbleiterbauelement ein Substrat und eine Finnenstruktur auf dem Substrat angeordnet auf. Die Finnenstruktur weist einen ersten Finnenabschnitt und einen zweiten Finnenabschnitt auf. Das Halbleiterbauelement weist weiter ein Source/Drain-Gebiet (S/D-Gebiet) auf dem ersten Finnenabschnitt angeordnet, eine Kontaktstruktur auf dem S/D-Gebiet angeordnet, eine Gate-Struktur auf dem zweiten Finnenabschnitt angeordnet, einen Luftabstandhalter zwischen einer Seitenwand der Gate-Struktur und der Kontaktstruktur angeordnet, eine Abdeckungsdichtung auf der Gate-Struktur angeordnet und eine Luftabdeckung zwischen einer Oberseitenoberfläche der Gate-Struktur und der Abdeckungsdichtung angeordnet auf.
  • In manchen Ausführungsformen weist ein Halbleiterbauelement ein Substrat, eine Finnenstruktur mit erstem und zweitem Finnenabschnitt auf dem Substrat angeordnet, ein nanostrukturiertes Kanalgebiet auf dem ersten Finnenabschnitt angeordnet, eine Gate-all-around-Struktur (GAA-Struktur), die das nanostrukturierte Kanalgebiet umgibt, ein Source/Drain-Gebiet (S/D-Gebiet) auf dem zweiten Finnenabschnitt angeordnet, eine Zwischenschichtdielektrikumschicht (ILD-Schicht) auf dem S/D-Gebiet angeordnet, einen Luftabstandhalter zwischen der Gate-Struktur und der ILD-Schicht angeordnet, eine Abdeckungsdichtung auf der Gate-Struktur angeordnet, wobei Oberseitenoberflächen der Abdeckungsdichtung und der ILD-Schicht im Wesentlichen koplanar miteinander sind, und eine Luftabdeckung zwischen einer Oberseitenoberfläche der Gate-Struktur und der Abdeckungsdichtung angeordnet auf.
  • In manchen Ausführungsformen umfasst ein Verfahren, eine Polysiliziumstruktur auf einer Finnenstruktur zu bilden, ein epitaktisches Gebiet auf der Finnenstruktur zu bilden, die Polysiliziumstruktur mit einer Gate-Struktur zu ersetzen, eine Kontaktstruktur auf dem epitaktischen Gebiet zu bilden, einen Luftabstandhalter zwischen der Gate-Struktur und der Kontakt-Struktur zu bilden, eine Abstandhalterdichtung auf dem Luftabstandhalter zu bilden, eine Luftabdeckung auf der Gate-Struktur zu bilden und eine Abdeckungsdichtung auf der Luftabdeckung und der Abstandhalterdichtung zu bilden.

Claims (20)

  1. Halbleitervorrichtung (100), aufweisend: ein Substrat (106); eine Finnenstruktur (108), die auf dem Substrat (106) angeordnet ist, wobei die Finnenstruktur (108) einen ersten Finnenabschnitt (108A) und einen zweiten Finnenabschnitt (108B) aufweist; ein S/D-Gebiet (110), das auf dem ersten Finnenabschnitt (108A) angeordnet ist; eine Kontaktstruktur (126), die auf dem S/D-Gebiet (110) angeordnet ist; eine Gate-Struktur (112), die auf dem zweiten Finnenabschnitt (108B) angeordnet ist; einen Luftabstandhalter (118), der zwischen einer Seitenwand der Gate-Struktur (112) und der Kontaktstruktur (126) angeordnet ist; eine Abdeckungsdichtung (124), die auf der Gate-Struktur (112) angeordnet ist; und eine Luftabdeckung (120), die zwischen einer Oberseitenoberfläche der Gate-Struktur (112) und der Abdeckungsdichtung (124) angeordnet ist.
  2. Halbleitervorrichtung (100) nach Anspruch 1, die weiter eine Abstandhalterdichtung (122) zwischen der Abdeckungsdichtung (124) und dem Luftabstandhalter (118) angeordnet aufweist.
  3. Halbleitervorrichtung (100) nach Anspruch 1 oder 2, die weiter eine Abstandhalterdichtung (122) zwischen der Abdeckungsdichtung (124) und der Luftabdeckung (120) angeordnet aufweist.
  4. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, die weiter eine Ätzstoppschicht (134) auf dem S/D-Gebiet (110) und entlang einer Seitenwand der Kontaktstruktur (126) angeordnet aufweist, wobei der Luftabstandhalter (118) zwischen der Ätzstoppschicht (134) und einer Seitenwand der Gate-Struktur (112) angeordnet ist.
  5. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, die weiter einen Abstandhalter (116) mit einem ersten Abstandhalterabschnitt zwischen dem Luftabstandhalter (118) und der Gate-Struktur (112) angeordnet und einem zweiten Abstandhalterabschnitt auf dem S/D-Gebiet (110) angeordnet aufweist.
  6. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, weiter aufweisend: eine Durchkontaktierungsstruktur (130), die auf der Kontaktstruktur (126) angeordnet ist; und eine Abstandhalterdichtung (122) auf dem Luftabstandhalter (118) angeordnet, wobei Oberseitenoberflächen der Abstandhalterdichtung (122) und der Durchkontaktierungsstruktur (130) im Wesentlichen koplanar miteinander sind.
  7. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, weiter aufweisend: eine Abdeckungsschicht (128), die auf der Kontaktstruktur (126) angeordnet ist; und eine Abstandhalterdichtung (122), die auf dem Luftabstandhalter (118) angeordnet ist, wobei Oberseitenoberflächen der Abstandhalterdichtung (122) und der Abdeckungsschicht (128) im Wesentlichen koplanar miteinander sind.
  8. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, die weiter eine Abstandhalterdichtung (122, 122n, 122s) zwischen einer Seitenwand der Gate-Struktur (112) und der Kontaktstruktur (126) angeordnet aufweist, wobei die Abstandhalterdichtung (122, 122n, 122s) den Luftabstandhalter (118) umgibt.
  9. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche, wobei eine vertikale Abmessung des Luftabstandhalters (118) größer als eine vertikale Abmessung der Gate-Struktur (112) ist.
  10. Halbleitervorrichtung (100) nach einem der vorangehenden Ansprüche 1-5 oder 8-9, wobei Oberseitenoberflächen der Abdeckungsdichtung (124) und der Kontaktstruktur (126) im Wesentlichen koplanar miteinander sind.
  11. Halbleitervorrichtung (100), aufweisend: ein Substrat (106); eine Finnenstruktur (108) mit einem ersten und einem zweiten Finnenabschnitt (108A, 108B) auf dem Substrat (106) angeordnet; ein nanostrukturiertes Kanalgebiet (138), das auf dem ersten Finnenabschnitt (108A) angeordnet ist; eine Gate-all-around-Struktur, die das nanostrukturierte Kanalgebiet (138) umgibt; ein S/D-Gebiet (110), das auf dem zweiten Finnenabschnitt (108B) angeordnet ist; eine ILD-Schicht (132), die auf dem S/D-Gebiet (110) angeordnet ist; einen Luftabstandhalter (118), der zwischen der Gate-Struktur (112) und der ILD-Schicht angeordnet (132) ist; eine Abdeckungsdichtung (124), die auf der Gate-Struktur (112) angeordnet ist, wobei Oberseitenoberflächen der Abdeckungsschicht (124) und der ILD-Schicht (132) im Wesentlichen koplanar miteinander sind; und eine Luftabdeckung (120), die zwischen einer Oberseitenoberfläche der Gate-Struktur (112) und der Abdeckungsdichtung (124) angeordnet ist.
  12. Halbleitervorrichtung (100) nach Anspruch 11, die weiter eine Abstandhalterdichtung (122) mit einem ersten Dichtungsabschnitt zwischen der Abdeckungsdichtung (124) und der ILD-Schicht (132) angeordnet und einem zweiten Dichtungsabschnitt zwischen der Abdeckungsdichtung (124) und dem Luftabstandhalter (118) angeordnet aufweist.
  13. Halbleitervorrichtung (100) nach Anspruch 11 oder 12, die weiter eine Ätzstoppschicht (134) entlang einer Seitenwand der ILD-Schicht (132) angeordnet aufweist, wobei der Luftabstandhalter (118) zwischen der Ätzstoppschicht (134) und der Gate-Struktur (112) angeordnet ist.
  14. Halbleitervorrichtung (100) nach Anspruch 11,12 oder 13, wobei eine vertikale Abmessung der Luftabdeckung (120) größer als eine vertikale Abmessung der Abdeckungsdichtung (124) ist.
  15. Verfahren, umfassend: Bilden einer Polysiliziumstruktur (312) auf einer Finnenstruktur (108); Bilden eines epitaktischen Gebiets (110) auf der Finnenstruktur (108); Ersetzen der Polysiliziumstruktur (312) durch eine Gate-Struktur (112); Bilden einer Kontaktstruktur (126) auf dem epitaktischen Gebiet; (110) Bilden eines Luftabstandhalters (118) zwischen der Gate-Struktur (112) und der Kontaktstruktur (126); Bilden einer Abstandhalterdichtung (122) auf dem Luftabstandhalter (118); Bilden einer Luftabdeckung (120) auf der Gate-Struktur (112); und Bilden einer Abdeckungsdichtung (124) auf der Luftabdeckung (120) und der Abstandhalterdichtung (122).
  16. Verfahren nach Anspruch 15, wobei das Bilden des Luftabstandhalters (118) umfasst: Bilden eines Opferabstandhalters (518) entlang einer Seitenwand der Polysiliziumstruktur (312); und Entfernen des Opferabstandhalters (518) nach dem Ersetzen der Polysiliziumstruktur (312).
  17. Verfahren nach Anspruch 16, wobei das Bilden der Luftabdeckung (120) umfasst: Bilden einer Opferabdeckung (720) auf der Gate-Struktur (112) und dem Opferabstandhalter (518); und Entfernen der Opferabdeckung (720) nach dem Bilden der Abstandhalterdichtung (122).
  18. Verfahren nach Anspruch 15, wobei das Bilden der Luftabdeckung (120) umfasst: Ätzen eines Oberseitenabschnitts der Gate-Struktur (112); Bilden einer Opferabdeckung (720) auf der Gate-Struktur (112) nach dem Ätzen des Oberseitenabschnitts der Gate-Struktur (112); Ausdünnen der Opferabdeckung (720); und Entfernen der ausgedünnten Opferabdeckung nach (720) dem Bilden der Abstandhalterdichtung (122).
  19. Verfahren nach einem der Ansprüche 15 bis 18, weiter umfassend ein Bilden eines Abstandhalters (116) entlang einer Seitenwand der Polysiliziumstruktur (312) und auf dem epitaktischen Gebiet (110).
  20. Verfahren nach einem der Ansprüche 15 bis 19, wobei das Bilden der Abstandhalterdichtung (122) umfasst, einen ersten Dichtungsabschnitt auf dem Luftabstandhalter (118) und einen zweiten Dichtungsabschnitt auf der Luftabdeckung (120) zu bilden.
DE102020123264.0A 2020-03-30 2020-09-07 Halbleitervorrichtung und Verfahren zu dessen Herstellung Active DE102020123264B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002036P 2020-03-30 2020-03-30
US63/002,036 2020-03-30
US17/006,167 US11563001B2 (en) 2020-03-30 2020-08-28 Air spacer and capping structures in semiconductor devices
US17/006,167 2020-08-28

Publications (2)

Publication Number Publication Date
DE102020123264A1 DE102020123264A1 (de) 2021-09-30
DE102020123264B4 true DE102020123264B4 (de) 2022-11-10

Family

ID=76508468

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020123264.0A Active DE102020123264B4 (de) 2020-03-30 2020-09-07 Halbleitervorrichtung und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US20230154921A1 (de)
CN (1) CN113054020A (de)
DE (1) DE102020123264B4 (de)
TW (1) TWI804831B (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127418A (ko) * 2021-03-10 2022-09-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141207A1 (en) 2015-11-13 2017-05-18 International Business Machines Corporation Nanosheet mosfet with full-height air-gap spacer

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723272B2 (en) * 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN105489490B (zh) * 2014-09-17 2020-03-17 联华电子股份有限公司 半导体元件及其制作方法
US9559184B2 (en) * 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US9496363B1 (en) * 2015-10-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9953875B1 (en) * 2016-11-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Contact resistance control in epitaxial structures of finFET
US20180366553A1 (en) * 2017-06-15 2018-12-20 Globalfoundries Inc. Methods of forming an air gap adjacent a gate structure of a finfet device and the resulting devices
US10541319B2 (en) * 2017-08-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures having varied fin heights for semiconductor device
US10504782B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same
US10340384B2 (en) * 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
TWI705529B (zh) * 2018-02-15 2020-09-21 美商應用材料股份有限公司 空氣間隙形成處理
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US10347456B1 (en) * 2018-06-11 2019-07-09 International Business Machines Corporation Vertical vacuum channel transistor with minimized air gap between tip and gate
US10510861B1 (en) * 2018-06-15 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Gaseous spacer and methods of forming same
US11694933B2 (en) * 2018-06-28 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal gate spacer
US10811515B2 (en) * 2018-09-18 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having air-gap spacers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170141207A1 (en) 2015-11-13 2017-05-18 International Business Machines Corporation Nanosheet mosfet with full-height air-gap spacer

Also Published As

Publication number Publication date
TWI804831B (zh) 2023-06-11
DE102020123264A1 (de) 2021-09-30
TW202205618A (zh) 2022-02-01
CN113054020A (zh) 2021-06-29
US20230154921A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
DE102018104654B4 (de) Doppelte metalldurchkontaktierung für übergangswiderstand
DE102017114427B4 (de) Verfahren zur Herstellung von Trennelementen für Halbleiterstrukturen
DE102016203640B4 (de) Bildung eines Kontakts mit Luft-Zwischenraum zur Reduzierung einer parasitären Kapazität
DE102015109820B4 (de) Metallgate-Schema für Bauelement und Verfahren zum Ausbilden
DE102017123950A1 (de) Finfet-bauelement und verfahren zur herstellung desselben
DE112011105972T5 (de) III-V Schichten fir N-Typ- und P-Typ-MOS-Source/Drain-Kontakte
DE102017117795A1 (de) Fets und verfahren zu deren herstellung
DE102015113184A1 (de) Behandlung vor der Abscheidung und Atomlagenabscheidungs- (ALD) -Prozess und dabei gebildete Strukturen
DE102017113681A1 (de) Halbleiter-bauelement mit luft-abstandshalter
DE112018001590B4 (de) Halbleitereinheit mit einem extrem langen Kanal innerhalb einer VFET-Bauart sowie Verfahren zu ihrer Herstellung und Betrieb
DE112018003323T5 (de) Verwenden eines mehrschichtigen gate-abstandshalters zur reduzierung der erosion eines halbleiter-fin während einer abstandshalter-strukturierung
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102020131140A1 (de) Gateisolierungsstruktur
US20220157967A1 (en) Semiconductor device structure with metal gate stack
DE102018108821A1 (de) Verfahren zur herstellung einer halbleitervorrichtung, und halbleitervorrichtung
DE102020123264B4 (de) Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE112017007849T5 (de) Dotierte isolatorkappe zum reduzieren der source/drain-diffusion für germanium-nmos-transistoren
DE102017123359B4 (de) Finnen-feldeffekttransistor-bauelement und verfahren
US11521969B2 (en) Isolation structures for semiconductor devices
DE102017126881B4 (de) FinFET-Strukturen und Verfahren zu ihrer Ausbildung
DE102021105733A1 (de) Kontaktsteckerstruktur eines halbleiterbauelements und verfahren zum bilden derselben
DE102020120265A1 (de) Bilden von Isolationsregionen zum Trennen von Finnen und Gate-Stapeln
DE102020119428A1 (de) Gate-all-around-vorrichtungen mit optimierten gateabstandhaltern und gate-ende-dielektrikum
US20220367456A1 (en) Isolation structures for semiconductor devices
DE102018101016B4 (de) Verfahren zum Schneiden von Metall-Gates und daraus gebildete Strukturen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final