TW202205618A - 半導體元件及其形成方法 - Google Patents

半導體元件及其形成方法 Download PDF

Info

Publication number
TW202205618A
TW202205618A TW110110792A TW110110792A TW202205618A TW 202205618 A TW202205618 A TW 202205618A TW 110110792 A TW110110792 A TW 110110792A TW 110110792 A TW110110792 A TW 110110792A TW 202205618 A TW202205618 A TW 202205618A
Authority
TW
Taiwan
Prior art keywords
spacer
disposed
cap
forming
gate structure
Prior art date
Application number
TW110110792A
Other languages
English (en)
Other versions
TWI804831B (zh
Inventor
黃麟淯
張家豪
莊正吉
蔡慶威
程冠倫
王志豪
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/006,167 external-priority patent/US11563001B2/en
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202205618A publication Critical patent/TW202205618A/zh
Application granted granted Critical
Publication of TWI804831B publication Critical patent/TWI804831B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

揭露一種具有氣間隔物（air spacer）和氣蓋物（air cap）的半導體元件及其形成方法。半導體元件包括基底和設置在基底上的鰭片結構。鰭片結構包括第一鰭部和第二鰭部。半導體元件更包括設置在第一鰭部上的源極∕汲極（source/drain, S/D）區、設置在源極∕汲極區上的接觸結構、設置在第二鰭部上的閘極結構、設置在閘極結構側壁和接觸結構之間的氣間隔物、設置在閘極結構上的封蓋物（cap seal）、以及設置在閘極結構頂面和封蓋物之間的氣蓋物。

Description

半導體元件及其形成方法
本發明實施例是關於半導體結構及其形成方法，特別是關於氣間隔物的形成。
隨著半導體技術的演進，增加了具有較高儲存容量、更快處理系統、較高性能、以及較低成本的需求。為了符合這些需求，半導體業界持續縮小半導體元件的尺寸，如金屬氧化物半導體場效電晶體（metal oxide semiconductor field effect transistor, MOSFET），包括平面金屬氧化物半導體場效電晶體和鰭式場效電晶體（fin field effect transistor, finFET）。這樣的縮小增加了在半導體製造過程的複雜度。
一種半導體元件，包括：基底；鰭片結構，設置於基底上，其中鰭片結構包括第一鰭部和第二鰭部；源極∕汲極（source/drain, S/D）區，設置於第一鰭部上；接觸結構，設置於源極∕汲極區上；閘極結構，設置於第二鰭部上；氣間隔物（air spacer），設置於閘極結構的側壁和接觸結構之間；封蓋物（cap seal），設置於閘極結構上；以及氣蓋物（air cap），設置於閘極結構的頂面和封蓋物之間。
一種半導體元件，包括：基底；鰭片結構，具有第一鰭部和第二鰭部，設置於基底上；奈米結構通道區，設置於第一鰭部上；全繞式閘極（gate-all-around, GAA）結構，圍繞奈米結構通道區；源極∕汲極區，設置於第二鰭部上；層間介電（interlayer dielectric, ILD）層，設置於源極∕汲極區上；氣間隔物，設置於閘極結構和層間介電層之間；封蓋物，設置於閘極結構上，其中封蓋物和層間介電層的頂面實質上彼此共平面；以及氣蓋物，設置於閘極結構的頂面和封蓋物之間。
一種半導體元件的形成方法，包括：形成多晶矽結構於鰭片結構上；形成磊晶區於鰭片結構上；以閘極結構替換多晶矽結構；形成接觸結構於磊晶區上；形成氣間隔物於閘極結構和接觸結構之間；形成間隔密封物於氣間隔物上；形成氣蓋物於閘極結構上；以及形成封蓋物於氣蓋物和間隔密封物上。
以下揭露提供了許多不同的實施例或範例，用於實施所提供事務的不同部件。組件和配置的具體範例描述如下，以簡化本揭露實施例。當然，這些僅僅是範例，並非企圖限定本揭露實施例。舉例來說，敘述中提及第一部件形成於第二部件之上，可包括形成第一和第二部件直接接觸的實施例，也可包括額外的部件形成於第一和第二部件之間，使得第一和第二部件不直接接觸的實施例。如於此所使用，在第二部件上形成第一部件表示第一部件的形成是直接接觸第二部件。此外，本揭露可在各種範例中重複參考符號及∕或字母。這樣的重複本身並非主導所討論各種實施例及∕或配置之間的關係。
此處可使用空間上相關的用語，例如「在…下方」、「下方的」、「低於」、「高於」、「上方的」、和類似用語，以便描述一元件或部件和其他元件或部件之間的關係，如在圖式中所示。空間上相關的用語企圖涵蓋這些元件除了在圖式中描繪的方位以外的不同方位。當裝置被轉至其他方位（旋轉90°或其他方位），則在此所使用的空間相對描述可同樣依旋轉後的方位來解讀。
應注意的是，在說明書所參考的「實施例」、「一實施例」、「範例實施例」、「示例的」、等，表示所述實施例可包括特定的特徵、結構、或特性，但每個實施例可非必要地包括其特定的特徵、結構、或特性。此外，這些用語並不必要參照至相同的實施例。再者，當描述特定的特徵、結構、或特性連結至一實施例時，在本發明所屬技術領域中具有通常知識者的知識範圍內可將其特徵、結構、或特性連結至另外的實施例，無論是否有明確的描述。
應能理解，本文的措辭或術語是出於描述的目的而非用以限制，因此說明書的術語或措辭將由本發明所屬技術領域中具有通常知識者根據本文的教示進行解釋。
如本文所使用的，用詞「高介電常數（high-k）」指的是高介電常數值。在半導體裝置結構與製程領域中，高介電常數指的是介電常數大於SiO2 的介電常數（例如，大於約3.9）。
如本文所使用的，用詞「P型」定義的是以如硼的P型摻質所摻雜的結構、膜層、及∕或區域。
如本文所使用的，用詞「N型」定義的是以如磷的N型摻質所摻雜的結構、膜層、及∕或區域。
如本文所使用的，用詞「奈米結構」定義的是具有小於例如100nm的水平尺寸（例如，沿著X軸及∕或Y軸）及∕或垂直尺寸（例如，沿著Z軸）的結構、膜層、及∕或區域。
在一些實施例中，「約」和「大抵」的用語可表示給定量的數值的差異介於目標值的5%以內（例如目標值的±1%、±2%、±3%、±4%、±5%）。這些目標值僅僅為範例，而非企圖限制。「約」和「大抵」的用語可由本發明所屬技術領域中具有通常知識者根據本文的教示進行解釋的數值百分比。
可藉由任何合適的方法圖案化在此所揭露的鰭片結構。舉例來說，可使用一或多種光微影製程圖案化鰭片結構，包括雙重圖案化或多重圖案化製程。雙重圖案化或多重圖案化製程可結合光微影和自我對準製程，允許所創造的圖案具有比使用單一或直接光微影製程所獲得的節距更小的節距。舉例來說，在基底上形成並使用光微影製程圖案化犧牲層。使用自我對準製程沿著圖案化後的犧牲層形成間隔物。然後，移除犧牲層，而可使用剩餘的間隔物，圖案化鰭片結構。
具有場效電晶體（field effect transistor, FET）的半導體元件（例如鰭式場效電晶體（fin field effect transistor, finFET）或全繞式閘極場效電晶體（gate-all-around field effect transistor, GAA FET））的可靠度和性能受到縮小半導體元件負面地影響。縮小的過程導致在閘極結構和源極∕汲極（source/drain, S/D）接觸結構之間、及∕或在閘極結構和互連結構之間較小的電性隔離區（例如間隔物和蓋結構）。這種較小的電性隔離區可能無法充足地減少在閘極結構和源極∕汲極接觸結構之間、及∕或在閘極結構和互連結構之間的寄生電容。再者，較小的電性隔離區可能無法充足地避免在閘極結構和源極∕汲極接觸結構之間、及∕或在閘極結構和互連結構之間的漏電流，其可導致半導體元件的可靠度和性能降低。
本揭露提供具有場效電晶體（例如鰭式場效電晶體或全繞式閘極場效電晶體）的半導體元件的範例，其包括氣間隔物（air spacer）和氣蓋物（air cap），以及此種半導體元件的製造方法的範例。在一些實施例中，可在閘極結構的側壁和源極∕汲極接觸結構之間設置氣間隔物，且可沿著閘極結構的寬度延伸。在一些實施例中，可在互連結構的導電結構（例如金屬線及∕或金屬導孔）和下方閘極結構的頂面之間設置氣蓋物。氣間隔物和氣蓋物提供在閘極結構和源極∕汲極接觸結構之間、及∕或在閘極結構和互連結構之間的電性隔絕，其具有改善的元件可靠度和性能。相較於沒有氣間隔物和氣蓋物的半導體元件，在氣間隔物和氣蓋物中氣的低介電常數可減少寄生電容約20%至50%。再者，氣間隔物和氣蓋物的存在最小化在閘極結構和源極∕汲極接觸結構之間、及∕或在閘極結構和互連結構之間的漏電流路徑。相較於沒有氣間隔物和氣蓋物的半導體元件，減少在半導體元件中的寄生電容及∕或漏電流可改善元件可靠度和性能。
根據一些實施例，參考第1A～1I圖描述具有場效電晶體102A和102B的半導體元件100。根據一些實施例，第1A圖繪示半導體元件100的等距示意圖。根據一些實施例，第1B圖和第1C圖繪示第1A圖的半導體元件100分別沿著線段A-A和線段B-B的剖面示意圖。根據各種實施例，半導體元件100可沿著第1A圖的線段A-A具有不同的剖面示意圖，如在第1B圖和第1D～1I圖所示。在第1A～1I圖中所討論的具有相同標號的部件彼此適用，除非另外提及。場效電晶體102A的討論適用於場效電晶體102B，除非另外提及。場效電晶體102A和102B可為N型、P型、或其組合。
可在基底106上形成半導體元件100。基底106可為半導體材料，如矽、鍺、矽鍺（SiGe）、碳化矽（SiC）、砷化鎵（GaAs）、磷化鎵（GaP）、磷化銦（InP）、砷化銦（InAs）、碳化矽鍺（SiGeC）、或其組合。再者，可以P型摻質（例如硼、銦、鋁、或鎵）或N型摻質（例如磷、或砷）摻雜基底106。
參照第1A～1C圖，場效電晶體102A可包括：（1）沿著X軸延伸的鰭片結構108；（2）沿著Y軸延伸的閘極結構112；（3）磊晶區110；（4）具有第一內間隔物113A和第二內間隔物113B的內間隔物114；（5）外間隔物116；（6）氣間隔物118；（7）氣蓋物120；（8）氣間隔密封物（air spacer seal）122；（9）氣封蓋物（air cap seal）124；（10）源極∕汲極接觸結構126；（11）源極∕汲極蓋層（capping layer）128；以及（12）導孔結構130。鰭片結構108可包括在磊晶區110下方的鰭片凹蝕區108A和在閘極結構112下方的鰭片突出部108B。在一些實施例中，鰭片結構108可包括相似於基底106的材料。
可在鰭片凹蝕區108A上成長磊晶區110，其可為場效電晶體102A的源極∕汲極區。磊晶區110可包括磊晶成長的半導體材料，其可包括與基底106相同或不同的材料。磊晶區110可為N型或P型。在一些實施例中，N型磊晶區110可包括砷化矽（SiAs）、碳化矽、或碳磷化矽（SiCP），而P型磊晶區110可包括矽鍺、鍺硼化矽（SiGeB）、硼化矽（GeB）、錫硼化矽鍺（SiGeSnB）、III-V族半導體化合物、或其組合。
可在磊晶區110上設置源極∕汲極接觸結構126，其可被配置以透過導孔結構130電性連接磊晶區110至場效電晶體102A及∕或積體電路（未繪示）的其他部件。在一些實施例中，可在其中一個源極∕汲極接觸結構126上設置導孔結構130，且可在另一個源極∕汲極接觸結構126上設置源極∕汲極蓋層128。源極∕汲極蓋層128可將源極∕汲極接觸結構126與場效電晶體102A的其他上方部件電性隔絕。每個源極∕汲極接觸結構126可包括源極∕汲極接觸插塞126A和矽化物層126B。源極∕汲極接觸插塞126A可包括導電材料，如釕（Ru）、銥（Ir）、鎳（Ni）、鋨（Os）、銠（Rh）、鋁（Al）、鉬（Mo）、鎢（W）、鈷（Co）、以及銅（Cu）。在一些實施例中，導孔結構130可包括導電材料，如釕、鈷、鎳、鋁、鉬、鎢、銥、鋨、銅、以及鉑（Pt）。
在一些實施例中，源極∕汲極蓋層128可包括介電材料，如氮化矽（SiN）、鋯矽化物（ZrSi）、碳氮化矽（SiCN）、氧化鋯鋁（ZrAlO）、氧化鈦（TiO2 ）、氧化鉭（Ta2 O5 ）、氧化鋯（ZrO2 ）、氧化鑭（La2 O3 ）、氮化鋯（ZrN）、碳化矽、氧化鋅（ZnO）、氧碳化矽（SiOC）、氧化鉿（HfO2 ）、氧化鋁（Al2 O3 ）、氧碳氮化矽（SiOCN）、矽、鉿矽化物（HfSi2 ）、氧氮化鋁（AlON）、氧化釔（Y2 O3 ）、碳氮化鉭（TaCN）、以及氧化矽（SiO2 ）。在一些實施例中，源極∕汲極蓋層128可具有沿著Z軸在約1nm至50nm範圍的厚度。在這個厚度範圍之下，源極∕汲極蓋層128可能無法充足地提供在源極∕汲極接觸結構126與場效電晶體102A的其他上方部件之間的電性隔絕。在另一方面，若厚度大於約50nm，源極∕汲極蓋層128的製程時間（例如沉積時間、研磨時間等）增加，而因此增加元件製造成本。
閘極結構112可包括高介電常數閘極介電層112A和設置在高介電常數閘極介電層112A上的導電層112B。導電層112B可為多膜層結構。為了簡單起見，導電層112B的不同膜層未繪示。導電層112B可包括設置在高介電常數閘極介電層112A上的功函數金屬（work function metal, WFM）層、以及在功函數金屬層上的閘極金屬填充層。高介電常數閘極介電層112A可包括高介電常數介電材料，如氧化鉿、氧化鈦、氧化鉿鋯（HfZrO）、氧化鉭、鉿矽酸鹽（HfSiO4 ）、氧化鋯、以及鋯矽酸鹽（ZrSiO2 ）。功函數金屬層可包括鈦鋁（TiAl）、碳化鈦鋁（TiAlC）、鉭鋁（TaAl）、碳化鉭鋁（TaAlC）、或其組合。閘極金屬填充層可包括合適的導電材料，如鎢、鈦、銀（Ag）、釕、鉬、銅、鈷、鋁、銥、鎳、或其組合。
可藉由第一內間隔物113A、外間隔物116、以及氣間隔物118將閘極結構112與鄰近的源極∕汲極接觸結構126及∕或導孔結構130電性隔絕，如第1B圖所示。再者，可藉由第一內間隔物113A和第二內間隔物113B將閘極結構112與鄰近的磊晶區110電性隔絕，如第1C圖所示。在一些實施例中，可進一步藉由氣蓋物120和氣封蓋物124將閘極結構112與上方的互連結構（例如金屬線142，如第1H圖所示）電性隔絕。
第一內間隔物113A、第二內間隔物113B、外間隔物116、以及氣間隔物118的每一個沿著Y軸閘極結構112的寬度延伸。可在閘極結構112的側壁上設置第一內間隔物113A，其直接接觸閘極結構112，且可在第一內間隔物113A上設置外間隔物116。在一些實施例中，當在場效電晶體102A中未包括第一內間隔物113A和第二內間隔物113B時，可在閘極結構112的側壁上設置外間隔物116，其直接接觸閘極結構112。可在外間隔物116和蝕刻停止層（etch stop layer, ESL）134之間插入氣間隔物118，其配置蝕刻停止層134以在場效電晶體102A的製程期間保護閘極結構112及∕或磊晶區110。
氣間隔物118為以氣填入的凹口，在外間隔物116和蝕刻停止層134之間所形成。在一些實施例中，可藉由氣間隔密封物122密封氣間隔物118的凹口。氣間隔密封物122可在形成氣間隔物118上方的膜層期間，避免材料進入氣間隔物118的凹口。類似地，氣蓋物120係以氣填入的凹口，在閘極結構112和氣封蓋物124之間所形成。氣封蓋物124可在形成氣蓋物120上方的膜層期間，避免材料進入氣蓋物120的凹口。在一些實施例中，氣間隔密封物122可延伸進入氣蓋物120，且可懸浮在閘極結構112上，如第1B和1C圖所示，或可設置在閘極結構112上，如第1D圖所示。可使用在氣蓋物120內的氣間隔密封物122的不同配置以調整氣蓋物120的容積。在一些實施例中，可在蝕刻停止層134上設置部分氣間隔密封物122，且氣間隔密封物122的這些部分的頂面可與源極∕汲極蓋層128和導孔結構130的頂面實質上共平面，如第1B～1D圖所示。在一些實施例中，氣間隔密封物122的這些部分可能不存在，而蝕刻停止層134的頂面則與源極∕汲極蓋層128和導孔結構130的頂面實質上共平面，如第1E圖所示。
在一些實施例中，源極∕汲極蓋層128、第一內間隔物113A、第二內間隔物113B、外間隔物116、氣間隔密封物122、氣封蓋物124、以及蝕刻停止層134可包括彼此相同或不同的絕緣材料。在一些實施例中，絕緣材料可包括氮化矽、鋯矽化物、碳氮化矽、氧化鋯鋁、氧化鈦、氧化鉭、氧化鋯、氧化鑭、氮化鋯、碳化矽、氧化鋅、氧碳化矽、氧化鉿、氧化鋁、氧碳氮化矽、矽、鉿矽化物、氧氮化鋁、氧化釔、碳氮化鉭、氧化矽、或其組合。在一些實施例中，第一內間隔物113A、外間隔物116、以及蝕刻停止層134的每一個可具有沿著X軸的厚度，實質上彼此相等或不相等。在一些實施例中，每個氣間隔物118可具有沿著X軸的厚度，等於或大於第一內間隔物113A、外間隔物116、及∕或蝕刻停止層134的每一個沿著X軸的厚度。在一些實施例中，每個氣間隔物118可具有沿著X軸的厚度，其為每個外間隔物116沿著X軸厚度的兩倍大。第一內間隔物113A、外間隔物116、氣間隔物118、以及蝕刻停止層134的每一個的厚度可在約1nm至10nm的範圍。在一些實施例中，氣間隔物118可具有沿著Z軸的高度，等於或大於閘極結構112沿著Z軸的高度，且氣間隔物118的高度可在約1nm至50nm的範圍。
在一些實施例中，設置在氣間隔物118之上的氣間隔密封物122的厚度實質上等於氣間隔物118沿著X軸的厚度。在一些實施例中，設置在蝕刻停止層134之上和設置在氣蓋物120內的氣間隔密封物122的厚度可實質上等於或大於蝕刻停止層134沿著X軸的厚度，且可在約1nm至15nm的範圍。在一些實施例中，氣蓋物120可具有厚度T1，實質上等於或小於氣封蓋物124的厚度T2。厚度T1可在約1nm至15nm的範圍，而厚度T2可在約1nm至25nm的範圍。
上述第一內間隔物113A、外間隔物116、氣間隔物118、氣蓋物120、氣間隔密封物122、氣封蓋物124、及∕或蝕刻停止層134的尺寸範圍提供閘極結構112和鄰近磊晶區110、源極∕汲極接觸結構126、導孔結構130、及∕或互連結構（例如金屬線142，如第1H圖所示）之間充足的電性隔絕。在這個尺寸範圍之下，第一內間隔物113A、外間隔物116、氣間隔物118、氣蓋物120、氣間隔密封物122、氣封蓋物124、及∕或蝕刻停止層134可能無法充足地提供對閘極結構112的電性隔絕。在另一方面，若尺寸大於上述範圍，形成第一內間隔物113A、外間隔物116、氣間隔物118、氣蓋物120、氣間隔密封物122、氣封蓋物124、及∕或蝕刻停止層134的製程時間（例如沉積時間、蝕刻時間等）增加，而因此增加元件製造成本。
在一些實施例中，氣間隔物118、氣蓋物120、氣間隔密封物122、以及氣封蓋物124可具有第1F圖所示的結構，而非第1B圖所示的結構。第1F圖繪示在第1B圖的區域103A內的部分場效電晶體102A，作為氣間隔物118、氣蓋物120、氣間隔密封物122、以及氣封蓋物124的不同配置。在蝕刻停止層134和氣蓋物120上的氣間隔密封物122可具有約0.5nm至5nm曲率半徑的圓角122c，其可為在形成氣間隔密封物122期間使用的蝕刻速率的結果，進一步於下詳述。包圍氣間隔物118的氣間隔密封物122可具有約0.5nm至10nm的厚度T3，以及具有約0.5nm至5nm長度的縫隙122s，其可為在形成氣間隔密封物122期間使用的沉積率的結果，進一步於下詳述。在形成縫隙122s之前，用來形成氣間隔密封物122所使用的沉積率也可沿著Z軸形成具有約0.5nm至5nm長度的頸部122n。類似地，在形成縫隙124s之前，用來形成氣封蓋物124所使用的沉積率可沿著Z軸形成具有約0.5nm至5nm長度的頸部124n，如第1F圖所示。
在一些實施例中，場效電晶體102A可具有奈米結構通道區138，具有包圍每個奈米結構通道區138的閘極結構112，如第1G圖所示，而非第1B～1F圖和第1H～1I圖的鰭片突出部108B和閘極結構112。此種閘極結構112可被稱為「全繞式閘極結構112」，而具有全繞式閘極結構112的場效電晶體102A可被稱為「全繞式閘極場效電晶體102A」。奈米結構通道區138可包括：（1）元素半導體，如矽或鍺；（2）化合物半導體，包括III-V族半導體材料；（3）合金半導體，包括矽鍺、鍺錫、或鍺錫化矽；或（4）其組合。閘極結構112圍繞奈米結構通道區138的部分可藉由間隔物140與鄰近的磊晶區110電性隔絕。間隔物140可包括與外間隔物116類似的材料。
在一些實施例中，當導孔結構130存在時，第1B圖的結構可具有互連結構的金屬線142，如第1H圖所示，或當導孔結構130未設置在源極∕汲極接觸結構126上時，第1B圖的結構可具有互連結構的介電層144，如第1I圖所示。
半導體元件100可更包括層間介電（interlayer dielectric, ILD）層132和淺溝槽隔離（shallow trench isolation, STI）區136。可在蝕刻停止層134上設置層間介電層132，其可包括介電材料。淺溝槽隔離區136可包括絕緣材料。
第2圖是根據一些實施例，用以製造半導體元件100的場效電晶體102A的示例方法200的流程圖。為了例示性目的，第2圖中所示的操作將參照第3A～18C圖所示製造場效電晶體102A的製造過程範例來描述。第3A～18A圖是根據一些實施例，場效電晶體102A在製造過程的各種階段的上視圖。第3B～18B圖和第3C～18C圖是根據一些實施例，第1B圖的區域103A和第1C圖的區域103B在製造過程的各種階段的示意圖。可在不同的順序下進行操作，或取決於特定的應用不進行操作。應注意的是，方法200可能不會生產完整的場效電晶體102A。相應地，可以理解的是，可在方法200之前、之間、和之後提供額外製程，而一些其他製程僅於此簡要地描述。在第3A～18C圖中的部件具有與在第1A～1I圖中的部件相同的標號，描述於上。
在操作205，在鰭片結構上形成多晶矽結構和磊晶區，且在多晶矽結構上形成內間隔物。舉例來說，如第3A～3C圖所示，在鰭片結構108上形成多晶矽結構312和硬遮罩層346。在後續製程期間，可在閘極替換製程中替換多晶矽結構312以形成閘極結構112。在沿著多晶矽結構312的側壁形成內間隔物114之後，接著可在鰭片凹蝕區108A上選擇性地形成磊晶區110，如第1B圖所示。
參照第2圖，在操作210，在內間隔物上形成外間隔物和犧牲間隔物。舉例來說，如第5A～5C圖所示，可在內間隔物114上形成外間隔物116和犧牲間隔物518。形成外間隔物和犧牲間隔物可包括依序操作：（1）選擇性地蝕刻第二內間隔物113B在鰭片結構108之上的部分，如第4A～4C圖所示；（2）選擇性地薄化第一內間隔物113A在鰭片結構108之上的部分，如第4A～4C圖所示；（3）在第4A～4C圖的結構上沉積並圖案化外間隔物116；以及（4）在外間隔物116上沉積並圖案化犧牲間隔物518，以形成第5A～5C圖的結構。在後續的製程期間，移除犧牲間隔物518以形成氣間隔物118。外間隔物116和犧牲間隔物518的圖案化可包括乾蝕刻製程，其蝕刻劑如氯基氣體、氧氣、氫氣、溴基氣體、或其組合。犧牲間隔物518可包括與第一內間隔物113A、外間隔物116、源極∕汲極蓋層128、層間介電層132、以及蝕刻停止層134不同的絕緣材料。在一些實施例中，外間隔物116在磊晶區110上的部分可具有厚度T4，其小於外間隔物116在第一內間隔物113A的部分的厚度T5。厚度T4和T5可在約0.5nm至10nm的範圍。
參照第2圖，在操作215，在犧牲間隔物上形成層間介電層和蝕刻停止層。舉例來說，如第6A～6C圖所示，可在外間隔物116上形成層間介電層132和蝕刻停止層134。形成層間介電層132和蝕刻停止層134可包括依序操作：（1）使用化學氣相沉積（chemical vapor deposition, CVD）製程在第5A～5C圖的結構上沉積蝕刻停止層134；（2）使用化學氣相沉積製程或合適的介電材料沉積製程在蝕刻停止層134上沉積層間介電層132；以及（3）進行化學機械研磨（chemical mechanical polishing, CMP）製程以移除硬遮罩層346，並實質地使多晶矽結構312、第一內間隔物113A、外間隔物116、犧牲間隔物518、蝕刻停止層134、以及層間介電層132的頂面彼此共平面，如第6A～6C圖所示。
參照第2圖，在操作220，以閘極結構替換多晶矽結構，且在閘極結構上形成犧牲蓋物。舉例來說，如第7A～7C圖所示，可以閘極結構112替換多晶矽結構312，且可在閘極結構112上形成犧牲蓋物720。形成閘極結構112可包括依序操作：（1）蝕刻多晶矽結構312以形成凹口（未繪示）；（2）使用化學氣相沉積製程、原子層沉積（atomic layer deposition, ALD）製程、或合適的高介電常數介電材料沉積製程在凹口內沉積高介電常數閘極介電層112A；（3）使用化學氣相沉積製程、原子層沉積製程、或合適的導電材料沉積製程在高介電常數閘極介電層112A上沉積導電層112B；（4）進行化學機械研磨製程以實質地使閘極結構112的頂面與多晶矽結構312、第一內間隔物113A、外間隔物116、犧牲間隔物518、蝕刻停止層134、以及層間介電層132的頂面彼此共平面；以及（5）回蝕閘極結構112，如第7B和7C圖所示。回蝕可包括乾蝕刻製程，其蝕刻劑針對閘極結構112的材料具有比第一內間隔物113A、外間隔物116、犧牲間隔物518、以及蝕刻停止層134的材料更高的蝕刻選擇比。蝕刻劑可包括氯基氣體、甲烷（CH4 ）、三氯化硼（BCl3 ）、氧氣、或其組合。
形成犧牲蓋物720可包括依序操作：（1）回蝕第一內間隔物113A、外間隔物116、犧牲間隔物518、以及蝕刻停止層134，如第7B和7C圖所示；（2）使用化學氣相沉積製程或合適的絕緣材料沉積製程在層間介電層132上和回蝕後的閘極結構112、第一內間隔物113A、外間隔物116、犧牲間隔物518、以及蝕刻停止層134上沉積犧牲蓋物720的材料；以及（3）進行化學機械研磨製程以實質地使犧牲蓋物720的頂面與層間介電層132的頂面彼此共平面以形成第7B和7C圖的結構。回蝕可包括乾蝕刻製程，其蝕刻劑針對第一內間隔物113A、外間隔物116、犧牲間隔物518、以及蝕刻停止層134的材料具有比閘極結構112的材料更高的蝕刻選擇比。蝕刻劑可包括氟化氫（HF）基氣體、氟化碳（Cx Fy ）基氣體、或其組合。
參照第2圖，在操作225，在磊晶區上形成源極∕汲極接觸結構。舉例來說，如第8A～8C圖所示，可在磊晶區110上形成源極∕汲極接觸結構126。形成源極∕汲極接觸結構126可包括依序操作：（1）蝕刻部分層間介電層132、蝕刻停止層134、外間隔物116、以及磊晶區110以形成接觸開口（未繪示）；（2）在接觸開口內形成矽化物層126B，如第8B和8C圖所示；（3）使用化學氣相沉積製程或合適的導電材料沉積製程以源極∕汲極接觸插塞126A的材料填入接觸開口；（4）進行化學機械研磨製程以實質地使源極∕汲極接觸插塞126A的頂面與犧牲蓋物720的頂面彼此共平面（未繪示於第8A～8C圖中，繪示於第17A～17C圖中）；以及（5）回蝕源極∕汲極接觸插塞126A以形成在第8B和8C圖中所示的源極∕汲極接觸結構126。回蝕可包括乾蝕刻製程，其蝕刻劑如氯基氣體、甲烷、三氯化硼、氧氣、或其組合。
若後續未形成源極∕汲極蓋層128及∕或導孔結構130，則形成第17A～17C圖的源極∕汲極接觸結構126。另一方面，若後續形成源極∕汲極蓋層128及∕或導孔結構130，則形成第8A～8C圖的源極∕汲極接觸結構126。形成源極∕汲極蓋層128和導孔結構130可包括依序操作：（1）使用化學氣相沉積製程或合適的絕緣材料沉積製程在回蝕後的源極∕汲極接觸插塞126A上沉積源極∕汲極蓋層128的材料；（2）進行化學機械研磨製程以實質地使源極∕汲極蓋層128的頂面與犧牲蓋物720的頂面共平面；（3）蝕刻部分源極∕汲極蓋層128以形成導孔開口（未繪示）；（4）使用化學氣相沉積製程、原子層沉積製程、或合適的導電材料沉積製程在導孔開口內沉積導孔結構130的材料；以及（5）進行化學機械研磨製程以實質地使導孔結構130的頂面與犧牲蓋物720的頂面彼此共平面，如第8A～8C圖所示。
參照第2圖，在操作230，在外間隔物和蝕刻停止層之間形成氣間隔物。舉例來說，如第10A～10C圖所示，在外間隔物116和蝕刻停止層134之間形成氣間隔物118。形成氣間隔物118可包括依序操作：（1）回蝕犧牲蓋物720，如第9A～9C圖所示；以及（2）移除犧牲間隔物518，如第10A～10C圖所示。在一些實施例中，回蝕犧牲蓋物720和移除犧牲間隔物518可包括使用化學蝕刻製程，其類似蝕刻劑如氯基氣體、氫氣、氧氣、氟基氣體、或其組合，但具有不同濃度的蝕刻劑和在不同的蝕刻溫度。針對犧牲蓋物720和犧牲間隔物518的材料的蝕刻劑的蝕刻選擇比取決於蝕刻劑濃度和蝕刻溫度。選擇性地蝕刻犧牲蓋物720所使用的蝕刻劑具有比選擇性地移除犧牲間隔物518所使用的蝕刻劑更低的氫濃度。此外，選擇性地蝕刻犧牲蓋物720所使用的溫度（例如介於約30°C和150°C之間）低於選擇性地移除犧牲間隔物518所使用的溫度。在一些實施例中，移除犧牲間隔物518可包括使用化學蝕刻製程，其蝕刻劑如氦氣、氫氣、氧氣、氟基氣體、或其組合。
參照第2圖，在操作235，在氣間隔物、犧牲蓋物、以及蝕刻停止層上形成氣間隔密封物。舉例來說，如第12A～12C圖所示，可在氣間隔物118、犧牲蓋物720、以及蝕刻停止層134上形成氣間隔密封物122。形成氣間隔密封物122可包括依序操作：（1）在第10A～10C圖的結構上沉積氣間隔密封物122的材料以形成密封層122*，如第11A～11C圖所示；以及（2）蝕刻密封層122*以形成第12A～12C圖的結構。在一些實施例中，密封層122*的沉積沉積是在每分鐘約1nm至每分鐘5nm的沉積率下、以及約100°C至400°C的沉積溫度下進行，以避免氣間隔密封物122的材料在氣間隔物118內任何順應性的沉積。若在低於每分鐘約1nm的沉積率下、以及在低於約100°C的沉積溫度下沉積氣間隔密封物122，可能會在氣間隔物118內形成氣間隔密封物122，如參照第1F圖於上所述。在一些實施例中，蝕刻密封層122*可包括在約50°C至100°C的溫度下的異向性（anisotropic）乾蝕刻製程，其蝕刻劑如氯基氣體、氟基氣體、氧氣、或其組合。
參照第2圖，在操作240，在閘極結構上形成氣蓋物和氣封蓋物。舉例來說，如第14A～14C圖所示，可在閘極結構112上形成氣蓋物120和氣封蓋物124。形成氣蓋物120可包括移除犧牲蓋物720以形成第13A～13C圖的結構。在一些實施例中，移除犧牲蓋物720可包括使用等向性（isotropic）化學蝕刻製程，其蝕刻劑如氯基氣體、氫氣、氧氣、氟基氣體、或其組合，在約30°C至150°C的蝕刻溫度下。
形成氣封蓋物124可包括依序操作：（1）在第13A～13C圖的結構上沉積氣封蓋物124的材料；以及（2）進行化學機械研磨製程以實質地使氣封蓋物124的頂面與層間介電層132的頂面共平面，如第14A～14C圖所示。類似於沉積氣間隔密封物122的材料，可在每分鐘約1nm至每分鐘5nm的沉積率下、以及在約100°C至400°C的沉積溫度下沉積氣封蓋物124的材料，以避免材料在氣蓋物120內任何順應性的沉積。
在一些實施例中，若在操作220形成犧牲蓋物720期間未回蝕蝕刻停止層134，則可形成第15A～15C圖的結構，其蝕刻停止層134的頂面實質地與層間介電層132的頂面共平面。
在一些實施例中，若在操作225形成導孔結構130期間在源極∕汲極蓋層128內形成圓柱形（cylindrical）導孔開口，則可形成第16A～16C圖的結構，其具有圓柱形導孔結構130。
在一些實施例中，若在操作225未形成源極∕汲極蓋層128和導孔結構130，則可形成第17A～17C圖的結構，其源極∕汲極接觸插塞126A的頂面實質地與層間介電層132和氣封蓋物124的頂面共平面。
在一些實施例中，若在操作230形成氣間隔物118期間移除，而非回蝕，犧牲蓋物720，則可形成第18A～18C圖的結構，其在閘極結構112上設置氣間隔密封物122。
本揭露提供具有場效電晶體（例如場效電晶體102A或全繞式閘極場效電晶體102A）的半導體元件範例（例如半導體元件100），其場效電晶體具有氣間隔物（例如氣間隔物118）和氣蓋物（例如氣蓋物120），且提供形成此種半導體元件的方法範例（例如方法200）。在一些實施例中，氣間隔物可設置在閘極結構（例如閘極結構112）的側壁和源極∕汲極接觸結構（例如源極∕汲極接觸結構126）之間，且可沿著閘極結構的寬度延伸。在一些實施例中，氣蓋物可設置在互連結構的導電結構（例如金屬線142）和下方的閘極結構的頂面之間。氣間隔物和氣蓋物提供在閘極結構和源極∕汲極接觸結構之間、及∕或閘極結構和互連結構之間的電性隔絕，以具有改善的元件可靠度和性能。相較於沒有氣間隔物和氣蓋物的半導體元件，在氣間隔物和氣蓋物中氣的低介電常數可減少寄生電容約20%至50%。再者，氣間隔物和氣蓋物的存在最小化在閘極結構和源極∕汲極接觸結構之間、及∕或在閘極結構和互連結構之間的漏電流路徑。相較於沒有氣間隔物和氣蓋物的半導體元件，減少在半導體元件中的寄生電容及∕或漏電流可改善元件可靠度和性能。
在一些實施例中，一種半導體元件包括基底和設置於基底上的鰭片結構。鰭片結構包括第一鰭部和第二鰭部。半導體元件更包括設置於第一鰭部上的源極∕汲極區、設置於源極∕汲極區上的接觸結構、設置於第二鰭部上的閘極結構、設置於閘極結構的側壁和接觸結構之間的氣間隔物、設置於閘極結構上的封蓋物、以及設置於閘極結構的頂面和封蓋物之間的氣蓋物。
在一些實施例中，半導體元件更包括設置於封蓋物和氣間隔物之間的間隔密封物。在一些實施例中，半導體元件更包括設置於封蓋物和氣蓋物之間的間隔密封物。在一些實施例中，半導體元件更包括設置於源極∕汲極區上並沿著接觸結構的側壁的蝕刻停止層，其中氣間隔物係設置在蝕刻停止層和閘極結構的側壁之間。在一些實施例中，半導體元件更包括間隔物，具有設置於氣間隔物和閘極結構之間的第一間隔物部分，以及設置於源極∕汲極區上的第二間隔物部分。在一些實施例中，半導體元件更包括：設置於接觸結構上的導孔結構；以及設置於氣間隔物上的間隔密封物，其中間隔密封物的頂面和導孔結構實質上彼此共平面。在一些實施例中，半導體元件更包括：設置於接觸結構上的蓋層；以及設置於氣間隔物上的間隔密封物，其中間隔密封物和蓋層的頂面實質上彼此共平面。在一些實施例中，半導體元件更包括設置於閘極結構的側壁和接觸結構之間的間隔密封物，其中間隔密封物圍繞氣間隔物。在一些實施例中，氣間隔物的垂直尺寸大於閘極結構的垂直尺寸。在一些實施例中，封蓋物和接觸結構的頂面實質上彼此共平面。
在一些實施例中，一種半導體元件包括基底；設置於基底上的鰭片結構，具有第一鰭部和第二鰭部；設置於第一鰭部上的奈米結構通道區；圍繞奈米結構通道區的全繞式閘極結構；設置於第二鰭部上的源極∕汲極區；設置於源極∕汲極區上的層間介電層；設置於閘極結構和層間介電層之間的氣間隔物；設置於閘極結構上的封蓋物，其中封蓋物和層間介電層的頂面實質上彼此共平面；以及設置於閘極結構的頂面和封蓋物之間的氣蓋物。
在一些實施例中，半導體元件更包括間隔密封物，具有設置於封蓋物和層間介電層之間的第一密封部，以及設置於封蓋物和氣間隔物之間的第二密封部。在一些實施例中，半導體元件更包括沿著層間介電層的側壁設置的蝕刻停止層，其中氣間隔物係設置在蝕刻停止層和閘極結構之間。在一些實施例中，氣蓋物的垂直尺寸大於封蓋物的垂直尺寸。
在一些實施例中，一種半導體元件的形成方法包括形成多晶矽結構於鰭片結構上；形成磊晶區於鰭片結構上；以閘極結構替換多晶矽結構；形成接觸結構於磊晶區上；形成氣間隔物於閘極結構和接觸結構之間；形成間隔密封物於氣間隔物上；形成氣蓋物於閘極結構上；以及形成封蓋物於氣蓋物和間隔密封物上。
在一些實施例中，形成氣間隔物包括：沿著多晶矽結構的側壁形成犧牲間隔物；以及在替換多晶矽結構之後，移除犧牲間隔物。在一些實施例中，形成氣蓋物包括：形成犧牲蓋物於閘極結構和犧牲間隔物上；以及在形成間隔密封物之後，移除犧牲蓋物。在一些實施例中，形成氣蓋物包括：蝕刻閘極結構的頂部；在蝕刻閘極結構的頂部之後，形成犧牲蓋物於閘極結構上；薄化犧牲蓋物；以及在形成間隔密封物之後，移除薄化後的犧牲蓋物。在一些實施例中，半導體元件的形成方法更包括沿著多晶矽結構的側壁形成間隔物於磊晶區上。在一些實施例中，形成間隔密封物包括形成第一密封部於該氣間隔物上，以及第二密封部於該氣蓋物上。
以上揭露概述數個實施例之部件，以便在所屬技術領域中具有通常知識者可以更加理解本揭露的觀點。在所屬技術領域中具有通常知識者應理解，他們能輕易地以本揭露為基礎，設計或修改其他製程和結構，以達到與在此介紹的實施例相同之目的及∕或優勢。在所屬技術領域中具有通常知識者也應理解，此類等效的結構並無悖離本揭露的精神與範圍，且他們能在不違背本揭露之精神和範圍下，做各式各樣的改變、取代和替換。
100:半導體元件 102A:場效電晶體 102B:場效電晶體 103A:區域 103B:區域 106:基底 108:鰭片結構 108A:鰭片凹蝕區 108B:鰭片突出部 110:磊晶區 112:閘極結構 112A:高介電常數閘極介電層 112B:導電層 113A:第一內間隔物 113B:第二內間隔物 114:內間隔物 116:外間隔物 118:氣間隔物 120:氣蓋物 122:氣間隔密封物 122*:密封層 122c:圓角 122n:頸部 122s:縫隙 124:氣封蓋物 124n:頸部 124s:縫隙 126:源極∕汲極接觸結構 126A:源極∕汲極接觸插塞 126B:矽化物層 128:源極∕汲極蓋層 130:導孔結構 132:層間介電層 134:蝕刻停止層 136:淺溝槽隔離區 138:奈米結構通道區 140:間隔物 142:金屬線 144:介電層 200:方法 205:操作 210:操作 215:操作 220:操作 225:操作 230:操作 235:操作 240:操作 312:多晶矽結構 346:硬遮罩層 518:犧牲間隔物 720:犧牲蓋物 A-A:線段 B-B:線段 T1:厚度 T2:厚度 T3:厚度 T4:厚度 T5:厚度
以下將配合所附圖式詳述本揭露實施例的面向。應注意的是，依據在業界的標準做法，各種特徵並未按照比例繪製。事實上，可任意地放大或縮小各種部件的尺寸，以清楚地表現出本揭露實施例的特徵。 第1A圖是根據一些實施例，繪示具有氣間隔物和蓋結構的半導體元件的等距（isometric）示意圖。 第1B～1I圖是根據一些實施例，繪示具有氣間隔物和蓋結構的半導體元件的剖面示意圖。 第2圖是根據一些實施例，用以製造具有氣間隔物和蓋結構的半導體元件的方法流程圖。 第3A～3C、4A～4C、5A～5C、6A～6C、7A～7C、8A～8C、9A～9C、10A～10C、11A～11C、12A～12C、13A～13C、14A～14C、15A～15C、16A～16C、17A～17C、以及18A～18C圖是根據一些實施例，繪示具有氣間隔物和蓋結構的半導體元件在製造過程的各種階段的上視圖和剖面示意圖。
例示性的實施例將參考所附圖式詳述。在圖式中，類似參考符號一般表示相同、功能上近似、及∕或結構上近似的元件。
無
102A:場效電晶體
103A:區域
106:基底
108:鰭片結構
108A:鰭片凹蝕區
108B:鰭片突出部
110:磊晶區
112:閘極結構
112A:高介電常數閘極介電層
112B:導電層
113A:第一內間隔物
116:外間隔物
118:氣間隔物
120:氣蓋物
122:氣間隔密封物
124:氣封蓋物
126:源極/汲極接觸結構
126A:源極/汲極接觸插塞
126B:矽化物層
128:源極/汲極蓋層
130:導孔結構
134:蝕刻停止層
T1:厚度
T2:厚度

Claims (20)

  1. 一種半導體元件，包括： 一基底； 一鰭片結構，設置於該基底上，其中該鰭片結構包括一第一鰭部和一第二鰭部； 一源極∕汲極（source/drain, S/D）區，設置於該第一鰭部上； 一接觸結構，設置於該源極∕汲極區上； 一閘極結構，設置於該第二鰭部上； 一氣間隔物（air spacer），設置於該閘極結構的側壁和該接觸結構之間； 一封蓋物（cap seal），設置於該閘極結構上；以及 一氣蓋物（air cap），設置於該閘極結構的頂面和該封蓋物之間。
  2. 如請求項1之半導體元件，更包括一間隔密封物（spacer seal），設置於該封蓋物和該氣間隔物之間。
  3. 如請求項1之半導體元件，更包括一間隔密封物，設置於該封蓋物和該氣蓋物之間。
  4. 如請求項1之半導體元件，更包括一蝕刻停止層（etch stop layer, ESL），設置於該源極∕汲極區上並沿著該接觸結構的側壁，其中該氣間隔物係設置在該蝕刻停止層和該閘極結構的側壁之間。
  5. 如請求項1之半導體元件，更包括一間隔物，具有一第一間隔物部分，設置於該氣間隔物和該閘極結構之間，以及一第二間隔物部分，設置於該源極∕汲極區上。
  6. 如請求項1之半導體元件，更包括： 一導孔結構，設置於該接觸結構上；以及 一間隔密封物，設置於該氣間隔物上，其中該間隔密封物的頂面和該導孔結構實質上彼此共平面。
  7. 如請求項1之半導體元件，更包括： 一蓋層（capping layer），設置於該接觸結構上；以及 一間隔密封物，設置於該氣間隔物上，其中該間隔密封物和該蓋層的頂面實質上彼此共平面。
  8. 如請求項1之半導體元件，更包括一間隔密封物，設置於該閘極結構的側壁和該接觸結構之間，其中該間隔密封物圍繞該氣間隔物。
  9. 如請求項1之半導體元件，其中該氣間隔物的垂直尺寸大於該閘極結構的垂直尺寸。
  10. 如請求項1之半導體元件，其中該封蓋物和該接觸結構的頂面實質上彼此共平面。
  11. 一種半導體元件，包括： 一基底； 一鰭片結構，具有一第一鰭部和一第二鰭部，設置於該基底上； 一奈米結構通道區，設置於該第一鰭部上； 一全繞式閘極（gate-all-around, GAA）結構，圍繞該奈米結構通道區； 一源極∕汲極區，設置於該第二鰭部上； 一層間介電（interlayer dielectric, ILD）層，設置於該源極∕汲極區上； 一氣間隔物，設置於該閘極結構和該層間介電層之間； 一封蓋物，設置於該閘極結構上，其中該封蓋物和該層間介電層的頂面實質上彼此共平面；以及 一氣蓋物，設置於該閘極結構的頂面和該封蓋物之間。
  12. 如請求項11之半導體元件，更包括一間隔密封物，具有一第一密封部，設置於該封蓋物和該層間介電層之間，以及一第二密封部，設置於該封蓋物和該氣間隔物之間。
  13. 如請求項11之半導體元件，更包括一蝕刻停止層，沿著該層間介電層的側壁設置，其中該氣間隔物係設置在該蝕刻停止層和該閘極結構之間。
  14. 如請求項11之半導體元件，其中該氣蓋物的垂直尺寸大於該封蓋物的垂直尺寸。
  15. 一種半導體元件的形成方法，包括： 形成一多晶矽結構於一鰭片結構上； 形成一磊晶區於該鰭片結構上； 以一閘極結構替換該多晶矽結構； 形成一接觸結構於該磊晶區上； 形成一氣間隔物於該閘極結構和該接觸結構之間； 形成一間隔密封物於該氣間隔物上； 形成一氣蓋物於該閘極結構上；以及 形成一封蓋物於該氣蓋物和該間隔密封物上。
  16. 如請求項15之半導體元件的形成方法，其中形成該氣間隔物包括： 沿著該多晶矽結構的側壁形成一犧牲間隔物；以及 在替換該多晶矽結構之後，移除該犧牲間隔物。
  17. 如請求項16之半導體元件的形成方法，其中形成該氣蓋物包括： 形成一犧牲蓋物於該閘極結構和該犧牲間隔物上；以及 在形成該間隔密封物之後，移除該犧牲蓋物。
  18. 如請求項15之半導體元件的形成方法，其中形成該氣蓋物包括： 蝕刻該閘極結構的頂部； 在蝕刻該閘極結構的頂部之後，形成一犧牲蓋物於該閘極結構上； 薄化該犧牲蓋物；以及 在形成該間隔密封物之後，移除薄化後的該犧牲蓋物。
  19. 如請求項15之半導體元件的形成方法，更包括沿著該多晶矽結構的側壁形成一間隔物於該磊晶區上。
  20. 如請求項15之半導體元件的形成方法，其中形成該間隔密封物包括形成一第一密封部於該氣間隔物上，以及一第二密封部於該氣蓋物上。
TW110110792A 2020-03-30 2021-03-25 半導體元件及其形成方法 TWI804831B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063002036P 2020-03-30 2020-03-30
US63/002,036 2020-03-30
US17/006,167 2020-08-28
US17/006,167 US11563001B2 (en) 2020-03-30 2020-08-28 Air spacer and capping structures in semiconductor devices

Publications (2)

Publication Number Publication Date
TW202205618A true TW202205618A (zh) 2022-02-01
TWI804831B TWI804831B (zh) 2023-06-11

Family

ID=76508468

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110110792A TWI804831B (zh) 2020-03-30 2021-03-25 半導體元件及其形成方法

Country Status (4)

Country Link
US (1) US20230154921A1 (zh)
CN (1) CN113054020A (zh)
DE (1) DE102020123264B4 (zh)
TW (1) TWI804831B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220127418A (ko) * 2021-03-10 2022-09-20 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723272B2 (en) * 2011-10-04 2014-05-13 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device and method of manufacturing same
KR101887414B1 (ko) * 2012-03-20 2018-08-10 삼성전자 주식회사 반도체 장치 및 그 제조 방법
CN105489490B (zh) * 2014-09-17 2020-03-17 联华电子股份有限公司 半导体元件及其制作方法
US9559184B2 (en) * 2015-06-15 2017-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Devices including gate spacer with gap or void and methods of forming the same
US9496363B1 (en) * 2015-10-14 2016-11-15 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET isolation structure and method for fabricating the same
US9362355B1 (en) 2015-11-13 2016-06-07 International Business Machines Corporation Nanosheet MOSFET with full-height air-gap spacer
US9953875B1 (en) * 2016-11-30 2018-04-24 Taiwan Semiconductor Manufacturing Company Contact resistance control in epitaxial structures of finFET
US20180366553A1 (en) * 2017-06-15 2018-12-20 Globalfoundries Inc. Methods of forming an air gap adjacent a gate structure of a finfet device and the resulting devices
US10541319B2 (en) * 2017-08-30 2020-01-21 Taiwan Semiconductor Manufacturing Co., Ltd. Fin structures having varied fin heights for semiconductor device
US10504782B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same
US10340384B2 (en) * 2017-11-30 2019-07-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing fin field-effect transistor device
TWI705529B (zh) * 2018-02-15 2020-09-21 美商應用材料股份有限公司 空氣間隙形成處理
US10861953B2 (en) * 2018-04-30 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Air spacers in transistors and methods forming same
US10347456B1 (en) * 2018-06-11 2019-07-09 International Business Machines Corporation Vertical vacuum channel transistor with minimized air gap between tip and gate
US10510861B1 (en) * 2018-06-15 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Gaseous spacer and methods of forming same
US11694933B2 (en) * 2018-06-28 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming metal gate spacer
US10811515B2 (en) * 2018-09-18 2020-10-20 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating semiconductor devices having air-gap spacers

Also Published As

Publication number Publication date
DE102020123264B4 (de) 2022-11-10
CN113054020A (zh) 2021-06-29
TWI804831B (zh) 2023-06-11
DE102020123264A1 (de) 2021-09-30
US20230154921A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US10177237B2 (en) Etch stop for airgap protection
TWI710062B (zh) 切割金屬閘極之方法
TWI662627B (zh) 半導體裝置及其形成方法
US9425316B2 (en) Source/drain contacts for non-planar transistors
TWI808130B (zh) 半導體裝置及其製造方法
TW201732894A (zh) 半導體裝置及其製造方法
TWI737296B (zh) 半導體裝置及其製造方法
TW202111947A (zh) 半導體裝置
TW201724523A (zh) 半導體元件及其製造方法
US20230154921A1 (en) Air spacer and capping structures in semiconductor devices
KR102555617B1 (ko) 반도체 디바이스에서의 에어 스페이서 및 캡핑 구조체
US20220285512A1 (en) Semiconductor Device With Gate Isolation Features And Fabrication Method Of The Same
US11476342B1 (en) Semiconductor device with improved source and drain contact area and methods of fabrication thereof
TW202243260A (zh) 半導體結構
US20230268403A1 (en) Semiconductor device having front side and back side source/drain contacts
US20230009852A1 (en) Semiconductor devices and methods of manufacturing the same
TWI711073B (zh) 半導體裝置的製造方法及半導體裝置
US11876117B2 (en) Field effect transistor with reduced parasitic capacitance and resistance
US11942478B2 (en) Semiconductor device structure and methods of forming the same
US20240014256A1 (en) Threshold voltage modulation by gate height variation
US20240055502A1 (en) Semiconductor device and formation method thereof
CN116978935A (zh) 半导体结构及其形成方法
TW202310163A (zh) 半導體裝置的製造方法
TW202308168A (zh) 半導體裝置
TW202320330A (zh) 半導體裝置及其製造方法