DE102020119445A1 - Halbleitervorrichtungsstruktur und deren Herstellungsverfahren - Google Patents

Halbleitervorrichtungsstruktur und deren Herstellungsverfahren Download PDF

Info

Publication number
DE102020119445A1
DE102020119445A1 DE102020119445.5A DE102020119445A DE102020119445A1 DE 102020119445 A1 DE102020119445 A1 DE 102020119445A1 DE 102020119445 A DE102020119445 A DE 102020119445A DE 102020119445 A1 DE102020119445 A1 DE 102020119445A1
Authority
DE
Germany
Prior art keywords
nanostructure
inner spacer
semiconductor device
device structure
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020119445.5A
Other languages
English (en)
Inventor
Sai-Hooi Yeong
Chi-On CHUI
Chien-Ning YAO
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020119445A1 publication Critical patent/DE102020119445A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtungsstruktur wird bereitgestellt. Die Halbleitervorrichtungsstruktur umfasst ein Substrat mit einer Basis und einer Finne über der Basis. Die Halbleitervorrichtungsstruktur umfasst einen Gatestapel, der um einen oberen Abschnitt der Finne gewickelt ist. Die Halbleitervorrichtungsstruktur umfasst eine erste Nanostruktur über der Finne, die durch den Gatestapel verläuft. Die Halbleitervorrichtungsstruktur umfasst eine zweite Nanostruktur über der ersten Nanostruktur, die durch den Gatestapel verläuft. Die Halbleitervorrichtungsstruktur umfasst eine Stressorstruktur über der Finne und ist mit der ersten Nanostruktur und der zweiten Nanostruktur verbunden. Die Halbleitervorrichtungsstruktur enthält einen ersten inneren Abstandshalter zwischen dem ersten Abschnitt und der Stressorstruktur. Die Halbleitervorrichtungsstruktur enthält einen zweiten inneren Abstandshalter zwischen dem zweiten Abschnitt und der Stressorstruktur.

Description

  • TECHNISCHER HINTERGRUND
  • Die Industrie für integrierte Halbleiterschaltungen (IC) hat ein rasantes Wachstum erfahren. Technologische Fortschritte bei IC-Materialien und -Design haben Generationen von ICs hervorgebracht. Jede Generation hat kleinere und komplexere Schaltungen als die jeweils vorhergehende Generation. Diese Fortschritte haben jedoch die Komplexität bei der Verarbeitung und Herstellung von ICs erhöht.
  • Im Laufe der IC-Evolution hat die funktionale Dichte (d.h. die Anzahl der miteinander verbundenen Vorrichtungen pro Chipfläche) im Allgemeinen zugenommen, während die geometrische Größe (d.h. die kleinste Komponente (oder die kleinste Leitung), die mit einem Fertigungsprozess hergestellt werden kann) abgenommen hat. Dieser Verkleinerungsprozess bietet im Allgemeinen Vorteile, indem er die Produktionseffizienz erhöht und die damit verbundenen Kosten senkt.
  • Da jedoch die Größe der Merkmale immer weiter abnimmt, werden die Herstellungsprozesse immer schwieriger. Daher ist es eine Herausforderung, zuverlässige Halbleitervorrichtungen in immer kleineren Größen herzustellen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den begleitenden Abbildungen gelesen werden. Es ist zu beachten, dass gemäß der üblichen Praxis in der Branche verschiedene Merkmale nicht maßstabsgetreu dargestellt werden. Vielmehr können die Dimensionen der verschiedenen Merkmale aus Gründen der Klarheit der Diskussion willkürlich vergrößert oder verkleinert werden.
    • 1A-1F sind Querschnittsansichten der verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 1A-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 1A gemäß einigen Ausführungsformen.
    • 1F-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 1F gemäß einigen Ausführungsformen.
    • 1F-2 ist eine Querschnittsansicht, die die Struktur des Halbleitervorrichtung entlang einer Schnittlinie 1F-2-1F-2' in 1F-1 gemäß einigen Ausführungsformen veranschaulicht.
    • 2A-2E sind Querschnittsansichten von verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 2E-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 2E gemäß einigen Ausführungsformen.
    • 2E-2 ist eine Querschnittsansicht, die die Struktur des Halbleitervorrichtung entlang einer Schnittlinie 2E-2-2E-2' in 2E-1 gemäß einigen Ausführungsformen veranschaulicht.
    • 3A-3D sind Querschnittsansichten von verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 3D-1 ist eine perspektivische Ansicht der Halbleiterbauteilstruktur in 3D gemäß einigen Ausführungsformen.
    • 3D-2 ist eine Querschnittsansicht, die die Struktur des Halbleitervorrichtung entlang einer Schnittlinie 3D-2-3D-2' in 3D-1 gemäß einigen Ausführungsformen veranschaulicht.
    • 4A-4C sind Querschnittsansichten von verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 4C-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 4C gemäß einigen Ausführungsformen.
    • 4C-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 4C-2-4C-2' in 4C-1 gemäß einigen Ausführungsformen veranschaulicht.
    • 5A-5D sind Querschnittsansichten von verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 5D-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 5D gemäß einigen Ausführungsformen.
    • 5D-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 5D-2-5D-2' in 5D-1 gemäß einigen Ausführungsformen veranschaulicht.
    • Die 6A-6C sind Querschnittsansichten von verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen.
    • 6C-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 6C gemäß einigen Ausführungsformen.
    • 6C-2 ist eine Querschnittsansicht, die die Struktur des Halbleitervorrichtung entlang einer Schnittlinie 6C-2-6C-2' in 6C-1 gemäß einigen Ausführungsformen veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung enthält viele verschiedene Ausführungsformen oder Beispiele für die Implementierung verschiedener Merkmale des bereitgestellten Gegenstands. Um die vorliegende Offenbarung zu vereinfachen, werden im Folgenden spezifische Beispiele für Komponenten und Anordnungen beschrieben. Es handelt sich dabei natürlich nur um Beispiele, die nicht einschränkend sein sollen. Zum Beispiel kann die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung Ausführungsformen umfassen, in denen das erste und das zweite Merkmal in direktem Kontakt gebildet werden, und kann auch Ausführungsformen umfassen, in denen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal gebildet sein können, so dass das erste und das zweite Merkmal möglicherweise nicht in direktem Kontakt stehen. Ferner können in den verschiedenen Beispielen in der vorliegenden Offenbarung Bezugszeichen wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schreibt an sich keine Beziehung zwischen den verschiedenen Ausführungsformen und/oder Konfigurationen vor, die hierin diskutiert sind.
  • Ferner können hier der Einfachheit halber räumlich relative Begriffe wie „unten“, „unter“, „unterhalb“, „oben“, „über“, „oberhalb“ und dergleichen verwendet werden, um die Beziehung eines Elements oder Merkmals zu einem oder mehreren anderen Elementen oder Merkmal(en) zu beschreiben, wie in den Zeichnungen dargestellt. Die räumlich relativen Begriffe sollen zusätzlich zu der in den Zeichnungen dargestellten Ausrichtung verschiedene Ausrichtungen der in Gebrauch oder Betrieb befindlichen Einrichtung umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen), und die hier verwendeten räumlich relativen Deskriptoren können ebenfalls entsprechend interpretiert werden.
  • Der Begriff „im Wesentlichen“ in der Beschreibung, wie z.B. in „im Wesentlichen flach“ oder in „im Wesentlichen koplanar“ usw., wird von einem Fachmann zu verstehen sein. In einigen Ausführungsformen kann das Adjektiv „im Wesentlichen (substanziell)“ entfernt sein. Gegebenenfalls kann der Begriff „im Wesentlichen“ auch Ausführungsformen mit „vollständig“, „ganz“, „alle“ usw. umfassen. Gegebenenfalls kann sich der Begriff „im Wesentlichen“ auch auf 90% oder höher beziehen, wie z.B. 95% oder höher, insbesondere 99% oder höher, einschließlich 100%. Ferner sind Begriffe wie „im Wesentlichen parallel“ oder „im Wesentlichen senkrecht“ so auszulegen, dass sie unbedeutende Abweichungen von der angegebenen Anordnung nicht ausschließen und können z.B. Abweichungen von bis zu 10° einschließen. Das Wort „im Wesentlichen“ schließt „vollständig“ nicht aus, z.B. kann eine Zusammensetzung, die „im Wesentlichen frei“ von Y ist, vollständig frei von Y sein.
  • Begriffe wie „etwa“ in Verbindung mit einem bestimmten Abstand oder einer bestimmten Größe sind so zu interpretieren, dass unbedeutende Abweichungen von dem angegebenen Abstand oder der angegebenen Größe nicht ausgeschlossen sind und können z.B. Abweichungen von bis zu 10% aufweisen. Der Begriff „etwa“ in Verbindung mit einem Zahlenwert x kann x ±5 oder 10% bedeuten.
  • Einige Ausführungsformen der Offenbarung werden beschrieben. Zusätzliche Operationen können vor, während und/oder nach den in diesen Ausführungsformen beschriebenen Stadien durchgeführt werden. Einige der beschriebenen Stadien können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. Zusätzliche Merkmale können der Struktur der Halbleitervorrichtungen hinzugefügt werden. Einige der nachfolgend beschriebenen Merkmale können für verschiedene Ausführungsformen ersetzt oder eliminiert werden. Obwohl hierin einige Ausführungsformen mit Vorgängen, die in einer bestimmten Reihenfolge ausgeführt werden, erläutert sind, können diese Vorgänge in einer anderen logischen Reihenfolge ausgeführt werden.
  • Die Gate-All-Round-Transistorstrukturen (GAA-Transistorstrukturen) können mit jeder geeigneten Verfahren strukturiert werden. Beispielsweise können die Strukturen mit einem oder mehreren Photolithographieprozessen einschließlich Doppel- oder Mehrfachstrukturierungsprozessen strukturiert werden. Im Allgemeinen werden bei Doppel- oder Mehrfachstrukturierungsprozessen Photolithographie und selbstausrichtende Prozesse kombiniert, wodurch Strukturen erzeugt werden können, die z.B. kleinere Zwischenabstände (pitches) aufweisen, als sie sonst mit einem einzigen, direkten Photolithographieprozess erhalten werden können. In einer Ausführungsform wird beispielsweise eine Opferschicht über einem Substrat gebildet und mittels eines Photolithographieprozesses strukturiert. Abstandshalter werden mittels eines selbstausrichtenden Prozesses entlang der strukturierten Opferschicht gebildet. Die Opferschicht wird dann entfernt, und die verbleibenden Abstandshalter können dann zur Strukturierung der GAA-Struktur verwendet werden.
  • 1A-1F sind Querschnittsansichten verschiedener Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. 1A-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 1A gemäß einigen Ausführungsformen.
  • Wie in 1A und 1A-1 dargestellt, wird ein Substrat 110 gemäß einigen Ausführungsformen bereitgestellt. Das Substrat 110 weist gemäß einigen Ausführungsformen eine Basis 112 und eine Finne 114 über der Basis 112 auf. Das Substrat 110 weist zum Beispiel ein Halbleitersubstrat auf. Das Substrat 110 umfasst z.B. einen Halbleiterwafer (wie eine Siliziumwafer) oder einen Abschnitt eines Halbleiterwafers.
  • In einigen Ausführungsformen enthält das Substrat 110 ein elementares Halbleitermaterial, das Silizium oder Germanium in einer monokristallinen Struktur, einer polykristallinen Struktur oder einer amorphen Struktur enthält. In einigen anderen Ausführungsformen enthält das Substrat 110 einen Verbindungshalbleiter, wie z.B. Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einem Legierungshalbleiter, wie z.B. SiGe oder GaAsP, oder einer Kombination hiervon. Das Substrat 110 kann auch Mehrschicht-Halbleiter, Halbleiter auf Isolator (SOI) (wie z.B. Silizium auf Isolator oder Germanium auf Isolator) oder eine Kombination hiervon aufweisen.
  • In einigen Ausführungsformen ist das Substrat 110 ein Vorrichtungswafer, der verschiedene Vorrichtungen aufweist. In einigen Ausführungsformen werden die verschiedenen Vorrichtungselemente in und/oder über dem Substrat 110 ausgebildet. Zwecks der Einfachheit und Klarheit sind die Vorrichtungen nicht in den Zeichnungen dargestellt. Beispiele für die verschiedenen Vorrichtungselemente sind aktive Vorrichtungen, passive Vorrichtungen, andere geeignete Elemente oder eine Kombination hiervon. Zu den aktiven Vorrichtungen können Transistoren oder Dioden (nicht abgebildet) gehören, die auf einer Oberfläche des Substrats 110 ausgebildet sind. Zu den passiven Vorrichtungen gehören Widerstände, Kondensatoren oder andere geeignete passive Vorrichtungen.
  • Die Transistoren können z.B. um Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET), komplementäre Metalloxidhalbleiter-Transistoren (CMOS), Bipolarübergangstransistoren (BJT), Hochspannungstransistoren, Hochfrequenztransistoren, p-Kanal- und/oder n-Kanal-Feldeffekttransistoren (PFETs/NFETs) usw. sein.
  • Verschiedene Prozesse, wie z.B. Front-End-of-Line-Halbleiterherstellungsverfahren (FEOL-Halbleiterherstellungsverfahren), werden durchgeführt, um die verschiedenen Vorrichtungen zu bilden. Die FEOL-Halbleiterherstellungsprozesse können Abscheiden, Ätzen, Implantation, Photolithographie, Tempern, Planarisierung, einen oder mehrere andere anwendbare Prozesse oder eine Kombination hiervon umfassen.
  • Bei einigen Ausführungsformen werden Isolationsmerkmale (nicht abgebildet) in dem Substrat 110 gebildet. Die Isolationsmerkmale werden verwendet, um aktive Bereiche zu definieren und verschiedene Vorrichtungselemente elektrisch zu isolieren, die in und/oder über dem Substrat 110 in den aktiven Bereichen ausgebildet sind. In einigen Ausführungsformen weisen die Isolationsmerkmale STI-Merkmale (shallow trench isolation features), LOCOS-Merkmale (local oxidation of silicon features), andere geeignete Isolationsmerkmale oder eine Kombination hiervon.
  • Wie in 1A und 1A-1 dargestellt, wird ein Nanostrukturstapel 120 über der Finne 114 gemäß einigen Ausführungsformen gebildet. Gemäß einigen Ausführungsformen weist der Nanostrukturstapel 120 die Nanostrukturen 121, 122, 123, 124, 125, 126, 127 und 128 auf.
  • Gemäß einigen Ausführungsformen sind die Nanostrukturen 121, 122, 123, 124, 125, 126, 127 und 128 nacheinander (sequentiell) über der Finne 114 gestapelt. Gemäß einigen Ausführungsformen weisen die Nanostrukturen 121, 122, 123, 124, 125, 126, 127 und 128 Nanodrähte oder Nanoblätter auf.
  • Gemäß einigen Ausführungsformen sind die Nanostrukturen 121, 123, 125 und 127 sind aus demselben ersten Material gebildet. Gemäß einigen Ausführungsformen ist das erste Material verschieden von dem Material des Substrats 110. Gemäß einigen Ausführungsformen enthält das erste Material ein elementares Halbleitermaterial einschließlich Silizium oder Germanium in einer monokristallinen Struktur, einer polykristallinen Struktur oder einer amorphen Struktur.
  • Gemäß einigen Ausführungsformen enthält das erste Material umfasst einen Verbindungshalbleiter, wie Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einen Legierungshalbleiter, wie SiGe oder GaAsP, oder eine Kombination hiervon.
  • Gemäß einigen Ausführungsformen sind die Nanostrukturen 122, 124, 126 und 128 aus demselben zweiten Material gebildet. Gemäß einigen Ausführungsformen ist das zweite Material verschieden von dem ersten Material. Gemäß einigen Ausführungsformen ist das zweite Material das gleiche wie das Material des Substrats 110. Gemäß einigen Ausführungsformen enthält das zweite Material ein elementares Halbleitermaterial einschließlich Silizium oder Germanium in einer monokristallinen Struktur, einer polykristallinen Struktur oder einer amorphen Struktur.
  • Gemäß einigen Ausführungsformen enthält das zweite Material einen Verbindungshalbleiter, wie z.B. Siliziumkarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid, einen Legierungshalbleiter, wie z.B. SiGe oder GaAsP, oder eine Kombination hiervon.
  • Wie in 1A und 1A-1 dargestellt, wird gemäß einigen Ausführungsformen eine Isolationsschicht 130 über der Basis 112 gebildet. Gemäß einigen Ausführungsformen ist die Finne 114 teilweise in die Isolationsschicht 130 eingebettet. Gemäß einigen Ausführungsformen ist die Finne 114 von der Isolierschicht 130 umgeben.
  • Gemäß einigen Ausführungsformen enthält die Isolationsschicht 130 ein dielektrisches Material, wie z.B. ein oxidhaltiges Material (z.B. Siliziumoxid), ein oxynitridhaltiges Material (z.B. Siliziumoxynitrid), ein Low-k-Material (mit niedrige Dielektrizitätskonstante), einem porösen dielektrischen Material, Glas oder einer Kombination hiervon. Gemäß einigen Ausführungsformen enthält das Glas Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), fluoriertes Silikatglas (FSG) oder eine Kombination hiervon.
  • Gemäß einigen Ausführungsformen wird die Isolationsschicht 130 durch ein Abscheideverfahren oder ein Aufschleuderverfahren und ein chemisch-mechanisches Polierverfahren und ein Rückätzverfahren gebildet. Gemäß einigen Ausführungsformen umfasst das Abscheidungsverfahren ein chemisches Dampfabscheidungsverfahren (CVD), ein chemisches Dampfabscheidungsverfahren mit hochdichtem Plasma (HDPCVD), ein fließfähiges chemisches Dampfabscheidungsverfahren (FCVD), ein Kathodenzerstäubungsverfahren oder eine Kombination hiervon.
  • Wie in 1A und 1A-1 dargestellt, werden die Gatestapels 140 gemäß einigen Ausführungsformen über dem Nanostrukturstapel 120, der Finne 114 und der Isolationsschicht 130 gebildet. Zwecks der Einfachheit ist in 1A-1 nur einer der Gatestapels 140 gemäß einigen Ausführungsformen dargestellt. Wie in 1A dargestellt befinden sich Gräben T zwischen den angrenzenden Gatestapeln 140 gemäß einigen Ausführungsformen, um die angrenzenden Gatestapel 140 voneinander zu trennen.
  • Gemäß einigen Ausführungsformen weist jeder Gatestapel 140 eine Gatedielektrikumschicht 142 und eine Gateelektrode 144. Gemäß einigen Ausführungsformen liegt die Gateelektrode 144 über der Gatedielektrikumschicht 142. Gemäß einigen Ausführungsformen liegt die Gatedielektrikumschicht 142 zwischen der Gateelektrode 144 und dem Nanostrukturstapel 120.
  • Gemäß einigen Ausführungsformen ist die Gatedielektrikumschicht 142 ferner zwischen der Gateelektrode 144 und der Finne 114 angeordnet. Gemäß einigen Ausführungsformen ist die Gatedielektrikumschicht 142 zwischen der Gateelektrode 144 und der Isolationsschicht 130 angeordnet.
  • Gemäß einigen Ausführungsformen enthält die Gatedielektrikumschicht 142 ein oxidhaltiges Material wie Siliziumoxid. Gemäß einigen Ausführungsformen wird die Gatedielektrikumschicht 142 mittels eines chemischen Dampfphasenabscheideverfahrens und eines Ätzverfahrens hergestellt. Gemäß einigen Ausführungsformen enthält die Gateelektrode 144 ein Halbleitermaterial wie z.B. Polysilizium. Gemäß einigen Ausführungsformen wird die Gateelektrode 144 mittels eines chemischen Dampfabscheidungsverfahrens und eines Ätzverfahrens hergestellt.
  • Wie in 1A und 1A-1 dargestellt wird gemäß einigen Ausführungsformen eine Maskenschicht 150 über den Gate Stacks 140 gebildet. Gemäß einigen Ausführungsformen enthält die Maskenschicht 150 ein Material, das verschieden von den Materialien der Gatestapels 140 ist. Gemäß einigen Ausführungsformen enthält die Maskenschicht 150 Nitride (z.B. Siliziumnitrid) oder Oxynitrid (z.B. Siliziumoxynitrid).
  • Wie in 1A und 1A-1 dargestellt wird gemäß einigen Ausführungsformen eine Abstandshalterstruktur 160 über den Seitenwänden 142a, 144a und 152 der Gatedielektrikumschicht 142, der Gateelektrode 144 und der Maskenschicht 150 gebildet. Gemäß einigen Ausführungsformen umgibt die Abstandsstruktur 160 den Gatestapel 140 und die Maskenschicht 150. Gemäß einigen Ausführungsformen ist die Abstandhalterstruktur 160 wird nach einigen Ausführungsbeispielen über dem Nanostrukturstapel 120, der Finnenstruktur 114 und der Isolationsschicht 130 positioniert.
  • Gemäß einigen Ausführungsformen weist die Abstandsstruktur 160 die Abstandhalterschichten 162 und 164 auf. Gemäß einigen Ausführungsformen liegt die Abstandhalterschicht 162 zwischen der Abstandhalterschicht 164 und dem Gatestapel 140. Gemäß einigen Ausführungsformen liegt die Abstandshalterschicht 162 ferner zwischen der Abstandshalterschicht 164 und der Maskenschicht 150. Gemäß einigen Ausführungsformen sind die Abstandhalterschichten 162 und 164 aus verschiedenen Materialien gebildet. In einigen anderen Ausführungsformen sind die Abstandhalterschichten 162 und 164 aus dem gleichen Material gebildet.
  • Gemäß einigen Ausführungsformen enthalten die Abstandhalterschichten 162 und 164 isolierende Materialien wie Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid oder Siliziumkarbid. Gemäß einigen Ausführungsformen sind die Distanzschichten 162 und 164 aus einem anderen Material gebildet als der Gatestapel 140 und die Maskenschicht 150. Gemäß einigen Ausführungsformen umfasst das Bilden der Abstandhalterschichten 162 und 164 Abscheidungsprozesse und einen anisotropen Ätzprozess.
  • Wie in 1B dargestellt, werden gemäß einigen Ausführungsformen Abschnitte des Nanostrukturstapels 120 entfernt, die nicht von den Gatestapeln 140 und der Abstandshalterstruktur 160 bedeckt sind. Gemäß einigen Ausführungsformen bildet der Entfernungsprozess Gräben 120a in dem Nanostrukturstapel 120 und in der Finne 114.
  • Gemäß einigen Ausführungsformen weist jeder Graben 120a eine Breite W120a auf, die zu der Finne 114 hin abnimmt. Gemäß einigen Ausführungsformen ist die Breite W120a entlang einer Längsachse 114a der Finne 114 gemessen. Gemäß einigen Ausführungsformen sind die in 1A-1F, 2A-2E, 3A-3D, 4A-4C, 5A-5D und 6A-6C gezeigten Breiten entlang der Längsachse 114a der Finne 114 gemessen. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess. Gemäß einigen Ausführungsformen umfasst der Ätzprozess einen anisotropen Ätzprozess, wie z.B. einen Trockenätzprozess.
  • Wie in 1C dargestellt, werden gemäß einigen Ausführungsformen die Endabschnitte der Nanostrukturen 121, 123, 125 und 127 durch die Gräben 120a und T entfernt. Gemäß einigen Ausführungsformen werden Ausnehmungen R1, R2, R3 und R4 durch den Entfernungsvorgang in dem Nanostrukturstapel 120. Gemäß einigen Ausführungsformen liegt die Ausnehmung R1 zwischen der Finne 114 und der Nanostruktur 122.
  • Gemäß einigen Ausführungsformen liegt die Ausnehmung R2 zwischen den Nanostrukturen 122 und 124. Gemäß einigen Ausführungsformen liegt die Ausnehmung R3 zwischen den Nanostrukturen 124 und 126. Gemäß einigen Ausführungsformen liegt die Ausnehmung R4 zwischen den Nanostrukturen 126 und 128. Gemäß einigen Ausführungsformen umfasst der Abtragungsprozess einen Ätzprozess wie z.B. einen Trocken- oder Nassätzprozess.
  • Wie in 1C dargestellt wird gemäß einigen Ausführungsformen eine innere Abstandhaltermaterialschicht 170 über der Maskenschicht 150, der Abstandhalterstruktur 160, dem Nanostrukturstapel 120 und der Finne 114 gebildet. Gemäß einigen Ausführungsformen werden die Ausnehmungen R1, R2, R3 und R4 mit der inneren Abstandhaltermaterialschicht 170 gefüllt. Gemäß einigen Ausführungsformen kontaktiert die innere Abstandhaltermaterialschicht 170 die Seitenwände 121a, 123a, 125a und 127a der Nanostrukturen 121, 123, 125 und 127 direkt.
  • Gemäß einigen Ausführungsformen enthält die innere Abstandhaltermaterialschicht 170 ein isolierendes Material, wie z.B. ein oxidhaltiges Material (z.B. Siliziumoxid), ein nitridhaltiges Material (z.B. Siliziumnitrid), ein oxynitridhaltiges Material (z.B, Siliziumoxynitrid), ein karbidhaltiges Material (z.B. Siliziumcarbid), ein High-k-Material (z.B. HfO2, ZrO2, HfZrO2 oder Al2O3) oder ein Low-k-Material.
  • Gemäß einigen Ausführungsformen bezeichnet der Begriff „High-k-Material“ ein Material mit einer Dielektrizitätskonstante, die größer als die Dielektrizitätskonstante von Siliziumdioxid ist. Gemäß einigen Ausführungsformen bezeichnet der Begriff „Low-k-Material“ ein Material mit einer Dielektrizitätskonstante, die kleiner als die Dielektrizitätskonstante von Siliziumdioxid ist. Gemäß einigen Ausführungsformen wird die innere Abstandsmaterialschicht 170 durch ein Abscheidungsprozess wie ein physikalisches Dampfphasenabscheideverfahren, ein chemisches Dampfphasenabscheideverfahren, ein Atomlagenabscheidungsverfahren oder dergleichen gebildet.
  • Wie in 1D gezeigt werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandhaltermaterialschicht 170 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandhalter 172, 174, 176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden. Gemäß einigen Ausführungsformen weist der innere Abstandshalter 172 (oder die Ausnehmung R1) die Breite W172 auf.
  • Gemäß einigen Ausführungsformen weist der innere Abstandhalter 174 (oder die Ausnehmung R2) die Breite W174 auf. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 176 (oder die Ausnehmung R3) eine Breite W176 auf. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 178 (oder die Ausnehmung R4) eine Breite W178 auf.
  • Gemäß einigen Ausführungsformen ist die Breite W172 größer als die Breite W174. Das heißt, der innere Abstandhalter 172 (oder die Ausnehmung R1) ist gemäß einigen Ausführungsformen breiter als der innere Abstandhalter 174 (oder die Ausnehmung R2). Gemäß einigen Ausführungsformen ist die Breite W174 größer als die Breite W176 oder W178. Das heißt, der innere Abstandshalter 174 (oder die Ausnehmung R2) ist gemäß einigen Ausführungsformen breiter als der innere Abstandshalter 176 oder 178 (oder die Ausnehmung R3 oder R4).
  • Gemäß einigen Ausführungsformen ist die Breite W176 im Wesentlichen gleich der Breite W178. Gemäß einigen Ausführungsformen ist die Breite W172 in einem Bereich von etwa 4 nm bis etwa 14 nm. Gemäß einigen Ausführungsformen ist die Breite W174 in einem Bereich von etwa 3 nm bis etwa 12 nm. Gemäß einigen Ausführungsformen ist die Breite W176 in einem Bereich von etwa 2 nm bis etwa 10 nm. Gemäß einigen Ausführungsformen ist die Breite W178 in einem Bereich von etwa 2 nm bis etwa 10 nm.
  • In einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des inneren Abstandshalters 178, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, der Nanostruktur 122 und des inneren Abstandshalters 172 und eine Oberfläche 116 des Substrats 110 zusammen eine durchgehende Innenwand des Grabens 120a.
  • Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und die Fläche 116 mit den benachbarten Seitenwänden 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der benachbarten Fläche 116. Gemäß einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und die benachbarte Fläche 116 zusammen eine durchgehende gekrümmte Innenwand des Grabens 120a. Gemäß einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a zusammen eine durchgehende gekrümmte Seitenwand.
  • Wie in 1E dargestellt werden gemäß einigen Ausführungsformen Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Gemäß einigen Ausführungsformen stehen die Stressor-Strukturen 180 in direktem Kontakt mit den Nanostrukturen 122, 124, 126 und 128, den inneren Abstandshaltern 172, 174, 176 und 178 und dem Substrat 110. Gemäß einigen Ausführungsformen weist jede Stressorstruktur 180 eine Breite W180 auf, die zu dem Substrat 110 hin abnimmt.
  • Gemäß einigen Ausführungsformen enthalten die Stressorstrukturen 180 ein Halbleitermaterial (z.B. Siliziumgermanium) mit P-Dotierungen, wie z.B. ein Element der Gruppe IIIA. Das Element der Gruppe IIIA enthält Bor oder ein anderes geeignetes Material.
  • Gemäß einigen anderen Ausführungsformen enthalten die Stressorstrukturen 180 ein Halbleitermaterial (z.B. Silizium) mit N-Typ-Dotierstoffen, wie z.B. ein Element der Gruppe VA. Das Element der Gruppe VA enthält Phosphor (P), Antimon (Sb) oder ein anderes geeignetes Material der Gruppe VA. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mittels eines Epitaxieprozesses gebildet.
  • Wie in 1E dargestellt wird gemäß einigen Ausführungsformen eine dielektrische Schicht 190 über den Stressorstrukturen 180 gebildet. Gemäß einigen Ausführungsformen enthält die dielektrische Schicht 190 ein dielektrisches Material, wie z.B. ein oxidhaltiges Material (z.B. Siliziumoxid), ein oxynitridhaltiges Material (z.B. Siliziumoxynitrid), ein Low-k-Material, ein poröses dielektrisches Material, Glas oder eine Kombination hiervon.
  • Gemäß einigen Ausführungsformen enthält das Glas Borosilikatglas (BSG), Phosphorsilikatglas (PSG), Borphosphorsilikatglas (BPSG), Fluorsilikatglas (FSG) oder eine Kombination hiervon. Gemäß einigen Ausführungsformen wird die dielektrische Schicht 190 durch ein Abscheidungsverfahren (z.B. ein chemisches Dampfphasenabscheideverfahren) und ein Planarisierungsverfahren (z.B. ein chemisch-mechanisches Polierverfahren) gebildet.
  • Wie in 1E und 1F dargestellt werden gemäß einigen Ausführungsformen die Gatestapel 140 und die Maskenschicht 150 entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandhalterstruktur 160. Wie in 1E und 1F dargestellt werden gemäß einigen Ausführungsformen die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess zum Entfernen der Gatestapel 140, der Maskenschicht 150 und der Nanostrukturen 121, 123, 125 und 127 einen Ätzprozess wie einen Nass- oder Trockenätzprozess.
  • 1F-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 1F gemäß einigen Ausführungsformen. 1F-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 1F-2-1F-2' in 1F-1 gemäß einigen Ausführungsbeispielen veranschaulicht.
  • Wie in 1F, 1F-1 und 1F-2 dargestellt wird gemäß einigen Ausführungsformen ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 100 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen weist der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 und die Innenwände und eine Bodenfläche des Grabens 166. Die Gatedielektrikumschicht 212 enthält ein High-k-Material, wie z.B. HfO2, ZrO2., HfZrO2 oder Al2O3. Die Gatedielektrikumschicht 212 wird mittels eines Atomlagenabscheidungsprozesses oder eines anderen geeigneten Prozesses gebildet.
  • Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen enthält die Austrittsarbeitsmetallschicht 214 TiN, TaN, TiSiN oder ein anderes geeignetes leitfähiges Material. Die Austrittsarbeitsmetallschicht 214 wird mittels eines Atomlagenabscheidungsprozesses oder eines anderen geeigneten Prozesses gebildet.
  • Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet. Gemäß einigen Ausführungsformen enthält die Gateelektrodenschicht 216 W, Co, Al oder ein anderes geeignetes leitfähiges Material. Die Gateelektrodenschicht 216 wird mittels eines Atomlagenabscheidungsprozesses oder eines anderen geeigneten Prozesses gebildet.
  • Gemäß einigen Ausführungsformen durchlaufen die Nanostrukturen 122, 124, 126 und 128 den Gatestapel 210, wie in 1F dargestellt. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 124. Das heißt, gemäß einigen Ausführungsformen ist die Breite W122 der Nanostruktur 122 größer als die Breite W124 der Nanostruktur 124.
  • Gemäß einigen Ausführungsformen ist die Nanostruktur 124 breiter als die Nanostruktur 126. Das heißt, gemäß einigen Ausführungsformen ist die Breite W124 der Nanostruktur 124 größer als die Breite W126 der Nanostruktur 126. Gemäß einigen Ausführungsformen ist die Breite W126 im Wesentlichen gleich einer Breite W128 der Nanostruktur 128.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die der Nanostruktur 122 benachbart ist, schmaler als die Stressorstruktur 180, der Nanostruktur 124 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die der inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die der inneren Abstandhalter 174 benachbart ist. Gemäß einigen Ausführungsformen sind die Finne 114 und die Nanostrukturen 122, 124, 126 und 128 voneinander beabstandet.
  • 2A-2E sind Querschnittsansichten verschiedener Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Nach dem Schritt in 1B, wie in 2A dargestellt, werden gemäß einigen Ausführungsformen Abschnitte des Nanostrukturstapels 120 von den Innenwänden 120b der Gräben 120a entfernt, um die Gräben 120a zu erweitern.
  • Gemäß einigen Ausführungsformen ist die Nanostruktur 128 ist breiter als die Nanostruktur 122. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 126. Gemäß einigen Ausführungsformen ist die Nanostruktur 126 breiter als die Nanostruktur 124. Der Entfernungsprozess umfasst einen isotropen Ätzprozess oder einen Nassätzprozess gemäß einigen Ausführungsformen.
  • Wie in 2B dargestellt, werden gemäß einigen Ausführungsformen die Endabschnitte der Nanostrukturen 121, 123, 125 und 127 durch die Gräben 120a und T entfernt. Gemäß einigen Ausführungsformen werden Ausnehmungen R1, R2, R3 und R4 durch den Entfernungsvorgang in dem Nanostrukturstapel 120 gebildet. Gemäß einigen Ausführungsformen liegt die Ausnehmung R1 zwischen der Finne 114 und der Nanostruktur 122.
  • Gemäß einigen Ausführungsformen liegt die Ausnehmung R2 zwischen den Nanostrukturen 122 und 124. Gemäß einigen Ausführungsformen liegt die Ausnehmung R3 zwischen den Nanostrukturen 124 und 126. Gemäß einigen Ausführungsformen liegt die Ausnehmung R4 zwischen den Nanostrukturen 126 und 128. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess wie z.B. einen Trocken- oder Nassätzprozess.
  • Wie in 2B dargestellt, wird gemäß einigen Ausführungsformen eine innere Abstandhaltermaterialschicht 170 über der Maskenschicht 150, der Abstandhalterstruktur 160, dem Nanostrukturstapel 120 und der Finne 114 gebildet. Gemäß einigen Ausführungsformen werden die Ausnehmungen R1, R2, R3 und R4 mit der inneren Abstandhaltermaterialschicht 170 gefüllt. Gemäß einigen Ausführungsformen steht die innere Abstandhaltermaterialschicht 170 in direktem Kontakt mit den Seitenwänden 121a, 123a, 125a und 127a der Nanostrukturen 121, 123, 125 und 127.
  • Wie in 2C gezeigt, werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandhaltermaterialschicht 170 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandhalter 172, 174, 176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden. Gemäß einigen Ausführungsformen weist der innere Abstandshalter 172 (oder die Ausnehmung R1) die Breite W172 auf. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 174 (oder die Ausnehmung R2) eine Breite W174 auf. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 176 (oder die Ausnehmung R3) eine Breite W176 auf. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 178 (oder die Ausnehmung R4) eine Breite W178 auf.
  • Gemäß einigen Ausführungsformen ist die Breite W172 größer als die Breite W178. Das heißt, gemäß einigen Ausführungsformen ist der innere Abstandhalter 172 (oder die Ausnehmung R1) breiter als der innere Abstandhalter 178 (oder die Ausnehmung R4). Gemäß einigen Ausführungsformen ist die Breite W178 größer als die Breite W176 oder W174. Das heißt, gemäß einigen Ausführungsformen ist der innere Abstandshalter 178 (oder die Ausnehmung R4) breiter als der innere Abstandshalter 176 oder 174 (oder die Ausnehmung R3 oder R2).
  • Gemäß einigen Ausführungsformen ist die Breite W176 im Wesentlichen gleich der Breite W174. Gemäß einigen Ausführungsformen ist die Breite W172 in einem Bereich von etwa 4 nm bis etwa 14 nm. Gemäß einigen Ausführungsformen ist die Breite W174 in einem Bereich von etwa 2 nm bis etwa 9 nm. Gemäß einigen Ausführungsformen ist die Breite W176 in einem Bereich von etwa 2 nm bis etwa 9 nm. Gemäß einigen Ausführungsformen ist die Breite W178 in einem Bereich von etwa 3 nm bis etwa 10 nm.
  • Bei einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des inneren Abstandshalters 178, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, der Nanostruktur 122 und des inneren Abstandshalters 172 und eine Oberfläche 116 des Substrats 110 zusammen eine durchgehende Innenwand des Grabens 120a.
  • Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der Fläche 116 mit den benachbarten Seitenwänden 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der benachbarten Fläche 116. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess wie einen Nass- oder Trockenätzprozess.
  • Wie in 2D dargestellt werden gemäß einigen Ausführungsformen die Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Gemäß einigen Ausführungsformen stehe die Stressorstrukturen 180 in direktem Kontakt mit den Nanostrukturen 122, 124, 126 und 128, den inneren Abstandshaltern 172, 174, 176 und 178 und dem Substrat 110.
  • Wie in 2D dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 190 über den Stressorstrukturen 180 gebildet. Gemäß einigen Ausführungsformen weisend die Stressorstrukturen 180 eine Breite W180 auf, die zu der Finne 114 hin kontinuierlich abnimmt. Gemäß einigen Ausführungsformen nimmt die Breite W180 ferner kontinuierlich zu der dielektrischen Schicht 190 hin ab.
  • Wie in 2D und 2E dargestellt, werden gemäß einigen Ausführungsformen die Gatestapel 140 und die Maskenschicht 150 entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandhalterstruktur 160. Wie in 2D und 2E dargestellt, werden gemäß einigen Ausführungsformen die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess zum Entfernen der Gatestapel 140, der Maskenschicht 150 und der Nanostrukturen 121, 123, 125 und 127 einen Ätzprozess wie einen Nass- oder Trockenätzprozess.
  • 2E-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur von 2E gemäß einigen Ausführungsformen. 2E-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 2E-2-2E-2' in 2E-1 gemäß einigen Ausführungsformen veranschaulicht.
  • Wie in 2E, 2E-1 und 2E-2 dargestellt, wird gemäß einigen Ausführungsformen ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 200 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen enthält der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 und die Innenwände und eine Bodenfläche des Grabens 166. Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet.
  • Wie in 2E dargestellt, durchlaufen die Nanostrukturen 122, 124, 126 und 128 gemäß einigen Ausführungsformen den Gate Stack 210. Gemäß einigen Ausführungsformen ist eine Breite W128 der Nanostruktur 128 größer als eine Breite W122 der Nanostruktur 122. Gemäß einigen Ausführungsformen ist die Breite W122 größer als die Breite W126 der Nanostruktur 126. Gemäß einigen Ausführungsformen ist die Breite W126 größer als die Breite W124 der Nanostruktur 124.
  • Während die Halbleitervorrichtungsstruktur 200 in Betrieb ist, wird der Strom gemäß einigen Ausführungsformen von einem oberen Abschnitt der Stressorstruktur 180 in die Stressorstruktur 180 eingespeist. Daher kann der Strom leichter in obere Nanostrukturen (z.B. die Nanostruktur 128) als in untere Nanostrukturen (z.B. die Nanostruktur 124 oder 122) fließen, was die Gleichförmigkeit des Stromflusses durch die Nanostrukturen 122, 124, 126 und 128 verringert. Da die Nanostruktur 128 breiter ist, ist der elektrische Widerstand größer, was den Stromfluss durch die Nanostruktur 128 verringert und somit die Gleichförmigkeit des Stromflusses durch die Nanostrukturen 122,124,126 und 128 verbessert.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die der Nanostruktur 122 benachbart ist, schmaler als die Stressorstruktur 180, die der Nanostruktur 124 benachbart ist. Gemäß einigen Ausführungsformen die Stressorstruktur 180, die der Nanostruktur 126 benachbart ist, schmaler als die Stressorstruktur 180, die der Nanostruktur 124 benachbart ist.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die der Nanostruktur 128 benachbart ist, schmaler als die Stressorstruktur 180, die der Nanostruktur 126 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die zu dem inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die zu dem inneren Abstandhalter 174 benachbart ist. Gemäß einigen Ausführungsformen sind die Finne 114 und die Nanostrukturen 122, 124, 126 und 128 voneinander beabstandet.
  • 3A-3D sind Querschnittsansichten verschiedener Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen werden die Endabschnitte der Nanostrukturen 121, 123, 125 und 127 durch die Gräben 120a und T nach dem Schritt in 1B entfernt, wie in 3A dargestellt. Gemäß einigen Ausführungsformen werden Ausnehmungen R1, R2, R3 und R4 durch den Entfernungsvorgang in dem Nanostrukturstapel 120 gebildet. Gemäß einigen Ausführungsformen liegt die Ausnehmung R1 zwischen der Finne 114 und der Nanostruktur 122.
  • Gemäß einigen Ausführungsformen liegt die Ausnehmung R2 zwischen den Nanostrukturen 122 und 124. Gemäß einigen Ausführungsformen liegt die Ausnehmung R3 zwischen den Nanostrukturen 124 und 126. Gemäß einigen Ausführungsformen liegt die Ausnehmung R4 zwischen den Nanostrukturen 126 und 128. Gemäß einigen Ausführungsformen umfasst der Abtragungsprozess einen Ätzprozess wie z.B. einen Trocken- oder Nassätzprozess.
  • Gemäß einigen Ausführungsformen wird eine innere Abstandhaltermaterialschicht 170 konform über der Maskenschicht 150, der Abstandhalterstruktur 160, dem Nanostrukturstapel 120 und der Finne 114 geformt, wie in 3A dargestellt. Gemäß einigen Ausführungsformen werden die Ausnehmungen R1, R2, R3 und R4 durch die innere Abstandhaltermaterialschicht 170 abgedeckt. Gemäß einigen Ausführungsformen steht die innere Abstandhaltermaterialschicht 170 in direktem Kontakt mit den Seitenwänden 121a, 123a, 125a und 127a der Nanostrukturen 121, 123, 125 und 127.
  • Gemäß einigen Ausführungsformen weist die innere Abstandhaltermaterialschicht 170 Hohlräume V1, V2, V3 und V4 auf. Gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 in den Ausnehmungen R1, R2, R3 und R4. Gemäß einigen Ausführungsformen werden die Hohlräume V1, V2, V3 und V4 auch als Luftspalte bezeichnet. Gemäß einigen Ausführungsformen wird die innere Abstandsmaterialschicht 170 mittels eines Abscheideprozesses wie z.B. eines physikalischen Dampfphasenabscheidungsprozesses, eines chemischen Dampfphasenabscheidungsprozesses, ein Atomlagenabscheidungsprozesses oder dergleichen gebildet.
  • Wie in 3A und 3B gezeigt, werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandhaltermaterialschicht 170 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandhalter 172,174,176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden. In einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 geschlossene Hohlräume. In einigen anderen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 offene Hohlräume.
  • Gemäß einigen Ausführungsformen weist der Hohlraum V1 eine Breite W1 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V2 eine Breite W2 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V3 eine Breite W3 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V4 eine Breite W4 auf.
  • Gemäß einigen Ausführungsformen ist die Breite W1 größer als die Breite W2. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V1 breiter als der Hohlraum V2. Gemäß einigen Ausführungsformen ist die Breite W2 größer als die Breite W3 oder W4. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V2 breiter als der Hohlraum V3 oder V4.
  • Gemäß einigen Ausführungsformen ist die Breite W3 im Wesentlichen gleich der Breite W4. Gemäß einigen Ausführungsformen ist die Breite W1 in einem Bereich von etwa 5 nm bis etwa 10 nm. Gemäß einigen Ausführungsformen ist die Breite W2 in einem Bereich von etwa 4 nm bis etwa 8 nm. Gemäß einigen Ausführungsformen ist die Breite W3 in einem Bereich von etwa 3 nm bis etwa 6 nm, gemäß einigen Ausführungsformen. Die Breite W4 reicht von etwa 3 nm bis etwa 6 nm, gemäß einigen Ausführungsformen.
  • In einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des inneren Abstandshalters 178, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, der Nanostruktur 122 und des inneren Abstandshalters 172 und eine Oberfläche 116 des Substrats 110 zusammen eine durchgehende Innenwand des Grabens 120a. Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der Oberfläche 116 mit den benachbarten Seitenwänden 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der benachbarten Oberfläche 116.
  • Wie in 3C dargestellt, werden gemäß einigen Ausführungsformen die Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Gemäß einigen Ausführungsformen stehen die Stressor-Strukturen 180 in direktem Kontakt mit den Nanostrukturen 122, 124, 126 und 128, den inneren Abstandshaltern 172, 174, 176 und 178 und dem Substrat 110. Wie in 3C dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 190 über den Stressorstrukturen 180 gebildet.
  • Wie in 3C und 3D dargestellt, werden gemäß einigen Ausführungsformen die Gatestapel 140 und die Maskenschicht 150 entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandshalterstruktur 160. Wie in 3C und 3D dargestellt, werden gemäß einigen Ausführungsformen die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt.
  • 3D-1 ist eine perspektivische Ansicht der Halbleiterbauteilstruktur in 3D gemäß einigen Ausführungsformen. 3D-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 3D-2-3D-2' in 3D-1 gemäß einigen Ausführungsformen veranschaulicht.
  • Wie in 3D, 3D-1 und 3D-2 dargestellt, wird gemäß einigen Ausführungsformen ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 300 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 umgibt die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen weist der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216 auf. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 sowie die Innenwände und eine Bodenfläche des Grabens 166. Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet.
  • Wie in 3D dargestellt, werden gemäß einigen Ausführungsformen die Hohlräume V1, V2, V3 und V4 mit Luft gefüllt. Das heißt, gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 sind Luftspalte. Da Luft eine niedrige Dielektrizitätskonstante (etwa 1) aufweist, kann gemäß einigen Ausführungsformen die parasitäre Kapazität zwischen dem Gatestapel 210 und den Stressorstrukturen 180 durch die Bildung der Hohlräume V1, V2, V3 und V4 reduziert werden. Gemäß einigen Ausführungsformen wird daher die Leistung der Halbleitervorrichtungsstruktur 300 verbessert.
  • Gemäß einigen Ausführungsformen weisen die Hohlräume V1, V2, V3 und V4 die Form eines Tropfens (oder eine Wassertropfenform) auf. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 124. Gemäß einigen Ausführungsformen ist die Nanostruktur 124 breiter als die Nanostruktur 126 oder 128.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die der Nanostruktur 122 benachbart ist, schmaler als die Stressorstruktur 180, die der Nanostruktur 124 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 174 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 174 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 176 benachbart ist.
  • 4A-4C sind Querschnittsansichten verschiedener Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen werden Endabschnitte der Nanostrukturen 121, 123, 125 und 127 durch die Gräben 120a nach dem Schritt in 1B entfernt, wie in 4A dargestellt. Gemäß einigen Ausführungsformen entstehen Ausnehmungen R1, R2, R3 und R4 durch den Entfernungsvorgang in dem Nanostrukturstapel 120. Gemäß einigen Ausführungsformen liegt die Ausnehmung R1 zwischen der Finne 114 und der Nanostruktur 122.
  • Gemäß einigen Ausführungsformen liegt die Ausnehmung R2 zwischen den Nanostrukturen 122 und 124. Gemäß einigen Ausführungsformen liegt die Ausnehmung R3 zwischen den Nanostrukturen 124 und 126. Gemäß einigen Ausführungsformen liegt die Ausnehmung R4 zwischen den Nanostrukturen 126 und 128. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess wie z.B. einen Trocken- oder Nassätzprozess.
  • Wie in 4A dargestellt, wird eine innere Abstandhaltermaterialschicht 170 gemäß einigen Ausführungsformen konform über der Maskenschicht 150, der Abstandhalterstruktur 160, dem Nanostrukturstapel 120 und der Finne 114 gebildet. Gemäß einigen Ausführungsformen werden die Ausnehmungen R1, R2, R3 und R4 durch die innere Abstandhaltermaterialschicht 170 abgedeckt. Gemäß einigen Ausführungsformen steht die innere Abstandhaltermaterialschicht 170 in direktem Kontakt mit den Nanostrukturen 121, 122, 123, 124, 125, 126, 127 und 128.
  • Gemäß einigen Ausführungsformen weist die innere Abstandhaltermaterialschicht 170 die Hohlräume V1, V2, V3 und V4 auf. Gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 in den Ausnehmungen R1, R2, R3 und R4. Gemäß einigen Ausführungsformen wird die innere Abstandsmaterialschicht 170 mittels eines Abscheideprozesses wie z.B. eines physikalischen Dampfphasenabscheideprozesses, eines chemischen Dampfphasenabscheideprozesses, eines Atomlagenabscheideprozesses oder dergleichen gebildet.
  • Wie in 4A gezeigt, wird gemäß einigen Ausführungsformen ein Film 171 konform über der inneren Abstandsmaterialschicht 170 gebildet. Gemäß einigen Ausführungsformen bedeckt der Film 171 konform die Innenwände der Hohlräume V1, V2, V3 und V4. Gemäß einigen Ausführungsformen sind der Film 171 und die innere Abstandhaltermaterialschicht 170 aus verschiedenen Materialien gebildet. Gemäß einigen Ausführungsformen ist die Dielektrizitätskonstante des Materials der inneren Abstandsmaterialschicht 170 größer als eine Dielektrizitätskonstante des Materials des Films 171.
  • Gemäß einigen Ausführungsformen enthält der Film 171 ein isolierendes Material, wie z.B. ein oxidhaltiges Material (z.B. Siliziumoxid), ein nitridhaltiges Material (z.B. Siliziumnitrid), ein oxynitridhaltiges Material (z.B. Siliziumoxynitrid), ein karbidhaltiges Material (z.B. Siliziumcarbid) oder ein Low-k-Material.
  • Der Film 171 wird mittels eines Abscheidungsprozesses wie z.B. eines Atomlagenabscheidungsprozesses, eines chemischen Dampfphasenabscheideprozesses, eines physikalischen Dampfphasenabscheideprozesses oder dergleichen gebildet. In einigen Ausführungsformen wird die innere Abstandsmaterialschicht 170 mittels eines physikalischen Dampfabscheidungsprozesses gebildet und der Film 171 wird mittels eines Atomschichtabscheidungsprozesses gebildet.
  • Wie in 4A und 4B gezeigt, werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandsmaterialschicht 170 und des Films 171 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandshalter 172, 174,176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden.
  • Gemäß einigen Ausführungsformen umfasst der innere Abstandhalter 172 die innere Abstandhaltermaterialschicht 170 und den Film 171, der in der Ausnehmung R1 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 174 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R2 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 176 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R3 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 178 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R4 verbleibt.
  • Gemäß einigen Ausführungsformen weist der Hohlraum V1 in dem inneren Abstandhalter 172 die Breite W1 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V2 in dem inneren Abstandhalter 174 die Breite W2 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V3 in dem inneren Abstandhalter 176 eine Breite W3 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V4 in dem inneren Abstandhalter 178 eine Breite W4 auf.
  • Gemäß einigen Ausführungsformen ist die Breite W1 größer als die Breite W2. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V1 breiter als der Hohlraum V2. Gemäß einigen Ausführungsformen ist die Breite W2 größer als die Breite W3 oder W4. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V2 breiter als der Hohlraum V3 oder V4.
  • Gemäß einigen Ausführungsformen ist die Breite W3 im Wesentlichen gleich der Breite W4. Gemäß einigen Ausführungsformen ist die Breite W1 in einem Bereich von etwa 5 nm bis etwa 10 nm, gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen ist die Breite W2 in einem Bereich von etwa 4 nm bis etwa 8 nm. Gemäß einigen Ausführungsformen ist die Breite W3 in einem Bereich von etwa 3 nm bis etwa 6 nm. Gemäß einigen Ausführungsformen ist die Breite W4 in einem Bereich von etwa 3 nm bis etwa 6 nm.
  • In einigen Ausführungsformen bilden die Seitenwände 128a, 171a, 178a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des Films 171, des inneren Abstandshalters 178, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, der Nanostruktur 122 und des inneren Abstandshalters 172 und eine Oberfläche 116 des Substrats 110 zusammen eine durchgehende Innenwand des Grabens 120a. Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 171a, 178a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der Oberfläche 116 mit den benachbarten Seitenwänden 128a, 171a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der benachbarten Oberfläche 116.
  • Wie in 4C dargestellt, werden gemäß einigen Ausführungsformen ist die die Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Gemäß einigen Ausführungsformen stehen die Stressorstrukturen 180 in direktem Kontakt mit den Nanostrukturen 122, 124, 126 und 128, den inneren Abstandshaltern 172, 174, 176 und 178, dem Film 171 und dem Substrat 110. Wie in 4C gezeigt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 190 über den Stressorstrukturen 180 gebildet.
  • Wie in 4B und 4C dargestellt, werden gemäß einigen Ausführungsformen die Gatestapel 140 und die Maskenschicht 150 entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandshalterstruktur 160. Wie in den und dargestellt, werden gemäß einigen Ausführungsformen die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt.
  • 4C-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 4C gemäß einigen Ausführungsformen. 4C-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 4C-2-4C-2' in 4C-1 gemäß einigen Ausführungsformen veranschaulicht.
  • Wie in 4C, 4C-1 und 4C-2 dargestellt, wird Gemäß einigen Ausführungsformen ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 400 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen weist der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216 auf. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 sowie die Innenwände und eine Bodenfläche des Grabens 166.
  • Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet.
  • Wie in 4C dargestellt, werden gemäß einigen Ausführungsformen die Hohlräume V1, V2, V3 und V4 mit Luft gefüllt. Das heißt, gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 Luftspalte. Gemäß einigen Ausführungsformen weisen die Hohlräume V1, V2, V3 und V4 die Form eines Tropfens auf. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 124. Gemäß einigen Ausführungsformen ist die Nanostruktur 124 breiter als die Nanostruktur 126 oder 128.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 174 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 174 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 176 benachbart ist. Gemäß einigen Ausführungsformen weisen die Stressorstruktur 180, die dem inneren Abstandhalter 176 benachbart ist, und die Stressorstruktur 180, die dem inneren Abstandhalter 178 benachbart ist, im Wesentlichen die gleiche Breite auf.
  • Gemäß einigen Ausführungsformen ist die Dielektrizitätskonstante des Materials der inneren Abstandhalter 172, 174, 176 und 178 größer als eine Dielektrizitätskonstante des Materials des Films 171. Gemäß einigen Ausführungsformen sind daher die inneren Abstandhalter 172, 174, 176 und 178 mit einer höheren Dielektrizitätskonstante in der Lage, den Zusammenbruch des Gatestapels 210 zu verhindern. Gemäß einigen Ausführungsformen sind die inneren Abstandshalter 172, 174, 176 und 178 daher in der Lage, einen Kurzschluss des Gatestapels 210 und der Stressorstrukturen 180 zu verhindern.
  • Gemäß einigen Ausführungsformen ist der Film 171 mit einer niedrigeren Dielektrizitätskonstante in der Lage, die parasitäre Kapazität zwischen dem Gatestapel 210 und den Stressorstrukturen 180 zu reduzieren. Gemäß einigen Ausführungsformen wird somit die Leistung der Halbleitervorrichtungsstruktur 400 verbessert.
  • 5A-5D sind Querschnittsansichten der verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen werden Endabschnitte der Nanostrukturen 121, 123, 125 und 127 durch die Gräben 120a und T dem Schritt von 2A entfernt, wie in 5A dargestellt. Gemäß einigen Ausführungsformen werden Ausnehmungen R1, R2, R3 und R4 durch den Entfernungsvorgang in dem Nanostrukturstapel 120 gebildet. Gemäß einigen Ausführungsformen liegen die Ausnehmung R1 zwischen dem Substrat 110 und der Nanostruktur 122.
  • Gemäß einigen Ausführungsformen liegt die Ausnehmung R2 zwischen den Nanostrukturen 122 und 124. Gemäß einigen Ausführungsformen liegt die Ausnehmung R3 zwischen den Nanostrukturen 124 und 126. Gemäß einigen Ausführungsformen liegt die Ausnehmung R4 zwischen den Nanostrukturen 126 und 128. Gemäß einigen Ausführungsformen umfasst der Entfernungsprozess einen Ätzprozess wie z.B. einen Trocken- oder Nassätzprozess.
  • Wie in 5A dargestellt, wird gemäß einigen Ausführungsformen eine innere Abstandhaltermaterialschicht 170 konform über der Maskenschicht 150, der Abstandhalterstruktur 160, dem Nanostrukturstapel 120 und der Finne 114 geformt. Gemäß einigen Ausführungsformen werden die Ausnehmungen R1, R2, R3 und R4 durch die innere Abstandhaltermaterialschicht 170 abgedeckt. Gemäß einigen Ausführungsformen steht die innere Abstandhaltermaterialschicht 170 in direktem Kontakt mit den Seitenwänden 121a, 123a, 125a und 127a der Nanostrukturen 121, 123, 125 und 127.
  • Gemäß einigen Ausführungsformen weist die innere Abstandhaltermaterialschicht 170 Hohlräume V1, V2, V3 und V4 auf. Die Hohlräume V1, V2, V3 und V4 sind in den Ausnehmungen R1, R2, R3 und R4. Die innere Abstandsmaterialschicht 170 wird mittels Abscheideprozesses wie z.B. eines physikalischen Dampfphasenabscheideprozesses, eines chemischen Dampfphasenabscheideprozesses, ein Atomlagenabscheideprozesses oder dergleichen gebildet.
  • Wie in 5A und 5B dargestellt, werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandsmaterialschicht 170 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandshalter 172, 174, 176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden. Gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 offene Hohlräume. Gemäß einigen anderen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 geschlossene Hohlräume.
  • Gemäß einigen Ausführungsformen weist der Hohlraum V1 eine Breite W5 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V2 eine Breite W6 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V3 eine Breite W7 auf. Gemäß einigen Ausführungsformen weist der Hohlraum V4 eine Breite W8 auf. Gemäß einigen Ausführungsformen ist die Breite W5 größer als die Breite W8. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V1 breiter als der Hohlraum V4. Gemäß einigen Ausführungsformen ist die Breite W8 größer als die Breite W6 oder W7. Das heißt, gemäß einigen Ausführungsformen ist der Hohlraum V4 breiter als der Hohlraum V2 oder V3.
  • Gemäß einigen Ausführungsformen ist die Breite W6 im Wesentlichen gleich der Breite W7. Gemäß einigen Ausführungsformen ist die Breite W5 in einem Bereich von etwa 4 nm bis etwa 10 nm. Gemäß einigen Ausführungsformen ist die Breite W6 in einem Bereich von etwa 1 nm bis etwa 5 nm. Gemäß einigen Ausführungsformen ist die Breite W7 in einem Bereich von etwa 1 nm bis etwa 5 nm. Gemäß einigen Ausführungsformen ist die Breite W8 in einem Bereich von etwa 3 nm bis etwa 6 nm.
  • Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des inneren Abstandshalters 178, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, die Nanostruktur 122 und der innere Abstandshalter 172 und einer Oberfläche 116 des Substrats 110 mit den benachbarten Seitenwänden 128a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der benachbarten Oberfläche 116.
  • Wie in 5C dargestellt, werden gemäß einigen Ausführungsformen Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Gemäß einigen Ausführungsformen stehen die Stressorstrukturen 180 in direktem Kontakt mit den Nanostrukturen 122, 124, 126 und 128, den inneren Abstandshaltern 172, 174, 176 und 178 sowie dem Substrat 110. Wie in 5C dargestellt, wird gemäß einigen Ausführungsformen eine dielektrische Schicht 190 über den Stressorstrukturen 180 gebildet.
  • Wie in 5C und 5D dargestellt, werden gemäß einigen Ausführungsformen die Gatestapel 140 und die Maskenschicht 150 entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandshalterstruktur 160. Wie in 5C und 5D dargestellt, werden gemäß einigen Ausführungsformen die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt.
  • 5D-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 5D gemäß einigen Ausführungsformen. 5D-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 5D-2-5D-2' in 5D-1 gemäß einigen Ausführungsformen veranschaulicht.
  • Wie in 5D, 5D-1 und 5D-2 dargestellt, wird gemäß einigen Ausführungsformen ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 500 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen weist der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216 auf. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 sowie die Innenwände und eine Bodenfläche des Grabens 166.
  • Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet.
  • Wie in 5D dargestellt, werden gemäß einigen Ausführungsformen die Hohlräume V1, V2, V3 und V4 mit Luft gefüllt. Das heißt, gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 Luftspalte. Gemäß einigen Ausführungsformen weisen die Hohlräume V1, V2, V3 und V4 die Form eines Tropfens auf. Gemäß einigen Ausführungsformen ist die Nanostruktur 128 breiter als die Nanostruktur 122. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 126. Gemäß einigen Ausführungsformen ist die Nanostruktur 126 breiter als die Nanostruktur 124.
  • Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 174 benachbart ist. Gemäß einigen Ausführungsformen ist die Stressorstruktur 180, die dem inneren Abstandhalter 172 benachbart ist, schmaler als die Stressorstruktur 180, die dem inneren Abstandhalter 174 oder 176 benachbart ist.
  • 6A-6C sind Querschnittsansichten der verschiedenen Stadien eines Prozesses zur Bildung einer Halbleitervorrichtungsstruktur gemäß einigen Ausführungsformen. Gemäß einigen Ausführungsformen wird ein Film 171 nach dem Schritt von 5A konform über der inneren Abstandsmaterialschicht 170, wie in 6A gezeigt. Gemäß einigen Ausführungsformen bedeckt der Film 171 konform die Innenwände der Hohlräume V1, V2, V3 und V4.
  • Gemäß einigen Ausführungsformen sind der Film 171 und die innere Abstandhaltermaterialschicht 170 aus verschiedenen Materialien gebildet. Gemäß einigen Ausführungsformen ist die Dielektrizitätskonstante des Materials der inneren Abstandsmaterialschicht 170 größer als eine Dielektrizitätskonstante des Materials des Films 171. In einigen Ausführungsformen wird die innere Abstandsmaterialschicht 170 mittels eines physikalischen Dampfabscheidungsprozesses gebildet, und der Film 171 wird mittels eines Atomlagenabscheidungsprozesses gebildet.
  • Wie in 6A und 6B dargestellt, werden gemäß einigen Ausführungsformen die Abschnitte der inneren Abstandsmaterialschicht 170 und des Film 171 außerhalb der Ausnehmungen R1, R2, R3 und R4 entfernt, um die inneren Abstandshalter 172,174,176 und 178 in den Ausnehmungen R1, R2, R3 und R4 zu bilden.
  • Gemäß einigen Ausführungsformen weist der innere Abstandhalter 172 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R1 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 174 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R2 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 176 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R3 verbleibt. Gemäß einigen Ausführungsformen weist der innere Abstandhalter 178 die innere Abstandhaltermaterialschicht 170 und den Film 171 auf, der in der Ausnehmung R4 verbleibt.
  • Gemäß einigen Ausführungsformen ist der Hohlraum V1 in dem inneren Abstandhalter 172 breiter als der Hohlraum V4 in dem inneren Abstandhalter 178. Gemäß einigen Ausführungsformen ist der Hohlraum V4 breiter als der Hohlraum V2 in dem inneren Abstandhalter 174 oder der Hohlraum V3 in dem inneren Abstandhalter 176.
  • Gemäß einigen Ausführungsformen bilden die Seitenwände 128a, 178a, 171a, 126a, 176a, 124a, 174a, 122a und 172a der Nanostruktur 128, des inneren Abstandshalters 178, des Film 171, der Nanostruktur 126, des inneren Abstandshalters 176, der Nanostruktur 124, des inneren Abstandshalters 174, der Nanostruktur 122 und des inneren Abstandshalters 172 und eine Oberfläche 116 des Substrats 110 zusammen eine durchgehende Innenwand des Grabens 120a.
  • Gemäß einigen Ausführungsformen fluchtet jede der Seitenwände 128a, 171a, 178a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und die Fläche 116 mit den angrenzenden Seitenwänden 128a, 171a, 178a, 126a, 176a, 124a, 174a, 122a und 172a und der angrenzenden Fläche 116.
  • Wie in 6B und 6C dargestellt, werden gemäß einigen Ausführungsformen die Stressorstrukturen 180 in den Gräben 120a gebildet. Gemäß einigen Ausführungsformen sind die Stressorstrukturen 180 mit den Nanostrukturen 122, 124, 126 und 128 verbunden. Wie in 6C dargestellt, wird eine dielektrische Schicht 190 gemäß einigen Ausführungsformen über den Stressorstrukturen 180 gebildet.
  • Wie in 6B und 6C dargestellt, werden die Gatestapel 140 und die Maskenschicht 150 gemäß einigen Ausführungsformen entfernt. Gemäß einigen Ausführungsformen bildet der Entfernungsvorgang einen Graben 166 in der Abstandshalterstruktur 160. Gemäß einigen Ausführungsformen, wie in 6B und 6C dargestellt, werden die Nanostrukturen 121, 123, 125 und 127 durch den Graben 166 entfernt.
  • 6C-1 ist eine perspektivische Ansicht der Halbleitervorrichtungsstruktur in 6C gemäß einigen Ausführungsformen. 6C-2 ist eine Querschnittsansicht, die die Halbleitervorrichtungsstruktur entlang einer Schnittlinie 6C-2-6C-2' in 6C-1 gemäß einigen Ausführungsformen veranschaulicht.
  • Gemäß einigen Ausführungsformen, wie in 6C, 6C-1 und 6C-2 dargestellt, wird ein Gatestapel 210 in dem Graben 166 gebildet. Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur 600 in diesem Schritt im Wesentlichen ausgebildet. Gemäß einigen Ausführungsformen umgibt der Gatestapel 210 die Nanostrukturen 122, 124, 126 und 128.
  • Gemäß einigen Ausführungsformen weist der Gatestapel 210 eine Gatedielektrikumschicht 212, eine Austrittsarbeitsmetallschicht 214 und eine Gateelektrodenschicht 216 auf. Gemäß einigen Ausführungsformen bedeckt die Gatedielektrikumschicht 212 konform die Nanostrukturen 122, 124, 126 und 128 sowie die Innenwände und eine Bodenfläche des Grabens 166.
  • Gemäß einigen Ausführungsformen wird die Austrittsarbeitsmetallschicht 214 konform über der Gatedielektrikumschicht 212 gebildet. Gemäß einigen Ausführungsformen wird die Gateelektrodenschicht 216 über der Austrittsarbeitsmetallschicht 214 gebildet.
  • Gemäß einigen Ausführungsformen, wie in 6C dargestellt, werden die Hohlräume V1, V2, V3 und V4 mit Luft gefüllt. Das heißt, gemäß einigen Ausführungsformen sind die Hohlräume V1, V2, V3 und V4 Luftspalte. Gemäß einigen Ausführungsformen weisen die Hohlräume V1, V2, V3 und V4 die Form eines Tropfens auf. Gemäß einigen Ausführungsformen ist die Nanostruktur 128 breiter als die Nanostruktur 122. Gemäß einigen Ausführungsformen ist die Nanostruktur 122 breiter als die Nanostruktur 126. Gemäß einigen Ausführungsformen ist die Nanostruktur 126 breiter als die Nanostruktur 124.
  • Die Verfahren und Materialien zur Bildung der Halbleitervorrichtungsstruktur 200, 300, 400, 500 und 600 können ähnlich oder identisch mit den vorstehend beschriebenen Verfahren und Materialien zur Bildung der Halbleitervorrichtungsstruktur 100 sein.
  • Gemäß einigen Ausführungsformen werden Halbleitervorrichtungsstrukturen und deren Herstellungsverfahren bereitgestellt. Die Verfahren (zur Bildung der Halbleitervorrichtungsstruktur) bilden innere Abstandshalter zwischen einem Gatestapel und einer Stressorstruktur, um zu verhindern, dass der Gatestapel und die Stressorstrukturen kurzgeschlossen werden. Die inneren Abstandshalter weisen unterschiedliche Größen (z.B. Breite) abhängig von den Designanforderungen auf. Die inneren Abstandhalter weisen Luft-Hohlräume auf, um die Dielektrizitätskonstante der inneren Abstandhalter zu verringern und somit die parasitäre Kapazität zwischen dem Gatestapel und der Stressorstruktur zu reduzieren. Dadurch wird die Leistung der Halbleitervorrichtungsstruktur verbessert.
  • Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur weist ein Substrat mit einer Basis und einer Finne über der Basis auf. Die Halbleitervorrichtungsstruktur weist einen Gatestapel auf, der um einen oberen Abschnitt der Finne gewickelt ist. Die Halbleitervorrichtungsstruktur weist eine erste Nanostruktur über der Finne auf, die durch die Gatestapel verläuft. Die Halbleitervorrichtungsstruktur weist eine zweite Nanostruktur über der ersten Nanostruktur auf, die durch die Gatestapel verläuft. Die Gatestapel weisen einen ersten Abschnitt und einen zweiten Abschnitt auf, wobei der erste Abschnitt zwischen der ersten Nanostruktur und der Finne liegt und der zweite Abschnitt zwischen der ersten Nanostruktur und der zweiten Nanostruktur liegt. Die Halbleitervorrichtungsstruktur weist eine Stressorstruktur über der Finne auf, die mit der ersten Nanostruktur und der zweiten Nanostruktur verbunden ist. Die Halbleitervorrichtungsstruktur weist einen ersten inneren Abstandshalter zwischen dem ersten Abschnitt und der Stressorstruktur auf. Die Halbleitervorrichtungsstruktur weist einen zweiten inneren Abstandshalter zwischen dem zweiten Abschnitt und der Stressorstruktur auf. Der erste innere Abstandhalter ist breiter als der zweite innere Abstandhalter.
  • Gemäß einigen Ausführungsformen wird eine Halbleitervorrichtungsstruktur bereitgestellt. Die Halbleitervorrichtungsstruktur weist ein Substrat mit einer Basis und einer Finne über der Basis auf. Die Halbleitervorrichtungsstruktur weist eine erste Nanostruktur über der Finne auf. Die Halbleitervorrichtungsstruktur weist eine zweite Nanostruktur über der ersten Nanostruktur auf. Die Finne, die erste Nanostruktur und die zweite Nanostruktur sind voneinander beabstandet. Die Halbleitervorrichtungsstruktur weist einen Gatestapel auf, der um die erste Nanostruktur, die zweite Nanostruktur und einen oberen Abschnitt der Finne gewickelt ist. Die Gatestapel weisen einen ersten Abschnitt und einen zweiten Abschnitt auf, wobei der erste Abschnitt zwischen der ersten Nanostruktur und der Finne liegt und der zweite Abschnitt zwischen der ersten Nanostruktur und der zweiten Nanostruktur liegt. Die Halbleitervorrichtungsstruktur weist eine Stressorstruktur über der Finne auf, die mit der ersten Nanostruktur und der zweiten Nanostruktur verbunden ist. Die Halbleitervorrichtungsstruktur weist einen ersten inneren Abstandshalter zwischen dem ersten Abschnitt und der Stressorstruktur auf. Der erste innere Abstandshalter weist einen ersten Hohlraum auf. Die Halbleitervorrichtungsstruktur weist einen zweiten inneren Abstandshalter zwischen dem zweiten Abschnitt und der Stressorstruktur auf. Der zweite innere Abstandshalter weist einen zweiten Hohlraum auf, wobei der erste Hohlraum breiter als der zweite Hohlraum ist.
  • Gemäß einigen Ausführungsformen wird ein Verfahren zur Bildung einer Halbleitervorrichtungsstruktur bereitgestellt. Das Verfahren umfasst das Bereitstellen eines Substrats mit einer Basis und einer Finne über der Basis. Das Verfahren umfasst das Bilden eines Nanostrukturstapels über der Finne. Der Nanostrukturstapel weist eine erste Nanostruktur, eine zweite Nanostruktur, eine dritte Nanostruktur und eine vierte Nanostruktur auf, die nacheinander über der Finne gebildet werden. Das Verfahren umfasst das Bilden eines Gatestapels über dem Nanostrukturstapel und der Finne. Das Verfahren umfasst das teilweise Entfernen des Nanostrukturstapels und der Finne, die nicht durch den Gatestapel bedeckt sind, um einen Graben im Nanostrukturstapel und der Finne zu bilden. Das Verfahren umfasst das Entfernen von Endabschnitten der ersten Nanostruktur und der dritten Nanostruktur durch den Graben, um eine erste Ausnehmung und eine zweite Ausnehmung in dem Nanostrukturstapel zu bilden. Die erste Ausnehmung liegt zwischen der Finne und der zweiten Nanostruktur, die zweite Ausnehmung liegt zwischen der zweiten Nanostruktur und der vierten Nanostruktur, und die erste Ausnehmung ist breiter als die zweite Ausnehmung.
  • Die vorstehend erläuterten Ausführungsformen umreißen die Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Der Fachmann sollte sich darüber im Klaren sein, dass die vorliegende Offenbarung ohne weiteres als Grundlage für die Gestaltung oder Änderung anderer Prozesse und Strukturen verwendet werden können, um die gleichen Zwecke zu verwirklichen und/oder die gleichen Vorteile der hier vorgestellten Ausführungsformen zu erreichen. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Substitutionen und Modifikationen vorgenommen werden können, ohne vom Geist und Umfang der vorliegenden Offenbarung abzuweichen.

Claims (20)

  1. Halbleitervorrichtungsstruktur aufweisend: ein Substrat, das eine Basis und eine Finne über der Basis aufweist; einen Gatestapel über einem oberen Abschnitt der Finne; eine erste Nanostruktur über der Finne und durch den Gatestapel verlaufend; eine zweite Nanostruktur über der ersten Nanostruktur und durch den Gatestapel verlaufend, wobei der Gatestapel einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei der erste Abschnitt zwischen der ersten Nanostruktur und der Finne liegt und der zweite Abschnitt zwischen der ersten Nanostruktur und der zweiten Nanostruktur liegt; eine Stressorstruktur über der Finne und verbunden mit der ersten Nanostruktur und der zweiten Nanostruktur; einen ersten inneren Abstandhalter zwischen dem ersten Abschnitt und der Stressorstruktur; und einen zweiten inneren Abstandshalter zwischen dem zweiten Abschnitt und der Stressorstruktur, wobei der erste innere Abstandshalter breiter als der zweite innere Abstandshalter ist.
  2. Halbleitervorrichtungsstruktur nach Anspruch 1, wobei die erste Nanostruktur breiter als die zweite Nanostruktur ist, wenn gemessen entlang einer Längsachse der Finne.
  3. Halbleitervorrichtungsstruktur nach Anspruch 2, wobei die Stressorstruktur, die der ersten Nanostruktur benachbart ist, schmaler als die Stressorstruktur ist, die der zweiten Nanostruktur benachbart ist.
  4. Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei die die Stressorstruktur, die dem ersten inneren Abstandshalter benachbart ist, schmaler als die Stressorstruktur ist, die dem zweiten inneren Abstandshalter benachbart ist.
  5. Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei eine Breite der Stressorstruktur zu der Finne hin abnimmt.
  6. Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, wobei eine erste Seitenwand der ersten Nanostruktur, eine zweite Seitenwand des ersten inneren Abstandshalters und eine dritte Seitenwand des zweiten inneren Abstandshalters zusammen eine durchgehende gekrümmte Seitenwand bilden.
  7. Halbleitervorrichtungsstruktur nach einem der vorstehenden Ansprüche, ferner aufweisend: eine dritte Nanostruktur über der zweiten Nanostruktur und durch den Gatestapel verlaufend, wobei der Gatestapel ferner einen dritten Abschnitt zwischen der zweiten Nanostruktur und der dritten Nanostruktur aufweist; und einen dritten inneren Abstandshalter zwischen dem dritten Abschnitt und der Stressorstruktur, wobei der dritte innere Abstandshalter breiter als der zweite innere Abstandshalter ist.
  8. Halbleitervorrichtungsstruktur nach Anspruch 7, wobei der dritte innere Abstandshalter schmaler als der erste innere Abstandshalter ist.
  9. Halbleitervorrichtungsstruktur nach Anspruch 7, wobei die dritte Nanostruktur breiter als die erste Nanostruktur ist, wobei die erste Nanostruktur breiter als die zweite Nanostruktur ist.
  10. Halbleitervorrichtungsstruktur aufweisend: ein Substrat, das eine Basis und eine Finne über der Basis aufweist; eine erste Nanostruktur über der Finne; eine zweite Nanostruktur über der ersten Nanostruktur, wobei die Finne, die erste Nanostruktur und die zweite Nanostruktur voneinander beabstandet sind; einen Gatestapel, der um die erste Nanostruktur, die zweite Nanostruktur und einen oberen Abschnitt der Finne gewickelt ist, wobei der Gatestapel einen ersten Abschnitt und einen zweiten Abschnitt aufweist, wobei der erste Abschnitt zwischen der ersten Nanostruktur und der Finne liegt und der zweite Abschnitt zwischen der ersten Nanostruktur und der zweiten Nanostruktur liegt; eine Stressorstruktur über der Finne, die mit der ersten Nanostruktur und der zweiten Nanostruktur verbunden ist; einen ersten inneren Abstandhalter zwischen dem ersten Abschnitt und der Stressorstruktur, wobei der erste innere Abstandhalter einen ersten Hohlraum aufweist; und einen zweiten inneren Abstandshalter zwischen dem zweiten Abschnitt und der Stressorstruktur, wobei der zweite innere Abstandshalter einen zweiten Hohlraum aufweist und der erste Hohlraum breiter als der zweite Hohlraum ist.
  11. Halbleitervorrichtungsstruktur nach Anspruch 10, wobei der erste Hohlraum ein Luftspalt ist.
  12. Halbleitervorrichtungsstruktur nach Anspruch 10 oder 11, wobei der erste Hohlraum die Form eines Tropfens aufweist.
  13. Halbleitervorrichtungsstruktur nach einem der Ansprüche 10 bis 12, ferner aufweisend: eine dritte Nanostruktur über der zweiten Nanostruktur und durch den Gatestapel verlaufend, wobei der Gatestapel ferner einen dritten Abschnitt zwischen der zweiten Nanostruktur und der dritten Nanostruktur aufweist; und einen dritten inneren Abstandshalter zwischen dem dritten Abschnitt und der Stressorstruktur, wobei der dritte innere Abstandshalter einen dritten Hohlraum aufweist, der breiter als der zweite Hohlraum und schmaler als der erste Hohlraum ist.
  14. Halbleitervorrichtungsstruktur nach einem der Ansprüche 10 bis 13, ferner aufweisend: einen Film, der eine Innenwand des ersten Hohlraums konform abdeckt.
  15. Verfahren zur Bildung einer Halbleitervorrichtungsstruktur, umfassend: Bereitstellen eines Substrats, das eine Basis und eine Finne über der Basis aufweist; Bilden eines Nanostrukturstapels über der Finne, wobei der Nanostrukturstapel eine erste Nanostruktur, eine zweite Nanostruktur, eine dritte Nanostruktur und eine vierte Nanostruktur umfasst, die nacheinander über der Finne gebildet werden; Bilden eines Gatestapels über dem Nanostrukturstapel und der Finne; teilweises Entfernen des Nanostrukturstapels und der Finne, die nicht von dem Gatestapel bedeckt sind, um einen Graben in dem Nanostrukturstapel und in der Finne zu bilden; und Entfernen von Endabschnitten der ersten Nanostruktur und der dritten Nanostruktur durch den Graben, um eine erste Ausnehmung und eine zweite Ausnehmung in dem Nanostrukturstapel zu bilden, wobei die erste Ausnehmung zwischen der Finne und der zweiten Nanostruktur liegt, die zweite Ausnehmung zwischen der zweiten Nanostruktur und der vierten Nanostruktur liegt, und die erste Ausnehmung breiter als die zweite Ausnehmung ist.
  16. Verfahren zur Bildung der Halbleitervorrichtungsstruktur nach Anspruch 15, ferner umfassend: Bilden eines ersten inneren Abstandshalters und eines zweiten inneren Abstandshalters in der ersten Ausnehmung und der zweiten Ausnehmung, wobei der erste innere Abstandshalter breiter als der zweite innere Abstandshalter ist.
  17. Verfahren zur Bildung der Halbleitervorrichtungsstruktur nach Anspruch 16, ferner umfassend: Bilden einer Stressorstruktur in dem Graben und verbunden mit der zweiten Nanostruktur und der vierten Nanostruktur, wobei die Stressorstruktur eine zur Finne hin abnehmende Breite aufweist.
  18. Verfahren zur Bildung der Halbleitervorrichtungsstruktur nach Anspruch 16 oder 17, wobei der erste innere Abstandshalter einen ersten Hohlraum aufweist, der zweite innere Abstandshalter einen zweiten Hohlraum aufweist und der erste Hohlraum breiter als der zweite Hohlraum ist.
  19. Verfahren zur Bildung der Halbleitervorrichtungsstruktur nach Anspruch 18, ferner umfassend: Bilden eines Films, der eine erste Innenwand des ersten Hohlraums und eine zweite Innenwand des zweiten Hohlraums konform abdeckt.
  20. Verfahren zur Bildung der Halbleitervorrichtungsstruktur nach einem der Ansprüche 15 bis 19, ferner umfassend: Entfernen eines Abschnitts des Nanostrukturstapels von einer Innenwand des Grabens, um den Graben zu erweitern, bevor die Endabschnitte der ersten Nanostruktur und der dritten Nanostruktur entfernt werden.
DE102020119445.5A 2020-06-12 2020-07-23 Halbleitervorrichtungsstruktur und deren Herstellungsverfahren Pending DE102020119445A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/899,832 US11271113B2 (en) 2020-06-12 2020-06-12 Semiconductor device structure and method for forming the same
US16/899,832 2020-06-12

Publications (1)

Publication Number Publication Date
DE102020119445A1 true DE102020119445A1 (de) 2021-12-16

Family

ID=78094703

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020119445.5A Pending DE102020119445A1 (de) 2020-06-12 2020-07-23 Halbleitervorrichtungsstruktur und deren Herstellungsverfahren

Country Status (4)

Country Link
US (3) US11271113B2 (de)
KR (1) KR102384616B1 (de)
CN (1) CN113540245A (de)
DE (1) DE102020119445A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112436004A (zh) * 2017-09-22 2021-03-02 联华电子股份有限公司 半导体元件及其制作方法
KR20220031799A (ko) * 2020-09-03 2022-03-14 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124637A1 (de) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Herstellungsverfahren für ein Halbleiter-Bauelement und ein Halbleiter-Bauelement

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9236267B2 (en) 2012-02-09 2016-01-12 Taiwan Semiconductor Manufacturing Company, Ltd. Cut-mask patterning process for fin-like field effect transistor (FinFET) device
US9006829B2 (en) 2012-08-24 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Aligned gate-all-around structure
US9209247B2 (en) 2013-05-10 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned wrapped-around structure
US9136332B2 (en) 2013-12-10 2015-09-15 Taiwan Semiconductor Manufacturing Company Limited Method for forming a nanowire field effect transistor device having a replacement gate
US9136106B2 (en) 2013-12-19 2015-09-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9608116B2 (en) 2014-06-27 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. FINFETs with wrap-around silicide and method forming the same
US9412817B2 (en) 2014-12-19 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Silicide regions in vertical gate all around (VGAA) devices and methods of forming same
US9536738B2 (en) 2015-02-13 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) devices and methods of manufacturing the same
US9502265B1 (en) 2015-11-04 2016-11-22 Taiwan Semiconductor Manufacturing Company, Ltd. Vertical gate all around (VGAA) transistors and methods of forming the same
US9520482B1 (en) 2015-11-13 2016-12-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of cutting metal gate
US9954058B1 (en) 2017-06-12 2018-04-24 International Business Machines Corporation Self-aligned air gap spacer for nanosheet CMOS devices
US20190081155A1 (en) 2017-09-13 2019-03-14 Globalfoundries Inc. Nanosheet transistor with improved inner spacer
US10243061B1 (en) * 2017-11-15 2019-03-26 International Business Machines Corporation Nanosheet transistor
KR102399071B1 (ko) * 2017-11-17 2022-05-17 삼성전자주식회사 반도체 장치
US10535733B2 (en) * 2018-01-11 2020-01-14 International Business Machines Corporation Method of forming a nanosheet transistor
US20190221483A1 (en) * 2018-01-12 2019-07-18 Globalfoundries Inc. Single work function enablement for silicon nanowire device
DE102019112545A1 (de) 2018-07-31 2020-02-06 Taiwan Semiconductor Manufacturing Co., Ltd. Halbleiter-Bauelement und Verfahren zu dessen Herstellung
US11038043B2 (en) 2018-07-31 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102537527B1 (ko) * 2018-09-10 2023-05-26 삼성전자 주식회사 집적회로 소자
US10998234B2 (en) * 2019-05-14 2021-05-04 International Business Machines Corporation Nanosheet bottom isolation and source or drain epitaxial growth
KR20200140976A (ko) * 2019-06-07 2020-12-17 삼성전자주식회사 반도체 소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017124637A1 (de) 2017-08-30 2019-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Herstellungsverfahren für ein Halbleiter-Bauelement und ein Halbleiter-Bauelement

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
N.Loubet: A Novel Dry Selective Etch of SiGe for the Enablement of High Performance Logic Stacked Gate-All-Around NanoSheet Devices. In: IEEE, International Electron Device Meeting, Technical Digest, 2019, 245 – 248.
N.Loubet: Stacked Nanosheet gate - all around transistor to enable scaling beyond FINFET. In: Symposium on VLSI Technology, 2017, 230 – 231.

Also Published As

Publication number Publication date
US11271113B2 (en) 2022-03-08
US20220190162A1 (en) 2022-06-16
US20210391466A1 (en) 2021-12-16
US11670718B2 (en) 2023-06-06
CN113540245A (zh) 2021-10-22
KR102384616B1 (ko) 2022-04-08
KR20210154686A (ko) 2021-12-21
US20230299204A1 (en) 2023-09-21
TW202147462A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
DE102016115984B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102015114790B4 (de) Verfahren und Struktur für eine Halbleitervorrichtung mit einer Gatespacer-Schutzschicht
DE102012025824B4 (de) FinFET-Vorrichtung und Verfahren zum Herstellen einer FinFET-Vorrichtung
DE102015112267B4 (de) Verfahren und struktur für finfet
DE102020207610A1 (de) Gate-all-around-feldeffekttransistor mit robusten inneren abstandshaltern und verfahren
DE102014019360B4 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102017111545A1 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE102019116998B4 (de) Leitfähiger kontakt mit treppenartigen barriereschichten
DE102020125837A1 (de) Kapazitätsreduzierung für eine vorrichtung mit einer rückseitigen leistungsversorgungsschiene
DE102017113681A1 (de) Halbleiter-bauelement mit luft-abstandshalter
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102019121117A1 (de) Luftspacer für eine gatestruktur eines transistors
DE102019215248B4 (de) Finfet mit isolierenden schichten zwischen dem gate und source/drain-kontakten sowie verfahren zu seiner herstellung
DE102020128908A1 (de) Integrierte Gate-All-Around-Schaltkreisstrukturen, die Bausteine mit elektrischem Kanal-Substrat-Kontakt aufweisen
DE102019103422A1 (de) Verwenden von Maskenschichten zum Erleichtern der Herstellung von selbstjustierten Kontakten und Durchkontaktierungen
DE102020203501A1 (de) Metallgate für einen feldeffekttransistor und verfahren
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102021113387A1 (de) Epitaktische merkmale
DE102020119445A1 (de) Halbleitervorrichtungsstruktur und deren Herstellungsverfahren
DE102014119124B4 (de) Halbleitervorrichtungsstruktur und Verfahren zur Herstellung derselben
DE102017117865A1 (de) Verbindungsstruktur und zugehörige Verfahren
DE102016114724B4 (de) Verfahren zum Ausbilden von Gräben mit unterschiedlichen Tiefen und Vorrichtung
DE102018206438B4 (de) Verfahren zur Herstellung von Kontaktstrukturen
DE102020124124B4 (de) Selbstjustierende rückseitige source-kontakt-struktur und verfahren zu ihrer herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication