DE102020106548A1 - Ätzverfahren zum öffnen einer source-leitung in einem flash-speicher - Google Patents

Ätzverfahren zum öffnen einer source-leitung in einem flash-speicher Download PDF

Info

Publication number
DE102020106548A1
DE102020106548A1 DE102020106548.5A DE102020106548A DE102020106548A1 DE 102020106548 A1 DE102020106548 A1 DE 102020106548A1 DE 102020106548 A DE102020106548 A DE 102020106548A DE 102020106548 A1 DE102020106548 A1 DE 102020106548A1
Authority
DE
Germany
Prior art keywords
source
line
lines
gate line
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020106548.5A
Other languages
English (en)
Inventor
Yong-Sheng Huang
Ming Chyi Liu
Chih-Pin Huang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102020106548A1 publication Critical patent/DE102020106548A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf ein Verfahren zum Öffnen einer Source-Leitung in einer Speichervorrichtung gerichtet. Eine Lösch-Gate-Leitung (EGL) und die Source-Leitung werden parallel verlaufend gebildet. Die Source-Leitung liegt unter der EGL und wird durch eine Dielektrikumschicht von der EGL getrennt. Eine erste Ätzung wird durchgeführt, um eine erste Öffnung durch die EGL hindurch zu bilden, und stoppt auf der Dielektrikumschicht. Eine zweite Ätzung wird durchgeführt, um eine Dicke der Dielektrikumschicht an der ersten Öffnung zu verringern, wobei die erste und die zweite Ätzung mit einer gemeinsamen Maske an der Stelle durchgeführt werden. Ein Silizidprozess wird durchgeführt, um auf der Source-Leitung an der ersten Öffnung eine Silizidschicht zu bilden, wobei der Silizidprozess eine dritte Ätzung mit einer zweiten Maske an der Stelle umfasst und die erste Öffnung durch die Dielektrikumschicht hindurch erweitert. Eine Durchkontaktierung wird gebildet, die sich durch die EGL hindurch bis zur Silizidschicht erstreckt.

Description

  • VERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Patenanmeldung Nr. 62/893,954 , eingereicht am 30. August 2019, die durch Bezugnahme in die vorliegende Anmeldung aufgenommen wird.
  • TECHNISCHER HINTERGRUND
  • Viele modernen elektronischen Geräte enthalten Flashspeicher. Bei einem Flashspeicher handelt es sich um ein elektronisches nichtflüchtiges Computerspeichermedium, das elektronisch gelöscht und umprogrammiert werden kann. Um Informationen zu speichern, enthält ein Flashspeicher eine adressierbare Anordnung aus Speicherzellen, die typischerweise aus Floating-Gate-Transistoren hergestellt sind. Zu typischen Arten von Flashspeicherzellen gehören Stacked-Gate-Flashspeicherzellen und Split-Gate-Flashspeicherzellen (z.B. eine SUPERFLASH-Speicherzelle der dritten Generation (ESF3)). Split-Gate-Flashspeicherzellen weisen gegenüber Stacked-Gate-Flashspeicherzellen einen geringeren Stromverbrauch, einen höheren Injektionswirkungsgrad, eine geringere Anfälligkeit für Kurzkanaleffekte und eine Überlöschungsimmunität auf.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung lassen sich am besten anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen verstehen. Es ist zu beachten, dass gemäß der branchenüblichen Praxis verschiedene Merkmale nicht maßstabsgetreu dargestellt sind. Tatsächlich können die Abmessungen der verschiedenen Merkmale zugunsten einer klaren Erläuterung willkürlich vergrößert oder verkleinert sein.
    • 1A bis 1C veranschaulichen verschiedene Ansichten einiger Ausführungsformen eines Speicherbauelements, das eine Source-Strap-Zelle gemäß Aspekten der vorliegenden Offenbarung aufweist.
    • 2A bis 2D veranschaulichen erweiterte Querschnittsansichten verschiedener Ausführungsformen der Source-Strap-Zelle in 1A.
    • 3A und 3B veranschaulichen erweiterte Querschnittsansichten verschiedener Ausführungsformen der Source-Strap-Zelle in 1B.
    • 4 veranschaulicht in Draufsicht ein ausführlicheres Layout einiger Ausführungsformen der Source-Strap-Zelle in 4.
    • 5 veranschaulicht eine Querschnittsansicht einiger Ausführungsformen eines Speicherbauelements, das eine Source-Strap-Zelle und Steuergate-Strap-Zellen (CG-Strap-Zellen) gemäß Aspekten der vorliegenden Offenbarung aufweist.
    • 6A und 6B veranschaulichen Querschnittsansichten einiger alternativer Ausführungsformen der CG-Strap-Zellen in 5.
    • 7 veranschaulicht in Draufsicht ein Layout einiger Ausführungsformen der CG-Strap-Zellen in 5.
    • 8 veranschaulicht in Draufsicht ein schematisches Schaubild einiger Ausführungsformen eines Speicherbauelements, das eine Speicheranordnung, in der die Source- und CG-Strap-Zellen aus 5 angeordnet sind, und ferner Drähte und Durchkontaktierungen aufweist, die Zellen der Speicheranordnung untereinander verbinden.
    • 9 veranschaulicht in Draufsicht ein Layout einiger Ausführungsformen eines Abschnitts der Speicheranordnung aus 8.
    • 10 bis 13 und 16 bis 24 veranschaulichen eine Reihe von Querschnittsansichten einiger Ausführungsformen eines Verfahrens zum Bilden eines Speicherbauelements, das eine Source-Strap-Zelle und CG-Strap-Zellen gemäß Aspekten der vorliegenden Offenbarung aufweist.
    • 14A und 14B veranschaulichen Querschnittsansichten einiger alternativer Ausführungsformen der Source-Strap-Zelle in 13.
    • 15A und 15B veranschaulichen Querschnittsansichten verschiedener Ausführungsformen der Source-Strap-Zelle in 13 in zur Querschnittsansicht aus 13 orthogonaler Richtung.
    • 25 veranschaulicht ein Blockschaubild einiger Ausführungsformen des Verfahrens aus 10 bis 13 und 16 bis 24.
    • 26 bis 32 veranschaulichen eine Reihe von Querschnittsansichten einiger alternativer Ausführungsformen des Verfahrens aus 10 bis 13 und 16 bis 24, in denen eine aktive Region und eine Grabenisolierstruktur andere Layouts aufweisen.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung stellt viele verschiedene Ausführungsformen bzw. Beispiele zum Umsetzen verschiedener Merkmale dieser Offenbarung bereit. Konkrete Beispiele von Komponenten und Anordnungen werden nachstehend beschrieben, um die vorliegende Offenbarung zu vereinfachen. Hierbei handelt es sich natürlich lediglich um Beispiele, die als nicht einschränkend zu verstehen sind. Beispielsweise kann in der nachfolgenden Beschreibung die Bildung eines ersten Merkmals über oder auf einem zweiten Merkmal Ausführungsformen umfassen, in welchen das erste und das zweite Merkmal in unmittelbarem Kontakt gebildet sind, und kann ebenfalls Ausführungsformen umfassen, in denen zusätzliche Merkmale derart zwischen dem ersten und zweiten Merkmal gebildet sein können, dass das erste und das zweite Merkmal gegebenenfalls nicht in unmittelbarem Kontakt stehen. Zudem können in der vorliegenden Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholt werden. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und gibt an sich keine Beziehung zwischen den verschiedenen behandelten Ausführungsformen und/oder Konfigurationen vor.
  • Ferner werden Bezeichnungen von Raumbeziehungen wie beispielsweise „unter“, „unter(halb)“, „untere/r/s“, „über/oberhalb“, „obere/r/s“ und dergleichen hierin gegebenenfalls aus Gründen einer vereinfachten Beschreibung verwendet, um eine Beziehung eines Elements oder Merkmals gegenüber einem oder mehreren anderen Elementen oder Merkmalen wie in den FIG. veranschaulicht zu beschreiben. Die Bezeichnungen der Raumbeziehungen sollen zusätzlich zu der in den FIG. abgebildeten Ausrichtung auch andere Ausrichtungen des Bauelements in der Anwendung oder im Betrieb umfassen. Die Vorrichtung kann anders ausgerichtet sein (um 90 Grad gedreht oder in anderen Ausrichtungen) und die hierin verwendeten Raumbeziehungsbeschreibungen können entsprechend analog interpretiert werden.
  • Ein Speicherbauelement kann beispielsweise mehrere Bauelementleitungen aufweisen. Die mehreren Bauelementleitungen umfasst eine Auswahl-Gate-Leitung (SG- (Select Gate) Leitung), eine Steuer-Gate-Leitung (CG- (Control Gate) Leitung), eine Lösch-Gate-Leitung (EG-(Erase Gate) Leitung) und eine Source-Leitung, die parallel zueinander verlaufen. Die CG-Leitung befindet sich zwischen der EG- und der SG-Leitung, und die Source-Leitung liegt unter der EG-Leitung in einem Substrat. Die mehreren Bauelementleitungen definiert mehrere Speicherzellen und mehrere Strap-Zellen, die entlang Längen der Bauelement-Leitungen beabstandet sind. Die Strap-Zellen koppeln die Bauelementleitungen entlang der Bauelementleitungen wiederholt elektrisch an Metallleitungen mit niedrigeren Widerständen als die Bauelementleitungen, um Widerstände und damit Spannungsabfälle entlang der Bauelementleitungen zu verringern. An einer Strap-Zelle für die Source-Leitung (z.B. einer Source-Strap-Zelle) weist die EG-Leitung eine Unterbrechung auf, um Zugang zur Source-Leitung zu ermöglichen. An einer Strap-Zelle für die CG-Leitung (z.B. einer CG-Strap-Zelle) weist die CG-Leitung ein seitlich hervorstehendes Pad auf. Ferner weist die SG-Leitung eine Unterbrechung auf, um ein Risiko eines Kontakts durch elektrisches Kurzschließen der CG- und der SG-Leitung zu verhindern und/oder um ein elektrisches Kurzschließen der SG-Leitung mit einer benachbarten SG-Leitung zu verhindern.
  • In einigen Ausführungsformen wird während des Bildens der Source- und der CG-Strap-Zellen eine erste Ätzung in die EG-Leitung und die SG-Leitung mit einer ersten Maske an der Stelle durchgeführt. Die erste Ätzung stoppt auf einer Source-Dielektrikumschicht bzw. einem Substratabschnitt, die unter der EG- bzw. der SG-Leitung liegen. Ferner bildet die erste Ätzung gleichzeitig eine erste bzw. eine zweite Öffnung, die sich durch die EG- bzw. die SG-Leitung an der Source- bzw. der CG-Strap-Zelle erstrecken. Anschließend wird mit einer zweiten Maske an der Stelle eine zweite Ätzung in die Source-Dielektrikumschicht, nicht aber den Substratabschnitt durchgeführt. Die zweite Ätzung trägt einen Abschnitt der Source-Dielektrikumschicht in der ersten Öffnung ab, um die Source-Leitung an der Source-Strap-Zelle freizulegen. Eine die erste Öffnung auskleidende Lackschutzoxidchicht (RPO- (Resist Protection Oxide) Schicht) wird abgeschieden, und mit einer dritten Maske an der Stelle wird eine dritte Ätzung in die RPO-Schicht durchgeführt, um die erste Öffnung durch die RPO-Schicht bis zur Source-Leitung zu erweitern. Auf der Source-Leitung mit der RPO-Schicht an der Stelle wird eine Silizidschicht gebildet, und auf der Silizidschicht wird eine Durchkontaktierung gebildet. Ein Problem besteht darin, dass die Bildung der zweiten Maske in Fotolackschlacke auf der Source-Leitung resultieren kann, der auch nach Abtragen der zweiten Maske verbleibt. Die Schlacke kann verhindern, dass sich die Silizidschicht richtig auf der Source-Leitung bildet, und kann somit zu einer hochohmigen Verbindung zwischen der Durchkontaktierung und der Source-Leitung führen. Die hochohmige Verbindung kann zu Bauteilversagen führen und/oder Betriebsparameter (z.B. den Stromverbrauch) so verschieben, dass sie nicht mehr der Spezifikation entsprechen, wodurch die Ausbeute in der Massenfertigung niedrig sein kann.
  • Verschiedene Ausführungsformen der vorliegenden Offenbarung sind auf ein verbessertes Ätzverfahren zum Öffnen der Source-Leitung im Speicherbauelement sowie auf das Speicherbauelement selbst gerichtet. Es wurde erkannt, dass die zweite Maske weggelassen werden kann und stattdessen die zweite Ätzung mit der ersten Maske an der Stelle so durchgeführt werden kann, dass die Source-Dielektrikumschicht in der Dicke verringert wird, die Source-Leitung aber nicht freigelegt wird. Ferner kann die dritte Ätzung so erweitert (z.B. ihre Dauer erhöht) werden, dass die erste Öffnung durch die Source-Dielektrikumschicht hindurch erweitert wird und die Source-Leitung freilegt. Das verbesserte Ätzverfahren kann somit mindestens eine Fotomaske weniger verwenden. Da die Bildung von Fotomasken teuer ist und auch die Verwendung von Fotolithografie-Prozesswerkzeugen kostspielig ist, stellt eine Fotomaske weniger eine erhebliche Kosteneinsparung dar. Zudem wird das Risiko von Schlacke auf der Source-Leitung in der ersten Öffnung verringert, da die zweite Maske weggelassen werden kann. Dies vergrößert das Prozessfenster (macht z.B. den Prozess stabiler) für die Bildung der Silizidschicht und der Durchkontaktierung.
  • Gemäß 1A bis 1C werden verschiedene Ansichten 100A bis 100C einiger Ausführungsformen eines Speicherbauelements angegeben, das eine Source-Strap-Zelle 102 aufweist. 1A entspricht einer Querschnittsansicht 100A der Source-Strap-Zelle 102 in einer ersten Richtung (z.B. einer Y-Richtung), wohingegen 1B einer Querschnittsansicht 100B der Source-Strap-Zelle 102 in einer orthogonal zur ersten Richtung verlaufenden zweiten Richtung (z.B. einer X-Richtung) entspricht. 1C entspricht in Draufsicht einem Layout der Source-Strap-Zelle 102. 1A und 1B können beispielsweise entlang der Linie A in 1C bzw. der Linie B in 1C aufgenommen sein. Bei dem Speicherbauelement kann es sich beispielsweise um einen eine integrierte Schaltung aufweisenden Chip (IC-Chip) oder eine andere geeignete Halbleiterstruktur oder einen Teil davon handeln. Ferner kann es sich bei dem Speicherbauelement beispielsweise um ein SUPERFLASH-Speicherbauelement der dritten Generation (ESF3-Speicherbauelement) oder um ein anderes geeignetes Split-Gate-Flashspeicher-Bauelement handeln.
  • Die Source-Strap-Zelle 102 liegt über einer aktiven Region 104a eines Substrats 104 und wird teilweise durch eine Source-Leitung 106, eine EG-Leitung 108 und CG-Leitungen 110 definiert, die parallel verlaufen. Beispielsweise können die verschiedenen Leitungen parallel entlang einer Spalte einer Speicheranordnung verlaufen. Bei der aktiven Region 104a des Substrats 104 handelt es sich um eine obere Region des Substrats 104, die von einer Grabenisolierstruktur 112 umgeben ist und durch diese begrenzt wird. Die Grabenisolierstruktur 112 kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten. Ferner kann die Grabenisolierstruktur 112 beispielsweise eine Flachgraben-Isolierstruktur (STI- (Shallow Trench Isolation) Struktur) oder eine andere geeignete Grabenisolierstruktur sein oder aufweisen. Bei dem Substrat 104 kann es sich beispielsweise um ein massives monokristallines Siliziumsubstrat, ein Silizium-auf-Isolator- (SOI-) Substrat oder ein anderes geeignetes Halbleitersubstrat handeln.
  • Die Source-Leitung 106 und die EG-Leitung 108 liegen zwischen den CG-Leitungen 110, und die EG-Leitung 108 liegt durch eine Source-Dielektrikumschicht 114 zur Source-Leitung 106 beabstandet über der Source-Leitung 106. Ferner liegen die CG-Leitungen 110 jeweils über Floating-Gates 116 und sind von einer Unterbrechung 118 in der EG-Leitung 108 und der Source-Dielektrikumschicht 114 durch Haupt-Seitenwandabstandhalter 120 getrennt. Die Unterbrechung 118 trennt (oder unterbricht) die EG-Leitung 108 entlang einer Länge der EG-Leitung 108 in getrennte EG-Segmente. Auf der EG-Leitung 108 und der Source-Leitung 106 befinden sich jeweils Silizidschichten 122, und zu den Silizidschichten 122 verlaufen jeweils Durchkontaktierungen 124. Die Silizidschichten 122 stellen eine niederohmige elektrische Kopplung von den Durchkontaktierungen 124 zur EG-Leitung 108 bzw. der Source-Leitung 106 bereit.
  • Wie nachfolgend gezeigt wird, kann die Source-Strap-Zelle 102 beispielsweise unter Verwendung eines verbesserten Verfahrens zum Öffnen der Source-Leitung 106 (z.B. zum Bilden der Unterbrechung 118 in der EG-Leitung 108 und der Source-Dielektrikumschicht 114) gebildet werden. Anstatt einen Fotolithografie-/Ätzprozess speziell zum Beseitigen der Source-Dielektrikumschicht 114 an der Unterbrechung 118 zu verwenden, verringert das verbesserte Verfahren die Source-Dielektrikumschicht 114 in der Dicke während des Beseitigens der EG-Leitung 108 an der Unterbrechung 118 und ätzt die Source-Dielektrikumschicht 114 während des Strukturierens einer Lackschutz-Dielektrikumschicht (RPD- (Resist Protect Dielectric) Schicht) durch, die während der Bildung einer Source-Silizidschicht 122a verwendet wird. Das verbesserte Verfahren kann somit eine Fotomaske weniger verwenden. Da die Bildung von Fotomasken teuer ist und auch die Verwendung von Fotolithografie-Prozesswerkzeugen kostspielig ist, stellt eine Fotomaske weniger eine erhebliche Kosteneinsparung dar. Zudem kann das Risiko von Fotolackschlacke auf der Source-Leitung 106 verringert werden, da eine Fotomaske weniger verwendet werden kann. Das verringerte Schlackerisiko kann das Prozessfenster zum Bilden der Source-Silizidschicht 122a und einer Source-Durchkontaktierung 124a auf der Source-Silizidschicht 122a vergrößern (z.B. den Prozess stabiler machen). Das verringerte Schlackerisiko kann somit die Wahrscheinlichkeit verringern, dass die Source-Durchkontaktierung 124a elektrisch nicht richtig an die Source-Silizidschicht 122a koppelt. Zu viel Schlacke auf der Source-Silizidschicht 122a kann verhindern, dass sich die Source-Silizidschicht 122a auf der Source-Leitung 106 vollständig bildet, so dass die Source-Silizidschicht 122a möglicherweise klein und/oder nicht vorhanden ist. Somit kann die Source-Durchkontaktierung 124 gegebenenfalls nicht vollständig auf der Source-Silizidschicht 122a aufsetzen, und ein Widerstand von der Source-Durchkontaktierung 124a zur Source-Leitung 106 kann hoch sein. Diese Hochohmigkeit kann wiederum Betriebsparameter so verschieben, dass sie nicht mehr der Spezifikation entsprechen, und/oder zu geringen Ausbeuten führen.
  • Durch das Öffnen der Source-Leitung 106 gemäß dem verbesserten Verfahren liegen in 1A die Haupt-Seitenwandabstandhalter 120 über einem in der Dicke verringerten Abschnitt der Source-Dielektrikumschicht 114. Eine Höhe Hs der Haupt-Seitenwandabstandhalter 120 ist somit größer, als sie es andernfalls in 1A wäre. In einigen Ausführungsformen beträgt die Höhe Hs der Haupt-Seitenwandabstandhalter 120 etwa 400 bis 800 Ängström, etwa 400 bis 600 Ängström, etwa 600 bis 800 Ängström oder einen anderen geeigneten Wert. Ferner kann durch das Öffnen der Source-Leitung 106 gemäß dem verbesserten Verfahren eine Breite Ws der Source-Silizidschicht 122a in größer sein, als sie es andernfalls in 1B wäre. Ferner kann ein Verhältnis der Breite Ws zu einer Trennung S zwischen EG-Segmenten der EG-Leitung 108 größer sein, als es andernfalls in 1B der Fall wäre. Somit wird die Wahrscheinlichkeit erhöht, dass die Source-Durchkontaktierung 124a richtig auf der Source-Silizidschicht 122a aufsetzt. Dies vergrößert das Prozessfenster zum Bilden der Source-Durchkontaktierung 124a und verringert die Wahrscheinlichkeit, dass die Source-Durchkontaktierung 124a nicht richtig an die Source-Durchkontaktierung 124a koppelt.
  • In einigen Ausführungsformen beträgt die Breite Ws der Source-Silizidschicht 122a etwa 800 bis 1100 Ängström, etwa 800 bis 950 Ängström, etwa 950 bis 1100 Ängström oder einen anderen geeigneten Wert. Falls die Breite Ws zu gering ist (z.B. weniger als etwa 800 Ängström oder ein anderer geeigneter Wert), kann die Wahrscheinlichkeit, dass die Source-Durchkontaktierung 124a richtig auf der Source-Silizidschicht 122a aufsetzt, gering sein. Das Prozessfenster zum Bilden der Source-Durchkontaktierung 124a kann somit klein sein, und die Wahrscheinlichkeit einer hochohmigen oder gar keiner elektrischen Kopplung zwischen der Source-Durchkontaktierung 124a und der Source-Leitung 106 kann hoch sein. Falls die Breite Ws zu groß ist (z.B. größer als etwa 1100 oder ein anderer geeigneter Wert), kann dies eine Verkleinerung des Speicherbauelements behindern, so dass sich nur ein geringer bis gar kein Nutzen für das Prozessfenster für die Source-Durchkontaktierung 124a ergibt.
  • In einigen Ausführungsformen ist ein Verhältnis der Breite Ws zur Trennung S größer als etwa 0,4:1,0, etwa 0,5:1,0, etwa 0,6:1,0 oder ein anderes geeignetes Verhältnis. In einigen Ausführungsformen ist ein Verhältnis der Breite Ws zur Trennung S etwa 0,4:1,0 bis etwa 0,6:1,0, etwa 0,6:1,0 bis 0,8:1,0 oder ein anderes geeignetes Verhältnis. Falls das Verhältnis zu niedrig ist (z.B. weniger als etwa 0,4:1,0 oder ein anderes geeignetes Verhältnis), kann die Source-Silizidschicht 122a klein sein und kann die Wahrscheinlichkeit, dass die Source-Durchkontaktierung 124a richtig auf der Source-Silizidschicht 122a aufsetzt, gering sein.
  • Unter erneuter Bezugnahme auf 1A bis 1C kann die Source-Leitung 106 beispielsweise ein dotierter Abschnitt des Substrats 104 und/oder eine andere geeignete Halbleiterregion sein oder diese aufweisen. Die EG-Leitung 108, die CG-Leitungen 110 und die Floating-Gates 116 können beispielsweise dotiertes Polysilizium und/oder ein oder mehrere andere geeignete leitfähige Materialien sein oder enthalten. Die Silizidschichten 122 können beispielsweise Metallsilizid und/oder ein oder mehrere andere geeignete Silizide sein oder enthalten. Die Durchkontaktierungen 124 können beispielsweise Metall und/oder ein oder mehrere andere leitfähige Materialien sein oder enthalten. Die Source-Dielektrikumschicht 114 kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Die CG-Leitungen 110 sind von den Floating-Gates 116 durch entsprechende CG-Dielektrikumschichten 126 getrennt, und die Floating-Gates 116 sind vom Substrat 104 durch entsprechende Floating-Gate-Dielektrikumschichten 128 getrennt. Ferner sind die CG-Leitungen 110 von den Haupt-Seitenwandabstandhaltern 120 durch entsprechende CG-Seitenwandabstandhalter 130 und die Floating-Gates 116 von den Haupt-Seitenwandabstandhaltern 120 durch entsprechende EG-Tunnel-Dielektrikumschichten 132 getrennt. In einigen Ausführungsformen sind die EG-Tunnel-Dielektrikumschicht 132 und die Source-Dielektrikumschicht 114 durch eine gemeinsame Schicht definiert. Die CG-Dielektrikumschichten 126 und die CG-Seitenwandabstandhalter 130 können beispielsweise Siliziumoxid, Siliziumnitrid, ein oder mehrere andere geeignete Dielektrika oder eine Kombination der vorstehend Genannten sein oder enthalten. In einigen veranschaulichten Ausführungsformen handelt es sich bei den CG-Dielektrikumschichten 126 und den CG-Seitenwandabstandhaltern 130 um Oxid-Nitrid-Oxid-Filme (ONO-Filme). Die Floating-Gate-Dielektrikumschichten 128 und die EG-Tunnel-Dielektrikumschichten 132 können beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Eine dielektrische Zwischenschicht 134 bedeckt die Source-Strap-Zelle 102 und füllt die Unterbrechung 118 in der EG-Leitung 108 und der Source-Dielektrikumschicht 114 aus. Ferner umgibt die dielektrische Zwischenschicht 134 die Durchkontaktierungen 124. Die dielektrische Zwischenschicht 134 kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Zwar werden 1A bis 1C zusammen in Hinblick auf das gleiche Speicherbauelement beschrieben, jedoch kann jede der 1A bis 1C unabhängig von jeder anderen der 1A bis 1C für sich allein stehen können. Beispielsweise kann ein Speicherbauelement zwar die Querschnittsansicht 100A aus 1A, nicht aber die Querschnittsansicht 100B aus 1B und/oder das Draufsicht-Layout 100C aus 1C aufweisen. Als weiteres Beispiel kann ein Speicherbauelement zwar die Querschnittsansicht 100B aus 1B, nicht aber die Querschnittsansicht 100A aus 1A und/oder das Draufsicht-Layout 100C aus 1C aufweisen.
  • Gemäß 2A wird eine erweiterte Querschnittsansicht 200A einiger Ausführungsformen der Source-Strap-Zelle 102 aus 1A angegeben, in der die Source-Strap-Zelle 102 ferner teilweise durch SG-Leitungen 202 definiert wird. Die SG-Leitungen 202 verlaufen parallel (in der Querschnittsansicht 200A nicht sichtbar) zu den CG-Leitungen 110, und die CG-Leitungen 110 befinden sich zwischen den SG-Leitungen 202 und grenzen jeweils an diese an. Ferner liegen die SG-Leitungen 202 teilweise über der Grabenisolierstruktur 112 und sind durch entsprechende SG-Dielektrikumschichten 204 vom Substrat 104 getrennt. Die SG-Leitungen 202 können beispielsweise dotiertes Polysilizium und/oder ein oder mehrere andere geeignete leitfähige Materialien sein oder enthalten. Die SG-Dielektrikumschichten 204 können beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Die CG-Seitenwandabstandhalter 130 und die SG-Seitenwandabstandhalter 206 trennen die CG-Leitungen 110 jeweils von den SG-Leitungen 202. Die CG-Seitenwandabstandhalter 130 befinden sich an Seitenwänden der CG-Leitungen 110, wohingegen sich die SG-Seitenwandabstandhalter 206 an den CG-Leitungen 110 zugewandten Seitenwänden der SG-Leitungen 202 befinden. Ferner befinden sich die Haupt-Seitenwandabstandhalter 120 an von den CG-Leitungen 110 abgewandten Seitenwänden der SG-Leitungen 202. Die SG-Seitenwandabstandhalter 206 können beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten. In einigen Ausführungsformen sind oder enthalten die CG-Seitenwandabstandhalter 130 ONO-Filme, sind oder enthalten die SG-Seitenwandabstandhalter 206 Siliziumoxid und sind oder enthalten die Haupt-Seitenwandabstandhalter 120 Siliziumnitrid. Es kommen jedoch auch andere Materialien für einen oder eine Kombination der vorstehend genannten Spacer in Frage.
  • Die Silizidschichten 122 befinden sich auf den SG-Leitungen 202, um eine niederohmige elektrische Kopplung von den SG-Leitungen 202 zu SG-Durchkontaktierungen (nicht gezeigt) bereitzustellen. Ferner befindet sich auf den Haupt-Seitenwandabstandhaltern 120 und der Source-Silizidschicht 122a eine Kontaktätzstoppschicht (CESL, Contact Etch Stop Layer) 208 und erstreckt sich die Source-Durchkontaktierung 124a von einem Source-Leitungsdraht 210a durch die CESL 208 hindurch bis zur Source-Silizidschicht 122a. Der Source-Leitungsdraht 210a befindet sich in der dielektrischen Zwischenschicht 134 und kann beispielsweise Metall und/oder ein oder mehrere andere geeignete leitfähige Materialien sein oder enthalten. Die CESL 208 kann beispielsweise Siliziumoxid, Siliziumnitrid, ein oder mehrere andere geeignete Dielektrika oder eine Kombination der vorstehend Genannten sein oder enthalten.
  • Gemäß 2B wird eine Querschnittsansicht 200B einiger alternativer Ausführungsformen der Source-Strap-Zelle 102 aus 2A angegeben, in der Haupt-Seitenwandabstandhalter 120 zwischen den CG-Leitungen 110 unterste Punkte auf gleicher Höhe wie die Floating-Gates 116 und/oder die Floating-Gate-Dielektrikumschichten 128 aufweisen.
  • Gemäß 2C wird eine Querschnittsansicht 200C einiger alternativer Ausführungsformen der Source-Strap-Zelle 102 aus 2A angegeben, in der die SG-Leitungen 202 zu Seiten der Grabenisolierstruktur 112 liegen. Mit anderen Worten, die SG-Leitungen 202 liegen nicht über der Grabenisolierstruktur 112.
  • Gemäß 2D wird eine Querschnittsansicht 200D einiger alternativer Ausführungsformen der Source-Strap-Zelle 102 aus 2C angegeben, in der eine gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102 umgibt und trennt. Unter anderem umgibt und trennt die gemeinsame Dielektrikumstruktur 212 die Floating-Gates 116, die CG-Leitungen 110, die Silizidschichten 122, die CESL 208, Seitenwandabstandhalter 214 und Gate-Dielektrikumschichten 216. Ferner definiert die gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102. Unter anderem definiert die gemeinsame Dielektrikumstruktur 212 die Grabenisolierstruktur 112 und die Floating-Gate-Dielektrikumschichten 128. Die gemeinsame Dielektrikumstruktur 212 kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten. Die Seitenwandabstandhalter 214 und/oder die Gate-Dielektrikumschichten 216 können beispielsweise Siliziumnitrid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Auch wenn dies nicht gekennzeichnet ist, um 2D übersichtlich zu halten, ist zu beachten, dass die gemeinsame Dielektrikumstruktur 212 und die Seitenwandabstandhalter 214 beispielsweise zusammen die CG-Seitenwandabstandhalter 130 aus 2C definieren können. Beispielsweise können die gemeinsame Dielektrikumstruktur 212 und die Seitenwandabstandhalter 214 zusammen den CG-Seitenwandabstandhaltern 130 aus 2C entsprechende ONO-Filme definieren. Ferner können die gemeinsame Dielektrikumstruktur 212 und die Gate-Dielektrikumschichten 216 beispielsweise gemeinsam die CG-Dielektrikumschichten 126 aus 2C definieren. Beispielsweise können die gemeinsame Dielektrikumstruktur 212 und die Gate-Dielektrikumschichten 216 zusammen den CG-Dielektrikumschichten 126 aus 2C entsprechende ONO-Filme definieren.
  • Gemäß 3A wird eine erweiterte Querschnittsansicht 300A einiger Ausführungsformen der Source-Strap-Zelle 102 aus 1B angegeben, in der sich die Durchkontaktierungen 124 jeweils von Drähten 210 bis jeweils zu den Silizidschichten 122 erstrecken. Ferner befindet sich die CESL 208 auf den Haupt-Seitenwandabstandhaltern 120 und erstreckt sich die Source-Durchkontaktierung 124a durch die CESL 208 hindurch. Die Drähte 210a befinden sich in der dielektrischen Zwischenschicht 134 und können beispielsweise Metall und/oder ein oder mehrere andere geeignete leitfähige Materialien sein oder enthalten.
  • Gemäß 3B wird eine Querschnittsansicht 300B einiger alternativer Ausführungsformen der Source-Strap-Zelle 102 aus 3A angegeben, in der die gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102 umgibt und trennt. Unter anderem umgibt und trennt die gemeinsame Dielektrikumstruktur 212 die die EG-Leitung 108, die Silizidschichten 122, die Haupt-Seitenwandabstandhalter 120 und die CESL 208. Ferner definiert die gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102. Unter anderem definiert die gemeinsame Dielektrikumstruktur 212 die Source-Dielektrikumschicht 114.
  • Gemäß 4 wird in Draufsicht ein erweitertes Layout 400 einiger Ausführungsformen der Source-Strap-Zelle 102 aus 1C angegeben, in der die SG-Leitungen 202 seitlich parallel zu den CG-Leitungen 110 und der EG-Leitung 108 verlaufen. Ferner überlappen sich die SG-Leitungen 202, die CG-Leitungen 110 und die EG-Leitung 108 mit der Grabenisolierstruktur 112 und der aktiven Region 104a und umgibt und begrenzt die Grabenisolierstruktur 112 die aktive Region 104a. Jede der Querschnittsansichten 100A, 200A bis 200D aus 1A und 2A bis 2D kann beispielsweise entlang der Linie A und/oder jede der Querschnittsansichten 100B, 300A, 300B aus 1B, 3A und 3B beispielsweise entlang der Linie B aufgenommen sein.
  • Gemäß 5 wird eine Querschnittsansicht 500 einiger Ausführungsformen eines Speicherbauelements angegeben, das eine Source-Strap-Zelle 102 und CG-Strap-Zellen 502 aufweist. Bei dem Speicherbauelement kann es sich beispielsweise um einen IC-Chip oder eine andere geeignete Halbleiterstruktur oder einen Teil davon handeln. Ferner kann es sich bei dem Speicherbauelement beispielsweise um ein ESF3-Speicherbauelement oder um ein anderes geeignetes Split-Gate-Flashspeicher-Bauelement handeln.
  • Die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502 liegen über einer Grabenisolierstruktur 112 und einer aktiven Region 104a eines Substrats 104. Ferner werden die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502 teilweise durch Source-Leitungen 106, EG-Leitungen 108, CG-Leitungen 110 und SG-Leitungen 202 definiert, die parallel verlaufen (in der Querschnittsansicht 500 der 5 nicht sichtbar). Die Source-Strap-Zelle 102 ist wie in 2A veranschaulicht und beschrieben ausgeführt, kann aber beispielsweise alternativ wie in einer oder einer Kombination der 1A bis 1C, 2B bis 2D, 3A, 3B und 4 veranschaulicht und beschrieben oder alternativ wie eine beliebige andere geeignete Source-Strap-Zelle ausgeführt sein.
  • Die Source-Leitungen 106 grenzen jeweils auf ersten Seiten der CG-Leitungen 110 an die CG-Leitungen 110 an, und die EG-Leitungen 108 liegen durch Source-Dielektrikumschichten 114 zur Source-Leitung 106 beabstandet jeweils über den Source-Leitungen 106. Es ist zu beachten, dass die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 teilweise abgetragen ist, wohingegen die Source-Dielektrikumschichten 114 der CG-Strap-Zellen 502 vollständig sind. Ferner grenzen die SG-Leitungen 202 jeweils auf zweiten Seiten der CG-Leitungen 110 an die CG-Leitungen 110 an und liegen die CG-Leitungen 110 jeweils über den Floating-Gates 116. Die EG-Leitung der Source-Strap-Zelle 102 (nicht sichtbar) und die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 weisen eine erste Unterbrechung 118 an der Source-Strap-Zelle 102 auf, und die SG-Leitungen (nicht sichtbar) der CG-Strap-Zelle 502 weisen eine zweite Unterbrechung 504 an den CG-Strap-Zellen 502 auf.
  • Wie nachfolgend noch gezeigt wird, kann die Source-Strap-Zelle 102 beispielsweise durch ein verbessertes Verfahren zum Öffnen der Source-Leitung 106 gebildet werden. Während des verbesserten Verfahrens beseitigt ein erster Fotolithografie-/Ätzprozess die EG-Leitung der Source-Strap-Zelle 102 an der ersten Unterbrechung 118, während er gleichzeitig die SG-Leitungen der CG-Strap-Zellen 502 an der zweiten Unterbrechung 504 beseitigt. Anstatt einen zweiten Fotolithografie-/Ätzprozess speziell zum Beseitigen der Source-Dielektrikumschicht 114 an der ersten Unterbrechung 118 zu verwenden, verringert das verbesserte Verfahren ferner die Dicke der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 während des ersten Fotolithografie-/Ätzprozesses und ätzt einen Rest der Source-Dielektrikumschicht während des Strukturierens einer RPD-Schicht (nicht gezeigt) durch, die während der Bildung der Silizidschicht 122 an der ersten Unterbrechung 118 verwendet wird. Der erste Fotolithografie-/Ätzprozess wird somit erweitert.
  • Da der erste Fotolithografie-/Ätzprozess erweitert wird und der erste Fotolithografie- /Ätzprozess an den SG-Leitungen 202 der CG-Strap-Zellen 502 durchgeführt wird, erstreckt sich der erste Fotolithografie-/Ätzprozess an der CG-Strap-Zelle 502 in das Substrat 104 und die Grabenisolierstruktur 112 hinein. Hierdurch wird wiederum eine Vertiefung 506 gebildet, die eine von einer Oberseite des Substrats 104 aus gemessene Tiefe D aufweist. In einigen Ausführungsformen ist die Tiefe D größer als etwa 50 Ängström oder größer als etwa 100 Ängström und/oder geringer als etwa 200 Ängström, geringer als etwa 250 Ängström oder geringer als etwa 300 Ängström. Es kommen jedoch auch andere geeignete Werte in Frage. Falls die Tiefe D zu groß ist (z.B. größer als etwa 300 Ängström oder ein anderer geeigneter Wert), kann sich Metall in der Vertiefung 506 fangen. Solches verfangene Metall kann Verunreinigung von Prozesswerkzeugen, unerwünschtes elektrisches Kurzschließen oder andere derartige Probleme verursachen. Falls die Tiefe zu gering ist (z.B. geringer als etwa 50 Ängström oder ein anderer geeigneter Wert), kann die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 möglicherweise nur unzureichend in der Dicke verringert werden, so dass der Strukturiervorgang der RPD-Schicht gegebenenfalls den Rest der Source-Dielektrikumschicht nicht durchätzen kann. Somit kann die Durchkontaktierung 124 der Source-Strap-Zelle 102 möglicherweise nicht elektrisch an die Source-Leitung 106 der Source-Strap-Zelle 102 koppeln.
  • Unter weiterer Bezugnahme auf 5 sind die CG-Leitungen 110 von der Grabenisolierstruktur 112 und den Floating-Gates 116 jeweils durch entsprechende CG-Dielektrikumschichten 126 getrennt. Ferner sind die Floating-Gates 116 vom Substrat 104 durch entsprechende Floating-Gate-Dielektrikumschichten 128 und die SG-Leitungen 202 vom Substrat 104 durch entsprechende SG-Dielektrikumschichten 204 getrennt. Die CG-Leitungen 110 sind von den EG-Leitungen 108 und den SG-Leitungen 202 durch entsprechende CG-Seitenwandabstandhalter 130 getrennt. Die CG-Leitungen 110 sind von den EG-Leitungen 108 ferner durch entsprechende EG-Tunnel-Dielektrikumschichten 132 und von den SG-Leitungen 202 ferner durch entsprechende SG-Seitenwandabstandhalter 206 getrennt. Die CG-Seitenwandabstandhalter 130 befinden sich an Seitenwänden der CG-Leitungen 110, die EG-Tunnel-Dielektrikumschichten 132 befinden sich an Seitenwänden der Floating-Gates 116 und Seitenwänden der EG-Leitungen 108, und die SG-Seitenwandabstandhalter 206 befinden sich an Seitenwänden der SG-Leitungen 202.
  • Eine CESL 208 kleidet äußere Seitenwände der Source-Strap-Zelle 102 und der CG-Strap-Zellen 502 aus, und Haupt-Seitenwandabstandhalter 120 trennen die CESL 208 jeweils von den äußeren Seitenwänden. Auf den SG-Leitungen 202, den EG-Leitungen 108 und der Source-Leitung 106 der Source-Strap-Zelle 102 befinden sich jeweils Silizidschichten 122. Ein Source-Leitungsdraht 210a und eine Source-Durchkontaktierung 124a liegen über der Silizidschicht 122 der Source-Strap-Zelle 102, und die Source-Durchkontaktierung 124a erstreckt sich von dem Source-Leitungsdraht 210a bis zur Silizidschicht 122 der Source-Strap-Zelle 102. Eine dielektrische Zwischenschicht 134 bedeckt die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502. Ferner füllt die dielektrische Zwischenschicht 134 die erste und die zweite Unterbrechung 118, 504 aus und umgibt den Source-Leitungsdraht 210a und die Source-Durchkontaktierung 124a.
  • Gemäß 6A und 6B werden verschiedene Querschnittsansichten 600A, 600B einiger alternativer Ausführungsformen der CG-Strap-Zellen 502 aus 5 angegeben, in denen die Vertiefung 506 im Wesentlichen durch das Substrat 104 definiert wird und sich die Grabenisolierstruktur 112 im Wesentlichen unter den CG-Leitungen 110 befindet. In 6A ist die Grabenisolierstruktur 112 zur zweiten Unterbrechung 504 und der Vertiefung 506 benachbart. In 6B ist die Grabenisolierstruktur 112 zu den EG-Leitungen 108 benachbart.
  • Gemäß 7 wird in Draufsicht ein Layout 700 einiger Ausführungsformen der CG-Strap-Zellen 502 aus 5 angegeben. Die CG-Strap-Zelle 502 aus 5 kann beispielsweise entlang der Linie C aufgenommen sein, wobei jedoch auch andere Positionen in Frage kommen. In alternativen Ausführungsformen können die CG-Strap-Zellen 502 in einer der 6A und 6B beispielsweise durch Modifizierung des Draufsicht-Layouts der Grabenisolierstruktur 112 und des Draufsicht-Layouts der aktiven Region 104a entlang der Linie C aufgenommen sein. Die CG-Leitungen 110, die EG-Leitungen 108 und die SG-Leitungen 202 verlaufen seitlich parallel und überlappen sich mit der Grabenisolierstruktur 112 und der aktiven Region 104a. Ferner weist eine der CG-Leitungen 110 an der Unterbrechung 504 ein Pad 110p auf, windet sich die Vertiefung 506 um das Pad 110p und erstreckt sich eine Durchkontaktierung 124 von dem Pad 110p, um das Pad 110p elektrisch an eine Metallleitung (nicht gezeigt) zu koppeln. In einigen Ausführungsformen ist die Vertiefung 506 U- oder C-förmig. In alternativen Ausführungsformen weist die Vertiefung 506 eine andere geeignete Form auf.
  • Gemäß 8 ist in Draufsicht ein schematisches Schaubild 800 einiger Ausführungsformen eines eine Speicheranordnung aufweisenden Speicherbauelements angegeben, in dem die Source-Strap-Zelle 102 aus 5 und die CG-Strap-Zelle 502 aus 5 angeordnet sind. Die Speicheranordnung umfasst mehrere Zellen in mehreren Reihen und mehreren Spalten. Die Reihen sind jeweils mit Rx bis Rx+7 bezeichnet, und die Spalten sind jeweils mit Cm bis Cm+2, Cn bis Cn+2, Co bis Co+2 und Cp bis Cp+1 bezeichnet. Die tiefgestellten Zeichen der Reihen- und Spaltenkennzeichnungen geben entsprechende Reihen- und Spaltennummern an. Ferner ist x eine ganzzahlige Variable, die eine Reihennummer repräsentiert, während m, n, o und p ganzzahlige Variablen sind, die Spaltennummern repräsentieren.
  • Die mehreren Zellen umfassen mehrere Source-Strap-Zellen 102, mehrere CG-Strap-Zellen 502 und mehrere Speicherzellen 802, die sich entlang jeder der Reihen wiederholen. In einigen Ausführungsformen umfassen die mehreren Zellen ferner SG-Strap-Zellen und/oder andere Arten von Strap-Zellen, die nicht gezeigt sind. Die Source-Strap-Zellen 102 koppeln Source-Leitungen (nicht gezeigt) und EG-Leitungen (nicht gezeigt) elektrisch an eine entsprechende Source-Strap-Leitung 804 und eine entsprechende EG-Strap-Leitung 806. Die Source-Strap-Zellen 102 können somit beispielsweise auch als Source-/Lösch-Gate-Strap-Zellen (SEG-Zellen) bekannte sein. Die CG-Strap-Zellen 502 koppeln CG-Leitungen (nicht gezeigt) elektrisch an entsprechende CG-Strap-Leitungen 808. Die CG-Leitungen, die EG-Leitungen und die Source-Leitungen erstrecken sich entlang der Reihen und definieren teilweise die mehreren Zellen. Die Speicherzellen 802 speichern einzelne Datenbits und können beispielsweise ESF3-Speicherzellen, Split-Gate-Flashspeicherzellen oder andere geeignete Speicherzellen sein. Die Source-Strap-Zellen 102 können beispielsweise wie in einer oder einer Kombination der 1A bis 1C, 2A bis 2D, 3A, 3B, 4 und 5 ausgeführt sein und/oder die CG-Strap-Zellen 502 können beispielsweise wie in einer oder einer Kombination der 5, 6A, 6B und 7 ausgeführt sein.
  • Eine Interconnect-Struktur verbinden die mehreren Zellen untereinander und umfasst mehrere Drähte 210 und mehrere Durchkontaktierungen 810. Es ist zu beachten, dass die Drähte 210 und die Durchkontaktierungen 810 nur in der Legende unter der Speicheranordnung bezeichnet sind. Die Drähte 210 sind in mehreren Drahtebenen gruppiert, und die Durchkontaktierungen 810 sind in mehreren Durchkontaktierungsebenen gruppiert. Eine Ebene entspricht einer Höhe über der Speicheranordnung, wenn das Speicherbauelement im Querschnitt betrachtet wird. Die mehreren Drahtebenen umfassen eine erste Drahtebene M1, eine zweite Drahtebene M2, eine dritte Drahtebene M3 und eine vierte Drahtebene M4. Die Drahtebenen sind schematisch durch Dicken der Drähte 210 veranschaulicht, und die Höhe über der Speicheranordnung nimmt mit der Drahtdicke zu. Die mehreren Durchkontaktierungsebenen umfassen eine Durchkontaktierungsebene CO (z.B. eine Durchkontaktierungs-Nullebene), eine erste Durchkontaktierungsebene V1, eine zweite Durchkontaktierungsebene V2 und eine dritte Durchkontaktierungsebene V3. Die Durchkontaktierungsebenen sind schematisch durch Form und/oder Farbe veranschaulicht. Beispielsweise entspricht ein schwarzer Kreis Durchkontaktierungen 124 in der Durchkontaktierungsebene CO, wohingegen ein weißes Quadrat Durchkontaktierungen in der zweiten Durchkontaktierungsebene V2 entspricht.
  • Durchkontaktierungen in der Durchkontaktierungsebene CO erstrecken sich von den Zellen zu Drähten in der ersten Drahtebene M1, und Durchkontaktierungen in der ersten Durchkontaktierungsebene V1 erstrecken sich von Drähten in der ersten Drahtebene M1 zu Drähten in der zweiten Drahtebene M2. Ferner erstrecken sich Durchkontaktierungen in der zweiten Durchkontaktierungsebene V2 von Drähten in der zweiten Drahtebene M2 zu Drähten in der dritten Drahtebene M3 und erstrecken sich Durchkontaktierungen in der dritten Durchkontaktierungsebene V3 von Drähten in der dritten Drahtebene M3 zu Drähten in der vierten Drahtebene M4. Es ist zu beachten, dass dort, wo sich Durchkontaktierungen auf verschiedenen Ebenen direkt überlappen, die dazwischenliegenden Drähte nicht gezeigt sind.
  • Die mehreren Drähte 210 umfassen mehrere Bitleitungen 812, mehrere Source-Nebenschlussdrähte 814 und mehrere EG-Nebenschlussdrähte 816 in der ersten Drahtebene M1. Die Bitleitungen 812 erstrecken sich entlang Spalten (z.B. Spalten Cm, Cm+2, Cn+2, Co usw.), an denen sich die Speicherzellen 802 befinden, und koppeln über Durchkontaktierungen in der Durchkontaktierungsebene CO elektrisch an Speicherzellen in entsprechenden Spalten. Die Source- und EG-Nebenschlussdrähte 814, 816 erstrecken sich entlang der Spalte (z.B. Spalten Cm+1 und Co+1), an der sich die Source-Strap-Zellen 102 befinden, und koppeln durch Durchkontaktierungen in der Durchkontaktierungsebene CO elektrisch an Source-Leitungen (nicht gezeigt) bzw. EGs (nicht gezeigt) an den Source-Strap-Zellen 102.
  • Zudem umfassen die mehreren Drähte 210 die Source-Strap-Leitung 804, die EG-Strap-Leitung 806 und die CG-Strap-Leitungen 808. Die Source- und EG-Strap-Leitungen 804, 806 befinden sich in der vierten Drahtebene M4 und koppeln über Durchkontaktierungen in der ersten, zweiten und dritten Durchkontaktierungsebene V1, V2 und V3 elektrisch an die Source- bzw. EG-Nebenschlussdrähte 814, 816. Die CG-Strap-Leitungen 808 befinden sich in der dritten Drahtebene M3 und koppeln durch Durchkontaktierungen in der Durchkontaktierungsebene CO und die erste und zweite Durchkontaktierungsebene V1, V2 elektrisch an CG-Leitungen (nicht gezeigt) in entsprechenden Reihen an den CG-Strap-Zellen 502.
  • Auch wenn 8 zeigt, dass sich die verschiedenen Strap-Leitungen und die verschiedenen Nebenschlussdrähte in bestimmten Drahtebenen befinden, können sich in alternativen Ausführungsformen einige oder alle der Strap-Leitungen und/oder einige oder alle der Nebenschlussdrähte in anderen Drahtebenen befinden. Beispielsweise können sich in alternativen Ausführungsformen die CG-Strap-Leitungen 808 in der zweiten Drahtebene M2 befinden. Als weiteres Beispiel kann sich in alternativen Ausführungsformen die EG-Strap-Leitung 806 in der vierten Drahtebene M4 und die Source-Strap-Leitung 804 in einer fünften Drahtebene (nicht gezeigt) befinden.
  • Gemäß 9 ist in Draufsicht ein Layout 900 einiger Ausführungsformen eines Abschnitts der Speicheranordnung aus 8 angegeben. Das Draufsicht-Layout 900 kann beispielsweise innerhalb des Kastens E in 8 aufgenommen sein, wobei jedoch auch andere geeignete Positionen in Frage kommen. Mehrere EG-Leitungen 108, mehrere CG-Leitungen 110 und mehrere SG-Leitungen 202 verlaufen seitlich parallel und definieren teilweise mehrere Zellen in mehreren Reihen und mehreren Spalten. Die Reihen sind jeweils mit Ry bis Ry+3 und die Spalten jeweils mit Cq bis Cq+7 bezeichnet. Die tiefgestellten Zeichen der Reihen- und Spaltenkennzeichnungen geben entsprechende Reihen- und Spaltennummern an. Ferner ist y eine ganzzahlige Variable, die eine Reihennummer repräsentiert, während q eine ganzzahlige Variable ist, die eine Spaltennummer repräsentiert.
  • Die mehreren Zellen umfassen mehrere Source-Strap-Zellen 102, mehrere CG-Strap-Zellen 502 und mehrere Speicherzellen 802. Die mehreren Zellen überlappen eine aktive Region 104a und eine Grabenisolationsstruktur 112, die die aktive Region 104a umgibt und begrenzt. Ferner sind die mehreren Zellen durch entsprechende Durchkontaktierungen 124 elektrisch an entsprechende Drähte (nicht gezeigt; vgl. 8) gekoppelt. Die Source-Strap-Zellen 102 können beispielsweise wie in einer oder einer Kombination der 1A bis 1C, 2A bis 2D, 3A, 3B, 4, und 5 ausgeführt sein. Jede der 1A und 2A bis 2D kann beispielsweise entlang der Linie A aufgenommen sein und/oder jede der 1B, 3A und 3B kann beispielsweise entlang der Linie B aufgenommen sein. Ferner kann die Source-Strap-Zelle 102 aus 5 beispielsweise entlang der Linie A aufgenommen sein. Die CG-Strap-Zellen 502 können beispielsweise wie in einer oder einer Kombination der 5, 6A, 6B und 7 ausgeführt sein und/oder jede der 6A und 6B kann beispielsweise entlang der Linie C aufgenommen sein. Ferner können die CG-Strap-Zellen 502 aus 5 beispielsweise entlang der Linie C aufgenommen sein.
  • Gemäß 10 bis 13 und 16 bis 24 ist eine Reihe von Querschnittsansichten 1000 bis 1300, 1600 bis 2400 einiger Ausführungsformen eines Verfahrens zum Bilden eines Speicherbauelements angegeben, das eine Source-Strap-Zelle und CG-Strap-Zellen gemäß Aspekten der vorliegenden Offenbarung aufweist. Das Verfahren wird eingesetzt, um das Speicherbauelement aus 5 zu bilden, kann jedoch beispielsweise alternativ eingesetzt werden, um das Speicherbauelement in einer oder einer Kombination der 1A bis 1C, 2A bis 2D, 3A, 3B, 4, 6A, 6B und 7 bis 9 zu bilden oder ein anderes geeignetes Speicherbauelement zu bilden.
  • Wie durch die Querschnittsansicht 1000 aus 10 veranschaulicht ist, werden eine Source-Strap-Zelle 102 und CG-Strap-Zellen 502 teilweise auf einer Grabenisolierstruktur 112 und einer aktiven Region 104a eines Substrats 104 gebildet. Die Grabenisolierstruktur 112 umgibt und begrenzt die aktive Region 104a. Die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502 werden teilweise durch Source-Leitungen 106, EG-Leitungen 108, CG-Leitungen 110 und SG-Leitungen 202 definiert, die parallel verlaufen (in der Querschnittsansicht 1000 nicht sichtbar). In einigen Ausführungsformen weist die Source-Strap-Zelle 102 in Draufsicht das Layout aus 4 auf, allerdings ohne die Durchkontaktierungen 124 und die Unterbrechung 118, so dass die EG-Leitung 108 der Source-Strap-Zelle 102 durchgängig ist. In einigen Ausführungsformen weisen die CG-Strap-Zellen 502 in Draufsicht das Layout aus 7 auf, allerdings ohne die Durchkontaktierung 124 und die Unterbrechung 504, so dass die SG-Leitungen 202 der CG-Strap-Zellen 502 durchgängig sind. Es kommen jedoch auch andere geeignete Draufsicht-Layouts für die Source-Strap-Zelle 102 und/oder die CG-Strap-Zellen 502 in Frage.
  • Die SG-Leitungen 202 grenzen jeweils auf ersten Seiten der CG-Leitungen 110 an die CG-Leitungen 110 an, und die CG-Leitungen 110 liegen jeweils über den Floating-Gates 116. Ferner grenzen die Source-Leitungen 106 jeweils auf zweiten Seiten der CG-Leitungen 110 an die CG-Leitungen 110 an und liegen die EG-Leitungen 108 durch Source-Dielektrikumschichten 114 zu den Source-Leitungen 106 beabstandet jeweils über den Source-Leitungen 106. Die Source-Dielektrikumschichten 114 weisen ein kugel- oder ovalförmiges Querschnittsprofil auf, wobei jedoch auch andere Profile in Frage kommen. In einigen Ausführungsformen beträgt eine individuelle Höhe Hd der Source-Dielektrikumschichten 114 etwa 300 bis 500 Ängström, etwa 300 bis 400 Ängström, etwa 400 bis 500 Ängström oder andere geeignete Werte. In einigen Ausführungsformen beträgt eine individuelle Breite Wd der Source-Dielektrikumschichten 114 etwa 500 bis 800 Ängström, etwa 500 bis 650 Ängström, etwa 650 bis 800 Ängström oder andere geeignete Werte.
  • Die CG-Leitungen 110 werden von der Grabenisolierstruktur 112 und den Floating-Gates 116 durch entsprechende CG-Dielektrikumschichten 126 getrennt, und die Floating-Gates 116 werden vom Substrat 104 durch entsprechende Floating-Gate-Dielektrikumschichten 128 getrennt. Ferner werden die SG-Leitungen 202 durch entsprechende SG-Dielektrikumschichten 204 vom Substrat 104 getrennt. Die CG-Leitungen 110 werden von den EG-Leitungen 108 und den SG-Leitungen 202 durch entsprechende CG-Seitenwandabstandhalter 130 getrennt. Die CG-Leitungen 110 werden von den EG-Leitungen 108 ferner durch entsprechende EG-Tunnel-Dielektrikumschichten 132 und von den SG-Leitungen 202 ferner durch entsprechende SG-Seitenwandabstandhalter 206 getrennt.
  • CG-Hartmasken 1002 bedecken jeweils die CG-Leitungen 110, und SG-Hartmasken 1004 bedecken jeweils die SG-Leitungen 202. Ferner bedecken EG-Hartmasken 1006 jeweils die EG-Leitungen 108. Die EG-Hartmasken 1006 und/oder die SG-Hartmasken 1004 können beispielsweise Siliziumnitrid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten. Die CG-Hartmasken 1002 können beispielsweise Siliziumoxid, Siliziumnitrid, ein oder mehrere andere geeignete Dielektrika oder eine Kombination der vorstehend Genannten sein oder enthalten. In einigen veranschaulichten Ausführungsformen sind oder enthalten die CG-Hartmasken 1002 Nitrid-Oxid-Nitrid-Filme (NON-Filme).
  • Wie durch die Querschnittsansicht 1100 der 11 veranschaulicht, wird eine erste Maske 1102 gebildet, welche die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502 teilweise bedeckt. In einigen Ausführungsformen ist oder enthält die erste Maske 1102 Fotolack und/oder ein oder mehrere andere geeignete Maskenmaterialien. Ferner wird in einigen Ausführungsformen die erste Maske 1102 durch Fotolithografie und/oder einen oder mehrere andere zum Bilden der ersten Maske 1102 geeignete Prozesse gebildet.
  • Wie ebenfalls durch die Querschnittsansicht 1100 der 11 veranschaulicht, wird eine Opferschicht 1104 gebildet, die einen Zwischenraum (vgl. z.B. 10) zwischen den CG-Strap-Zellen 502 ausfüllt. Die Opferschicht 1104 kann beispielsweise eine untere Antireflexbeschichtung (BARC, Bottom Antireflective Coating) und/oder ein oder mehrere andere geeignete Opfermaterialien sein oder enthalten. In einigen Ausführungsformen wird die Opferschicht 1104 aus einem Material gebildet, das fließfähig ist und sich schwerkraftbedingt selbst nivelliert, so dass eine Oberseite der Opferschicht 1104 flach oder im Wesentlichen flach ist. Ein Prozess zum Bilden der Opferschicht 1104 kann beispielsweise Abscheiden der Opferschicht 1104 durch Aufschleudern und anschließendes Zurückätzen der Opferschicht 1104 umfassen, bis eine Oberseite der Opferschicht 1104 in etwa mit Oberseiten der CG-Hartmasken 1002 bündig ist. Es kommen jedoch auch andere geeignete Prozesse zum Bilden der Opferschicht 1104 in Frage.
  • Wie durch die Querschnittsansicht 1200 der 12 veranschaulicht, wird eine erste Ätzung in die Source- und die CG-Strap-Zellen 102, 502 mit der ersten Maske 1102 an der Stelle durchgeführt. Die erste Ätzung kann beispielsweise anisotropes Ätzen, Trockenätzen, eine andere geeignete Art des Ätzens oder eine Kombination der vorstehend Genannten umfassen oder durch diese durchgeführt werden.
  • Die erste Ätzung stoppt auf der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 und stoppt ferner auf einem Abschnitt des Substrats 104 zwischen den CG-Strap-Zellen 502. Ferner stoppt in einigen Ausführungsformen die erste Ätzung auf einem Abschnitt der Grabenisolierstruktur 112 zwischen den CG-Strap-Zellen 502. In einigen Ausführungsformen sind oder enthalten die Source-Dielektrikumschichten 114 und die Grabenisolierstruktur 112 Siliziumoxid und/oder sind oder enthalten diese dasselbe Material. In einigen Ausführungsformen weist ein für die erste Ätzung eingesetztes Ätzmittel eine hohe Selektivität (z.B. eine hohe Ätzrate) für Material der EG- und der SG-Leitung 108, 202 im Vergleich zu Material der Source-Dielektrikumschichten 114 und/oder Material des Substrats 104 auf.
  • Die erste Ätzung bildet: 1) eine erste Öffnung 1202 durch die EG-Leitung 108 der Source-Strap-Zelle 102 (vgl. z.B. 11); und 2) eine zweite Öffnung 1204 durch die SG-Leitungen 202 der CG-Strap-Zellen 502 (vgl. z.B. 11). Ferner trägt die erste Ätzung die Opferschicht 1104 vollständig oder im Wesentlichen ab (vgl. z.B. 11) und trägt Teile der Dielektrikumschichten in der ersten und der zweiten Öffnung 1202, 1204 teilweise ab. Beispielsweise werden die SG-Seitenwandabstandhalter 206 der CG-Strap-Zellen 502 in der Dicke verringert oder teilweise abgetragen.
  • Die Opferschicht 1104 schützt das Substrat 104 zwischen den CG-Strap-Zellen 502, so dass das Substrat 104 während einer gesamten Dauer der ersten Ätzung keinen Ätzmitteln ausgesetzt wird. Wenn das Substrat 104 den Ätzmitteln ausgesetzt würde, könnte sich eine tiefe Vertiefung bilden, in der sich Metall fangen könnte. Solches verfangene Metall ist schwer zu entfernen und kann daher Verunreinigung von Prozesswerkzeugen, unerwünschtes elektrisches Kurzschließen oder andere derartige Probleme verursachen.
  • Wie durch die Querschnittsansicht 1300 der 13 veranschaulicht, wird eine zweite Ätzung mit der ersten Maske 1102 an der Stelle durchgeführt. Die zweite Ätzung erfolgt in die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 und einen freigelegten Abschnitt des Substrats 104 zwischen den CG-Strap-Zellen 502 hinein. In einigen Ausführungsformen erfolgt die zweite Ätzung zudem in einen freigelegten Abschnitt der Grabenisolierstruktur 112 zwischen den CG-Strap-Zellen 502 hinein. In einigen Ausführungsformen unterscheidet sich ein für die zweite Ätzung eingesetztes Ätzmittel von dem für die erste Ätzung eingesetzten und/oder weist eine hohe Selektivität (z.B. eine hohe Ätzrate) für Material der Source-Dielektrikumschichten 114 und/oder Material des Substrats 104 im Vergleich zu umgebenden Strukturen auf. Wie auch die erste Ätzung kann die zweite Ätzung beispielsweise anisotropes Ätzen, Trockenätzen, eine andere geeignete Art des Ätzens oder eine Kombination der vorstehend Genannten umfassen oder durch diese durchgeführt werden.
  • In einigen Ausführungsformen werden die erste und die zweite Ätzung in situ durchgeführt. Mit anderen Worten, die erste und die zweite Ätzung werden in einer gemeinsamen Prozesskammer derart durchgeführt, dass sich das Substrat 104 von einem Beginn der ersten Ätzung bis zu einem Ende der zweiten Ätzung durchgehend in der gemeinsamen Prozesskammer befindet. In alternativen Ausführungsformen werden die erste und die zweite Ausführungsform in verschiedenen Prozesskammern durchgeführt.
  • Die zweite Ätzung verringert die Dicke freigelegter Abschnitte der CG-Hartmasken 1002. In einigen Ausführungsformen, in denen die CG-Hartmasken 1002 NON-Filme sind oder enthalten, stoppt die zweite Ätzung auf Oxidschichten der NON-Filme, bevor sie untere Nitridschichten der NON-Filme erreicht. Die zweite Ätzung verringert die Dicke der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102. Die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 weist somit eine Höhe Hd auf, die geringer ist als vor der Dickenverringerung. Ferner flacht die zweite Ätzung die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 ab, so dass eine Oberseite der Source-Dielektrikumschicht flacher als vor der zweiten Ätzung ist. Beispielsweise kann eine Differenz zwischen einem höchsten Punkt auf der Oberseite und einem tiefsten Punkt auf der Oberseite geringer sein als vor der zweiten Ätzung. Die zweite Ätzung erstreckt sich so in das Substrat 104 und die Grabenisolierstruktur 112, dass sie eine Vertiefung 5036 zwischen den CG-Strap-Zellen 502 bildet. Die Vertiefung 506 weist eine von einer Oberseite des Substrats 104 aus gemessene Tiefe D auf und kann in Draufsicht beispielsweise das Layout aus 7 aufweisen. Beispielsweise kann die Vertiefung 506 in Draufsicht ein C- oder U-förmiges Layout aufweisen. Es kommen jedoch auch andere geeignete Draufsicht-Layouts in Frage.
  • In einigen Ausführungsformen beträgt die Höhe Hd vor der zweiten Ätzung etwa 300 bis 500 Ängström, etwa 300 bis 400 Ängström, etwa 400 bis 500 Ängström oder andere geeignete Werte und/oder nach der Ätzung etwa 100 bis 200 Ängström, etwa 100 bis 150 Ängström, etwa 150 bis 200 Ängström oder andere geeignete Werte. Falls die Höhe Hd nach der zweiten Ätzung zu gering ist (z.B. weniger als etwa 100 Ängström oder ein anderer geeigneter Wert), kann die Tiefe D zu groß sein. Wie vorstehend erläutert wurde, kann dies zu verfangenem Metall führen. Falls die Höhe Hd nach der zweiten Ätzung zu groß ist (z.B. größer als etwa 200 Ängström oder ein anderer geeigneter Wert), kann möglicherweise eine nachfolgend beschriebene RPD-Ätzung die erste Öffnung 1202 nicht durch die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 hindurch erweitern. Dies kann wiederum ein Prozessfenster zum Bilden von Silizid und/oder einer Durchkontaktierung auf der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 verschlechtern.
  • In einigen Ausführungsformen ist die Tiefe D größer als etwa 503 Ängström oder größer als etwa 100 Ängström und/oder geringer als etwa 200 Ängström, geringer als etwa 250 Ängström oder geringer als etwa 300 Ängström. Es kommen jedoch auch andere geeignete Werte in Frage. Falls die Tiefe D zu groß ist (z.B. größer als etwa 300 Ängström oder ein anderer geeigneter Wert), kann sich Metall in der Vertiefung 506 fangen. Solches verfangene Metall kann Verunreinigung von Prozesswerkzeugen, unerwünschtes elektrisches Kurzschließen oder andere derartige Probleme verursachen. Falls die Tiefe D zu gering ist (z.B. geringer als etwa 50 Ängström oder ein anderer geeigneter Wert), kann die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 an der ersten Öffnung 1202 möglicherweise nur unzureichend in der Dicke verringert werden, und die Höhe Hd kann zu groß sein (vgl. oben).
  • Gemäß 14A und 14B sind Querschnittsansichten 1400A, 1400B einiger alternativer Ausführungsformen der Source-Strap-Zelle 102 aus 13 angegeben. In 14A weisen die aktive Region 104a des Substrats 104 und die Grabenisolierstruktur 112 andere Layouts derart auf, dass die SG-Leitungen 202 im Wesentlichen zu Seiten der Grabenisolierstruktur 112 liegen. In 14B umgibt und trennt eine gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102. Unter anderem umgibt und trennt die gemeinsame Dielektrikumstruktur 212 die Floating-Gates 116, die CG-Leitungen 110, Seitenwandabstandhalter 214, Gate-Dielektrikumschichten 216 und Hartmasken 1402. Ferner definiert die gemeinsame Dielektrikumstruktur 212 Bestandteile der Source-Strap-Zelle 102. Unter anderem definiert die gemeinsame Dielektrikumstruktur 212 die Source-Dielektrikumschicht 114 und die Grabenisolierstruktur 112. Die Hartmasken 1402 können beispielsweise Siliziumnitrid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Gemäß 15A und 15B sind Querschnittsansichten 1500A, 1500B einiger Ausführungsformen der Source-Strap-Zelle aus 13 in zur Richtung der Querschnittsansicht 1300 aus 13 orthogonaler Richtung angegeben. Beispielsweise können 15A und 15B in einer X-Richtung und 13 in einer Y-Richtung verlaufen. In 15A ist die EG-Leitung 108 gegenüber der EG-Hartmaske 1006 zurückgesetzt und ist die Source-Dielektrikumschicht 114 dort, wo sie von der EG-Hartmaske 1006 und der ersten Maske 1102 nicht bedeckt ist, vertieft. In 15B sind Ecken abgerundeter und Flächen weniger geradlinig.
  • In einigen Ausführungsformen ist die Source-Strap-Zelle 102 aus 15A und 15B entlang der Linie B in einer oder einer Kombination der 1C, 4 und 9 aufgenommen, wohingegen die Source-Strap-Zelle 102 aus 13 entlang der Linie A in einer oder einer Kombination der 1C, 4 und 9 aufgenommen ist. Ferner entsprechen in einigen Ausführungsformen die Querschnittsansichten 1500A, 1500B aus 15A und 15B alternativ 14A und/oder 14B anstatt 13.
  • Unter erneuter Bezugnahme auf die 10 bis 13 und 16 bis 24 und die durch diese veranschaulichte Reihe von Querschnittsansichten 1000 bis 1300 und 1600 bis 2400 ist in der Querschnittsansicht 1600 aus 16 die erste Maske 1102 (vgl. z.B. 13) abgetragen. Der Abtrag kann beispielsweise durch Plasmaveraschung und/oder einen anderen geeigneten Abtragprozess erfolgen.
  • Wie ebenfalls durch die Querschnittsansicht 1600 aus 16 veranschaulicht ist, werden die Source- und die CG-Strap-Zellen 102, 502 in der Dicke verringert und deren Oberseiten abgeflacht, bis sie in etwa eben sind. Dies umfasst eine Dickenverringerung der SG-Hartmasken 1004, der CG-Hartmasken 1002 und der EG-Hartmasken 1006 und ein Abflachen von Oberseiten der Hartmasken. In einigen Ausführungsformen umfasst ein Prozess zum Durchführen der Dickenverringerung und der Abflachung Folgendes: 1) Abscheiden einer die Source- und die CG-Strap-Zellen 102, 502 bedeckenden Opferschicht; 2) Zurückätzen der Opferschicht parallel zu der Source- und den CG-Strap-Zellen 102, 502; und 3) Abtragen der Opferschicht. Es kommen jedoch auch andere Prozesse in Frage. Die Opferschicht weist eine Oberseite auf, die flach oder im Wesentlichen flach ist, und kann beispielsweise BARC und/oder ein oder mehrere andere geeignete Opfermaterialien sein oder enthalten. In einigen Ausführungsformen wird die Opferschicht aus einem fließfähigen Material gebildet, das sich schwerkraftbedingt selbst nivelliert, so dass die Oberseite der Opferschicht flach oder im Wesentlichen flach ist. Ein Prozess zum Bilden der Opferschicht kann beispielsweise Abscheiden der Opferschicht durch Aufschleudern umfassen. Es kommen jedoch auch andere Prozesse in Frage.
  • Wie durch die Querschnittsansicht 1700 aus 17 veranschaulicht ist, werden an äußeren Seitenwänden der Source- und der CG-Strap-Zellen 102, 502 Haupt-Seitenwandabstandhalter 120 gebildet, die Seitenwände der Source- und der CG-Strap-Zellen 102, 502 an der ersten und der zweiten Öffnung 1202, 1204 auskleiden. In einigen Ausführungsformen umfasst ein Prozess zum Bilden der Haupt-Seitenwandabstandhalter 120 Folgendes: 1) Abscheiden einer Spacerschicht, welche die Source- und die CG-Strap-Zellen 102, 502 bedeckt und die Seitenwände der Source- und der CG-Strap-Zellen auskleidet; und 2) Durchführen einer Rückätzung in die Spacerschicht hinein, um horizontale, nicht aber vertikale Segmente abzutragen. Es kommen jedoch auch andere Prozesse in Frage.
  • Da die Dicke der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 nur an der ersten Öffnung 1202 verringert wird, liegen die Haupt-Seitenwandabstandhalter 120 in der ersten Öffnung 1202 über der Source-Dielektrikumschicht. In einigen Ausführungsformen weisen die Haupt-Seitenwandabstandhalter 120 in der ersten Öffnung 1202 Unterseiten auf, die gegenüber einem obersten Punkt des Substrats 104 erhöht sind. Ferner weisen in einigen Ausführungsformen die Haupt-Seitenwandabstandhalter 120 in der ersten Öffnung 1202 Unterseiten auf, die jeweils gegenüber Unterseiten der Floating-Gates 116 erhöht sind und/oder jeweils gegenüber Oberseiten der Floating-Gates 116 vertieft sind. Da die Haupt-Seitenwandabstandhalter 120 in der ersten Öffnung 1202 über der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 liegen, weisen die Haupt-Seitenwandabstandhalter eine Höhe Hs1 auf, die geringer ist, als sie es andernfalls wäre, wenn sich die erste Öffnung 1202 vor der Bildung durch die Source-Dielektrikumschicht hindurch erstreckte.
  • Da sich die Vertiefung 506 in das Substrat 104 und die Grabenisolierstruktur 112 zwischen den CG-Strap-Zellen 502 hinein erstreckt, erstrecken sich auch die Haupt-Seitenwandabstandhalter 120 zwischen den CG-Strap-Zellen 502 in das Substrat 104 und die Grabenisolierstruktur 112 hinein. Da sich die Haupt-Seitenwandabstandhalter 120 zwischen den CG-Strap-Zellen 502 in das Substrat 104 und die Grabenisolierstruktur 112 hinein erstrecken, weisen die Haupt-Seitenwandabstandhalter eine Höhe Hs2 auf, die größer ist, als sie es andernfalls wäre, wenn die Vertiefung 506 nicht existierte. Wie vorstehend angemerkt, tritt die Vertiefung 506 auf, weil die zweite Ätzung die erste Maske 1102 verwendet (vgl. z.B. 13).
  • Wie durch die Querschnittsansicht 1800 aus 18 veranschaulicht ist, wird eine Lackschutz-Dielektrikumschicht (RPD-Schicht) 1802 abgeschieden, welche die Source- und die CG-Strap-Zellen 102, 502 bedeckt und ferner Seitenwände der Haupt-Seitenwandabstandhalter 120 auskleidet. Die RPD-Schicht 1802 kann beispielsweise Siliziumoxid sein oder enthalten und kann daher beispielsweise auch eine RPO-Schicht sein. Alternativ kann die RPD-Schicht 1802 beispielsweise ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Wie durch die Querschnittsansicht 1900 aus 19 veranschaulicht ist, wird auf der RPD-Schicht 1802 eine zweite Maske 1902 gebildet. Die zweite Maske 1902 wird mit einer über der Source-Leitung 106 der Source-Strap-Zelle 102 liegenden Öffnung gebildet. Auch wenn dies nicht sichtbar ist, kann die zweite Maske 1902 beispielsweise auch weitere Öffnungen aufweisen. Die Öffnungen der zweiten Maske 1902 können beispielsweise eine Silizidstruktur für anschließend gebildetes Silizid definieren. In einigen Ausführungsformen ist oder enthält die zweite Maske 1902 Fotolack und/oder ein oder mehrere andere geeignete Maskenmaterialien. Ferner wird in einigen Ausführungsformen die zweite Maske 1902 durch Fotolithografie und/oder einen oder mehrere andere zum Bilden der zweiten Maske 1902 geeignete Prozesse gebildet.
  • Wie ebenfalls durch die Querschnittsansicht 1900 aus 19 veranschaulicht ist, wird eine dritte Ätzung in die RPD-Schicht 1802 und die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 mit der zweiten Maske 1902 an der Stelle durchgeführt. Die dritte Ätzung erweitert die erste Öffnung 1202 durch die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 hindurch so, dass sie die Source-Leitung 106 der Source-Strap-Zelle 102 freilegt. Die dritte Ätzung kann beispielsweise anisotropes Ätzen, Trockenätzen, eine andere geeignete Art des Ätzens oder eine Kombination der vorstehend Genannten umfassen oder durch diese durchgeführt werden. In einigen Ausführungsformen sind oder enthalten die RPD-Schicht 1802 und die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 das gleiche Material, so dass die dritte Ätzung ein einziges Ätzmittel einsetzt.
  • Wie vorstehend gezeigt wurde, verringert die zweite Ätzung (vgl. z.B. 13) die Dicke der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 in der ersten Öffnung 1202, und anschließend ätzt die dritte Ätzung die Source-Dielektrikumschicht durch, um die erste Öffnung 1202 bis zur Source-Leitung 106 der Source-Strap-Zelle 102 zu erweitern. Die zweite Ätzung verwendet die erste Maske 1102 (vgl. z.B. 13) der ersten Ätzung (vgl. z.B. 12), und die dritte Ätzung verwendet die zweite Maske 1902 (vgl. z.B. 19). Dieser zweistufige Prozess zum Freilegen der Source-Leitung 106 der Source-Strap-Zelle 102 ist von einem einstufigen Prozess zu unterscheiden, der die Source-Leitung durch einen einzigen Fotolithografie-/Ätzprozess mit einer von der ersten und der zweiten Maske 1102, 1902 verschiedenen dritten Maske freilegt.
  • Da die vorliegende Offenbarung anstelle des einstufigen Prozesses den zweistufigen Prozess verwendet, kann das Verfahren eine Fotomaske weniger verwenden, als es andernfalls der Fall wäre. Da die Bildung von Fotomasken teuer ist und auch die Verwendung von Fotolithografie-Prozesswerkzeugen kostspielig ist, stellt eine Fotomaske weniger eine erhebliche Kosteneinsparung dar. Zudem wird, da eine Fotomaske weniger verwendet werden kann, das Risiko von fehlplatziertem Fotolack auf der Source-Leitung 106 der Source-Strap-Zelle 102 verringert. Dies vergrößert das Prozessfenster (z.B. macht den Prozess stabiler) für das Bilden von Silizid und/oder einer Durchkontaktierung auf der Source-Leitung 106 der Source-Strap-Zelle 102. Zu viel Schlacke auf der Source-Leitung 106 der Source-Strap-Zelle 102 kann verhindern, dass sich eine Silizidschicht vollständig auf der Source-Leitung bildet, so dass die Silizidschicht klein sein kann. Die kleine Silizidschicht kann die Wahrscheinlichkeit verringern, dass die Durchkontaktierung vollständig auf der Silizidschicht aufsetzt, und kann daher zu einem hohen Widerstand von der Durchkontaktierung zur Source-Leitung führen. Diese Hochohmigkeit kann wiederum Betriebsparameter so verschieben, dass sie nicht mehr der Spezifikation entsprechen, und/oder zu geringen Ausbeuten führen.
  • Wie vorstehend angemerkt, verringert die zweite Ätzung die Dicke der Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 so, dass die Höhe Hd (vgl. z.B. 13) nach der Ätzung etwa 100 bis 200 Ängström, etwa 100 bis 150 Ängström, etwa 150 bis 200 Ängström oder andere geeignete Werte beträgt. Falls die Höhe Hd zu groß ist (z.B. größer als etwa 200 Ängström oder ein anderer geeigneter Wert), kann möglicherweise die dritte Ätzung die erste Öffnung 1202 nicht durch die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 hindurch erweitern, ohne Strukturen (nicht gezeigt) an anderen Stellen auf dem Substrat 104 zu beschädigen. Die dritte Ätzung kann beispielsweise zudem eingesetzt werden, um Source-/Drain-Regionen (nicht gezeigt) an anderen Stellen auf dem Substrat 104 freizulegen. Die Source-/Drain-Regionen sind möglicherweise nicht von Source-/Drain-Dielektrikumschichten, sondern stattdessen lediglich von der RPD-Schicht 1802 bedeckt. Ein Erweitern der dritten Ätzung durch die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 hindurch kann somit eine Exposition der Source-/Drain-Regionen gegenüber Ätzmitteln während der dritten Ätzung erhöhen. Diese erhöhte Exposition kann wiederum die Source-/Drain-Regionen beschädigen. Falls die Höhe Hd zu groß ist, kann der Schaden zu schwer sein und Betriebsparameter damit so verschieben, dass sie außerhalb der Spezifikation liegen.
  • Wie durch die Querschnittsansicht 2000 aus 20 veranschaulicht ist, wird die zweite Maske 1902 (vgl. z.B. 19) abgetragen und eine Source-Silizidschicht 122a auf der Source-Leitung 106 der Source-Strap-Zelle 102 gebildet. Der Abtrag kann beispielsweise durch Plasmaveraschung und/oder einen anderen geeigneten Abtragprozess erfolgen. Die Source-Silizidschicht 122a wird durch einen Prozess gebildet, der Silizid auf von der RPD-Schicht 1802 nicht bedeckten Silizium-Halbleiterregionen, nicht aber auf von der RPD-Schicht 1802 bedeckten Silizium-Halbleiterregionen bildet. Bei dem Prozess kann es sich beispielsweise um einen Salizidprozess oder einen anderen zum Bilden von Silizid geeigneten Prozess handeln.
  • Wie durch die Querschnittsansicht 2100 aus 21 veranschaulicht ist, wird die RPD-Schicht 1802 (vgl. z.B. 20) abgetragen. Der Abtrag kann beispielsweise durch einen Ätzprozess oder einen anderen geeigneten Ätzprozess erfolgen.
  • Wie ebenfalls durch die Querschnittsansicht 2100 aus 21 veranschaulicht ist, werden die CG-Hartmaske 1002, die SG-Hartmasken 1004 und die EG-Hartmasken 1006 abgetragen. In einigen Ausführungsformen umfasst ein Prozess zum Durchführen des Abtrags Folgendes: 1) Abscheiden einer die Source- und die CG-Strap-Zellen 102, 502 bedeckenden Opferschicht; 2) Zurückätzen der Opferschicht parallel zu den Source- und den CG-Strap-Zellen 102, 502; und 3) Abtragen der Opferschicht. Es kommen jedoch auch andere Prozesse in Frage. Die Opferschicht kann beispielsweise eine BARC und/oder ein oder mehrere andere geeignete Opfermaterialien sein oder enthalten. In einigen Ausführungsformen wird die Opferschicht aus einem fließfähigen Material gebildet, das sich schwerkraftbedingt selbst nivelliert, so dass die Oberseite der Opferschicht flach oder im Wesentlichen flach ist. Ein Prozess zum Bilden der Opferschicht kann beispielsweise Abscheiden der Opferschicht durch Aufschleudern oder einen anderen geeigneten Prozess umfassen.
  • Wie durch die Querschnittsansicht 2200 aus 22 veranschaulicht ist, werden eine CESL 208 und eine erste dielektrische Zwischenschicht 134a abgeschieden, welche die Source- und die CG-Strap-Zellen 102, 502 bedecken und ferner die erste und die zweite Öffnung 1202, 1204 (vgl. z.B. 21) auskleiden. Die erste dielektrische Zwischenschicht 134a kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Wie durch die Querschnittsansicht 2300 aus 23 veranschaulicht ist, wird eine Planarisierung in die CESL 208 und die erste dielektrische Zwischenschicht 134a hinein durchgeführt. Die Planarisierung dauert an, bis Oberseiten der CESL 208 bzw. der ersten dielektrischen Zwischenschicht 134a in etwa mit Oberseiten der SG-Leitungen 202, der CG-Leitungen 110 bzw. der EG-Leitungen 108 bündig sind. Die Planarisierung kann beispielsweise durch chemisch-mechanisches Polieren oder einen anderen geeigneten Planarisierungsprozess erfolgen.
  • Wie ebenfalls durch die Querschnittsansicht 2300 aus 23 veranschaulicht ist, werden auf den CG-Leitungen 110 und den EG-Leitungen 108 CG-/EG-Silizidschichten 122b gebildet. Die CG-/EG-Silizidschichten 122b können beispielsweise durch einen Salizidprozess oder einen anderen geeigneten Prozess gebildet werden.
  • Wie durch die Querschnittsansicht 2400 aus 24 veranschaulicht ist, wird über der Source- und den CG-Strap-Zellen 102, 502 und der ersten dielektrischen Zwischenschicht 134a eine zweite dielektrische Zwischenschicht 134b gebildet. Die zweite dielektrische Zwischenschicht 134b kann beispielsweise Siliziumoxid und/oder ein oder mehrere andere geeignete Dielektrika sein oder enthalten.
  • Wie ebenfalls durch die Querschnittsansicht 2400 aus 24 veranschaulicht ist, werden in der ersten und der zweiten dielektrischen Zwischenschicht 134a, 134b ein Draht 210a und eine Durchkontaktierung 124a gebildet. Die Durchkontaktierung 124 erstreckt sich von dem Draht 210a aus durch die erste und die zweite dielektrische Zwischenschicht 134a, 134b und die CESL 208 hindurch bis zur Source-Silizidschicht 122a. Die CESL 208 kann beispielsweise beim Bilden der Durchkontaktierung 124 als Ätzstopp dienen.
  • Auch wenn 10 bis 13 und 16 bis 24 unter Bezugnahme auf verschiedene Ausführungsformen eines Verfahrens beschrieben sind, versteht es sich, dass die in 10 bis 13 und 16 bis 24 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig vom Verfahren für sich allein stehen können. Auch wenn 10 bis 13 und 16 bis 24 als eine Reihe von Handlungsschritten beschrieben sind, versteht es sich, dass die Reihenfolge der Handlungsschritte in anderen Ausführungsformen geändert werden kann. Auch wenn 10 bis 13 und 16 bis 24 eine konkrete Menge von Handlungsschritten veranschaulichen und beschreiben, können einige der veranschaulichten und/oder beschriebenen Handlungsschritte in anderen Ausführungsformen entfallen. Ferner können in anderen Ausführungsformen Handlungsschritte einbezogen werden, die nicht veranschaulicht und/oder beschrieben sind.
  • Gemäß 25 wird ein Blockschaubild 2500 einiger Ausführungsformen des Verfahrens aus 10 bis 13 und 16 bis 24 angegeben.
  • Bei 2502 wird eine Source-Strap-Zelle teilweise gebildet, wobei die Source-Strap-Zelle durch eine Source-Leitung und eine über der Source-Leitung liegende EG-Leitung definiert wird. Vgl. beispielsweise 10.
  • Bei 2504 wird ein Paar von CG-Strap-Zellen teilweise gebildet, wobei die CG-Strap-Zellen jeweils durch CG-Leitungen und SG-Leitungen definiert werden und wobei sich die SG-Leitungen jeweils zwischen den CG-Leitungen befinden und an diese angrenzen. Vgl. beispielsweise 10.
  • Bei 2506 wird eine erste Ätzung in die EG- und die SG-Leitungen mit einer ersten Maske an der Stelle durchgeführt, wobei die erste Ätzung eine erste Öffnung durch die EG-Leitung an der Source-Strap-Zelle und eine zweite Öffnung durch die SG-Leitungen an den CG-Strap-Zellen bildet und wobei die erste Ätzung auf einer unter der EG-Leitung liegenden Source-Dielektrikumschicht stoppt. Siehe beispielsweise 12.
  • Bei 2508 wird eine zweite Ätzung in die Source-Dielektrikumschicht mit der ersten Maske an der Stelle durchgeführt, um die Dicke der Source-Dielektrikumschicht an der ersten Öffnung zu verringern. Vgl. beispielsweise 13.
  • Bei 2510 werden an Seitenwänden der Source- und der CG-Strap-Zellen Haupt-Seitenwandabstandhalter gebildet. Vgl. beispielsweise 17.
  • Bei 2512 wird eine die Source- und die CG-Strap-Zellen bedeckende RPD-Schicht abgeschieden. Vgl. beispielsweise 18.
  • Bei 2514 wird eine dritte Ätzung in die RPD-Schicht hinein mit einer zweiten Maske an der Stelle durchgeführt, um die RPD-Schicht mit einer Silizidstruktur zu strukturieren und die erste Öffnung durch die Source-Dielektrikumschicht hindurch bis zur Source-Leitung zu erweitern. Vgl. beispielsweise 19. Die Source-Leitung wird daher durch einen zweistufigen Prozess geöffnet, der aus die zweite und die dritte Ätzung umfasst. Der zweistufige Prozess ist von einem einstufigen Prozess zum Öffnen der Source-Leitung zu unterscheiden, der einen einzigen Fotolithografie-/Ätzprozess mit einer von der ersten und der zweiten Maske verschiedenen Maske verwendet.
  • Bei 2516 wird eine Silizidschicht in der ersten Öffnung und auf der Source-Leitung gemäß der Silizidstruktur gebildet.
  • Bei 2518 werden auf der Silizidschicht ein Draht und eine Durchkontaktierung gebildet. Vgl. beispielsweise 24.
  • Da das Verfahren anstelle des einstufigen Prozesses den zweistufigen Prozess verwendet, kann das Verfahren zum Öffnen der Source-Leitung eine Fotomaske weniger verwenden, als es andernfalls der Fall wäre. Dies kann Kosten senken. Zudem kann das Risiko von fehlplatziertem Fotolack auf der Source-Leitung verringert werden, da eine Fotomaske weniger verwendet werden kann. Dies kann das Prozessfenster zum Bilden der Silizidschicht und/oder der Durchkontaktierung auf der Source-Leitung vergrößern.
  • Zwar wird das Blockschaubild 2500 aus 25 vorliegend als eine Abfolge von Handlungsschritten oder Ereignissen veranschaulicht und beschrieben, jedoch wird angemerkt, dass die veranschaulichte Reihenfolge solcher Handlungsschritte oder Ereignisse nicht einschränkend auszulegen ist. Beispielsweise können einige Handlungsschritte in anderen Reihenfolgen und/oder gleichzeitig mit anderen Handlungsschritten oder Ereignissen als den vorliegend veranschaulichten und/oder beschriebenen erfolgen. Ferner ist es nicht unbedingt bei allen veranschaulichten Handlungsschritten erforderlich, dass diese einen oder mehrere Aspekte oder Ausführungsformen der vorliegenden Beschreibung implementieren, und einer oder mehrere der vorliegend wiedergegebenen Handlungsschritte können in einem oder mehreren getrennten Handlungsschritten und/oder Phasen durchgeführt werden.
  • Gemäß 26 bis 32 ist eine Reihe von Querschnittsansichten 2600 bis 3200 einiger alternativer Ausführungsformen des Verfahrens aus 10 bis 13 und 16 bis 24 angegeben, in denen die aktive Region 104a und die Grabenisolierstruktur 112 andere Layouts aufweisen. Ferner werden vor dem Abscheiden der RPD-Schicht die Hartmasken vollständig abgetragen.
  • Wie durch die Querschnittsansicht 2600 aus 26 veranschaulicht ist, werden eine Source-Strap-Zelle 102 und CG-Strap-Zellen 502 teilweise auf einer Grabenisolierstruktur 112 und einer aktiven Region 104a eines Substrats 104 gebildet. Die Grabenisolierstruktur 112 und die aktive Region 104a sind wie in Bezug auf 10 beschrieben ausgeführt, außer dass die Grabenisolierstruktur 112 und die aktive Region 104a andere Layouts als in 10 aufweisen.
  • Wie durch die Querschnittsansicht 2700 aus 27 veranschaulicht ist, werden die in Bezug auf 11 und 12 veranschaulichten und beschriebenen Handlungsschritte durchgeführt. Die erste Maske 1102 wird gebildet, welche die Source-Strap-Zelle 102 und die CG-Strap-Zellen 502 teilweise bedeckt, und die Opferschicht (nicht gezeigt; vgl. z.B. 1104 in 11) wird gebildet, die einen Zwischenraum (vgl. z.B. 26) zwischen den CG-Strap-Zellen 502 ausfüllt. Ferner wird die erste Ätzung in die Source- und die CG-Strap-Zellen 102, 502 hinein mit der ersten Maske 1102 an der Stelle gebildet, um die erste und die zweite Öffnung 1202, 1204 zu bilden.
  • Wie durch die Querschnittsansicht 2800 aus 28 veranschaulicht ist, erfolgt die zweite Ätzung in die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 und den freigelegten Abschnitt des Substrats 104 zwischen den CG-Strap-Zellen 502 hinein. Die zweite Ätzung erfolgt wie in Bezug auf 13 beschrieben.
  • Wie durch die Querschnittsansicht 2900 aus 29 veranschaulicht ist, werden die in Bezug auf 17 und 21 veranschaulichten und beschriebenen Handlungsschritte durchgeführt. Die CG-Hartmaske 1002, die SG-Hartmasken 1004 und die EG-Hartmasken 1006 werden abgetragen. Ferner werden an äußeren Seitenwänden der Source- und der CG-Strap-Zellen 102, 502 die Haupt-Seitenwandabstandhalter 120 gebildet, die Seitenwände der Source- und der CG-Strap-Zellen 102, 502 an der ersten und der zweiten Öffnung 1202, 1204 auskleiden.
  • Wie durch die Querschnittsansicht 3000 aus 30 veranschaulicht ist, wird die RPD-Schicht 1802 gebildet, welche die Source- und die CG-Strap-Zellen 102, 502 bedeckt und ferner Seitenwände der Haupt-Seitenwandabstandhalter 120 auskleidet. Die RPD-Schicht 1802 wird wie in Bezug auf 18 beschrieben gebildet.
  • Wie durch die Querschnittsansicht 3100 aus 31 veranschaulicht ist, werden die in Bezug auf 19 veranschaulichten und beschriebenen Handlungsschritte durchgeführt. Die zweite Maske 1902 wird auf der RPD-Schicht 1802 gebildet. Ferner wird die dritte Ätzung in die RPD-Schicht 1802 durchgeführt und in die Source-Dielektrikumschicht 114 der Source-Strap-Zelle 102 hinein erweitert, um die Source-Leitung 106 der Source-Strap-Zelle 102 an der ersten Öffnung 1202 freizulegen.
  • Wie durch die Querschnittsansicht 3200 aus 32 veranschaulicht ist, werden die in Bezug auf 20 und 22 bis 24 veranschaulichten und beschriebenen Handlungsschritte durchgeführt. Die zweite Maske 1902 wird abgetragen und die Source-Silizidschicht 122a wird auf der Source-Leitung 106 der Source-Strap-Zelle 102 gebildet. Die CESL 208 und die erste dielektrische Zwischenschicht 134a werden abgeschieden, welche die Source- und die CG-Strap-Zellen 102, 502 bedecken und ferner die erste und die zweite Öffnung 1202, 1204 (vgl. z.B. 13) auskleiden. Die Planarisierung erfolgt in die CESL 208 und die erste dielektrische Zwischenschicht 134a hinein, und die CG-/EG-Silizidschichten 122b werden auf den CG-Leitungen 110 und den EG-Leitungen 108 gebildet. Über der Source- und den CG-Strap-Zellen 102, 502 und der ersten dielektrischen Zwischenschicht 134a wird die zweite dielektrische Zwischenschicht 134b gebildet. Der Draht 210a und die Durchkontaktierung 124a werden gebildet.
  • Auch wenn 26 bis 32 unter Bezugnahme auf verschiedene Ausführungsformen eines Verfahrens beschrieben sind, versteht es sich, dass die in 26 bis 32 gezeigten Strukturen nicht auf das Verfahren beschränkt sind, sondern vielmehr unabhängig vom Verfahren für sich allein stehen können. Auch wenn 26 bis 32 als eine Reihe von Handlungsschritten beschrieben sind, versteht es sich, dass die Reihenfolge der Handlungsschritte in anderen Ausführungsformen geändert werden kann. Auch wenn 26 bis 32 eine konkrete Menge von Handlungsschritten veranschaulichen und beschreiben, können einige der veranschaulichten und/oder beschriebenen Handlungsschritte in anderen Ausführungsformen entfallen. Ferner können in anderen Ausführungsformen Handlungsschritte einbezogen werden, die nicht veranschaulicht und/oder beschrieben sind.
  • In einigen Ausführungsformen stellt die vorliegende Offenbarung ein Speicherbauelement bereit, das Folgendes aufweist: ein Substrat; eine Lösch-Gate-Leitung, eine Steuer-Gate-Leitung und eine Source-Leitung, die in einer ersten Richtung parallel verlaufen, wobei die Lösch-Gate-Leitung eine Unterbrechung aufweist, welche die Lösch-Gate-Leitung in der ersten Richtung in ein Paar Lösch-Gate-Segmente trennt, wobei die Steuer-Gate-Leitung an die Lösch-Gate-Leitung angrenzt und wobei die Source-Leitung unter der Lösch-Gate-Leitung in dem Substrat liegt; eine Source-Dielektrikumschicht zwischen der Lösch-Gate-Leitung und der Source-Leitung; einen Haupt-Seitenwandabstandhalter, der in einer Mitte zwischen den Lösch-Gate-Segmenten über der Source-Dielektrikumschicht und der Source-Leitung liegt; und eine Durchkontaktierung, die sich an der Unterbrechung durch die Lösch-Gate-Leitung und die Source-Dielektrikumschicht hindurch erstreckt und elektrisch mit der Source-Leitung koppelt. In einigen Ausführungsformen ist die Durchkontaktierung zu dem Haupt-Seitenwandabstandhalter und der Source-Dielektrikumschicht beabstandet. In einigen Ausführungsformen weist der Haupt-Seitenwandabstandhalter eine Unterseite auf, die zumindest teilweise gegenüber einem obersten Punkt des Substrats erhöht ist. In einigen Ausführungsformen definieren der Haupt-Seitenwandabstandhalter und die Source-Dielektrikumschicht eine der Durchkontaktierung zugewandte gemeinsame Seitenwand. In einigen Ausführungsformen weist das Speicherbauelement ferner in der Mitte zwischen den Lösch-Gate-Segmenten eine Ätzstoppschicht (ESL) mit einem U-förmigen Profil auf, wobei das U-förmige Profil den Haupt-Seitenwandabstandhalter seitlich kontaktiert. In einigen Ausführungsformen weist das Speicherbauelement ferner Folgendes auf: ein unter der Steuer-Gate-Leitung liegendes Floating-Gate; und einen Steuer-Gate-Seitenwandabstandhalter, der über dem Floating Gate liegt und die Steuer-Gate-Leitung von dem Haupt-Seitenwandabstandhalter trennt. In einigen Ausführungsformen weist das Speicherbauelement ferner eine zwischen der Durchkontaktierung und der Source-Leitung befindliche und diese direkt kontaktierende Silizidschicht auf. In einigen Ausführungsformen beträgt eine Breite der Silizidschicht etwa 800 bis 1100 Ängström.
  • In einigen Ausführungsformen stellt die vorliegende Offenbarung Folgendes bereit: ein Substrat; eine Speicheranordnung, die mehrere Zellen aufweist, wobei die mehreren Zellen eine Source-Strap-Zelle und ein Paar Steuer-Gate-Strap-Zellen aufweisen; eine Lösch-Gate-Leitung und eine Source-Leitung, welche die Source-Strap-Zelle teilweise definieren und in einer ersten Richtung parallel verlaufen, wobei die Source-Leitung unter der Lösch-Gate-Leitung liegt und wobei die Lösch-Gate-Leitung in der ersten Richtung eine erste Unterbrechung aufweist; eine erste Steuer-Gate-Leitung, eine zweite Steuer-Gate-Leitung und ein Paar Auswahl-Gate-Leitungen, welche die Steuer-Gate-Strap-Zellen teilweise definieren und in der ersten Richtung parallel verlaufen, wobei sich die Auswahl-Gate-Leitungen zwischen der ersten und der zweiten Steuer-Gate-Leitung befinden und jeweils an diese angrenzen und in der ersten Richtung eine zweite Unterbrechung aufweisen, und wobei die erste Steuer-Gate-Leitung an der zweiten Unterbrechung ein in Richtung der zweiten Steuer-Gate-Leitung hervorstehendes Pad aufweist; und eine unter der ersten und der zweiten Steuer-Gate-Leitung liegende Grabenisolierstruktur; wobei eine Oberseite des Substrats eine Vertiefung mit einem U-förmigen Draufsicht-Layout aufweist, die sich an der zweiten Unterbrechung um das Pad windet. In einigen Ausführungsformen erstreckt sich die Vertiefung bis zu einer Tiefe von etwa 100 bis 300 Ängström in die Oberseite des Substrats hinein. In einigen Ausführungsformen erstrecken sich jeweils an der Source-Strap-Zelle und den Steuer-Gate-Strap-Zellen Durchkontaktierungen jeweils bis zu der Source-Leitung, der ersten Steuer-Gate-Leitung und der zweiten Steuer-Gate-Leitung. In einigen Ausführungsformen trennt die erste Unterbrechung die Lösch-Gate-Leitung in der ersten Richtung in ein Paar Lösch-Gate-Segmente, wobei die IC ferner Folgendes aufweist: eine Source-Dielektrikumschicht zwischen der Lösch-Gate-Leitung und der Source-Leitung; und einen durch die Source-Dielektrikumschicht von dem Substrat vertikal getrennten Haupt-Seitenwandabstandhalter nahe der ersten Unterbrechung und an einer zu den Lösch-Gate-Segmenten beabstandeten und zwischen diesen befindlichen Position. In einigen Ausführungsformen ist die Position von den Lösch-Gate-Segmenten gleich weit entfernt.
  • In einigen Ausführungsformen stellt die vorliegende Offenbarung ein Verfahren zum Bilden eines Speicherbauelements bereit, wobei das Verfahren Folgendes umfasst: Bilden einer Lösch-Gate-Leitung und einer Source-Leitung, die parallel verlaufen, wobei die Source-Leitung unter der Lösch-Gate-Leitung in einem Substrat liegt und von der Lösch-Gate-Leitung durch eine Source-Dielektrikumschicht getrennt wird; Durchführen einer ersten Ätzung in die Lösch-Gate-Leitung hinein, um eine sich durch die Lösch-Gate-Leitung hindurch erstreckende erste Öffnung zu bilden, wobei die erste Ätzung mit einer ersten Maske an der Stelle durchgeführt wird und auf der Source-Dielektrikumschicht stoppt; Durchführen einer zweiten Ätzung durch die erste Öffnung hindurch in die Source-Dielektrikumschicht hinein und mit der ersten Maske an der Stelle, um eine Dicke der Source-Dielektrikumschicht an der ersten Öffnung zu verringern; Durchführen eines Silizidprozesses, um auf der Source-Leitung an der ersten Öffnung eine Silizidschicht zu bilden, wobei der Silizidprozess eine dritte Ätzung umfasst, welche die erste Öffnung durch die Source-Dielektrikumschicht hindurch erweitert und die Source-Leitung freilegt; und Bilden einer sich durch die Lösch-Gate-Leitung hindurch bis zur Silizidschicht erstreckenden Durchkontaktierung. In einigen Ausführungsformen umfasst der Silizidprozess eine RPO-Ätzung, wobei die RPO-Ätzung die Source-Dielektrikumschicht an der ersten Öffnung abträgt. In einigen Ausführungsformen weist ein Abschnitt der Source-Dielektrikumschicht an der ersten Öffnung vor der zweiten Ätzung ein ovalförmiges Profil auf, wobei eine Oberseite des Abschnitts nach der zweiten Ätzung ein W-förmiges Profil aufweist. In einigen Ausführungsformen umfasst das Verfahren ferner Bilden eines Paars Steuer-Gate-Leitungen und eines Paars Auswahl-Gate-Leitungen, die über dem Substrat liegen und parallel zu der Lösch-Gate-Leitung verlaufen, wobei sich die Auswahl-Gate-Leitungen zwischen den Steuer-Gate-Leitungen befinden und jeweils an diese angrenzen, wobei eine der Steuer-Gate-Leitungen ein in Richtung einer anderen der Steuer-Gate-Leitungen hervorstehendes Pad aufweist und wobei die erste Ätzung eine sich an dem Pad durch die Auswahl-Gate-Leitungen hindurch erstreckende zweite Öffnung bildet. In einigen Ausführungsformen werden die Steuer-Gate-Leitungen teilweise über einer sich in eine Oberseite des Substrats hinein erstreckenden Grabenisolierstruktur liegend gebildet, wobei die zweite Ätzung durch die zweite Öffnung hindurch eine Vertiefung in der Oberseite des Substrats bildet und wobei sich die Vertiefung um das Pad windet. In einigen Ausführungsformen umfasst das Verfahren ferner Folgendes: Bilden eines Paars Steuer-Gate-Leitungen, die über dem Substrat liegen und parallel zu der Lösch-Gate-Leitung verlaufen, wobei sich die Lösch-Gate-Leitung zwischen den Steuer-Gate-Leitungen befindet und an diese angrenzt; und Bilden eines Haupt-Seitenwandabstandhalters zwischen den Steuer-Gate-Leitungen an Seitenwänden der ersten Öffnung, wobei der Haupt-Seitenwandabstandhalter in einer Mitte zwischen diskreten Segmenten der Lösch-Gate-Leitung, die durch die erste Öffnung getrennt werden, über der Source-Dielektrikumschicht liegt. In einigen Ausführungsformen umfasst der Silizidprozess Folgendes: Abscheiden einer RPD-Schicht, welche die Lösch-Gate-Leitung bedeckt und die erste Öffnung auskleidet; Durchführen einer dritten Ätzung in die RPD-Schicht und die Source-Dielektrikumschicht hinein mit einer zweiten Maske an der Stelle, um die erste Öffnung durch die RPD-Schicht und die Source-Dielektrikumschicht hindurch zu erweitern; Bilden der Silizidschicht auf der Source-Leitung und mit der RPD-Schicht an der Stelle; und Abtragen der RPD-Schicht.
  • Das Vorstehende umreißt Merkmale verschiedener Ausführungsformen, so dass ein Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Für einen Fachmann versteht es sich, dass die vorliegende Offenbarung ohne Weiteres als Grundlage für das Entwerfen oder Modifizieren weiterer Prozesse und Strukturen verwendet werden kann, um die gleichen Zwecke zu verfolgen und/oder die gleichen Vorteile zu erreichen wie die hierin vorgestellten Ausführungsformen. Der Fachmann sollte ferner erkennen, dass solche gleichwertigen Konstrukte nicht vom Grundgedanken und Umfang der vorliegenden Offenbarung abweichen und dass verschiedene Änderungen, Ersetzungen und Abwandlungen am hierin Beschriebenen vorgenommen werden können, ohne vom Grundgedanken und Umfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/893954 [0001]

Claims (20)

  1. Speichervorrichtung aufweisend: ein Substrat; eine Lösch-Gate-Leitung, eine Steuer-Gate-Leitung und eine Source-Leitung, die in einer ersten Richtung parallel verlaufen, wobei die Lösch-Gate-Leitung eine Unterbrechung aufweist, die die Lösch-Gate-Leitung in der ersten Richtung in ein Paar von Lösch-Gate-Segmenten teilt, wobei die Steuer-Gate-Leitung an die Lösch-Gate-Leitung angrenzt und wobei die Source-Leitung unter der Lösch-Gate-Leitung in dem Substrat liegt; eine Source-Dielektrikumschicht zwischen der Lösch-Gate-Leitung und der Source-Leitung; einen Haupt-Seitenwandabstandhalter, der in einer Mitte zwischen den Lösch-Gate-Segmenten über der Source-Dielektrikumschicht und der Source-Leitung liegt; und eine Durchkontaktierung, die sich an der Unterbrechung durch die Lösch-Gate-Leitung und die Source-Dielektrikumschicht hindurch erstreckt und elektrisch mit der Source-Leitung koppelt.
  2. Speichervorrichtung nach Anspruch 1, wobei die Durchkontaktierung von dem Haupt-Seitenwandabstandhalter und der Source-Dielektrikumschicht beabstandet ist.
  3. Speichervorrichtung nach Anspruch 1 oder 2, wobei der Haupt-Seitenwandabstandhalter eine Unterseite aufweist, die zumindest teilweise über einem obersten Punkt des Substrats erhoben ist.
  4. Speichervorrichtung nach einem der vorhergehenden Ansprüche, wobei der Haupt-Seitenwandabstandhalter und die Source-Dielektrikumschicht eine der Durchkontaktierung zugewandte gemeinsame Seitenwand definieren.
  5. Speichervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: eine Ätzstoppschicht (ESL) mit einem U-förmigen Profil in der Mitte zwischen den Lösch-Gate-Segmenten, wobei das U-förmige Profil den Haupt-Seitenwandabstandhalter seitlich kontaktiert.
  6. Speichervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: ein Floating-Gate, das unter der Steuer-Gate-Leitung liegt; und einen Steuer-Gate-Seitenwandabstandhalter, der über dem Floating-Gate liegt und die Steuer-Gate-Leitung von dem Haupt-Seitenwandabstandhalter trennt.
  7. Speichervorrichtung nach einem der vorhergehenden Ansprüche, die ferner Folgendes aufweist: eine Silizidschicht zwischen und in direktem Kontakt mit der Durchkontaktierung und der Source-Leitung.
  8. Speichervorrichtung nach Anspruch 7, wobei eine Breite der Silizidschicht etwa 800 bis 1100 Ängström beträgt.
  9. Integrierte Schaltung (IC) aufweisend: ein Substrat; eine Speicheranordnung, die mehrere Zellen aufweist, wobei die mehreren Zellen eine Source-Strap-Zelle und ein Paar Steuer-Gate-Strap-Zellen aufweisen, eine Lösch-Gate-Leitung und eine Source-Leitung, welche die Source-Strap-Zelle teilweise definieren und in einer ersten Richtung parallel verlaufen, wobei die Source-Leitung unter der Lösch-Gate-Leitung liegt, wobei die Lösch-Gate-Leitung eine erste Unterbrechung in der ersten Richtung aufweist; eine erste Steuer-Gate-Leitung, eine zweite Steuer-Gate-Leitung und ein Paar von Auswahl-Gate-Leitungen, die die Steuer-Gate-Strap-Zellen teilweise definieren und parallel in der ersten Richtung verlaufen, wobei die Auswahl-Gate-Leitungen zwischen der ersten und der zweiten Steuer-Gate-Leitung liegen und an diese jeweils angrenzen und eine zweite Unterbrechung in der ersten Richtung aufweisen, wobei die erste Steuer-Gate-Leitung ein Pad aufweist, das an der zweiten Unterbrechung in Richtung der zweiten Steuer-Gate-Leitung hervorsteht; und eine Grabenisolierstruktur, die unter der ersten Steuer-Gate-Leitung und der zweiten Steuer-Gate-Leitung liegt, wobei eine Oberseite des Substrats eine Vertiefung mit einem U-förmigen Draufsicht-Layout aufweist, die an der zweiten Unterbrechung um das Pad gewickelt ist.
  10. IC nach Anspruch 9, wobei sich die Vertiefung bis zu einer Tiefe von etwa 100 bis 300 Ängström in die Oberseite des Substrats hinein erstreckt.
  11. IC nach Anspruch 9 oder 10, ferner aufweisend: Durchkontaktierungen, die sich zu der Source-Leitung bei der Source-Strap-Zelle sowie zu der ersten Steuer-Gate-Leitung und der zweiten Steuer-Gate-Leitung bei den Steuer-Gate-Strap-Zellen erstrecken.
  12. IC nach einem der vorhergehenden Ansprüche 9 bis 11, wobei die erste Unterbrechung die Lösch-Gate-Leitung in ein Paar von Lösch-Gate-Segmenten in der ersten Richtung teilt, wobei die IC ferner Folgendes aufweist: - eine Source-Dielektrikumschicht zwischen der Lösch-Gate-Leitung und der Source-Leitung; und - einen Haupt-Seitenwandabstandhalter, der durch die Source-Dielektrikumschicht vertikal von dem Substrat getrennt ist, nahe der ersten Unterbrechung und an einer Position beabstandet von und zwischen den Lösch-Gate-Segmenten.
  13. IC nach Anspruch 12, wobei die Position gleichmäßig von den Lösch-Gate-Segmenten entfernt ist.
  14. Verfahren zum Bilden einer Speichervorrichtung, wobei das Verfahren Folgendes umfasst: Bilden einer Lösch-Gate-Leitung und einer Source-Leitung, die parallel verlaufen, wobei die Source-Leitung unter der Lösch-Gate-Leitung in einem Substrat liegt und durch eine Source-Dielektrikumschicht von der Lösch-Gate-Leitung getrennt wird; Durchführen einer ersten Ätzung in die Lösch-Gate-Leitung, um eine erste Öffnung zu bilden, die sich durch die Lösch-Gate-Leitung hindurch erstreckt, wobei die erste Ätzung mit einer ersten Maske an der Stelle durchgeführt wird und auf der Source-Dielektrikumschicht stoppt; Durchführen einer zweiten Ätzung durch die erste Öffnung hindurch in die Source-Dielektrikumschicht und mit der ersten Maske an der Stelle, um eine Dicke der Source-Dielektrikumschicht an der ersten Öffnung zu verringern; Durchführen eines Silizidprozesses, um eine Silizidschicht auf der Source-Leitung an der ersten Öffnung zu bilden, wobei der Silizidprozess eine dritte Ätzung umfasst, welche die erste Öffnung durch die Source-Dielektrikumschicht hindurch erweitert und die Source-Leitung freilegt; und Bilden einer Durchkontaktierung, die sich durch die Lösch-Gate-Leitung hindurch bis zur Silizidschicht erstreckt.
  15. Verfahren nach Anspruch 14, wobei der Silizidprozess eine Lackschutzoxid-Ätzung (RPO-Ätzung) umfasst und wobei die RPO-Ätzung die Source-Dielektrikumschicht an der ersten Öffnung entfernt.
  16. Verfahren nach Anspruch 14 oder 15, wobei ein Abschnitt der Source-Dielektrikumschicht an der ersten Öffnung vor der zweiten Ätzung ein ovalförmiges Profil aufweist, wobei eine obere Oberfläche des Abschnitts nach der zweiten Ätzung ein W-förmiges Profil aufweist.
  17. Verfahren nach einem der Ansprüche 14 bis 16, das ferner umfassend: Bilden eines Paars von Steuer-Gate-Leitungen und eines Paars von Auswahl-Gate-Leitungen, die über dem Substrat liegen und parallel zu der Lösch-Gate-Leitung verlaufen, wobei die Auswahl-Gate-Leitungen zwischen den Steuer-Gate-Leitungen liegen und jeweils an diese angrenzen, wobei eine der Steuer-Gate-Leitungen ein Pad aufweist, das in Richtung der anderen der Steuer-Gate-Leitungen hervorsteht, wobei die erste Ätzung eine zweite Öffnung bildet, die sich an dem Pad durch die Auswahl-Gate-Leitungen hindurch erstreckt.
  18. Verfahren nach Anspruch 17, wobei die Steuer-Gate-Leitungen teilweise über einer sich in eine Oberseite des Substrats hinein erstreckenden Grabenisolierstruktur liegend gebildet werden, wobei die zweite Ätzung durch die zweite Öffnung hindurch eine Vertiefung in der Oberseite des Substrats bildet und wobei sich die Vertiefung um das Pad windet.
  19. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 18, das ferner Folgendes umfasst: Bilden eines Paars von Steuer-Gate-Leitungen, die über dem Substrat liegen und parallel zu der Lösch-Gate-Leitung verlaufen, wobei die Lösch-Gate-Leitung zwischen den Steuer-Gate-Leitungen liegt und an diese angrenzt; und Bilden eines Haupt-Seitenwandabstandhalters zwischen den Steuer-Gate-Leitungen an Seitenwänden der ersten Öffnung, wobei der Haupt-Seitenwandabstandhalter in einer Mitte zwischen diskreten Segmenten der Lösch-Gate-Leitung, die durch die erste Öffnung getrennt werden, über der Source-Dielektrikumschicht liegt.
  20. Verfahren nach einem der vorhergehenden Ansprüche 14 bis 19, wobei der Silizidprozess Folgendes umfasst: Abscheiden einer Lackschutz-Dielektrikumschicht (RPD-Schicht), welche die Lösch-Gate-Leitung bedeckt und die erste Öffnung auskleidet, Durchführen einer dritten Ätzung in die RPD-Schicht und die Source-Dielektrikumschicht mit einer zweiten Maske an der Stelle, um die erste Öffnung durch die RPD-Schicht und die Source-Dielektrikumschicht hindurch zu erweitern, Bilden der Silizidschicht auf der Source-Leitung und mit der RPD-Schicht an der Stelle; und Abtragen der RPD-Schicht.
DE102020106548.5A 2019-08-30 2020-03-11 Ätzverfahren zum öffnen einer source-leitung in einem flash-speicher Pending DE102020106548A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201962893954P 2019-08-30 2019-08-30
US62/893,954 2019-08-30
US16/800,167 2020-02-25
US16/800,167 US11239245B2 (en) 2019-08-30 2020-02-25 Etch method for opening a source line in flash memory

Publications (1)

Publication Number Publication Date
DE102020106548A1 true DE102020106548A1 (de) 2021-03-04

Family

ID=74565657

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020106548.5A Pending DE102020106548A1 (de) 2019-08-30 2020-03-11 Ätzverfahren zum öffnen einer source-leitung in einem flash-speicher

Country Status (3)

Country Link
US (4) US11239245B2 (de)
KR (1) KR102392931B1 (de)
DE (1) DE102020106548A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341776B (zh) * 2020-03-18 2023-11-14 上海华虹宏力半导体制造有限公司 存储器及其形成方法、存储器单元阵列及其驱动方法
JP2022055951A (ja) * 2020-09-29 2022-04-08 ラピスセミコンダクタ株式会社 半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241316B2 (ja) 1998-01-07 2001-12-25 日本電気株式会社 フラッシュメモリの製造方法
KR100665835B1 (ko) 2000-12-11 2007-01-09 삼성전자주식회사 스플리트 게이트형 플래시 메모리 소자 제조방법
US7598561B2 (en) 2006-05-05 2009-10-06 Silicon Storage Technolgy, Inc. NOR flash memory
KR100845720B1 (ko) * 2006-11-30 2008-07-10 동부일렉트로닉스 주식회사 플래시 메모리 소자 및 그의 제조방법
KR101510481B1 (ko) * 2008-12-31 2015-04-10 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법
US9269766B2 (en) * 2013-09-20 2016-02-23 Globalfoundries Singapore Pte. Ltd. Guard ring for memory array
US9349741B2 (en) 2014-07-14 2016-05-24 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US9735245B2 (en) 2014-08-25 2017-08-15 Taiwan Semiconductor Manufacturing Co., Ltd. Recessed salicide structure to integrate a flash memory device with a high κ, metal gate logic device
US9960172B2 (en) 2014-11-19 2018-05-01 Globalfoundries Singapore Pte. Ltd. Reliable non-volatile memory device
US9716097B2 (en) 2015-01-14 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Techniques to avoid or limit implant punch through in split gate flash memory devices
US9406687B1 (en) 2015-03-23 2016-08-02 Globalfoundries Singapore Pte. Ltd. Integration of memory devices with different voltages
US9922986B2 (en) * 2016-05-16 2018-03-20 Globalfoundries Inc. Semiconductor structure including a plurality of pairs of nonvolatile memory cells and an edge cell and method for the formation thereof
US10103156B2 (en) 2017-02-16 2018-10-16 Globalfoundries Singapore Pte. Ltd. Strap layout for non-volatile memory device
US10943913B2 (en) * 2018-09-27 2021-03-09 Taiwan Semiconductor Manufacturing Co., Ltd. Strap-cell architecture for embedded memory

Also Published As

Publication number Publication date
US20210066323A1 (en) 2021-03-04
US11587939B2 (en) 2023-02-21
KR102392931B1 (ko) 2022-05-03
US20220149059A1 (en) 2022-05-12
US11778816B2 (en) 2023-10-03
KR20210028069A (ko) 2021-03-11
US11239245B2 (en) 2022-02-01
US20230363154A1 (en) 2023-11-09
US20230117612A1 (en) 2023-04-20

Similar Documents

Publication Publication Date Title
DE102004060171B4 (de) Charge-trapping-Speicherzelle und deren Herstellungsverfahren
DE10235986B4 (de) Nichtflüchtige Speichervorrichtung mit einer schwebenden Trap-Speicherzelle und Verfahren zur Herstellung derselben
DE102009021744B4 (de) Verfahren zum Herstellen einer Speicherzellen-Anordnung
DE102018122614B4 (de) Integrierter Schaltkreis mit einer Trennstruktur, die in einem Halbleitersubstrat angeordnet ist und einen Logikbereich und einen Speicherbereich des Halbleitersubstrats trennt, und Verfahren zu deren Herstellung
DE112005000665T5 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE102019101676A1 (de) Steuergate-strap-layout zum verbessern eines wortleitung-ätzprozessfensters
DE102006049613B4 (de) Verfahren des Bildens von Reihen-Auswahltransistoren einer EEPROM-Vorrichtung vom NAND-Typ und damit gebildete Vorrichtungen
DE102016118062A1 (de) Halbleiter-Bauelement und Verfahren zu seiner Herstellung
DE102019219538A1 (de) Halbleiterbauelement und verfahren zum herstellen desselben
DE102020134397A1 (de) Speicherarraykontaktstrukturen
DE102019130287A1 (de) Herstellung von mehrfachtyp-hochspannungsbauelementen für eingebetteten speicher
DE102020106548A1 (de) Ätzverfahren zum öffnen einer source-leitung in einem flash-speicher
WO2000019529A1 (de) Integrierte schaltungsanordnung mit vertikaltransistoren und verfahren zu deren herstellung
DE102005053509A1 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102018127329A1 (de) Anti-Dishing-Struktur für eingebetteten Speicher
DE102005037029B4 (de) Verfahren zur Herstellung eines Halbleiterprodukts und Halbleiterprodukt
DE102020118844A1 (de) Halbleitervorrichtungen
DE10338021A1 (de) Vertikaler NROM und Verfahren zu dessen Herstellung
DE102020100001A1 (de) Floating-gate-prüfstruktur für eingebettete speichervorrichtung
DE112004002491B4 (de) Verfahren zur Herstellung einer kontaktlosen Speicheranordnung
DE102006054969A1 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112020006213T5 (de) Selbstausgerichtete Randpassivierung für eine stabile Verbindung eines resistiven Speichers mit wahlfreiem Zugriff
DE102018110841A1 (de) Zellenartige floating-gate-teststruktur
DE102006023682B4 (de) Verfahren zum Herstellen eines Transistors in einem nichtflüchtigen Speicher und nichtflüchtiger Speicher

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115170

Ipc: H10B0041000000

R016 Response to examination communication