DE102019128825A1

DE102019128825A1 - Halbleitergehäuse mit leitungsrahmenverbindungsstruktur

Info

Publication number: DE102019128825A1
Application number: DE102019128825.8A
Authority: DE
Inventors: Woon Yik Yong; Andreas Kucher; Chia-Yen Lee; Shao Ping Wan
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-10-25
Filing date: 2019-10-25
Publication date: 2020-04-30
Also published as: US11444011B2; CN111106088A; US20210066172A1; CN111106088B; US10872848B2; US20200135626A1

Abstract

Eine Ausführungsform eines Halbleitergehäuses beinhaltet einen Leiterrahmen und eine Formmasse, die den Leiterrahmen teilweise einkapselt, so dass Leitungen aus der Formmasse herausragen und mindestens zwei Chipträger eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht von der Formmasse bedeckt ist. Ein Lasermodul ist auf der Oberfläche der mindestens zwei Chipträger angebracht, die nicht von der Formmasse abgedeckt ist. Ein Treiberchip ist auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite am Leiterrahmen befestigt, so dass das Lasermodul und der Treiberchip in einer gestapelten Anordnung angeordnet sind, wobei der Treiberchip zum Steuern des Lasermoduls konfiguriert ist. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und solche Verbindungen, die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.

Description

HINTERGRUND
Verschiedene Arten von Anwendungen erfordern elektrische Verbindungen mit geringer Induktivität zwischen Systemkomponenten. So ist beispielsweise LIDAR (Light Detection and Range) eine Anwendung, die die Entfernung zu einem Ziel misst, indem das Ziel mit gepulstem Laserlicht beleuchtet und die reflektierten Impulse mit einem Sensor gemessen werden. LIDAR hat viele Anwendungen, darunter 3D (dreidimensionale) Kartierung, autonome und nicht-autonome Automobil- und Nicht-Automobil-Fahrzeuge, Entfernungsmessung, Laserscanner, faseroptische Integritätsinstrumente, um nur einige zu nennen. So können beispielsweise Unterschiede in den Laser-Rücklaufzeiten und Wellenlängen genutzt werden, um 3D-Darstellungen eines Ziels zu erstellen. Damit ein LIDAR-System Objekte in Echtzeit lokalisieren und identifizieren kann, müssen die Lichtaustritts- und Sensorfunktionen des LIDAR-Systems mit hoher Frequenz ausgeführt werden, z.B. Millionen von Malen pro Sekunde (Nanosekundenbereich). Für die Erfüllung dieser Hochfrequenzanforderungen sind induktionsarme elektrische Verbindungen zwischen den LIDAR-Systemkomponenten erforderlich. In einem weiteren Beispiel werden in Leistungsmodulanwendungen wie Automobil- und Solarwechselrichtern elektrische Verbindungen mit niedriger Induktivität zwischen einem Leistungstransistor und dem Treiber für den Leistungstransistor benötigt, um die Schaltfrequenz zu erhöhen.
Daher besteht Bedarf an einer Halbleitergehäusetechnologie mit induktionsarmen elektrischen Verbindungen zwischen den Komponenten des Gehäuses.
KURZFASSUNG
Gemäß einer Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse: einen Leiterrahmen, der Leitungen und eine Vielzahl von Chipträgern umfasst; eine Formmasse, die den Leiterrahmen teilweise umgibt, so dass die Leitungen aus der Formmasse herausragen und mindestens zwei der Vielzahl von Chipträgern eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht durch die Formmasse abgedeckt ist; ein Lasermodul, das an der Oberfläche der mindestens zwei Chipträger angebracht ist, die nicht von der Formmasse bedeckt ist, wobei das Lasermodul konfiguriert ist, um Laserlicht aus dem Halbleitergehäuse nach außen zu emittieren; und einen Treiberchip, der an dem Leiterrahmen an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite angebracht ist, so dass das Lasermodul und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, das Lasermodul zu steuern. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und solche Verbindungen, die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.
In einer Ausführungsform des Halbleitergehäuses erstrecken sich die Leitungen entlang einer ersten Ebene innerhalb der Formmasse, und die mindestens zwei Chipträgern erstrecken sich entlang einer zweiten Ebene innerhalb der Formmasse, die sich von der ersten Ebene unterscheidet, so dass eine Stufe zwischen den mindestens zwei Chipträgern und den Leitungen innerhalb der Formmasse vorhanden ist.
In einer weiteren Ausführungsform des Halbleitergehäuses erstrecken sich die Leitungen und die mindestens zwei Chipträger entlang einer gleichen ersten Ebene innerhalb der Formmasse.
Einzeln oder in Kombination kann die Formmasse eine Öffnung aufweisen, die sich bis zur Oberfläche der mindestens zwei Chipträger erstreckt, und das Lasermodul kann in der Öffnung angeordnet sein.
Einzeln oder in Kombination kann das Halbleitergehäuse ferner ein transparentes Epoxidharz umfassen, das das Lasermodul bedeckt und die Öffnung in der Formmasse füllt.
Einzeln oder in Kombination kann eine Dicke des Lasermoduls kleiner als eine Höhe der Öffnung in der Formmasse sein, wobei die Dicke des Lasermoduls und die Höhe der Öffnung in einer Richtung senkrecht zur ersten Seite des Leiterrahmens gemessen werden.
Einzeln oder in Kombination kann das Halbleitergehäuse ferner einen oder mehrere Kondensatoren umfassen, die an der ersten Seite des Leiterrahmens oder an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite angebracht sind.
Einzeln oder in Kombination können die einen oder mehreren Kondensatoren in der Formmasse eingekapselt sein.
Einzeln oder in Kombination mag die erste Seite des Leiterrahmens nicht von der Formmasse abgedeckt sein, so dass der eine oder die mehreren Kondensatoren nicht in der Formmasse eingekapselt sind.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleitergehäuses umfasst das Verfahren: Bereitstellen eines Leiterrahmens, der Leitungen und eine Vielzahl von Chipträgern umfasst; teilweises Einkapseln des Leiterrahmens in einer Formmasse, so dass die Leitungen aus der Formmasse herausragen und mindestens zwei der Vielzahl von Chipträgern eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht durch die Formmasse abgedeckt ist; Anbringen eines Lasermoduls an der Oberfläche der mindestens zwei Chipträger, die nicht von der Formmasse bedeckt ist, wobei das Lasermodul konfiguriert ist, um Laserlicht von dem Halbleitergehäuse nach außen zu emittieren; und Anbringen eines Treiberchips an dem Leiterrahmen auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite, so dass das Lasermodul und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, das Lasermodul zu steuern. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und solche Verbindungen, die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.
In einer Ausführungsform des Verfahrens erstrecken sich die Leitungen entlang einer ersten Ebene innerhalb der Formmasse, die mindestens zwei Chipträger erstrecken sich entlang einer zweiten Ebene innerhalb der Formmasse, die sich von der ersten Ebene unterscheidet, so dass ein Stufe zwischen den mindestens zwei Chipträgern und den Leitungen innerhalb der Formmasse vorhanden ist, und der Treiberchip wird in einer Flip-Chip-Konfiguration an dem Leiterrahmen befestigt.
In einer weiteren Ausführungsform des Verfahrens erstrecken sich die Leitungen und die mindestens zwei Chipträger entlang einer gleichen ersten Ebene innerhalb der Formmasse, der Treiberchip ist in einer Flip-Chip-Konfiguration am Leiterrahmen befestigt, und die Oberfläche auf der ersten Seite des Leiterrahmens wird über ein überspritztes folienunterstütztes Formgießen nicht von der Formmasse abgedeckt.
Separat oder in Kombination kann während des überspritzten folienunterstützten Formgießens eine Öffnung in der Formmasse gebildet werden, wobei sich die Öffnung auf die Oberfläche der mindestens zwei Chipträger erstreckt und für die Aufnahme des Lasermoduls bemessen ist.
Einzeln oder in Kombination kann das Verfahren ferner das Abdecken des Lasermoduls und das Füllen der Öffnung in der Formmasse mit einem transparenten Epoxid umfassen.
Einzeln oder in Kombination kann das Verfahren ferner das Anbringen eines oder mehrerer Kondensatoren an der ersten Seite des Leiterrahmens oder an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite umfassen.
Gemäß einer Ausführungsform eines Halbleitergehäuses umfasst das Halbleitergehäuse: einen Leiterrahmen, der Leitungen umfasst; eine Formmasse, die den Leiterrahmen teilweise einkapselt, so dass die Leitungen aus der Formmasse herausragen; einen Leistungstransistorchip, der an dem Leiterrahmen auf einer ersten Seite des Leiterrahmens befestigt ist; und einen Treiberchip, der an dem Leiterrahmen auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite befestigt ist, so dass der Leistungstransistorchip und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, um den Leistungstransistorchip zu steuern. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Leistungstransistorchip nur über den Leiterrahmen und solche Verbindungen, die den Leistungstransistorchip und den Treiberchip mit dem Leiterrahmen verbinden.
Das Halbleitergehäuse kann ferner Folgendes umfassen: einen ersten Metallclip, der an einer Seite des Leistungstransistorchips befestigt ist, die von der ersten Seite des Leiterrahmens weg zeigt; und einen zweiten Metallclip, der an einer Seite des Treiberchips befestigt ist, die von der zweiten Seite des Leiterrahmens weg zeigt, wobei eine Oberfläche des ersten Metallclips, die von der ersten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse abgedeckt ist und eine Oberfläche des zweiten Metallclips, die von der zweiten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse abgedeckt ist, so dass das Halbleitergehäuse eine beidseitige Kühlung über den ersten und den zweiten Metallclip aufweist.
Gemäß einer Ausführungsform eines Verfahrens zur Herstellung eines Halbleitergehäuses umfasst das Verfahren: Bereitstellen eines Leiterrahmens, der Leitungen umfasst; teilweises Einkapseln des Leiterrahmens in einer Formmasse, so dass die Leitungen aus der Formmasse herausragen; Befestigen eines Leistungstransistorchips an dem Leiterrahmen auf einer ersten Seite des Leiterrahmens; und Befestigen eines Treiberchips an dem Leiterrahmen auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite, so dass der Leistungstransistorchip und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, den Leistungstransistorchip zu steuern. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Leistungstransistorchip nur über den Leiterrahmen und solche Verbindungen, die den Leistungstransistorchip und den Treiberchip mit dem Leiterrahmen verbinden.
Bevor der Leiterrahmen teilweise in der Formmasse eingekapselt wird, kann das Verfahren ferner das Anbringen eines ersten Metallclips an einer Seite des Leistungstransistorchips, die von der ersten Seite des Leiterrahmens weg zeigt, und das Anbringen eines zweiten Metallclips an einer Seite des Treiberchips, die von der zweiten Seite des Leiterrahmens weg zeigt, umfassen, wobei eine Oberfläche des ersten Metallclips, die von der ersten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt wird und eine Oberfläche des zweiten Metallclips, die von der zweiten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt wird, so dass das Halbleitergehäuse eine doppelseitige Kühlung über den ersten und den zweiten Metallclip aufweist.
Getrennt oder in Kombination können der Treiberchip und der Leistungstransistorchip jeweils in einer Flip-Chip-Konfiguration am Leiterrahmen befestigt werden.
Der Fachmann wird zusätzliche Merkmale und Vorteile erkennen, wenn er die folgende ausführliche Beschreibung liest und die beigefügten Zeichnungen betrachtet.
Figurenliste
Die Elemente der Zeichnungen müssen nicht unbedingt relativ zueinander skaliert sein. Gleiche Referenzziffern bezeichnen entsprechende ähnliche Teile. Die Merkmale der verschiedenen veranschaulichten Ausführungsformen können kombiniert werden, sofern sie sich nicht gegenseitig ausschließen. Ausführungsformen sind in den Zeichnungen dargestellt und werden in der folgenden Beschreibung ausführlich beschrieben.

Die 1 und 2 veranschaulichen verschiedene perspektivische Ansichten einer Ausführungsform eines Halbleitergehäuses zur Verwendung in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen.
3 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung des in den 1 und 2 dargestellten Halbleitergehäuses.
Die 4 und 5 veranschaulichen verschiedene perspektivische Ansichten einer weiteren Ausführungsform eines Halbleitergehäuses zur Verwendung in LI DAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen.
6 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung des in den 4 und 5 dargestellten Halbleitergehäuses.
7 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleitergehäuses zur Verwendung in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen.
8 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleitergehäuses zur Verwendung in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen.
9 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines Leistungshalbleitergehäuses für den Einsatz in Leistungsmodulanwendungen.
10 veranschaulicht ein Flussdiagramm einer Ausführungsform eines Verfahrens zur Herstellung des in 9 dargestellten Leistungshalbleitergehäuses.

DETAILLIERTE BESCHREIBUNG
Die hierin beschriebenen Ausführungsformen bieten Halbleitergehäusetechnologie mit einer gestapelten Anordnung von Komponenten. Die direkte elektrische Kommunikation zwischen den gestapelten Komponenten erfolgt nur über einen Leiterrahmen und solche Verbindungen, die die Komponenten mit dem Leiterrahmen verbinden. Gegenüberliegende Komponenten sind auf einer einzigen Leiterrahmen- / Verteilungs-(Routing)-Metallschicht im Gehäuse befestigt, die es Komponenten wie Treibern, passiven Komponenten, Lasermodulen und/oder Leistungsbauteilen ermöglicht, über eine sehr kurze Distanz zu kommunizieren, wodurch parasitäre Induktivität innerhalb des Gehäuses reduziert wird. Die hierin beschriebene Halbleitergehäuse-Technologie ergibt eine dreidimensionale gestapelte Komponentenkonfiguration mit einem einzigen Leiterrahmen-Routing-Design, das sich gut für Anwendungen eignet, die eine induktionsarme elektrische Verbindung zwischen Gehäusekomponenten erfordern, wie z.B. LIDAR-Systeme, Leistungshalbleitermodule usw.
Im Falle von LIDAR-Systemen und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen beinhaltet das Halbleitergehäuse einen Leiterrahmen mit Leitungen und einer Vielzahl von Chipträgern (engl. „die pads“ oder „die paddles“) und eine Formmasse, die den Leiterrahmen teilweise einkapselt, so dass die Leitungen aus der Formmasse herausragen und mindestens zwei der Vielzahl von Chipträgern eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht von der Formmasse abgedeckt ist. Ein Lasermodul ist auf der Oberfläche der mindestens zwei Chipträger angebracht, die nicht von der Formmasse abgedeckt ist. Das Lasermodul ist konfiguriert, Laserlicht von dem Halbleitergehäuse nach außen zu emittieren. Auf einer der ersten Seite gegenüberliegenden zweiten Seite des Leiterrahmens ist an dem Leiterrahmen ein Treiberchip befestigt, so dass das Lasermodul und der Treiberchip in einer Stapelanordnung angeordnet sind. Der Treiberchip ist konfiguriert, das Lasermodul zu steuern, z.B. indem er den Strom liefert, den das Lasermodul für eine bestimmte Anwendung benötigt. Der Treiberchip steht in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und solche Verbindungen wie Löthöcker, Cu-Säulen usw., die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.
1 veranschaulicht eine Draufsicht auf eine Ausführungsform eines Halbleitergehäuses 100 für den Einsatz in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen. 2 veranschaulicht eine seitliche perspektivische Ansicht des Halbleitergehäuses 100, jedoch ohne das Formmassenmaterial.
Das Halbleitergehäuse 100 beinhaltet einen Leiterrahmen 102, der die Leitungen 104 und die Chipträger 106 aufweist. Der Leiterrahmen 102 ist eine Metallstruktur im Inneren des Gehäuses 100 zur Übertragung von Signalen und Energie zu Komponenten im Inneren des Gehäuses 100. Eine Formmasse 108 kapselt den Leiterrahmen 102 teilweise ein, so dass die Leitungen 104 aus der Formmasse 108 herausragen und mindestens zwei der Chipträger 106 eine Oberfläche 110 an einer Oberseite 112 des Leiterrahmens 102 aufweisen, die nicht von der Formmasse 108 abgedeckt ist. Die Leitungen 104 sind als aus gegenüberliegenden Seitenflächen der Formmasse 108 herausragend dargestellt, z.B. in einer Small Outline Package (SOP) Konfiguration. Die Leitungen 104 können aus der Formmasse 108 in jeder typischen geformten Gehäusekonfiguration wie SOP, Flachgehäusekonfiguration wie Quad Flat Pack (QFP), Quad Flat No Lead (QFN) usw., Durchgangslochkonfiguration wie Single In-Line Package (SIP), Dual In-Line Package (DIP) usw. herausragen. Jede typische Formmasse kann als Verkapselungsmittel 108 verwendet werden, wie beispielsweise eine Epoxidformmasse. Formmassen werden typischerweise aus Epoxidharzen gebildet, die anorganische Füllstoffe, Katalysatoren, Flammschutzmittel, Spannungsmodifikatoren, Haftvermittler und/oder andere Additive enthalten.
Das Halbleitergehäuse 100 beinhaltet auch ein Lasermodul 114, das an der Oberfläche 110 der mindestens zwei Chipträger 106 befestigt ist und nicht von der Formmasse 108 abgedeckt ist. Das Lasermodul 114 ist konfiguriert, Laserlicht von dem Halbleitergehäuse 100 nach außen zu emittieren. Das Lasermodul 114 kann einen Festkörperlaser, einen Blitzlaser mit einer einzigen Lichtquelle, die das Sichtfeld in einem einzigen Impuls beleuchtet, einen Phased-Array-Laser, der jede Richtung unter Verwendung einer mikroskopischen Anordnung von Einzelantennen beleuchten kann, usw. beinhalten. Das Lasermodul 114 kann einen 1D (eindimensionalen) oder 2D (zweidimensionalen) MEMS-Spiegel und ASIC (anwendungsspezifische integrierte Schaltung) oder eine Steuerung zum Steuern des MEMS-Spiegels beinhalten.
An dem Leiterrahmen 102 ist an einer Unterseite 118 des Leiterrahmens 102 ein Treiberchip 116 befestigt, so dass das Lasermodul 114 und der Treiberchip 116 gestapelt angeordnet sind. Der Treiberchip 116 ist konfiguriert, das Lasermodul 114 zu steuern, z.B. indem er den Strom liefert, den das Lasermodul 114 für eine bestimmte Anwendung benötigt. Der Treiberchip 116 kann konfiguriert werden, das Lasermodul 114 anzutreiben, um hochfrequente Laserimpulse, z.B. im Nanosekunden-(ns)-Bereich, zu erzeugen, die für den Einsatz in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Trackinganwendungen geeignet sind. So können beispielsweise einige LIDAR-Anwendungen gepulste Laserlichtquellen verwenden, die bei einer Wellenlänge von 905 nm mit einer optischen Pulsleistung von mehr als 100 Watt bei Pulsweiten von 5 bis 20 ns emittieren. Die Treiberchip 116 kann aus einer geeigneten Breitband-Halbleitertechnologie wie GaN hergestellt und konfiguriert werden, um diese Anforderungen an Pulsleistung und Frequenz zu erfüllen. So kann beispielsweise der Treiberchip 116 ein GaN-Laserdiodentreiber für LIDAR-Anwendungen sein. Die Treiberchip 116 kann dazu ausgelegt sein sein, andere Leistungs- und Frequenzanforderungen zu erfüllen, die von der Anwendung abhängen, in der das Halbleitergehäuse 100 verwendet werden soll, und kann aus anderen Halbleitertechnologien als GaN wie Si, SiC usw. hergestellt sein.
Unabhängig vom Typ des Lasermoduls 114 und der verwendeten Treiberchip 116 befindet sich der Treiberchip 116 in direkter elektrischer Verbindung mit dem Lasermodul 114 nur über den Leiterrahmen 102 und solche Verbindungen 120 wie Löthöcker, Cu-Säulen usw., die das Lasermodul 114 und den Treiberchip 116 an dem Leiterrahmen 102 befestigen. Somit werden keine zusätzlichen elektrischen Steckverbinder wie Drahtbindungen zum Leiten von Signalen direkt zwischen der Treiberchip 116 und dem Lasermodul 114 verwendet. Mit einer solchen direkten Verbindungskonfiguration, die durch den einzelnen Leiterrahmen 102 bereitgestellt wird, ist eine elektrische Schnittstelle mit niedriger Induktivität zwischen dem Treiberchip 116 und dem Lasermodul 114 vorhanden, die einen verbesserten Frequenzgang ermöglicht.
Gemäß der in den 1 und 2 dargestellten Ausführungsform weist der Leiterrahmen 102 eine nach unten gerichtete Konfiguration auf. Das heißt, die Leitungen 104 erstrecken sich entlang einer ersten Ebene A innerhalb der Formmasse 108 und die mindestens zwei am Lasermodul 114 befestigten Chipträger 106 erstrecken sich entlang einer zweiten Ebene B innerhalb der Formmasse 108, die sich von der ersten Ebene A unterscheidet, wie durch die nach unten gerichteten Pfeile in 2 angezeigt, was zu einer Stufe 122 zwischen den mindestens zwei Chipträgern 106 und den Leitungen 104 innerhalb der Formmasse 108 führt. Der Leiterrahmen 102 kann eine doppelte Stufe, wie in den 1 und 2 dargestellt, eine einfache Stufe, keine Stufe, oder mehr als zwei Stufen aufweisen, wobei jede Stufe einem Übergang von einer Ebene des Leiterrahmens 102 zu einer anderen Ebene entspricht (z.B. stellt der Übergang zwischen Ebene A und Ebene B eine Stufe dar).
Das Halbleitergehäuse 100 kann ferner einen oder mehrere Kondensatoren 124 beinhalten, die an der Ober- oder Unterseite 112, 118 des Leiterrahmens 102 befestigt sind. So kann beispielsweise der eine oder die mehreren Kondensatoren 124 Hochfrequenzkondensatoren für die Leistungsschleife und/oder einen Überbrückungskondensator für den Treiberchip 116 beinhalten. Der eine oder die mehreren Kondensatoren 124 können wie in den 1 und 2 dargestellt in der Formmasse 108 eingekapselt sein.
3 veranschaulicht eine Ausführungsform eines Verfahrens zur Herstellung des in den 1 und 2 dargestellten Halbleitergehäuses 100. Das Verfahren beinhaltet das Vereinzeln eines Halbleiterwafers, der eine Vielzahl von Treiberchips beinhaltet, in einzelne (separate) Chips (Block 200). Für die getrennten Treiberchips (Block 210) werden Leiterrahmens bereitgestellt. Jeder Leiterrahmen (LF) hat Leitungen und Chipträgern, die konfiguriert sind, um einen Halbleiterchip aufzunehmen. Die Leiterrahmen haben auch die zuvor beschriebene Stufenkonfiguration. An den Leitungen jedes Leiterrahmens wird auf der Unterseite jeweils ein separater Treiberchip in Flip-Chip-Konfiguration (Block 220) angebracht, z.B. über Löthöcker, Cu-Säulen, etc. Die Leiterrahmens werden dann so umgedreht, dass die Oberseite der Leiterrahmen nach oben zeigt (Block 230). Ein oder mehrere Kondensatoren werden an den Leitungen auf der Oberseite jedes Leiterrahmens oder auf der Unterseite des Leiterrahmens in einer Flip-Chip-Konfiguration (Block 240) angebracht, z.B. über Löthöcker, Cu-Säulen, etc. Die Leiterrahmen werden dann teilweise in eine Formmasse eingegossen, z.B. im folienunterstützten Formgießen (engl. „filmassist molding“, FAM, Block 250). Nach dem Formgießen ragen die Leitungen aus der Formmasse heraus und mindestens zwei der Chipträger haben an einer Oberseite jedes Leiterrahmens eine Oberfläche, die nicht von der Formmasse abgedeckt wird. Die Formkörper können einem Entgratungsprozess wie chemischem Entgraten, Laser-Entgraten usw. unterzogen werden, um den Grat aus den Formteilen zu entfernen, der sich während des Formgießens ansammeln kann (Block 260). Anschließend wird ein Lasermodul auf die Oberfläche der mindestens zwei Chipträger eines jeden Leiterrahmens aufgebracht, die nicht von der Formmasse (Block 270) abgedeckt ist. Die Lasermodule können im Rahmen des Gehäusefertigungsprozesses an dem freiliegenden Teil der Chipträger angebracht werden oder später, z.B. während eines nachfolgenden Herstellungsprozesses unter Verwendung des Halbleitergehäuses, an den freiliegenden Chipträgern angebracht werden.
4 veranschaulicht eine Draufsicht auf eine weitere Ausführungsform eines Halbleitergehäuses 300 zur Verwendung in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen. 5 veranschaulicht eine Seitenansicht des Halbleitergehäuses 300, jedoch ohne das Formmassenmaterial.
Die in den 4 und 5 dargestellte Ausführungsform ähnelt der in den 1 und 2 dargestellten Ausführungsform. Im Gegensatz dazu wird die Formmasse 108 jedoch in einem überspritzten FAM-Verfahren gebildet, um sicherzustellen, dass die Oberfläche 110 auf der ersten Seite 112 des Leiterrahmens 102, an dem das Lasermodul 114 befestigt ist, nicht von der Formmasse 108 abgedeckt wird. Das überspritzte FAM-Verfahren verwendet einen Einsatz im FAM-Werkzeug, der eine Öffnung (Fenster) 302 im geformten Gehäusekörper erzeugt. Die Öffnung 302 ist so bemessen, dass sie das Lasermodul 114 aufnimmt. Das Lasermodul 114 ist in der Öffnung 302 angeordnet und an der Oberfläche 110 der mindestens zwei durch die Öffnung 302 freiliegenden Chipträgern 106 befestigt, z.B. durch Löthöcker, Cu-Säulen, etc. In einer Ausführungsform ist die Dicke (T) des Lasermoduls 114 kleiner als die Höhe (H) der Öffnung 302 in der Formmasse 108, wie in 4 dargestellt, gemessen in einer Richtung Z senkrecht zur Oberseite 112 des Leiterrahmens 102.
Anders als in der in den 1 und 2 dargestellten Ausführungsform können sich die Leitungen 104 und die mindestens zwei am Lasermodul 114 befestigten Chipträgern 106 entlang der gleichen Ebene C innerhalb der Formmasse 108 erstrecken, wie in 5 dargestellt. Bei dieser Konfiguration ist keine Stufe zwischen den Chipträgern 106 und den Leitungen 104 innerhalb der Formmasse 108 vorhanden.
6 veranschaulicht eine Ausführungsform eines Verfahrens zur Herstellung des in den 4 und 5 dargestellten Halbleitergehäuses 300. Das Verfahren beinhaltet das Vereinzeln eines Halbleiterwafers, der eine Vielzahl von Treiberchips beinhaltet, in einzelne (separate) Chips (Block 400). Für die separaten Treiberchips (Block 410) werden Leiterrahmens bereitgestellt. Jeder Leiterrahmen (LF) hat Leitungen und Chipträger, die konfiguriert sind, einen Halbleiterchip aufzunehmen. An den Leitungen jedes Leiterrahmens wird auf der Unterseite ein separater Treiberchip in einer Flip-Chip-Konfiguration angebracht, z.B. über Löthöcker, Cu-Säulen, etc., die Leiterrahmen werden dann so umgedreht, dass die Oberseite der Leiterrahmen nach oben zeigt, und ein oder mehrere Kondensatoren in einer Flip-Chip-Konfiguration an den Leitungen jedes Leiterrahmens auf der Oberseite oder an der Unterseite z.B. über Löthöcker, Cu-Säulen usw. befestigt werden (Block 420). Die Leiterrahmen werden dann teilweise in eine Formmasse unter Verwendung eines überspritzten FAM-Verfahrens eingekapselt, um eine Öffnung (Fenster) in jedem geformten Gehäusekörper zur Aufnahme eines Lasermoduls zu schaffen, und die geformten Teile können einem Entgratungsprozess wie chemisches Entgraten, Laser-Entgraten usw. unterzogen werden, um Grate zu entfernen, die sich während des Formprozesses ansammeln können (Block 430). Nach dem FAM-Prozess ragen die Leitungen aus der Formmasse heraus und die in jedem geformten Gehäusekörper gebildete Öffnung legt mindestens zwei der Chipträger frei. Anschließend wird ein Lasermodul an der Oberfläche der mindestens zwei Chipträger eines jeden Leiterrahmens befestigt, das durch die in der Formmasse (Block 440) gebildete Öffnung freigelegt wird. Anschließend werden die Lasermodule abgedeckt und die Öffnungen in der Formmasse mit einem transparenten Epoxidharz wie Glob-Top, Vergussmasse usw. gefüllt. (Block 450).
7 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines nach dem Verfahren der 6 hergestellten Halbleitergehäuses 500, nachdem das Lasermodul 114 abgedeckt und die Öffnung 302 in der Formmasse 108 mit transparentem Epoxid 502 gefüllt wurde. Das transparente Epoxid 502 stört das vom Lasermodul 114 aus dem Halbleitergehäuse 500 nach außen abgegebene Laserlicht nur geringfügig. Das emittierte Licht ist in 7 als gestrichelte Linien dargestellt. Das Halbleitergehäuse 500 kann auf einem Substrat 504, wie beispielsweise einer Leiterplatte (PCB), befestigt werden, das Teil einer größeren Anordnung, wie beispielsweise einem LIDAR-System, ist.
8 veranschaulicht eine Querschnittsansicht einer weiteren Ausführungsform eines Halbleitergehäuses 600 für den Einsatz in LIDAR und anderen laserlichtbasierten Objekterkennungs- und Verfolgungsanwendungen. Die in 8 dargestellte Ausführungsform ähnelt der in 7 dargestellten Ausführungsform. Im Gegensatz dazu wird jedoch die gesamte Oberseite 112 des Leiterrahmens 102 nicht von der Formmasse 108 abgedeckt, so dass alle an der Oberseite 112 des Leiterrahmens 102 befestigten Komponenten freiliegend von der Formmasse 108 sind, einschließlich eines oder mehrerer Kondensatoren 124 und des Lasermoduls 114. Außerdem kann das in 8 dargestellte Halbleitergehäuse 600 Bonddrähte 602 zum Bilden von elektrischen Leitungs-zu-Leitungs-Verbindungen innerhalb des geformten Gehäuses beinhalten. In 7 werden alle internen elektrischen Verbindungen durch den Leiterrahmen 102 bereitgestellt.
9 veranschaulicht eine Querschnittsansicht einer Ausführungsform eines Leistungshalbleitergehäuses 700 für den Einsatz in Leistungsmodulanwendungen wie Automobil, Solarwechselrichter usw. Das Leistungshalbleitergehäuse 700 beinhaltet einen Leiterrahmen 702 mit Zuleitungen 704 und eine Formmasse 706, die den Leiterrahmen 702 teilweise einkapselt, so dass die Zuleitungen 704 aus der Formmasse 706 herausragen, z.B. in einer SOP-, QFP-, QFN-, SIP-, DIP-, etc. -Konfiguration. Jede typische Formmasse kann als Verkapselungsmittel 706 verwendet werden, wie beispielsweise eine Epoxidformmasse.
Das Leistungshalbleitergehäuse 700 beinhaltet auch einen Leistungstransistorchip 708, der am Leiterrahmen 702 auf einer Seite 710 des Leiterrahmen 702 befestigt ist, z.B. auf der Unterseite. Der Leistungstransistorchip kann ein Leistungs-MOSFET-Chip (Metalloxid-Halbleiter-Feldeffekttransistor), ein IGBT-Chip (Bipolartransistor mit isoliertem Gate), ein JFET-Chip (Sperrschicht-FET), ein HEMT-Chip (Transistor mit hoher Elektronenbeweglichkeit) usw. sein. Der Leistungstransistorchip 708 beinhaltet eine Halbleitervorrichtung, die als Schalter oder Gleichrichter in der Leistungselektronik verwendet wird, wie beispielsweise ein Schaltnetzteil.
Das Leistungshalbleitergehäuse 700 beinhaltet weiterhin einen Treiberchip 712, der auf der dem Leistungstransistorchip 708 gegenüberliegenden Seite 714 des Leiterrahmens 702 befestigt ist. Auf diese Weise sind der Leistungstransistorchip 708 und der Treiberchip 712 in einer Stapelanordnung angeordnet. Der Treiberchip 712 ist konfiguriert, den Leistungstransistorchip 708 zu steuern, z.B. durch Ein- und Ausschalten der in der Leistungstransistorchip 708 enthaltenen Halbleitervorrichtung. Der Treiberchip 712 steht in direkter elektrischer Verbindung mit dem Leistungstransistorchip 708 nur über den Leiterrahmen 702 und solche Verbindungen 716 wie Löthöcker, Cu-Säulen usw., die den Leistungstransistorchip 708 und den Treiberchip 712 mit dem Leiterrahmen 702 verbinden. Mit einer solchen direkten Verbindungskonfiguration, die durch den einzelnen Leiterrahmen 702 bereitgestellt wird, wird eine elektrische Schnittstelle mit niedriger Induktivität zwischen dem Treiberchip 712 und dem Leistungstransistorchip 708 bereitgestellt, die eine erhöhte Schaltfrequenz ermöglicht.
Gemäß einer Ausführungsform beinhaltet das Leistungshalbleitergehäuse 700 auch einen ersten Metallclip 718, wie beispielsweise einen Cu-Clip, der an der dem Leiterrahmen 702 abgewandten Seite des Leistungstransistorchips 708 befestigt ist, und einen zweiten Metallclip 720, wie beispielsweise einen Cu-Clip, der an der dem Leiterrahmen 702 abgewandten Seite des Treiberchips 712 befestigt ist. Die vom Leiterrahmen 702 abgewandte Oberfläche 722 des ersten Metallclips 718 wird nicht von der Formmasse 706 abgedeckt. Die vom Leiterrahmen 702 abgewandte Oberfläche 724 des zweiten Metallclips 720 wird ebenfalls nicht von der Formmasse 706 abgedeckt. Bei dieser Konfiguration weist das Leistungshalbleitergehäuse 700 eine doppelseitige Kühlung über die ersten und zweiten Metallclips 718, 720 auf. Die doppelseitige Kühlung wird grafisch durch entsprechende Gruppen von gepunkteten Linien veranschaulicht, wobei jede Gruppe von gepunkteten Linien einen Wärmeableitungsweg für das Leistungshalbleitergehäuse 700 darstellt. Das Leistungshalbleitergehäuse 700 kann an einem Substrat 726, wie beispielsweise einer Leiterplatte, befestigt werden, das Teil einer größeren Baugruppe, wie beispielsweise einem Leistungsmodul, ist.
10 veranschaulicht eine Ausführungsform eines Verfahrens zur Herstellung des in 9 dargestellten Leistungshalbleitergehäuses 700. Das Verfahren beinhaltet das Vereinzeln eines ersten Halbleiterwafers, der eine Vielzahl von Leistungstransistorchips beinhaltet, in einzelne (separate) Transistorchips und das Vereinzeln eines zweiten Halbleiterwafers, der eine Vielzahl von Leistungstransistor-Treiberchips beinhaltet, in einzelne Treiberchips (Block 800). Für die vereinzelten Chips (Block 810) werden Leiterrahmen bereitgestellt. Jeder Leiterrahmen (LF) hat Leitungen, die konfiguriert sind, um einen Halbleiterchip aufzunehmen. An den Leitungen jedes Leiterrahmens wird auf der Unterseite ein separater Leistungstransistorchip in Flip-Chip-Konfiguration, z.B. über Löthöcker, Cu-Säulen usw. befestigt, und an der dem entsprechenden Leiterrahmen abgewandten Seite jedes Leistungstransistorchips wird ein erster Metallclip, z.B. ein Cu-Clip, angebracht (Block 820). Die Leiterrahmen werden dann so umgedreht, dass die gegenüberliegende Seite der Leiterrahmen nach oben zeigt (Block 830). An den Leitungen jedes Leiterrahmens wird auf der Oberseite ein separater Treiberchip in Flip-Chip-Konfiguration befestigt, z.B. über Löthöcker, Cu-Säulen usw., und ein zweiter Metallclip, z.B. ein Cu-Clip, wird an der Seite jedes Treiberchips befestigt, die vom entsprechenden Leiterrahmen weg zeigt (Block 840). Die Leiterrahmen werden dann teilweise in eine Formmasse eingebettet, z.B. im FAM-Verfahren (Block 850). Während des FAM-Verfahrens können Einsätze verwendet werden, um sicherzustellen, dass die dem Leiterrahmen abgewandte Oberfläche des ersten Metallclips nicht von der Formmasse bedeckt wird und dass die dem Leiterrahmen abgewandte Oberfläche des zweiten Metallclips ebenfalls nicht von der Formmasse bedeckt wird, so dass das Halbleitergehäuse über den ersten und zweiten Metallclip beidseitig gekühlt werden kann. Die Formkörper können einem Entgratungsprozess wie chemischem Entgraten, Laser-Entgraten usw. unterzogen werden, um den Grat aus den Formkörpern zu entfernen, der sich während des Formgießens ansammeln kann (Block 860).
Begriffe wie „erste“, „zweite“ und dergleichen werden zur Beschreibung verschiedener Elemente, Regionen, Abschnitte usw. verwendet und sind ebenfalls nicht als Einschränkung gedacht. Ähnliche Begriffe beziehen sich auf ähnliche Elemente in der gesamten Beschreibung.
Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „einschließen“, „umfassen“ und dergleichen offene Begriffe, die auf das Vorhandensein angegebener Elemente oder Merkmale hinweisen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel „eine“, „ein“ und „der“ sollen sowohl den Plural als auch den Singular beinhalten, sofern der Kontext nichts anderes bestimmt.
Obwohl hierin spezifische Ausführungsformen veranschaulicht und beschrieben wurden, wird der Fachmann erkennen, dass eine Vielzahl von alternativen und/oder gleichwertigen Ausführungsformen für die spezifischen Ausführungsformen, die gezeigt und beschrieben werden, genutzt werden können, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anwendung soll alle Anpassungen oder Variationen der hierin beschriebenen spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung nur durch die Ansprüche und deren Äquivalente begrenzt wird.

Claims

Halbleitergehäuse, umfassend: einen Leiterrahmen, der Leitungen und eine Vielzahl von Chipträgern umfasst; eine Formmasse, die den Leiterrahmen teilweise einkapselt, so dass die Leitungen aus der Formmasse herausragen und mindestens zwei der Vielzahl von Chipträger eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht von der Formmasse bedeckt ist; ein Lasermodul, das an der Oberfläche der mindestens zwei Chipträger, die nicht durch die Formmasse abgedeckt ist, angebracht ist, wobei das Lasermodul konfiguriert ist, um Laserlicht von dem Halbleitergehäuse nach außen zu emittieren; und einen Treiberchip, der an dem Leiterrahmen an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite angebracht ist, so dass das Lasermodul und der Treiberchip in einer gestapelten Anordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, um das Lasermodul zu steuern, wobei der Treiberchip in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und über solche Verbindungen steht, die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.
Halbleitergehäuse nach Anspruch 1, wobei sich die Leitungen entlang einer ersten Ebene innerhalb der Formmasse erstrecken, und wobei sich die mindestens zwei Chipträger entlang einer zweiten Ebene innerhalb der Formmasse erstrecken, die sich von der ersten Ebene unterscheidet, so dass eine Stufe zwischen den mindestens zwei Chipträgern und den Leitungen innerhalb der Formmasse vorhanden ist.
Halbleitergehäuse nach Anspruch 1, wobei sich die Leitungen und die mindestens zwei Chipträger entlang einer gleichen ersten Ebene innerhalb der Formmasse erstrecken.
Halbleitergehäuse nach Anspruch 3, wobei die Formmasse eine Öffnung aufweist, die sich bis zur Oberfläche der mindestens zwei Chipträger erstreckt, und wobei das Lasermodul in der Öffnung angeordnet ist.
Halbleitergehäuse nach Anspruch 4, ferner umfassend ein transparentes Epoxidharz, das das Lasermodul bedeckt und die Öffnung in der Formmasse füllt.
Halbleitergehäuse nach Anspruch 4, wobei eine Dicke des Lasermoduls kleiner als eine Höhe der Öffnung in der Formmasse ist, und wobei die Dicke des Lasermoduls und die Höhe der Öffnung in einer Richtung senkrecht zur ersten Seite des Leiterrahmens gemessen werden.
Halbleitergehäuse nach Anspruch 1, ferner umfassend einen oder mehrere Kondensatoren, die an der ersten Seite des Leiterrahmens oder an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite angebracht sind.
Halbleitergehäuse nach Anspruch 7, wobei der eine oder die mehreren Kondensatoren in der Formmasse eingekapselt sind.
Halbleitergehäuse nach Anspruch 7, wobei die erste Seite des Leiterrahmens nicht durch die Formmasse abgedeckt ist, so dass der eine oder die mehreren Kondensatoren nicht in der Formmasse eingekapselt sind.
Verfahren zur Herstellung einer Halbleitergehäuse, wobei das Verfahren umfasst: Bereitstellen eines Leiterrahmens, der Leitungen und eine Vielzahl von Chipträgern umfasst; teilweises Einkapseln des Leiterrahmens in einer Formmasse, so dass die Leitungen aus der Formmasse herausragen und mindestens zwei der Vielzahl von Chipträgern eine Oberfläche an einer ersten Seite des Leiterrahmens aufweisen, die nicht von der Formmasse abgedeckt ist; Anbringen eines Lasermoduls an der Oberfläche der mindestens zwei Chipträger, die nicht von der Formmasse bedeckt ist, wobei das Lasermodul konfiguriert ist, um Laserlicht von dem Halbleitergehäuse nach außen zu emittieren; und Befestigen eines Treiberchips am Leiterrahmen auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite, so dass das Lasermodul und der Treiberchip in einer gestapelten Anordnung angeordnet sind, wobei der Treiberchip zum Steuern des Lasermoduls konfiguriert ist, wobei der Treiberchip in direkter elektrischer Verbindung mit dem Lasermodul nur über den Leiterrahmen und solche Verbindungen steht, die das Lasermodul und den Treiberchip mit dem Leiterrahmen verbinden.
Verfahren nach Anspruch 10, wobei sich die Leitungen entlang einer ersten Ebene innerhalb der Formmasse erstrecken, wobei sich die mindestens zwei Chipträger entlang einer zweiten Ebene innerhalb der Formmasse erstrecken, die sich von der ersten Ebene unterscheidet, so dass eine Stufe zwischen den mindestens zwei Chipträgern und den Leitungen innerhalb der Formmasse vorhanden ist, und wobei der Treiberchip in einer Flip-Chip-Konfiguration am Leiterrahmen befestigt ist.
Verfahren nach Anspruch 10, wobei sich die Leitungen und die mindestens zwei Chipträger entlang einer gleichen ersten Ebene innerhalb der Formmasse erstrecken, wobei der Treiberchip in einer Flip-Chip-Konfiguration an dem Leiterrahmen befestigt ist und wobei die Oberfläche auf der ersten Seite des Leiterrahmens über ein überspritztes folienunterstütztes Formgießen nicht von der Formmasse abgedeckt wird.
Verfahren nach Anspruch 12, wobei eine Öffnung in der Formmasse während des überspritzten folienunterstützten Formgießens gebildet wird, wobei sich die Öffnung auf die Oberfläche der mindestens zwei Chipträgern erstreckt und so bemessen ist, dass sie das Lasermodul aufnimmt.
Verfahren nach Anspruch 13, ferner umfassend: Abdecken des Lasermoduls und Füllen der Öffnung in der Formmasse mit einem transparenten Epoxidharz.
Verfahren nach Anspruch 10, ferner umfassend: Anbringen eines oder mehrerer Kondensatoren an der ersten Seite des Leiterrahmens oder an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite.
Halbleitergehäuse, umfassend: einen Leiterrahmen, der Leitungen umfasst; eine Formmasse, die den Leiterrahmen teilweise einkapselt, so dass die Leitungen aus der Formmasse herausragen; eine Leistungstransistorchip, der an dem Leiterrahmen auf einer ersten Seite des Leiterrahmens befestigt ist; und einen Treiberchip, der an dem Leiterrahmen an einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite angebracht ist, so dass der Leistungstransistorchip und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, den Leistungstransistorchip zu steuern, wobei der Treiberchip in direkter elektrischer Verbindung mit dem Leistungstransistorchip nur über den Leiterrahmen und solche Verbindungen steht, die den Leistungstransistorchip und den Treiberchip mit dem Leiterrahmen verbinden.
Halbleitergehäuse nach Anspruch 16, ferner umfassend: einen ersten Metallclip, der an einer Seite des Leistungstransistorchips befestigt ist, die von der ersten Seite des Leiterrahmens weg zeigt; und einen zweiten Metallclip, der an einer Seite des Treiberchips befestigt ist, die von der zweiten Seite des Leiterrahmens weg zeigt, wobei eine Oberfläche des ersten Metallclips, die von der ersten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt ist und eine Oberfläche des zweiten Metallclips, die von der zweiten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt ist, so dass das Halbleitergehäuse eine doppelseitige Kühlung über den ersten und den zweiten Metallclip aufweist.
Verfahren zur Herstellung eines Halbleitergehäuses, wobei das Verfahren umfasst: Bereitstellen eines Leiterrahmens, der Leitungen umfasst; teilweises Einkapseln des Leiterrahmens in einer Formmasse, so dass die Leitungen aus der Formmasse herausragen; Anbringen eines Leistungstransistorchips an dem Leiterrahmen auf einer ersten Seite des Leiterrahmens; und Befestigen eines Treiberchips am Leiterrahmen auf einer zweiten Seite des Leiterrahmens gegenüber der ersten Seite, so dass der Leistungstransistorchip und der Treiberchip in einer Stapelanordnung angeordnet sind, wobei der Treiberchip konfiguriert ist, den Leistungstransistorchip zu steuern, wobei der Treiberchip in direkter elektrischer Verbindung mit dem Leistungstransistorchip nur über den Leiterrahmen und solche Verbindungen steht, die den Leistungstransistorchip und den Treiberchip mit dem Leiterrahmen verbinden.
Verfahren nach Anspruch 18, ferner umfassend: bevor der Leiterrahmen teilweise in der Formmasse eingekapselt wird, Befestigen eines ersten Metallclips an einer Seite des Leistungstransistorchips, die von der ersten Seite des Leiterrahmens weg zeigt, und Befestigen eines zweiten Metallclips an einer Seite des Treiberchips, die von der zweiten Seite des Leiterrahmens weg zeigt, wobei eine Oberfläche des ersten Metallclips, die von der ersten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt ist und eine Oberfläche des zweiten Metallclips, die von der zweiten Seite des Leiterrahmens weg zeigt, nicht von der Formmasse bedeckt ist, so dass das Halbleitergehäuse eine doppelseitige Kühlung über den ersten und den zweiten Metallclip aufweist.
Verfahren nach Anspruch 18, wobei der Treiberchip und der Leistungstransistorchip jeweils in einer Flip-Chip-Konfiguration an dem Leiterrahmen befestigt sind.