DE102019111448A1

DE102019111448A1 - Verbesserte RRAM-Bodenelektrode

Info

Publication number: DE102019111448A1
Application number: DE102019111448.9A
Authority: DE
Inventors: Fu-Chen Chang; Kuo-Chi Tu; Wen-Ting Chu
Original assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Current assignee: Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date: 2018-10-30
Filing date: 2019-05-03
Publication date: 2020-04-30
Also published as: CN111129069B; US11189788B2; TWI730475B; US20220085288A1; CN111129069A; TW202034550A; US20200136040A1; KR102358929B1; KR20200050339A

Abstract

Eine integrierte Schaltungsanordnung weist eine RRAM-Zelle auf, die eine Top-Elektrode, eine RRAM-Dielektrikumschicht und eine Bodenelektrode aufweist, die eine Oberfläche aufweist, die mit der RRAM-Dielektrikumschicht eine Schnittfläche bildet. Oxide der Bodenelektrode sind im Wesentlichen von der Bodenelektrodenoberfläche abwesend. Die Bodenelektrode weist eine höhere Dichte in einer Zone benachbart zu der Oberfläche im Vergleich zu einem Bulk-Bereich der Bodenelektrode auf. Die Oberfläche weist eine Rauigkeit Ra von 2 nm oder weniger auf. Ein Prozess zum Bilden der Oberfläche weist chemisch-mechanisches Polieren gefolgt von Flusssäureätzen gefolgt von Argonionenbeschuss auf. Ein Array aus RRAM-Zellen, das durch diesen Prozess gebildet wird, ist hinsichtlich schmaler Verteilung und hoher Trennung zwischen Zuständen mit niedrigem und hohem Widerstand überlegen.

Description

VERWEIS AUF VERWANDTE ANMELDUNG
Diese Anmeldung beansprucht die Priorität der vorläufigen U.S.-Anmeldung Nr. 62/752 593 , eingereicht am 30. Oktober 2018, deren Inhalt hiermit durch Verweis vollständig aufgenommen wird.
ALLGEMEINER STAND DER TECHNIK
Die vorliegende Offenbarung betrifft integrierte Schaltungsanordnungen mit resistivem Direktzugriffsspeicher oder Metall-Isolator-Metall-Kondensatoren, Verfahren zum Herstellen solcher Bauteile und Verfahren zum Betreiben solcher Bauteile.
Resistiver Direktzugriffsspeicher (Resistive Random Access Memory - RRAM) weist eine einfache Struktur, niedrige Betriebsspannung, hohe Geschwindigkeit, gute Beständigkeit und CMOS-Prozesskompatibilität auf. RRAM ist eine vielversprechende Alternative zum Bereitstellen eines verkleinerten Ersatzes für herkömmlichen Flashspeicher und wird umfassend in Bauteilen wie optischen Platten und nichtflüchtigen Speicherarrays angewandt.
Eine RRAM-Zelle speichert Daten innerhalb einer Materialschicht, die veranlasst werden kann, einen Phasenwechsel zu erfahren. Der Phasenwechsel kann innerhalb der gesamten oder eines Teils der Schicht induziert werden, um zwischen einem Zustand mit hohem Widerstand und einem Zustand mit niedrigem Widerstand umzuschalten. Der Widerstandszustand kann abgefragt und als entweder eine „0“ oder eine „1“ darstellend ausgelegt werden.
Bei einer typischen RRAM-Zelle weist die Datenspeicherschicht ein amorphes Metalloxid auf. Beim Anlegen einer ausreichenden Spannung wird das Bilden einer metallischen Brücke über die Datenspeicherschicht induziert, was in dem Zustand mit niedrigem Widerstand resultiert. Die metallische Brücke kann unterbrochen und der Zustand mit hohem Widerstand kann wiederhergestellt werden, indem ein kurzer Impuls mit hoher Stromdichte angelegt wird, der die metallische Struktur zur Gänze oder teilweise schmilzt oder zerlegt. Die Datenspeicherschicht kühlt rasch ab und bleibt in dem Zustand mit hohem Widerstand, bis der Zustand mit niedrigem Widerstand wieder induziert wird. RRAM-Zellen werden typischerweise nach der Front-End-of-Line-(FEOL)-Verarbeitung gebildet. Bei einem typischen Design wird ein Array aus RRAM-Zellen zwischen einem Paar von Verschaltungsschichten gebildet.
Figurenliste
Aspekte der vorliegenden Offenbarung versteht man am besten aus der folgenden ausführlichen Beschreibung unter Heranziehung der begleitenden Figuren. Es wird betont, dass in Übereinstimmung mit der Standardpraxis der Industrie diverse Elemente eventuell nicht maßstabgerecht gezeichnet sind. Die Maße der diversen Merkmale können nämlich zur Klarheit der Besprechung willkürlich vergrößert oder verkleinert werden.

1 stellt eine Querschnittansicht einer integrierten Schaltungsanordnung gemäß einigen Ausführungsformen der vorliegenden Offenbarung bereit.
2 stellt eine vergrößerte Ansicht einer RRAM-Zelle in der integrierten Schaltungsanordnung der 1 bereit.
3 ist ein Schaltungsdiagramm, das einen Bildungsvorgang der RRAM-Zelle der 2 veranschaulicht.
4 veranschaulicht eine Filamentbrücke, die in der RRAM-Zelle der 2 durch den Bildungsvorgang der 3 gebildet wird.
5 ist ein Schaltungsdiagramm, das einen Rückstellvorgang für die RRAM-Zelle der 2 veranschaulicht.
6 veranschaulicht eine Filamentbrücke in der RRAM-Zelle der 2, die durch den Rückstellvorgang der 5 gebrochen wird.
7 ist ein Schaltungsdiagramm, das einen Einstellvorgang für die RRAM-Zelle der 2 veranschaulicht.
8 veranschaulicht eine Filamentbrücke, die in der RRAM-Zelle der 2 durch den Einstellvorgang der 7 gebildet wird.
9 ist eine grafische Darstellung von Stromgröße im Vergleich zur Spannung, die an die RRAM-Zelle der 2 angelegt wird.
Die 10 bis 18 stellen Querschnittansichten dar, die Stufen in einem Prozess veranschaulichen, der verwendet werden kann, um die integrierte Schaltungsanordnung der 1 herzustellen.
Die 19 bis 21 veranschaulichen die Auswirkung auf einer Bodenelektrodenoberfläche von Stufen in einem Prozess, der verwendet werden kann, um die integrierte Schaltungsanordnung der 1 herzustellen.
Die 22 bis 25 stellen Querschnittansichten dar, die zusätzliche Stufen in einem Prozess veranschaulichen, der verwendet werden kann, um die integrierte Schaltungsanordnung der 1 herzustellen.
26 ist ein Ablaufdiagramm eines Verfahrens gemäß einigen Ausführungsformen der vorliegenden Erfindung.
27 ist eine Tabelle von Widerstandsdaten, die die Variation und Verteilung von Widerständen für Zustände mit hohem und niedrigem Widerstand aus Proben für vier Verarbeitungssysteme zeigt.

AUSFÜHRLICHE BESCHREIBUNG
Die folgende Offenbarung stellt viele unterschiedliche Ausführungsformen oder Beispiele zum Umsetzen unterschiedlicher Merkmale der Erfindung bereit. Spezifische Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Es sind dies natürlich nur Beispiele und sie bezwecken nicht, einschränkend zu sein. Das Ausbilden eines ersten Merkmals über oder auf einem zweiten Merkmal in der folgenden Beschreibung kann zum Beispiel Ausführungsformen aufweisen, bei welchen das erste und das zweite Merkmal in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen aufweisen, bei welchen zusätzliche Merkmale zwischen dem ersten und dem zweiten Merkmal ausgebildet werden können, so dass das erste und das zweite Merkmal eventuell nicht in direktem Kontakt sind. Außerdem kann die vorliegende Offenbarung Bezugszeichen und/oder Bezugsbuchstaben in den diversen Beispielen wiederholen. Diese Wiederholung soll der Einfachheit und der Klarheit dienen und schreibt selbst keine Beziehung zwischen den diversen besprochenen Ausführungsformen und/oder Konfigurationen vor.
RRAM-Zellen weisen Zustände mit niedrigem Widerstand (Low Resistance States - LRS) und Zustände mit hohem Widerstand (High Resistance States - HRS) auf. LRS- und HRS-Widerstände werden von Bereichen dargestellt, wenn sie über alle RRAM-Zellen in Array, dem Bauteil oder Wafer betrachtet werden. Wenn diese Bereiche schmal und weit getrennt gehalten werden, reduziert das die Versagensraten, verbessert die Leistung und kann Leistungserfordernisse verbessern. Die vorliegende Offenbarung stellt in diversen Ausführungsformen eine integrierte Schaltungsanordnung bereit, die RRAM-Zellen aufweist, die Verbesserungen der Geometrie, Zusammensetzung und Dichte desjenigen Abschnitts der Bodenelektrode, der dem RRAM-Dielektrikum an nächsten liegt, aufweisen. Diese Verbesserungen resultieren in schmaleren LRS- und HRS-Widerstandsbereichen und verbesserter Trennung zwischen diesen Bereichen. Die Offenbarung weist einen Herstellungsprozess auf, der die verbesserten RRAM-Zellen erzeugt.
1 veranschaulicht einen Abschnitt einer integrierten Schaltungsanordnung 100, die eine Verschaltungsstruktur 115 aufweist, die über einem Substrat 114 gebildet ist. Das Substrat kann zum Beispiel ein Bulk-Substrat sein (zum Beispiel ein Bulk-Siliziumsubstrat), oder ein Silizium-auf-Isolator-(Semiconductor-On-Insulator - SOI)-Substrat. Das Substrat 114 kann auch ein binäres Halbleitersubstrat (zum Beispiel GaAs), ein tertiäres Halbleitersubstrat (zum Beispiel AlGaAs) oder ein Halbleitersubstrat höheren Rangs sein. Das Substrat 114 kann Flachgrabenisolations-(Shallow Trench Isolation - STI)-Bereiche 116 enthalten, die gebildet werden, indem Gräben in dem Substrat 114 mit Dielektrikum gefüllt werden. Die Verschaltungsstruktur 115 weist eine Vielzahl von Zwischenschicht-Dielektrikum-(Interlayer Dielectric - ILD)-Schichten 117 auf, die mit Metallisierungsschichten 118 verschachtelt sind. Die ILD-Schichten 117 können Durchkontaktierungen 109 in einer Dielektrikummatrix 108 aufweisen. Das Dielektrikum 108 kann zum Beispiel Low-κ-Dielektrikum sein, wie ein undotiertes Silikatglas oder ein Oxid, wie Siliziumdioxid oder Siliziumkarbid. Das Dielektrikum 108 kann ein Extrem-Low-κ-Dielektrikum sein, das ein Low-κ-Dielektrikum mit Porosität sein kann, die die Gesamtdielektrizitätskonstante reduziert. Die Metallisierungsschichten 118 weisen Metallmerkmale 107 auf, die in Gräben innerhalb des Dielektrikums 108 gebildet sind. Die Metallmerkmale 107 weisen Drähte und Durchkontaktierungen auf. Die Metallmerkmale 107 und Durchkontaktierungen 109 können aus einem Metall, wie Kupfer oder Aluminium, bestehen, und können mit Dielektrikum-Schutzschichten beschichtet sein, die ein dielektrisches Low-κ-Material, wie SiC, sein können. Die Durchkontaktierungen 109 können Verbindungen zwischen Metallmerkmalen 107 in unterschiedlichen Metallisierungsschichten 118 bilden. Die Metallisierungsschichten 118 werden gewöhnlich als M1, M2, M3, M4 und sofort in der Reihenfolge ihrer Stapelung über dem Substrat 114 identifiziert.
Die integrierte Schaltungsanordnung 100 weist ferner eine RRAM-Zelle 103 und einen Transistor 113, der eine Schaltvorrichtung für die RRAM-Zelle 103 ist, auf. Bei der veranschaulichten Ausführungsformen weist die integrierte Schaltungsanordnung 100 eine Ein-Transistor-Ein-Widerstand-(1 T1 R)-Architektur auf. Bei einigen Ausführungsformen ist das Schaltbauteil eine Diode, und die Architektur ist eine Eine-Diode-Ein-Widerstand-(1D1R)-Architektur. Bei anderen Ausführungsformen ist das Schaltbauteil ein bipolarer Flächentransistor, und die Architektur ist eine Ein-Bipolar-Flächentransistor-Ein-Widerstand-(1BJT1R)-Architektur. Bei noch anderen Ausführungsformen ist das Schaltbauteil ein bipolarer Schalter, und die Architektur ist eine Ein-Schalter-ein-Widerstand-(iSiR)-Architektur.
Die RRAM-Zelle 103, die ausführlicher von 2 veranschaulicht ist, weist eine Top-Elektrode 104, ein RRAM-Dielektrikum 105 und eine Bodenelektrode 106 auf. Die RRAM-Zelle 103 ist zwischen den Metallisierungsschichten 118 M3 und M4 gebildet. Alternativ kann die RRAM-Zelle 103 zwischen anderen benachbarten Paaren von Metallisierungsschichten 118 gebildet werden, wie zwischen den Metallisierungsschichten 118 M4 und M5 oder anderswo innerhalb der integrierten Schaltungsanordnung 100.
Der Transistor 113 kann einen Source-Bereich 112 und einen Drain-Bereich 110, die in dem Substrat 114 gebildet sind, und ein Gate 111, das über dem Substrat 114 gebildet ist, aufweisen. Kontakte 119 erstrecken sich von einer untersten der Metallisierungsschichten 118 (zum Beispiel M1) zu dem Source-Bereich 112 und dem Drain-Bereich 110. Die Kontakte 119 können aus Metall, wie zum Beispiel aus Kupfer oder Wolfram, hergestellt werden.
Die Bodenelektrode 106 kann mit dem Drain-Bereich 110 verbunden werden. Eine Source-Leitung 101 für die RRAM-Zelle 103 kann in einer der Metallisierungsschichten 118, wie der Schicht M2, liegen und mit dem Source-Bereich 112 verbunden sein. Eine Bitleitung 102 zum Adressieren der RRAM-Zelle 103 kann mit der Top-Elektrode 104 verbunden sein und sich in einer der Metallisierungsschichten 118 über der RRAM-Zelle 103, wie in der Schicht M4, befinden. Eine Wortleitung zum Adressieren der RRAM-Zelle 103 kann mit dem Gate 111 integral sein oder kann in einer der Metallisierungsschichten 118 liegen und mit dem Gate 111 verbunden sein.
Wie in 2 gezeigt, kann die Bodenelektrode 106 einen ersten Abschnitt 122 aufweisen, der eine Durchkontaktierung in einer Dielektrikumschicht 123 bildet, einen zweiten Abschnitt 121, der auf der Oberseite der Dielektrikumschicht 123 liegt, einen Grenzflächenbereich 125, der eine dünne Schicht aus Bodenelektrode 106, die unmittelbar benachbart zu und eine Schnittfläche mit dem RRAM-Dielektrikum 105 bildend liegt. Das RRAM-Dielektrikum 105 ist breiter als der erste Abschnitt 122 der Bodenelektrode 106. Der Umfang 126 des RRAM-Dielektrikums 105 liegt außerhalb des Umfangs 129 des ersten Abschnitts 122. Eine Durchkontaktierung 120 verbindet die Top-Elektrode 104 mit der Bitleitung 102. Die Bodenelektrode 106 verbindet mit einem Metallmerkmal 107 in den Metallisierungsschichten 118 unterhalb der RRAM-Zelle 103.
Der Grenzflächenbereich 125 weist unterschiedliche Merkmale hinsichtlich seiner Geometrie, Zusammensetzung und Dichte auf. Der Grenzflächenbereich 125 hat eine höhere Dichte als ein Bulk-Abschnitt der Bodenelektrode 106, wobei der Bulkabschnitt unter dem Grenzflächenbereich 125 liegt. Diese höhere Dichte ist auf einen schmalen Bereich nahe der Oberfläche 127 beschränkt und kann mit Scan-Transmissionselektronenmikroskopie erfasst werden. Oxide des Materials, das den Grenzflächenbereich 125 bildet, die normalerweise nahe der Oberfläche 127 anwesend wären, sind effektiv abwesend. Die Oberfläche 127, die von dem Grenzflächenbereich 125 gebildet wird, ist ungewöhnlich flach. Die Oberfläche 127 kann eine Rauigkeit Ra von 2 nm oder weniger, zum Beispiel 1,5 nm, betragen.
Die Bulk-Zusammensetzung der Bodenelektrode 106 ist ein leitendes Metall, wie Al, Ti, Ta, Au, Pt, W, Ni, Ir oder Cu. Bei einigen Ausführungsformen ist die Bodenelektrode 106 ein Metallnitrid. Bei einigen Ausführungsformen ist die Bulk-Zusammensetzung der Bodenelektrode 106 TiN, TaN oder eine Kombination daraus. Bei einigen Ausführungsformen ist die Bodenelektrode 106 TiN. Eine zweckdienliche Stärke für die Bodenelektrode 106 kann eine Stärke in dem Bereich von 20 Å bis 200 Å sein. Bei einigen Ausführungsformen liegt die Stärke der Bodenelektrode 106 in einem Bereich von 50 Å bis 150 Å, zum Beispiel 100 Å.
Das RRAM-Dielektrikum 105 kann eine beliebige Zusammensetzung aufweisen, die für die Datenspeicherschicht einer RRAM-Zelle geeignet ist. Ein Material, das für die Datenspeicherschicht einer RRAM-Zelle geeignet ist, ist eines, das veranlasst werden kann, einen umkehrbaren Phasenwechsel zwischen einem Zustand mit hohem Widerstand und einem Zustand mit niedrigem Widerstand zu erfahren. Bei einigen Ausführungsformen erfolgt der Wechsel zwischen einem amorphen Zustand und einem metallischen Zustand. Der Phasenwechsel kann von einer Änderung der Molekularstruktur begleitet oder mit ihr assoziiert sein. Ein amorphes Metalloxid kann zum Beispiel Sauerstoff verlieren, während es einen Phasenwechsel zu einem metallischen Zustand erfährt. Der Sauerstoff kann in einem Abschnitt des RRAM-Dielektrikums 105, der in dem amorphen Zustand bleibt, oder in einer benachbarten Schicht gelagert werden. Das RRAM-Dielektrikum 105 ist als Dielektrikum bezüglich des Zustands mit hohem Widerstand beschrieben. In dem Zustand mit niedrigem Widerstand kann das RRAM-Dielektrikum 105 ein leitendes Material sein. Zum Beispiel kann das RRAM-Dielektrikum 105 in dem Zustand mit niedrigem Widerstand einer High-κ-Dielektrikum mit einem oder mehreren leitenden Filamenten aufweisen, die sich von der Bodenelektrode zu der Top-Elektrode erstrecken, wobei diese Filamente effektiv das RRAM-Dielektrikum 105 leitend machen. Bei den meisten Ausführungsformen werden diese Filamente in dem Zustand mit niedrigem Widerstand gebrochen, so dass das RRAM-Dielektrikum 105 ein High-κ-Dielektrikum ist, das die Top-Elektrode 104 und die Bodenelektrode 106 vollständig trennt, während es in dem Zustand mit hohem Widerstand ist. Bei einigen Ausführungsformen ist das RRAM-Dielektrikum 105 ein Übergangsmetalloxid. Beispiele von Materialien, die für das RRAM-Dielektrikum 105 geeignet sein können, schließen NiO_X, Ta_yO_X, TiO_X, HfO_X, Ta_yO_X, WO_X, ZrO_X, Al_yO_X und SrTiO_X ein. Bei einigen Ausführungsformen ist das RRAM-Dielektrikum 105 eine Materialschicht, die über der Bodenelektrode 106 abgeschieden wird. Eine zweckdienliche Stärke für das RRAM-Dielektrikum 105 kann in dem Bereich von 20 Å bis 170 Å liegen. Bei einigen Ausführungsformen liegt die Stärke des RRAM-Dielektrikums 105 in dem Bereich von 60 Å bis 140 Å, zum Beispiel 100 Å.
Das RRAM-Dielektrikum 105 kann eine Deckschicht aufweisen. Eine Deckschicht kann eine Sauerstofflagerfunktion bereitstellen, die Phasenwechsel innerhalb des RRAM-Dielektrikums 105 erleichtert. Bei einigen Ausführungsformen ist die Deckschicht ein Metall oder ein Metalloxid, dessen Sauerstoffkonzentration relativ niedrig ist. Beispiele von Metallen, die für eine Deckschicht geeignet sein können, schließen Ti, Hf, Pt und Al ein. Beispiele von Metalloxiden, die für die Deckschicht geeignet sein können, schließen TiOx, HfOx, ZrOx, GeOx, CeOx ein. Eine Deckschicht kann eine beliebige zweckdienliche Stärke aufweisen. Eine zweckdienliche Stärke für eine Deckschicht kann in dem Bereich von 20 Å bis 100 Å liegen. Bei einigen Ausführungsformen weist das RRAM-Dielektrikum 105 eine Deckschicht 219 auf, die eine Stärke in dem Bereich von 30 Å bis 70 Å, zum Beispiel 50 Å, aufweist.
Die Bulk-Zusammensetzung der Top-Elektrode 104 kann leitendes Metall sein, wie Al, Ti, Ta, Au, Pt, W, Ni, Ir oder Cu. Die Top-Elektrode 104 und die Bodenelektrode 106 können alternativ als eine Vielzahl von Schichten unterschiedlicher Materialien bereitgestellt werden. Eine zweckdienliche Stärke für die Top-Elektrode 104 kann in dem Bereich von 75 Å bis 150 Å, zum Beispiel 100 Å, liegen.
Die 3 bis 8 veranschaulichen den Betrieb der RRAM-Zelle 103 innerhalb der integrierten Schaltungsanordnung 100. 3 veranschaulicht das Anlegen einer Formierungsspannung an die RRAM-Zelle 103. Die Formierungsspannung kann nur einmal angelegt werden, und kann als Teil des Herstellungsprozesses für die integrierte Schaltungsanordnung 100 betrachtet werden. Wie in 3 veranschaulicht, kann die Formierungsspannung ein großer positiver Spannungsimpuls sein, der an die Bitleitung 102 angelegt wird, während die Source-Leitung 101 an die Masse gelegt ist und der Transistor 113 offen gehalten wird. Die Formierungsspannung veranlasst das Bilden einer Filamentstruktur 130 in dem RRAM-Dieleketrium 105, wie in 4 gezeigt. Die Filamentstruktur 130 bildet eine Brücke zwischen der Top-Elektrode 104 und der Bodenelektrode 106, was die RRAM-Zelle 103 in einen Zustand mit niedrigem Widerstand (LRS) platziert. Die Filamentstruktur 130 kann aus einem Reduktionsprodukt eines Oxids bestehen, das den Bulk des RRAM-Dielektrikums 105 ausmacht.
5 veranschaulicht einen Rückstellvorgang für die RRAM-Zelle 103. Das Rückstellen wird mit einem Umkehrpuls verwirklicht, der durch das Anlegen eines positiven Spannungsimpulses an die Source-Leitung 101 erzeugt wird, während die Bit-Leitung 102 an die Masse gelegt und der Widerstand 113 offengehalten wird. Wie in 6 gezeigt, hebt der Rückstellvorgang einen Abschnitt der Filamentstruktur 130 auf, wodurch die Filamentstruktur 130 keine Brücke mehr zwischen der Top-Elektrode 104 und der Bodenelektrode 106 bildet. Der Rückstellvorgang erhöht den Widerstand der RRAM-Zelle 103 beträchtlich und platziert die RRAM-Zelle 103 in einen Zustand mit hohem Widerstand (HRS).
7 veranschaulicht einen Einstellvorgang für die RRAM-Zelle 103. Der Einstellvorgang kann ähnlich sein wie der Formierungsvorgang, mit der Ausnahme, dass er einen niedrigeren Spannungsimpuls involviert. Wie in 8 gezeigt, stellt der niedrigere Spannungsimpuls den Abschnitt der Filamentstruktur 130, der durch den Rückstellvorgang aufgehoben wurde, wieder her, und stellt die RRAM-Zelle 103 wieder auf den LRS zurück. Der Einstell- und Rückstellvorgang können viele Male während der Betriebslebenszeit der integrierten Schaltungsanordnung 100 ausgeführt werden.
Unter Bezugnahme auf 2 ist die RRAM-Zelle 103 bei einigen Ausführungsformen so strukturiert, dass sich die Filamentstruktur 130 von dem Umfang 126 der RRAM-Zelle 103 einwärts bildet. Die Filamentstruktur 130 wird weit genug einwärts von dem Umfang 126 gebildet, so dass eine Beschädigung oder Verunreinigung an dem Umfang 126 des RRAM-Dielektrikums 105, die während der Verarbeitung eingeführt wurde, um die integrierte Schaltungsanordnung 100 zu bilden, die Filamentstruktur 130 nicht beeinträchtigt. Bei einigen Ausführungsformen hindert die Struktur der RRAM-Zelle 103 die Filamentstruktur 130 daran, sich in einem Abstand von 20 Ångström von dem Umfang 126 zu bilden, wodurch Beschädigung oder Verunreinigung in Zusammenhang mit dem Umfang 126 die Filamentstruktur 130 nicht beeinträchtigt. Eine Struktur für die RRAM-Zelle 103, die diesen Zweck erfüllt, ist eine, bei der ein zweiter Abschnitt 121 der RRAM-Zelle 103, der Abschnitt, der auf der dielektrischen Schicht 123 liegt, dermaßen dünn ist, dass sein Widerstand nach auswärts fließendem Strom das Bilden der Filamentstruktur 130 nahe dem Umfang 126 verhindert. Andere Strukturen, die diesen Zweck erfüllen, schließen uneingeschränkt diejenigen ein, die den Abstand zwischen der Top-Elektrode 104 und der Bodenelektrode 106 nahe dem Umfang 126 größer machen als er an Stellen einwärts von dem Umfang 126 ist. Eine solche Struktur kann durch Verwenden einer Extraschicht aus Dielektrikum erhalten werden, die über der Bodenelektrode 106 vor dem Abscheiden der RRAM-Schicht 105 gebildet wird. Die Extraschicht aus Dielektrikum bedeckt Abschnitte der Bodenelektrode 106, die nahe dem Umfang 126 liegen, bedeckt jedoch Abschnitte der Bodenelektrode 106, die einwärts von dem Umfang 126 beabstandet sind, nicht.
9 veranschaulicht den Vorgang für die RRAM-Zelle 103 mit einer grafischen Darstellung von Strom im Vergleich zu Spannung. Aufgrund des Hystereseeffekts des Einstell- und des Rückstellvorgangs, ist die grafische Darstellung bimodal, mit einer oberen Stromkurve 142, die den LRS darstellt, und einer unteren Stromkurve 144, die den HRS darstellt. Unter dem Anwenden einer kleinen Spannung, wie einer Lesespannung 145, folgt die Stromreaktion der oberen Stromkurve 142, falls die RRAM-Zelle 103 in dem LRS ist, und folgt der unteren Stromkurve 144, falls die RRAM-Zelle 103 in dem HRS ist. Falls die RRAM-Zelle 103 in dem HRS ist, initiiert das Erhöhen der Spannung zu dem Punkt 143 einen Übergang von der unteren Stromkurve 144 zu der oberen Stromkurve 142, was der Einstellvorgang ist. Falls die RRAM-Zelle 103 in dem LRS ist, initiiert das Senken der Spannung zu dem Punkt 141 einen Übergang von der oberen Stromkurve 142 zu der unteren Stromkurve 144. Die unterscheidenden Merkmale des Grenzflächenbereichs 125 führen zum Schaffen einer großen Trennung zwischen der oberen Stromkurve 142 und der unteren Stromkurve 144 bei der Lesespannung 145 und dazu, dass die Trennung unter einer großen Anzahl von RRAM-Zellen 103 in der integrierten Schaltungsanordnung 100 konsistent gemacht wird.
Die 10 bis 18 und 22 bis 25 veranschaulichen die integrierte Schaltungsanordnung 100 bei diversen Herstellungsstufen. Obwohl die 10 bis 18 und 22 bis 25 in Zusammenhang mit einer Reihe von Handlungen beschrieben sind, erkennt man, dass die Reihenfolge der Handlungen in einigen Fällen abgeändert werden kann, und dass diese Reihe von Handlungen für andere Strukturen als die veranschaulichten anwendbar ist. Bei einigen Ausführungsformen können einige dieser Handlungen ganz oder teilweise weggelassen werden.
10 veranschaulicht eine integrierte Schaltungsanordnung 100 an einer Stufe von Back-End-Of-Line-(BEOL)-Verarbeitung im Anschluss an das Bilden der Metallisierungsschicht 118A. Die Metallisierungsschicht 118A ist die M3-Schicht, könnte alternativ aber die M4-Schicht oder eine andere Metallisierungsschicht 118 sein. Die Metallisierungsschicht 118A wird über dem Substrat 114A gebildet, das das Substrat 114 plus eine beliebige zusätzliche Metallisierungsschicht 118, die vor der Metallisierungsschicht 118A gebildet wird, darstellt. Bei dieser Verarbeitungsstufe kann das Substrat 114 Teil eines Halbleiterwafers sein. Der Halbleiterwafer kann einen beliebigen zweckdienlichen Durchmesser aufweisen, zum Beispiel 1 Zoll (25 mm); 2 Zoll (51 mm); 3 Zoll (76 mm); 4 Zoll (100 mm); 5 Zoll (130 mm) oder 125 mm (4,9 Zoll); 150 mm (5,9 Zoll, gewöhnlich „6 Zoll“ genannt); 200 mm (7,9 Zoll, gewöhnlich „8 Zoll“ genannt); 300 mm (11,8 Zoll, gewöhnlich „12 Zoll“ genannt); oder 450 mm (17,7 Zoll, gewöhnlich „18 Zoll“ genannt). Bei einer späteren Verarbeitungsstufe kann der Wafer in individuelle Dies, die individuellen integrierten Schaltungsanordnungen 100 entsprechen, vereinzelt werden.
Wie von 11 veranschaulicht, wird die Dielektrikumschicht 123 über der Metallisierungsschicht 118A gebildet, gefolgt von einer Maske 150 zum Strukturieren der Dielektrikumschicht 123. Bei einigen Ausführungsformen besteht die Dielektrikumschicht 123 aus SiC. Die Maske 150 kann unter Verwenden von Fotolithografie gebildet werden. Eine Maske, die unter Verwenden von Lithographie gebildet wird, kann eine Fotolackmaske sein, kann aber auch eine Hartmaske, wie eine Nitridhartmaske sein, die unter Verwenden eines Fotolackmaterials strukturiert wird.
12 veranschaulicht die integrierte Schaltungsanordnung 100, nachdem die Maske 150 verwendet wurde, um Öffnungen 151 in der Dielektrikumschicht 173 zu bilden, die dann gestrippt wird. Öffnungen 151 werden durch Ätzen von Flächen der Dielektrikumschicht 123, die von der Maske 150 freigelegt hinterlassen werden, gebildet. Öffnungen 151 legen bestimmte Metallmerkmale 107 in der Metallisierungsschicht 118A frei.
13 veranschaulicht die integrierte Schaltungsanordnung 100 nach dem Abscheiden einer Sperrschicht 124 und eines ersten Abschnitts der Bodenelektrode 106. Metallmerkmale 107 können Kupfer sein, und die Bodenelektrode 106 kann ein Material sein, das vor Kupferdiffusion geschützt ist. Die Sperrschicht 124 kann folglich eine Diffusionssperrschicht sein. Eine Diffusionssperrschicht kann zum Beispiel TiN sein.
14 veranschaulicht die integrierte Schaltungsanordnung 100 nach einer chemisch-mechanischen Planarisierung (CMP), die diesen Abschnitt der Bodenelektrode 106, der außerhalb der Öffnungen 151 (siehe 12) in der Dielektrikumschicht 123 liegt, entfernt. CMP planarisiert im Allgemeinen eine obere Oberfläche 127 der Bodenelektrode 106, an diesem Punkt der Verarbeitung kann jedoch das Füllen der Öffnungen 151 unvollkommen sein. Darüber hinaus ist es wünschenswert, dass die Bodenelektrode 106 gebildet wird, um eine dünne Materialschicht über der Dielektrikumschicht 123 aufzuweisen. Eine dünne Schicht kann in dem Bereich von 50 Ångström bis 200 Ångström liegen. Aus diesen Gründen kann eine zusätzliche Stärke der Bodenelektrode 106, wie in 15 gezeigt, abgeschieden werden. Die Gleichmäßigkeit der oberen Oberfläche 127 der Bodenelektrode 106 ist nach diesem zweiten Abscheiden im Vergleich zu nach dem ersten größer.
16 zeigt das Resultat eines zweiten CMP-Vorgangs. Diese zweite CMP vertieft die Bodenelektrode 106, belässt jedoch den ersten Abschnitt 122, der eine Durchkontaktierung in einer Dielektrikumschicht 123 bildet, und einen zweiten Abschnitt 121, der auf der Oberseite der Dielektrikumschicht 123 liegt. Bei einigen Ausführungsformen erzeugt das Verarbeiten eine chemisch und physisch gleichmäßige obere Oberfläche 127, die die Konsistenz unter RRAM-Zellen 103 fördert. Das Belassen des zweiten Abschnitts 121 auf der Oberseite der Dielektrikumschicht 123 kann diese Konsistenz verbessern. Eine Art, wie die Konsistenz verbessert wird, besteht im Bedecken der Fläche 153, wo ein Material, wie das der Sperrschicht 124, benachbart zu dem Material der Bodenelektrode 106 liegt und eine unterschiedliche Abnutzungsrate aufweist als das Material der Bodenelektrode 106, in einer geometrischen Ungleichmäßigkeit resultieren kann. Eine andere Art, wie das Belassen des zweiten Abschnitts 121 auf der Oberseite der Dielektrikumschicht 123 das Verbessern der Konsistenz erleichtern kann, ist, dass dieser zweite Abschnitt 121 Schnittflächen in der Fläche 153 bedeckt, die sich ungleichmäßig ätzen lassen oder Ablagerungen von Verunreinigungen werden.
16 veranschaulicht auf eine übertriebene Art einen Rückstand 154, der auf der oberen Oberfläche 127 der Bodenelektrode 106 verbleibt. Der Rückstand 154 enthält Oxidationsprodukte des Materials, das die Bodenelektrode 106 bildet. Dieser Rückstand 154 ist auch in 19 gezeigt, die schematisch die obere Oberfläche 127 mit einer Auflösung zeigt, bei der einzelne Körner 160 der Bodenelektrode 106 sichtbar sind.
Die 17 und 20 veranschaulichen das Resultat des Entfernens des Rückstands 154 durch Nassätzen, zum Beispiel mit Flusssäure (HF). Das Nassätzen ist für das Entfernen des Rückstands 154 effektiv, wie aber in 20 gezeigt, ergreift die Nassätzchemikalie bevorzugt die Bodenelektrode 106 entlang von Grenzen zwischen Körnern 160 an, was darin resultiert, dass das Nassätzen die Rauigkeit der oberen Oberfläche 127 erhöht. Es wurde festgestellt, dass die Vorteile des Entfernens des Rückstands 154 durch Nassätzen bei dieser Stufe der Verarbeitung diesen Vorteil hinsichtlich des Gesamteffekts auf Gleichmäßigkeit und der Trennung von LRS zu HRS in einem Array von RRAM-Zellen 103 übertroffen.
Die 18 und 21 veranschaulichen das Resultat des Abflachens der oberen Oberfläche 127 unter Verwenden von Ionenbeschuss nach dem Nassätzen und vor irgendeiner signifikanten Oxidbildung auf der oberen Oberfläche 127. Ionenbeschuss verursacht ein Umstrukturieren der Bodenelektrode 106 in einem Bereich 125 nahe der oberen Oberfläche 127, was in einer Erhöhung der Dichte für diesen Bereich im Vergleich zu einem Bulk der Bodenelektrode 106 resultiert. Die Umstrukturierung kann das Umformen individueller Körner 160 und das Reduzieren des Volumens der Zwischenräume zwischen Körnern 160 aufweisen. Ionenbeschuss flacht auch die obere Oberfläche 127 ab, reduziert ihre Rauigkeit auf sogar weniger als die Rauigkeit vor dem Nassätzen. Nassätzen tendiert dazu, die Rauigkeit der Oberfläche 127 zu erhöhen. Vor dem Nassätzen (zum Beispiel 19) kann über individuellen Körnern 160 der Bodenelektrode 106 Rückstand vorhanden sein. Nach dem Nassätzen (zum Beispiel 20) kann die Rauigkeit Ra der oberen Oberfläche 127 der Körner 160 in den Bereich von etwa 5 nm bis etwa 8 nm liegen. Nach dem Ionenbeschuss (zum Beispiel 21) kann die Rauigkeit der Oberfläche 127 der Körner 160 auf eine Rauigkeit Ra von 2 nm oder weniger, zum Beispiel 1,5 nm, reduziert sein.
22 veranschaulicht die integrierte Schaltungsanordnung 100 nach dem Bilden des RRAM-Dielektrikums 105, der Top-Elektrode 104 und einer RRAM-Zellenstrukturierungsmaske 162 über der Bodenelektrode 106. Bei einigen Ausführungsformen wird das RRAM-Dielektrikum 105 durch Abscheiden von Material über der Bodenelektrode 106 gebildet. Das Bilden einer dieser Schichten kann das Abscheiden einer Vielzahl von Schichten unterschiedlicher Materialien involvieren.
23 veranschaulicht die integrierte Schaltungsanordnung 100 nach dem Strukturieren der RRAM-Zellen 103 unter Verwenden der Maske 122 und dann Strippen der Maske 162. Abstandhalter 163, wie in 24 gezeigt, können dann auf dem Umfang der RRAM-Zellen 103 gebildet werden. Die Abstandhalter 163 können jedes zweckdienliche Material oder jede zweckdienliche Kombination von Materialien sein. Die Abstandhalter 163 können zum Beispiel Siliziumnitrid sein.
25 veranschaulicht die integrierte Schaltungsanordnung 100 nach dem Bilden der Dielektrikumschichten 164, 165 und 166. Die Dielektrikumschicht 164 kann eine Siliziumkarbidschicht sein. Die Dielektrikumschicht 165 kann eine Siliziumdioxidschicht sein und kann eine Siliziumdioxidschicht sein, die aus Tetraethylorthosilikat (TEOS) abgeleitet ist. Die Schicht 166 kann ein Extrem-Low-κ-Dielektrikum sein. Die Dielektrikumschichten 164, 165 und 166 können bei einem Damascene- oder Dual-Damascene-Prozess strukturiert werden, um die Struktur zu bilden, die von 2 veranschaulicht wird.
26 ist ein Ablaufdiagramm eines Verfahrens 200 gemäß einigen Aspekten der vorliegenden Erfindung. Das Verfahren 200 kann verwendet werden, um die integrierte Schaltungsanordnung 100 zu bilden. Das Verfahren 200 beginnt mit dem Bilden der Dielektrikumschicht 123 über einer Metallisierungsschicht 118. Durch diese Sequenzierung wird die RRAM-Zelle 103 innerhalb einer ILD-Schicht 117 gebildet. Aber die RRAM-Zelle 103 kann auch anderswo innerhalb einer integrierten Schaltungsanordnung 100 gebildet werden. Die Metallisierungsschicht 118 kann die M3-Schicht, die M4-Schicht oder irgendeine andere Metallisierungsschicht 118 sein, die über dem Substrat 100 während Back-End-Of-Line-(BEOL)-Verarbeitung gebildet wird. Die Dielektrikumschicht 123 kann zum Beispiel aus SiC bestehen.
Das Verfahren 200 setzt fort mit Handlung 203, selektives Ätzen der Dielektrikumschicht 123, um Öffnungen 151, wie zum Beispiel von 12 veranschaulicht, zu bilden. Das selektive Ätzen kann mit dem Bilden einer Maske 150, die das Ätzmuster definiert, beginnen. Die Maske 150 kann unter Verwenden von Standard-Fotolithografieverfahren gebildet werden, wie Abscheiden eines Fotolacks, selektives Belichten eines Abschnitts des Fotolacks gemäß der gewünschten Strukturierung, und Entwickeln des Fotolacks, um die Maske 150 zu bilden. Das Ätzen kann ein Plasmaätzen sein. Nach dem Ätzen wird die Maske 150 gestrippt.
Das Verfahren 200 setzt bei Handlung 205, Abscheiden der Sperrschicht 124, fort. Die Sperrschicht 124 bedeckt exponierte Metallmerkmale 107 in der Metallisierungsschicht 118A. Diese Handlung ist optional, aber für Ausführungsformen wünschenswert, bei welchen Metallmerkmale 107 Kupfer oder anderswie für direkten Kontakt mit dem Material der Bodenelektrode 106 ungeeignet sind. Die Sperrschicht 124 kann zum Beispiel aus TaN bestehen.
Das Verfahren 200 setzt bei Handlung 207, Abscheiden einer ersten Schicht der Bodenelektrode 106, fort. Dieses Material kann zum Beispiel mit physischer Gasphasenabscheidung abgeschieden werden. Jedes Material, das für die Bodenelektrode 106 geeignet ist, kann verwendet werden. Dieses Material kann zum Beispiel TiN sein. Das Metall kann sich etwas uneben, wie zum Beispiel in 13 gezeigt, zum Teil aufgrund der Unebenheit der Oberfläche, auf der sich das Material abscheidet, abscheiden.
Das Verfahren 200 setzt bei Handlung 209, chemisch-mechanische Planarisierung (CMP), fort. Die CMP wird mit einem chemisch reaktiven Schlamm ausgeführt, der typischerweise an eine Waferoberfläche unter Verwenden eines Polierpads angewandt wird. Die CMP der Handlung 209 kann auf der Sperrschicht 124 stoppen, und in diesem Fall kann das restliche Material, das bei Handlung 207 abgeschieden wurde, auf Öffnungen in der Sperrschicht 144, wie zum Beispiel in 14 gezeigt, eingeschränkt werden.
Das Verfahren 200 setzt bei Handlung 211, Abscheiden einer zweiten Schicht der Bodenelektrode 106, fort. Das Material kann dasselbe Material sein wie das, das zum Abscheiden der ersten Schicht der Bodenelektrode 106 verwendet wurde, oder ein unterschiedliches Material. Bei einigen Ausführungsformen ist das Material das gleiche. Die Oberfläche, die von dieser zweiten Abscheidung erzeugt wird, ist gleichmäßiger als die, die von der Abscheidung der Handlung 207 erzeugt wird, kann aber vergleichsweise immer noch rau sein, wie zum Beispiel in 15 gezeigt.
Das Verfahren 200 setzt mit Handlung 213 fort, die ein zweiter CMP-Vorgang ist. Der zweite CMP-Vorgang kann zum Beispiel vor der Sperrschicht 124, wie in 16 gezeigt, stoppen. Das Material der Bodenelektrode 106 kann mit einer Abscheidung gefolgt von einem CMP-Vorgang abgeschieden werden, aber das Ausführen dieses Prozesses in zwei Stufen kann Vorteile aufweisen, wie Bereitstellen besseres Füllens der Öffnungen in der Sperrschicht 124 und bessere Steuerung der Stärke der Bodenelektrode 106, die über der Sperrschicht 124 liegt.
Wie in den 16 und 19 gezeigt, hinterlässt die CMP zum Beispiel einen Rückstand 154 auf der Oberfläche der Bodenelektrode 106. Der Rückstand 154 enthält Oxide des Materials, das die Bodenelektrode 106 bildet. Die 16 und 19 übertreiben die Oxidmenge auf der Oberfläche 127 stark. Es hat sich jedoch herausgestellt, dass das Entfernen dieses Oxids einen unerwarteten günstigen Einfluss auf die LRS- und HRS-Verteilung sowie Trennung innerhalb eines Arrays von RRAM-Zellen 103 innerhalb der integrierten Schaltungsanordnung 100 hat.
Das Verfahren 200 setzt mit Handlung 215 fort, die ein Nassätzen ist. Bei einigen Ausführungsformen erfolgt dieses Nassätzen mit Flusssäure (HF). Das Nassätzen kann das Eintauchen eines Wafers in eine HF-Lösung involvieren. Wie in den 17 und 20 gezeigt, entfernt zum Beispiel Nassätzen den Rückstand 154. Gleichzeitig kann Nassätzen die Rauigkeit der Oberfläche 127 aufgrund des selektiven Ätzens der Bodenelektrode 106 entlang von Korngrenzen erhöhen.
Das Verfahren 200 setzt mit Handlung 217 fort, die ein Spülvorgang ist. Der Spülvorgang kann ein Spülen mit vollentsalztem Wasser sein. Das Spülen entfernt Rückstände von Chemikalien, die bei dem Nassätzvorgang verwendet werden.
Das Verfahren 200 setzt mit Handlung 219 fort, die ein Ionenbeschuss ist. Es können beliebige zweckdienliche Ionen verwendet werden. Bei einigen Ausführungsformen sind die Ionen Inertgasionen. Bei einigen Ausführungsformen erfolgt der Ionenbeschuss mit Argonionen (Ar⁺). Der Beschuss erfolgt an einem Energieniveau, bei dem die Argonionen die Oberfläche 127 abflachen. Während der Ionenbeschuss die Oberfläche 127 abflacht, kann er auch die Dichte der Bodenelektrode 106 in einem Bereich 125 unmittelbar benachbart zu der Oberfläche 127 erhöhen. Ionenbeschuss kann die Oberfläche 127 auf eine Rauigkeit Ra von 2 nm oder weniger, zum Beispiel 1,5 nm, abflachen.
Das Resultat des Ionenbeschusses wird verbessert, falls dem Ionenbeschuss ein Flusssäureätzen vorausgeht. Die Verbesserung kann mit dem Entfernen von Oxiden von der Oberfläche 127 zusammenhängen. Es ist folglich wünschenswert, Handlung 219 auszuführen, bevor sich native Oxide auf der Oberfläche 127 gebildet haben. Das Ätzen mit Flusssäure passiviert die Oberfläche 127, was erlaubt, dass die Oberfläche der Atmosphäre für eine beschränkte Zeitspanne der Atmosphäre ausgesetzt wird, ohne dass sich natives Oxid in einem signifikanten Ausmaß bildet. Bei einigen Ausführungsformen wird Ionenbeschuss innerhalb von 1 Stunde des Nassätzens ausgeführt, um ein signifikantes Bilden nativen Oxids zu verhindern. Bei einigen Ausführungsformen wird Ionenbeschuss 10 Minuten oder weniger nach dem Nassätzens ausgeführt.
Das Verfahren 200 setzt mit Handlung 221, Abscheiden von RRAM-Dielektrikum 105 über der Oberfläche 127, fort. Bei einigen Ausführungsformen wird das RRAM-Dielektrikum 105 ohne Oxidieren der Oberfläche 127 der Bodenelektrode 106 abgeschieden. Das RRAM-Dielektrikum 105 kann zum Beispiel durch physische oder chemische Gasphasenabscheidung gebildet werden.
Das Verfahren 200 setzt mit Handlung 223, Bilden der Top-Elektrode 104 über dem RRAM-Dielektrikum 105, fort. Die Top-Elektrodenschicht 104 kann ein beliebiges zweckdienliches leitendes Material oder eine Kombination von Materialien sein, und kann durch ein beliebiges zweckdienliches Verfahren gebildet werden. Beispiele potentiell zweckdienlicher Materialien weisen Titannitrid oder Tantalnitrid auf. Ein zweckdienlicher Prozess kann eine physische Gasphasenabscheidung sein.
Das Verfahren 200 setzt mit Handlung 225, selektives Ätzen des RRAM-Zellstapels, fort, das die Bodenelektrode 106, das RRAM-Dielektrikum 105 und die Top-Elektrode 104 einschließen kann, um RRAM-Zellen 103 zu definieren. Selektives Ätzen des RRAM-Zellstapels kann das Bilden einer Maske 162 über der Top-Elektrode 104, wie zum Beispiel in 22 gezeigt, aufweisen. Die Maske 162 kann eine Fotolackmaske und/oder eine Hartmaske, die mit Fotolithografie gebildet wird, sein. Das Ätzen kann Plasmaätzen aufweisen. Die Dielektrikumschicht 123 kann einen Ätzstopp bereitstellen. Die Maske 162 kann nach dem Abschließen des Ätzens, wie zum Beispiel in 23 gezeigt, gestrippt werden.
Das Verfahren 200 setzt mit Handlung 227, Bilden von Abstandhaltern 163 auf den Seiten der RRAM-Zellen 103, wie zum Beispiel in 24 gezeigt, fort. Die Abstandhalter 163 können aus einem beliebigen zweckdienlichen Material bestehen und können durch ein beliebiges zweckdienliches Verfahren gebildet werden. Ein zweckdienliches Material kann zum Beispiel Siliziumnitrid (SiN) sein. Ein zweckdienlicher Prozess kann das Abscheiden des SiN über den RRAM-Zellen 103 und Plasmaätzen zum Entfernen des SiN außer da, wo es die Abstandhalter 163 bildet, aufweisen.
Das Verfahren 200 setzt mit Handlung 229 fort, der das Abscheiden einer oder mehrerer zusätzlicher Dielektrikumschichten zum Kapseln und Isolieren der RRAM-Zellen 103, wie zum Beispiel in 25 gezeigt, ist. Diese Dielektrikumschichten können zum Beispiel eine Siliziumkarbid-Dielektrikumschicht 164, eine Siliziumdioxid-Dielektrikumschicht 165 und eine Extrem-Low-κ-Dielektrikumschicht 166 aufweisen. Die Schichten können durch ein beliebiges zweckdienliches Verfahren gebildet werden. Die Siliziumdioxid-Dielektrikumschicht 165 kann zum Beispiel durch Abscheiden von Tetraethylorthosilikat (TEOS) gebildet werden.
Das Verfahren 200 setzt mit Handlung 231 fort, die einen oberen Kontakt für RRAM-Zelle 103 bildet. Handlung 231 weist das Bilden einer Öffnung durch die Dielektrikumschichten 164, 165 und 166 auf, um die Top-Elektrode 104 freizulegen und diese Öffnung mit leitendem Material zu füllen, um eine Durchkontaktierung 120 zu bilden. Handlung 231 kann das Vervollständigen der ILD-Schicht 117, die RRAM-Zellen 103 enthält, aufweisen. Handlung 231 kann auch das Bilden der Metallisierungsschicht 118, die über den RRAM-Zellen 103 liegt, aufweisen. Handlung 231 kann ein Damascene eines Dual-Damascene-Prozesses aufweisen, um eine Struktur wie die, die in 2 veranschaulicht ist, zu erzeugen.
Das Verfahren 200 weist Behandlungen der Oberfläche 127 der Bodenelektrode 106 auf, die vor dem Bilden des RRAM-Dielektrikums 105 ausgeführt werden. Diese Oberflächenbehandlungen weisen Nassätzen und Ionenbeschuss auf. Das Nassätzen kann mit einer Säurelösung, wie Flusssäurelösung oder dergleichen erfolgen. Der Ionenbeschuss kann mit schweren Ionen, wie Argonionen oder dergleichen, erfolgen. 27 zeigt die Effekte dieser Oberflächenbehandlungen auf LRS- und HRS-Bereichen. Die vertikale Achse ist Strom. Die horizontale Achse entspricht diversen Proben. Proben in dem ersten Datensatz 302 sind für RRAM-Zellen 103 bestimmt, die ohne eine der beiden Oberflächenbehandlungen vorbereitet werden. Die Werte auf der linken Seite in dem ersten Datensatz 302 sind Messungen des Zustands niedrigen Widerstands jeder der neun Proben. Die Werte auf der rechten Seite in dem ersten Datensatz 302 sind Messungen des Zustands hohen Widerstands jeder der neun Proben. Die Rechtecke zeigen Wertbereiche innerhalb einer Standardabweichung von dem Durchschnitt. Das Rechteck 301 veranschaulicht den LRS-Bereich für die Proben in dem Datensatz 302. Das Rechteck 303 veranschaulicht den HRS-Bereich für dieselben Proben.
Der erste Datensatz 302 stellt eine Basislinie bereit. Der zweite Datensatz 305 zeigt die Wirkung des Anwendens des Nassätzens. Das Nassätzen verbessert die Trennung des LRS- und des HRS-Bereichs, wie durch Rechtecke 304 und 306 veranschaulicht, aber der HRS-Bereich bleibt ziemlich groß. Der dritte Datensatz 308 zeigt die Wirkung des Ionenbeschusses ohne das Nassätzen. Wie von den Rechtecken 307 und 309 veranschaulicht, zeigt der dritte Datensatz 307 mäßige Verbesserung der LRS- und HRS-Bereiche, Breiten und Trennung im Vergleich zu der Basislinie. Der vierte Datensatz 311 zeigt die Wirkung eines Prozesses gemäß der vorliegenden Offenbarung, der beide Oberflächenbehandlungen aufweist. Wie von den Rechtecken 310 und 312 veranschaulicht, zeigt der dritte Datensatz 31 eine signifikante Verbesserung der LRS- und HRS-Bereiche, Breiten und Trennung im Vergleich zu einem der anderen Datensätze.
Wenn man Verhältnisse zwischen Strömen einer Standardabweichung unter dem Durchschnitt für die Zustände mit niedrigem Widerstand und einer Standardabweichung über dem Durchschnitt für die Zustände mit hohem Widerstand nimmt, ergibt das Verhältnisse von hohem Widerstand zu niedrigem Widerstand von etwa 13 für den ersten Datensatz 302, etwa 120 für den zweitens Datensatz 305, etwa 38 für den dritten Datensatz 308 und etwa 250 für den vierten Datensatz 311. Nur die Bauteile, die unter Verwenden beider Oberflächenbehandlungen erhalten werden, stellten ein Verhältnis zwischen Zustand mit hohem Widerstand und Zustand mit niedrigem Widerstand größer als 200 bei einer Standardmessspannung bereit.
Einige Aspekte der vorliegenden Lehren betreffen eine integrierte Schaltungsanordnung, die eine RRAM-Zelle über einem Substrat gebildet aufweist. Die RRAM-Zelle weist eine Top-Elektrode, eine RRAM-Dielektrikumschicht und eine Bodenelektrode auf, die eine Oberfläche aufweist, die mit der RRAM-Dielektrikumschicht eine Schnittfläche bildet. Bei einigen Ausführungsformen sind Oxide der Bodenelektrode im Wesentlichen von der Bodenelektrode an der Oberfläche abwesend. Bei einigen Ausführungsformen hat die Bodenelektrode eine höhere Dichte in einer Zone benachbart zu der Oberfläche im Vergleich zu einem Bulk-Bereich der Bodenelektrode. Bei einigen Ausführungsformen weist die Oberfläche eine Rauigkeit Ra von 2 nm oder weniger auf. Die Oberfläche kann alle diese Merkmale aufweisen. Eine Bodenelektrode, die diese Merkmale an einer Oberfläche, durch die sie mit der RRAM-Dielektrikumschicht eine Schnittfläche bildet, aufweist, stellt schmale und gut getrennte LRS- und HRS-Bereiche bereit.
Einige Aspekte der vorliegenden Lehren betreffen eine integrierte Schaltungsanordnung, die eine RRAM-Zelle über einem Substrat gebildet aufweist. Die RRAM-Zelle weist eine Top-Elektrode, eine RRAM-Dielektrikumschicht und eine Bodenelektrode auf, die eine Oberfläche aufweist, die mit der RRAM-Dielektrikumschicht eine Schnittfläche bildet. Die Oberfläche ist das Produkt eines Prozesses, der chemisch-mechanisches Polieren der Bodenelektrode aufweist, um eine Oberfläche zu erzeugen, auf der Oxid anwesend ist, Nassätzen zum Entfernen des Oxids, und Ionenbeschuss, um die Oberfläche abzuflachen. Dieser Prozess kann darin resultieren, dass Oxide der Bodenelektrode im Wesentlichen an der Oberfläche abwesend sind, dass die Bodenelektrode eine höhere Dichte in einer Zone benachbart zu der Oberfläche im Vergleich zu einem Bulk-Bereich der Bodenelektrode aufweist, und dass die Oberfläche eine Rauigkeit Ra von 2 nm oder weniger aufweist.
Bei einigen Ausführungsformen bildet ein erster Abschnitt der Bodenelektrode eine Durchkontaktierung in einer Dielektrikumschicht; ein zweiter Abschnitt der Bodenelektrode liegt über der Durchkontaktierung, und die Oberfläche befindet sich auf dem zweiten Abschnitt. Bei einigen Ausführungsformen bildet ein erster Abschnitt der Bodenelektrode eine Durchkontaktierung in einer Dielektrikumschicht, ein zweiter Abschnitt der Bodenelektrode ist breiter als die Durchkontaktierung, und die Oberfläche befindet sich auf dem zweiten Abschnitt. Diese Ausführungsformen weisen Strukturen auf, bei welchen Schnittflächen zwischen der Dielektrikumschicht und der Bodenelektrode von der Oberfläche vertieft sind, was die Gleichmäßigkeit der Oberfläche verbessern kann.
Ein Aspekt der vorliegenden Lehren betrifft ein Verfahren zum Herstellen einer integrierten Schaltungsanordnung Das Verfahren weist das Bereitstellen eines Halbleitersubstrats, das Bilden einer Metallisierungsschicht über dem Halbleitersubstrat, das Bilden einer Bodenelektrode aus leitenden Material über der Metallisierungsschicht, das Ausführen einer chemisch-mechanischen Planarisierung (CMP) auf einer oberen Oberfläche der Bodenelektrode, nach dem CMP das Ausführen eines Nassätzens, um ein Oxid oder einen Rest, der von dem CMP-Vorgang verbleibt, zu entfernen, das Ausführen eines Ionenbeschusses auf der durch das Nassätzen gereinigten Oberfläche, das Bilden einer Metalloxidschicht auf der durch Ionenbeschuss abgeflachten Oberfläche, und das Bilden einer Top-Elektrode aus leitendem Metall über der Metalloxidschicht auf. Ein RRAM-Zellenarray in einer integrierten Schaltungsanordnung, die gemäß diesem Verfahren erzeugt wird, kann sich durch schmale und gut getrennte LRS- und HRS-Bereiche auszeichnen.
Bei einigen Ausführungsformen hinterlässt die CMP Oxid auf der oberen Oberfläche, und das Nassätzen entfernt das Oxid. Bei einigen Ausführungsformen findet der Ionenbeschuss statt, bevor sich natives Oxid auf der durch das Nassätzen behandelten Oberfläche bildet. Bei einigen Ausführungsformen hinterlässt CMP die Oberfläche mit einer ersten Rauigkeit, und das Nassätzen bringt die Oberfläche auf eine zweite Rauigkeit, die größer ist als die erste Rauigkeit. Bei einigen Ausführungsformen bringt der Ionenbeschuss die obere Oberfläche auf eine dritte Rauigkeit, die geringer ist als die zweite Rauigkeit. Diese Ausführungsform gibt die Entdeckung wieder, dass das Entfernen des Oxids von der Oberfläche durch Flusssäureätzen vor dem Argonionenbeschuss unerwarteterweise ein besseres Resultat ergibt, sogar falls die Flusssäure die Oberflächenrauigkeit signifikant erhöht.
Bei einigen Ausführungsformen wird die Metalloxidschicht der RRAM-Zelle durch Abscheiden von Metalloxid über der Bodenelektrode gebildet. Dieser Ansatz zum Bilden der Metalloxidschicht wahrt die Vorzüge der Oberfläche, die beeinträchtigt werden können, falls die Metalloxidschicht durch ein alternatives Verfahren, wie schnelle Wärmeoxidation eines oberen Abschnitts der Bodenelektrode, gebildet wird.
Bei einigen Ausführungsformen weist das Verfahren ferner das Bilden einer Dielektrikumschicht über dem Substrat und das selektive Bilden von Öffnungen in der Dielektrikumschicht auf. Bei einigen dieser Ausführungsformen umfasst das Bilden der Bodenelektrode das Abscheiden des leitenden Materials innerhalb einer der Öffnungen in der Dielektrikumschicht und auch oberhalb der Dielektrikumschicht, woraus resultiert, dass die Bodenelektrode eine Schnittfläche mit der Metalloxidschicht oberhalb der Öffnung bildet. Bei einigen dieser Ausführungsformen weist das Bilden der Bodenelektrode das Abscheiden von Material innerhalb und oberhalb einer Öffnung in der Dielektrikumschicht auf. Nach weiterer Bearbeitung weist die Dielektrikumschicht Kanten auf, die mit den Kanten der RRAM-Zelle ausgerichtet sind, und die Kanten der Dielektrikumschicht, die mit den Kanten der RRAM-Zelle ausgerichtet sind, liegen außerhalb der Öffnung. Bei einigen Ausführungsformen weist die Öffnung in der Dielektrikumschicht eine maximale Breite auf, und die RRAM-Dielektrikumschicht innerhalb der RRAM-Zelle weist eine Breite auf, die größer ist als die maximale Breite der Öffnung.
Einige Aspekte der vorliegenden Lehren betreffen ein Verfahren, das das Bereitstellen eines Halbleitersubstrats, das Bilden einer Back-End-Of-Line-(BEOL)-Verschaltungsstruktur über dem Halbleitersubstrat, aufweist, wobei die BEOL-Verschaltungsstruktur eine Vielzahl von Metallmerkmalen innerhalb einer Dielektrikumstruktur aufweist, das Bilden einer Bodenelektrode aus leitenden Material über einem Metallmerkmal der BEOL-Verschaltungsstruktur, wobei eine obere Oberfläche der Bodenelektrode eine erste Rauigkeit aufweist, das Ausführen einer chemisch-mechanischen Planarisierung (CMP) auf der oberen Oberfläche der Bodenelektrode, um eine planarisierte obere Oberfläche bereitzustellen, wobei die planarisierte obere Oberfläche eine zweite Oberflächenrauigkeit aufweist, die geringer ist als die erste Oberflächenrauigkeit, und wobei ein Oxid auf der planarisierten oberen Oberfläche gebildet wird, das Ausführen eines Nassätzens, um das Oxid zu entfernen, wodurch eine obere Oberfläche des leitenden Materials der Bodenelektrode freigelegt wird, wobei die freigelegte obere Oberfläche des leitenden Materials eine dritte Oberflächenrauigkeit aufweist, die größer ist als die zweite Oberflächenrauigkeit, und Ausführen eines Ionenbeschusses auf der freigelegten oberen Oberfläche des leitenden Materials der Bodenelektrode, wodurch die dritte Oberflächenrauigkeit auf eine vierte Oberflächenrauigkeit reduziert wird.
Einige Aspekte der vorliegenden Lehren betreffen eine integrierte Schaltungsanordnung, die eine RRAM-Zelle über einem Substrat gebildet aufweist. Die RRAM-Zelle weist eine Top-Elektrode, eine RRAM-Dielektrikumschicht und eine Bodenelektrodenschicht auf. Ein Bulk der Bodenelektrode ist ein erstes Metall. Ein Bulk der RRAM-Dielektrikumschicht ist ein Metalloxid. Das Metalloxid ist ein Oxid aus einem Metall, das von dem ersten Metall unterschiedlich ist. Die Bodenelektrode und die RRAM-Dielektrikumschicht weisen eine Schnittfläche auf, an der das erste Metall das Metalloxid berührt.
Einige Aspekte der vorliegenden Lehren betreffen eine integrierte Schaltungsanordnung, die eine RRAM-Zelle über einem Substrat gebildet aufweist. Die RRAM-Zelle weist eine Top-Elektrode, eine RRAM-Dielektrikumschicht und eine Bodenelektrodenschicht auf. Die Bodenelektrode und die RRAM-Dielektrikumschicht weisen eine Schnittfläche auf. Ein Material, das die Bodenelektrode bildet, weist eine höhere Dichte in einer Zone benachbart zu der Schnittfläche im Vergleich zu dem Bulk-Bereich der Bodenelektrode auf.
Oben Stehendes umreißt die Merkmale mehrerer Ausführungsformen derart, dass der Fachmann die Aspekte der vorliegenden Offenbarung besser versteht. Der Fachmann sollte zu schätzen wissen, dass er die vorliegende Offenbarung ohne Weiteres als eine Grundlage zum Konzipieren oder Ändern anderer Prozesse und Strukturen zum Ausführen derselben Zwecke und/oder Erzielen derselben Vorteile der Ausführungsformen, die hier eingeführt werden, verwenden kann. Der Fachmann sollte auch erkennen, dass solche äquivalenten Konstruktionen nicht vom Geist und Schutzbereich der vorliegenden Offenbarung abweichen, und dass er diverse Änderungen, Ersetzungen und Abänderungen hier ohne Abweichen vom Geist und Schutzbereich der vorliegenden Offenbarung ausführen kann.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

US 62752593 [0001]

Claims

Beansprucht wird:
Integrierte Schaltungsanordnung, die Folgendes umfasst: ein Substrat; eine RRAM-Zelle, die über dem Substrat gebildet ist, wobei die RRAM-Zelle eine Bodenelektrode, eine RRAM-Dielektrikumschicht und eine Top-Elektrode umfasst; wobei ein Bulk der Bodenelektrode ein erstes Metall ist; ein Bulk der RRAM-Dielektrikumschicht ein Metalloxid ist, wobei das Metalloxid ein Oxid eines Metalls ist, das sich von dem ersten Metall unterscheidet; die Bodenelektrode und die RRAM-Dielektrikumschicht eine Schnittfläche aufweisen, an der das erste Metall das Metalloxid berührt.
Integrierte Schaltungsanordnung nach Anspruch 1, wobei die Bodenelektrode eine höhere Dichte in einer Zone benachbart zu der Schnittfläche im Vergleich zu dem Bulk-Bereich der Bodenelektrode aufweist.
Integrierte Schaltungsanordnung nach Anspruch 1 oder 2, wobei das erste Metall an der Schnittfläche eine Rauigkeit Ra von 2 nm oder weniger aufweist.
Integrierte Schaltungsanordnung nach einem der vorstehenden Ansprüche, wobei ein erster Abschnitt der Bodenelektrode eine Durchkontaktierung in einer Dielektrikumschicht bildet; ein zweiter Abschnitt der Bodenelektrode oberhalb der Durchkontaktierung liegt; und die Schnittfläche über dem zweiten Abschnitt liegt.
Integrierte Schaltungsanordnung nach einem der Ansprüche 1 bis 3, wobei ein erster Abschnitt der Bodenelektrode eine Durchkontaktierung in einer Dielektrikumschicht bildet; ein zweiter Abschnitt der Bodenelektrode breiter ist als die Durchkontaktierung; und die Schnittfläche aus dem zweiten Abschnitt hergestellt ist.
Integrierte Schaltungsanordnung, die Folgendes umfasst: ein Substrat; eine RRAM-Zelle, die über dem Substrat gebildet ist, wobei die RRAM-Zelle eine Bodenelektrode, eine RRAM-Dielektrikumschicht und eine Top-Elektrode umfasst; wobei die Bodenelektrode und die RRAM-Dielektrikumschicht eine Schnittfläche aufweisen; ein Material, das die Bodenelektrode bildet, eine höhere Dichte in einer Zone benachbart zu der Schnittfläche im Vergleich zu dem Bulk-Bereich, der von der Bodenelektrode durch die Schnittfläche der Bodenelektrode getrennt ist, aufweist.
Integrierte Schaltungsanordnung nach Anspruch 6, wobei: das Material, das die Bodenelektrode bildet, ein erstes Metall ist; und ein Bulk der RRAM-Dielektrikumschicht ein Metalloxid ist, wobei das Metalloxid ein Oxid eines Metalls ist, das sich von dem ersten Metall unterscheidet.
Integrierte Schaltungsanordnung nach Anspruch 7, wobei das erste Metall und das Metalloxid an der Schnittfläche in direktem Kontakt sind.
Integrierte Schaltungsanordnung nach einem der Ansprüche 6 bis 8, wobei die Bodenelektrode eine Oberfläche an der Schnittfläche aufweist; die Oberfläche eine Rauigkeit Ra von 2 nm oder weniger aufweist.
Integrierte Schaltungsanordnung nach einem der Ansprüche 6 bis 8, wobei ein erster Abschnitt der Bodenelektrode eine Durchkontaktierung in einer Dielektrikumschicht bildet; ein zweiter Abschnitt der Bodenelektrode oberhalb der Durchkontaktierung liegt; und die Schnittfläche auf dem zweiten Abschnitt liegt.
Integrierte Schaltungsanordnung nach Anspruch 10, wobei die Schnittfläche breiter ist als die Durchkontaktierung.
Verfahren, das Folgendes umfasst: Bereitstellen eines Halbleitersubstrats; Bilden einer Metallisierungsschicht über dem Halbleitersubstrat; Bilden einer Bodenelektrode aus leitendem Material über der Metallisierungsschicht; Ausführen einer chemisch-mechanischen Planarisierung (CMP) auf einer oberen Oberfläche der Bodenelektrode; nach der CMP Ausführen eines Nassätzens zum Entfernen eines Oxids oder Rückstands von der oberen Oberfläche; nach dem Nassätzen Ausführen eines Ionenbeschusses auf der oberen Oberfläche; nach dem Ionenbeschuss Bilden einer Metalloxidschicht auf der Bodenelektrode; Bilden einer Top-Elektrode aus leitendem Material über der Metalloxidschicht.
Verfahren nach Anspruch 12, wobei die CMP Oxid auf der oberen Oberfläche hinterlässt und das Nassätzen das Oxid entfernt.
Verfahren nach Anspruch 12 oder 13, wobei der Ionenbeschuss stattfindet, bevor sich natives Oxid auf der Oberfläche, die durch das Nassätzen behandelt wurde, bildet.
Verfahren nach einem der Ansprüche 12 bis 14, wobei: die CMP die obere Oberfläche mit einer ersten Rauigkeit hinterlässt; und das Nassätzen die obere Oberfläche auf eine zweite Rauigkeit bringt, die größer ist als die erste Rauigkeit.
Verfahren nach Anspruch 15, wobei: der Ionenbeschuss die obere Oberfläche auf eine dritte Rauigkeit, die geringer ist als die zweite Rauigkeit, bringt.
Verfahren nach einem der Ansprüche 12 bis 16, wobei das Bilden der Metalloxidschicht auf der Bodenelektrode das Abscheiden der Metalloxidschicht über der Bodenelektrode umfasst.
Verfahren nach einem der Ansprüche 12 bis 17, das ferner Folgendes umfasst: Bilden einer Dielektrikumschicht über dem Halbleitersubstrat; selektives Bilden von Öffnungen in der Dielektrikumschicht; wobei das Bilden der Bodenelektrode das Abscheiden des leitenden Materials innerhalb einer der Öffnungen in der Dielektrikumschicht und auch oberhalb der Dielektrikumschicht umfasst; und die Bodenelektrode eine Schnittstelle mit der Metalloxidschicht oberhalb der Öffnung bildet.
Verfahren nach einem der Ansprüche 12 bis 17, das ferner Folgendes umfasst: Bilden einer Dielektrikumschicht über dem Halbleitersubstrat; und Strukturieren der Bodenelektrode, der Dielektrikumschicht und der Top-Elektrode, um eine RRAM-Zelle zu bilden, die Kanten aufweist; wobei das Bilden der Bodenelektrode das Abscheiden des leitenden Materials innerhalb und oberhalb einer Öffnung in der Dielektrikumschicht umfasst; wobei die Dielektrikumschicht Kanten aufweist, die mit den Kanten der RRAM-Zelle ausgerichtet sind; und die Kanten der Dielektrikumschicht, die mit den Kanten der RRAM-Zelle ausgerichtet sind, außerhalb der Öffnung liegen.
Verfahren nach einem der Ansprüche 12 bis 17, das ferner Folgendes umfasst: Bilden einer Dielektrikumschicht mit einer Öffnung über dem Halbleitersubstrat; und Strukturieren der Bodenelektrode, der Dielektrikumschicht und der Top-Elektrode, um eine RRAM-Zelle über der Öffnung zu bilden; wobei das Bilden der Bodenelektrode das Abscheiden leitenden Materials innerhalb der Öffnung umfasst; die Öffnung eine maximale Breite aufweist; und die Dielektrikumschicht innerhalb der RRAM-Zelle eine Breite aufweist, die größer ist als die maximale Breite der Öffnung.