DE102016115006B4 - Middle-end-of-line streifen für standardzelle - Google Patents

Middle-end-of-line streifen für standardzelle Download PDF

Info

Publication number
DE102016115006B4
DE102016115006B4 DE102016115006.1A DE102016115006A DE102016115006B4 DE 102016115006 B4 DE102016115006 B4 DE 102016115006B4 DE 102016115006 A DE102016115006 A DE 102016115006A DE 102016115006 B4 DE102016115006 B4 DE 102016115006B4
Authority
DE
Germany
Prior art keywords
conductive
segment
conductive metal
metal segment
local
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016115006.1A
Other languages
English (en)
Other versions
DE102016115006A1 (de
Inventor
Meng-Hung Shen
Chih-Liang Chen
Charles Chew-Yuen Young
Jiann-Tyng Tzeng
Kam-Tou SIO
Wei-Cheng Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102016115006A1 publication Critical patent/DE102016115006A1/de
Application granted granted Critical
Publication of DE102016115006B4 publication Critical patent/DE102016115006B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

Halbleiterstruktur, umfassend:einen ersten aktiven Bereich (161);eine erste Leiterbahn (111);eine erste leitende Durchkontaktierung (121);eine zweite leitende Durchkontaktierung (122);ein erstes leitendes Metallsegment (131), das mit der ersten Leiterbahn (111) über die erste leitende Durchkontaktierung (121) verbunden ist;ein zweites leitendes Metallsegment (132), das über dem ersten aktiven Bereich (161) angeordnet und mit der ersten Leiterbahn (111) über die zweite leitende Durchkontaktierung (122) verbunden ist; undein erstes lokales leitendes Segment (141), das so konfiguriert ist, dass es das erste leitende Metallsegment (131) und das zweite leitende Metallsegment (132) verbindet;und ferner umfassend:einen zweiten aktiven Bereich (162);eine zweite Leiterbahn (114);eine dritte leitende Durchkontaktierung (123);eine vierte leitende Durchkontaktierung (124);ein drittes leitendes Metallsegment (134), das mit der zweiten Leiterbahn (114) über die dritte leitende Durchkontaktierung (123) verbunden ist;ein viertes leitendes Metallsegment (135), das über dem zweiten aktiven Bereich (163) angeordnet und mit der zweiten Leiterbahn (114) über die vierte leitende Durchkontaktierung (124) verbunden ist; undein zweites lokales leitendes Segment (142), das so konfiguriert ist, dass es das dritte leitende Metallsegment (134) und das vierte leitende Metallsegment (135) verbindet.

Description

  • HINTERGRUND
  • Die Herstellung von integrierten Halbleiter-Schaltungen (ICs) umfasst zum Beispiel Front-End-of-Line-(FEOL)-, Middle-End-of-Line-(MEOL)- und Back-End-of-Line-(BEOL)-Prozesse. Üblicherweise werden während FEOL-Prozesse Halbleiterstrukturen auf einem Halbleiterwafer ausgebildet. Die Halbleiterstrukturen werden dann lokal während der MEOL-Verfahren miteinander verbunden, um die integrierten Schaltungen auszubilden.
  • Die US 6 404 023 B1 beschreibt ein Halbleiterbauteil mit Source/Drain-Bereichen, die über Durchkontaktierungen mit einer Verbindungsschicht gekoppelt sind. Die DE 10 2014 111 829 A1 beschreibt ein Halbleitermodul, mit mehreren Chips auf einem Träger, die verkapselt sind. Durchkontaktierungen erstrecken sich durch die Verkapselung und verbinden die Chips mit einer Metallisierungsschicht.
  • Die Erfindung sieht eine Halbleiterstruktur gemäß Anspruch 1, eine Halbleiterstruktur gemäß Anspruch 8 und ein Verfahren gemäß Anspruch 16 vor. Ausgestaltungen sind in den abhängigen Ansprüchen angegeben.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten aus der folgenden detaillierten Beschreibung verstanden, wenn sie mit den beigefügten Zeichnungen gelesen wird. Man beachte, dass in Übereinstimmung mit dem üblichen Vorgehen in der Branche verschiedene Elemente nicht maßstabsgetreu gezeichnet sind. Tatsächlich können die Abmessungen der verschiedenen Elemente zur Klarheit der Diskussion beliebig vergrößert oder verkleinert werden.
    • 1 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 2 ist eine Schnittansicht, die entlang einer Linie 2-2 in 1 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 3 ist eine Schnittansicht, die entlang einer Linie 3-3 in 1 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 4 ist eine Perspektivansicht eines Teils der Halbleiterstruktur von 1 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 5 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 6 ist eine Perspektivansicht eines Teils der Halbleiterstruktur von 5 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 7 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung;
    • 8 ist eine Schnittansicht, die entlang einer Linie 8-8 in 7 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung; und
    • 9 ist eine Schnittansicht, die entlang einer Linie 9-9 in 7 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung sieht viele verschiedene Ausführungsformen oder Beispiele vor, um verschiedene Einrichtungen des vorgesehenen Gegenstands zu implementieren. Spezielle Beispiele von Komponenten und Anordnungen sind unten beschrieben, um die vorliegende Offenbarung zu vereinfachen. Das Ausbilden einer ersten Einrichtung über oder auf einer zweiten Einrichtung in der folgenden Beschreibung kann beispielsweise Ausführungsformen umfassen, in denen die erste und die zweite Einrichtung in direktem Kontakt ausgebildet sind, und kann auch Ausführungsformen umfassen, in denen zusätzliche Einrichtungen zwischen der ersten Einrichtung und der zweiten Einrichtung ausgebildet sein können, so dass die erste und die zweite Einrichtung nicht in direktem Kontakt sein müssen. Zusätzlich kann die vorliegende Offenbarung Bezugszeichen und/oder Buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und erzwingt an sich keine Beziehung zwischen den verschiedenen beschriebenen Ausführungsformen und/oder Konfigurationen.
  • Die in dieser Beschreibung verwendeten Begriffe haben in der Regel ihre gewöhnlichen Bedeutungen in der Technik und im spezifischen Kontext, in dem die Begriffe verwendet werden. Zudem ist die vorliegende Offenbarung nicht auf die verschiedenen Ausführungsformen beschränkt, die in dieser Beschreibung angegeben sind.
  • Obwohl die Begriffe „erster“, „zweiter“ etc. hierin verwendet werden können, um verschiedene Elemente zu beschreiben, sollen diese Elemente nicht durch diese Ausdrücke eingeschränkt sein. Diese Begriffe werden verwendet, um ein Element von einem anderen zu unterscheiden. Ein erstes Element könnte beispielsweise als zweites Element bezeichnet werden, und analog könnte ein zweites Element als erstes Element bezeichnet werden. Wie hier verwendet, umfasst der Ausdruck „und/oder“ alle Kombinationen von einem oder mehreren der zugehörigen aufgeführten Gegenstände.
  • Die Herstellung von integrierten Halbleiter-Schaltungen (ICs) umfasst zum Beispiel Front-End-of-Line-(FEOL)-, Middle-End-of-Line-(MEOL)- und Back-End-of-Line-(BEOL)-Prozesse. Der FEOL-Prozess umfasst beispielsweise Wafer-Herstellung, Isolierung, Wannen-Ausbildung, Gatestrukturierung, Abstandshalter, Erweiterungs- und Source/Drain-Implantation, Silizid-Ausbildung und das Ausbilden von Dual Stress Linern. Der MEOL-Prozess umfasst beispielsweise das Ausbilden von Gatekontakten. Der BEOL-Prozess umfasst beispielsweise eine Reihe von Waferverarbeitungsschritten zum Verbinden der Halbleiterstrukturen unter einander, die während der FEOL- und MEOL-Prozesse ausgebildet wurden. Einige Teile von Layouts von Halbleiterstrukturen in den folgenden Ausführungsformen der vorliegenden Offenbarung gehören beispielsweise zu dem MEOL-Prozess und/oder werden darin ausgebildet.
  • 1 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur 100 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. In einigen Ausführungsformen stellt die Halbleiterstruktur 100 eine Standardzelle dar. „Standardzelle“ steht in einigen Ausführungsformen für eine vorher entworfene Zelle, die schon entworfen und in einer Schaltungsbibliothek gespeichert wurde, die in Form einer Datenbank vorliegt. Weiter wird in einigen Ausführungsformen die Standardzelle in einem physischen Speichermedium gespeichert, das beispielsweise eine Festplatte umfasst. Beim Entwurf der integrierten Schaltungen wird die Standardzelle von der Schaltungsbibliothek abgerufen und in einem Anordnungsvorgang angeordnet. Der Anordnungsvorgang wird beispielsweise unter Verwendung eines Computers durchgeführt, der die Software zum Entwerfen von integrierten Schaltungen ausführt. Die Software umfasst ein Schaltungs-Layoutwerkzeug, das Aufgaben des Anordnens und Routings hat.
  • In einigen Ausführungsformen wird die Halbleiterstruktur 100 von 1 verwendet, die unten detailliert beschrieben ist, um Transistoren auszubilden, die beispielsweise Fin-Feldeffekttransistoren (FinFETs), planare Transistoren oder dergleichen umfassen. In weiteren Ausführungsformen bilden die Transistoren, die mit der Halbleiterstruktur 100 ausgebildet sind, eine komplementäre Metall-Oxid-Halbleiter-(CMOS)-Vorrichtung. Als Beispiel umfasst die Halbleiterstruktur 100 einen n-Typ-Metall-Oxid-Halbleiter-(NMOS)-Transistor und/oder einen p-Typ-Metall-Oxid-Halbleiter-(PMOS)-Transistor.
  • Die Komponenten der Halbleiterstruktur 100, wie unten beschrieben ist, sind in einigen Ausführungsformen über einem Halbleitersubstrat angeordnet, das zur Vereinfachung der Darstellung nicht in 1 gezeigt ist. Das Halbleitersubstrat ist ein Siliziumsubstrat oder ein anderes geeignetes Halbleitersubstrat.
  • Als Beispiel umfasst in 1 die Halbleiterstruktur 100 aktive Bereiche 161 und 162. In einigen Ausführungsformen ist der aktive Bereich 161 ein aktiver p-Typ-Bereich und der aktive Bereich 162 ein aktiver n-Typ-Bereich. Der aktive p-Typ-Bereich ist so angeordnet, dass er PMOS-Transistoren bildet, und der aktive n-Typ-Bereich ist so angeordnet, dass er NMOS-Transistoren bildet.
  • Die aktiven Bereiche 161 und 162 sind zum Zweck der Beschreibung angegeben. In einigen Ausführungsformen wird der in der vorliegenden Offenbarung verwendete Ausdruck „aktiver Bereich“ auch als „OD“ (Oxid-begrenzter Bereich) bezeichnet.
  • Wie in 1 gezeigt ist, umfasst die Halbleiterstruktur 100 auch Gates 151 bis 154. Das Gate 151 ist über dem aktiven Bereich 161 angeordnet, das Gate 152 ist über dem aktiven Bereich 162 angeordnet und die beiden Gates 153 und 154 sind über den aktiven Bereichen 161 und 162 angeordnet. Als Beispiel sind die Gates 151 bis 154 parallel zueinander angeordnet und haben einen gleichen Abstand.
  • In einigen Ausführungsformen sind die Gates 151 bis 154 aus Polysilizium ausgebildet. Daher wird der in der vorliegenden Offenbarung verwendete Begriff „Gate“ in einigen Ausführungsformen auch als „PO“ bezeichnet. Zum Ausbilden der Gates 151 bis 154 können verschiedene leitende Materialien verwendet werden. Als Beispiel sind in verschiedenen Ausführungsformen die Gates 151 bis 154 aus Metallen, Metalllegierungen, Metallsiliziden oder Ähnlichem ausgebildet.
  • Als Beispiel sind in 1 die Gates 151 und 154 über gegenüberliegenden Rändern des aktiven Bereichs 161 angeordnet und bedecken sie. Die Gates 152 und 154 sind über gegenüberliegenden Rändern des aktiven Bereichs 162 angeordnet und bedecken sie. Daher werden die Gates 151, 152 und 154 in einigen Ausführungsformen auch als „PODE“ („Poly auf OD-Rand“) bezeichnet.
  • In einigen Ausführungsformen sind in den aktiven Bereichen 161 und 162 Bereiche an gegenüberliegenden Seiten des Gates 153 jeweils Source/Drain-Bereiche. Der Begriff „Source/Drain-Bereich“ wird in der vorliegenden Offenbarung für einen Bereich verwendet, der ein Source-Bereich oder ein Drain-Bereich ist.
  • In einigen Ausführungsformen ist mindestens eines der Gates 151, 152 und 154 als Dummy-Gate angeordnet. Das Dummy-Gate dient nicht als Gate für einen Transistor.
  • Wie in 1 gezeigt ist, umfasst die Halbleiterstruktur 100 auch leitende Metallsegmente 131 bis 136. Die leitenden Metallsegmente 132 und 133 sind über dem aktiven Bereich 161 angeordnet. Die leitenden Metallsegmente 135 und 136 sind über dem aktiven Bereich 162 angeordnet. Das leitende Metallsegment 132 ist zwischen den leitenden Metallsegmenten 131 und 133 angeordnet. Das leitende Metallsegment 135 ist zwischen den leitenden Metallsegmenten 134 und 136 angeordnet. In einigen Ausführungsformen wird der in der vorliegenden Offenbarung verwendete Ausdruck „leitendes Metallsegment“ auch als „MOOD“ oder „MD“ bezeichnet.
  • In einigen Ausführungsformen ist die Höhe von mindestens einem der leitenden Metallsegmente 131 und 134 größer als die Höhe von mindestens einem der leitenden Metallsegmente 132, 133, 135, 136. In weiteren Ausführungsformen ist die Höhe aller leitenden Metallsegmente 131 und 134 größer als die Höhe aller leitenden Metallsegmente 132, 133, 135, 136.
  • In einigen Ausführungsformen sind die leitenden Metallsegmente 131 und 134 auf flachen Grabenisolations-(STI)-Strukturen (nicht gezeigt) ausgebildet. Die STI-Strukturen werden in einigen Ausführungsformen ausgebildet, indem Siliziumoxid verwendet wird, um flache Gräben zur Isolation zu füllen. Das Ausbilden der leitenden Metallsegmente 131 und 134, wie oben beschrieben, wird zum Zweck der Beschreibung angegeben.
  • Wie in 1 gezeigt ist, umfasst die Halbleiterstruktur 100 auch Leiterbahnen 111 bis 114. In einigen Ausführungsformen sind die Leiterbahnen 111 bis 114 aus Metall ausgebildet.
  • Als Beispiel sind die Leiterbahnen 111 bis 114 parallel zueinander angeordnet. Die Leiterbahn 111 ist über Teilen der Gates 151, 153, 154 und der leitenden Metallsegmente 131, 132 angeordnet. Die Leiterbahn 114 ist über Teilen der Gates 152, 153, 154 und der leitenden Metallsegmente 134, 135 angeordnet. Die Leiterbahn 113 ist über Teilen des aktiven Bereichs 162, der Gates 152, 153, 154 und der leitenden Metallsegmente 134, 135, 136 angeordnet. Die Leiterbahn 112 überquert das Gate 153.
  • In einigen Ausführungsformen ist die Leiterbahn 112 über eine leitende Durchkontaktierung 125 mit dem Gate 153 verbunden. Im Endeffekt ist die Leiterbahn 112 so konfiguriert, dass sie ein Signal empfängt und das Signal über die leitende Durchkontaktierung 125 an das Gate 153 überträgt.
  • In einigen Ausführungsformen ist die Leiterbahn 111 eine Stromversorgungsleitung. Die Stromversorgungsleitung ist so konfiguriert, dass sie als Beispiel mit einer Stromquelle VDD gekoppelt ist. In einigen Ausführungsformen ist die Leiterbahn 114 eine Erdleitung. Die Erdleitung ist so konfiguriert, dass sie als Beispiel mit einer Erde VSS gekoppelt ist.
  • Die Leiterbahn 111 ist über eine leitende Durchkontaktierung 122 und das leitende Metallsegment 132 mit dem Source/Drain-Bereich in dem aktiven Bereich 161 verbunden. Daher gibt es einen Strompfad (in 4 mit 410 gekennzeichnet) zwischen der Leiterbahn 111 und dem leitenden Metallsegment 132. Die Leiterbahn 111 ist auch über eine leitende Durchkontaktierung 121 mit dem leitenden Metallsegment 131 verbunden.
  • Die Leiterbahn 114 ist über eine leitende Durchkontaktierung 124 und das leitende Metallsegment 135 mit dem Source/Drain-Bereich in dem aktiven Bereich 162 verbunden. Daher gibt es einen Strompfad zwischen der Leiterbahn 114 und dem leitenden Metallsegment 135. Die Leiterbahn 114 ist auch über eine leitende Durchkontaktierung 123 mit dem leitenden Metallsegment 134 verbunden.
  • Wie in 1 gezeigt ist, umfasst die Halbleiterstruktur 100 weiter lokale leitende Segmente 141 und 142. Als Beispiel überquert das lokale leitende Segment 141 das Gate 151 und ist zwischen den leitenden Metallsegmenten 131 und 132 angeordnet, um die leitenden Metallsegmente 131 und 132 zu verbinden. Das lokale leitende Segment 142 überquert das Gate 152 und ist zwischen den leitenden Metallsegmenten 134 und 135 angeordnet, um die leitenden Metallsegmente 134 und 135 zu verbinden. In einigen Ausführungsformen wird der in der vorliegenden Offenbarung verwendete Ausdruck „lokales leitendes Segment“ auch als „MP“ bezeichnet.
  • In einigen Ausführungsformen ist das lokale leitende Segment 141 mit dem Gate 151 und/oder das lokale leitende Segment 142 mit dem Gate 152 verbunden.
  • In einigen Ausführungsformen ist die Höhe des lokalen leitenden Segments 141 plus der Höhe des Gates 151 im Wesentlichen gleich der Höhe des leitenden Metallsegments 132, wie in 3 gezeigt ist. Analog ist in einigen Ausführungsformen die Höhe des lokalen leitenden Segments 142 plus der Höhe des Gates 152 im Wesentlichen gleich der Höhe des leitenden Metallsegments 135, wie in 3 gezeigt ist.
  • Das lokale leitende Segment 141 ist so konfiguriert, dass es die leitenden Metallsegmente 131 und 132 elektrisch verbindet. In einigen Ausführungsformen steht ein Ende des lokalen leitenden Segments 141 in Kontakt mit dem leitenden Metallsegment 131 und ein gegenüberliegendes Ende des lokalen leitenden Segments 141 in Kontakt mit dem leitenden Metallsegment 132. In einigen weiteren Ausführungsformen weist das lokale leitende Segment 141 gegenüberliegende Enden auf, die in den leitenden Metallsegmenten 131 und 132 angeordnet sind. Daher sind die leitenden Metallsegmente 131 und 132 miteinander durch das lokale leitende Segment 141 elektrisch verbunden. Im Ergebnis gibt es einen zusätzlichen Strompfad (in 4 mit 420 gekennzeichnet) zwischen den leitenden Metallsegmenten 131 und 132.
  • Das lokale leitende Segment 142 ist so konfiguriert, dass es die leitenden Metallsegmente 134 und 135 elektrisch verbindet. In einigen Ausführungsformen steht ein Ende des lokalen leitenden Segments 142 in Kontakt mit dem leitenden Metallsegment 134 und ein gegenüberliegendes Ende des lokalen leitenden Segments 142 in Kontakt mit dem leitenden Metallsegment 135. In einigen weiteren Ausführungsformen weist das lokale leitende Segment 142 gegenüberliegende Enden auf, die in den leitenden Metallsegmenten 134 und 135 angeordnet sind. Daher sind die leitenden Metallsegmente 134 und 135 miteinander durch das lokale leitende Segment 142 elektrisch verbunden. Im Ergebnis gibt es einen weiteren zusätzlichen Strompfad zwischen den leitenden Metallsegmenten 134 und 135.
  • In einigen Ausführungsformen gehört mindestens eine der Leiterbahnen 111 bis 114, der leitenden Durchkontaktierungen 121 bis 125, der leitenden Metallsegmente 131 bis 136 und der lokalen leitenden Segmente 141 und 142 der Halbleiterstruktur 100 zu dem MEOL-Prozess und/oder wird in ihm ausgebildet. Daher umfasst in einigen Ausführungsformen ein MEOL-Stromstreifen die Leiterbahn 111, die leitenden Durchkontaktierungen 121, 122, die leitenden Metallsegmente 131, 132 und das lokale leitende Segment 141, wodurch die vorgenannten zwei Strompfade für den Stromtransport bereitgestellt werden.
  • 2 ist eine Schnittansicht, die entlang einer Linie 2-2 in 1 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. 3 ist eine Schnittansicht, die entlang einer Linie 3-3 in 1 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Mit Bezug auf die Ausführungsformen von 1 sind gleiche Elemente in 2 und 3 zur Erleichterung des Verständnisses mit den gleichen Bezugszeichen bezeichnet.
  • Als Beispiel ist in 1 und 2 in einer Abfolge von oben nach unten die Leiterbahn 111 durch die leitende Durchkontaktierung 121 mit dem leitenden Metallsegment 131 verbunden. Ein Teil des lokalen leitenden Segments 141 ist innerhalb des leitenden Metallsegments 131 angeordnet.
  • Als Beispiel sind in 1 und 3 die gegenüberliegenden Enden des lokalen leitenden Segments 141 innerhalb der leitenden Metallsegmente 131 bzw. 132 angeordnet. Die Höhe des leitenden Metallsegments 131 ist größer als die Höhe des leitenden Metallsegments 132. Die Höhe des lokalen leitenden Segments 141 plus der Höhe des Gates 151 ist im Wesentlichen gleich der Höhe des leitenden Metallsegments 132, wie in 3 gezeigt ist.
  • In einigen Ausführungsformen entsprechen die Beziehungen und/oder Konfigurationen der Leiterbahn 114, der leitenden Durchkontaktierung 123, der leitenden Metallsegmente 134 und 135, des Gates 152 und des aktiven Bereichs 162 denen, die in 2 und 3 gezeigt sind, und werden hier der Einfachheit der Beschreibung willen nicht weiter ausgeführt.
  • In einigen Ausführungsformen ist die obere Fläche des lokalen leitenden Segments 141 im Wesentlichen an der oberen Fläche der leitenden Metallsegmente 131 und 132 ausgerichtet, wie in 3 gezeigt ist.
  • 4 ist eine Perspektivansicht eines Teils der Halbleiterstruktur 100 von 1 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Zum besseren Verständnis ist 4 mit Bezugnahme auf 2 und 3 beschrieben.
  • Wie oben beschrieben, gibt es als Beispiel in 4 einen Strompfad 410 zwischen der Leiterbahn 111 und dem leitenden Metallsegment 132. In dem Strompfad 410 fließt der Strom von der Leiterbahn 111 durch die leitende Durchkontaktierung 122 und das leitende Metallsegment 132 zu dem aktiven Bereich 161.
  • Weiter gibt es einen zusätzlichen Strompfad 420 zwischen der Leiterbahn 111 und dem leitenden Metallsegment 132. In dem zusätzlichen Strompfad 420 fließt der Strom von der Leiterbahn 111 durch die leitende Durchkontaktierung 141, das leitende Metallsegment 131, das lokale leitende Segment 141 und das leitende Metallsegment 132 zu dem aktiven Bereich 161.
  • Durch den zusätzlichen Strompfad 420 erhöht sich der Stromfluss in der Halbleiterstruktur 100. Durch den höheren Stromfluss hat ein erhöhter Ersatzwiderstand zwischen dem aktiven Bereich 161 und der Leiterbahn 111 weniger Auswirkungen auf die Leistungsfähigkeit der Halbleiterstruktur 100. Daher kann die Betriebsgeschwindigkeit der Vorrichtungen erhöht werden, die durch die Halbleiterstruktur 100 implementiert werden.
  • Analog gibt es einen zusätzlichen Strompfad, der zu der Leiterbahn 114, der leitenden Durchkontaktierung 123, den leitenden Metallsegmenten 134 und 135, dem lokalen leitenden Segment 142 und dem aktiven Bereich 162 gehört, und dies wird hier der Einfachheit der Beschreibung willen nicht weiter ausgeführt. Entsprechend hat ein erhöhter Ersatzwiderstand zwischen dem aktiven Bereich 162 und der Leiterbahn 114 weniger Auswirkungen auf die Leistungsfähigkeit der Halbleiterstruktur 100. Daher kann die Betriebsgeschwindigkeit der Vorrichtungen auch erhöht werden, die durch die Halbleiterstruktur 100 implementiert werden.
  • 5 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur 500 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Mit Bezug auf die Ausführungsformen von 1 sind gleiche Elemente in 5 mit den gleichen Bezugszeichen bezeichnet und werden hier der Einfachheit der Beschreibung halber nicht weiter ausgeführt. Verglichen mit der Halbleiterstruktur 100 in 1 sind in einigen Ausführungsformen die leitenden Durchkontaktierungen 122 und 124 in 1 in der Halbleiterstruktur 500 in 5 nicht vorgesehen und die leitenden Metallsegmente 132 und 135 in 1 durch leitende Metallsegmente 532 und 535 ersetzt.
  • Verglichen mit dem leitenden Metallsegment 132 in 1 ist das leitende Metallsegment 532, wie in 5 gezeigt, über dem aktiven Bereich 161 angeordnet, ohne sich in Längsrichtung so zu erstrecken, dass es mit der Leiterbahn 111 verbunden werden kann. Tatsächlich ist die Länge des leitenden Metallsegments 532 in 5 kleiner als die Länge des leitenden Metallsegments 132 in 1. Im Ergebnis wird die parasitäre Kapazität (in 6 als 630 gekennzeichnet) zwischen dem leitenden Metallsegment 532 und dem Gate 153 verringert.
  • In einigen Ausführungsformen ist die Länge des leitenden Metallsegments 532 im Wesentlichen gleich der Länge des leitenden Metallsegments 133. In verschiedenen Ausführungsformen ist die Höhe des leitenden Metallsegments 532 im Wesentlichen gleich der Höhe des leitenden Metallsegments 133.
  • Verglichen mit dem leitenden Metallsegment 135 in 1 ist das leitende Metallsegment 535, wie in 5 gezeigt, über dem aktiven Bereich 162 angeordnet, ohne sich in Längsrichtung so zu erstrecken, dass es mit der Leiterbahn 114 verbunden werden kann. So ist die Länge des leitenden Metallsegments 535 in 5 kleiner als die Länge des leitenden Metallsegments 135 in 1. Im Ergebnis wird die parasitäre Kapazität zwischen dem leitenden Metallsegment 535 und dem Gate 153 verringert.
  • In einigen Ausführungsformen ist die Länge des leitenden Metallsegments 535 im Wesentlichen gleich der Länge des leitenden Metallsegments 136. In verschiedenen Ausführungsformen ist die Höhe des leitenden Metallsegments 535 im Wesentlichen gleich der Höhe des leitenden Metallsegments 136.
  • In einigen Ausführungsformen gehört mindestens eine der Leiterbahnen 111 bis 114, der leitenden Durchkontaktierungen 121, 123, 125, der leitenden Metallsegmente 131, 133, 134, 136, 532, 535 und der lokalen leitenden Segmente 141, 142 der Halbleiterstruktur 500 zu dem MEOL-Prozesse und/oder wird in ihm ausgebildet. Daher umfasst in einigen Ausführungsformen ein MEOL-Stromstreifen die Leiterbahn 111, die leitenden Durchkontaktierung 121, die leitenden Metallsegmente 131, 532 und das lokale leitende Segment 141, wodurch ein Strompfad für den Stromtransport (in 6 als 610 gekennzeichnet) bereitgestellt wird.
  • 6 ist eine Perspektivansicht eines Teils der Halbleiterstruktur 500 von 5 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Als Beispiel gibt es in 6 einen Strompfad 610 zwischen der Leiterbahn 111 und dem leitenden Metallsegment 532. In dem Strompfad 610 fließt der Strom von der Leiterbahn 111 durch die leitende Durchkontaktierung 121, das leitende Metallsegment 131, das lokale leitende Segment 141 und das leitende Metallsegment 532 zu dem aktiven Bereich 161, wie in 5 gezeigt ist.
  • Wie oben beschrieben, hat das leitende Metallsegment 532, verglichen mit dem leitenden Metallsegment 132 in 4, eine relativ kurze Länge, um die parasitäre Kapazität 630 zwischen dem leitenden Metallsegment 532 und dem Gate 153 zu verringern. Daher kann die Leistungsfähigkeit der Vorrichtungen erhöht werden, die durch die Halbleiterstruktur 500 implementiert werden.
  • Analog gibt es einen Strompfad, der zu der Leiterbahn 114, der leitenden Durchkontaktierung 123, den leitenden Metallsegmenten 134 und 535, dem lokalen leitenden Segment 142 und dem aktiven Bereich 162 gehört, und dies wird hier der Einfachheit der Beschreibung willen nicht weiter ausgeführt. Entsprechend hat das leitende Metallsegment 535 eine relativ kurze Länge, um die parasitäre Kapazität zwischen dem leitenden Metallsegment 535 und dem Gate 153 zu verringern. Daher kann die Leistungsfähigkeit der Vorrichtungen auch erhöht werden, die durch die Halbleiterstruktur 500 implementiert werden.
  • 7 ist eine Draufsicht eines schematischen Layouts einer Halbleiterstruktur 700 in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Mit Bezug auf die Ausführungsformen von 1 und 5 sind gleiche Elemente in 7 mit den gleichen Bezugszeichen bezeichnet und werden hier der Einfachheit der Beschreibung halber nicht weiter ausgeführt. Verglichen mit den in 1 und 5 gezeigten Ausführungsformen weist die Halbleiterstruktur 700 in 7 ein anderes Layout auf, das unten beschrieben wird.
  • Wie in 7 gezeigt, umfasst die Halbleiterstruktur 700 leitende Metallsegmente 731, 734, 737 und 738. Der aktive Bereich 161 ist zwischen den leitenden Metallsegmenten 731 und 737 angeordnet. Der aktive Bereich 162 ist zwischen den leitenden Metallsegmenten 734 und 738 angeordnet. In einigen Ausführungsformen ist, verglichen mit den Ausführungsformen in 5, die Länge der leitenden Metallsegmente 131 und/oder 134 größer als die Länge der leitenden Metallsegmente 731 und/oder 734 und die leitenden Metallsegmente 737 und 738 sind zusätzlich angeordnet.
  • In einigen Ausführungsformen ist die Höhe von mindestens einem der leitenden Metallsegmente 731, 734, 737 und 738 größer als die Höhe von mindestens einem der leitenden Metallsegmente 133, 136, 532 und 535 in 5. In weiteren Ausführungsformen ist die Höhe aller leitenden Metallsegmente 731, 734, 737 und 738 größer als die Höhe aller leitenden Metallsegmente 133, 136, 532, 535.
  • In einigen Ausführungsformen sind die leitenden Metallsegmente 731, 734, 737 und 738 auf flachen Grabenisolations-(STI)-Strukturen (nicht gezeigt) ausgebildet. Das Ausbilden der leitenden Metallsegmente 731, 734, 737 und 738, wie oben beschrieben, wird zum Zweck der Beschreibung angegeben.
  • Als Beispiel ist in 7 das lokale leitende Segment 141 zwischen den leitenden Metallsegmenten 731 und 532 angeordnet, um die leitenden Metallsegmente 731 und 532 zu verbinden. Das lokale leitende Segment 142 ist zwischen den leitenden Metallsegmenten 734 und 535 angeordnet, um die leitenden Metallsegmente 734 und 535 zu verbinden.
  • In einigen Ausführungsformen ist die Höhe des lokalen leitenden Segments 141 plus der Höhe des Gates 151 im Wesentlichen gleich der Höhe des leitenden Metallsegments 532, wie in 9 gezeigt ist. Analog ist in einigen Ausführungsformen die Höhe des lokalen leitenden Segments 142 plus der Höhe des Gates 152 im Wesentlichen gleich der Höhe des leitenden Metallsegments 535.
  • Das lokale leitende Segment 141 ist so konfiguriert, dass es die leitenden Metallsegmente 731 und 532 elektrisch verbindet. In einigen Ausführungsformen steht ein Ende des lokalen leitenden Segments 141 in Kontakt mit dem leitenden Metallsegment 731 und ein gegenüberliegendes Ende des lokalen leitenden Segments 141 in Kontakt mit dem leitenden Metallsegment 532. In einigen weiteren Ausführungsformen weist das lokale leitende Segment 141 gegenüberliegende Enden auf, die in den leitenden Metallsegmenten 731 und 532 angeordnet sind, wie in 9 gezeigt ist.
  • Entsprechend ist das lokale leitende Segment 142 so konfiguriert, dass es die leitenden Metallsegmente 734 und 535 elektrisch verbindet. In einigen Ausführungsformen steht ein Ende des lokalen leitenden Segments 142 in Kontakt mit dem leitenden Metallsegment 734 und ein gegenüberliegendes Ende des lokalen leitenden Segments 142 in Kontakt mit dem leitenden Metallsegment 535. In einigen weiteren Ausführungsformen weist das lokale leitende Segment 142 gegenüberliegende Enden auf, die in den leitenden Metallsegmenten 734 und 535 angeordnet sind.
  • Wie in 7 gezeigt, umfasst, verglichen mit den Ausführungsformen in 5, die Halbleiterstruktur 700 Leiterbahnen 711 bis 716. Als Beispiel sind die Leiterbahnen 711 bis 716 parallel zu der Leiterbahn 112 angeordnet. In einigen Ausführungsformen sind die Leiterbahnen 711 bis 716 aus Metall ausgebildet.
  • Als Beispiel sind die Leiterbahnen 711 bis 716 parallel zu der Leiterbahn 112 angeordnet. Die Leiterbahn 711 ist über Teilen der Gates 151, 153 und 154 angeordnet. Die Leiterbahn 714 ist über Teilen der Gates 152, 153 und 154 angeordnet. Die Leiterbahn 712 ist in einer Linie mit der Leiterbahn 713 angeordnet. Die Leiterbahn 712 ist über Teilen des leitenden Metallsegments 731, des Gates 151 und des aktiven Bereichs 161 angeordnet. Die Leiterbahn 713 ist über Teilen des aktiven Bereichs 161, der leitenden Metallsegmente 133 und 737 und der Gates 153 und 154 angeordnet. Die Leiterbahn 715 ist in einer Linie mit der Leiterbahn 716 angeordnet. Die Leiterbahn 715 ist über Teilen des leitenden Metallsegments 734, des Gates 152 und des aktiven Bereichs 162 angeordnet. Die Leiterbahn 716 ist über Teilen des aktiven Bereichs 162, der leitenden Metallsegmente 136 und 738 und der Gates 153 und 154 angeordnet.
  • In einigen Ausführungsformen ist die Leiterbahn 713 über eine leitende Durchkontaktierung 722 mit dem leitenden Metallsegment 133 verbunden. So ist die Leiterbahn 713 so konfiguriert, dass sie ein von den leitenden Metallsegmenten 133 ausgegebenes Signal überträgt. In einigen Ausführungsformen ist die Leiterbahn 716 über eine leitende Durchkontaktierung 724 mit den leitenden Metallsegmenten 136 verbunden. So ist die Leiterbahn 716 so konfiguriert, dass sie ein von den leitenden Metallsegmenten 136 ausgegebenes Signal überträgt.
  • In einigen Ausführungsformen ist die Leiterbahn 712 eine Stromversorgungsleitung. Die Stromversorgungsleitung ist so konfiguriert, dass sie als Beispiel mit einer Stromquelle VDD verbunden ist. In einigen Ausführungsformen ist die Leiterbahn 715 eine Erdleitung. Die Erdleitung ist so konfiguriert, dass sie als Beispiel mit einer Erde VSS verbunden ist.
  • Als Beispiel ist die Leiterbahn 712 über eine leitende Durchkontaktierung 721, das lokale leitende Segment 141 und das leitende Metallsegment 532 mit dem Source/Drain-Bereich in dem aktiven Bereich 161 verbunden. Daher gibt es einen Strompfad zwischen der Leiterbahn 712 und dem leitenden Metallsegment 532.
  • Als Beispiel ist die Leiterbahn 715 über eine leitende Durchkontaktierung 723, das lokale leitende Segment 142 und das leitende Metallsegment 535 mit dem Source/Drain-Bereich in dem aktiven Bereich 162 verbunden. Daher gibt es einen Strompfad zwischen der Leiterbahn 715 und dem leitenden Metallsegment 535.
  • In einigen Ausführungsformen gehört mindestens eine der Leiterbahnen 711 bis 716, der leitenden Durchkontaktierungen 721 bis 724, der leitenden Metallsegmente 133, 136, 532, 535, 731, 734, 737, 738 und der lokalen leitenden Segmente 141, 142 der Halbleiterstruktur 700 zu dem MEOL-Verfahren und/oder wird in ihm ausgebildet. Daher umfasst in einigen Ausführungsformen ein MEOL-Stromstreifen die Leiterbahn 712, die leitende Durchkontaktierung 721, die leitenden Metallsegmente 731, 532 und das lokale leitende Segment 141, wodurch der vorgenannte Strompfad für Strom- und/oder Signalübertragung bereitgestellt wird.
  • Wie in 7 gezeigt ist, umfasst die Halbleiterstruktur 700 in einigen Ausführungsformen auch Isolationssegmente 771 und 772. Als Beispiel ist das Isolationssegment 771 zwischen der Leiterbahn 712 und der Leiterbahn 713 angeordnet. Daher sind in einigen Ausführungsformen die Leiterbahn 712 und die Leiterbahn 713 durch das Isolationssegment 771 elektrisch voneinander isoliert. Das Isolationssegment 772 ist zwischen der Leiterbahn 715 und der Leiterbahn 716 angeordnet. Daher sind in einigen Ausführungsformen die Leiterbahn 715 und die Leiterbahn 716 durch das Isolationssegment 772 elektrisch voneinander isoliert.
  • In einigen Ausführungsformen sind die Isolationssegmente 771 und 772 aus elektrisch isolierenden Materialien ausgebildet, während die Leiterbahnen 712, 713, 715 und 716 aus Metall ausgebildet sind. Daher wird in einigen Ausführungsformen der in der vorliegenden Offenbarung verwendete Ausdruck „Isolationssegment“ auch als „CutMetal“ bezeichnet.
  • In einigen Ausführungsformen ist die leitende Durchkontaktierung 721 direkt über dem leitenden Metallsegment 731 angeordnet. Daher gibt es genügend Platz für das Ausbilden des Isolationssegments 771, um die Leiterbahn 712 und die Leiterbahn 713 zu trennen.
  • In einigen Ausführungsformen ist das Isolationssegment 771 direkt über dem leitenden Metallsegment 532 angeordnet, wie in 9 gezeigt ist. Entsprechend ist in einigen Ausführungsformen das Isolationssegment 772 direkt über dem leitenden Metallsegment 535 angeordnet.
  • 8 ist eine Schnittansicht, die entlang einer Linie 8-8 in 7 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. 9 ist eine Schnittansicht, die entlang einer Linie 9-9 in 7 genommen ist, in Übereinstimmung mit einigen Ausführungsformen der vorliegenden Offenbarung. Mit Bezug auf die Ausführungsformen von 7 sind gleiche Elemente in 8 und 9 zur Erleichterung des Verständnisses mit den gleichen Bezugszeichen bezeichnet.
  • Als Beispiel ist in 7 und 8 in einer Abfolge von oben nach unten die Leiterbahn 712 durch die leitende Durchkontaktierung 721 mit dem lokalen leitenden Segment 141 verbunden. Ein Teil des lokalen leitenden Segments 141 ist innerhalb des leitenden Metallsegments 731 angeordnet.
  • Als Beispiel sind in 7 und 9 die gegenüberliegenden Enden des lokalen leitenden Segments 141 innerhalb der leitenden Metallsegmente 731 bzw. 532 angeordnet. Das untere Ende der leitenden Durchkontaktierung 721 steht in Kontakt mit dem leitenden Metallsegment 731 und dem lokalen leitenden Segment 141. Die Höhe des leitenden Metallsegments 731 ist größer als die Höhe des leitenden Metallsegments 532. Die Höhe des lokalen leitenden Segments 141 plus der Höhe des Gates 151 ist im Wesentlichen gleich der Höhe des leitenden Metallsegments 532, wie in 9 gezeigt ist.
  • In einigen Ausführungsformen ist die obere Fläche des lokalen leitenden Segments 141 im Wesentlichen an der oberen Fläche der leitenden Metallsegmente 731 und 532 ausgerichtet, wie in 9 gezeigt ist.
  • In einigen Ausführungsformen ist die obere Fläche der Leiterbahnen 712 und 713 im Wesentlichen an der oberen Fläche des leitenden Metallsegments 771 ausgerichtet, wie in 9 gezeigt ist.
  • In einigen Ausführungsformen entsprechen die Beziehungen und/oder Konfigurationen der Leiterbahn 715, der leitenden Durchkontaktierung 723, der leitenden Metallsegmente 734 und 535, des Gates 152 und des aktiven Bereichs 162 denen, die in 8 und 9 gezeigt sind, und werden hier der Einfachheit der Beschreibung willen nicht weiter ausgeführt.
  • In einigen Ausführungsformen ist eine Halbleiterstruktur offenbart, die einen ersten aktiven Bereich, eine erste Leiterbahn, eine erste leitende Durchkontaktierung, eine zweite leitende Durchkontaktierung, ein erstes leitendes Metallsegment, das mit der ersten Leiterbahn über die erste leitende Durchkontaktierung verbunden ist, ein zweites leitendes Metallsegment, das über dem ersten aktiven Bereich angeordnet und mit der ersten Leiterbahn über die zweite leitende Durchkontaktierung verbunden ist, und ein erstes lokales leitendes Segment umfasst, das so konfiguriert ist, dass es das erste leitende Metallsegment und das zweite leitende Metallsegment verbindet.
  • Weiter ist eine Halbleiterstruktur offenbart, die einen aktiven Bereich, eine erste Leiterbahn, eine leitende Durchkontaktierung, ein erstes leitendes Metallsegment, das mit der Leiterbahn über die leitende Durchkontaktierung verbunden ist, ein zweites leitendes Metallsegment, das über dem aktiven Bereich angeordnet ist, und ein lokales leitendes Segment umfasst, das so konfiguriert ist, dass es das erste leitende Metallsegment und das zweite leitende Metallsegment verbindet.
  • Weiter ist ein Prozess offenbart, der das Anordnen eines ersten leitenden Metallsegments; das Anordnen eines zweiten leitenden Metallsegments über einem aktiven Bereich; das Anordnen eines lokalen leitenden Segments zum Verbinden des ersten leitenden Metallsegments und des zweiten leitenden Metallsegments; das Anordnen einer ersten leitenden Durchkontaktierung auf dem ersten leitenden Metallsegment; und das Anordnen einer ersten Leiterbahn umfasst, die mit dem ersten leitenden Metallsegment über die erste leitende Durchkontaktierung verbunden ist.

Claims (20)

  1. Halbleiterstruktur, umfassend: einen ersten aktiven Bereich (161); eine erste Leiterbahn (111); eine erste leitende Durchkontaktierung (121); eine zweite leitende Durchkontaktierung (122); ein erstes leitendes Metallsegment (131), das mit der ersten Leiterbahn (111) über die erste leitende Durchkontaktierung (121) verbunden ist; ein zweites leitendes Metallsegment (132), das über dem ersten aktiven Bereich (161) angeordnet und mit der ersten Leiterbahn (111) über die zweite leitende Durchkontaktierung (122) verbunden ist; und ein erstes lokales leitendes Segment (141), das so konfiguriert ist, dass es das erste leitende Metallsegment (131) und das zweite leitende Metallsegment (132) verbindet; und ferner umfassend: einen zweiten aktiven Bereich (162); eine zweite Leiterbahn (114); eine dritte leitende Durchkontaktierung (123); eine vierte leitende Durchkontaktierung (124); ein drittes leitendes Metallsegment (134), das mit der zweiten Leiterbahn (114) über die dritte leitende Durchkontaktierung (123) verbunden ist; ein viertes leitendes Metallsegment (135), das über dem zweiten aktiven Bereich (163) angeordnet und mit der zweiten Leiterbahn (114) über die vierte leitende Durchkontaktierung (124) verbunden ist; und ein zweites lokales leitendes Segment (142), das so konfiguriert ist, dass es das dritte leitende Metallsegment (134) und das vierte leitende Metallsegment (135) verbindet.
  2. Halbleiterstruktur nach Anspruch 1, weiter umfassend: ein Gate (151), das über dem aktiven Bereich (161) und unter dem ersten lokalen leitenden Segment (141) angeordnet ist.
  3. Halbleiterstruktur nach Anspruch 2, wobei das Gate (151) zwischen dem ersten leitenden Metallsegment (131) und dem zweiten leitenden Metallsegment (132) angeordnet ist.
  4. Halbleiterstruktur nach Anspruch 2 oder 3, wobei die Summe der Höhe des ersten lokalen leitenden Segments (141) und der Höhe des Gates (151) im Wesentlichen gleich der Höhe des zweiten leitenden Metallsegments (132) ist.
  5. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei die Höhe des ersten leitenden Metallsegments (131) größer als die Höhe des zweiten leitenden Metallsegments (132) ist.
  6. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei ein Strompfad (410, 420) von der ersten Leiterbahn (111) durch die zweite leitende Durchkontaktierung (122) zu dem zweiten Metallsegment gebildet wird und ein weiterer Strompfad (410, 420, 610) von der ersten Leiterbahn (111) durch die erste leitende Durchkontaktierung (121), das erste leitende Metallsegment (131) und das lokale leitende Segment (141) zu dem zweiten leitenden Metallsegment (132) gebildet wird.
  7. Halbleiterstruktur nach einem der vorhergehenden Ansprüche, wobei: die erste Leiterbahn (111) und das erste lokale leitende Segment (141) an gegenüberliegenden Enden der ersten leitenden Durchkontaktierung (121) angeordnet sind.
  8. Halbleiterstruktur, umfassend: einen aktiven Bereich (161); eine erste Leiterbahn (111); eine leitende Durchkontaktierung (121); ein erstes leitendes Metallsegment (131), das mit der ersten Leiterbahn (111) über die leitende Durchkontaktierung (121) verbunden ist; ein zweites leitendes Metallsegment (132), das über dem aktiven Bereich (161) angeordnet ist; und ein lokales leitendes Segment (141), das so konfiguriert ist, dass es das erste leitende Metallsegment (131) und das zweite leitende Metallsegment (132) verbindet wobei die erste Leiterbahn (111) und das lokale leitende Segment (141) an gegenüberliegenden Enden der ersten leitenden Durchkontaktierung (121) angeordnet werden.
  9. Halbleiterstruktur nach Anspruch 8, weiter umfassend: ein Gate (151), das über dem aktiven Bereich (161) und unter dem lokalen leitenden Segment (141) angeordnet ist.
  10. Halbleiterstruktur nach Anspruch 9, wobei das Gate (151) zwischen dem ersten leitenden Metallsegment (131) und dem zweiten leitenden Metallsegment (132) angeordnet ist.
  11. Halbleiterstruktur nach einem der Ansprüche 8 bis 10, wobei die Höhe des ersten leitenden Metallsegments (131) größer als die Höhe des zweiten leitenden Metallsegments (132) ist.
  12. Halbleiterstruktur nach einem der Ansprüche 8 bis 11, wobei die Länge des zweiten leitenden Metallsegments (132) kleiner als die Länge des ersten leitenden Metallsegments (131) ist.
  13. Halbleiterstruktur nach einem der Ansprüche 8 bis 12, wobei ein Strompfad (410, 420, 610) von der ersten Leiterbahn (111) durch die erste leitende Durchkontaktierung (121), das erste leitende Metallsegment (131) und das lokale leitende Segment (141) zu dem zweiten leitenden Metallsegment (132) gebildet ist.
  14. Halbleiterstruktur nach einem der Ansprüche 8 bis 13, wobei ein Ende der leitenden Durchkontaktierung (121) in Kontakt mit der ersten Leiterbahn (111) steht und ein anderes Ende der leitenden Durchkontaktierung (121) in Kontakt mit einem Teil des ersten leitenden Metallsegments (131) und einem Ende des lokalen leitenden Segments steht.
  15. Halbleiterstruktur nach einem der Ansprüche 8 bis 14, weiter umfassend: ein Isolationssegment (771), das über dem zweiten leitenden Metallsegment (132) angeordnet ist, um die erste Leiterbahn (111) von einer zweiten Leiterbahn zu isolieren.
  16. Verfahren, umfassend: Anordnen eines ersten leitenden Metallsegments (131); Anordnen eines zweiten leitenden Metallsegments (132) über einem aktiven Bereich (161); Anordnen eines lokalen leitenden Segments (141) zum Verbinden des ersten leitenden Metallsegments (131) und des zweiten leitenden Metallsegments (132); Anordnen einer ersten leitenden Durchkontaktierung (121) auf dem ersten leitenden Metallsegment (131); Anordnen einer ersten Leiterbahn (111), die mit dem ersten leitenden Metallsegment über die erste leitende Durchkontaktierung (121) verbunden ist; und Anordnen eines Gates (151) über dem aktiven Bereich (161), unter dem lokalen leitenden Segment und zwischen dem ersten leitenden Metallsegment (131) und dem zweiten leitenden Metallsegment (132).
  17. Verfahren nach Anspruch 16, weiter umfassend: Anordnen einer zweiten leitenden Durchkontaktierung (122) auf dem zweiten leitenden Metallsegment (132), wobei die erste Leiterbahn (111) mit der zweiten leitenden Durchkontaktierung (122) verbunden ist.
  18. Verfahren nach Anspruch 16 oder 17, wobei die erste Leiterbahn (111) und das lokale leitende Segment (141) an gegenüberliegenden Enden der ersten leitenden Durchkontaktierung (121) angeordnet werden.
  19. Verfahren nach einem der Ansprüche 16 bis 18, wobei die Höhe des ersten leitenden Metallsegments (131) größer als die Höhe des zweiten leitenden Metallsegments (132) ist.
  20. Verfahren nach einem der Ansprüche 16 bis 19, weiter umfassend: Anordnen eines Isolationssegments (771) über dem zweiten leitenden Metallsegment (132), um die erste Leiterbahn (111) von einer zweiten Leiterbahn zu isolieren.
DE102016115006.1A 2016-03-01 2016-08-12 Middle-end-of-line streifen für standardzelle Active DE102016115006B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/058,077 US9837353B2 (en) 2016-03-01 2016-03-01 Middle end-of-line strap for standard cell
US15/058,077 2016-03-01

Publications (2)

Publication Number Publication Date
DE102016115006A1 DE102016115006A1 (de) 2017-09-07
DE102016115006B4 true DE102016115006B4 (de) 2021-07-01

Family

ID=59650568

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016115006.1A Active DE102016115006B4 (de) 2016-03-01 2016-08-12 Middle-end-of-line streifen für standardzelle

Country Status (5)

Country Link
US (6) US9837353B2 (de)
KR (1) KR101931415B1 (de)
CN (1) CN107146782B (de)
DE (1) DE102016115006B4 (de)
TW (1) TWI640076B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325845B2 (en) * 2017-06-21 2019-06-18 Qualcomm Incorporated Layout technique for middle-end-of-line
EP3723127A1 (de) 2019-04-10 2020-10-14 IMEC vzw Standardzellenvorrichtung und verfahren zum bilden einer verbindungsstruktur für eine standardzellenvorrichtung
US11735592B2 (en) * 2019-12-20 2023-08-22 Samsung Electronics Co., Ltd. Integrated circuit including integrated standard cell structure
US11854786B2 (en) 2021-02-12 2023-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Deep lines and shallow lines in signal conducting paths

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404023B1 (en) * 2000-01-14 2002-06-11 Seiko Epson Corporation Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same
DE102014111829A1 (de) * 2013-08-23 2015-02-26 Infineon Technologies Ag Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100215887B1 (ko) 1996-12-06 1999-08-16 구본준 에스램 셀 및 그 제조방법
US20020125027A1 (en) * 2000-05-12 2002-09-12 Thomas & Betts International, Inc. Ground expansion joint coupling
JP3467699B2 (ja) * 2001-03-26 2003-11-17 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP3656592B2 (ja) * 2001-03-26 2005-06-08 セイコーエプソン株式会社 半導体装置、メモリシステムおよび電子機器
JP2002359299A (ja) * 2001-03-26 2002-12-13 Seiko Epson Corp 半導体装置、メモリシステムおよび電子機器
JP2006228954A (ja) * 2005-02-17 2006-08-31 Matsushita Electric Ind Co Ltd 半導体装置とそのレイアウト設計方法
US7414275B2 (en) * 2005-06-24 2008-08-19 International Business Machines Corporation Multi-level interconnections for an integrated circuit chip
JP5703105B2 (ja) 2011-04-15 2015-04-15 株式会社東芝 半導体装置及びその製造方法
US8987831B2 (en) 2012-01-12 2015-03-24 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cells and arrays
JP5830400B2 (ja) * 2012-02-02 2015-12-09 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6404023B1 (en) * 2000-01-14 2002-06-11 Seiko Epson Corporation Semiconductor device having gate-gate, drain-drain, and drain-gate connecting layers and method of fabricating the same
DE102014111829A1 (de) * 2013-08-23 2015-02-26 Infineon Technologies Ag Ein Halbleitermodul und ein Verfahren zu dessen Fabrikation durch erweiterte Einbettungstechnologien

Also Published As

Publication number Publication date
US10204857B2 (en) 2019-02-12
TW201742228A (zh) 2017-12-01
TWI640076B (zh) 2018-11-01
KR101931415B1 (ko) 2018-12-20
US20170256484A1 (en) 2017-09-07
DE102016115006A1 (de) 2017-09-07
KR20170102410A (ko) 2017-09-11
US20230113294A1 (en) 2023-04-13
US20190164883A1 (en) 2019-05-30
US10879173B2 (en) 2020-12-29
US20180096930A1 (en) 2018-04-05
CN107146782A (zh) 2017-09-08
US9837353B2 (en) 2017-12-05
CN107146782B (zh) 2020-03-31
US20210118793A1 (en) 2021-04-22
US11532553B2 (en) 2022-12-20
US20230103578A1 (en) 2023-04-06

Similar Documents

Publication Publication Date Title
DE102016117448B4 (de) Standard-Zellen-Layout-Struktur mit Hornstrom und intelligentem Metallschnitt
DE102004041831B4 (de) Integriertes Schaltkreisbauelement mit E/A-ESD-Schutzzelle
DE102016113828B4 (de) Halbleitervorrichtung
DE102016115006B4 (de) Middle-end-of-line streifen für standardzelle
DE102015111771B4 (de) Integrierte Schaltung, die zwei Arten von Speicherzellen hat
DE102014119162B4 (de) Speicherzelle
DE112016005679T5 (de) S-Kontakt für SOI
DE102016103820B4 (de) Halbleitervorrichtung, Layoutsystem und Standardzellbibliothek
DE10331541A1 (de) Halbleiterbaugruppe und Herstellungsverfahren dafür
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE10340131A1 (de) Halbleiterleistungsbauteil mit Ladungskompensationsstruktur und monolithisch integrierter Schaltung, sowie Verfahren zu dessen Herstellung
DE102014101074A1 (de) Durchkontaktierungen und Verfahren zu ihrer Ausbildung
DE102007008989B4 (de) Herstellungsverfahren für eine integrierte Halbleiterspeichervorrichtung und entsprechende Halbleiterspeichervorrichtung
DE102016211222B3 (de) Transistor mit mehreren Substratgates
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE3927143C2 (de) Gate-Array
DE102021115959A1 (de) Interconnect-struktur zur verbesserung von speicherleistung und/oder logikleistung
DE19752014C2 (de) Integrierte Halbleiterschaltungsanordnung, insbesondere Gate-Array
DE19609448A1 (de) Halbleiterspeichervorrichtung, die einen Speicherzellenbereich mit sechs Transistoren enthält
DE10164666B4 (de) Halbleiterbauelement zum Schutz vor elektrostatischer Entladung
DE10109174A1 (de) Verfahren zum Strukturentwurf von integrierten Halbleiterschaltungen und Vorrichtung zur Durchführung desselben
DE69733513T2 (de) Integrierte Schaltung mit einem Kondensator
DE10247431A1 (de) Halbleitervorrichtung
DE102016115068B4 (de) Halbleitervorrichtung und Layoutdesign
DE10297292T5 (de) Verbesserung der Auslösung eines ESD-NMOS durch die Verwendung einer N-Unterschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final