DE102016109643A1 - Halbleitereinrichtung - Google Patents

Halbleitereinrichtung Download PDF

Info

Publication number
DE102016109643A1
DE102016109643A1 DE102016109643.1A DE102016109643A DE102016109643A1 DE 102016109643 A1 DE102016109643 A1 DE 102016109643A1 DE 102016109643 A DE102016109643 A DE 102016109643A DE 102016109643 A1 DE102016109643 A1 DE 102016109643A1
Authority
DE
Germany
Prior art keywords
area
region
front surface
semiconductor substrate
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102016109643.1A
Other languages
English (en)
Other versions
DE102016109643B4 (de
Inventor
Masaru Senoo
Akitaka SOENO
Yasuhiro Hirabayashi
Takashi Kuno
Yusuke Yamashita
Satoru Machida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of DE102016109643A1 publication Critical patent/DE102016109643A1/de
Application granted granted Critical
Publication of DE102016109643B4 publication Critical patent/DE102016109643B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

In einer Aufsicht auf ein Halbleitersubstrat 2 enthält das Halbleitersubstrat 2 eine Säulenaußenfläche 41, an der das Säulengebiet 20 an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt, eine Säulenkontaktfläche 42, an der das Säulengebiet 20 in Kontakt mit einer tieferen Seite des Anodenkontaktgebiets 24 ist, und eine Anodenkontaktfläche 24, in der das Anodengebiet 43 in Kontakt mit der tieferen Seite des Anodenkontaktgebiets 24 ist. In einer Richtung, entlang der die Säulenkontaktfläche 42 und die Anodenkontaktfläche 43 ausgerichtet sind, ist eine Breite w42 der Säulenkontaktfläche 42 kleiner als eine Breite w43 der Anodenkontaktfläche 43.

Description

  • Die vorliegende Anmeldung bezieht sich auf eine Halbleitereinrichtung.
  • Wie in 11 gezeigt, weist eine Halbleitereinrichtung 101, die in der japanischen Patentanmeldungsoffenlegung Nr. 2013-048230 offenbart ist, ein Halbleitersubstrat 102, eine vordere Oberflächenelektrode 105, die auf einer vorderen Oberfläche 150 des Halbleitersubstrats 102 bereitgestellt ist, und eine hintere Oberflächenelektrode 106, die auf einer hinteren Oberfläche 160 des Halbleitersubstrats 102 bereitgestellt ist, auf. Ein IGBT-Gebiet 103 und ein Diodengebiet 104 sind auf einem einzelnen Halbleitersubstrat 102 bereitgestellt.
  • Das IGBT-Gebiet 103 enthält ein Driftgebiet 113 des n-Typs, ein Barrierengebiet 115 des n-Typs, das auf einer vorderen Oberflächenseite des Driftgebiets 113 bereitgestellt ist, ein Körpergebiet 116 des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets 115 bereitgestellt ist, Emittergebiete 117 des n-Typs, die auf einer vorderen Oberflächenseite des Körpergebiets 116 des p-Typs bereitgestellt sind, und konfiguriert sind, elektrisch mit der vorderen Oberflächenelektrode 105 verbunden zu sein, und Körperkontaktgebiete 118 des p-Typs, die auf der vorderen Oberflächenseite der Körpergebiete 116 an Positionen bereitgestellt sind, die verschieden von denen der Emittergebiete 117 sind, die eine höhere Verunreinigungskonzentration als das Körpergebiet 116 haben, und die konfiguriert sind, elektrisch mit der vorderen Oberflächenelektrode 105 verbunden zu sein. Ferner enthält das IGBT-Gebiet 103 eine Vielzahl von Gategräben 130, die sich von der vorderen Oberfläche 150 des Halbleitersubstrats 102 erstrecken und die Emittergebiete 117, das Körpergebiet 116 und das Barrierengebiet 115 bis zu einer Tiefe durchstoßen, die das Driftgebiet 113 erreicht. Ferner enthält das IGBT-Gebiet 103 Säulengebiete 120 des n-Typs zwischen benachbarten Gategräben 130, die sich von der vorderen Oberfläche 150 des Halbleitersubstrats 102 erstrecken und das Körpergebiet 116 bis zu einer Tiefe durchstoßen, die das Barrierengebiet 115 erreicht, und die konfiguriert sind, elektrisch mit der vorderen Oberflächenelektrode 105 und dem Barrierengebiet 115 verbunden zu sein.
  • Das Diodengebiet 104 enthält das Driftgebiet 113 des n-Typs, ein Barrierengebiet 125 des n-Typs, das auf der vorderen Oberflächenseite des Driftgebiets 113 bereitgestellt ist, ein Anodengebiet 123 des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets 125 bereitgestellt ist, Anodenkontaktgebiete 124 des p-Typs, die an einer vorderen Oberflächenseite des Anodengebiets 123 bereitgestellt sind, die eine höhere Verunreinigungskonzentration als das Anodengebiet 123 haben, und konfiguriert sind, elektrisch mit der vorderen Oberflächenelektrode 105 verbunden zu sein. Ferner enthält das Diodengebiet 104 eine Vielzahl von Gategräben 130, die sich von der vorderen Oberfläche 150 des Halbleitersubstrats 102 erstrecken und die Anodenkontaktgebiete 124, das Anodengebiet 123 und das Barrierengebiet 125 bis zu einer Tiefe durchstoßen, die das Driftgebiet 113 erreicht. Ferner enthält das Diodengebiet 104 Säulengebiete 120 des n-Typs zwischen benachbarten Gategräben 130, die sich von der vorderen Oberfläche 150 des Halbleitersubstrats 102 erstrecken und das Anodengebiet 123 bis zu einer Tiefe, die das Barrierengebiet 125 erreicht, durchstoßen, und die konfiguriert sind, elektrisch mit der vorderen Oberflächenelektrode 105 und dem Barrierengebiet 125 verbunden zu sein. In dieser Halbleitereinrichtung 101 sind die Anodenkontaktgebiete 124 und die Säulengebiete 120 voneinander getrennt.
  • Man bemerke, dass ein Puffergebiet 112 des n-Typs an einer hinteren Oberflächenseite des Driftgebiets 113 bereitgestellt ist. Das IGBT-Gebiet 103 enthält ein Kollektorgebiet 111 des p-Typs, das auf einer hinteren Oberflächenseite des Puffergebiets 112 bereitgestellt ist. Das Diodengebiet 104 enthält ein Kathodengebiet 121 des n-Typs, das auf der hinteren Oberflächenseite des Puffergebiets 112 bereitgestellt ist. Eine Gateelektrode 132 und eine Gateisolationsschicht 131 sind in jedem der Gategräben 130 bereitgestellt. Eine Zwischenlagenisolationsschicht 133 ist auf jeder der Gateelektroden 132 bereitgestellt.
  • In der obigen Halbleitereinrichtung 101 kann angenommen werden, dass eine Dichte der Kanäle, die entlang der Gategräben 130 in dem IGBT-Gebiet 103 bereitgestellt sind (Anzahl der Kanäle pro Einheitsfläche des IGBT-Gebiets 103) für einen einfacheren Stromfluss in dem IGBT-Gebiet 103 wächst. Dafür kann eine Konfiguration betrachtet werden, in der Abstände zwischen benachbarten Gategräben 130 in dem IGBT-Gebiet 103 kleiner gemacht werden, um eine Anzahl der Gategräben 130 pro Einheitsfläche des Halbleitersubstrats 102 zu erhöhen, sodass eine Dichte der Gategräben 130 erhöht wird.
  • Beim Bilden der Vielzahl der Gategräben 130 würde ein Erhöhen der Dichte der Gategräben 130 in dem IGBT-Gebiet 130 ein Erhöhen einer Dichte der Gategräben 130 in dem Diodengebiet 104 ebenfalls erfordern, weil die Gategräben 130 in dem IGBT-Gebiet 103 und die Gategräben 130 in dem Diodengebiet 104 in demselben Schritt gebildet werden, weil anderenfalls eine Spannungsfestigkeitsleistung des Diodengebiets 104 abnehmen würde. Mit der erhöhten Dichte der Gategräben 130 in dem Diodengebiet 104 würden Abstände zwischen benachbarten Gategräben 130 in dem Diodengebiet 104 kleiner werden.
  • Wenn die Abstände zwischen benachbarten Gategräben 130 in dem Diodengebiet 104 kleiner werden, werden Gebiete zwischen diesen Gategräben 130 zum Bereitstellen der Säulengebiete 120 kleiner. Ferner werden auch Gebiete zum Bereitstellen der Anodenkontaktgebiete 124 kleiner. Als ein Ergebnis davon werden die Abstände zwischen den Anodenkontaktgebieten 124 und den Säulengebieten 120 beim Bilden der Anodenkontaktgebiete 124 und der Säulengebiete 120 in dem Diodengebiet 104 knapp, und es gibt ein Risiko, dass die Anodenkontaktgebiete 124 und die Säulengebiete 120 überlappen und in Kontakt kommen. Wenn die Anodenkontaktgebiete 124 des p-Typs und die Säulengebiete 120 des n-Typs in Kontakt kommen, werden pn-Übergangsdioden unerwünschterweise durch die Anodenkontaktgebiete 124 und die Säulengebiete 120 gebildet.
  • Wenn die Diode in solch einer Halbleitereinrichtung eingeschaltet wird (wenn eine Spannung angelegt wird, die als eine Vorwärtsspannung für das Diodengebiet 104 wirkt), fließen Löcher in die Säulengebiete 120 aus den Anodenkontaktgebieten 124, die die pn-Übergangsdioden durch den Kontakt damit bilden, und überschüssige Löcher werden in dem Halbleitersubstrat 102 akkumuliert. Wenn solch ein Umstand auftritt, wird eine zusätzliche Zeit dafür benötigt, um die in dem Halbleitersubstrat 102 akkumulierten Löcher zu entladen, wenn die Diode erholt wird (wenn eine Spannung, die als eine Gegenspannung für das Diodengebiet 104 wirkt, angelegt wird), sodass als ein Ergebnis eine Schaltgeschwindigkeit verlangsamt werden kann.
  • Hierin wird eine Technik offenbart, die eine Menge an Löchern, die in einen Säulenbereich aus einem Anodenkontaktbereich fließen, klein halten kann, selbst wenn eine Gategrabendichte erhöht wird.
  • Eine hierin offenbarte Halbleitereinrichtung weist ein Halbleitersubstrat mit einem IGBT-Gebiet und einem Diodengebiet und eine vordere Oberflächenelektrode, die auf einer vorderen Oberfläche des Halbleitersubstrats bereitgestellt ist, auf. Das IGBT-Gebiet weist auf: ein Driftgebiet des n-Typs, ein Barrierengebiet des n-Typs, das auf einer vorderen Oberflächenseite des Driftgebiets bereitgestellt ist, ein Körpergebiet des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets bereitgestellt ist, ein Emittergebiet des n-Typs, das auf einer vorderen Oberflächenseite des Körpergebiets bereitgestellt ist und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode verbunden zu sein, ein Körperkontaktgebiet des p-Typs, das auf der vorderen Oberflächenseite des Körpergebiets an einer Position bereitgestellt ist, die verschieden von einer Position des Emittergebiets ist, wobei das Körperkontaktgebiet des p-Typs eine Verunreinigungskonzentration hat, die höher als eine Verunreinigungskonzentration des Körpergebiets ist, und die konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode verbunden zu sein, eine Vielzahl von Gategräben, die sich von der vorderen Oberfläche des Halbleitersubstrats erstrecken, die das Emittergebiet, das Körpergebiet und das Barrierengebiet durchstoßen und das Driftgebiet erreichen; und ein Säulengebiet des n-Typs, das sich von der vorderen Oberfläche des Halbleitersubstrats zwischen benachbarten Gategräben erstreckt, das Körpergebiet durchstößt und das Barrierengebiet erreicht, und das konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode und dem Barrierengebiet verbunden zu sein. Das Diodengebiet weist auf: ein Driftgebiet des n-Typs, ein Barrierengebiet des n-Typs, das auf einer vorderen Oberflächenseite des Driftgebiets bereitgestellt ist, ein Anodengebiet des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets bereitgestellt ist, ein Anodenkontaktgebiet des p-Typs, das auf zumindest einem Teil einer vorderen Oberflächenseite des Anodengebiets bereitgestellt ist, wobei das Anodenkontaktgebiet des p-Typs die Verunreinigungskonzentration hat, die größer als eine Verunreinigungskonzentration des Anodengebiets ist, und die konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode verbunden zu sein, eine Vielzahl von Gategräben, die sich von der vorderen Oberfläche des Halbleitersubstrats erstrecken, zumindest das Anodengebiet und das Barrierengebiet durchstoßen und das Driftgebiet erreichen, und das Säulengebiet des n-Typs, das sich von der vorderen Oberfläche des Halbleitersubstrats zwischen benachbarten Gategräben erstreckt, das Anodenkontaktgebiet und das Anodengebiet durchstößt und das Barrierengebiet erreicht, und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode und dem Barrierengebiet verbunden zu sein. In einer Aufsicht auf das Halbleitersubstrat enthält das Halbleitersubstrat eine Säulenaußenfläche, an der das Säulengebiet an der vorderen Oberfläche des Halbleitersubstrats außen liegt, eine Säulenkontaktfläche, an der das Säulengebiet in Kontakt mit einer tieferen Seite des Anodenkontaktgebiets ist, und ein Anodenkontaktgebiet, in dem das Anodengebiet in Kontakt mit der tieferen Seite des Anodenkontaktgebiets ist. In einer Richtung, entlang der die Säulenkontaktfläche und die Anodenkontaktfläche ausgerichtet sind, ist eine Breite der Säulenkontaktfläche kleiner als eine Breite der Anodenkontaktfläche.
  • In dieser Halbleitereinrichtung kann in dem Diodengebiet ein Ende des Anodenkontaktgebiets in einer Breitenrichtung in Kontakt mit dem Säulengebiet stehen und das andere Ende kann sich zu den Gategräben erstrecken. Das heißt, das Anodenkontaktgebiet kann über eine ganze Breite des Anodengebiets der vorderen Oberflächenseite bereitgestellt sein.
  • In dieser Halbleitereinrichtung kann ein Gebiet zum Bereitstellen des Anodenkontaktgebiets und des Säulengebiets zwischen benachbarten Gategräben klein sein, weil es dem Anodenkontaktgebiet und dem Säulengebiet erlaubt ist, in Kontakt zu stehen. Deswegen kann eine Dichte der Gategräben durch Erhöhen einer Anzahl der Gategräben erhöht werden.
  • Ferner wird in dieser Halbleitereinrichtung eine pn-Übergangsdiode durch das Anodenkontaktgebiet des p-Typs und das Säulengebiet des n-Typs, die in Kontakt stehen, gebildet. In dieser Halbleitereinrichtung fließen Löcher in das Säulengebiet von dem Anodenkontaktgebiet, das eine pn-Übergangsdiode durch den Kontakt damit bildet, wenn die Diode eingeschaltet ist (wenn eine Spannung, die als eine Vorwärtsspannung für das Diodengebiet wirkt, angelegt wird). Bei dieser Gelegenheit kann eine Kontaktfläche des Anodenkontaktgebiets und des Säulengebiets klein gemacht werden, weil gemäß der obigen Konfiguration die Breite des Säulenkontaktgebiets, an dem das Säulengebiet in Kontakt mit der tieferen Seite des Anodenkontaktgebiets steht, kleiner als die Breite des Anodenkontaktgebiets ist, an dem das Anodengebiet in Kontakt mit der tieferen Seite des Anodenkontaktgebiets steht. Aufgrund dessen kann eine Menge der Löcher, die in das Säulengebiet von dem Anodenkontaktgebiet fließen, klein gehalten werden. Entsprechend der obigen Halbleitereinrichtung kann die Menge der Löcher, die in das Säulengebiet von dem Anodenkontaktgebiet fließen, klein gehalten werden, selbst wenn die Dichte der Gategräben erhöht wird.
  • Als ein Ergebnis des obigen werden keine überschüssigen Löcher in dem Halbleitersubstrat akkumuliert, sodass eine Zeit, die benötigt wird, um die in dem Halbleitersubstrat akkumulierten Löcher zu entladen, wenn die Diode erholt wird (wenn eine Spannung, die als eine Gegenspannung für das Diodengebiet wirkt, angelegt wird) kurz wird, was als ein Ergebnis eine Schaltgeschwindigkeit schnell machen kann.
  • 1 ist ein Querschnittsdiagramm einer Halbleitereinrichtung eines ersten Ausführungsbeispiels;
  • 2 ist ein Querschnittsdiagramm eines primären Teils II der 1;
  • 3 ist ein Diagramm, das ein Verunreinigungskonzentrationsprofil an einem III-III Querschnitt in 2 angibt;
  • 4 ist ein Diagramm, bei dem das Halbleitersubstrat der 2 in einer Aufsicht gesehen wird;
  • 5 ist ein Querschnittsdiagramm eines primären Teils V der 2;
  • 6 ist ein Diagramm, das das Verunreinigungskonzentrationsprofil an einem VI-VI Querschnitt in 2 angibt;
  • 7 ist ein Querschnittsdiagramm einer Halbleitereinrichtung eines zweiten Ausführungsbeispiels;
  • 8 ist ein Querschnittsdiagramm eines primären Teils einer Halbleitereinrichtung eines dritten Ausführungsbeispiels;
  • 9 ist ein Diagramm, das ein Beispiel des Verunreinigungskonzentrationsprofils angibt;
  • 10 ist ein Querschnittsdiagramm einer Halbleitereinrichtung eines weiteren Ausführungsbeispiels; und
  • 11 ist ein Querschnittsdiagramm einer herkömmlichen Halbleitereinrichtung.
  • Wie in 1 gezeigt, weist eine Halbleitereinrichtung 1 eines ersten Ausführungsbeispiels ein Halbleitersubstrat 2, eine vordere Oberflächenelektrode 5, die auf einer vorderen Oberfläche 50 des Halbleitersubstrats 2 bereitgestellt ist, und eine hintere Oberflächenelektrode 6, die an einer hinteren Oberfläche 60 des Halbleitersubstrats 2 bereitgestellt ist, auf.
  • Das Halbleitersubstrat 2 weist ein IGBT-Gebiet 3 und ein Diodengebiet 4 auf. Das IGBT-Gebiet 3 und das Diodengebiet 4 sind einander benachbart bereitgestellt. Das IGBT-Gebiet 3 und das Diodengebiet 4 sind auf dem gleichen einzelnen Halbleitersubstrat 2 bereitgestellt. Das IGBT-Gebiet 3 und das Diodengebiet 4 sind so bereitgestellt, dass sie in einer lateralen Richtung (x-Richtung) ausgerichtet sind. Halbleiterelemente sind in dem Halbleitersubstrat 2 bereitgestellt. Ein IGBT (bipolarer Transistor mit isoliertem Gate) ist in dem IGBT-Gebiet 3 des Halbleitersubstrats 2 bereitgestellt. Eine FWD (freilaufende Diode) ist in dem Diodengebiet 4 des Halbleitersubstrats 2 bereitgestellt. Der IGBT und die FWD sind in einem umgekehrt parallelen Zustand bereitgestellt. Dadurch wird ein RC-IGBT (umgekehrt leitender bipolarer Transistor mit isoliertem Gate) bereitgestellt.
  • Die vordere Oberflächenelektrode 5 und die hintere Oberflächenelektrode 6 sind z.B. aus einem oder mehreren Metallen wie z.B. Aluminium (Al), Aluminiumsilizid (AlSi), Titan (Ti), Nickel (Ni), Gold (Au) und ähnlichem konfiguriert. Die vordere Oberflächenelektrode 5 bedeckt die vordere Oberfläche 50 des Halbleitersubstrats 2. Die hintere Oberflächenelektrode 6 bedeckt die hintere Oberfläche 60 des Halbleitersubstrats 2. Die vordere Oberflächenelektrode 5 und die hintere Oberflächenelektrode 6 sind sowohl über dem IGBT-Gebiet 3 als auch über dem Diodengebiet 4 des Halbleitersubstrats 2 bereitgestellt.
  • Das IGBT-Gebiet 3 des Halbleitersubstrats 2 weist ein Kollektorgebiet 11, ein Puffergebiet 12, ein Driftgebiet 13, ein Barrierengebiet 15, ein Körpergebiet 16, Emittergebiete 17 und Körperkontaktgebiete 18 in dieser Reihenfolge von einer Seite der hinteren Oberfläche 60 zu einer Seite der vorderen Oberfläche 50 auf. Ferner weist das Diodengebiet 4 des Halbleitersubstrats 2 ein Kathodengebiet 21, ein Puffergebiet 12, ein Driftgebiet 13, ein Barrierengebiet 25, ein Anodengebiet 23 und Anodenkontaktgebiete 24 in dieser Reihenfolge von der Seite der hinteren Oberfläche 60 zu der Seite der vorderen Oberfläche 50 auf. Das Puffergebiet 12 und das Driftgebiet 13 sind gemeinsam für das IGBT-Gebiet 3 und das Diodengebiet 4 bereitgestellt. Ferner weist das Halbleitersubstrat 2 eine Vielzahl von Säulengebieten 20 auf. Ferner weist das Halbleitersubstrat 2 eine Vielzahl von Gategräben 30 auf.
  • (IGBT-Gebiet 3)
  • Das Kollektorgebiet 11 ist ein Gebiet des p-Typs. Das Kollektorgebiet 11 hat eine hohe Verunreinigungskonzentration. Das Kollektorgebiet 11 ist auf einer hinteren Oberflächenseite des Puffergebiets 12 bereitgestellt. Das Kollektorgebiet 11 ist in einer Fläche bereitgestellt, die an der hinteren Oberfläche 60 des Halbleitersubstrats 2 außen liegt. Das Kollektorgebiet 11 steht in ohmschem Kontakt mit der hinteren Oberflächenelektrode 6. Das Kollektorgebiet 11 ist so konfiguriert, dass es elektrisch mit der hinteren Oberflächenelektrode 6 verbunden ist.
  • Das Puffergebiet 12 ist ein Gebiet des n-Typs. Das Puffergebiet 12 ist auf einer vorderen Oberflächenseite des Kollektorgebiets 11 bereitgestellt. Das Puffergebiet 12 ist zwischen dem Kollektorgebiet 11 und dem Driftgebiet 13 bereitgestellt.
  • Das Driftgebiet 13 ist ein Gebiet des n-Typs. Eine Verunreinigungskonzentration des Driftgebiets 13 ist niedriger als eine Verunreinigungskonzentration des Puffergebiets 12. Das Driftgebiet 13 ist auf einer vorderen Oberflächenseite des Puffergebiets 12 bereitgestellt. Das Driftgebiet 13 ist zwischen dem Puffergebiet 12 und dem Barrierengebiet 15 bereitgestellt.
  • Das Barrierengebiet 15 ist ein Gebiet des n-Typs. Eine Verunreinigungskonzentration des Barrierengebiets 15 ist höher als die Verunreinigungskonzentration des Driftgebiets 13. Das Barrierengebiet 15 ist auf einer vorderen Oberflächenseite des Driftgebiets 13 bereitgestellt. Das Barrierengebiet 15 ist zwischen dem Driftgebiet 13 und dem Körpergebiet 16 bereitgestellt. Enden des Barrierengebiets 15 in einer lateralen Richtung (x-Richtung) stehen in Kontakt mit entsprechenden Gategräben 30.
  • Das Körpergebiet 16 ist ein Gebiet des p-Typs. Eine Verunreinigungskonzentration des Körpergebiets 16 ist niedriger als die Verunreinigungskonzentration des Kollektorgebiets 11. Das Körpergebiet 16 ist auf einer vorderen Oberflächenseite des Barrierengebiets 15 bereitgestellt. Das Körpergebiet 16 ist zwischen dem Barrierengebiet 15 und den Emittergebieten 17 so wie den Körperkontaktgebieten 18 bereitgestellt. Das Körpergebiet 16 ist in einer Fläche bereitgestellt, die in Kontakt mit den Gategräben 30 steht. Wenn Gateelektrode 32 innerhalb der Gategräben 30 auf ein Einschaltpotenzial gebracht werden, wird ein Kanal in dem Körpergebiet 16, das benachbart zu jedem der Gategräben 30 ist, gebildet.
  • Die Emittergebiete 17 sind Gebiete des n-Typs. Eine Verunreinigungskonzentration der Emittergebiete 17 ist höher als die Verunreinigungskonzentration des Barrierengebiets 15. Die Emittergebiete 17 sind auf einer vorderen Oberflächenseite des Körpergebiets 16 bereitgestellt. Die Emittergebiete 17 sind in Flächen bereitgestellt, die in Kontakt mit den Gategräben 30 stehen. Die Emittergebiete 17 sind jeweils in einer Inselform in einer Fläche gebildet, die an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt. Die Emittergebiete 17 stehen in ohmschem Kontakt mit der vorderen Oberflächenelektrode 5. Die Emittergebiete 17 sind so konfiguriert, dass sie elektrisch mit der vorderen Oberflächenelektrode 5 verbunden sind.
  • Die Körperkontaktgebiete 18 sind Gebiete des p-Typs. Eine Verunreinigungskonzentration der Körperkontaktgebiete 18 ist höher als die Verunreinigungskonzentration des Körpergebiets 16. Die Körperkontaktgebiete 18 sind auf der vorderen Oberflächenseite des Körpergebiets 16 bereitgestellt. Die Körperkontaktgebiete 18 sind an Positionen bereitgestellt, die verschieden von denen der Emittergebiete 17 sind. Die Körperkontaktgebiete 18 sind jeweils in einer Inselform in der Fläche bereitgestellt, die an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt. Die Körperkontaktgebiete 18 stehen in ohmschem Kontakt mit der vorderen Oberflächenelektrode 5. Die Körperkontaktgebiete 18 sind so konfiguriert, dass sie elektrisch mit der vorderen Oberflächenelektrode 5 verbunden sind.
  • (Diodengebiet 4)
  • Das Kathodengebiet 21 ist ein Gebiet des n-Typs. Eine Verunreinigungskonzentration des Kathodengebiets 21 ist größer als eine Verunreinigungskonzentration des Puffergebiets 12. Das Kathodengebiet 21 ist auf einer hinteren Oberflächenseite des Puffergebiets 12 bereitgestellt. Das Kathodengebiet 21 ist in einer Fläche bereitgestellt, die an der hinteren Oberfläche 60 des Halbleitersubstrats 2 außen liegt. Das Kathodengebiet 21 steht in ohmschem Kontakt mit der hinteren Oberflächenelektrode 6. Das Kathodengebiet 21 ist so konfiguriert, dass es elektrisch mit der hinteren Oberflächenelektrode 6 verbunden ist.
  • Das Puffergebiet 12 ist ein Gebiet des n-Typs. Das Puffergebiet 12 ist auf einer vorderen Oberflächenseite des Kathodengebiets 21 bereitgestellt. Das Puffergebiet 12 ist zwischen dem Kathodengebiet 21 und dem Driftgebiet 13 bereitgestellt. Das Driftgebiet 13 ist zwischen dem Puffergebiet 12 und dem Barrierengebiet 25 bereitgestellt. Das Puffergebiet 12 und das Driftgebiet 13 sind sowohl über dem IGBT-Gebiet 3 als auch dem Diodengebiet 4 bereitgestellt.
  • Das Barrierengebiet 25 ist ein Gebiet des n-Typs. Eine Verunreinigungskonzentration des Barrierengebiets 25 ist größer als die Verunreinigungskonzentration des Driftgebiets 13. Das Barrierengebiet 25 ist auf einer vorderen Oberflächenseite des Driftgebiets 13 bereitgestellt. Das Driftgebiet 13 ist zwischen dem Puffergebiet 12 und dem Barrierengebiet 25 bereitgestellt. Das Barrierengebiet 25 ist zwischen dem Driftgebiet 13 und dem Anodengebiet 23 bereitgestellt. Enden des Barrierengebiets 25 in der lateralen Richtung (x-Richtung) stehen in Kontakt mit entsprechenden Gategräben 30.
  • Das Anodengebiet 23 ist ein Gebiet des p-Typs. Eine Verunreinigungskonzentration des Anodengebiets 23 ist gleich der Verunreinigungskonzentration des Körpergebiets 16. Das Anodengebiet 23 ist auf einer vorderen Oberflächenseite des Barrierengebiets 25 bereitgestellt. Das Anodengebiet 23 ist zwischen dem Barrierengebiet 25 und den Anodenkontaktgebieten 24 bereitgestellt. Das Anodengebiet 23 ist in einer Fläche bereitgestellt, die in Kontakt mit den Gategräben 30 steht.
  • Die Anodenkontaktgebiete 24 sind Gebiete des p-Typs. Eine Verunreinigungskonzentration der Anodenkontaktgebiete 24 ist größer als die Verunreinigungskonzentration des Anodengebiets 23. Die Anodenkontaktgebiete 24 sind auf einer vorderen Oberflächenseite des Anodengebiets 23 bereitgestellt. Die Anodenkontaktgebiete 24 sind in einer Inselform in einer Fläche bereitgestellt, die an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt. Die Anodenkontaktgebiete 24 stehen in ohmschem Kontakt mit der vorderen Oberflächenelektrode 5. Die Anodenkontaktgebiete 24 sind so konfiguriert, dass sie elektrisch mit der vorderen Oberflächenelektrode 5 verbunden sind.
  • Wie in 2 gezeigt, ist jedes Anodenkontaktgebiet 24 so geformt, dass seine Breite in einer Richtung, entlang der das IGBT-Gebiet 3 und das Diodengebiet 4 ausgerichtet sind (x-Richtung), kleiner an Positionen wird, die hin zu einer tieferen Seite entlang einer Tiefenrichtung (z-Richtung) des Halbleitersubstrats 2 weiter entfernt von der oberen Oberfläche 50 des Halbleitersubstrats 2 sind. In jedem Anodenkontaktgebiet 24 ist die Breite an einem unteren Ende 242 in der x-Richtung kleiner als die Breite eines oberen Endes 241 in der x-Richtung.
  • Wie in 3 gezeigt, ändert sich die Verunreinigungskonzentration von jedem Anodenkontaktgebiet 24 allmählich entlang der Tiefenrichtung (z-Richtung) des Halbleitersubstrats 2. Die Verunreinigungskonzentration von jedem Anodenkontaktgebiet 24 fällt allmählich hin zu der tieferen Seite entlang der Tiefenrichtung (z-Richtung) des Halbleitersubstrats 2, sodass sie niedriger an Positionen ist, die weiter weg von der vorderen Oberfläche 50 des Halbleitersubstrats 2 sind. Die Verunreinigungskonzentration der unteren Enden 242 der Anodenkontaktgebiete 24 ist niedriger als die Verunreinigungskonzentration der oberen Enden 241 der Anodenkontaktgebiete 24. Jedoch ist die Verunreinigungskonzentration der unteren Enden 242 der Anodenkontaktgebiete 24 größer als die Hälfte der Verunreinigungskonzentration der oberen Enden 241 der Anodenkontaktgebiete 24.
  • Wie in 1 gezeigt, ist die Vielzahl der Gategräben 30 mit regelmäßigen Abständen entlang der x-Richtung bereitgestellt. Die Gategräben 30 erstrecken sich von der vorderen Oberfläche 50 des Halbleitersubstrats 2 hin zu einer Seite der hinteren Oberfläche 60 (in der z-Richtung). In dem IGBT-Gebiet 3 erstrecken sich die Gategräben 30 von der vorderen Oberfläche 50 des Halbleitersubstrats 2 zu einer Tiefe, die die Emittergebiete 17, das Körpergebiet 16 und das Barrierengebiet 15 durchstößt, und erreicht das Driftgebiet 13. In dem Diodengebiet 4 erstrecken sich die Gategräben 30 von der vorderen Oberfläche 50 des Halbleitersubstrats 2 zu einer Tiefe, die das Anodengebiet 23 und das Barrierengebiet 25 durchstößt und erreicht das Driftgebiet 13. Die Gateelektrode 32 und eine Gateisolationsschicht 31 sind innerhalb von jedem Gategraben 30 bereitgestellt.
  • Die Gateelektroden 32 sind innerhalb der Gategräben 30 untergebracht. Die Gateelektrode 32 sind auf inneren Seiten verglichen mit den Gateisolationsschichten 31 untergebracht. Die Gateelektroden 32 sind z.B. aus Aluminium (Al) oder Polysilizium (Poly-Si) konfiguriert. Eine Zwischenlagenisolationsschicht 33 ist auf jeder Gateelektrode 32 angeordnet. Die Zwischenlagenisolationsschichten 33 isolieren die Gateelektroden 32 von der vorderen Oberflächenelektrode 5.
  • Die Gateisolationsschichten 31 sind z.B. aus Siliziumoxid (SiO2) konfiguriert. Die Gateisolationsschichten 31 bedecken innere Oberflächen der Gategräben 30. Jede Gateisolationsschicht 31 ist zwischen der entsprechenden Gateelektrode 32 und dem Halbleitersubstrat 2 angebracht. Die Gateisolationsschichten 31 isolieren die Gateelektroden 32 von dem Halbleitersubstrat 2.
  • Die Säulengebiete 20 sind zwischen benachbarten Gategräben 30 bereitgestellt. Die Säulengebiete 20 sind Gebiete des n-Typs. Eine Verunreinigungskonzentration der Säulengebiete 20 ist gleich den Verunreinigungskonzentrationen der Barrierengebiete 15, 25. Die Verunreinigungskonzentration der Säulengebiete 20 ist höher als die Verunreinigungskonzentration des Driftgebiets 13. In dem IGBT-Bereich 3 erstrecken sich die Säulengebiete 20 von der vorderen Oberfläche 50 des Halbleitersubstrats 2 zu einer Position, die die Körperkontaktgebiete 18 und das Körpergebiet 16 durchstößt und erreicht das Barrierengebiet 15. In dem Diodengebiet 4 erstrecken sich die Säulengebiete 20 von der vorderen Oberfläche 50 des Halbleitersubstrats 2 zu einer Position, die die Anodenkontaktgebiete 24 und das Anodengebiet 23 durchstößt und erreicht das Barrierengebiet 25. Jedes der Säulengebiete 20 ist mit der vorderen Oberflächenelektrode 5 und seinem entsprechenden Barrierengebiet 15 oder 25 verbunden. Die Säulengebiete 20 stehen in Schottky-Kontakt mit der vorderen Oberflächenelektrode 5. Jedes der Säulengebiete 20 ist so konfiguriert, dass es elektrisch mit der vorderen Oberflächenelektrode 5 und seinem entsprechenden Barrierengebiet 15 oder 25 verbunden ist.
  • Wie in 2 gezeigt, steht ein Teil von jedem Säulengebiet 20 in Kontakt mit seinen entsprechenden Anodenkontaktgebieten 24 und ein anderer Teil von jedem Säulengebiet 20 steht in Kontakt mit dem Anodengebiet 23. Ferner steht ein Teil von jedem Anodenkontaktgebiet 24 in Kontakt mit dem entsprechenden Säulengebiet 20 und ein andere Teil von jedem Anodenkontaktgebiet 24 steht in Kontakt mit dem Anodengebiet 23. Der eine Teil von jedem Anodenkontaktgebiet 24 steht hin zu seiner entsprechenden Säulengebietsseite 20 vor und der andere Teil des Anodenkontaktgebiets 24 steht hin zu dem Anodengebiet 23 vor. Grenzflächen 71 zwischen den Anodenkontaktgebieten 24 und den Säulengebieten 22 sind gekrümmt. Die Grenzflächen 71 erstrecken sich primär in der Tiefenrichtung (vertikalen Richtung) des Halbleitersubstrats 2.
  • Wie in 4 gezeigt, enthält das Halbleitersubstrat 2, wenn das Halbleitersubstrat 2 in seiner Aufsicht gesehen wird, Säulenaußenflächen 41, an denen jeweils das Säulengebiet 20 die vordere Oberfläche 50 des Halbleitersubstrats 2 erreicht hat, Säulenkontaktflächen 42, an denen jeweils das Säulengebiet 20 in Kontakt mit einer tieferen Seite des entsprechenden Anodenkontaktgebiets 24 steht, und Anodenkontaktflächen 43, an denen jeweils das Anodengebiet 23 in Kontakt mit der tieferen Seite des entsprechenden Anodenkontaktgebiets 24 steht. Zwischen den benachbarten Gategräben 30 sind eine Säulenaußenfläche 41 und zwei Säulenkontaktflächen 42 und zwei Anodenkontaktflächen 43 in der Richtung ausgerichtet, entlang der die Vielzahl der Gategräben ausgerichtet ist (x-Richtung). In der x-Richtung sind die Säulenaußenfläche 41 und die Säulenkontaktflächen 42 benachbart und die Säulenkontaktflächen 42 und die Anodenkontaktflächen 43 sind jeweils benachbart.
  • Wenn der Abschnitt zwischen den benachbarten Gategräben 30 auf der vorderen Oberfläche 50 des Halbleitersubstrats 2 angeschaut wird, ist die Säulenaußenfläche 41 an einer Seite des Säulengebiets 20 bezogen auf Grenzen b1 zwischen dem Säulengebiet 20 und dem Anodenkontaktgebiet 24 positioniert. Die Säulenkontaktflächen 42 sind auf einer Seite des Anodenkontaktgebiets 24 bezogen auf die Grenzen b1 zwischen dem Säulengebiet 20 und dem Anodenkontaktgebiet 24 positioniert. Ferner sind, wenn eine Position, die tiefer als die vordere Oberfläche 50 des Halbleitersubstrats 2 angeschaut wird, die Säulenkontaktflächen 42 auf der Seite des Säulengebiets 20 bezogen auf Grenzen b2 zwischen dem Säulengebiet 20 und dem Anodengebiet 23 positioniert. Die Anodenkontaktflächen 43 sind auf der Seite des Anodengebiets 23 bezogen auf die Grenzen b2 zwischen dem Säulengebiet 20 und dem Anodengebiet 23 positioniert. Ferner sind, wenn die vordere Oberfläche 50 des Halbleitersubstrats 2 angeschaut wird, die Anodenkontaktflächen 43 auf einer Seite des Anodenkontaktgebiets 24 bezogen auf Grenzen b3 zwischen dem Anodenkontaktgebiet 24 und dem Anodengebiet 23 positioniert. Das Anodengebiet 23, das Anodenkontaktgebiet 24, das Säulengebiet 20 und die Gategräben 30 erstrecken sich parallel in einer y-Richtung.
  • In der Richtung, entlang der die Säulenaußenflächen 41, die Säulenkontaktflächen 42 und die Anodenkontaktflächen 43 ausgerichtet sind (x-Richtung), ist eine Breite w42 der Säulenkontaktfläche 42 kleiner als eine Breite w41 der Säulenaußenfläche 41. Ferner ist in der x-Richtung die Breite w42 der Säulenkontaktfläche 42 kleiner als eine Breite w43 der Anodenkontaktfläche 43. Wenn die Breite w41 der Säulenaußenfläche 41, die Breite w42 der Säulenkontaktfläche 42 und die Breite w43 der Anodenkontaktfläche 43 verglichen werden, können sowohl die vordere Oberfläche 50 des Halbleitersubstrats 2 als auch die Position, die tiefer als die vordere Oberfläche 50 ist, angeschaut werden, um den Vergleich zu machen.
  • Ferner nimmt, wie in 5 gezeigt, jede Säulenkontaktfläche 42 an ihren Positionen, die weiter weg von der vorderen Oberfläche 50 des Halbleitersubstrats 2 in der Tiefenrichtung des Halbleitersubstrats 2 sind, ab. Die Breite von jeder Säulenkontaktfläche 42 ist in der Richtung reduziert, entlang der die Säulenkontaktfläche 42 und die Anodenkontaktfläche 43 ausgerichtet sind (x-Richtung). Eine Breite w422 eines unteren Endes 422 der Säulenkontaktfläche 42 ist kleiner als eine Breite w421 eines oberen Endes 421 der Säulenkontaktfläche 42. Jedoch ist die Breite w422 des unteren Endes 422 der Säulenkontaktfläche 42 größer als die Hälfte der Breite w421 eines oberen Endes 421 der Säulenkontaktfläche 42.
  • Jedes Säulengebiet 20 weist eine Fläche 44 reduzierter Konzentration auf. Die Flächen 44 reduzierter Konzentration sind an oberen Enden der Säulengebiete 20 bereitgestellt. Die Flächen 44 reduzierter Konzentration sind in der Fläche, die an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt, bereitgestellt. Wie in 6 gezeigt, ändert sich die Verunreinigungskonzentration der Säulengebiete 20 allmählich entlang der Tiefenrichtung des Halbleitersubstrats 2 (z-Richtung). In jeder Fläche 44 reduzierter Konzentration nimmt die Verunreinigungskonzentration des Säulengebiets 20 allmählich an Positionen, die weiter von der vorderen Oberfläche 50 des Halbleitersubstrats 2 in der Tiefenrichtung des Halbleitersubstrats 2 entfernt sind, ab (z-Richtung). Eine Peakposition der Verunreinigungskonzentration von jedem Säulengebiet 20 ist an einer tieferen Position als die Fläche 44 reduzierter Konzentration lokalisiert. Die Peakpositionen der Verunreinigungskonzentration der Säulengebiete 20 sind an tieferen Positionen als die unteren Enden 242 der Anodenkontaktgebiete 24 lokalisiert.
  • Als nächstes wird ein Betrieb der mit der obigen Konfiguration versehenen Halbleitereinrichtung beschrieben. Wenn die Halbleitereinrichtung 1 zu verwenden ist, wird eine Spannung, die es ermöglicht, dass die hintere Oberflächenelektrode 6 positiv geladen wird (d.h., eine Spannung, die als eine Vorwärtsspannung für das IGBT-Gebiet 3 wirkt), zwischen der vorderen Oberflächenelektrode 5 und der hinteren Oberflächenelektrode 6 angelegt. Ferner wird ein Einschaltpotenzial (ein Potenzial, das gleich oder größer als ein Potenzial ist, das benötigt wird, um Kanäle in dem Körpergebiet 16 zu erzeugen) an die Gateelektroden 32 angelegt. Aufgrund dessen wird der IGBT der Halbleitereinrichtung 1 eingeschaltet.
  • Wenn der IGBT der Halbleitereinrichtung 1 eingeschaltet wird, werden die Kanäle in den Bereichen des Körpergebiets 16 gebildet, die in Kontakt mit den Gategräben 30 stehen. Dann fließen Elektroden von der vorderen Oberflächenelektrode 5 zu dem Driftgebiet 13 durch die Emittergebiete 17, die in dem Körpergebiet 16 gebildeten Kanäle und das Barrierengebiet 15. Danach fließen Elektronen zu der hinteren Oberflächenelektrode 6 über das Puffergebiet 12 und das Kollektorgebiet 11. Ferner fließen Löcher von der hinteren Oberflächenelektrode 6 zu der vorderen Oberflächenelektrode 5 durch das Kollektorgebiet 11, das Puffergebiet 12, das Driftgebiet 13, das Barrierengebiet 15, das Körpergebiet 16, und die Körperkontaktgebiete 18.
  • Wenn als nächstes das Potenzial der Gateelektroden 32 von dem Einschaltpotenzial zu einem Ausschaltpotenzial geschaltet wird, verschwinden die Kanäle, die in dem Körpergebiet 16 gebildet waren. Aufgrund dessen wird der IGBT der Halbleitereinrichtung 1 ausgeschaltet. Ferner wird eine Spannung, die es ermöglicht, dass die vordere Oberflächenelektrode 5 positiv geladen ist, (d.h., eine Spannung, die als eine Vorwärtsspannung für das Diodengebiet 4 wirkt) zwischen der vorderen Oberflächenelektrode 5 und der hinteren Oberflächenelektrode 6 angelegt. Aufgrund dessen wird die Diode (FWD) der Halbleitereinrichtung 1 eingeschaltet. Wenn die Diode (FWD) eingeschaltet wird, fließen Löcher von der vorderen Oberflächenelektrode 5 zu der hinteren Oberflächenelektrode 6 durch die Anodenkontaktgebiete 24, das Anodengebiet 23, das Barrierengebiet 25, das Driftgebiet 13, das Puffergebiet 12, und das Kathodengebiet 21. Ferner fließen die Elektronen von der hinteren Oberflächenelektrode 6 zu der vorderen Oberflächenelektrode 5 durch das Kathodengebiet 21, das Puffergebiet 12, das Driftgebiet 13, das Barrierengebiet 25, das Anodengebiet 23 und die Anodenkontaktgebiete 24.
  • Danach wird die Spannung, die es ermöglicht, dass die hintere Oberflächenelektrode 6 positiv geladen wird (d.h., eine Spannung, die als eine Gegenspannung für das Diodengebiet 4 wirkt (eine Spannung, die als die Vorwärtsspannung für das IGBT-Gebiet 3 wirkt)) zwischen der vorderen Oberflächenelektrode 5 und der hinteren Elektrode 6 angelegt. Aufgrund dessen erholt sich die Diode (FWD) der Halbleitereinrichtung 1. Wenn die Diode (FWD) erholt wird, werden die Löcher, die in dem Diodengebiet 4 des Halbleitersubstrats 2 akkumuliert wurden, zu der vorderen Oberflächenelektrode 5 entladen und die Elektronen werden zu der hinteren Oberflächenelektrode 6 entladen.
  • Aus der obigen Beschreibung wird klar, dass das Halbleitersubstrat 2 in der Halbleitereinrichtung 1 in der Aufsicht auf das Halbleitersubstrat 2 die Säulenaußenflächen 41, in denen jeweils das Säulengebiet 20 an der vorderen Oberfläche 50 des Halbleitersubstrats 2 außen liegt, die Säulenkontaktflächen 42, in denen jeweils das Säulengebiet 20 in Kontakt mit der tieferen Seite des entsprechenden Anodenkontaktgebiets 24 ist, und die Anodenkontaktflächen 43, in denen jeweils das Anodengebiet 23 in Kontakt mit der tieferen Seite von einer der Anodenkontaktgebiete 24 ist, enthält. Ferner ist die Breite w42 der Säulenkontaktflächen 42 kleiner als die Breite w43 der Anodenkontaktflächen 43 in der Richtung, entlang der die Säulenkontaktflächen 42 und die Anodenkontaktflächen 43 ausgerichtet sind. Entsprechend solch einer Konfiguration können die Gebiete zum Bereitstellen der Anodenkontaktgebiete 24 und der Säulengebiete 20 kleiner gemacht werden, weil die Anodenkontaktgebiete 24 und die Säulengebiete 20 nicht getrennt sind sondern in Kontakt stehen. Aufgrund dessen können die Abstände zwischen den benachbarten Gategräben 30 kleiner gemacht werden und die Anzahl der Gategräben, die auf dem Halbleitersubstrat 2 bereitzustellen ist, kann erhöht werden. Dadurch kann die Anzahl der Gategräben 30 pro Einheitsfläche des Halbleitersubstrats 2 erhöht werden, um so eine Dichte der Gategräben 30 darauf zu erhöhen.
  • Ferner werden in der obigen Halbleitereinrichtung 1 die pn-Übergangsdioden durch die Anodenkontaktgebiete 24 des p-Typs und die Säulengebiete 20 des n-Typs, die in Kontakt stehen, gebildet. In der Halbleitereinrichtung 1 fließen, wenn die Diode (FWD) eingeschaltet wird (wenn die Spannung, die als eine Vorwärtsspannung für das Diodengebiet 4 angelegt wird) nicht nur die Löcher von der vorderen Oberflächenelektrode 5 zu der hinteren Oberflächenelektrode 6 durch die Anodenkontaktgebiete 24, das Anodengebiet 23, das Barrierengebiet 25, das Driftgebiet 13, das Puffergebiet 12 und das Kathodengebiet 21, wie vorher erwähnt, sondern die Löcher fließen auch von der vorderen Oberflächenelektrode 5 zu der hinteren Oberflächenelektrode 6 durch die Anodenkontaktgebiete 24, die Säulengebiete 20, das Barrierengebiet 25, das Driftgebiet 13, das Puffergebiet 12 und das Kathodengebiet 21. Das heißt, wenn die Diode (FWD) eingeschaltet wird, fließen die Löcher von den Anodenkontaktgebieten 24 des p-Typs in die Säulengebiete 20 des n-Typs. Bei dieser Gelegenheit ist gemäß der obigen Konfiguration die Breite w42 der Säulenkontaktflächen 42, wo die Säulengebiete 20 in Kontakt mit den tieferen Seiten der Anodenkontaktgebiete 24 stehen, kleiner als die Breite w43 der Anodenkontaktflächen 43, wo das Anodengebiet 23 in Kontakt mit den tieferen Seiten der Anodenkontaktgebiete 24 steht. Aufgrund dessen können die Kontaktflächen zwischen den Anodenkontaktgebieten 24 und den Säulengebieten 20 verglichen mit den Kontaktflächen zwischen den Anodenkontaktgebieten 24 und dem Anodengebiet 23 klein gehalten werden. Aufgrund dessen kann eine Menge an Löchern, die von den Anodenkontaktgebieten 24 zu den Säulengebieten 20 fließen, kleiner gemacht werden als eine Menge an Löchern, die von den Anodenkontaktgebieten 24 zu dem Anodengebiet 23 fließen. Entsprechend kann die Menge der Löcher, die von den Anodenkontaktgebieten 24 in die Säulengebiete 20 fließen, klein gehalten werden. Gemäß dem obigen kann mit der oben erwähnten Halbleitereinrichtung 1 die Menge der Löcher, die aus den Anodenkontaktgebieten 24 in die Säulengebiete 20 fließen klein gehalten werden, selbst wenn die Dichte der Gategräben 30 erhöht wird.
  • Als ein Ergebnis kann die Zeit, die dafür benötigt wird, dass die Löcher, die in dem Halbleitersubstrat 2 akkumuliert wurden, an die vordere Oberflächenelektrode 5 entladen werden, wenn die Diode erholt wird, verkürzt werden, weil keine überschüssigen Löcher akkumuliert werden, wenn die Diode (FWD) eingeschaltet ist. Entsprechend kann die Schaltgeschwindigkeit erhöht werden.
  • Ferner wird in der Halbleitereinrichtung 1, wenn eine Spannung zwischen der vorderen Oberflächenelektrode 5 und der hinteren Oberflächenelektrode 6 angelegt wird, eine Spannung in der Tiefenrichtung des Halbleitersubstrats 2 (vertikale Richtung) angelegt. Bei dieser Gelegenheit passen eine Spannungsanlegerichtung und eine Richtung, entlang der die Grenzflächen 71 orientiert sind, zusammen, wenn die Grenzfläche 71 der Anodenkontaktgebiete 24 und der Säulengebiete 20 entlang der Tiefenrichtung des Halbleitersubstrats 2 (vertikale Richtung) orientiert ist, sodass als ein Ergebnis davon die Löcher einfach von den Anodenkotaktgebieten 24 zu den Säulengebieten 20 fließen. Jedoch wird gemäß der obigen Konfiguration ein Neigungswinkel der Grenzflächen 71 der Anodenkontaktgebiete 24 und der Säulengebiete 20 groß, weil ein Unterschied zwischen der Breite w422 an den unteren Enden 422 der Säulenkontaktgebiete 42 und der Breite w421 der oberen Enden 421 der Säulenkontaktflächen 42 dadurch klein wird, dass die Breite w422 der unteren Enden 422 der Säulenkontaktflächen 42 größer als die Hälfte der Breite w421 der oberen Enden 421 der Säulenkontaktgebiete 42 ist, und die Grenzflächen 71 werden in einer Richtung entlang der vorderen Oberfläche 50 des Halbleitersubstrats 2 (laterale Richtung) orientiert. Aufgrund dessen fließen, selbst wenn eine Spannung in der Tiefenrichtung des Halbleitersubstrats 2 angelegt wird, die Löcher weniger wahrscheinlich von den Anodenkontaktgebieten 24 zu den Säulengebieten 20, weil die Spannungsanlegerichtung und die Richtung, entlang der die Grenzflächen 71 orientiert sind, verschieden sind. Dadurch kann die Menge der Löcher, die aus den Anodenkontaktgebieten 24 zu den Säulengebieten 20 fließen, weiter klein gehalten werden.
  • Ferner wird in der obigen Halbleitereinrichtung 1 die Verunreinigungskonzentration des p-Typs an den unteren Enden 242 der Anodenkontaktgebiete 24 größer gemacht als die Hälfte der Verunreinigungskonzentration des p-Typs an den oberen Enden 241 der Anodenkontaktgebiete 24. Aufgrund dessen wird eine Differenz in der Breite der unteren Enden 242 und der Breite der oberen Enden 241 der Anodenkontaktgebiete 24 nach der thermischen Diffusion klein, weil die Differenz in der Verunreinigungskonzentration zwischen den unteren Enden 242 und den oberen Enden 241 der Anodenkontaktgebiete 24 klein wird. Als ein Ergebnis davon wird der Neigungswinkel der Grenzflächen 71 der Anodenkontaktgebiete 24 und der Säulengebiete 20 groß, sodass die Löcher weniger wahrscheinlich von den Anodenkontaktgebieten 24 zu den Säulengebieten 20 fließen, ähnlich wie oben.
  • Ferner weisen die Säulengebiete 20 in der obigen Halbleitereinrichtung 1 die Flächen 44 reduzierter Konzentration auf, an denen die Verunreinigungskonzentration des n-Typs allmählich an Positionen abnimmt, die weiter von der vorderen Oberfläche 50 des Halbleitersubstrats 2 in der Tiefenrichtung des Halbleitersubstrats 2 entfernt sind. Aufgrund dessen kann verhindert werden, dass die Anodenkontaktgebiete 24, die den Säulengebieten 20 an der vorderen Oberfläche 50 des Halbleitersubstrats 2 benachbart sind, in eine Richtung entlang der vorderen Oberflächen 50 des Halbleitersubstrats 2 diffundieren, weil die Verunreinigungskonzentration des n-Typs der Säulengebiete 20 an der vorderen Oberfläche 50 des Halbleitersubstrats 2 groß gemacht ist. Aufgrund dessen diffundieren die oberen Enden 241 der Anodenkontaktgebiete 24 weniger wahrscheinlich in der Richtung entlang der vorderen Oberfläche 50 des Halbleitersubstrats 2 (laterale Richtung), sodass die Differenz in der Breite der oberen Enden 241 und der Breite der unteren Enden 242 der Anodenkontaktgebiete 24 sogar noch kleiner wird. Als ein Ergebnis wird der Neigungswinkel der Grenzflächen 71 der Anodenkontaktgebiete 24 und der Säulengebiete 20 groß, sodass die Löcher weniger wahrscheinlich von den Anodenkontaktgebieten 24 zu den Säulengebieten 20 fließen, ähnlich wie oben.
  • Oben wurde ein Ausführungsbeispiel beschrieben, aber spezifische Konfigurationen sind nicht darauf beschränkt. In der Beschreibung unten werden Konfigurationen, die identisch zu denen der obigen Beschreibung sind, die gleichen Bezugszeichen gegeben, und die Erklärung davon kann weggelassen werden.
  • (Zweites Ausführungsbeispiel)
  • In einer Halbleitereinrichtung 1 eines zweiten Ausführungsbeispiels ist, wie in 7 gezeigt, unter der Vielzahl der Säulengebiete 20, die in dem Diodengebiet 4 bereitgestellt sind, eine Breite w42a eines Säulenkontaktgebiets 42 eines Säulengebiets 201, das dem IGBT-Gebiet 3 am nächsten ist, kleiner als eine Breite w42b der Säulenkontaktgebiete 42 der Säulengebiete 20, die verschieden von dem nächsten Säulengebiet 201 sind. Das heißt, unter den Säulenkontaktgebieten 42 einer Vielzahl von Zellen in dem Diodengebiet 4 ist die Breite w42a der Säulenkontaktgebiete 42 in der Zelle, die dem IGBT-Gebiet 3 am nächsten ist, die kleinste. An dem Abschnitt an dem das IGBT-Gebiet 3 und das Diodengebiet 4 in benachbartem Kontakt stehen, fließen die Löcher von dem IGBT-Gebiet 3 zu dem Diodengebiet 4, wenn die Diode (FWD) eingeschaltet wird, und die Löcher werden wahrscheinlich in dem Diodengebiet 4 akkumuliert. Jedoch wird in der obigen Konfiguration die Kontaktfläche des Anodenkontaktgebiets 24 in dem Säulengebiet 201, das dem IGBT-Gebiet 3 am nächsten ist, klein gehalten. Aufgrund dessen kann die Menge der Löcher, die aus den Anodenkontaktgebieten 24 in die Säulengebiete 20 fließen, in dem Diodengebiet 4 auf der Seite, die dem IGBT-Gebiet 3 näher ist, klein gehalten werden. Als ein Ergebnis kann die Zeit, die für die Löcher, die in dem Halbleitersubstrat 2 an einem Abschnitt nahe dem IGBT-Gebiet 3 akkumuliert wurden, benötigt wird, um an die vordere Oberflächenelektrode 5 zu entladen, verkürzt werden und eine Schaltgeschwindigkeit kann erhöht werden.
  • (Drittes Ausführungsbeispiel)
  • Ferner waren in den obigen Ausführungsbeispielen die Anodenkontaktgebiete 24 nur an Teilen des Anodengebiets 23 auf der vorderen Oberflächenseite davon bereitgestellt, jedoch gibt es keine Beschränkung auf diese Konfiguration. In einem Halbleiter 1 eines dritten Ausführungsbeispiels kann, wie in 8 gezeigt, ein Anodenkontaktgebiet 24 über eine ganze vordere Oberflächenseite des Anodengebiets 23 bereitgestellt sein. Die Gategräben 30 erstrecken sich in der Tiefenrichtung des Halbleitersubstrats 2 dadurch, dass sie das Anodenkontaktgebiet 24 durchstoßen.
  • (Andere Ausführungsbeispiele)
  • Ferner ist ein Verfahren durch das die Anodenkontaktgebiete 24 und die Säulengebiete 20 gebildet werden, nicht besonders beschränkt. Zum Beispiel werden in einem Beispiel eines Verfahrens zum Herstellen einer Halbleitereinrichtung die Anodenkontaktgebiete 24 auf dem Halbleitersubstrat 2 gebildet, nachdem die Gategräben 30 in dem Halbleitersubstrat 2 gebildet wurden. Ferner werden die Säulengebiete 20 auch in dem Halbleitersubstrat 2 gebildet, nachdem die Gategräben 30 in dem Halbleitersubstrat 2 gebildet wurden.
  • Ferner wird beim Bilden der Anodenkontaktgebiete 24 eine thermische Diffusion durch ein Ausheizen, nachdem die Verunreinigungen in das Halbleitersubstrat 2 injiziert wurden, nicht durchgeführt, und die thermische Diffusion wird durch Wärme durchgeführt, die beim Durchführen eines Reflowprozesses auf den Zwischenlagenisolationsschichten 33 erzeugt wird. Ferner wird ähnlich beim Bilden der Säulengebiete 20 die thermische Diffusion durch das Ausheizen nach dem Injizieren von Verunreinigungen in das Halbleitersubstrat 2 nicht durchgeführt, und die thermische Diffusion wird durch die Wärme durchgeführt, die beim Durchführen des Reflowprozesses auf den Zwischenlagenisolationsschichten 33 erzeugt wird. Eine Temperatur des Reflowprozesses der Zwischenlagenisolationsschichten 33 ist z.B. 850 °C bis 1050°C. Ferner ist die Verarbeitungszeit des Reflowprozesses der Zwischenlagenisolationsschichten 33 z.B. 10 bis 120 Minuten.
  • Ferner ist eine Peakposition der Verunreinigungskonzentration des Anodengebiets 23 nicht besonders beschränkt. In dem in 9 gezeigten Beispiel, ist die Peakposition der Verunreinigungskonzentration des Anodengebiets 23 an einer tieferen Position als die unteren Enden 242 der Anodenkontaktgebiete 24 lokalisiert. Ein Teil eines Bereichs, in dem die Verunreinigungen injiziert werden, um das Anodengebiet 23 zu bilden, überlappt mit einem Teil eines Bereichs, in dem die Verunreinigungen injiziert werden, um die Anodenkontaktgebiete 24 zu bilden. Ferner sind die Peakpositionen der Verunreinigungskonzentration der Säulengebiete 20 nicht besonders beschränkt.
  • Ferner ist die Konfiguration des Halbleitersubstrats 2 nicht auf die obigen Ausführungsbeispiele beschränkt. In einem weiteren in 10 gezeigten Ausführungsbeispiel kann ein elektrisches Feldausdehnungsverhinderungsgebiet 27 in dem IGBT-Gebiet 3 und dem Diodengebiet 4 des Halbleitersubstrats 2 bereitgestellt sein. Das elektrische Feldausdehnungsverhinderungsgebiet 27 ist ein Gebiet des p-Typs. Eine Verunreinigungskonzentration des elektrischen Feldausdehnungsverhinderungsgebiets 27 ist gleich der Verunreinigungskonzentration des Körpergebiets 16. Ferner ist die Verunreinigungskonzentration des elektrischen Feldausdehnungsverhinderungsgebiets 27 gleich der Verunreinigungskonzentration des Anodengebiets 23. Das elektrische Feldausdehnungsverhinderungsgebiet 27 ist auf der vorderen Oberflächenseite des Driftgebiets 13 bereitgestellt. Das elektrische Feldausdehnungsverhinderungsgebiet 27 ist auf der hinteren Oberflächenseite der Barrierengebiete 15, 25 bereitgestellt. Das elektrische Feldausdehnungsverhinderungsgebiet 27 ist zwischen dem Driftgebiet 13 und den Barrierengebieten 15, 25 bereitgestellt.
  • Gemäß der in 10 gezeigten Konfiguration fließen die Elektronen von der hinteren Oberflächenelektrode 6 zu der vorderen Oberflächenelektrode 5 durch das Halbleitersubstrat 2, wenn die Diode (FWD) eingeschaltet wird. Bei dieser Gelegenheit ermöglicht es das Vorhandensein des elektrischen Feldausdehnungsverhinderungsgebiets 27, eine Menge der Elektronen, die in die Anodenkontaktgebiete 24 fließen, klein zu halten. Damit einhergehend kann die Menge der Löcher, die aus den Anodenkontaktgebieten 24 in die Säulengebiete 20 fließen, klein gehalten werden.
  • Spezifische Beispiele der vorliegenden Erfindung wurden oben im Detail beschrieben, jedoch sind dies nur beispielhafte Angaben und sie beschränken daher nicht den Bereich der Patentansprüche. Die in den Patentansprüchen beschriebene Technik enthält Modifikationen und Variationen der spezifischen oben präsentierten Beispiele. Technische Merkmale, die in der Beschreibung und den Zeichnungen beschrieben wurden, können technisch alleine oder in verschiedenen Kombinationen nützlich sein und sind nicht auf die ursprünglich beanspruchten Kombinationen beschränkt. Ferner kann die in der Beschreibung und den Zeichnungen beschriebene Technik gleichzeitig eine Vielzahl von Zielen erreichen, und eine technische Signifikanz davon liegt im Erreichen von irgendeinem dieser Ziele.
  • Einige der Merkmale, die für die unten beschriebenen Ausführungsbeispiele charakteristisch sind, werden hierin aufgelistet. Es soll bemerkt werden, dass die jeweiligen technischen Elemente unabhängig voneinander sind und einzeln oder in Kombinationen nützlich sind.
    • 1. Eine Breite des Säulenkontaktgebiets ist von der vorderen Oberflächenseite des Halbleitersubstrats hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats reduziert. Die Breite an einem unteren Ende des Säulenkontaktgebiets ist bevorzugt größer als die Hälfte der Breite eines oberen Endes des Säulenkontaktgebiets.
  • Gemäß dieser Konfiguration wird ein Neigungswinkel einer Grenzfläche des Anodenkontaktgebiets und des Säulengebiets groß, weil eine Differenz zwischen der Breite des unteren Endes und der Breite des oberen Endes des Säulenkontaktgebiets klein ist, und die Grenzfläche wird entlang einer Richtung entlang der vorderen Oberfläche des Halbleitersubstrats (laterale Richtung) orientiert. Aufgrund dessen sind selbst, wenn eine Spannung in der Tiefenrichtung des Halbleitersubstrats (vertikale Richtung) angelegt wird, eine Spannungsanlegerichtung und eine Richtung, entlang der die Grenzfläche orientiert ist, verschieden, sodass die Löcher weniger wahrscheinlich von dem Anodenkontaktgebiet in das Säulengebiet fließen. Dadurch kann eine Menge der Löcher, die aus dem Anodenkontaktgebiet in das Säulengebiet fließen, klein gehalten werden.
    • 2. Die Verunreinigungskonzentration des Anodenkontaktgebiets wird allmählich von der vorderen Oberfläche des Halbleitersubstrats hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats reduziert. Die Verunreinigungskonzentration eines unteren Endes des Anodenkontaktgebiets ist bevorzugt größer als die Hälfte der Verunreinigungskonzentration eines oberen Endes des Anodenkontaktgebiets.
  • Gemäß dieser Konfiguration wird eine Differenz in einer Diffusionsmenge zwischen dem unteren Ende und dem oberen Ende des Anodenkontaktgebiets klein, weil eine Differenz in der Verunreinigungskonzentration zwischen dem unteren Ende und dem oberen Ende des Anodenkontaktgebiets klein wird. Aufgrund dessen wird die Differenz in der Breite des unteren Endes und der Breite des oberen Endes des Anodenkontaktgebiets klein. Als ein Ergebnis wird ein Neigungswinkel der Grenzfläche des Anodenkontaktgebiets und des Säulengebiets groß und die Grenzfläche wird entlang der Richtung entlang der vorderen Oberfläche des Halbleitersubstrats (laterale Richtung) orientiert. Aufgrund dessen sind ähnlich wie oben, selbst wenn eine Spannung in der Tiefenrichtung des Halbleitersubstrats (vertikale Richtung) angelegt wird, die Spannungsanlegerichtung und die Richtung, entlang der die Grenzfläche orientiert ist, verschieden, sodass die Löcher weniger wahrscheinlich von dem Anodenkontaktgebiet in das Säulengebiet fließen. Dadurch kann die Menge der Löcher, die aus dem Anodenkontaktgebiet in das Säulengebiet fließen, klein gehalten werden.
    • 3. Das Säulengebiet weist bevorzugt eine Fläche reduzierter Konzentration auf, und die Verunreinigungskonzentration der Fläche reduzierter Konzentration kann allmählich von der vorderen Oberfläche des Halbleitersubstrats hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats reduziert sein.
  • Gemäß dieser Konfiguration kann verhindert werden, dass das Anodenkontaktgebiet, das dem Säulengebiet an der vorderen Oberfläche des Halbleitersubstrats benachbart ist, in der Richtung entlang der vorderen Oberfläche des Halbleitersubstrats (laterale Richtung) diffundiert, weil die Verunreinigungskonzentration des n-Typs des Säulengebiets an der vorderen Oberfläche des Halbleitersubstrats groß gemacht ist. Aufgrund dessen wird die Differenz in der Breite des unteren Endes und der Breite des oberen Endes des Anodenkontaktgebiets klein, weil das obere Ende des Anodenkontaktgebiets weniger wahrscheinlich in der Richtung entlang der vorderen Oberfläche des Halbleitersubstrats diffundiert (laterale Richtung). Als ein Ergebnis wird der Neigungswinkel der Grenzfläche des Anodenkontaktgebiets und des Säulengebiets groß und die Grenzfläche wird entlang der Richtung entlang der vorderen Oberfläche des Halbleitersubstrats (laterale Richtung) orientiert. Aufgrund dessen sind, ähnlich wie oben, selbst wenn eine Spannung in der Tiefenrichtung des Halbleitersubstrats (vertikale Richtung) angelegt wird, die Spannungsanlegerichtungen und die Richtung, entlang der die Grenzfläche orientiert ist, verschieden, sodass die Löcher weniger wahrscheinlich von dem Anodenkontaktgebiet in das Säulengebiet fließen. Dadurch kann die Menge der Löcher, die aus dem Anodenkontaktgebiet in das Säulengebiet fließen klein gehalten werden.
    • 4. Eine Vielzahl von Säulengebieten wird in dem Diodengebiet bereitgestellt und unter der Vielzahl der Säulengebiete in dem Diodengebiet hat ein Säulengebiet, dass dem IGBT-Gebiet am nächsten lokalisiert ist, die Säulenkontaktfläche mit einer kleineren Breite als denjenigen der anderen Säulengebiete.
  • Ein Abschnitt nahe dem IGBT-Gebiet neigt dazu, überschüssige Löcher in dem Halbleitersubstrat aufgrund des Fließens von Löchern von dem IGBT-Gebiet in das Diodengebiet zu akkumulieren. Im Hinblick darauf kann gemäß der obigen Konfiguration die Menge der Löcher, die aus dem Anodenkontaktgebiet, das dem IGBT-Gebiet am nächsten ist, in das Säulengebiet fließen, kleiner gehalten werden als die Menge der Löcher, die aus den anderen Anodenkontaktgebieten in das Säulengebiet fließen.
  • Ferner kann die Zeit, die zum Entladen der in dem Halbleitersubstrat an dem Abschnitt nahe dem IGBT-Gebiet akkumulierten Löcher zum Entladen an der vorderen Oberflächenelektrode reduziert werden und die Schaltgeschwindigkeit kann erhöht werden. Ferner kann eine Wärmerzeugung an dem Abschnitt nahe dem IGBT-Gebiet kann klein gehalten werden, weil die Menge der Löcher, die in den Abschnitt nahe dem IGBT-Gebiet fließen klein gehalten werden kann.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2013-048230 [0002]

Claims (5)

  1. Halbleitereinrichtung (1) mit: einem Halbleitersubstrat (2), das ein IGBT-Gebiet (3) und ein Diodengebiet (4) enthält; und eine vordere Oberflächenelektrode (5), die auf einer vorderen Oberfläche (50) des Halbleitersubstrats (2) bereitgestellt ist, wobei das IGBT-Gebiet (3) aufweist: ein Driftgebiet (13) des n-Typs; ein Barrierengebiet (15) des n-Typs, das auf einer vorderen Oberflächenseite des Driftgebiets (13) bereitgestellt ist; ein Körpergebiet (16) des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets (15) bereitgestellt ist; ein Emittergebiet (17) des n-Typs, das auf einer vorderen Oberflächenseite des Körpergebiets (16) bereitgestellt ist und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode (5) verbunden zu sein; ein Körperkontaktgebiet (18) des p-Typs, das auf der vorderen Oberflächenseite des Körpergebiets (16) an einer Position bereitgestellt ist, die verschieden von einer Position des Emittergebiets (17) ist, wobei das Körperkontaktgebiet (18) des p-Typs eine Verunreinigungskonzentration hat, die größer als eine Verunreinigungskonzentration des Körpergebiets (16) ist, und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode (5) verbunden zu sein; eine Vielzahl von Gategräben (30), die sich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) erstrecken, das Emittergebiet (17), das Körpergebiet (16) und das Barrierengebiet (15) durchstoßen und das Driftgebiet (13) erreichen; und ein Säulengebiet (20) des n-Typs, das sich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) zwischen benachbarten Gategräben (30) erstreckt, das Körpergebiet (16) durchstößt und das Barrierengebiet (15) erreicht, und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode (5) und dem Barrierengebiet (15) verbunden zu sein; wobei das Diodengebiet (4) aufweist: ein Driftgebiet (13) des n-Typs; ein Barrierengebiet (25) des n-Typs, das auf einer vorderen Oberflächenseite des Driftgebiets (13) bereitgestellt ist; ein Anodengebiet (23) des p-Typs, das auf einer vorderen Oberflächenseite des Barrierengebiets (25) bereitgestellt ist; ein Anodenkontaktgebiet (24) des p-Typs, das zumindest auf einem Teil einer vorderen Oberflächenseite des Anodengebiets (23) bereitgestellt ist, wobei das Anodenkontaktgebiet (24) des p-Typs die Verunreinigungskonzentration hat, die größer als eine Verunreinigungskonzentration des Anodengebiets (23) ist, und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode (5) verbunden zu sein; eine Vielzahl von Gategräben (30), die sich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) erstrecken, zumindest das Anodengebiet (23) und das Barrierengebiet (25) durchstoßen und das Driftgebiet (13) erreichen; und ein Säulengebiet (20) des n-Typs, das sich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) zwischen benachbarten Gategräben (30) erstreckt, das Anodenkontaktgebiet (24) und das Anodengebiet (23) durchstößt und das Barrierengebiet (25) erreicht, und konfiguriert ist, elektrisch mit der vorderen Oberflächenelektrode (5) und dem Barrierengebiet (25) verbunden zu sein; wobei in einer Aufsicht auf das Halbleitersubstrat (2) das Halbleitersubstrat (2) eine Säulenaußenfläche (41), an der das Säulengebiet (20) an der vorderen Oberfläche (50) des Halbleitersubstrats (2) außen liegt, eine Säulenkontaktfläche (42), an der das Säulengebiet (20) in Kontakt mit einer tieferen Seite des Anodenkontaktgebiets (24) steht, und eine Anodenkontaktfläche (43), an der das Anodengebiet (23) in Kontakt mit der tieferen Seite des Anodenkontaktgebiets (24) steht, enthält, und wobei in einer Richtung entlang der die Säulenkontaktfläche (42) und die Anodenkontaktfläche (43) ausgerichtet sind, eine Breite (w42) der Säulenkontaktfläche (42) kleiner als eine Breite (w43) der Anodenkontaktfläche (43) ist.
  2. Halbleitereinrichtung (1) nach Anspruch 1, wobei eine Breite der Säulenkontaktfläche (42) von der vorderen Oberfläche (50) des Halbleitersubstrats (2) hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats (2) reduziert ist, und die Breite (w422) eines unteren Endes (422) der Säulenkontaktfläche (42) größer als die Hälfte der Breite (w421) eines oberen Endes (421) der Säulenkontaktfläche (42) ist.
  3. Halbleitereinrichtung (1) nach einem der Ansprüche 1 oder 2, wobei die Verunreinigungskonzentration des Anodenkontaktgebiets (24) allmählich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats (2) reduziert ist, und die Verunreinigungskonzentration eines unteren Endes (242) des Anodenkontaktgebiets (24) größer als die Hälfte der Verunreinigungskonzentration eines oberen Endes (241) des Anodenkontaktgebiets (24) ist.
  4. Halbleitereinrichtung (1) nach einem der Ansprüche 1 bis 3, wobei das Säulengebiet (20) eine Fläche (44) reduzierter Konzentration aufweist, und die Verunreinigungskonzentration der Fläche (44) reduzierter Konzentration allmählich von der vorderen Oberfläche (50) des Halbleitersubstrats (2) hin zu einer tieferen Seite entlang einer Tiefenrichtung des Halbleitersubstrats (2) reduziert ist.
  5. Halbleitereinrichtung (1) nach einem der Ansprüche 1 bis 4, wobei eine Vielzahl der Säulengebiete (20) in dem Diodengebiet (4) bereitgestellt ist, und unter der Vielzahl der Säulengebiete (20) in dem Diodengebiet (4) ein Säulengebiet (20), das dem IGBT-Gebiet (3) am nächsten lokalisiert ist, die Säulenkontaktfläche (42) mit einer kleineren Breite als derjenigen der anderen Säulengebiete (20) aufweist.
DE102016109643.1A 2015-05-26 2016-05-25 Halbleitereinrichtung Active DE102016109643B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-106860 2015-05-26
JP2015106860A JP6185511B2 (ja) 2015-05-26 2015-05-26 半導体装置

Publications (2)

Publication Number Publication Date
DE102016109643A1 true DE102016109643A1 (de) 2016-12-01
DE102016109643B4 DE102016109643B4 (de) 2019-08-08

Family

ID=57281749

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016109643.1A Active DE102016109643B4 (de) 2015-05-26 2016-05-25 Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US9666579B2 (de)
JP (1) JP6185511B2 (de)
CN (1) CN106206573B (de)
DE (1) DE102016109643B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6213522B2 (ja) * 2015-06-03 2017-10-18 トヨタ自動車株式会社 半導体装置
JP6299789B2 (ja) * 2016-03-09 2018-03-28 トヨタ自動車株式会社 スイッチング素子
DE102019125010B4 (de) * 2019-09-17 2022-08-11 Infineon Technologies Ag Leistungshalbleitervorrichtung mit einer Diode mit strukturiertem Barrieregebiet
DE102019133030B4 (de) * 2019-12-04 2023-05-04 Infineon Technologies Austria Ag Bipolartransistor mit isoliertem gate enthaltende halbleitervorrichtung und herstellungsverfahren
JP7339908B2 (ja) * 2020-03-19 2023-09-06 株式会社東芝 半導体装置およびその制御方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3737524B2 (ja) * 1994-02-10 2006-01-18 新電元工業株式会社 整流用半導体装置
JP4788734B2 (ja) * 2008-05-09 2011-10-05 トヨタ自動車株式会社 半導体装置
KR101276407B1 (ko) * 2010-05-07 2013-06-19 도요타지도샤가부시키가이샤 반도체 장치
CN103392224A (zh) * 2011-06-08 2013-11-13 丰田自动车株式会社 半导体装置及其制造方法
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
JP5924420B2 (ja) * 2012-12-20 2016-05-25 トヨタ自動車株式会社 半導体装置
US20140327104A1 (en) * 2013-05-01 2014-11-06 Infineon Technologies Austria Ag Semiconductor Device with a Super Junction Structure with Compensation Layers and a Dielectric Layer
CN105556668B (zh) * 2013-08-26 2017-09-01 丰田自动车株式会社 半导体装置
JP6154292B2 (ja) * 2013-11-06 2017-06-28 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
JP6092760B2 (ja) * 2013-12-05 2017-03-08 株式会社豊田中央研究所 縦型半導体装置
JP6421570B2 (ja) * 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6107767B2 (ja) * 2013-12-27 2017-04-05 トヨタ自動車株式会社 半導体装置とその製造方法
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ

Also Published As

Publication number Publication date
JP2016225327A (ja) 2016-12-28
JP6185511B2 (ja) 2017-08-23
US9666579B2 (en) 2017-05-30
DE102016109643B4 (de) 2019-08-08
CN106206573A (zh) 2016-12-07
US20160351562A1 (en) 2016-12-01
CN106206573B (zh) 2019-02-01

Similar Documents

Publication Publication Date Title
DE102016109643B4 (de) Halbleitereinrichtung
DE112015004515B4 (de) Halbleitervorrichtungen
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112015005000B4 (de) Halbleitervorrichtung
DE19848828C2 (de) Halbleiterbauelement mit kleiner Durchlaßspannung und hoher Sperrfähigkeit
DE112011101254B4 (de) Leistungshalbleiterbauteile und Verfahren zu deren Herstellung
DE10211688B4 (de) Halbleiterbauelement
DE10303335B4 (de) Halbleiterbauteil
DE102017107174B4 (de) IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
DE112014007266B4 (de) Halbleitervorrichtung
DE102012201911B4 (de) Super-Junction-Schottky-Oxid-PiN-Diode mit dünnen p-Schichten unter dem Schottky-Kontakt
DE102017104716B4 (de) Schaltvorrichtung
DE102016105765A1 (de) Umgekehrt leitender igbt
DE112014006030B4 (de) Herstellungsverfahren einer Halbleitereinrichtung des isolierten Gatetyps und Halbleitereinrichtung des isolierten Gatetyps
DE112013006666B4 (de) Halbleitereinrichtung
DE102015102129A1 (de) Halbleitervorrichtung und RC-IGBT mit direkt an eine Rückseitenelektrode angrenzenden Zonen
DE102008040892A1 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE112009005320T5 (de) Leistungshalbleiterbauteil
DE102016101647A1 (de) Halbleitervorrichtung mit superjunction-struktur und transistorzellen in einem übergangsbereich entlang einem transistorzellenbereich
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102017104715A1 (de) Schaltvorrichtung
DE112009005069T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen einer leistungshalbleitervorrichtung
DE102016103243A1 (de) Halbleitereinrichtung und verfahren zum herstellten derselben
DE102005019178A1 (de) Halbleiterbauelement, insbesondere rückwärts leitender IGBT
DE112018008178T5 (de) Halbleitereinheit

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R081 Change of applicant/patentee

Owner name: DENSO CORPORATION, KARIYA-CITY, JP

Free format text: FORMER OWNER: TOYOTA JIDOSHA KABUSHIKI KAISHA, TOYOTA-SHI, AICHI-KEN, JP

R082 Change of representative

Representative=s name: TBK, DE