DE102014009544A1 - Gate-Ansteuerungsschaltkreis, TFT-Matrixsubstrat und Anzeigevorrichtung - Google Patents

Gate-Ansteuerungsschaltkreis, TFT-Matrixsubstrat und Anzeigevorrichtung Download PDF

Info

Publication number
DE102014009544A1
DE102014009544A1 DE102014009544.4A DE102014009544A DE102014009544A1 DE 102014009544 A1 DE102014009544 A1 DE 102014009544A1 DE 102014009544 A DE102014009544 A DE 102014009544A DE 102014009544 A1 DE102014009544 A1 DE 102014009544A1
Authority
DE
Germany
Prior art keywords
stage
shift register
reset
transistor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102014009544.4A
Other languages
English (en)
Other versions
DE102014009544B4 (de
Inventor
ZhiQiang Xia
Xin Xu
Lina Sun
Dongliang DUN
Huijun Jin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai AVIC Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai AVIC Optoelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102014009544A1 publication Critical patent/DE102014009544A1/de
Application granted granted Critical
Publication of DE102014009544B4 publication Critical patent/DE102014009544B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0281—Arrangement of scan or data electrode driver circuits at the periphery of a panel not inherent to a split matrix structure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

Ein Gate-Ansteuerungsschaltkreis enthält m in Reihe geschaltete Stufen von Schieberegistern; von denen jedes enthält: einen ersten Rücksetzanschluss, einen ersten Eingangsanschluss und einen Ausgangsanschluss; wobei der erste Rücksetzanschluss der ersten Stufe des Schieberegisters in den m-ten Stufen von Schieberegistern ein Rücksetzsignal empfängt, so dass die erste Stufe des Schieberegistersvor dem Abtasten zurückgesetzt wird; die zweiten bis i-ten Stufen der Schieberegister vor dem Abtasten zurückgesetzt werden; und der erste Rücksetzanschluss der n-ten Stufe des Schieberegisters mit dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters elektrisch verbunden ist, um das Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters zu empfangen, so dass das Ausgangssignal die n-te Stufe des Schieberegisters steuert, um sich vor dem Abtasten zurückzusetzen. Der Gate-Ansteuerungsschaltkreis beseitigt oder verringert zumindest das Phänomen des Bildschirmflackerns und verbessert dadurch die Anzeigeleistung.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf das Gebiet der Anzeigetechnologien und insbesondere auf einen Gate-Ansteuerungsschaltkreis, ein TFT-Matrixsubstrat, ein Anzeigefeld und eine Anzeigevorrichtung.
  • TECHNISCHER HINTERGRUND
  • Ein Dünnschichttransistor-Matrixsubstrat (TFT-Matrixsubstrat) einer Anzeigevorrichtung wie z. B. einer Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) und einer organischen Leuchtdiodenanzeigevorrichtung (OLED-Vorrichtung) enthält normalerweise einen Gate-Ansteuerungsschaltkreis, der ein Gate-Ansteuerungssignal für das TFT-Matrixsubstrat bereitstellt. Der Gate-Ansteuerungsschaltkreis enthält mehrere Stufen von Schieberegistern. Im eigentlichen Einsatz ist der Pegel, der aus dem Schieberegister ausgegeben wird, potentialfrei zu einem hohen Spannungspegel vor dem Abtasten des Schieberegisters und verringert damit die Anzeigeleistung der Anzeigevorrichtung.
  • ZUSAMMENFASSUNG
  • Ausführungsformen der vorliegenden Erfindung schaffen einen Gate-Ansteuerungsschaltkreis, ein TFT-Matrixsubstrat, ein Anzeigefeld und eine Anzeigevorrichtung.
  • Ein erfindungsgemäßer Aspekt ist ein Gate-Ansteuerungsschaltkreis, der enthält:
    m Stufen von Schieberegistern, die miteinander in Reihe geschaltet sind, wobei jede Stufe der Schieberegister einen ersten Rücksetzanschluss, einen ersten Eingangsanschluss und einen Ausgangsanschluss enthält,
    wobei ein erster Eingangsanschluss der ersten Stufe des Schieberegisters aus den m Stufen von Schieberegistern konfiguriert ist, ein Initialsignal zu empfangen, und ein erster Rücksetzanschluss der ersten Stufe des Schieberegisters konfiguriert ist, ein Rücksetzsignal zu empfangen, und das Rücksetzsignal die erste Stufe von Schieberegistern steuert, um sich vor dem Abtasten zurückzusetzen,
    erste Anschlüsse der zweiten bis i-ten Stufen der Schieberegister aus den m Stufen der Schieberegisterkonfiguriert sind, erste Signale zu empfangen, die die zweite bis i-te Stufe von Schieberegistern steuern, um sich vor dem Abtasten zurückzusetzen,
    ein erster Rücksetzanschluss der n-ten Stufe des Schieberegisters aus den m Stufen der Schieberegister mit einem Ausgangsanschluss der (n – i)-ten Stufen des Schieberegisters aus den m Stufen der Schieberegisterelektrisch verbunden ist, um ein Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters die n-te Stufe von Schieberegistern steuert, um sich vor dem Abtasten zurückzusetzen;
    wobei i, m und n positive Ganzzahlen sind und m > 3, 2 ≤ i ≤ m/2, i < n ≤ m ist.
  • Ein weiterer erfindungsgemäßer Aspekt ist ein TFT-Matrixsubstrat, das den Gate-Ansteuerungsschaltkreis wie vorstehend beschrieben enthält.
  • Ein weiterer erfindungsgemäßer Aspekt ist eine Anzeigevorrichtung, die das TFT-Matrixsubstrat wie vorstehend beschrieben enthält.
  • Der Gate-Ansteuerungsschaltkreis, das TFT-Matrixsubstrat, das Anzeigefeld und die Anzeigevorrichtung, die durch die Ausführungsformen der vorliegenden Erfindung geschaffen werden, können wenigstens einen der folgenden technischen Vorteile erreichen.
  • Der durch die Ausführungsformen der vorliegenden Erfindung geschaffene Gate-Ansteuerungsschaltkreis enthält m Stufen von Schieberegistern, die miteinander in Reihe geschaltet sind, wobei jede der Stufen des Schieberegisters zurückgesetzt wird, bevor die Stufe des Schieberegisters abgetastet wird, wobei das Zurücksetzen der n-ten Stufe des Schieberegisters vor dem Abtasten durch ein Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters aktiviert wird. Deswegen wird während des Abtastprozesses jede Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis der Reihe nach jeweils vor dem Abtasten zurückgesetzt und wird das Problem vermieden, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem jeweiligen Abtasten für einen Rahmen simultan zurückgesetzt werden und damit die Potentialfreiheit von Spannungspegeln an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, womit das Phänomen des Bildschirmflackerns der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden kann.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die hier beschriebenen Zeichnungen, die einen Teil der vorliegenden Offenbarung bilden, sollen ein weitergehendes Verständnis für die vorliegende Erfindung bieten, jedoch die vorliegende Offenbarung nicht zu sehr einschränken. In den Zeichnungen sind:
  • 1 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 1a ein schematisches Diagramm, das eine optionale Struktur eines Schieberegisters in dem Gate-Ansteuerungsschaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 1b ein schematisches Diagramm, das das Zeitablaufdiagramm der n-ten Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
  • 2 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 3 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 4 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 5 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 6 ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 7 ein schematisches Diagramm, das die Struktur eines TFT-Matrixsubstrats gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 7a ein schematisches Diagramm, das die Struktur des TFT-Matrixsubstrats gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 8 ein schematisches Diagramm, das die Struktur eines Anzeigefelds gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • 9 ein schematisches Diagramm, das die Struktur einer Anzeigevorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Offenbarung wird nachstehend vollständig in Zusammenhang mit den begleitenden Zeichnungen und spezifischen Ausführungsformengenauer beschrieben. Selbstverständlich sind die hier beschriebenen spezifischen Ausführungsformen nur angegeben, um die vorliegende Erfindung zu erklären, jedoch nicht, um die vorliegende Erfindung einzuschränken. Daneben zeigen die Zeichnungen zur Vereinfachung der Beschreibung nur Teile, die für die vorliegende Erfindung relevant sind, nicht die gesamte Offenbarung.
  • Ein Gate-Ansteuerungsschaltkreis enthält normalerweise mehrere Stufen von Schieberegistern, die nacheinander in Reihe geschaltet sind. In der Abtastperiode jedes Rahmens werden diese kaskadierten Stufen der Schieberegister der Reihe nach abgetastet, und jede Stufe des Schieberegisters gibt der Reihe nach ein Ausgangssignal aus (d. h. ein Gate-Ansteuerungssignal), und jede Gate-Leitung in dem TFT-Matrixsubstrat ist konfiguriert, ein entsprechendes Gate-Ansteuerungssignal zu empfangen. Wenn die jeweilige Stufe des Schieberegisters nicht abgetastet wird, gibt die jeweilige Stufe von Schieberegistern ein Ausgangssignal mit niedrigem Pegel aus.
  • Es ist zu anzumerken, dass während der Abtastperiode jedes Rahmens in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters vor dem Abtasten zurückgesetzt werden muss und nach dem Abtasten zurückgesetzt werden muss. Das Zurücksetzen vor dem Abtasten bedeutet, dass der Spannungspegel des Ausgangsanschlusses der jeweiligen Stufe des Schieberegisters nach unten auf einen niedrigen Pegelgezogen wird, bevor die jeweilige Stufe des Schieberegisters abgetastet wird, mit anderen Worten, die jeweilige Stufe von Schieberegistern wird geleert oder zurückgesetzt, und das heißt, das Zurücksetzen vor dem Abtasten stellt sicher, dass der Pegel des Ausgangsanschlusses der jeweiligen Stufe des Schieberegisters immer auf einem niedrigen Pegel gehalten wird, bevor die jeweilige Stufe des Schieberegisters abgetastet wird, so dass die Qualität des angezeigten Bildes verbessert wird. Das Zurücksetzen nach dem Abtasten bedeutet, dass der Spannungspegel des Ausgangsanschlusses der jeweiligen Stufe des Schieberegisters nach unten auf einen niedrigen Pegelgezogen wird, nachdem die jeweilige Stufe des Schieberegisters abgetastet ist, d. h. nachdem das Gate-Ansteuerungssignal aus der jeweiligen Stufe des Schieberegisters ausgegeben ist, und dadurch sichergestellt wird, dass der Pegel des Ausgangsanschlusses der jeweiligen Stufe des Schieberegisters auf einem niedrigen Pegel gehalten wird, nachdem die jeweilige Stufe des Schieberegisters abgetastet ist, um Interferenz mit dem angezeigten Bild zu vermeiden, und sich für die nächste Abtastung vorbereitet. Die Ausführungsformen der vorliegenden Erfindung sind hauptsächlich mit Beispielen für das Zurücksetzen des Gate-Ansteuerungsschaltkreises vor dem Abtasten in Verbindung mit spezifischen Ausführungsformen beschrieben.
  • 1 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer Ausführungsform der vorliegenden Erfindung zeigt. Die vorliegende Ausführungsform ist nachstehend mit einem Beispiel für Vorwärtsabtasten des Gate-Ansteuerungsschaltkreises beschrieben. In anderen Ausführungsformen kann der Gate-Ansteuerungsschaltkreis auch rückwärts abgetastet werden (umgekehrte Abtastung), und die vorliegende Ausführungsform ist nicht darauf beschränkt.
  • Bezug nehmend auf 1 enthält der Gate-Ansteuerungsschaltkreis m Stufen von Schieberegistern SR1, SR2, ..., SRi, ..., SRn – 1, SRn, SRn + 1, ..., SRm – 1 und SRm, die miteinander in Reihe geschaltet sind, wobei i, m und n positive Ganzzahlen sind und m > 3, 2 ≤ i ≤ m/2, i < n ≤ m ist. Jede Stufe des Schieberegisters enthält einen ersten Rücksetzanschluss RESET1, einen ersten Eingangsanschluss IN und einen Ausgangsanschluss OUT. Das Ausgangssignal aus dem Ausgangsanschluss OUT jeder Stufe des Schieberegisters wird verwendet, um eine entsprechende Gate-Leitung, die mit dem Ausgangsanschluss OUT verbunden ist, anzusteuern, und dieses Ausgangssignal bildet das Gate-Ansteuerungssignal.
  • Indessen zeigt 1 außerdem: Rücksetzleitungen R1, R2, ..., Ri, die jeweils mit den ersten Rücksetzanschlüssen RESET1 der Schieberegister SR1, SR2, ..., SRi verbunden sind und erste Signale für sie bereitstellen, so dass die Schieberegister SR1, SR2, ..., SRi vor dem Abtasten zurückgesetzt werden können; die Gate-Leitungen G1 bis Gm, die konfiguriert sind, jeweils die Ausgangssignale aus den Schieberegistern SR1, SR2, ..., SRi zu empfangen; und eine Initialsignalleitung 11, die konfiguriert ist, ein Initialsignal STV bereitzustellen.
  • Insbesondere ist der erste Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 mit der Initialsignalleitung 11 verbunden, um das Initialsignal STV zu empfangen; der erste Rücksetzanschluss RESET1 der ersten Stufe des Schieberegisters SR1 ist mit der Rücksetzleitung R1 verbunden, um ein Rücksetzsignal zu empfangen, das die erste Stufe des Schieberegisters SR1 vor dem Abtastenzurücksetzt, und zwar wird die erste Stufe des Schieberegisters SR1 zurückgesetzt, bevor die erste Stufe des Schieberegisters SR1 abgetastet wird. Die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi sind konfiguriert, erste Signale zu empfangen, die die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten zurücksetzen. Der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn ist mit dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)ten Stufe des Schieberegisters SRn – i zu empfangen, und das Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegisters SRn – i steuert die n-te Stufe des Schieberegisters SRn, sich vor dem Abtasten zurückzusetzen.
  • Darüber hinaus sind in der vorliegenden Ausführungsform die ersten Signale die Rücksetzsignale aus den Rücksetzleitungen R1, R2, ..., Ri. Vor der Abtastung eines Rahmens legt die Rücksetzleitung R1 das Rücksetzsignal an die erste Stufe des Schieberegisters SR1 an. Der erste Rücksetzanschluss RESET1 der ersten Stufe des Schieberegisters SR1 empfängt das Rücksetzsignal, so dass die erste Stufe des Schieberegisters SR1 vor dem Abtasten zurückgesetzt wird, wodurch die erste Stufe des Schieberegisters SR1 zurückgesetzt wird, bevor die erste Stufe des Schieberegisters SR1 einen Arbeitszyklus beginnt (d. h. die erste Stufe des Schieberegisters SR1 abgetastet wird), so dass der Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 auf einem niedrigen Pegel gehalten wird. Nachdem die erste Stufe des Schieberegisters SR1 zurückgesetzt ist, stellt die Initialsignalleitung 11 das Initialsignal STV für den ersten Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 bereit; der erste Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 empfängt das Initialsignal STV, um die Abtastperiode eines Rahmens für den Gate-Ansteuerungsschaltkreis zu starten, so dass jede Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis der Reihe nach ein Gate-Ansteuerungssignal ausgibt, um die Gate-Leitungen in dem TFT-Matrixsubstrat anzusteuern. Zusätzlich wird das Ausgangssignal (d. h. das Gate-Ansteuerungssignal) aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 auch an den ersten Rücksetzanschluss der (1 + i)-ten Stufe des Schieberegisters angelegt, um die (1 + i)-te Stufe des Schieberegisters (nicht gezeigt) vor dem Abtasten zurückzusetzen, und zwar wird die (1 + i)-te Stufe des Schieberegisters zurückgesetzt, bevor die (1 + i)-te Stufe des Schieberegisters abgetastet wird.
  • Die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi empfangen die ersten Signale, um zu aktivieren, dass sich die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtastenzurücksetzen, und zwar werden die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi jeweils zurückgesetzt, bevor die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi jeweils abgetastet werden; wobei das erste Signal die Rücksetzsignale oder das Initialsignal annimmt. Typischerweise werden die Rücksetzsignale aus einem Rücksetzsignalbus R ausgegeben, das Initialsignal STV wird aus der Initialsignalleitung 11 ausgegeben, der Rücksetzsignalbus R und die Initialsignalleitung 11 sind beide mit einer integrierten Ansteuerungsschaltung (Ansteuerungs-IC) (nicht gezeigt) verbunden, die im Allgemeinen auf einer Stufe des TFT-Matrixsubstrats (nicht gezeigt) angeordnet ist.
  • Insbesondere sind die Rücksetzleitungen R2 bis Ri jeweils mit den ersten Rücksetzanschlüssen RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi verbunden, um die ersten Signale bereitzustellen, so dass das Zurücksetzen der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten beendet ist. Beispielsweise stellt die Rücksetzleitung R2 das erste Signal für den ersten Rücksetzanschluss RESET1 der zweiten Stufe des Schieberegisters SR2 bereit; wobei das erste Signal das durch die Initialsignalleitung 11 bereitgestellte Initialsignal oder das durch den Rücksetzsignalbus R bereitgestellte Rücksetzsignal sein kann. Nach dem Empfangen der Rücksetzsignals wird die zweite Stufe des Schieberegisters SR2 vor dem Abtasten zurückgesetzt, so dass der Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 vor dem Abtasten auf einem niedrigen Pegel gehalten wird; ähnlich werden die dritten bis i-ten Stufen der Schieberegister SR3, ..., SRi vor dem Abtasten zurückgesetzt. Nachdem die zweite Stufe des Schieberegisters SR2 vor ihrem Abtasten zurückgesetzt worden ist, wird das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 auch an den ersten Rücksetzanschluss der (2 + i)-ten Stufe des Schieberegisters angelegt, so dass die (2 + i)-te Stufe des Schieberegisters vor ihrem Abtasten zurückgesetzt wird. Ähnlich werden die (3 + i)-te Stufe des Schieberegisters SR3 + i bis zur m-ten Stufe des Schieberegisters SRm dementsprechend vor ihrem Abtasten zurückgesetzt. Das heißt, der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn ist mit dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)ten Stufe des Schieberegisters SRn – i zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i die n-te Stufe des Schieberegisters SRn steuert, sich vor dem Abtasten zurückzusetzen.
  • Darüber hinaus werden die (i + 1)-te Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm vor dem Abtasten zurückgesetzt: insbesondere wird beispielsweise in dem Fall der n-ten Stufe des Schieberegisters SRn, wenn die (n – i)-te Stufe des Schieberegisters SRn – i in dem Gate-Ansteuerungsschaltkreis abgetastet wird, das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i an die Gate-Leitung angelegt, die mit der (n – i)-ten Stufe des Schieberegisters SRn – i verbunden ist; indessen wird das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i zu dem ersten Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn übertragen, so dass die n-te Stufe des Schieberegisters SRn vor ihrem Abtasten zurückgesetzt wird, das heißt der Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird vor dem Abtasten auf einem niedrigen Pegel gehalten. Wenn beispielsweise n = m ist, ist der erste Rücksetzanschluss RESET1 der roten Stufe des Schieberegisters SRm elektrisch mit dem Ausgangsanschluss OUT der (m – i)-ten Stufe des Schieberegisters SRm – 1 verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (m – i)-ten Stufe des Schieberegisters zu empfangen, so dass die m – te Stufe des Schieberegisters SRm vor dem Abtasten zurückgesetzt wird (und damit einen niedrigen Spannungspegel aufweist) und der Ausgangsanschluss OUT der m-ten Stufe des Schieberegisters SRm auf einem niedrigen Pegel gehalten wird; und wenn n = m – 1 ist, ist der erste Rücksetzanschluss RESET1 der (m – 1)-ten Stufe des Schieberegisters SRm – 1 mit dem Ausgangsanschluss OUT der (m – 1 – i)-ten Stufe des Schieberegisters SRm – 1 – i elektrisch verbunden, um ein Ausgangssignal aus dem Ausgangsanschluss OUT der (m – 1 – i)-ten Stufe des Schieberegisters SRm-1 – i zu empfangen, so dass die (m – 1)-te Stufe des Schieberegisters SRm – 1 vor dem Abtasten zurückgesetzt wird und der Ausgangsanschluss OUT der (m – 1)-ten Stufe des Schieberegisters SRm – 1 vor dem Abtasten der (m – 1)-ten Stufe des Schieberegisters SRm – 1auf einem niedrigen Pegel gehalten wird.
  • Darüber hinaus, Bezug nehmend auf 1, enthält der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform außerdem eine erste Taktsignalleitung 12, eine zweite Taktsignalleitung 13, eine erste Pegelsignalleitung (nicht gezeigt), eine zweite Pegelsignalleitung (nicht gezeigt) und mehrere Gate-Leitungen (G1 – Gm). Jede Stufe des Schieberegisters (SR1 – SRm) enthält einen ersten Taktsignalanschluss CK1, einen zweiten Taktsignalanschluss CK2 und einen zweiten Rücksetzanschluss RESET2, und die Schieberegister (SR1 – SRm) sind jeweils mit den Gate-Leitungen (G1 – Gm) verbunden.
  • Insbesondere ist der erste Taktsignalanschluss CK1 jeder Stufe des Schieberegisters (SR1 – SRm) mit der ersten Taktsignalleitung 12 elektrisch verbunden, um ein erstes Taktsignal zu empfangen, das durch die erste Taktsignalleitung 12 bereitgestellt ist; und der zweite Taktsignalanschluss CK2 jeder Stufe des Schieberegisters (SR1 – SRm) ist mit der zweiten Taktsignalleitung 13 verbunden, um ein zweites Taktsignal zu empfangen. Die erste Taktsignalleitung 12 und die zweite Taktsignalleitung 13 stellen das erste Taktsignal bzw. das zweite Taktsignal bereit.
  • Die erste Pegelsignalleitung und die zweite Pegelsignalleitung stellen ein erstes Pegelsignal und ein zweites Pegelsignal bereit, die für jede Stufe des Schieberegisters erforderlich sind.
  • Darüber hinaus wird das Ausgangssignal aus dem Ausgangsanschluss OUT der k-ten Stufe des Schieberegisters SRk auch zu dem ersten Eingangsanschluss IN der (k + 1)-ten Stufe des Schieberegisters SRk + 1 übertragen, um die (k + 1)-te Stufe des Schieberegisters SRk + 1 anzusteuern, abzutasten (d. h. zu arbeiten), das heißt die (k + 1)-te Stufe des Schieberegisters SRk + 1 zu aktivieren, und dadurch tritt die (k + 1)-te Stufe des Schieberegisters SRk + 1 in einen Arbeitszyklus ein, und somit gibt der Ausgangsanschluss OUT der (k + 1)-ten Stufe des Schieberegisters SRk + 1 das entsprechende Gate-Ansteuerungssignal aus. Insbesondere wird durch Übertragen des durch den Ausgangsanschluss der k-ten Stufe des Schieberegisters SRk ausgegebenen Gate-Ansteuerungssignals zu dem ersten Eingangsanschluss IN der (k + 1)-ten Stufe des Schieberegisters SRk + 1 die (k + 1)-te Stufe des Schieberegisters SRk + 1 aktiviert; auf diese Weise werden die Schieberegister Stufe für Stufe aktiviert (d. h. sie arbeiten), wobei k eine positive Ganzzahl ist und 1 ≤ k < m ist Insbesondere, beispielsweise in dem Fall der ersten Stufe des Schieberegisters SR1, wird das Ausgangssignal der ersten Stufe des Schieberegisters SR1 zu dem ersten Eingangsanschluss IN der zweiten Stufe des Schieberegisters SR2 übertragen, so dass die zweite Stufe des Schieberegisters SR2 aktiviert wird zu arbeiten, und somit wird das durch den Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 ausgegebene Ausgangssignal der Gate-Leitung G2 und dem ersten Eingangsanschluss IN der dritten Stufe des Schieberegisters SR3 zur Verfügung gestellt.
  • Darüber hinaus ist der Ausgangsanschluss OUT der (k + 1)-ten Stufe des Schieberegisters SRk + 1 mit dem zweiten Rücksetzanschluss RESET2 der k-ten Stufe des Schieberegisters SRk verbunden. Der zweite Rücksetzanschluss RESET2 der k-ten Stufe des Schieberegisters SRk empfängt das Ausgangssignal aus dem Ausgangsanschluss OUT der (k + 1)-ten Stufe des Schieberegisters SRk + 1, so dass die k-te Stufe des Schieberegisters SRk nach ihrem Abtasten auf einen niedrigen Pegel zurückgesetzt wird und dann ihren Ausgangsanschluss OUT auf dem niedrigen Pegel hält. Insbesondere wird nach dem Abtasten der (k + 1)-ten Stufe des Schieberegisters SRk + 1 in dem Gate-Ansteuerungsschaltkreis das Ausgangssignal aus dem Ausgangsanschluss OUT der (k + 1)-ten Stufe des Schieberegisters SRk + 1 an die Gate-Leitung Gk + 1 angelegt; indessen wird das Ausgangssignal aus dem Ausgangsanschluss OUT der (k + 1)-ten Stufe des Schieberegisters SRk + 1 an den zweiten Rücksetzanschluss RESET2 der k-ten Stufe des Schieberegisters SRk angelegt und steuert die k-te Stufe des Schieberegisters SRk, nach ihrem Abtasten zurückgesetzt zu werden. Insbesondere gibt beispielsweise in dem Fall der zweiten Stufe des Schieberegisters SR2 der Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 ein Gate-Ansteuerungssignal aus und überträgt das Gate-Ansteuerungssignal zu dem zweiten Rücksetzanschluss RESET2 der ersten Stufe des Schieberegisters SR1, so dass die erste Stufe des Registers SR1 nach dem Abtasten zurückgesetzt wird; ebenso werden auch die anderen Stufen der Schieberegister nach dem Abtasten auf die gleiche Weise zu rückgesetzt.
  • 1a zeigt ein schematisches Diagramm einer optionalen Struktur eines Schieberegisters in dem Gate-Ansteuerungsschaltkreis gemäß einer Ausführungsform der vorliegenden Erfindung, wobei das Schieberegister enthält:
    einen ersten Transistor T1, wobei eine Gate-Elektrode des ersten Transistors mit dem ersten Eingangsanschluss IN der Stufe des Schieberegisters elektrisch verbunden ist und eine Source-Elektrode des ersten Transistors mit der ersten Pegelsignalleitung VGH elektrisch verbunden ist, um das erste Pegelsignal zu empfangen;
    einen zweiten Transistor T2, wobei eine Gate-Elektrode des zweiten Transistors mit dem zweiten Rücksetzanschluss RESET1 der Stufe des Schieberegisters elektrisch verbunden ist, eine Drain-Elektrode des zweiten Transistors mit der Drain-Elektrode des ersten Transistors T1 elektrisch verbunden ist und eine Source-Elektrode des zweiten Transistors mit der zweiten Pegelsignalleitung VGL elektrisch verbunden ist, um das zweite Pegelsignal zu empfangen;
    einen dritten Transistor T3, wobei eine Gate-Elektrode des dritten Transistors mit der Drain-Elektrode des ersten Transistors T1 elektrisch verbunden ist und außerdem mit dem Ausgangsanschluss OUT über einen ersten Kondensator C1 elektrisch verbunden ist, eine Drain-Elektrode des dritten Transistors mit dem Ausgangsanschluss OUT elektrisch verbunden ist und eine Source-Elektrode des dritten Transistors mit dem zweiten Taktsignalanschluss CK2 verbunden ist, um ein zweites Taktsignal aus der zweiten Taktsignalleitung CK2 zu empfangen;
    einen vierten Transistor T4, wobei eine Drain-Elektrode des vierten Transistors mit der Drain-Elektrode des ersten Transistors T1 elektrisch verbunden ist und eine Source-Elektrode des vierten Transistors mit der zweiten Pegelsignalleitung VGL verbunden ist, um das zweite Pegelsignal zu empfangen;
    einen fünften Transistor T5, wobei eine Gate-Elektrode des fünften Transistors mit der Drain-Elektrode des ersten Transistors T1 elektrisch verbunden ist, eine Source-Elektrode des fünften Transistors mit dem zweiten Taktsignalanschluss CK2 über einen zweiten Kondensator C2, d. h. mit der zweiten Taktsignalleitung über einen zweiten Kondensator C2, verbunden ist und eine Drain-Elektrode des fünften Transistors mit der zweiten Pegelsignalleitung VGL verbunden ist, um das zweite Pegelsignal zu empfangen;
    einen sechsten Transistor T6, wobei eine Gate-Elektrode des sechsten Transistors mit der Gate-Elektrode des vierten Transistors T4 und der Source-Elektrode des fünften Transistors T5 elektrisch verbunden ist, eine Source-Elektrode des sechsten Transistors mit dem Ausgangsanschluss OUT elektrisch verbunden ist und eine Drain-Elektrode des sechsten Transistors mit dem zweiten Pegelsignal VGL verbunden ist, um das zweite Pegelsignal zu empfangen;
    einen siebten Transistor T7, wobei eine Gate-Elektrode des siebten Transistors mit dem ersten Taktsignalanschluss CK1 elektrisch verbunden ist, um das erste Taktsignal zu empfangen, eine Drain-Elektrode des siebten Transistors mit dem Ausgangsanschluss OUT elektrisch verbunden ist und eine Source-Elektrode des siebten Transistors mit der zweiten Pegelsignalleitung VGL verbunden ist, um das zweite Pegelsignal zu empfangen;
    einen achten Transistor T8, wobei eine Gate-Elektrode des achten Transistors mit dem ersten Rücksetzanschluss RESET1 elektrisch verbunden ist, eine Drain-Elektrode des achten Transistors mit der Drain-Elektrode des ersten Transistors T1 elektrisch verbunden ist und eine Source-Elektrode des achten Transistors mit der zweiten Pegelsignalleitung VGL verbunden ist, um das zweite Pegelsignal zu empfangen; und
    einen neunten Transistor T9, wobei eine Gate-Elektrode des neunten Transistors mit dem ersten Rücksetzanschluss RESET1 und der Gate-Elektrode des achten Transistors T8 elektrisch verbunden ist, eine Source-Elektrode des neunten Transistors mit dem Ausgangsanschluss OUT elektrisch verbunden ist und eine Drain-Elektrode des neunten Transistors mit der zweiten Pegelsignalleitung VGL verbunden ist, um das zweite Pegelsignal zu empfangen.
  • Insbesondere, mit Bezug auf die 1 und 1a, wird die n-te Stufe des Schieberegisters SRn in der vorliegenden Ausführungsform vor dem Abtasten wie folgt zurückgesetzt: der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn empfängt das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i, so dass das durch den ersten Rücksetzanschluss RESET1 empfangene Ausgangssignal an beide Gate-Elektroden des achten und neunten Transistors T8 und T9 der n-ten Stufe des Schieberegisters SRn angelegt wird, um das Einschalten oder Ausschalten des achten und neunten Transistors T8 und T9 zu steuern.
  • Wenn der achte Transistor T8 und der neunte Transistor T9 der n-ten Stufe des Schieberegisters SRn eingeschaltet werden, werden der Pegel der Drain-Elektrode des ersten Transistors T1 der n-ten Stufe des Schieberegisters SRn und der Pegel des Ausgangsanschlusses der n-ten Stufe des Schieberegisters SRn durch das zweite Pegelsignal auf einen niedrigen Pegel (d. h. den Pegel des zweiten Pegelsignals) heruntergezogen, so dass die n-te Stufe des Schieberegisters SRn vor ihrem Abtasten zurückgesetzt wird. Genauer wird das Gate-Ansteuerungssignal, das durch die (n – i)-te Stufe des Schieberegisters SRn – i ausgegeben wird (d. h. das Signal, das durch die (n – i)-te Stufe des Schieberegisters SRn – i ausgegeben wird) sowohl an die Gate-Elektroden des achten Transistors T8 als auch an die Gate-Elektrode des neunten Transistors T9 der n-ten Stufe des Schieberegisters SRn angelegt, um sowohl den achten Transistor T8 als auch den neunten Transistor T9 zu steuern einzuschalten. Das Einschalten des achten Transistors T8 bewirkt, dass: das zweite Pegelsignal zu einem Punkt P übertragen wird, und deshalb der Pegel des Punkts P auf einen niedrigen Pegel heruntergezogen wird, das heißt, der Pegel der Drain-Elektrode des ersten Transistors T1 wird auf einen niedrigen Pegel heruntergezogen. Der Pegel des Ausgangsanschlusses OUT wird über den eingeschalteten neunten Transistor T9 auf einen niedrigen Pegel heruntergezogen. Deshalb werden die Pegel der Drain-Elektrode und der Ausgangsanschluss des ersten Transistors T1 über den eingeschalteten achten Transistor T8 und den eingeschalteten neunten Transistor T9 auf einen niedrigen Pegel heruntergezogen, so dass die n-te Stufe des Schieberegisters SRn vor ihrem Abtasten zurückgesetzt wird.
  • Insbesondere, mit Bezug auf die 1 und 1a, empfängt in der vorliegenden Ausführungsform in dem Fall, dass die erste Stufe des Schieberegisters SR1 vor dem Abtasten zurückgesetzt wird, der Rücksetzanschluss RESET1 der ersten Stufe des Schieberegisters SR1 das Rücksetzsignal, das das Einschalten oder Ausschalten des achten Transistors T8 und des neunten Transistors T9 der ersten Stufe des Schieberegisters SR1 steuert. Wenn der achte Transistor T8 und der neunte Transistor T9 der ersten Stufe des Schieberegisters SR1 eingeschaltet werden, werden der Pegel der Drain-Elektrode des ersten Transistors T1 der ersten Stufe des Schieberegisters SR1 und der Pegel des Ausgangsanschlusses OUT der ersten Stufe des Schieberegisters SR1 durch das zweite Pegelsignal über den achten Transistor T8 und den neunten Transistor T9 auf einen niedrigen Pegel (d. h. den Pegel des zweiten Pegelsignals) heruntergezogen, so dass die erste Stufe des Schieberegisters SR1 vor ihrem Abtasten zurückgesetzt wird.
  • Insbesondere, mit Bezug auf die 1 und 1a, werden in der vorliegenden Ausführungsform die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten wie folgt zurückgesetzt: die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi empfangen die ersten Signale (das erste Signal kann ein Initialsignal oder ein Rücksetzsignal sein, in der vorliegenden Ausführungsform ist das erste Signal beispielsweise ein Rücksetzsignal, die vorliegende Erfindung ist jedoch nicht darauf beschränkt), die das Einschalten oder Ausschalten des achten Transistors T8 und des neunten Transistors T9 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi dementsprechend steuern. Wenn der achte Transistor T8 und der neunte Transistor T9 jeder der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi eingeschaltet werden, wird der Pegel der Drain-Elektrode des ersten Transistors T1 jeder der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi und der Pegel des Ausgangsanschlusses OUT jeder der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi durch das zweite Pegelsignal über den achten Transistor T8 und den neunten Transistor T9 auf einen niedrigen Pegel (d. h. den Pegel des zweiten Pegelsignals) heruntergezogen, so dass die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten zurückgesetzt werden.
  • 1b ist ein schematisches Diagramm, das das Zeitablaufdiagramm des Schieberegisters in dem Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform zeigt.
  • Bezug nehmend auf die 1, 1a und 1b empfangen die ersten Eingangsanschlüsse IN der Schieberegister jeweils Signale (die erste Stufe des Schieberegisters SR1 empfängt das Initialsignal, und die k-te Stufe des Schieberegisters SRk empfängt das Ausgangssignal aus der (k + 1)-ten Stufe des Schieberegisters SRk + 1), so dass das Schieberegister in einen Arbeitszyklus eintritt; spezifisch kann beispielsweise ein Arbeitszyklus der zweiten Stufe des Schieberegisters SR2 eine Hochziehstufe und eine Herunterziehstufe enthalten.
  • In der Hochziehstufe steuert das Ausgangssignal aus der erste Stufe des Schieberegisters SR1 den ersten Transistors T1 der zweiten Stufe des Schieberegisters SR2 einzuschalten, und der Pegel der Drain-Elektrode des ersten Transistors T1 (d. h. der Pegel des Punkts P) wird durch das erste Pegelsignal über den eingeschalteten ersten Transistor T1 auf den ersten Pegel hochgezogen, so dass der dritte Transistor T3 eingeschaltet wird; das zweite Taktsignal wird zu dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters über den eingeschalteten dritten Transistor T3 übertragen, und der Ausgangsanschluss OUT gibt das entsprechende Ausgangssignal aus.
  • Insbesondere, mit Bezug auf 1, 1a und 1b, steuert das Ausgangssignal der ersten Stufe des Schieberegisters SR1 den ersten Transistor T1 der zweiten Stufe des Schieberegisters SR2 einzuschalten, so dass der Pegel von Punkt P durch das erste Pegelsignal über den ersten Transistor T1 auf den ersten Pegel hochgezogen wird; und somit wird der dritte Transistor T3 gesteuert einzuschalten, so dass der Pegel des Punkts P (d. h. der Drain-Elektrode des ersten Transistors T1) durch das zweite Taktsignal über den eingeschalteten dritten Transistor T3 weiter auf den zweiten Pegel hochgezogen wird, so dass die zweite Stufe des Schieberegisters SR2 das Gate-Ansteuerungssignal ausgibt. Wenn der Punkt P auf dem zweiten Pegel ist, das heißt er den Wert des Pegels des zweiten Pegelsignals aufweist, wird der Anstieg des Pegels des Q Punkts unterdrückt, was erhält, dass der Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 das Gate-Ansteuerungssignal ausgibt.
  • In der Herunterziehstufe wird der Pegel der Drain-Elektrode des ersten Transistors T1 durch das zweite Taktsignal über den eingeschalteten dritten Transistor T3 auf den ersten Pegel gezogen; und der zweite Rücksetzanschluss RESET2 empfängt das Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3, und das Ausgangssignal steuert den zweiten Transistor einzuschalten, was dann die Drain-Elektrode des ersten Transistors T1 auf einen niedrigen Pegel zieht und aktiviert, dass der vierte Transistor T4 und der sechste Transistor T6 eingeschaltet werden, und der Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters gibt ein Niederpegelsignal aus, so dass die zweite Stufe des Schieberegisters SR2 nach dem Abtasten zurückgesetzt wird.
  • Insbesondere, mit Bezug auf 1, 1a und 1b; wenn der Pegel des zweiten Taktsignals unten ist, ist der Pegel des Punkts P unten auf dem ersten Pegel mit Hilfe von Kopplung des zweiten Kondensators C2; indessen wird das Gate-Ansteuerungssignal der dritten Stufe des Schieberegisters SR3 an den zweiten Transistor T2 angelegt, so dass der zweite Transistor T2 eingeschaltet wird; der Pegel des Punkts P wird durch das zweite Pegelsignal über den zweiten Transistor T2 wieder nach unten auf einen niedrigen Pegel gezogen, um die Unterdrückung auf den Q-Punkt zu lösen; das zweite Taktsignal wiederum springt auf einen hohen Pegel und zieht den Pegel des Q-Punkts hoch auf einen hohen Pegel, um den vierten Transistor T4 und den sechsten Transistor T6 hochzuziehen, was die Pegel des Punkts P und des Ausgangsanschlusses OUT zurück zu einem niedrigen Pegel bringt, so dass die zweite Stufe des Schieberegisters SR2 nach dem Abtasten zurückgesetzt wird.
  • Optional sind in der vorliegenden Ausführungsform sowohl das erste Taktsignal als auch das zweite Taktsignal Impulssignale; und das erste Taktsignal weist einen hohen Spannungspegel in einem Bereich von 12 V bis 15 V auf, und das erste Taktsignal weist einen niedrigen Spannungspegel in einem Bereich von –8 V bis –12 V auf; ebenso weist das zweite Taktsignal einen hohen Spannungspegel in einem Bereich von 12 V bis 15 V auf, und das zweite Taktsignal weist einen niedrigen Spannungspegel in einem Bereich von –8 V bis –12 V auf. In der vorliegenden Ausführungsform ist das erste Taktsignal invers zu dem zweiten Taktsignal.
  • Optional ist in der vorliegenden Ausführungsform das Initialsignal ein Impulssignal, das einen hohen Spannungspegel in einem Bereich von 12 V bis 15 V aufweist und das einen niedrigen Spannungspegel in einem Bereich von –8 V bis –12 V aufweist.
  • Optional weist in der vorliegenden Ausführungsform das erste Pegelsignal einen Spannungspegel in einem Bereich von 12 V bis 15 V auf, und der erste Spannungspegel ist im Allgemeinen ein konstantes hohes Pegelsignal; das zweite Pegelsignal weist einen Spannungspegel in einem Bereich von –8 V bis –12 V auf, und das zweite Pegelsignal ist im Allgemeinen ein konstantes niedriges Pegelsignal.
  • Es ist zu beachten, dass in der vorliegenden Ausführungsform der Gate-Ansteuerungsschaltkreis eine unilaterale Ansteuerung für das TFT-Matrixsubstrat anlegen kann, das heißt, der Gate-Ansteuerungsschaltkreis ist nur auf einer Seite des TFT-Matrixsubstrat-Anzeigebereichs angeordnet; alternativ kann der Gate-Ansteuerungsschaltkreis auch bilaterale Ansteuerung anlegen, das heißt, der Gate-Ansteuerungsschaltkreis ist auf beiden Seiten des TFT-Matrixsubstrat-Anzeigebereichs angeordnet. Für die unilaterale Ansteuerung oder die bilaterale Ansteuerung ist in der vorliegenden Ausführungsform der Gate-Ansteuerungsschaltkreis auch auf eine Vorwärtsabtastung und eine Rückwärtsabtastung anwendbar. In der vorliegenden Ausführungsform sind der erste Transistor T1 bis neunte Transistor T9 NMOS-Transistoren, in einer anderen Ausführungsform können der erste Transistor T1 bis neunte Transistor T9 auch PMOS-Transistoren sein. Wenn der erste Transistor T1 bis neunte Transistor T9 PMOS-Transistoren sind, sind die angelegten oder bereitgestellten Signale, wie z. B. das Rücksetzsignal, das Initialsignal, das erste Taktsignal, das zweite Taktsignal, das erste Pegelsignal und das zweite Pegelsignal, usw. jeweils invers zu denen in der vorliegenden Ausführungsform.
  • Der Gate-Ansteuerungsschaltkreis, das TFT-Matrixsubstrat und die Anzeigevorrichtung, die durch die vorliegende Ausführungsform geschaffen sind, enthalten m in Reihe geschaltete Stufen von Schieberegistern, von denen jede vor dem Abtasten zurückgesetzt wird; wobei das Zurücksetzen der n-ten Stufe des Schieberegisters vor dem Abtasten durch ein Ausgangssignal aus dem Ausgangsanschluss der (n – i)-ten Stufe des Schieberegistersaktiviert wird. Deswegen wird während des Abtastprozesses durch das Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters vor ihrem Abtasten zurückgesetzt. Außerdem, weil 1 ≤ i ≤ m/2 ist, wird der übermäßige Zeitabstand zwischen dem Zurücksetzen vor dem Abtasten jeder Stufe des Schieberegisters (d. h. dem Zurücksetzen vor dem aktivierten Abtasten der Stufe des Schieberegisters, das heißt dem Zurücksetzen der Stufe des Schieberegisters, bevor diese Stufe des Schieberegisters ein Gate-Ansteuerungssignal ausgibt) und dem aktivierten Abtasten der Stufe des Schieberegisters vermieden, das heißt, der Zeitabstand zwischen dem Zurücksetzen vor dem Abtasten jeder Stufe des Schieberegisters und dem aktivierten Abtasten der Stufe des Schieberegisters wird reduziert. Falls beispielsweise im Stand der Technik die Abtastzeitperiode für jede Stufe des Schieberegisters ungefähr 16 ms ist, ist für die m-te Stufe des Schieberegisters (d. h. die letzte Stufe des Schieberegisters) der Zeitabstand zwischen dem Zurücksetzen der letzten Stufe des Schieberegisters und dem aktivierten Abtasten der letzten Stufe des Schieberegisters (m – 1)·16 ms; in der vorliegenden Ausführungsform jedoch, falls i beispielsweise gleich 2 ist, ist der Zeitabstand zwischen dem Zurücksetzen vor dem Abtasten der letzten Stufe des Schieberegisters und dem aktivierten Abtasten der letzten Stufe des Schieberegisters gleich 2·16 ms, und selbst in anderen Ausführungsformen ist der Zeitabstand zwischen dem Zurücksetzen vor dem Abtasten der letzten Stufe des Schieberegisters und dem aktivierten Abtasten der letzten Stufe des Schieberegisters ebenfalls kleiner als (m – 1)·16 ms, und damit wird der Zeitabstand zwischen der Zurücksetzzeit vor dem Abtasten der letzten Stufe des Schieberegisters und der Abtastzeit der letzten Stufe des Schieberegisters, der derselbe ist wie die anderen Stufen der Schieberegister, außerordentlich verringert, das heißt der Zeitabstand zwischen der Zurücksetzzeit vor dem Abtasten jeder Stufe des Schieberegisters und der Aktivierungszeit (Abtastzeit) der Stufe des Schieberegisters ist kleiner als (m – 1)·16 ms, und damit ist das Problem gelöst, dass die Pegel der Ausgangsanschlüsse der Schieberegister in dem Gate-Ansteuerungsschaltkreis während der Abtastung potentialfrei sind (insbesondere ist das Problem gelöst, dass die Pegel der letzteren Ausgangsanschlüsse der letzten Schieberegister in dem Gate-Ansteuerungsschaltkreis während der Abtastung potentialfrei sind). Deshalb kann der Ausgangsanschluss jeder Stufe von Schieberegistern in dem Gate-Ansteuerungsschaltkreis vor dem aktivierten Abtasten auf einem niedrigen Pegel gehalten werden und damit das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden, um den Anzeigeeffekt zu verbessern.
  • 2 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform ist im Wesentlichen derselbe wie der in einer weiteren Ausführungsform, und der Unterschied dazwischen ist, dass in der vorliegenden Ausführungsform die Rücksetzleitung R1 des Gate-Ansteuerungsschaltkreises das Rücksetzsignal an den ersten Rücksetzanschluss RESET1 der ersten Stufe des Schieberegisters SR1 anlegt, wie in 2 gezeigt ist, so dass die erste Stufe des Schieberegisters SR1 vor dem Abtasten zurückgesetzt wird, die Rücksetzleitungen R2 bis Ri alle mit der Initialsignalleitung 11 verbunden sind und das Initialsignal STV aus der Initialsignalleitung 11 jeweils an die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi angelegt wird, so dass die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten zurückgesetzt werden.
  • Insbesondere ist der erste Rücksetzanschluss RESET1 der ersten Stufe des Schieberegisters SR1 mit der Rücksetzleitung R1 verbunden, um das Rücksetzsignal aus der Rücksetzleitung R1 zu empfangen, so dass die erste Stufe des Schieberegisters SR1 vor dem Abtasten zurückgesetzt wird.
  • Die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi empfangen das Initialsignal STV, so dass die zweiten bis i-ten Stufen der Schieberegister SR2, ... SRi vor dem Abtasten zurückgesetzt werden. Insbesondere sind die ersten Rücksetzanschlüsse RESET1 der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi alle mit der Initialsignalleitung 11 verbunden, um das Initialsignal zu empfangen, so dass die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi vor dem Abtasten zurückgesetzt werden.
  • Die (i + 1)-te Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm werden vor dem Abtasten zurückgesetzt: Insbesondere ist beispielsweise in dem Fall der n-ten Stufe des Schieberegisters SRn der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn mit dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i zu empfangen, und das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i steuert die n-te Stufe des Schieberegisters SRn, sich vor dem Abtasten zurückzusetzen. Ähnlich werden die (i + 1)-te Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm vor dem Abtasten der Reihe nach zurückgesetzt.
  • In der vorliegenden Ausführungsform wird jede der Stufen des Schieberegisters vor dem Abtasten zurückgesetzt, wobei die zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi jeweils vor dem Abtasten über das durch die Initialsignalleitung bereitgestellte Initialsignal zurückgesetzt werden, so dass nur eine Initialsignalleitung erforderlich ist, um das Zurücksetzen der zweiten bis i-ten Stufen der Schieberegister SR2, ..., SRi zu erreichen, und damit die Anzahl von Initialsignalleitungen verringert wird und ferner die Flächenbelegung des Gate-Ansteuerungsschaltkreises in dem TFT-Matrixsubstrat verringert wird. Da diese Rücksetzleitungen und Initialsignalleitungen im Allgemeinen in einem Randbereich des TFT-Matrixsubstrats angeordnet sind, kann die Verringerung der Anzahl der Rücksetzleitungen die Breite des Rands verringern, um den Effekt eines schmalen Randes zu erreichen.
  • 3 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 3 sind in der vorliegenden Ausführungsform die Rücksetzleitungen R1, R2 bis Ri mit demselben Rücksetzsignalbus R verbunden, der die durch einen Ansteuerungs-IC (nicht gezeigt), der typischerweise in einem Stufenbereich des TFT-Matrixsubstrats angeordnet ist, bereitgestellten Rücksetzsignale empfängt, und dann legen die Rücksetzleitungen R1, R2 bis Ri jeweils die Rücksetzsignale an die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi an.
  • Insbesondere werden die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi vor dem Abtastenzurückgesetzt und die ersten Rücksetzanschlüsse RESET1 der ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi sind alle mit dem Rücksetzsignalbus R verbunden, um die Rücksetzsignale zu empfangen, so dass die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi vor dem Abtasten zurückgesetzt werden.
  • Insbesondere empfangen die ersten Rücksetzanschlüsse RESET1 der ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi das durch den Ansteuerungs-IC an den Rücksetzsignalbus R angelegte Rücksetzsignal, so dass die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi vor dem Abtasten zurückgesetzt werden; insbesondere sind die ersten Rücksetzanschlüsse RESET1 der ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi alle mit dem Rücksetzsignalbus R verbunden, um die Rücksetzsignale zu empfangen, so dass die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi vor dem Abtasten zurückgesetzt werden.
  • Die (i + 1)-te Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm werden vor dem Abtasten zurückgesetzt: insbesondere ist beispielsweise in dem Fall der n-ten Stufe des Schieberegisters SRn der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn mit dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – i)-ten Stufe des Schieberegisters SRn – i die n-te Stufe des Schieberegisters SRn steuert, sich vor dem Abtasten zurückzusetzen; ähnlich werden die (i + 1)-te Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm vor dem Abtasten der Reihe nach zurückgesetzt.
  • In der vorliegenden Ausführungsform werden die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi jeweils über die durch den Rücksetzsignalbus R bereitgestellten Rücksetzsignale vor dem Abtasten zurückgesetzt, so dass nur eine Rücksetzleitung erforderlich ist, um das Zurücksetzen der ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi zu erreichen, und das Zurücksetzen der (i + 1)-ten Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm kann ohne Verbindung mit dem Rücksetzsignalbus Rerreicht werden, da dieses Zurücksetzen durch das Ausgangssignal aus den ersten bis (m – i)-ten Stufen der Schieberegister SRi, ..., SRm – i erreicht werden kann, so dass die Rücksetzleitungen, die der (i + 1)-ten Stufe des Schieberegisters SRi + 1 bis zur m-ten Stufe des Schieberegisters SRm entsprechen, eliminiert werden können, das heißt, die Anzahl von Rücksetzleitungen wird verringert hinsichtlich der ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi; und dann ist die Flächenbesetzung des Gate-Ansteuerungsschaltkreises in dem TFT-Matrixsubstrat weiter reduziert. Da diese Rücksetzleitungen und der Rücksetzsignalbus im Allgemeinen in einem Randbereich des TFT-Matrixsubstrats angeordnet sind, kann die Verringerung der Anzahl der Rücksetzleitungen die Breite des Rands verringern, um den Effekt eines schmalen Randes zu erreichen.
  • 4 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Der Gate-Ansteuerungsschaltkreis der vorliegenden Ausführungsform ist eine spezifischere Implementierung des Gate-Ansteuerungsschaltkreises der ersten Ausführungsform (insbesondere ist es in der ersten Ausführungsform der Fall, dass der Wert von i gleich 2 ist). Eine genauere Beschreibung ist nachstehend im Zusammenhang mit der ersten Ausführungsform gegeben.
  • Bezug nehmend auf 4 enthält der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform gleichermaßen m in Reihe geschaltete Stufen von Schieberegistern SR1, SR2, ..., SRn, SRn – 1, SRn – 2, ..., SRm, wobei sowohl m als auch n positive Ganzzahlen sind und m > 3, 3 ≤ n ≤ m ist. Jede der m Stufen des Schieberegisters enthält: einen ersten Rücksetzanschluss RESET1, einen ersten Eingangsanschluss IN und einen Ausgangsanschluss OUT. Der erste Rücksetzanschluss RESET1 des ersten Schieberegisters SR1 und der erste Rücksetzanschluss RESET1 der zweiten Stufe des Schieberegisters SR2 sind beide mit dem Rücksetzsignalbus R verbunden, durch den die Signale von einem Ansteuerungs-IC in dem TFT-Matrixsubstrat bereitgestellt sind, so dass die Schieberegister SR1 und SR2 vor dem Abtasten zurückgesetzt werden. Eine Signalleitung 21, durch die ein Initialsignal bereitgestellt ist, ist ebenfalls enthalten.
  • Insbesondere gibt in der vorliegenden Ausführungsform der Rücksetzsignalbus R die Rücksetzsignale zu der ersten Stufe des Schieberegisters SR1 und der zweiten Stufe des Schieberegisters SR2 vor dem Start des Abtastens eines Rahmens aus, so dass die erste Stufe des Schieberegisters SR1 und die zweite Stufe des Schieberegisters SR2 vor dem Abtasten zurückgesetzt werden. Nachdem die erste Stufe des Schieberegisters SR1 und die zweite Stufe des Schieberegisters SR2 vor dem Abtasten zurückgesetzt sind, stellt die Initialsignalleitung 21 ein Initialsignal für den ersten Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 bereit, um eine Abtastperiode des Gate-Ansteuerungsschaltkreises zu aktivieren, und dann erzeugt jede der Stufen der Schieberegister in dem Gate-Ansteuerungsschaltkreis der Reihe nach die Gate-Ansteuerungssignale. Das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 wird auch an den ersten Rücksetzanschluss RESET1 der dritten Stufe des Schieberegisters, die von der ersten Stufe des Schieberegisters SR1 um eine Stufe beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der dritten Stufe des Schieberegisters SR3 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der dritten Stufe des Schieberegisters SR3 das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die dritte Stufe des Schieberegisters SR3 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 zurückgesetzt. Ähnlich wird das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 auch an den ersten Rücksetzanschlüsse RESET1 der vierten Stufe des Schieberegisters SR4, die von der zweiten Stufe des Schieberegisters SR2 um eine Stufe beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der vierten Stufe des Schieberegisters SR4 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der vierten Stufe des Schieberegisters SR4 das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die vierte Stufe des Schieberegisters SR4 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 zurückgesetzt; ebenso werden auch andere Stufen der Schieberegister (die fünfte Stufe des Schieberegisters SR5 bis zur roten Stufe des Schieberegisters SRm) vor dem Abtastung gemäß dieser Regelzurückgesetzt, was in der vorliegenden Ausführungsform nicht wiederholt diskutiert wird, solange die folgende Bedingung erfüllt ist: das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 wird an den ersten Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn, die von der (n – 2)-ten Stufe des Schieberegisters SRn – 2 um eine Stufe beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der n-ten Stufe des Schieberegisters SRn das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die n-te Stufe des Schieberegisters SRn wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 zurückgesetzt, wobei sowohl m als auch n beide positive Ganzzahlen sind, und m > 3, 3 ≤ n ≤ m ist; auf diese Weise kann jede der Stufen der Schieberegister vor dem Abtasten zurückgesetzt werden.
  • Mit anderen Worten, für das Zurücksetzen der dritten bis m-ten Stufen der Schieberegister SR3, ..., SRm vor dem Abtasten beispielsweise in dem Fall der n-ten Stufe des Schieberegisters ist der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn mit dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 2)-ten Stufe des Schieberegisters SRn – 2 die n-te Stufe des Schieberegisters SRn steuert, sich vor dem Abtastenzurückzusetzen, und der Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird vor dem Abtasten auf einem niedrigen Pegel gehalten. Insbesondere, wenn der Wert von n gleich 5 ist, ist der erste Rücksetzanschluss RESET1 der fünften Stufe des Schieberegisters SR5 mit dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 zu empfangen, so dass die fünfte Stufe des Schieberegisters SR5 zurückgesetzt wird und damit vor dem Abtasten einen niedrigen Spannungspegel aufweist, das heißt, bevor der erste Eingangsanschluss IN der fünften Stufe des Schieberegisters SR5 das Signal empfängt, wird der Ausgangsanschluss OUT der fünften Stufe des Schieberegisters SR5 auf einem niedrigen Pegel gehalten. Ebenso ist, wenn der Wert von n gleich 8 ist, der erste Rücksetzanschluss RESET1 der achten Stufe des Schieberegisters SR8 mit dem Ausgangssignal aus dem Ausgangsanschluss OUT der sechsten Stufe des Schieberegisters SR6 elektrisch verbunden, und nach dem Empfangen des durch den Ausgangsanschluss OUT der sechsten Stufe des Schieberegisters ausgegebenen Ausgangssignals wird die achte Stufe des Schieberegisters SR8 vor dem Abtastenzurückgesetzt, das heißt, bevor der erste Eingangsanschluss IN der achten Stufe des Schieberegisters SR8 das Signal empfängt, wird der Ausgangsanschluss OUT der achten Stufe des Schieberegisters SR8 auf einem niedrigen Pegel gehalten.
  • Darüber hinaus, Bezug nehmend auf 4, enthält in der vorliegenden Ausführungsform der Gate-Ansteuerungsschaltkreis ebenfalls die erste Taktsignalleitung 22, die zweite Taktsignalleitung 23, die erste Pegelsignalleitung (nicht gezeigt) und die zweite Pegelsignalleitung (nicht gezeigt), und jede Stufe des Schieberegisters enthält den ersten Taktsignalanschluss CK1, den zweiten Taktsignalanschluss CK2 und den zweiten Rücksetzanschluss RESET2.
  • Der erste Taktsignalanschluss CK1 ist konfiguriert, ein erstes Taktsignal aus der ersten Taktsignalleitung 22 zu empfangen, und der zweite Taktsignalanschluss CK2 ist konfiguriert, ein zweites Taktsignal aus der zweiten Taktsignalleitung 23 zu empfangen.
  • Der zweite Rücksetzanschluss RESET2 der n-ten Stufe des Schieberegisters SRn ist mit dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 zu empfangen, so dass die n-te Stufe des Schieberegisters SRn nach dem Abtasten zurückgesetzt wird, und das Ausgangssignal aus dem Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird zu dem ersten Eingangsanschluss IN der (n + 1)-ten Stufe des Schieberegisters SRn + 1 übertragen. Insbesondere wird beispielsweise in dem Fall der ersten Stufe des Schieberegisters SR1 das Ausgangssignal aus der ersten Stufe des Schieberegisters SR1 (d. h. das Gate-Ansteuerungssignal) zu dem ersten Eingangsanschluss IN der zweiten Stufe des Schieberegisters SR2 übertragen, so dass die zweite Stufe des Schieberegisters SR2 aktiviert wird und in einem Arbeitszyklus eintritt, und dann das Gate-Ansteuerungssignal an dem Ausgangsanschluss OUT erzeugt.
  • Die erste Pegelsignalleitung und die zweite Pegelsignalleitung stellen das erste Pegelsignal und das zweite Pegelsignal bereit, die für jede Stufe des Schieberegisters benötigt werden.
  • In dem durch die vorliegenden Ausführungsform geschaffenen Gate-Ansteuerungsschaltkreis verwenden die erste Stufe des Schieberegisters SR1 und die zweite Stufe des Schieberegisters SR2 das Rücksetzsignal, das durch den Ansteuerungs-IC in dem TFT-Matrixsubstrat bereitgestellt ist, und jede der dritten bis m-ten Stufen des Schieberegisters SR3, ..., SRm wird vor dem Abtasten unter der Steuerung des Ausgangssignals aus dem Ausgangsanschluss in der Stufe des Schieberegisters, die von jeder der dritten bis m-ten Stufen der Schieberegister SR3, ..., SRm um eine Stufe beabstandet ist, zurückgesetzt, so dass während des Abtastprozesses durch die Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters der Reihe nach vor ihrem Abtasten zurückgesetzt wird. Auf diese Weise ist der Zeitabstand zwischen dem aktivierten Abtasten des Schieberegisters und dem Zurücksetzen vor dem Abtasten des Schieberegisters sehr kurz, wodurch vermieden wird, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten für einen Rahmen simultan zurückgesetzt werden und damit die Potentialfreiheit von Spannungspegeln an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe von Schieberegistern in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden und damit der Anzeigeeffekt verbessert werden.
  • Indessen werden in der vorliegenden Ausführungsform nur zwei Rücksetzleitungen benötigt, um die erste Stufe des Schieberegisters und die zweite Stufe des Schieberegisters zu versorgen, um sämtliche Schieberegister vor dem Abtasten zurückzusetzen, so dass der Anordnungsbereich der Rücksetzleitungen in dem Gate-Ansteuerungsschaltkreis außerordentlich verringert wird und ferner der Effekt eines schmalen Randes des TFT-Matrixsubstrats erreicht wird.
  • 5 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt; der Gate-Ansteuerungsschaltkreis der vorliegenden Ausführungsform ist eine spezifischere Implementierung des Gate-Ansteuerungsschaltkreises der ersten Ausführungsform (insbesondere ist es in der ersten Ausführungsform der Fall, dass der Wert von i gleich 4 ist). Eine genauere Beschreibung ist nachstehend im Zusammenhang mit der ersten Ausführungsform gegeben.
  • Bezug nehmend auf 5 enthält der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform gleichermaßen m in Reihe geschaltete Stufen von Schieberegistern SR1, SR2, ..., SRn, ..., SRm, wobei sowohl m als auch n positive Ganzzahlen sind und m > 3 und 5 ≤ n ≤ m ist. Jede der m Stufen des Schieberegisters enthält: einen ersten Rücksetzanschluss RESET1, einen ersten Eingangsanschluss IN und einen Ausgangsanschluss OUT. 5 zeigt außerdem die Rücksetzleitungen R1, R2, R3 und R4, die mit einem Rücksetzsignalbus R, der die Rücksetzsignale bereitstellt, verbunden sind, so dass die Schieberegister SR1, SR2, SR3 und SR4 vor dem Abtasten zurückgesetzt werden. Eine Signalleitung 31, durch die ein Initialsignal bereitgestellt ist, ist ebenfalls enthalten.
  • Insbesondere gibt in der vorliegenden Ausführungsform der Rücksetzsignalbus R die durch den Ansteuerungs-IC in dem TFT-Matrixsubstrat erzeugten Rücksetzsignale zu der ersten Stufe des Schieberegisters SR1, der zweiten Stufe des Schieberegisters SR2, der dritten Stufe des Schieberegisters SR3 und der vierten Stufe des Schieberegisters SR4 vor dem Start des Abtastens in einem Rahmen aus, so dass die erste Stufe des Schieberegisters SR1, die zweite Stufe des Schieberegisters SR2, die dritte Stufe des Schieberegisters SR3 und die vierte Stufe des Schieberegisters SR4 vor dem Abtasten zurückgesetzt werden. Nachdem die erste Stufe des Schieberegisters SR1 bis vierte Stufe des Schieberegisters SR4 vor dem Abtasten zurückgesetzt sind, stellt die Initialsignalleitung 31 ein Initialsignal für den ersten Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 bereit, um eine Abtastperiode des Gate-Ansteuerungsschaltkreises zu aktivieren, und dann erzeugt jede der Stufen der Schieberegister in dem Gate-Ansteuerungsschaltkreis der Reihe nach die Gate-Steuerungssignale. Wenn das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters das Gate-Ansteuerungssignal ist, wird simultan das Gate-Ansteuerungssignal an den ersten Rücksetzanschluss RESET1 der fünften Stufe des Schieberegisters SR5, die von der ersten Stufe des Schieberegisters um drei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der fünften Stufe des Schieberegisters SR5 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der fünften Stufe des Schieberegisters SR5 das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die fünfte Stufe des Schieberegisters SR5 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 zurückgesetzt. Ähnlich wird das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR2 auch an den ersten Rücksetzanschlüsse RESET1 der sechsten Stufe des Schieberegisters SR6, die von der zweiten Stufe des Schieberegisters SR2 um drei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der sechsten Stufe des Schieberegisters SR6 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der sechsten Stufe des Schieberegisters SR6 das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die sechste Stufe des Schieberegisters SR6 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 zurückgesetzt; ebenso wird Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 auch an den ersten Rücksetzanschlüsse RESET1 der siebten Stufe des Schieberegisters SR7, die von der dritten Stufe des Schieberegisters SR3 um drei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der siebten Stufe des Schieberegisters SR7 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der siebten Stufe des Schieberegisters SR7 das Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die siebte Stufe des Schieberegisters SR7 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 zurückgesetzt; ebenso wird das Ausgangssignal aus dem Ausgangsanschluss OUT der vierten Stufe des Schieberegisters SR4 auch an den ersten Rücksetzanschlüsse RESET1 der achten Stufe des Schieberegisters SR8, die von der vierten Stufe des Schieberegisters SR4 um drei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der achten Stufe des Schieberegisters SR8 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der achten Stufe des Schieberegisters SR8 das Ausgangssignal aus dem Ausgangsanschluss OUT der vierten Stufe des Schieberegisters SR4 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die achte Stufe des Schieberegisters SR8 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der vierten Stufe des Schieberegisters SR4 zurückgesetzt; ebenso werden auch die anderen Stufen der Schieberegister (die neunte Stufe des Schieberegisters SR9 bis zur m-ten Stufe des Schieberegisters SRm) vor dem Abtasten gemäß dieser Regelzurückgesetzt, wie in der vorliegenden Ausführungsform nicht wiederholt diskutiert wird, solange die folgende Bedingung erfüllt ist: das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 wird an den ersten Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn, die von der (n – 4)-ten Stufe des Schieberegisters SRn – 4 um drei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der n-ten Stufe des Schieberegisters SRn das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die n-te Stufe des Schieberegisters SRn wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 zurückgesetzt, wobei sowohl m als auch n beide positive Ganzzahlen sind, und m > 3, 3 ≤ n ≤ m ist; auf diese Weise kann jede der Stufen der Schieberegister vor dem Abtasten zurückgesetzt werden.
  • Mit anderen Worten ist für das Zurücksetzen vor dem Abtasten der fünften Stufe des Schieberegisters SR5 bis zur m-ten Stufen der Schieberegister SRm in dem Fall beispielsweise der n-ten Stufe des Schieberegisters der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn mit dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 4)-ten Stufe des Schieberegisters SRn – 4 die n-te Stufe des Schieberegisters SRn steuert, sich vor dem Abtastenzurückzusetzen, und der Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird vor dem Abtasten auf einem niedrigen Pegel gehalten. Insbesondere, wenn der Wert von n gleich 9 ist, ist der erste Rücksetzanschluss RESET1 der neunten Stufe des Schieberegisters SR9 mit dem Ausgangsanschluss OUT der fünften Stufe des Schieberegisters SR5 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der fünften Stufe des Schieberegisters SR5 zu empfangen, so dass die neunte Stufe des Schieberegisters SR9 zurückgesetzt wird und damit vor dem Abtasten einen niedrigen Spannungspegel aufweist, das heißt, bevor der erste Eingangsanschluss IN der neunten Stufe des Schieberegisters SR9 das Signal empfängt, wird der Ausgangsanschluss OUT der neunten Stufe des Schieberegisters SR9 auf einem niedrigen Pegel gehalten. Ebenso ist, wenn der Wert von n gleich 8 ist, der erste Rücksetzanschluss RESET1 der achten Stufe des Schieberegisters SR8 mit dem Ausgangssignal aus dem Ausgangsanschluss OUT der vierten Stufe des Schieberegisters SR4 elektrisch verbunden, und nach dem Empfangen des durch den Ausgangsanschluss OUT der vierten Stufe des Schieberegisters ausgegebenen Ausgangssignals wird die achte Stufe des Schieberegisters SR8 vor dem Abtastenzurückgesetzt, das heißt, bevor der erste Eingangsanschluss IN der achten Stufe des Schieberegisters SR8 das Signal empfängt, wird der Ausgangsanschluss OUT der achten Stufe des Schieberegisters SR8 auf einem niedrigen Pegel gehalten.
  • Darüber hinaus, Bezug nehmend auf 5, enthält in der vorliegenden Ausführungsform der Gate-Ansteuerungsschaltkreis ebenfalls die erste Taktsignalleitung 32, die zweite Taktsignalleitung 33, die erste Pegelsignalleitung (nicht gezeigt) und die zweite Pegelsignalleitung (nicht gezeigt), und jede Stufe des Schieberegisters enthält den ersten Taktsignalanschluss CK1, den zweiten Taktsignalanschluss CK2 und den zweiten Rücksetzanschluss RESET2.
  • Der erste Taktsignalanschluss CK1 ist konfiguriert, das erste Taktsignal aus der ersten Taktsignalleitung 32 zu empfangen, und der zweite Taktsignalanschluss CK2 ist konfiguriert, das zweite Taktsignal aus der zweiten Taktsignalleitung 33 zu empfangen.
  • Der zweite Rücksetzanschluss RESET2 der n-ten Stufe des Schieberegisters SRn ist mit dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 zu empfangen, so dass die n-te Stufe des Schieberegisters SRn nach dem Abtasten zurückgesetzt wird, und das Ausgangssignal aus dem Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird zu dem ersten Eingangsanschluss IN der (n + 1)-ten Stufe des Schieberegisters SRn + 1 übertragen.
  • Die erste Pegelsignalleitung und die zweite Pegelsignalleitung stellen das erste Pegelsignal und das zweite Pegelsignal bereit, die für jede Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis benötigt werden.
  • In dem Gate-Ansteuerungsschaltkreis, der durch die vorliegenden Ausführungsform geschaffen ist, werden die erste Stufe des Schieberegisters SR1, die zweite Stufe des Schieberegisters SR2, die dritte Stufe des Schieberegisters SR3 und die vierte Stufe des Schieberegisters SR4 vor dem Abtasten mit Hilfe des Rücksetzbus Rzurückgesetzt, und jede der fünften Stufe des Schieberegisters SR5 bis m-ten Stufe des Schieberegisters SRm wird vor dem Abtasten unter der Steuerung des Ausgangssignals aus dem Ausgangsanschluss in der Stufe des Schieberegisters, die von jeden der fünften Stufe des Schieberegisters SR5 bis m-ten Stufe des Schieberegisters SRm durch drei Stufen beabstandet ist, zurückgesetzt, so dass während des Abtastprozesses durch die Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters der Reihe nach vor dem Abtasten zurückgesetzt wird und dadurch vermieden wird, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten für den Rahmen simultan zurückgesetzt werden und damit die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der letzteren Schieberegister während des Abtastens verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden und damit der Anzeigeeffekt verbessert werden.
  • 6 ist ein schematisches Diagramm, das die Struktur eines Gate-Ansteuerungsschaltkreises gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform ist eine spezifischere Implementierung des Gate-Ansteuerungsschaltkreises in der ersten Ausführungsform (insbesondere ist es der Fall in der ersten Ausführungsform, dass der Wert von i gleich 3 ist). Eine genauere Beschreibung ist nachstehend im Zusammenhang mit der ersten Ausführungsform gegeben.
  • Bezug nehmend auf 6 enthält der Gate-Ansteuerungsschaltkreis in der vorliegenden Ausführungsform gleichermaßen m in Reihe geschaltete Stufen von Schieberegistern SR1, SR2, ..., SRn, ..., SRm, wobei sowohl m als auch n positive Ganzzahlen sind und m > 3, 4 ≤ n ≤ m ist. Jede der m Stufen des Schieberegisters enthält: einen ersten Rücksetzanschluss RESET1, einen ersten Eingangsanschluss IN und einen Ausgangsanschluss OUT. 6 zeigt außerdem die Rücksetzleitungen R1, R2 und R3, die mit einem Rücksetzsignalbus R, der Rücksetzsignale bereitstellt, verbunden sind, so dass die Schieberegister SR1, SR2 und SR3 vor dem Abtasten zurückgesetzt werden. Eine Initialsignalleitung 41, durch die ein Initialsignal bereitgestellt ist, ist ebenfalls enthalten.
  • Insbesondere gibt in der vorliegenden Ausführungsform der Rücksetzsignalbus R die durch den Ansteuerungs-IC in dem TFT-Matrixsubstrat erzeugten Rücksetzsignale zu der ersten Stufe des Schieberegisters SR1, der zweiten Stufe des Schieberegisters SR2 und der dritten Stufe des Schieberegisters SR3 vor dem Start des Abtastens in einem Rahmen aus, so dass die erste Stufe des Schieberegisters SR1, die zweite Stufe des Schieberegisters SR2, und die dritte Stufe des Schieberegisters SR3 vor dem Abtasten zurückgesetzt werden. Nachdem die erste Stufe des Schieberegisters SR1 bis dritten Stufe des Schieberegisters SR3 vor dem Abtasten zurückgesetzt sind, stellt die Initialsignalleitung 41 ein Initialsignal für den ersten Eingangsanschluss IN der ersten Stufe des Schieberegisters SR1 bereit, um eine Abtastperiode des Gate-Ansteuerungsschaltkreises zu aktivieren, und dann erzeugt jede der Stufen der Schieberegister in dem Gate-Ansteuerungsschaltkreis der Reihe nach das Gate-Steuerungssignal. Das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters wird auch an den ersten Rücksetzanschlüsse RESET1 der vierten Stufe des Schieberegisters SR4, die von der ersten Stufe des Schieberegisters um zwei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der vierten Stufe des Schieberegisters SR4 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der vierten Stufe des Schieberegisters SR4 das Ausgangssignal aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt, die vierte Stufe des Schieberegisters SR4 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der ersten Stufe des Schieberegisters SR1 zurückgesetzt. Ähnlich wird das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 auch an den ersten Rücksetzanschlüsse RESET1 der fünften Stufe des Schieberegisters SR5, die von der zweiten Stufe des Schieberegisters SR2 um zwei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der fünften Stufe des Schieberegisters SR5 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der fünften Stufe des Schieberegisters SR5 das Ausgangssignal aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die fünfte Stufe des Schieberegisters SR5 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der zweiten Stufe des Schieberegisters SR2 zurückgesetzt; ebenso wird das Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 auch an den ersten Rücksetzanschlüsse RESET1 der sechsten Stufe des Schieberegisters SR6, die von der dritten Stufe des Schieberegisters SR3 um zwei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der sechsten Stufe des Schieberegisters SR6 das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der sechsten Stufe des Schieberegisters SR6 das Ausgangssignal aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die sechste Stufe des Schieberegisters SR6 wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der dritten Stufe des Schieberegisters SR3 zurückgesetzt; ebenso werden auch die anderen Stufen der Schieberegister (die siebte Stufe des Schieberegisters SR7 bis zur m-ten Stufe des Schieberegisters SRm) vor dem Abtastung gemäß dieser Regelzurückgesetzt, wie in der vorliegenden Ausführungsform nicht wiederholt diskutiert wird, solange die folgende Bedingung erfüllt ist: das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 wird an den ersten Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn, die von der (n – 3)-ten Stufe des Schieberegisters SRn – 3 um zwei Stufen beabstandet ist, angelegt, so dass, bevor der erste Eingangsanschluss IN der n-ten Stufe des Schieberegisters SRn das Eingangssignal empfängt, der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 empfängt, um sich vor dem Abtasten zurückzusetzen, das heißt die n-te Stufe des Schieberegisters SRn wird vor dem Abtasten nach dem Empfangen des Ausgangssignals aus dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 zurückgesetzt, wobei sowohl m als auch n beide positive Ganzzahlen sind, und m > 3, 4 ≤ n ≤ m ist; auf diese Weise kann jede der Stufen der Schieberegister vor dem Abtasten zurückgesetzt werden.
  • Mit anderen Worten, für das Zurücksetzen vor dem Abtasten der vierten Stufe des Schieberegisters SR4 bis zur m-ten Stufe des Schieberegisters SRm in dem Fall beispielsweise der n-ten Stufe des Schieberegisters ist der erste Rücksetzanschluss RESET1 der n-ten Stufe des Schieberegisters SRn mit dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss OUT der (n – 3)-ten Stufe des Schieberegisters SRn – 3 die n-te Stufe des Schieberegisters SRn steuert, sich vor dem Abtastenzurückzusetzen, und der Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird vor dem Abtasten auf einem niedrigen Pegel gehalten. Insbesondere, wenn der Wert von n gleich 9 ist, ist der erste Rücksetzanschluss RESET1 der neunten Stufe des Schieberegisters SR9 mit dem Ausgangsanschluss OUT der sechsten Stufe des Schieberegisters SR6 elektrisch verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der sechsten Stufe des Schieberegisters SR6 zu empfangen, so dass die neunte Stufe des Schieberegisters SR9 zurückgesetzt wird und damit vor dem Abtasten einen niedrigen Spannungspegel aufweist, und der Ausgangsanschluss OUT der neunten Stufe des Schieberegisters SR9 wird auf einem niedrigen Pegel gehalten. Ebenso, wenn der Wert von n gleich 8 ist, ist der erste Rücksetzanschluss RESET1 der achten Stufe des Schieberegisters SR8 mit dem Ausgangssignal aus dem Ausgangsanschluss OUT der fünften Stufe des Schieberegisters SR5 elektrisch verbunden, und nach dem Empfangen des durch den Ausgangsanschluss OUT der fünften Stufe des Schieberegisters SR5 ausgegebenen Ausgangssignals wird die achte Stufe des Schieberegisters SR5 vor dem Abtastenzurückgesetzt, und der Ausgangsanschluss OUT der achten Stufe des Schieberegisters SR8 wird auf einem niedrigen Pegel gehalten.
  • Darüber hinaus, Bezug nehmend auf 6, enthält in der vorliegenden Ausführungsform der Gate-Ansteuerungsschaltkreis ebenfalls die erste Taktsignalleitung 42, die zweite Taktsignalleitung 43, die erste Pegelsignalleitung (nicht gezeigt) und die zweite Pegelsignalleitung (nicht gezeigt), und jede Stufe des Schieberegisters enthält den ersten Taktsignalanschluss CK1, den zweiten Taktsignalanschluss CK2 und den zweiten Rücksetzanschluss RESET2.
  • Der erste Taktsignalanschluss CK1 ist konfiguriert, das erste Taktsignal aus der ersten Taktsignalleitung 42 zu empfangen, und der zweite Taktsignalanschluss CK2 ist konfiguriert, das zweite Taktsignal aus der zweiten Taktsignalleitung 43 zu empfangen.
  • Der zweite Rücksetzanschluss RESET2 der n-ten Stufe des Schieberegisters SRn ist mit dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 verbunden, um das Ausgangssignal aus dem Ausgangsanschluss OUT der (n + 1)-ten Stufe des Schieberegisters SRn + 1 zu empfangen, so dass die n-te Stufe des Schieberegisters SRn nach dem Abtasten zurückgesetzt wird; und das Ausgangssignal aus dem Ausgangsanschluss OUT der n-ten Stufe des Schieberegisters SRn wird zu dem ersten Eingangsanschluss IN der (n + 1)-ten Stufe des Schieberegisters SRn + 1 übertragen. Insbesondere wird beispielsweise in dem Fall der ersten Stufe des Schieberegisters SR1 das Ausgangssignal der ersten Stufe des Schieberegisters SR1 (d. h. das Gate-Ansteuerungssignal) zu dem ersten Eingangsanschluss IN der zweiten Stufe des Schieberegisters SR2 übertragen, um die zweite Stufe des Schieberegisters SR2 zu aktivieren, und damit tritt die zweite Stufe des Schieberegisters in einem Arbeitszyklus ein und erzeugt somit das Gate-Ansteuerungssignal an dem Ausgangsanschluss OUT davon.
  • Die erste Pegelsignalleitung und die zweite Pegelsignalleitung stellen das erste Pegelsignal und das zweite Pegelsignal bereit, die für jede Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis benötigt werden.
  • In dem Gate-Ansteuerungsschaltkreis, der durch die vorliegende Ausführungsform geschaffen ist, wird jede der Stufen der Schieberegister vor dem Abtasten zurückgesetzt, wobei die erste Stufe des Schieberegisters SR1, die zweite Stufe des Schieberegisters SR2 und die dritte Stufe des Schieberegisters SR3 vor dem Abtasten mit Hilfe der Rücksetzleitung R1–R3 zurückgesetzt werden, und jede der vierten Stufe des Schieberegisters SR4 bis m-ten Stufe des Schieberegisters SRm wird vor dem Abtasten unter der Steuerung des Ausgangssignals aus der Stufe des Schieberegisters, die von jeder der vierten Stufe des Schieberegisters SR4 bis m-ten Stufe des Schieberegisters SRm um zwei Stufen beabstandet ist, zurückgesetzt, so dass während des Abtastprozesses durch die Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters der Reihe nach vor ihrem Abtasten zurückgesetzt wird. Auf diese Weise ist der Zeitabstand zwischen dem aktivierten Abtasten des Schieberegisters und dem Zurücksetzen vor dem Abtasten des Schieberegisters sehr kurz, wodurch vermieden wird, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten für einen Rahmen simultan zurückgesetzt werden und damit die Potentialfreiheit von Spannungspegeln an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird vermieden werden und damit der Anzeigeeffekt verbessert werden.
  • Es ist anzumerken, dass das Vorwärtsabtasten in der vorliegenden Ausführungsform als ein Beispiel eingesetzt wird, die vorliegende Erfindung jedoch nicht darauf beschränkt ist, vielmehr kann der Gate-Ansteuerungsschaltkreis in den vorstehenden Ausführungsformen auch ein Rückwärtsabtasten einsetzen, und das Vorwärtsabtasten und das Rückwärtsabtasten werden basierend auf derselben Implementierung eingesetzt, die hier nicht wiederholt diskutiert wird. Zusätzlich ist der Gate-Ansteuerungsschaltkreis nicht auf den Gate-Ansteuerungsschaltkreis mit vier Phasen oder den Gate-Ansteuerungsschaltkreis mit acht Phasen beschränkt. Obwohl der Gate-Ansteuerungsschaltkreis mit vier Phasen in der vorliegenden Ausführungsform als ein Beispiel eingesetzt wird, ist die vorliegende Erfindung nicht darauf beschränkt.
  • 7 ist ein schematisches Diagramm, das die Struktur eines TFT-Matrixsubstrats gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 7 enthält in der vorliegenden Ausführungsform ein TFT-Matrixsubstratschaltkreis 500 einen Gate-Ansteuerungsschaltkreis 501 wie in den vorstehenden Ausführungsformen. Insbesondere setzt in der vorliegenden Ausführungsform das TFT-Matrixsubstrat eine unilaterale Ansteuerung ein, das heißt der Gate-Ansteuerungsschaltkreis 501 ist auf einer Seite des TFT-Matrixsubstrats 500 gebildet.
  • Bezug nehmend auf 7a, die ein schematisches Diagramm einer weiteren bevorzugte Ausführungsform der Struktur des TFT-Matrixsubstrats gemäß der siebten Ausführungsform der vorliegenden Erfindung ist, ist eine bilaterale Ansteuerung des TFT-Matrixsubstrats geschaffen, das heißt der Gate-Ansteuerungsschaltkreis 501 ist auf beiden Seiten des TFT-Matrixsubstrats angeordnet, in einer weiteren Ausführungsform können die Gate-Leitungen, die auf dem TFT-Matrixsubstrat angeordnet sind, in einem verschachtelten Ansteuerungsmodus angesteuert werden.
  • Es ist zu bemerken, dass in der vorliegenden Ausführungsform das TFT-Matrixsubstrat nicht darauf beschränkt ist, dass es in der LCD (Flüssigkristallanzeige), der OLED (organischen Leuchtdiodenanzeige) oder dem elektronischen Papier usw. verwendet wird. Zusätzlich ist in der vorliegenden Ausführungsform das TFT-Matrixsubstrat nicht auf ein TFT-Matrixsubstrat vom amorphen Siliziumtyp, ein TFT-Matrixsubstrat vom LTPS-Typ oder ein TFT-Matrixsubstrat vom Oxidtyp beschränkt. Der Gate-Ansteuerungsschaltkreis des TFT-Matrixsubstrat, der durch die vorliegende Ausführungsform geschaffen ist, ist nicht auf die unilaterale Ansteuerung und die bilaterale Ansteuerung beschränkt.
  • In dem TFT-Matrixsubstrat, das durch die vorliegende Ausführungsform geschaffen ist, wird jede der Stufen der Schieberegister vor dem Abtastenzurückgesetzt, wobei jede der (1 + i)-ten Stufe des Schieberegisters bis m-ten Stufe des Schieberegisters vor dem Abtasten unter der Steuerung des Ausgangssignals aus dem Ausgangsanschluss in der (n – i)-ten Stufe des Schieberegisters, die von jeder der (1 + i)-ten Stufe des Schieberegisters bis roten Stufe des Schieberegisters durch i-te Stufen beabstandet ist, zurückgesetzt wird, so dass während des Abtastprozesses durch das Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters der Reihe nach vor ihrem Abtasten zurückgesetzt wird, wodurch vermieden wird, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten für einen Rahmensimultan zurückgesetzt werden und damit die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden und damit der Anzeigeeffekt verbessert werden.
  • Indessen, da nur wenige Schieberegister in dem Gate-Ansteuerungsschaltkreis die Rücksetzleitungen benötigen, um sich vor dem Abtasten zurückzusetzen, ist die Anzahl der Rücksetzleitungen in dem Gate-Ansteuerungsschaltkreis außerordentlich verringert; und dann wird der Effekt des schmalen Randes des TFT-Matrixsubstrats erreicht.
  • 8 ist ein schematisches Diagramm, das die Struktur eines Anzeigefelds gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt. Bezug nehmend auf 8 enthält in der vorliegenden Ausführungsform das Anzeigefeld 600 ein TFT-Matrixsubstrat 601, das im Allgemeinen ferner ein Farbfilmsubstrat 602, das dem TFT-Matrixsubstrat 601 gegenüber vorgesehen ist, enthält, wobei das TFT-Matrixsubstrat 601 das durch irgendeine der vorstehenden Ausführungsformen beschriebene verwendet.
  • In dem Anzeigefeld, das durch die vorliegende Ausführungsform geschaffen ist, wird jede der Stufen der Schieberegister in dem Gate-Ansteuerungsschaltkreis des Anzeigefelds vor dem Abtastenzurückgesetzt, wobei jede der (1 + i)-ten Stufe des Schieberegisters bis m-ten Stufe des Schieberegisters vor dem Abtasten unter der Steuerung des Ausgangssignals aus dem Ausgangsanschluss in der (n – i)-ten Stufe des Schieberegisters, die von jeder der (1 + i)-ten Stufe des Schieberegisters bis m-ten Stufe des Schieberegisters durch die i-ten Stufen beabstandet ist, zurückgesetzt wird, so dass während des Abtastprozesses durch das Schieberegister in dem Gate-Ansteuerungsschaltkreis jede Stufe des Schieberegisters der Reihe nach vor ihrem Abtasten zurückgesetzt wird, wodurch vermieden wird, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten für einen Rahmensimultan zurückgesetzt werden und damit die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird. Deshalb kann der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis vor dem Abtasten auf einem niedrigen Pegel gehalten werden, das Bildschirmflackern-Phänomen der Anzeigevorrichtung bei dem Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, vermieden werden und damit der Anzeigeeffekt verbessert werden.
  • Indessen, da nur wenige Schieberegister in dem Gate-Ansteuerungsschaltkreis die Rücksetzleitungen benötigen, um sich vor dem Abtasten zurückzusetzen, ist die Anzahl der Rücksetzleitungen in dem Gate-Ansteuerungsschaltkreis außerordentlich verringert; und dann wird der Effekt des schmalen Randes des Anzeigefelds erreicht.
  • 9 ist ein schematisches Diagramm, das die Struktur einer Anzeigevorrichtung gemäß einer weiteren Ausführungsform der vorliegenden Erfindung zeigt.
  • Bezug nehmend auf 9 ist die Anzeigevorrichtung in der vorliegenden Ausführungsform nicht auf eine organische Leuchtdiodenanzeigevorrichtung (OLED-Vorrichtung), eine Flüssigkristallanzeigevorrichtung (LCD-Vorrichtung) oder ein elektronisches Papier, usw. beschränkt. Insbesondere enthält die Anzeigevorrichtung 700 ein Anzeigefeld 701. Das Anzeigefeld 701 verwendet das in der achten Ausführungsform beschriebene Anzeigefeld.
  • Die Anzeigevorrichtung, die durch die vorliegenden Ausführungsform geschaffen ist, enthält m in Reihe geschaltete Stufen von Schieberegistern, von denen jede vor dem Abtasten zurückgesetzt wird, wobei die ersten bis m-ten Stufen der Schieberegister SR1, ..., SRm vor dem Abtasten der Reihe nach zurückgesetzt werden; wobei die ersten bis i-ten Stufen der Schieberegister SR1, ..., SRi vor dem Abtasten durch das erste Signal (das Initialsignal oder das Rücksetzsignal) zurückgesetzt werden und jede der (i + 1)-ten Stufe des Schieberegisters SRi + 1 bis m-ten Stufe des Schieberegisters SRm vor dem Abtasten durch das Ausgangssignal aus dem Ausgangsanschluss in der Stufe des Schieberegisters, die von jeder der (i + 1)-ten Stufe des Schieberegisters SRi + 1 bis m-ten Stufe des Schieberegisters SRm um i-te Stufen beabstandet sind, zurückgesetzt werden. Deshalb kann die durch die vorliegende Ausführungsform geschaffene Anzeigevorrichtung wenigstens einen der folgenden Effekte erreichen: Vermeiden, dass die Schieberegister in dem Gate-Ansteuerungsschaltkreis für einen Rahmen simultan vor dem Abtasten zurückgesetzt werden und damit die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der letzteren Schieberegister während der Abtastung verursacht wird, so dass der Ausgangsanschluss jeder Stufe des Schieberegisters in dem Gate-Ansteuerungsschaltkreis auf einem niedrigen Pegel vor dem Abtasten gehalten werden kann, Vermeiden des Bildschirmflackern-Phänomens der Anzeigevorrichtung beim Anzeigen, das durch die Potentialfreiheit der Spannungspegel an den Ausgangsanschlüssen der Schieberegister in dem Gate-Ansteuerungsschaltkreis verursacht wird, Verbessern des Anzeigeeffekts, Verringern der Breite des Rands und Erreichen des Effekts des schmalen Rands.
  • Das vorstehende Beschreibung bezieht sich nur auf die bevorzugte Ausführungsform der vorliegenden Erfindung und ist nicht auf die vorliegende Erfindung beschränkt, wobei Abwandlungen und Änderungen durch Fachleute an der vorliegenden Erfindung vorgenommen werden können. Alle Modifikationen, Ersetzungen, Verbesserungen usw., die innerhalb der Idee und der Prinzipien der vorliegenden Erfindung liegen, sollen alle im Schutzbereich der vorliegenden Erfindung enthalten sein.

Claims (11)

  1. Gate-Ansteuerungsschaltkreis, der m Stufen von Schieberegistern (SR1, SR2, ..., SRn, ..., SRm), die miteinander in Reihe geschaltet sind, umfasst, wobei jede Stufe des Schieberegisters einen ersten Rücksetzanschluss (RESET1), einen ersten Eingangsanschluss (IN) und einen Ausgangsanschluss (OUT) umfasst, wobei ein erster Eingangsanschluss (IN) der ersten Stufe des Schieberegisters (SR1) aus den m Stufen des Schieberegisters konfiguriert ist, ein Initialsignal (STV) zu empfangen, und ein erster Rücksetzanschluss (RESET1) der ersten Stufe des Schieberegisters (SR1) konfiguriert ist, ein Rücksetzsignal zu empfangen, und das Rücksetzsignal die erste Stufe des Schieberegister (SR1) steuert, um sich vor dem Abtasten zurückzusetzen, erste Rücksetzanschlüsse (RESET1) der zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) aus den m Stufen der Schieberegister (SR1, SR2, ... SRn, ..., SRm) konfiguriert sind, erste Signale zu empfangen, die die zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) steuern, um sich vor dem Abtasten zurückzusetzen, ein erster Rücksetzanschluss (RESET1) der n-ten Stufe des Schieberegisters (SRn) aus den m Stufen der Schieberegister (SR1, SR2, ..., SRn, ..., SRm) mit einem Ausgangsanschluss (OUT) der (n – i)-ten Stufe des Schieberegisters (SRn – 1) aus den m Stufen der Schieberegister (SR1, SR2, ..., SRn, ..., SRm) elektrisch verbunden ist, um ein Ausgangssignal, das aus dem Ausgangsanschluss (OUT) der (n – i)-ten Stufe des Schieberegister (SRn – 1) ausgegeben wird, zu empfangen, so dass das Ausgangssignal aus dem Ausgangsanschluss (OUT) der (n – i)-ten Stufe des Schieberegisters (SRn – 1) die n-te Stufe des Schieberegisters (SRn) steuert, um sich vor dem Abtasten zurückzusetzen, wobei i, m und n positive Ganzzahlen sind und m > 3, 2 ≤ i ≤ m/2, i < n ≤ m sind.
  2. Gate-Ansteuerungsschaltkreis nach Anspruch 1, wobei jedes der ersten Signale das Rücksetzsignal oder das Initialsignal (STV) ist.
  3. Gate-Ansteuerungsschaltkreis nach Anspruch 1, wobei i = 2 ist, ein erster Rücksetzanschluss (RESET1) der n-ten Stufe des Schieberegisters (SRn) mit dem Ausgangsanschluss (OUT) der (n – 2)-ten Stufe des Schieberegisters (SRn – 2) elektrisch verbunden ist, um das Ausgangssignal, das aus dem Ausgangsanschluss (OUT) der (n – 2)ten Stufe des Schieberegisters (SRn – 2) ausgegeben wird, zu empfangen, wobei das Ausgangssignal, das aus dem Ausgangsanschluss (OUT) der (n – 2)-ten Stufe des Schieberegisters (SRn – 2) ausgegeben wird, die n-te Stufe des Schieberegisters (SRn) steuert, um sich vor dem Abtasten zurückzusetzen.
  4. Gate-Ansteuerungsschaltkreis nach Anspruch 2, wobei die zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) vor dem Abtasten zurückgesetzt werden, wobei jedes der ersten Signale das Initialsignal (STV) ist, und alle ersten Rücksetzanschlüsse (RESET1) der zweiten bis i-ten Stufen der Schieberegister mit einer Initialsignalleitung (11, 21, 31, 41) verbunden sind, um das Initialsignal (STV) zum Steuern der zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi), um sich vor dem Abtasten zurückzusetzen, zu empfangen; oder wobei die zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) vor dem Abtasten zurückgesetzt werden, wobei jedes der ersten Signale das Rücksetzsignal ist und wobei alle ersten Rücksetzanschlüsse (RESET1) der zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) mit einem Rücksetzsignalbus verbunden sind, um das Rücksetzsignal zu empfangen, das die zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) steuert, um sich vor dem Abtasten zurückzusetzen.
  5. Gate-Ansteuerungsschaltkreis nach Anspruch 1, wobei jede der m Stufen der Schieberegister ferner umfasst: einen zweiten Rücksetzanschluss (RESET2); wobei der zweite Rücksetzanschluss (RESET2) der k-ten Stufe des Schieberegisters mit dem Ausgangsanschluss (OUT) der (k + 1)-ten Stufe des Schieberegisters verbunden ist, um das Ausgangssignal aus dem Ausgangsanschluss (OUT) der (k + 1)-ten Stufe des Schieberegisters zu empfangen, so dass die k-te Stufe des Schieberegisters nach dem Abtasten zurückgesetzt wird; das Ausgangssignal, das aus dem Ausgangsanschluss (OUT) der k-ten Stufe des Schieberegisters ausgegeben wird, zu dem ersten Eingangsanschluss (IN) der (k + 1)-ten Stufe des Schieberegisters übertragen wird, um das Abtasten der (k + 1)-ten Stufe des Schieberegisters zu aktivieren; wobei k eine positive Ganzzahl ist und 1 ≤ k ≤ m – 1 ist.
  6. Gate-Ansteuerungsschaltkreis nach Anspruch 1, wobei jede der m Stufen der Schieberegister (SR1, SR2, ..., SRn, ..., SRm) ferner umfasst: einen ersten Transistor (T1), wobei eine Gate-Elektrode des ersten Transistors (T1) mit dem ersten Eingangsanschluss (IN) der Stufe des Schieberegisters elektrisch verbunden ist und eine Source-Elektrode des ersten Transistors (T1) konfiguriert ist, ein erstes Pegelsignal zu empfangen; einen zweiten Transistor (T2), wobei eine Gate-Elektrode des zweiten Transistors (T2) mit dem zweiten Rücksetzanschluss (RESET2) der Stufe des Schieberegisters elektrisch verbunden ist, eine Drain-Elektrode des zweiten Transistors mit der Drain-Elektrode des ersten Transistors elektrisch verbunden ist und eine Source-Elektrode des zweiten Transistors konfiguriert ist, ein zweites Pegelsignal zu empfangen; einen dritten Transistor (T3), wobei die Gate-Elektrode des dritten Transistors (T3) mit der Drain-Elektrode des ersten Transistors (T1) elektrisch verbunden ist und ferner mit dem Ausgangsanschluss (OUT) der Stufe des Schieberegisters über einen ersten Kondensator verbunden ist, eine Drain-Elektrode des dritten Transistors (T3) mit dem Ausgangsanschluss (OUT) elektrisch verbunden ist und eine Source-Elektrode mit dem zweiten Taktsignalanschluss (CK2) verbunden ist, um das zweite Taktsignal zu empfangen; einen vierten Transistor (T4), wobei eine Drain-Elektrode des vierten Transistors (T4) mit der Drain-Elektrode des ersten Transistors (T1) elektrisch verbunden ist und eine Source-Elektrode des vierten Transistors (T4) konfiguriert ist, das zweite Pegelsignal zu empfangen; einen fünften Transistor (T5), wobei eine Gate-Elektrode des fünften Transistors (T5) mit der Drain-Elektrode des ersten Transistors (T1) elektrisch verbunden ist, eine Source-Elektrode des fünften Transistors (T5) mit dem zweiten Taktsignalanschluss (CK2) über einen zweiten Kondensator verbunden ist und eine Drain-Elektrode des fünften Transistors (T5) konfiguriert ist, das zweite Pegelsignal zu empfangen; einen sechsten Transistor (T6), wobei eine Gate-Elektrode des sechsten Transistors (T6) mit sowohl der Gate-Elektrode des vierten Transistors (T4) als auch der Source-Elektrode des fünften Transistors (T5) elektrisch verbunden ist, eine Source-Elektrode des sechsten Transistors (T6) mit dem Ausgangsanschluss (OUT) elektrisch verbunden ist und eine Drain-Elektrode des sechsten Transistors (T6) konfiguriert ist, das zweite Pegelsignal zu empfangen; einen siebten Transistor (T7), wobei eine Gate-Elektrode des siebten Transistors (T7) mit dem ersten Taktsignalanschluss (CK1) elektrisch verbunden ist, um das erste Taktsignal zu empfangen, eine Drain-Elektrode des siebten Transistors (T7) mit dem Ausgangsanschluss (OUT) elektrisch verbunden ist und eine Source-Elektrode des siebten Transistors (T7) konfiguriert ist, das zweite Pegelsignal zu empfangen; einen achten Transistor (T8), wobei eine Gate-Elektrode des achten Transistors (T8) mit dem ersten Rücksetzanschluss (RESET1) der Stufe des Schieberegisters elektrisch verbunden ist, eine Drain-Elektrode des achten Transistors (T8) mit der Drain-Elektrode des ersten Transistors (T1) elektrisch verbunden ist und eine Source-Elektrode des achten Transistor (T8) konfiguriert ist, das zweite Pegelsignal zu empfangen; und einen neunten Transistor (T9), wobei eine Gate-Elektrode des neunten Transistors (T9) mit sowohl der Gate-Elektrode des achten Transistors (T8) als auch mit dem ersten Rücksetzanschluss (RESET1) der Stufe des Schieberegisters elektrisch verbunden ist, eine Source-Elektrode des neunten Transistors (T9) mit dem Ausgangsanschluss (OUT) der Stufe des Schieberegisterselektrisch verbunden ist und eine Drain-Elektrode des neunten Transistors (T9) konfiguriert ist, das zweite Pegelsignal zu empfangen.
  7. Gate-Ansteuerungsschaltkreis nach Anspruch 6, wobei das Ausgangssignal aus dem Ausgangsanschluss (OUT) der (n – i)-ten Stufe des Schieberegisters (SRn – i) an die Gate-Elektroden des achten und neunten Transistors (T8, T9) der n-ten Stufe des Schieberegisters (SRn) durch den ersten Rücksetzanschluss (RESET1) der n-ten Stufe des Schieberegisters (SRn) angelegt wird, um den achten Transistor (T8) und den neunten Transistor (T9) einzuschalten oder auszuschalten.
  8. Gate-Ansteuerungsschaltkreis nach Anspruch 7, wobei dann, wenn der achte Transistor (T8) und der neunte Transistor (T9) der n-ten Stufe des Schieberegisters (SRn) eingeschaltet werden, der Pegel der Drain-Elektrode des ersten Transistors (T1) der n-ten Stufe des Schieberegisters (SRn) und der Pegel des Ausgangsanschlusses (OUT) der n-ten Stufe des Schieberegisters (SRn) durch das zweite Pegelsignal über den eingeschalteten achten Transistor (T8) und den eingeschalteten neunten Transistor (T9) auf einen niedrigen Pegel heruntergezogen werden, um die n-te Stufe des Schieberegisters (SRn) vor dem Abtasten zurückzusetzen.
  9. Gate-Ansteuerungsschaltkreis nach Anspruch 8, wobei der erste Rücksetzanschluss (RESET1) der ersten Stufe des Schieberegisters (SR1) konfiguriert ist, das Rücksetzsignal zu empfangen, das das Einschalten oder Ausschalten des achte Transistors (T8) und des neunten Transistors (T9) der ersten Stufe des Schieberegisters (SR1) steuert; und die ersten Rücksetzanschlüsse (RESET1) der zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) konfiguriert sind, die ersten Signale zu empfangen, die das Einschalten oder Ausschalten des achten Transistors (T8) und des neunten Transistors (T9) der zweiten bis i-ten Stufen der Schieberegister (SR2, ..., SRi) dementsprechend steuern.
  10. TFT-Matrixsubstrat, das einen Gate-Ansteuerungsschaltkreis nach einem der Ansprüche 1 bis 9 umfasst.
  11. Anzeigevorrichtung, die ein TFT-Matrixsubstrat nach Anspruch 10 umfasst.
DE102014009544.4A 2014-01-27 2014-06-27 Gate-Ansteuerungsschaltkreis, TFT-Matrixsubstrat und Anzeigevorrichtung Active DE102014009544B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410040341.1 2014-01-27
CN201410040341.1A CN103943054B (zh) 2014-01-27 2014-01-27 栅极驱动电路、tft阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
DE102014009544A1 true DE102014009544A1 (de) 2015-07-30
DE102014009544B4 DE102014009544B4 (de) 2023-05-04

Family

ID=51190694

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014009544.4A Active DE102014009544B4 (de) 2014-01-27 2014-06-27 Gate-Ansteuerungsschaltkreis, TFT-Matrixsubstrat und Anzeigevorrichtung

Country Status (3)

Country Link
US (1) US9396682B2 (de)
CN (1) CN103943054B (de)
DE (1) DE102014009544B4 (de)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425035B (zh) * 2013-08-29 2017-07-28 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN106663470B (zh) * 2014-07-04 2020-06-26 夏普株式会社 移位寄存器和具备它的显示装置
KR20160024048A (ko) * 2014-08-22 2016-03-04 삼성디스플레이 주식회사 표시 장치
CN104240766A (zh) * 2014-09-26 2014-12-24 合肥京东方光电科技有限公司 移位寄存器单元及栅极驱动装置
US9847070B2 (en) * 2014-10-22 2017-12-19 Apple Inc. Display with intraframe pause circuitry
CN104299590B (zh) * 2014-10-30 2016-08-24 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104409058B (zh) * 2014-11-14 2017-02-22 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104409056B (zh) * 2014-11-14 2017-01-11 深圳市华星光电技术有限公司 一种扫描驱动电路
CN104537970B (zh) * 2014-11-27 2017-03-15 上海天马微电子有限公司 栅极驱动单元、栅极驱动电路及驱动方法、显示装置
CN104485065B (zh) * 2014-12-30 2017-02-22 上海天马有机发光显示技术有限公司 移位寄存器、驱动方法、栅极驱动电路
CN104575429A (zh) * 2015-01-30 2015-04-29 合肥京东方光电科技有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN105047158B (zh) * 2015-08-21 2017-11-10 深圳市华星光电技术有限公司 一种goa电路及液晶显示器
CN105427790B (zh) * 2016-01-05 2017-12-08 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN105895045B (zh) * 2016-06-12 2018-02-09 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及其驱动方法
CN107799072B (zh) * 2016-09-07 2020-08-11 元太科技工业股份有限公司 电子纸显示器装置
KR102578838B1 (ko) * 2016-09-30 2023-09-18 엘지디스플레이 주식회사 게이트 구동부 및 이를 포함하는 표시장치
CN106448543B (zh) * 2016-12-20 2019-05-24 上海中航光电子有限公司 一种栅极驱动电路、显示面板和显示装置
CN106486047B (zh) * 2017-01-03 2019-12-10 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN106647082A (zh) * 2017-02-24 2017-05-10 武汉华星光电技术有限公司 一种测试阵列基板的栅极线的线路及方法
CN106847218A (zh) * 2017-03-07 2017-06-13 合肥京东方光电科技有限公司 具有容错机制的移位寄存器及其驱动方法和栅极驱动电路
CN106898287B (zh) * 2017-03-28 2020-12-01 合肥京东方光电科技有限公司 移位寄存器及其驱动方法、栅极驱动电路
CN106935179B (zh) * 2017-04-12 2019-08-02 京东方科技集团股份有限公司 阵列基板栅极驱动电路及其驱动方法和显示装置
CN106952603B (zh) * 2017-04-27 2020-02-28 京东方科技集团股份有限公司 一种移位寄存单元、移位寄存电路、驱动方法及显示装置
CN108806571B (zh) * 2017-05-04 2021-09-21 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、阵列基板及显示装置
CN107248401B (zh) * 2017-08-08 2020-04-03 京东方科技集团股份有限公司 Goa电路及其驱动方法、显示装置
CN107274856A (zh) * 2017-08-22 2017-10-20 京东方科技集团股份有限公司 一种移位寄存器及其驱动方法、栅极驱动电路
CN107464519B (zh) * 2017-09-01 2020-06-05 上海天马微电子有限公司 移位寄存单元、移位寄存器、驱动方法、显示面板和装置
CN109461411B (zh) * 2017-09-06 2020-08-07 瀚宇彩晶股份有限公司 栅极驱动电路及显示面板
CN107492338A (zh) * 2017-10-13 2017-12-19 京东方科技集团股份有限公司 一种栅极驱动电路及显示装置
CN107644882B (zh) * 2017-10-25 2020-06-05 上海中航光电子有限公司 阵列基板、显示面板和显示装置
CN107657983B (zh) * 2017-11-09 2024-03-26 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
WO2019113957A1 (en) * 2017-12-15 2019-06-20 Boe Technology Group Co., Ltd. Display apparatus and gate-driver-on-array circuit
CN108154835B (zh) * 2018-01-02 2020-12-25 京东方科技集团股份有限公司 移位寄存器单元、其驱动方法、栅极驱动电路及显示装置
CN108682398B (zh) * 2018-08-08 2020-05-29 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN110827735B (zh) * 2018-08-13 2021-12-07 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN110349536B (zh) * 2019-04-08 2021-02-23 深圳市华星光电半导体显示技术有限公司 Goa电路及显示面板
CN110415637B (zh) * 2019-08-29 2022-08-26 合肥鑫晟光电科技有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
TWI726523B (zh) 2019-12-06 2021-05-01 友達光電股份有限公司 驅動電路
CN111445878B (zh) * 2020-04-29 2022-03-08 Tcl华星光电技术有限公司 显示面板及显示装置
CN114333667B (zh) * 2020-09-30 2024-01-23 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法和显示面板
CN114171537A (zh) * 2021-12-02 2022-03-11 武汉华星光电技术有限公司 显示面板及显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325106A (en) * 1992-01-27 1994-06-28 Northrop Corporation Analog driver for scrollable spatial light modulator
KR100450865B1 (ko) 1996-01-11 2005-01-13 딸르 아비오닉스 엘쎄데 동일극성을갖는mis트랜지스터를사용하는개선된시프트레지스터
JP3185778B2 (ja) * 1999-02-10 2001-07-11 日本電気株式会社 アクティブマトリクス型液晶表示装置、その製造方法及びその駆動方法
KR100753365B1 (ko) 2001-10-16 2007-08-30 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 액정표시장치
KR20060003968A (ko) * 2004-07-05 2006-01-12 삼성전자주식회사 어레이 기판과 이를 갖는 표시 장치와, 이의 구동장치 및방법
JP5090008B2 (ja) * 2007-02-07 2012-12-05 三菱電機株式会社 半導体装置およびシフトレジスタ回路
KR101307414B1 (ko) * 2007-04-27 2013-09-12 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 액정 표시 장치
CN102097132B (zh) * 2009-12-14 2013-11-20 群康科技(深圳)有限公司 移位寄存器及液晶面板驱动电路
CN102110420B (zh) * 2009-12-24 2013-07-10 北京京东方光电科技有限公司 阵列基板及设置于其上的移位寄存器
CN102870163B (zh) * 2010-04-28 2015-06-17 夏普株式会社 移位寄存器电路和显示装置及移位寄存器电路的驱动方法
KR101759985B1 (ko) * 2010-10-20 2017-07-21 삼성디스플레이 주식회사 게이트 구동 장치 및 이를 포함하는 액정 표시 장치
CN103280196B (zh) 2012-09-19 2016-02-24 上海中航光电子有限公司 一种移位寄存器及薄膜晶体管液晶显示器
CN202838908U (zh) * 2012-09-20 2013-03-27 北京京东方光电科技有限公司 栅极驱动电路、阵列基板和显示装置
CN103021318B (zh) * 2012-12-14 2016-02-17 京东方科技集团股份有限公司 移位寄存器及其工作方法、栅极驱动装置、显示装置

Also Published As

Publication number Publication date
DE102014009544B4 (de) 2023-05-04
US9396682B2 (en) 2016-07-19
CN103943054B (zh) 2016-07-13
US20150213762A1 (en) 2015-07-30
CN103943054A (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
DE102014009544B4 (de) Gate-Ansteuerungsschaltkreis, TFT-Matrixsubstrat und Anzeigevorrichtung
DE102015219935B4 (de) Treiberschaltung, Arraysubstrat und Anzeigevorrichtung
DE102015111152B4 (de) Gatetreiberschaltung, Arraysubstrat, Anzeigefeld und Anzeigevorrichtung
DE102016108208B4 (de) Arraysubstrat, berührungsanzeigefeld und ansteuerungsverfahren für ein arraysubstrat
DE102014113718B4 (de) TFT-Arraysubstrat, Anzeigetafel und Anzeigevorrichtung
DE112015006977B4 (de) Anzeigevorrichtung, TFT-Substrat und GOA-Ansteuerungsschaltung
DE102015117758B4 (de) Schieberegister, ansteuerverfahren und gate-ansteuerschaltung
DE102014113187B4 (de) Gate-Treiber-Vorrichtung und Display-Vorrichtung
DE10257875B4 (de) Schieberegister mit eingebautem Pegelschieber
DE102014119718B4 (de) Treiberschaltung und Ansteuerungsverfahren für eine Anzeigevorrichtung
DE102016109164A1 (de) Gate-Abtast-Schaltkreis, Treiberverfahren dafür und Gate-Abtast-Kaskadenschaltkreis
DE102015202848B4 (de) Invertierende Oled-Schaltung und Anzeigefeld
DE112015005389B4 (de) Gateansteuerschaltung und Schieberegister
DE102015121750A1 (de) Ansteuerschaltung, arraysubstrat, berührungsanzeigevorrichtungund verfahren zur ansteuerung derberührungsanzeigevorrichtung
DE112015005395B4 (de) Flüssigkristallanzeigevorrichtung und Gate-Treiber hierfür
DE102014008868A1 (de) Gate-Treiberschaltung und Anzeigevorrichtung
DE102015202779B4 (de) Substrat für ein TFT-Array, Anzeigefeld und Anzeigevorrichtung
DE102015102274A1 (de) Gatesteuereinheit, Gatesteuerschaltung, Arraysubstrat und Anzeigetafel
DE102014112934B3 (de) Schieberegister, Gruppe von Schieberegistern, Verfahren zur Steuerung eines Schieberegisters und einer Gruppe von Schieberegistern
DE102005029995B4 (de) Anzeigevorrichtung und Ansteuerungsverfahren derselben
DE102015121159A1 (de) Liquid Crystal Display Panel And Display Device
DE102016200795A1 (de) Berührungsanzeigesubstrat
DE102015100050A1 (de) TFT-Array-Substrat, ein Anzeigefeld und eine Anzeigevorrichtung.
DE102017101080A1 (de) Ansteuerungseinheit, Ansteuerungsverfahren, Ansteuerungsschaltung und Anzeigefeld
DE102015121980A1 (de) Schieberegister, Verfahren zur Ansteuerung eines Schieberegisters, Gate-Ansteuerschaltung und Anzeigebildschirm

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R082 Change of representative

Representative=s name: PRINZ & PARTNER MBB PATENT- UND RECHTSANWAELTE, DE

Representative=s name: PRINZ & PARTNER MBB PATENTANWAELTE RECHTSANWAE, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final