DE102011085895A1

DE102011085895A1 - Analog-Digital-Wandler, Verfahren zum Betreiben und System

Info

Publication number: DE102011085895A1
Application number: DE102011085895A
Authority: DE
Inventors: Kyoung-Min Koh; Yu-Jin PARK; Chi-Ho Hwang; Seung-Hyun Lim; Kwi-sung Yoo; Yong Lim
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2010-11-09
Filing date: 2011-11-08
Publication date: 2012-05-24
Also published as: US8810676B2; CN102572325A; KR101705045B1; CN102572325B; US20120113286A1; KR20120049547A

Abstract

Ein Analog-Digital-Wandler (ADC) (100) umfasst: eine Vergleichseinheit (140) mit mehreren Eingängen, die dazu ausgebildet ist, eine Pixelspannung (PV) von einem Bildsensor, eine Vergleichsspannung (CV) umfassend eine gestufte Spannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und eine Rampenspannung (RV) umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, zu vergleichen, um ein Vergleichsergebnissignal (CRS) bereitzustellen, um anzuzeigen, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die Pixelspannung ist, eine Auswahlsteuersignalerzeugungseinheit (160), die das Vergleichsergebnissignal und ein Modussteuersignal (SC) empfängt, wobei das Modussteuersignal anzeigt, ob der ADC im Grobmodus oder im Feinmodus arbeitet, um ein Auswahlsteuersignal (SCS) bereitzustellen, um eine Modifikation der Vergleichsspannung im Grobmodus zu ermöglichen und um die Vergleichsspannung im Feinmodus konstant zu halten, und eine Referenzspannungsauswahleinheit (120), die das Auswahlsteuersignal empfängt, um die Modifikation der Vergleichsspannung zu steuern.

Description

Die Erfindung betrifft einen Analog-Digital-Wandler, ein zugehöriges Betriebsverfahren und ein System.
Typischerweise kann ein Bildsensor einen Analog-Digital-Wandler beinhalten, der ein analoges Signal (d. h., eine Pixelausgangsspannung), das von einem Einzelpixel ausgegeben ist, in ein digitales Signal umwandelt. Im Detail kann der Analog-Digital-Wandler das analoge Signal durch Vergleichen der Pixelausgangsspannung mit einer Rampenspannung und durch Zählen eines Taktsignals, bis die Rampenspannung gleich der Pixelausgangsspannung ist, in das digitale Signal umwandeln. Da jedoch herkömmliche Analog-Digital-Wandler eine Mehrzahl von Rampenspannungen verwenden oder Abtastkondensatoren beinhalten können, können verschiedene Probleme auftreten, wie übermäßiger Energieverbrauch, Offset-Mismatch und Rampenspannungsflanken-Mismatch. Deshalb kann ein Bildsensor mit den herkömmlichen Analog-Digital-Wandlern kein Bild in hoher Qualität erzeugen.
Die der Erfindung zugrunde liegende Aufgabe besteht darin, einen Analog-Digital-Wandler, ein zugehöriges Betriebsverfahren und ein System zum Erzeugen eines Bildes in hoher Qualität zur Verfügung zu stellen.
Die Erfindung löst dieses Problem dadurch, dass sie einen Analog-Digital-Wandler mit den Merkmalen von Anspruch 1, ein zugehöriges Betriebsverfahren mit den Merkmalen von Anspruch 12 und ein System mit den Merkmalen von Anspruch 16 zur Verfügung stellt.
Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angegeben, deren Wortlaut insgesamt durch Bezugnahme zum Bestandteil der vorliegenden Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
Ausführungsformen nach dem erfindungsgemäßen Konzept können Analog-Digital-Wandler, Bildsensorsysteme und Verfahren zum Betreiben derselben zur Verfügung stellen. Entsprechend dieser Ausführungsformen kann ein Analog-Digital-Wandler (ADC) eine Vergleichseinheit mit mehreren Eingängen, die dazu ausgebildet ist, eine Pixelspannung von einem Bildsensor, eine Vergleichsspannung umfassend eine gestufte Spannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und eine Rampenspannung umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, zu vergleichen, um ein Vergleichsergebnissignal bereitzustellen, das angibt, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die Pixelspannung ist. Eine Auswahlsteuersignalerzeugungseinheit kann das Vergleichsergebnissignal und ein Modussteuersignal empfangen, das angibt, dass der ADC in einem Grobmodus oder in einem Feinmodus arbeitet, um ein Auswahlsteuersignal bereitzustellen, um eine Modifikation der Vergleichsspannung im Grobmodus zu ermöglichen und um die Vergleichsspannung im Feinmodus konstant zu halten. Eine Referenzspannungsauswahleinheit kann das Auswahlsteuersignal empfangen, um die Modifikation der Vergleichsspannung zu steuern.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Vergleichseinheit mit mehreren Eingängen weiter dazu ausgebildet sein, dass sie die Pixelspannung, die Vergleichsspannung, die Rampenspannung und eine Rampeninitialspannung umfassend eine Initialvergleichsspannung, die einander während des Grobmodus zugeführt werden, vergleicht. In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der ADC weiter eine Digitalsignalerzeugungseinheit umfassen, die eine Zählerschaltung beinhaltet, die das Vergleichsergebnissignal empfangen kann und die dazu ausgebildet ist, eine Anzahl von Bits, die den Pixelwert repräsentieren, während des Grobmodus und während des Feinmodus zu bestimmen. Eine Speicherschaltung für höchstwertige Bits (MSB) kann dazu ausgebildet sein, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentieren, der während des Grobmodus bestimmt worden ist. Eine Speicherschaltung für niederwertigste Bits (LSB) kann dazu ausgebildet sein, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentieren, der während des Feinmodus bestimmt worden ist. Eine Kombinationsschaltung kann dazu ausgebildet sein, die MSBs und die LSBs zu kombinieren, um ein digitales Signal bereitzustellen, das den Pixelwert repräsentiert.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der ADC auch eine Einheit zum korrelierten Doppelabtasten umfassen, die mit der Vergleichseinheit mit mehreren Eingängen gekoppelt ist und die dazu ausgebildet sein kann, einen Rücksetzspannungsumwandlungswert von einem Datensignalumwandlungswert zu subtrahieren, um einen Wert zu bestimmen, der von nachfolgenden Digitalsignalen subtrahiert wird, die durch den ADC erzeugt werden. In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der ADC weiter eine Digitalsignalerzeugungseinheit umfassen, die eine Zählerschaltung beinhalten kann, die das Vergleichsergebnissignal empfängt, um eine Anzahl von Bits zu bestimmen, die den Pixelwert repräsentieren. Eine Speicherschaltung für höchstwertige Bits (MSBs) kann dazu ausgebildet sein, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentieren, der während des Grobmodus bestimmt worden ist. Eine Speicherschaltung für niederwertigste Bits (LSBs) kann dazu ausgebildet sein, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentieren, der während des Feinmodus bestimmt worden ist. Ein Kombinierer kann dazu ausgebildet sein, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der ADC auch eine Digitalsignalerzeugungseinheit umfassen, die eine Zählerschaltung beinhaltet, die nur im Feinmodus arbeitet, in dem das Vergleichsergebnissignal empfangen wird, um eine Anzahl von Bits zu bestimmen, die den Pixelwert repräsentieren. Eine Speicherschaltung für höchstwertige Bits (MSBs) kann dazu ausgebildet sein, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentieren. Eine Speicherschaltung für niederwertigste Bits (LSBs) kann dazu ausgebildet sein, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentieren, der durch die Zählerschaltung bestimmt worden ist. Ein Kombinierer kann dazu ausgebildet sein, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert, und wobei der ADC weiter eine MSB-Erzeugungseinheit umfassen kann, die dazu ausgebildet ist, das Vergleichsergebnissignal zu empfangen und die MSB unter Verwendung einer sukzessiven Approximation zum Approximieren der Vergleichsspannung in Abhängigkeit von dem Vergleichsergebnissignal zu erzeugen, wobei die MSBs der Digitalsignalerzeugungseinheit zum Speichern in der Speicherschaltung für höchstwertige Bits (MSBs) bereitgestellt werden.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann der ADC weiter eine Digitalsignalerzeugungseinheit umfassen, die eine Zählerschaltung beinhaltet, die das Vergleichsergebnissignal empfangen kann, um eine Anzahl von Bits zu bestimmen, die den Pixelwert im Feinmodus repräsentieren. Eine Speicherschaltung für höchstwertige Bits (MSBs) kann dazu ausgebildet sein, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentieren, der im Grobmodus bestimmt worden ist. Eine Speicherschaltung für niederwertigste Bits (LSBs) kann dazu ausgebildet sein, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentieren, der im Feinmodus bestimmt worden ist. Ein Kombinierer kann dazu ausgebildet sein, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Auswahlsteuersignalerzeugungseinheit dazu ausgebildet sein, einen Wert zu speichern, der die Vergleichsspannung angibt, die während des Grobmodus erzeugt worden ist und als finale Vergleichsspannung verwendet worden ist, wobei der ADC auch eine Digitalsignalerzeugungseinheit umfassen kann, die eine Zählerschaltung beinhaltet, die das Vergleichsergebnissignal empfangen kann, um eine Anzahl von Bits zu bestimmen, die den Pixelwert im Feinmodus repräsentieren. Eine Speicherschaltung für höchstwertige Bits (MSBs) kann dazu ausgebildet sein, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentieren. Eine Speicherschaltung für niederwertigste Bits (LSBs) kann dazu ausgebildet sein, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentieren, der im Feinmodus bestimmt worden ist. Ein Kombinierer kann dazu ausgebildet sein, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert, und eine MSB-Erzeugungseinheit kann dazu ausgebildet sein, den Wert in einer Nachschlagetabelle anzulegen, um den Wert auf die MSBs abzubilden, wobei die MSBs für die Digitalsignalerzeugungseinheit zum Speichern in der Speicherschaltung für die höchstwertigen Bits (MSB) bereitgestellt werden.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann die Referenzspannungsauswahleinheit eine Schieberegisterschaltung beinhalten, die dazu ausgebildet sein kann, einen initialen Schieberegisterwert zu laden, der mit einer Initialenvergleichsspannung korrespondiert, und dazu ausgebildet sein, den initialen Schieberegisterwert in Abhängigkeit von dem Auswahlsteuersignal nach links zu verschieben, um eine Sequenz von Schaltsteuersignalen bereitzustellen, die mit zugehörigen Stufenvergleichsspannungen korrespondieren. Vergleichsspannungsschalter können jeweils dazu ausgebildet sein, in Abhängigkeit von den Schaltsteuersignalen zu arbeiten, um selektiv eine entsprechende der Stufenvergleichsspannungen als die Vergleichsspannung bereitzustellen.
In einigen Ausführungsformen gemäß dem erfinderischen Konzept kann ein Verfahren zum Betreiben einer ADC-Schaltung zur Verfügung gestellt werden, das umfasst: Vergleichen einer Pixelspannung von einem Bildsensor, einer Vergleichsspannung umfassend eine Stufenspannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und einer Rampenspannung umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, um ein Vergleichsergebnissignal bereitzustellen, das anzeigt, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die Pixelspannung ist. Ein Auswahlsteuersignal kann nach Empfangen des Vergleichsergebnissignals und eines Modussteuersignals erzeugt werden, das anzeigt, ob der ADC im Grobmodus oder im Feinmodus betrieben wird, um eine Modifikation der Vergleichsspannung im Grobmodus und ein Konstanthalten der Vergleichsspannung im Feinmodus zu ermöglichen. Die Vergleichsspannung kann in Abhängigkeit von dem Auswahlsteuersignal modifiziert werden.
Vorteilhafte Ausführungsformen der Erfindung, wie sie nachfolgend ausführlich beschrieben werden, sowie Ausführungsformen aus dem Stand der Technik, wie sie oben zum Erleichtern des Verständnisses der Erfindung diskutiert wurden, sind in den Zeichnungen dargestellt, in denen:
1 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
2 ein Blockdiagramm zeigt, das ein Beispiel einer Vergleichseinheit mit mehreren Eingängen in einem Analog-Digital-Wandler von 1 darstellt.
3 ein Schaltbild zeigt, das ein Beispiel einer Vergleichseinheit mit mehreren Eingängen von 2 darstellt.
4 ein Blockdiagramm zeigt, das ein anderes Beispiel einer Vergleichseinheit mit mehreren Eingängen in einem Analog-Digital-Wandler von 1 darstellt.
5 ein Blockdiagramm zeigt, das ein Beispiel einer Auswahlsteuersignalerzeugungseinheit in einem Analog-Digital-Wandler von 1 darstellt.
6 ein Blockdiagramm zeigt, das ein Beispiel einer Referenzspannungsauswahleinheit in einem Analog-Digital-Wandler von 1 darstellt.
7 ein Blockdiagramm zeigt, das ein Beispiel einer Digitalsignalerzeugungseinheit in einem Analog-Digital-Wandler von 1 darstellt.
8 ein Flussbild zeigt, das eine Betriebsweise eines Analog-Digital-Wandlers von 1 in einem Grobvergleichsmodus darstellt.
9 ein Flussbild zeigt, das eine Betriebsweise eines Analog-Digital-Wandlers von 1 in einem Feinvergleichsmodus darstellt.
10 ein Zeitablaufdiagramm zeigt, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 1 darstellt.
11 ein Zeitablaufdiagramm zeigt, das ein anderes Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 1 darstellt.
12 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
13 ein Schaltbild zeigt, das ein Beispiel einer Einheit zum korrelierten Doppelabtasten in einem Analog-Digital-Wandler von 12 darstellt.
14 ein Schaltbild zeigt, das ein Beispiel einer Rampenoffset-Eliminierungseinheit in einem Analog-Digital-Wandler von 12 darstellt.
15 ein Schaltbild zeigt, das ein Beispiel einer Einheit zum korrelierten Doppelabtasten und einer Rampenoffset-Eliminierungseinheit in einem Analog-Digital-Wandler von 12 darstellt.
16 ein Flussbild zeigt, das eine Betriebsweise eines Analog-Digital-Wandlers von 12 darstellt.
17 ein Zeitablaufdiagramm zeigt, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 12 darstellt.
18 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
19 ein Schaubild zeigt, das ein Beispiel vom Bestimmen einer ausgewählten Referenzspannung ausgehend von einem binären Suchbaumalgorithmus in einem Analog-Digital-Wandler von 18 darstellt.
20 ein Blockdiagramm zeigt, das ein Beispiel zum Berechnen von höchstwertigen Bits in einem Analog-Digital-Wandler von 18 darstellt.
21 ein Zeitablaufdiagramm zeigt, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 18 darstellt.
22 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
23 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
24 ein Blockdiagramm zeigt, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
25 ein Flussbild zeigt, das ein Verfahren zum Umwandeln eines analogen Signals in ein digitales Signal nach einigen beispielhaften Ausführungsformen darstellt.
26 ein Blockdiagramm zeigt, das einen Bildsensor mit Analog-Digital-Wandlern nach einigen beispielhaften Ausführungsformen darstellt.
27 ein Schaltbild zeigt, das ein Einzelpixel in einem aktiven Pixelfeld eines Bildsensors von 26 darstellt.
28 ein Blockdiagramm zeigt, das ein Beispiel eines elektrischen Geräts mit einem Bildsensor von 27 darstellt.
29 ein Blockdiagramm zeigt, das ein Beispiel einer Schnittstelle darstellt, die für ein elektrisches Gerät von 28 verwendet ist.
Es versteht sich, dass, wenn ein Element als mit einem anderen Element ”verbunden” oder ”gekoppelt” bezeichnet ist, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dazwischen liegende Elemente vorhanden sein können. Wenn hingegen ein Element als mit einem anderen Element ”direkt verbunden” oder ”direkt gekoppelt” bezeichnet ist, sind keine dazwischen liegenden Elemente vorhanden. Sofern andere Worte zum Beschreiben der Beziehung zwischen Elementen verwendet sind, sind sie in gleicher Weise zu interpretieren (z. B. ”zwischen” und ”direkt zwischen”, ”benachbart” und ”direkt benachbart” usw.).
1 zeigt ein Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 1 kann ein Analog-Digital-Wandler 100 eine Referenzspannungsauswahleinheit 120, eine Vergleichseinheit 140 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 160 und eine Digitalsignalerzeugungseinheit 180 umfassen.
Die Referenzspannungsauswahleinheit 120 kann eine ausgewählte Referenzspannung CV (hier manchmal als Vergleichsspannung bezeichnet) ausgeben, indem basierend auf einem Auswahlsteuersignal SCS aus Referenzspannungen eine ausgewählt wird. im Detail kann die Referenzspannungsauswahleinheit 120 die ausgewählte Referenzspannung CV verändern, wenn das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV eingegeben wird, und die Referenzspannungsauswahleinheit 120 kann die ausgewählte Referenzspannung CV nicht verändern, wenn das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV eingegeben wird. Das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV kann eingegeben werden, bis eine finale Referenzspannung FCV in einem Grobvergleichsmodus bestimmt worden ist, und das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV kann eingegeben werden, nachdem die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist, bis ein Feinvergleichsmodus abgeschlossen ist. Die Referenzspannungsauswahleinheit 120 kann die finale Referenzspannung FCV basierend auf einem ersten Zeitpunkt, an dem eine Polarität eines Vergleichsergebnissignals CRS von einer ersten Polarität zu einer zweiten Polarität im Grobvergleichsmodus wechselt. Die Referenzspannungsauswahleinheit 120 kann die finale Referenzspannung FCV beibehalten, nachdem die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist, bis der Feinvergleichsmodus abgeschlossen ist. Zum Beispiel kann die Referenzspannungsauswahleinheit 120 die finale Referenzspannung FCV als die ausgewählte Referenzspannung CV am ersten Zeitpunkt bestimmen. In einer beispielhaften Ausführungsform kann die Referenzspannungsauswahleinheit 120 einen Referenzspannungssteuerblock und einen Referenzspannungsausgabeblock aufweisen. Der Referenzspannungssteuerblock kann ein Ausgabesteuersignal zum Auswählen der ausgewählten Referenzspannung CV basierend auf dem Auswahlsteuersignal SCS erzeugen. Der Referenzspannungsausgabeblock kann basierend auf dem Ausgabesteuersignal eine der Referenzspannungen ausgeben. Der Referenzspannungssteuerblock kann durch ein Schieberegister mit einer Mehrzahl von Flip-Flops in Serie gebildet sein. Der Referenzspannungsausgabeblock kann durch eine Mehrzahl von Schaltern zum Auswählen einer der Referenzspannungen gebildet sein. In diesem Fall kann das Auswahlsteuersignal SCS zum Aktualisieren der Auswahlreferenzspannung CV mit einem Signal korrespondieren, das durch Passieren eines Taktsignals CLK erzeugt ist, und das Auswahlsteuersignal SCS zum Beibehalten der Auswahlreferenzspannung CV kann mit einem Signal korrespondieren, das durch Blockieren des Taktsignals CLK erzeugt ist. Jedoch ist eine Ausbildung der Referenzspannungsauswahleinheit 120 nicht darauf beschränkt.
In einer beispielhaften Ausführungsform können die Referenzspannungen eine erste bis zu einer n-ten Referenzspannung umfassen. Hier ist n eine ganze Zahl größer als 1. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) können um eine vorgegebene Spannung erhöht werden, wenn n ansteigt. Zum Beispiel kann die zweite Referenzspannung um die vorgegebene Spannung höher sein als die erste Referenzspannung, die dritte Referenzspannung kann um die vorgegebene Spannung höher sein als die zweite Referenzspannung und die n-te Referenzspannung kann höher sein als die (n – 1)-te Referenzspannung. Die Referenzspannungsauswahleinheit 120 kann die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die ausgewählte Referenzspannung CV sequentiell ausgeben, bis die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist. Außerdem kann die Referenzspannungsauswahleinheit 120 die finale Referenzspannung FCV ausgeben, nachdem die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt im Grobvergleichsmodus bestimmt worden ist, bis der Feinvergleichsmodus abgeschlossen ist. Das heißt, die ausgewählte Referenzspannung CV kann schrittweise erhöht werden und kann als die finale Referenzspannung FCV am ersten Zeitpunkt bestimmt werden. Eine Rampenspannung RV kann als Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke im Feinvergleichsmodus erhöht werden. In einer beispielhaften Ausführungsform kann die Rampenspannung RV mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung im Feinvergleichsmodus erhöht werden. Wie oben beschrieben kann die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität in eine zweite Polarität wechselt, bestimmt werden. Wenn zum Beispiel die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer negativen Polarität) in eine zweite Polarität (z. B. eine positive Polarität) wechselt, während die m-te Referenzspannung als die ausgewählte Referenzspannung CV ausgewählt ist, kann die m-te Referenzspannung als die finale Referenzspannung FCV am ersten Zeitpunkt bestimmt werden.
In einer anderen beispielhaften Ausführungsform können die Referenzspannungen eine erste bis zu einer n-ten Referenzspannung umfassen. Hier ist n eine ganze Zahl größer als 1. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) können um eine vorgegebene Spannung gesenkt werden, wenn n ansteigt. Zum Beispiel kann die zweite Referenzspannung um die vorgegebene Spannung niedriger sein als die erste Referenzspannung, die dritte Referenzspannung kann um die vorgegebene Spannung niedriger sein als die zweite Referenzspannung und die n-te Referenzspannung kann niedriger sein als die (n – 1)-te Referenzspannung. Die Referenzspannungsauswahleinheit 120 kann die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die ausgewählte Referenzspannung CV sequentiell ausgeben, bis die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist. Die Referenzspannungsauswahleinheit 120 kann die finale Referenzspannung FCV ausgeben, nachdem die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt im Grobvergleichsmodus bestimmt worden ist, bis der Feinvergleichsmodus abgeschlossen ist. Das heißt, die ausgewählte Referenzspannung CV kann schrittweise gesenkt werden und kann als die finale Referenzspannung FCV am ersten Zeitpunkt bestimmt werden. Die Rampenspannung RV kann als Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke im Feinvergleichsmodus gesenkt werden. In einer beispielhaften Ausführungsform kann die Rampenspannung RV mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung im Feinvergleichsmodus gesenkt werden. Wie oben beschrieben kann die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität in eine zweite Polarität wechselt, bestimmt werden. Wenn zum Beispiel die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer positiven Polarität) in eine zweite Polarität (z. B. eine negative Polarität) wechselt, während die m-te Referenzspannung als die ausgewählte Referenzspannung CV ausgewählt ist, kann die m-te Referenzspannung als die finale Referenzspannung FCV am ersten Zeitpunkt bestimmt werden.
Die Vergleichseinheit 140 mit mehreren Eingängen kann das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Die Vergleichseinheit 140 mit mehreren Eingängen kann Eingangsanschlüsse zum Empfangen der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV umfassen. Wie oben beschrieben kann die ausgewählte Referenzspannung CV schrittweise erhöht oder gesenkt werden und kann als die finale Referenzspannung FCV vom ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität in eine zweite Polarität wechselt, ausgewählt werden. Die Rampenspannung RV kann als Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung im Feinvergleichsmodus erhöht oder gesenkt werden. In einer beispielhaften Ausführungsform kann die Vergleichseinheit 140 mit mehreren Eingängen einen ersten Berechnungsblock, einen zweiten Berechnungsblock und einen Verstärkungsblock umfassen. Der erste Berechnungsblock kann eine erste Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV ermitteln. Der zweite Berechnungsblock kann eine zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RV ermitteln. Der Verstärkungsblock kann das Vergleichsergebnissignal CRS durch Verstärken einer Differenz zwischen der ersten Spannungsdifferenz und der zweiten Spannungsdifferenz erzeugen. Zum Beispiel kann die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS unter Verwendung der unten angegebenen [Gleichung 1] erzeugen. CRS = A(CV – PV + RIV – RV) [Gleichung 1]
Hierbei bezeichnet CRS das Vergleichsergebnissignal, A bezeichnet eine Spannungsverstärkung des Verstärkungsblocks, CV bezeichnet die ausgewählte Referenzspannung, PV bezeichnet die Pixelausgangsspannung, RIV bezeichnet die Rampeninitialspannung und RV bezeichnet die Rampenspannung.
Der Analog-Digital-Wandler 100 kann das analoge Signal (d. h., die Pixelausgangsspannung PV) durch Betreiben eines dualen Modus mit Grobvergleichsmodus und Feinvergleichsmodus basierend auf einer Rampenspannung RV in das digitale Signal umwandeln. Hierbei kann der Grobvergleichsmodus mit einer Periode korrespondieren, in der ein Vergleichsmodussignal SC einen ersten Logikpegel aufweist, und der Feinvergleichsmodus kann mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen zweiten Logikpegel aufweist. Wenn die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS im Grobvergleichsmodus erzeugt, kann die zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV gleich Null betragen, weil die Rampenspannung RV als die Rampeninitialspannung RIV beibehalten wird. Auf diese Weise kann das Vergleichsergebnissignal CRS im Grobvergleichsmodus im Wesentlichen von der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV abhängen.
Wenn die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS im Feinvergleichsmodus erzeugt, kann die erste Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV einen konstanten Wert aufweisen, der durch Subtrahieren der Pixelausgangsspannung PV von der finalen Referenzspannung FCV ermittelt ist. Das heißt, im Feinvergleichsmodus kann die Pixelausgangsspannung PV festgelegt sein und die ausgewählte Referenzspannung CV kann als die finale Referenzspannung FCV beibehalten werden. Auf diese Weise kann das Vergleichsergebnissignal CRS im Feinvergleichsmodus im Wesentlichen von der zweiten Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV abhängen.
Die Auswahlsteuersignalerzeugungseinheit 160 kann das Auswahlsteuersignal SCS basierend auf dem Vergleichsergebnissignal CRS und dem Vergleichsmodussignal SC erzeugen. Wie oben beschrieben kann der Grobvergleichsmodus mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen ersten Logikpegel aufweist, und der Feinvergleichsmodus kann mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen zweiten Logikpegel aufweist. Im Detail kann die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV ausgeben, bis die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität zu einer zweiten Polarität wechselt, bestimmt ist. Die Auswahlsteuersignalerzeugungseinheit 160 kann das Auswahlsteuersignal SCS zum Beibehalten der finalen Referenzspannung FCV ausgeben, nachdem die finale Referenzspannung FCV (d. h., die ausgewählte Referenzspannung CV am ersten Zeitpunkt) basierend auf dem ersten Zeitpunkt bestimmt worden ist, bis der Feinvergleichsmodus abgeschlossen ist. In einer beispielhaften Ausführungsform kann die Auswahlsteuersignalerzeugungseinheit 160 durch ein Logikelement (z. B. ein AND-Gate) ausgebildet sein. Das Logikelement kann das Auswahlsteuersignal SCS dadurch erzeugen, dass eine Logikoperation für das Vergleichsergebnissignal CRS, das Taktsignal CLK und das Vergleichsmodussignal SC durchgeführt wird. Wenn zum Beispiel die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) um die vorgegebene Spannung gesenkt werden können, wenn n ansteigt, kann die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV (z. B. Passieren des Taktsignals CLK) erzeugen, bis die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer positiven Polarität) in eine zweite Polarität (z. B. eine negative Polarität) am ersten Zeitpunkt im Grobvergleichsmodus wechselt, und kann das Auswahlsteuersignal SCS zum Beibehalten der finalen Referenzspannung FCV (z. B. Blockieren des Taktsignals CLK) erzeugen, nachdem die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt bestimmt worden ist, bis der Feinvergleichsmodus abgeschlossen ist.
Die Digitalsignalerzeugungseinheit 180 kann ein Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, durch Zählen des Taktsignals CLK basierend auf dem Vergleichsergebnissignal CRS erzeugen (d. h., ein Taktsignalzählverfahren). Zum Beispiel kann die Digitalsignalerzeugungseinheit 180 eine Zähler-Zwischenspeichereinheit sein, die mindestens einen Zählwerkblock und mindestens einen Speicherblock aufweist. Hierbei kann der Speicherblock durch eine Mehrzahl von Speicherelementen ausgebildet sein, wie Zwischenspeicher, Flip-Flops usw. Eine Ausbildung der Speicherelemente ist jedoch nicht darauf beschränkt.
Der Analog-Digital-Wandler 100 kann in zwei Moden betrieben werden: dem Grobvergleichsmodus und dem Feinvergleichsmodus. Auf diese Weise kann die Digitalsignalerzeugungseinheit 180 höchstwertige Bits (MSBs) durch Zählen des Taktsignals CLK, bis die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität zu einer zweiten Polarität wechselt (d. h., der erste Zeitpunkt) im Grobvergleichsmodus berechnen, kann niederwertigste Bits (LSBs) durch Zählen des Taktsignals CLK, nachdem die Polarität des Vergleichsergebnissignals CRS von einer zweiten Polarität zu einer ersten Polarität gewechselt ist (d. h., der zweite Zeitpunkt) im Feinvergleichsmodus berechnen und kann das Digitalsignal DS durch Summieren der MSBs und LSBs erzeugen. Dann kann das Digitalsignal DS als Bild von einer Digitalsignalverarbeitungs(DSP)-Schaltung angezeigt werden. In einer beispielhaften Ausführungsform kann die Digitalsignalerzeugungseinheit 180 einen Zählerblock, einen ersten Speicherblock, einen zweiten Speicherblock und einen Summierungsblock umfassen. Der Zählerblock kann die MSBs und LSBs durch Zählen des Taktsignals CLK basierend auf dem Vergleichsergebnissignal CRS berechnen. Der erste Speicherblock kann die MSBs im Grobvergleichsmodus speichern. Der zweite Speicherblock kann die LSBs im Feinvergleichsmodus speichern.
Der Summierungsblock kann das Digitalsignal DS durch Summieren der MSBs und der LSBs ausgeben. Zum Beispiel kann der Zählerblock, um die MSBs zu erzeugen, das Taktsignal CLK von einem Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt im Grobvergleichsmodus zählen. Außerdem kann der Zählerblock, um die LSBs zu erzeugen, das Taktsignal CLK vom zweiten Zeitpunkt im Feinvergleichsmodus zu einem Endzeitpunkt des Feinvergleichsmodus zählen. Die MSBs und die LSBs können im ersten Speicherblock bzw. im zweiten Speicherblock gespeichert werden. Der Summierungsblock kann das Digitalsignal DS durch Summieren der MSBs und der LSBs ausgeben.
Der Analog-Digital-Wandler 100 kann ein Offset-Mismatch und ein Rampenspannungsflanken-Mismatch verhindern, weil der Analog-Digital-Wandler 100 eine Rampenspannung RV verwendet, und kann Zeitrauschen und unnötigen Energieverbrauch verhindern (oder reduzieren), weil der Analog-Digital-Wandler 100 eine Vergleichseinheit 140 mit mehreren Eingängen ohne Abtastkondensatoren umfasst. Da bei der Referenzspannungsauswahleinheit 120, der Vergleichseinheit 140 mit mehreren Eingängen, der Auswahlsteuersignalerzeugungseinheit 160 und der Digitalsignalerzeugungseinheit 180 eine Feedback-Operation durchgeführt wird (d. h., es wird eine Schleife gebildet), kann der Analog-Digital-Wandler 100 in zwei Moden betrieben werden: dem Grobvergleichsmodus und dem Feinvergleichsmodus, wobei eine Rampenspannung RV verwendet wird. Als Folge davon kann ein Bildsensor mit den Analog-Digital-Wandlern 100 ein Bild in Hochqualität erzeugen. Weiter kann der Analog-Digital-Wandler 100 eine einfache Struktur aufweisen, wie es in 1 dargestellt ist. Auf diese Weise kann der Analog-Digital-Wandler 100 den Energieverbrauch und die Signalumwandlungsdauer reduzieren, obwohl Framerate, Bitauflösung und Anzahl der Einheits- bzw. Einzelpixel im Bildsensor erhöht sein können. im Bildsensor mit dem Analog-Digital-Wandler 100 kann die Anzahl an Analog-Digital-Wandlern 100 gleich der Anzahl an Spaltenleitungen sein, die mit einem aktiven Pixelfeld gekoppelt sind. Außerdem können die Spaltenleitungen jeweils mit den Analog-Digital-Wandlern 100 gekoppelt sein.
2 zeigt ein Blockdiagramm, das ein Beispiel einer Vergleichseinheit mit mehreren Eingängen in einem Analog-Digital-Wandler Von 1 darstellt.
Mit Bezug zu 2 kann die Vergleichseinheit 140 mit mehreren Eingängen einen ersten Berechnungsblock 142, eine zweiten Berechnungsblock 144 und einen Verstärkungsblock 146 umfassen. Wie oben beschrieben kann die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV im Grobvergleichsmodus erzeugen und kann das Vergleichsergebnissignal CRS basierend auf der finalen Referenzspannung FCV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV im Feinvergleichsmodus erzeugen.
Der erste Berechnungsblock 142 kann die ausgewählte Referenzspannung CV und die Pixelausgangsspannung PV empfangen und kann die erste Spannungsdifferenz FDS zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV ermitteln. In einer beispielhaften Ausführungsform kann der erste Berechnungsblock 142 durch ein Logikelement, wie ein Subtraktionselement, ausgebildet sein. Eine Ausbildung des ersten Berechnungsblocks 142 ist jedoch nicht darauf beschränkt. Der zweite Berechnungsblock 144 kann die Rampenspannung RV und die Rampeninitialspannung RIV empfangen und kann die zweite Spannungsdifferenz SDS zwischen der Rampenspannung RV und der Rampeninitialspannung RIV ermitteln. In einer beispielhaften Ausführungsform kann der zweite Berechnungsblock 144 durch ein Logikelement, wie ein Subtraktionselement, ausgebildet sein.
Eine Ausbildung des zweiten Berechnungsblocks 144 ist jedoch nicht darauf beschränkt. Wie oben beschrieben kann die Rampenspannung RV als die Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden. Auf diese Weise kann die zweite Spannungsdifferenz SDS Null betragen. Ein Betrag der zweiten Spannungsdifferenz SDS kann im Feinvergleichsmodus erhöht werden. Der Verstärkungsblock 146 kann die erste Spannungsdifferenz FDS, die vom ersten Berechnungsblock 142 ausgegeben ist, und die zweite Spannungsdifferenz SDS, die vom zweiten Berechnungsblock 144 ausgegeben ist, empfangen und kann das Vergleichsergebnissignal CRS durch Verstärken der Differenz zwischen der ersten Spannungsdifferenz FDS und der zweiten Spannungsdifferenz SDS erzeugen. Der Analog-Digital-Wandler 100 kann in zwei Moden betrieben werden: dem Grobvergleichsmodus und dem Feinvergleichsmodus, wobei eine Rampenspannung RV verwendet wird. Im Detail kann die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampenspannung RV und der Rampeninitialspannung RIV im Grobvergleichsmodus ausgeben und kann das Vergleichsergebnissignal CRS basierend auf der finalen Referenzspannung FCV, der Pixelausgangsspannung PV, der Rampenspannung RV und der Rampeninitialspannung RIV im Feinvergleichsmodus ausgeben.
Im Grobvergleichsmodus kann die zweite Spannungsdifferenz SDS Null betragen, weil die Rampenspannung RV gleich der Rampeninitialspannung RIV ist. Auf diese Weise kann im Grobvergleichsmodus die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS durch Verstärken der ersten Spannungsdifferenz FDS erzeugen und kann die finale Referenzspannung FCV basierend auf dem Vergleichsergebnissignal CRS am ersten Zeitpunkt bestimmen. Im Feinvergleichsmodus kann die Vergleichseinheit 140 mit mehreren Eingängen das Vergleichsergebnissignal CRS durch Verstärken der Differenz zwischen der ersten Spannungsdifferenz FDS und der zweiten Spannungsdifferenz SDS erzeugen und kann einen Spannungspegel der Pixelausgabespannung PV basierend auf dem Vergleichsergebnissignal CRS detektieren. Wie oben beschrieben, wenn die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) um die vorgegebene Spannung erhöht werden, wenn n ansteigt, kann die Rampenspannung RV als die Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung im Feinvergleichsmodus erhöht werden. Außerdem kann, wenn die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) um die vorgegebene Spannung gesenkt werden, wenn n ansteigt, kann die Rampenspannung RV als die Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung im Feinvergleichsmodus gesenkt werden. Der Analog-Digital-Wandler 100 kann in einem dualen Modus mit dem Grobvergleichsmodus und dem Feinvergleichsmodus basierend auf einer Rampenspannung RV betrieben werden. Als Folge davon kann der Analog-Digital-Wandler 100 ein Offset-Mismatch und ein Rampenspannungsflanken-Mismatch verhindern (oder reduzieren) und kann Zeitrauschen und unnötigen Energieverbrauch aufgrund von Abtastkondensatoren verhindern (oder reduzieren).
3 zeigt ein Schaltbild, das ein Beispiel einer Vergleichseinheit mit mehreren Eingängen von 2 darstellt.
Mit Bezug zu 3 kann die Vergleichseinheit 140 mit mehreren Eingängen einen ersten Metalloxidhalbleiter(PMOS)-Transistor PM1 vom P-Typ, einen zweiten PMOS-Transistor PM2, einen ersten Metalioxidhalbleiter(NMOS)-Transistor NM1 vom N-Typ, einen zweiten NMOS-Transistor NM2, einen dritten NMOS-Transistor NM3, einen vierten NMOS-Transistor NM4, einen fünften NMOS-Transistor NM5 und einen sechsten NMOS-Transistor NM6 umfassen.
Ein Source-Anschluss des ersten PMOS-Transistors PM1 kann mit einer Vorsorgungsspannung VDD gekoppelt sein, ein Gate-Anschluss des ersten PMOS-Transistors PM1 kann mit einem Gate des zweiten PMOS-Transistors PM2 gekoppelt sein, ein Drain-Anschluss des ersten PMOS-Transistors PM1 kann mit einem Ausgabeknoten OUT gekoppelt sein. Ein Source-Anschluss des zweiten PMOS-Transistors PM2 kann mit der Vorsorgungsspannung VDD gekoppelt sein, ein Gate-Anschluss des zweiten PMOS-Transistors PM2 kann mit dem Gate des ersten PMOS-Transistors PM1 und einem Drain-Anschluss des zweiten PMOS-Transistors PM2 gekoppelt sein und ein Drain-Anschluss des zweiten PMOS-Transistors PM2 kann mit einem Drain-Anschluss des zweiten NMOS-Transistors NM2 gekoppelt sein.
Ein Drain-Anschluss des ersten NMOS-Transistors NM1 kann mit dem Ausgabeanschluss OUT gekoppelt sein, die Pixelausgabespannung PV kann an den Drain-Anschluss des ersten NMOS-Transistors NM1 eingegeben werden und ein Source-Anschluss des ersten NMOS-Transistors NM1 kann mit einem Drain-Anschluss des fünften NMOS-Transistors NM5 gekoppelt sein. Ein Drain-Anschluss des zweiten NMOS-Transistors NM2 kann mit dem Drain-Anschluss des zweiten PMOS-Transistors PM2 gekoppelt sein, die ausgewählte Referenzspannung CV kann an einem Gate-Anschluss des zweiten NMOS-Transistors NM2 eingegeben werden und ein Source-Anschluss des zweiten NMOS-Transistors NM2 kann mit einem Drain-Anschluss des fünften NMOS-Transistors NM5 gekoppelt sein. Ein Drain-Anschluss des dritten NMOS-Transistors NM3 kann mit dem Ausgabeanschluss OUT gekoppelt sein, die Rampeninitialspannung RIV kann am Drain-Anschluss des dritten NMOS-Transistors NM3 eingegeben werden und ein Source-Anschluss des dritten NMOS-Transistors NM3 kann mit einem Drain-Anschluss des sechsten NMOS-Transistors NM6 gekoppelt sein. Ein Drain-Anschluss des vierten NMOS-Transistors NM4 kann mit dem Drain-Anschluss des zweiten PMOS-Transistors PM2 gekoppelt sein, die Rampenspannung RV kann an einem Gate-Anschluss des vierten NMOS-Transistors NM4 eingegeben werden und ein Source-Anschluss des vierten NMOS-Transistors NM4 kann mit einem Drain-Anschluss des sechsten NMOS-Transistors NM6 gekoppelt sein.
Ein Drain-Anschluss des fünften NMOS-Transistors NM5 kann mit den Source-Anschlüssen des ersten NMOS-Transistors NM1 und des zweiten NMOS-Transistors NM2 gekoppelt sein, ein Taktsignal TS kann an einem Gate-Anschluss des fünften NMOS-Transistors NM5 eingegeben werden und ein Source-Anschluss des fünften NMOS-Transistors NM5 kann mit einer Massespannung GND gekoppelt sein. Ein Drain-Anschluss des sechsten NMOS-Transistors NM6 kann mit den Source-Anschlüssen des dritten NMOS-Transistors NM3 und des vierten NMOS-Transistors NM4 gekoppelt sein, das Taktsignal TS kann an einem Gate-Anschluss des sechsten NMOS-Transistors NM6 eingegeben werden und ein Source-Anschluss des sechsten NMOS-Transistors NM6 kann mit der Massespannung GND gekoppelt sein.
Der erste und der zweite PMOS-Transistor PM1 und PM2, der erste und der zweite NMOS-Transistor NM1 und NM2 und der fünfte NMOS-Transistor NM5 bilden einen ersten Differenzverstärker, der erste und der zweite PMOS-Transistor PM1 und PM2, der dritte und der vierte NMOS-Transistor NM3 und NM4 und der sechste NMOS-Transistor NM6 bilden einen zweiten Differenzverstärker, wobei der erste Differenzverstärker und der zweite Differenzverstärker miteinander kreuzgekoppelt sind.
Wie in 3 dargestellt ist, kann der erste Differenzverstärker die Pixelausgabespannung PV am Gate-Anschluss des ersten NMOS-Transistors NM1 empfangen, kann die ausgewählte Referenzspannung CV am Gate-Anschluss des zweiten NMOS-Transistors NM2 empfangen und kann eine erste verstärkte Spannungsdifferenz (d. h., A(CV – PV)) durch Verstärken der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgabespannung PV ermitteln. Gleichermaßen kann der zweite Differenzverstärker die Rampeninitialspannung RIV am Gate-Anschluss des dritten NMOS-Transistors NM3 empfangen, kann die Rampenspannung RV am Gate-Anschluss des vierten NMOS-Transistors NM4 empfangen und kann eine zweite verstärkte Spannungsdifferenz (d. h., A(RV – RIV)) durch Verstärken der zweiten Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV ermitteln.
Die Spannungsdifferenz (d. h., A(CV – PV + RV – RIV)) zwischen der ersten verstärkten Spannungsdifferenz (d. h., A(CV – PV)) und der zweiten Spannungsdifferenz (d. h., A(RV – RIV)) kann am Ausgabeanschluss OUT als Vergleichsergebnissignal CRS von einem anstehenden Spiegel ausgegeben werden, der durch den ersten und den zweiten PMOS-Transistor PM1 und PM2 und den fünften und sechsten NMOS-Transistor NM5 und NM6 ausgebildet ist. Wie oben beschrieben kann die Vergleichseinheit 140 mit mehreren Eingängen die ausgewählte Referenzspannung CV, die Pixelausgabespannung PV, die Rampenspannung RV und die Rampeninitialspannung RIV empfangen und kann das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgabespannung PV, der Rampenspannung RV und der Rampeninitialspannung RIV ausgeben. Eine Struktur der Vergleichseinheit 140 mit mehreren Eingängen ist jedoch nicht darauf beschränkt.
4 zeigt ein Blockdiagramm, das ein anderes Beispiel einer Vergleichseinheit mit mehreren Eingängen in einem Analog-Digital-Wandler von 1 darstellt.
Mit Bezug zu 4 kann die Vergleichseinheit 140 mit mehreren Eingängen drei Eingangsanschlüsse umfassen. In diesem Fall kann die Vergleichseinheit 140 mit mehreren Eingängen einen Berechnungsblock 147 und einen Verstärkungsblock 148 umfassen. Wie in 4 dargestellt ist, kann die Vergleichseinheit 140 mit mehreren Eingängen die Rampeninitialspannung RIV nicht empfangen.
Der Berechnungsblock 147 kann die ausgewählte Referenzspannung CV und die Pixelausgabespannung PV empfangen und kann die erste Spannungsdifferenz FDS zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV ermitteln. In einer beispielhaften Ausführungsform kann der Berechnungsblock 147 durch ein Logikelement, wie ein Subtraktionselement, ausgebildet sein. Eine Ausbildung des Berechnungsblocks 147 ist jedoch nicht darauf beschränkt. Der Verstärkungsblock 148 kann die Rampenspannung RV und die erste Spannungsdifferenz FDS, die vom ersten Berechnungsblock 142 ausgegeben ist, empfangen und kann das Vergleichsergebnissignal CRS durch Verstärken der Differenz zwischen der ersten Spannungsdifferenz FDS und der Rampenspannung RV erzeugen.
5 zeigt ein Blockdiagramm, das ein Beispiel einer Auswahlsteuersignalerzeugungseinheit in einem Analog-Digital-Wandler von 1 darstellt.
Mit Bezug zu 5 kann die Auswahlsteuersignalerzeugungseinheit 160 ein Logikelement 162 umfassen. Das Logikelement 162 kann eine Logikoperation am Vergleichsergebnissignal CRS, dem Taktsignal CLK und dem Vergleichsmodussignal SC durchführen, um das Auswahlsteuersignal SCS zu erzeugen. Gemäß einigen beispielhaften Ausführungsformen kann die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS unter Verwendung nur des Vergleichsergebnissignals CRS und des Vergleichsmodussignals SC erzeugen. In diesem Fall kann das Taktsignal CLK nicht in die Auswahlsteuersignalerzeugungseinheit 160 eingegeben werden.
Die Auswahlsteuersignalerzeugungseinheit 160 kann das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV ausgeben, bis die Polarität des Vergleichsergebnissignals CRS im Grobvergleichsmodus (d. h., dem ersten Zeitpunkt) wechselt, und kann das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV (d. h., die finale Referenzspannung) ausgeben, nachdem die Polarität des Vergleichsergebnissignals CRS im Grobvergleichsmodus (d. h., dem ersten Zeitpunkt) gewechselt hat, bis der Feinvergleichsmodus abgeschlossen ist. In einer beispielhaften Ausführungsform kann die Auswahlsteuersignalerzeugungseinheit 160 ein AND-Gate sein. Das AND-Gate kann eine AND-Logikoperation am Vergleichsergebnissignal CRS, dem Taktsignal CLK und dem Vergleichsmodussignal SC durchführen. Wenn zum Beispiel die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) um die vorgegebene Spannung gesenkt werden, wenn n ansteigt, kann die Auswahlsteuersignalerzeugungseinheit 160 das Taktsignal CLK als das Auswahlsteuersignal SCS vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt ausgeben. Hier kann das Vergleichsmodussignal SC im Grobvergleichsmodus einen Logikpegel ”HIGH”, das heißt, einen hohen Pegel aufweisen. Die Auswahlsteuersignalerzeugungseinheit 160 kann das Auswahlsteuersignal SCS mit einem Logikpegel ”LOW”, das heißt, einem niedrigen Pegel, vom ersten Zeitpunkt bis zu einem Endzeitpunkt des Grobvergleichsmodus ausgeben. Im Feinvergleichsmodus weist das Vergleichsmodussignal SC einen niedrigen Logikpegel ”LOW” auf. Als Folge davon kann die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS mit dem niedrigen Logikpegel ”LOW” im Feinvergleichsmodus ausgeben.
Wie oben beschrieben, wenn die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV ausgibt, kann die Referenzspannungsauswahleinheit 120 eine der Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) als die ausgewählte Referenzspannung CV auswählen. Wenn die Auswahlsteuersignalerzeugungseinheit 160 das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV ausgibt, kann die Referenzspannungsauswahleinheit 120 die ausgewählte Referenzspannung CV als die finale Referenzspannung FCV beibehalten.
6 zeigt ein Blockdiagramm, das ein Beispiel einer Referenzspannungsauswahleinheit in einem Analog-Digital-Wandler von 1 darstellt.
Mit Bezug zu 6 kann die Referenzspannungsauswahleinheit 120 einen Referenzspannungssteuerblock 122 und einen Referenzspannungsausgabeblock 124 umfassen. Die Referenzspannungsauswahleinheit 120 kann die ausgewählte Referenzspannung CV verändern, bis die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt ist, und kann die ausgewählte Referenzspannung CV als die finale Referenzspannung FCV vom ersten Zeitpunkt bis zum Endzeitpunkt im Feinvergleichsmodus beibehalten.
Der Referenzspannungssteuerblock 122 kann ein erstes bis zu einem n-ten Steuersignal OCS1 bis OCSn zum Auswählen der ausgewählten Referenzspannung CV basierend auf dem Auswahlsteuersignal SCS, das von der Auswahlsteuersignalerzeugungseinheit 160 eingegeben ist, erzeugen. In einer beispielhaften Ausführungsform kann der Referenzspannungssteuerblock 122 durch ein Schieberegister mit einem ersten bis zu einem n-ten Flip-Flop 123_1 bis 123_n in Serie gebildet sein. Der Referenzspannungssteuerblock 122 kann die ausgewählte Referenzspannung CV durch Verändern des ersten bis n-ten Ausgabesteuersignals OCS1 bis OCSn verändern, wenn das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV von der Auswahlsteuersignalerzeugungseinheit 160 eingegeben ist. Der Referenzspannungssteuerblock 122 kann die ausgewählte Referenzspannung CV durch Beibehalten des ersten bis n-ten Ausgabesteuersignals OCS1 bis OCSn nicht verändern, wenn das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV von der Auswahlsteuersignalerzeugungseinheit 160 eingegeben ist. Zum Beispiel können im Referenzspannungssteuerblock 122, wenn das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV eingegeben ist (z. B. das Taktsignal CLK passiert ist), der erste bis n-te Flip-Flop 123_1 bis 123_n basierend auf einer ansteigenden Flanke oder einer abfallenden Flanke des Taktsignals CLK interne Daten ausgeben. Hier kann ein Eingabeanschluss des zweiten Flip-Flop 123_2 mit einem Ausgabeanschluss des ersten Flip-Flop 123_1 gekoppelt sein, ein Eingabeanschluss des dritten Flip-Flop 123_3 kann mit einem Ausgabeanschluss des zweiten Flip-Flop 123_2 gekoppelt sein und ein Eingabeanschluss des n-ten Flip-Flop 123_n kann mit einem Ausgabeanschluss des (n – 1)-ten Flip-Flop 123_n-1 gekoppelt sein. Das heißt, der erste bis n-te Flip-Flop 123_1 bis 123_n können in Serie gekoppelt sein. Initialdaten VSS mit einem niedrigen Logikpegel ”LOW” können an einem Eingabeanschluss des ersten Flip-Flop 123_1 eingegeben werden, die internen Daten mit einem hohen Logikpegel ”HIGH” können im ersten Flip-Flop 123_1 basierend auf einer ersten Initialsteuerspannung SN gespeichert werden und die internen Daten mit einem niedrigen Logikpegel ”LOW” können im zweiten bis n-ten Flip-Flop 123_2 bis 123_n basierend auf einer zweiten Initialsteuerspannung RN gespeichert werden. Anschließend können die internen Daten mit einem hohen Logikpegel ”HIGH”, die im ersten Flip-Flop 123_1 gespeichert sind, sequentiell zum zweiten bis n-ten Flip-Flop 123_2 bis 123_n an einer Anstiegsflanke oder einer Abfallflanke des Taktsignals CLK übertragen werden, wenn das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV eingegeben ist (z. B. das Taktsignal CLK passiert ist). Unter der Annahme, dass n gleich 5 beträgt, können Logikpegel der im ersten bis fünften Flip-Flop 123_1 bis 123_5 gespeicherten internen Daten sequentiell verändert werden, zum Beispiel 10000, 01000, 00100, 00010 und 00001.
Der Referenzspannungsausgabeblock 124 kann durch einen ersten bis n-ten Schalter 125_1 bis 125_n zum Ausgeben einer der ersten bis n-ten Referenzspannungen CV1 bis CVn als die ausgewählte Referenzspannung CV ausgebildet sein. In einer beispielhaften Ausführungsformen können die ersten bis n-ten Schalter 1251 bis 125_n basierend auf dem jeweiligen ersten bis n-ten Ausgabesteuersignal OCS1 bis OCSn eine der ersten bis n-ten Referenzspannungen CV1 bis CVn als die ausgewählte Referenzspannung CV ausgeben. Zum Beispiel kann der erste Schalter 125_1 eine Schaltoperation zum Ausgeben der ersten Referenzspannung CV1 als die ausgewählte Referenzspannung CV basierend auf dem ersten Ausgabesteuersignal OCS1 durchführen, der zweite Schalter 125_2 kann eine Schaltoperation zum Ausgeben der zweiten Referenzspannung CV2 als die ausgewählte Referenzspannung CV basierend auf dem zweiten Ausgabesteuersignal OCS2 durchführen, der dritte Schalter 125_3 kann eine Schaltoperation zum Ausgeben der dritten Referenzspannung CV3 als die ausgewählte Referenzspannung CV basierend auf dem dritten Ausgabesteuersignal OCS3 durchführen und der n-te Schalter 125_n kann eine Schaltoperation zum Ausgeben der n-ten Referenzspannung CVn als die ausgewählte Referenzspannung CV basierend auf dem n-ten Ausgabesteuersignal OCSn durchführen. Auf diese Weise können der erste bis n-te Schalter 125_1 bis 125_n basierend auf dem ersten bis n-ten Ausgabesteuersignal OCS1 bis OCSn sequentiell angeschaltet werden, wenn interne Daten mit einem hohen Logikpegel ”HIGH”, die im ersten Flip-Flop 123_1 gespeichert sind, zum zweiten bis n-ten Flip-Flop 123_2 bis 123_n an einer Anstiegsflanke oder einer Abfallflanke des Taktsignals CLK sequentiell übertragen werden. Unter der Annahme, dass n gleich 5 beträgt, können Logikpegel des ersten bis fünften Ausgabesteuersignals OCS1 bis OCS5 sequentiell verändert werden, zum Beispiel 10000, 01000, 00100, 00010 und 00001. Als Folge davon können die erste bis fünfte Referenzspannung CV1 bis CV5 sequentiell als die ausgewählte Referenzspannung CV ausgegeben werden.
7 zeigt ein Blockdiagramm, das ein Beispiel einer Digitalsignalerzeugungseinheit in einem Analog-Digital-Wandler von 1 darstellt.
Mit Bezug zu 7 kann die Digitalsignalerzeugungseinheit 180 einen Zählerblock 182, einen ersten Speicherblock 184, eine zweiten Speicherblock 186 und einen Summierungsblock 188 umfassen. Wie oben beschrieben kann die Digitalsignalerzeugungseinheit 180 das Digitalsignal DS, das mit der Pixelausgabespannung PV korrespondiert, durch Zählen des Taktsignals CLK basierend auf dem Vergleichsergebnissignal CRS erzeugen.
Der Zählerblock 182 kann höchstwertige Bits CDC und niederwertigste Bits FDC durch Zählen des Taktsignals CLK basierend auf dem Vergleichsergebnissignal CRS berechnen. Im Detail kann der Zählerblock 182 die höchstwertigen Bits CDC durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt (an dem die Polarität des Vergleichsergebnissignals CRS im Grobvergleichsmodus wechselt) ermitteln. Außerdem kann der Zählerblock 182 die niederwertigsten Bits FDC durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt (an dem die Polarität des Vergleichsergebnissignals CRS wechselt) zum Endzeitpunkt des Feinvergleichsmodus ermitteln. Ein Rechenvorgang des Zählerblocks 182 für die höchstwertigen Bits CDC und die niederwertigsten Bits FDC ist jedoch nicht darauf beschränkt. Da der Analog-Digital-Wandler 100 in einem dualen Modus mit dem Grobvergleichsmodus und dem Feinvergleichsmodus arbeitet, kann der Zählerblock 182 die höchstwertigen Bits CDC des Digitalsignals DS im Grobvergleichsmodus berechnen und kann die niederwertigsten Bits FDC des Digitalsignals DS im Feinvergleichsmodus berechnen. Zum Beispiel unter der Annahme, dass das Analogsignal (d. h., die Pixelausgabespannung PV) in das Digitalsignal DS mit 8 Bits umgewandelt wird, können die höchstwertigen 4 Bits CDC im Grobvergleichsmodus berechnet werden und die niederwertigsten 4 Bits FDC können im Feinvergleichsmodus berechnet werden.
Der erste Speicherblock 184 kann die höchstwertigen Bits CDC im Grobvergleichsmodus speichern. Der zweite Speicherblock 186 kann die niederwertigsten Bits FDC im Feinvergleichsmodus speichern. Der Analog-Digital-Wandler 100 kann den Zählerblock 182 und den ersten Speicherblock 184 im Grobvergleichsmodus freigeben und kann den Zählerblock 182 und den zweiten Speicherblock 186 im Feinvergleichsmodus freigeben. Im Detail, wenn der Zählerblock 182 die höchstwertigen Bits CDC durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt im Grobvergleichsmodus erzeugt, kann der erste Speicherblock 184 die höchstwertigen Bits CDC speichern. Wenn der Zählerblock 182 die niederwertigsten Bits FDC durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt im Feinvergleichsmodus bis zum Endzeitpunkt des Feinvergleichsmodus erzeugt, kann der zweite Speicherblock 186 die niederwertigsten Bits FDC speichern. Der erste Speicherblock 184 und der zweite Speicherblock 186 können durch eine Mehrzahl von Speicherelementen ausgebildet sein, wie Zwischenspeicher (Latches), Flip-Flops usw. Die Speicherelemente sind jedoch nicht darauf beschränkt. Der Summierungsblock 188 kann das Digitalsignal DS durch Summieren der vom ersten Speicherblock 184 ausgegebenen höchstwertigen Bits CDC und der vom zweiten Speicherblock 186 ausgegebenen niederwertigsten Bits FDC erzeugen.
Dann kann das Digitalsignal DS von einer DSP-Schaltung eines Bildsensors als Bild angezeigt werden.
8 zeigt ein Flussbild, das eine Betriebsweise eines Analog-Digital-Wandlers von 1 in einem Grobvergleichsmodus darstellt.
Mit Bezug zu 8 kann der Analog-Digital-Wandler 100 die ausgewählte Referenzspannung basierend auf dem Auswahlsteuersignal aus den Referenzspannungen auswählen (Schritt S110). Hier kann der Analog-Digital-Wandler 100 die ausgewählte Referenzspannung verändern, wenn das Auswahlsteuersignal zum Aktualisieren der ausgewählten Referenzspannung eingegeben ist, und kann die ausgewählte Referenzspannung (d. h., die finale Referenzspannung) beibehalten, wenn das Auswahlsteuersignal zum Beibehalten der ausgewählten Referenzspannung eingegeben ist. Dann kann der Analog-Digital-Wandler 100 das Vergleichsergebnissignal basierend auf der ausgewählten Referenzspannung, der Pixelausgangsspannung, der Rampeninitialspannung und der Rampenspannung erzeugen (Schritt S120). In einer beispielhaften Ausführungsform kann das Vergleichsergebnissignal unter Verwendung der [Gleichung 1] erzeugt werden. Das Vergleichsergebnissignal kann mit einem Wert korrespondieren, der durch Subtrahieren der zweiten Spannungsdifferenz zwischen der Rampenspannung und der Rampeninitialspannung von der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung und der Pixelausgangsspannung und durch Multiplizieren des Subtraktionsergebnisses mit der Spannungsverstärkung des Verstärkungsblocks ermittelt ist. Wie oben beschrieben kann die Rampenspannung mit der Rampeninitialspannung im Grobvergleichsmodus korrespondieren. Auf diese Weise kann die zweite Spannungsdifferenz gleich Null betragen. Das heißt, das Vergleichsergebnissignal im Grobvergleichsmodus kann im Wesentlichen von der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung und der Pixelausgangsspannung abhängen. Dann kann der Analog-Digital-Wandler 100 prüfen, ob die Polarität des Vergleichsergebnissignals von einer ersten Polarität zu einer zweiten Polarität gewechselt hat (Schritt S130). Wenn die Polarität des Vergleichsergebnissignals nicht von einer ersten Polarität zu einer zweiten Polarität gewechselt hat (Schritt S130), können die Schritte S110 und S120 erneut durchgeführt werden, wobei das Auswahlsteuersignal verändert wird (Schritt S140). Wenn die Polarität des Vergleichsergebnissignals von einer ersten Polarität zu einer zweiten Polarität gewechselt hat (Schritt S130), kann die ausgewählte Referenzspannung als die finale Referenzspannung bestimmt werden (Schritt S150). Die finale Referenzspannung kann beibehalten werden, nachdem die Polarität des Vergleichsergebnissignals von einer ersten Polarität zu einer zweiten Polarität im Grobvergleichsmodus gewechselt hat (das ist der erste Zeitpunkt), bis der Grobvergleichsmodus abgeschossen ist (das ist der Endzeitpunkt des Grobvergleichsmodus). Wenn zum Beispiel die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) um die vorgegebene Spannung gesenkt werden, wenn n ansteigt, kann die Polarität des Vergleichsergebnissignals von einer positiven Polarität zu einer negativen Polarität am ersten Zeitpunkt wechseln. Wenn hingegen die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) um eine vorgegebene Spannung erhöht werden, wenn n ansteigt, kann die Polarität des Vergleichsergebnissignals von einer negativen Polarität zu einer positiven Polarität am ersten Zeitpunkt wechseln. Der Analog-Digital-Wandler 100 kann die höchstwertigen Bits durch Zählen des Taktsignals vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt berechnen.
9 zeigt ein Flussbild, das eine Betriebsweise eines Analog-Digital-Wandlers von 1 in einem Feinvergleichsmodus darstellt.
Mit Bezug zu 9 kann der Analog-Digital-Wandler 100 das Vergleichsergebnissignal basierend auf der finalen Referenzspannung, der Pixelausgabespannung, der Rampeninitialspannung und der Rampenspannung erzeugen (Schritt S220), wenn die Rampenspannung mit einer vorgegebenen Flanke gesenkt oder erhöht wird (Schritt S210). Das Vergleichsergebnissignal kann unter Verwendung der [Gleichung 1] erzeugt werden. Die Rampenspannung kann durch eine Spannungserzeugerschaltung eines Bildsensors erzeugt werden. Wie oben beschrieben kann die Rampenspannung im Grobvergleichsmodus mit der Rampeninitialspannung korrespondieren und kann im Feinvergleichsmodus mit einer vorgegebenen Flanke gesenkt oder erhöht werden. In einer beispielhaften Ausführungsform kann die Rampenspannung im Feinvergleichsmodus in ganzzahligen Vielfachen der vorgegebenen Spannung gesenkt oder erhöht werden, die einer Spannungsdifferenz zwischen den Referenzspannungen (d. h., der ersten bis n-ten Referenzspannung) entsprechen. Das Vergleichsergebnissignal kann ein Wert sein, der durch Subtrahieren der zweiten Spannungsdifferenz zwischen der Rampenspannung und der Rampeninitialspannung von der ersten Spannungsdifferenz zwischen finalen Referenzspannung und der Pixelspannung und durch Multiplizieren des Subtraktionsergebnisses mit der Spannungsverstärkung des Verstärkerblocks ermittelt ist.
Wie oben beschrieben kann die erste Spannungsdifferenz zwischen der finalen Referenzspannung und der Pixelausgabespannung einen konstanten Wert aufweisen, weil die Pixelausgabespannung festgelegt ist, und die ausgewählte Referenzspannung wird als finale Referenzspannung FCV beibehalten. Auf diese Weise kann das Vergleichsergebnissignal im Feinvergleichsmodus im Wesentlichen von der zweiten Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV abhängen. im Feinvergleichsmodus kann der Betrag der zweiten Spannungsdifferenz zwischen der Rampenspannung und der Rampeninitialspannung erhöht sein. Auf diese Weise kann der Analog-Digital-Wandler 100 prüfen, ob das Vergleichsergebnissignal von einer zweiten Polarität zu einer ersten Polarität gewechselt hat (Schritt S230). Wenn die Polarität des Vergleichsergebnissignals nicht von einer zweiten Polarität zu einer ersten Polarität gewechselt hat, können die Schritte S210, S220 und S230 erneut durchgeführt werden. Wenn die Polarität des Vergleichsergebnissignals von einer zweiten Polarität zu einer ersten Polarität gewechselt hat, können die niederwertigsten Bits durch Zählen des Taktsignals berechnet werden (Schritt S240), nachdem die Polarität des Vergleichsergebnissignals von einer zweiten Polarität zu einer ersten Polarität im Feinvergleichsmodus gewechselt hat (das ist der zweite Zeitpunkt), bis der Feinvergleichsmodus abgeschlossen ist (das ist der Endzeitpunkt des Feinvergleichsmodus). Wenn zum Beispiel die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) um die vorgegebene Spannung gesenkt werden, wenn n ansteigt, kann die Polarität des Vergleichsergebnissignals von einer negativen Polarität zu einer positiven Polarität am zweiten Zeitpunkt wechseln. Wenn die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) um die vorgegebene Spannung erhöht werden, wenn n ansteigt, kann die Polarität des Vergleichsergebnissignals am zweiten Zeitpunkt wechseln.
10 zeigt ein Zeitablaufdiagramm, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 1 darstellt.
Mit Bezug zu 10 kann der Analog-Digital-Wandler 100 in einem dualen Modus mit Grobvergleichsmodus und Feinvergleichsmodus betrieben werden. Das Taktsignal CLK kann zum Berechnen der MSBs und der LSBs im Grobvergleichsmodus und Feinvergleichsmodus eingegeben werden. Die Rampeninitialspannung RIV kann mit der ersten Referenzspannung CV1 korrespondieren. Die Rampenspannung RV kann als die Rampeninitialspannung RIV im Grobvergleichsmodus gehalten werden und kann im Feinvergleichsmodus mit einer vorgegebenen Flanke erhöht werden. Wie in 10 dargestellt können die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) Kandidaten für die ausgewählte Referenzspannung CV sein. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) können um die vorgegebene Spannung dV erhöht werden, wenn n ansteigt. Die erste bis n-te Referenzspannung CV1 bis CVn können sequentiell als die ausgewählte Referenzspannung CV ausgewählt werden. In einer beispielhaften Ausführungsform kann die Rampenspannung RV mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung dV im Feinvergleichsmodus erhöht werden. Als Folge davon kann der Analog-Digital-Wandler 100 einen ausreichenden Vergleichsspielraum im Feinvergleichsmodus besitzen. In 10 ist dargestellt, dass die Rampenspannung RV mit einer vorgegebenen Flanke um die vorgegebene Spannung dV im Feinvergleichsmodus erhöht wird. Wenn ein Betrag, um den die Rampenspannung RV erhöht wird, relativ groß ist, kann eine Signalumwandlungsgeschwindigkeit des Analog-Digital-Wandlers 100 relativ langsam sein, weil der Feinvergleichsmodus verzögert ist. Das heißt, es liegt eine Ausgleichsbeziehung zwischen dem Vergleichsspielraum und der Signalumwandlungsgeschwindigkeit des Analog-Digital-Wandlers 100 vor.
Im Grobvergleichsmodus kann der Analog-Digital-Wandler 100 die ausgewählte Referenzspannung CV durch sequentielles Ausgeben der ersten bis n-ten Referenzspannung CV1 bis CVn auswählen. Wenn zum Beispiel die erste Referenzspannung CV1 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die erste Referenzspannung CV1 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS eine erste Polarität (z. B. eine negative Polarität) aufweisen, weil die Pixelausgabespannung PV höher ist als die erste Referenzspannung CV1. Dann, wenn die zweite Referenzspannung CV2 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die zweite Referenzspannung CV2 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS auch eine erste Polarität (z. B. eine negative Polarität) aufweisen, weil die Pixelausgabespannung PV höher ist als die zweite Referenzspannung CV2. Dann, wenn die dritte Referenzspannung CV3 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die dritte Referenzspannung CV3 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS eine zweite Polarität (z. B. eine positive Polarität) aufweisen, weil die Pixelausgabespannung PV niedriger ist als die dritte Referenzspannung CV3. Hier kann die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt T1 bestimmt werden, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer negativen Polarität) zu einer zweiten Polarität (z. B. einer positiven Polarität) wechselt. In 10 kann die dritte Referenzspannung CV3 als die finale Referenzspannung FCV bestimmt werden, weil die dritte Referenzspannung CV3 als die ausgewählte Referenzspannung CV am ersten Zeitpunkt T1 ausgewählt ist. Der Analog-Digital-Wandler 100 kann die MSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt T1 berechnen.
Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS verändert werden, wenn die Rampenspannung RV mit einer vorgegebenen Flanke erhöht wird. Wenn zum Beispiel die dritte Referenzspannung CV3 als die finale Referenzspannung FCV bestimmt worden ist, kann die erste Spannungsdifferenz zwischen der finalen Referenzspannung FCV und der Pixelausgabespannung PV eine spezifische Spannung FV am Startzeitpunkt des Feinvergleichsmodus sein. Die zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV kann am Startzeitpunkt des Feinvergleichsmodus Null betragen. Das Vergleichsergebnissignal CRS kann basierend auf der finalen Referenzspannung FCV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden.
Wie oben beschrieben kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Hier kann das Vergleichsergebnissignal CRS graduell gesenkt werden, weil die Rampenspannung RV graduell mit einer vorgegebenen Flanke erhöht wird. Der Analog-Digital-Wandler 100 kann die LSBs durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt T2 bis zum Endzeitpunkt im Feinvergleichsmodus erzeugen. Wie oben beschrieben wechselt die Polarität des Vergleichsergebnissignals CRS von einer zweiten Polarität (d. h., einer positiven Polarität) zu einer ersten Polarität (d. h., einer negativen Polarität) zum zweiten Zeitpunkt T2. Der Analog-Digital-Wandler 100 kann das Digitalsignal DS, das mit der Pixelausgabespannung PV korrespondiert, durch Summieren der MSBs und der LSBs erzeugen. Da eine Berechnung der MSBs und der LSBs ein Beispiel darstellt, ist die Berechnung der MSBs und der LSBs nicht darauf beschränkt. Zum Beispiel kann der Analog-Digital-Wandler 100 die MSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum dritten Zeitpunkt T3 berechnen, kann die LSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Feinvergleichsmodus bis zum zweiten Zeitpunkt T2 berechnen und kann das Digitalsignal DS durch Subtrahieren der LSBs von den MSBs erzeugen.
11 zeigt ein Zeitablaufdiagramm, das ein anderes Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 1 darstellt.
Mit Bezug zu 11 kann der Analog-Digital-Wandler 100 einen dualen Modus mit Grobvergleichsmodus und Feinvergleichsmodus betreiben. Das Taktsignal CLK kann zum Berechnen der MSBs und der LSBs im Grobvergleichsmodus und im Feinvergleichsmodus eingegeben werden. Die Rampeninitialspannung RIV kann mit der ersten Referenzspannung CV1 korrespondieren. Die Rampenspannung RV kann als die Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann im Feinvergleichsmodus mit einer vorgegebenen Flanke gesenkt werden. Wie in 11 dargestellt können die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) Kandidaten für die ausgewählte Referenzspannung CV sein. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) können um die vorgegebene Spannung dV gesenkt werden, wenn n ansteigt. Die erste bis n-te Referenzspannung CV1 bis CVn können sequentiell als die ausgewählte Referenzspannung CV ausgewählt werden. In einer beispielhaften Ausführungsform kann die Rampenspannung RV mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung dV im Feinvergleichsmodus gesenkt werden. Damit kann der Analog-Digital-Wandler 100 einen ausreichenden Vergleichsspielraum im Feinvergleichsmodus besitzen. In 11 ist dargestellt, dass die Rampenspannung RV mit einer vorgegebenen Flanke um die vorgegebene Spannung dV im Feinvergleichsmodus gesenkt wird. Wenn ein Betrag, um den die Rampenspannung RV gesenkt wird, relativ groß ist, kann eine Signalumwandlungsgeschwindigkeit des Analog-Digital-Wandlers 100 relativ langsam sein, weil der Feinvergleichsmodus verzögert ist. Das heißt, es liegt eine Ausgleichsbeziehung zwischen dem Vergleichsspielraum und der Signalumwandlungsgeschwindigkeit des Analog-Digital-Wandlers 100 vor.
Im Grobvergleichsmodus kann der Analog-Digital-Wandler 100 die ausgewählte Referenzspannung CV durch sequentielles Ausgeben der ersten bis n-ten Referenzspannung CV1 bis CVn auswählen. Wenn zum Beispiel die erste Referenzspannung CV1 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die erste Referenzspannung CV1 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS eine erste Polarität (z. B. eine positive Polarität) aufweisen, weil die Pixelausgabespannung PV niedriger ist als die erste Referenzspannung CV1. Dann, wenn die zweite Referenzspannung CV2 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die zweite Referenzspannung CV2 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS auch eine erste Polarität (z. B. eine positive Polarität) aufweisen, weil die Pixelausgabespannung PV niedriger ist als die zweite Referenzspannung CV2. Dann, wenn die dritte Referenzspannung CV3 als die ausgewählte Referenzspannung CV ausgewählt wird, kann die dritte Referenzspannung CV3 mit der Pixelausgabespannung PV verglichen werden. Auf diese Weise kann das Vergleichsergebnissignal CRS eine zweite Polarität (z. B. eine negative Polarität) aufweisen, weil die Pixelausgabespannung PV höher ist als die dritte Referenzspannung CV3. Hier kann die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt T1 bestimmt werden, zu dem die Polarität des Vergleichsergebnissignals CRS wechselt. in 11 kann die dritte Referenzspannung CV3 als die finale Referenzspannung FCV bestimmt werden, weil die dritte Referenzspannung CV3 als die ausgewählte Referenzspannung CV am ersten Zeitpunkt T1 ausgewählt ist. Der Analog-Digital-Wandler 100 kann die MSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt T1 berechnen.
Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS verändert werden, wenn die Rampenspannung RV mit einer vorgegebenen Flanke gesenkt wird. Wenn zum Beispiel die dritte Referenzspannung CV3 als die finale Referenzspannung FCV bestimmt worden ist, kann die erste Spannungsdifferenz zwischen der finalen Referenzspannung FCV und der Pixelausgabespannung PV eine spezifische Spannung FV am Startzeitpunkt des Feinvergleichsmodus sein. Außerdem kann die zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV am Startzeitpunkt des Feinvergleichsmodus Null betragen. Das Vergleichsergebnissignal CRS kann basierend auf der finalen Referenzspannung FCV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Wie oben beschrieben kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Hier kann das Vergleichsergebnissignal CRS graduell erhöht werden, weil die Rampenspannung RV graduell mit einer vorgegebenen Flanke gesenkt wird. Der Analog-Digital-Wandler 100 kann die LSBs durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt T2 bis zum Endzeitpunkt im Feinvergleichsmodus erzeugen. Wie oben beschrieben wechselt die Polarität des Vergleichsergebnissignals CRS zum zweiten Zeitpunkt T2. Der Analog-Digital-Wandler 100 kann das Digitalsignal DS, das mit der Pixelausgabespannung PV korrespondiert, durch Summieren der MSBs und der LSBs erzeugen. Da eine Berechnung der MSBs und der LSBs ein Beispiel darstellt, ist die Berechnung der MSBs und der LSBs nicht darauf beschränkt. Zum Beispiel kann der Analog-Digital-Wandler 100 die MSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum dritten Zeitpunkt T3 berechnen, kann die LSBs durch Zählen des Taktsignals CLK vom Startzeitpunkt des Feinvergleichsmodus bis zum zweiten Zeitpunkt T2 berechnen und kann das Digitalsignal DS durch Subtrahieren der LSBs von den MSBs erzeugen.
12 zeigt ein Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 12 kann der Analog-Digital-Wandler 200 eine Referenzspannungsauswahleinheit 220, eine Vergleichseinheit 240 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 260 und eine Digitalsignalerzeugungseinheit 280 umfassen. Außerdem kann der Analog-Digital-Wandler 200 werter eine Einheit 250 zum korrelierten Doppelabtasten und/oder eine Rampenoffset-Eliminierungseinheit 255 umfassen. Da die Referenzspannungsauswahleinheit 220, die Vergleichseinheit 240 mit mehreren Eingängen, die Auswahlsteuersignalerzeugungseinheit 260 und die Digitalsignalerzeugungseinheit 280 in 1 beschrieben sind, wird auf die Beschreibung der Referenzspannungsauswahleinheit 220, der Vergleichseinheit 240 mit mehreren Eingängen, der Auswahlsteuersignalerzeugungseinheit 260 und der Digitalsignalerzeugungseinheit 280 verzichtet.
Die Einheit 250 zum korrelierten Doppelabtasten kann korrelierte Doppelabtastoperationen für die Pixelausgabespannung PV durchführen. Das heißt, der Analog-Digital-Wandler 200 mit der Einheit 250 zum korrelierten Doppelabtasten kann ein erstes digitales Signal durch Ausführen von Analog-Digital-Umwandlungs(ADC)-Operationen für eine Rücksetzspannung (Resetspannung) erzeugen, kann ein zweites digitales Signal durch Ausführen von ADC-Operationen für eine Umwandlungsspannung erzeugen und kann das digitale Signal durch Subtrahieren des zweiten digitalen Signals vom ersten digitalen Signal ausgeben. Die korrelierten Doppelabtastoperationen können durchgeführt werden, um eine Offset-Spannung durch Subtrahieren der Umwandlungsspannung von der Rücksetzspannung zu eliminieren (oder zu reduzieren), weil sowohl die Rücksetzspannung wie die Umwandlungsspannung, die von einem Einzelpixel ausgegeben sind, aufgrund von Fehlern, die auftreten, wenn ein aktives Pixelfeld hergestellt und/oder die ADC-Operationen durchgeführt werden, die gleiche Offset-Spannung aufweisen. Hier gibt die Rücksetzspannung die Pixelausgabespannung PV an, die durch spezifisches Rauschen des Einzelpixels erzeugt ist, und die Umwandlungsspannung gibt die Pixelausgabespannung PV an, die durch photoelektrische Transformationen erzeugt ist. Zum Beispiel kann das Einzelpixel eine 5-Transistorstruktur mit einer Photodiode, einem Transfertransistor, einem Rücksetztransistor, einem Sourcefolgetransistor, einem Auswahltransistor und einem Vorspannungstransistor sein. In diesem Fall kann die Rücksetzspannung mit der Pixelausgabespannung PV korrespondieren, die über den Sourcefolgetransistor und den Auswahltransistor ausgegeben wird, wenn der Transfertransistor abgeschaltet und der Rücksetztransistor angeschaltet wird. Die Umwandlungsspannung kann mit der Pixelausgabespannung PV korrespondieren, die über den Transfertransistor, den Sourcefolgetransistor und den Auswahltransistor ausgegeben wird, nachdem von der Photodiode erzeugte elektrische Ladungen in einem schwebenden Diffusionsknoten (Floating-Diffusionsknoten) des Einzelpixels gespeichert sind.
In einer beispielhaften Ausführungsform kann die Einheit 250 zum korrelierten Doppelabtasten einen ersten Kondensator und einen ersten Schalter umfassen. Der erste Kondensator kann zwischen einen Eingangsanschluss der Pixelausgabespannung PV und einen Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Der erste Schalter kann zwischen den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen und einen Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Der erste Schalter kann in einem Auto-Null-Modus angeschaltet sein, kann im Grobvergleichsmodus und dem Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandfungsspannung ausgeschaltet sein. Im Auto-Null-Modus kann die Einheit 250 zum korrelierten Doppelabtasten den Eingangsanschluss der Pixelausgabespannung PV mit dem Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen über den ersten Kondensator verbinden, indem der erste Schalter angeschaltet wird. Als Folge davon können die ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung bereit sein, weil der Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen mit dem Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen gekoppelt ist.
Im Grobvergleichsmodus und im Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung kann die Einheit 250 zum korrelierten Doppelabtasten den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen vom Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen trennen, indem der erste Schalter abgeschaltet wird. Als Folge davon kann die Vergleichseinheit 240 mit mehreren Eingängen das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Wie oben beschrieben kann der Analog-Digital-Wandler 200 mit der Einheit 250 zum korrelierten Doppelabtasten die Offset-Spannung eliminieren (oder reduzieren), weil das Digitalsignal DS durch Subtrahieren des zweiten Digitalsignals, das mit der Umwandlungsspannung korrespondiert, vom ersten Digitalsignal, das mit der Rücksetzspannung korrespondiert, erzeugt wird.
Die Rampenoffset-Eliminierungseinheit 255 kann Rampenoffset-Eliminierungsoperationen für die Rampeninitialspannung RIV und die Rampenspannung RV durchführen. Das heißt, die Rampenoffset-Eliminierungseinheit 255 kann eine Offset-Spannung zwischen der Rampeninitialspannung RIV und der Rampenspannung RV durch Koppeln eines Eingangsanschlusses der Rampenspannung RV mit dem Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eliminieren. Wie oben beschrieben kann die Vergleichseinheit 240 mit mehreren Eingängen das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Im Grobvergleichsmodus sollte die Rampenspannung RV den gleichen Spannungspegel aufweisen wie die Rampeninitialspannung RIV. Die Offset-Spannung zwischen der Rampenspannung RV und der Rampeninitialspannung RIV kann jedoch durch externes Rauschen erzeugt sein. Daher kann sich der Spannungspegel der Rampenspannung RV vom Spannungspegel der Rampeninitialspannung RIV im Grobvergleichsmodus unterscheiden. Die Rampenoffset-Eliminierungseinheit 255 kann die Offset-Spannung zwischen der Rampeninitialspannung RIV und der Rampenspannung RV im Auto-Null-Modus eliminieren (oder reduzieren). In einer beispielhaften Ausführungsform kann die Rampenoffset-Eliminierungseinheit 255 einen zweiten Kondensator und einen zweiten Schalter umfassen. Der zweite Kondensator kann zwischen einen Eingangsanschluss der Rampeninitialspannung RIV und den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Der zweite Schalter kann zwischen den Eingangsanschluss der Rampenspannung RV und den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Im Auto-Null-Modus kann der zweite Schalter angeschaltet werden. Im Grobvergleichsmodus und im Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung kann der zweite Schalter abgeschaltet werden. Als Folge davon kann die Offset-Spannung zwischen der Rampenspannung RV und der Rampeninitialspannung RIV eliminiert werden, weil der Eingangsanschluss der Rampenspannung RV, der Eingangsanschluss der Rampeninitialspannung RIV und der Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen über den zweiten Kondensator verbunden sind.
Der Analog-Digital-Wandler 200 kann ein Offset-Mismatch und Rampenspannungsflanken-Mismatch verhindern (oder reduzieren), weil der Analog-Digital-Wandler 200 eine Rampenspannung RV verwendet und kann Zeitrauschen und unnötigen Energieverbrauch verhindern (oder reduzieren), weil der Analog-Digital-Wandler 200 eine Vergleichseinheit 240 mit mehreren Eingängen ohne Abtastkondensatoren umfasst. Da eine Feedbackoperation bei der Referenzspannungsauswahleinheit 220, der Vergleichseinheit 240 mit mehreren Eingängen, der Auswahlsteuersignalerzeugungseinheit 260 und der Digitalsignalerzeugungseinheit 280 durchgeführt wird (d. h., es wird eine Schleife gebildet), kann der Analog-Digital-Wandler 200 in einem dualen Modus mit dem Grobvergleichsmodus und dem Feinvergleichsmodus basierend auf einer Rampenspannung RV betrieben werden. Außerdem kann der Analog-Digital-Wandler 200 die Offset-Spannung aufgrund von Fehlern, die auftreten, wenn ein aktives Pixelfeld hergestellt und/oder die ADC-Operationen durchgeführt werden, eliminieren (oder reduzieren) und kann die Offset-Spannung zwischen der Rampenspannung RV und der Rampeninitialspannung RIV eliminieren. Als Folge davon kann ein Bildsensor mit dem Analog-Digital-Wandler 200 ein Bild in Hochqualität erzeugen. Weiter kann der Analog-Digital-Wandler 200 eine einfache Struktur aufweisen. Auf diese Weise kann der Analog-Digital-Wandler 200 den Energieverbrauch und die Signalumwandlungsdauer reduzieren, obwohl Framerate, Bitauflösung und Anzahl der Einzelpixel im Bildsensor erhöht sind. In einem Bildsensor kann die Anzahl an Analog-Digital-Wandlern 200 gleich der Anzahl an Spaltenleitungen sein, die mit einem aktiven Pixelfeld gekoppelt sind. Die Spaltenleitungen können jeweils mit den Analog-Digital-Wandlern 200 gekoppelt sein.
13 zeigt ein Schaltbild, das ein Beispiel einer Einheit zum korrelierten Doppelabtasten in einem Analog-Digital-Wandler von 12 darstellt.
Mit Bezug zu 13 kann die Einheit 250 zum korrelierten Doppelabtasten einen ersten Kondensator 252 und einen ersten Schalter 254 umfassen. Wie oben beschrieben kann die Einheit 250 zum korrelierten Doppelabtasten die korrelierten Doppelabtastoperationen für die Pixelausgabespannung PV durchführen.
Der erste Kondensator 252 kann zwischen den Eingangsanschluss der Pixelausgabespannung PV und den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Das heißt, ein erster Anschluss des ersten Kondensators 252 kann mit dem Eingangsanschluss der Pixelausgabespannung PV gekoppelt sein und ein zweiter Anschluss des ersten Kondensators 252 kann mit dem Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen und einem ersten Anschluss des ersten Schalters 254 gekoppelt sein. Der erste Schalter 254 kann zwischen den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen und den Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Das heißt, der erste Anschluss des ersten Schalters 254 kann mit dem zweiten Anschluss des ersten Kondensators 252 gekoppelt sein und ein zweiter Anschluss des ersten Schalters 254 kann mit dem Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen gekoppelt sein. Im Auto-Null-Modus kann der erste Schalter 254 angeschaltet werden. Im Grobvergleichsmodus und im Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung kann der erste Schalter 254 abgeschaltet werden. Als Folge davon können die ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung bereit sein, weil der Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen mit dem Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen gekoppelt ist. Anschließend kann die Vergleichseinheit 240 mit mehreren Eingängen das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV im Grobvergleichsmodus und im Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung erzeugen. Auf diese Weise kann der Analog-Digital-Wandler 200 mit der Einheit 250 zum korrelierten Doppelabtasten das Analogsignal (d. h., die Rücksetzspannung – die Umwandlungsspannung) akkurat in das Digitalsignal DS umwandeln. Da eine Struktur der Einheit 250 zum korrelierten Doppelabtasten ein Beispiel darstellt, kann die Struktur der Einheit 250 zum korrelierten Doppelabtasten auf verschiedene Weise gemäß den Anforderungen verändert werden.
14 zeigt ein Schaltbild, das ein Beispiel einer Rampenoffset-Eliminierungseinheit in einem Analog-Digital-Wandler von 12 darstellt.
Mit Bezug zu 14 kann die Rampenoffset-Eliminierungseinheit 255 einen zweiten Kondensator 257 und einen zweiten Schalter 259 umfassen. Wie oben beschrieben kann die Rampenoffset-Eliminierungseinheit 255 die Rampenoffset-Eliminierungsoperationen für die Rampeninitialspannung RIV und die Rampenspannung RV durchführen.
Der zweite Kondensator 257 kann zwischen den Eingangsanschluss der Rampeninitialspannung RIV und den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Das heißt, ein erster Anschluss des zweiten Kondensators 257 kann mit dem Eingangsanschluss der Rampeninitialspannung RIV gekoppelt sein und ein zweiter Anschluss des zweiten Kondensators 257 kann mit einem ersten Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen gekoppelt sein. Der zweite Schalter 259 kann zwischen den Eingangsanschluss der Rampenspannung RV und den Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen eingeschleift sein. Das heißt, ein erster Anschluss des zweiten Schalters 259 kann mit dem Eingangsanschluss der Rampenspannung RV gekoppelt sein und ein zweiter Anschluss des zweiten Schalters 259 kann mit dem zweiten Anschluss des zweiten Kondensators 257 gekoppelt sein. Der Eingangsanschluss der Rampenspannung RV kann mit einem zweiten Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen gekoppelt sein. Im Auto-Null-Modus kann der zweite Schalter 259 angeschaltet werden. Im Grobvergleichsmodus und im Feinvergleichsmodus der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung kann der zweite Schalter 259 abgeschaltet werden. Als Folge davon kann die Offset-Spannung zwischen der Rampenspannung RV und der Rampeninitialspannung RIV eliminiert werden, weil der Eingangsanschluss der Rampenspannung RV, der Eingangsanschluss der Rampeninitialspannung RIV und der erste und der zweite Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen über den zweiten Kondensator 257 im Auto-Null-Modus verbunden sind. Auf diese Weise kann der Analog-Digital-Wandler 200 mit der Rampenoffset-Eliminierungseinheit 255 das Analogsignal (d. h., die Pixelspannung PV) akkurat in das Digitalsignal DS umwandeln. Da eine Struktur der Rampenoffset-Eliminierungseinheit 255 ein Beispiel darstellt, kann die Struktur der Rampenoffset-Eliminierungseinheit 255 auf verschiedene Weise gemäß den Anforderungen verändert werden.
15 zeigt ein Schaltbild, das ein Beispiel einer Einheit zum korrelierten Doppelabtasten und einer Rampenoffset-Eliminierungseinheit in einem Analog-Digital-Wandler von 12 darstellt.
Mit Bezug zu 15 kann der Analog-Digital-Wandler 200 sowohl die Einheit 250 zum korrelierten Doppelabtasten wie die Rampenoffset-Eliminierungseinheit 255 umfassen. Wie oben beschrieben kann die Einheit 250 zum korrelierten Doppelabtasten die korrelierten Doppelabtastoperationen für die Pixelausgabespannung PV durchführen und die Rampenoffset-Eliminierungseinheit 255 kann die Rampenoffset-Eliminierungsoperationen für die Rampeninitlalspannung RIV und die Rampenspannung RV durchführen. Da die Einheit 250 zum korrelierten Doppelabtasten und die Rampenoffset-Eliminierungseinheit 255 in 13 und 14 beschrieben sind, wird auf eine Beschreibung der Einheit 250 zum korrelierten Doppelabtasten und der Rampenoffset-Eliminierungseinheit 255 verzichtet.
16 zeigt ein Flussbild, das eine Betriebsweise eines Analog-Digital-Wandlers von 12 darstellt.
Mit Bezug zu 16 kann der Analog-Digital-Wandler 200 Auto-Null-Operationen durchführen (Schritt S320). Anschließend kann der Analog-Digital-Wandler 200 ADC-Operationen für die Rücksetzspannung durchführen (Schritt S340) und kann ADC-Operationen für die Umwandlungsspannung durchführen (Schritt S360). Der Analog-Digital-Wandler 200 kann die Einheit 250 zum korrelierten Doppelabtasten beinhalten, um korrelierte Doppelabtastoperationen durchzuführen. Das heißt, durch Ausführen von Auto-Null-Operationen kann der Analog-Digital-Wandler 200 die Offset-Spannung zwischen der Rampenspannung RV und der Rampeninitialspannung RIV eliminieren (oder reduzieren), so dass er für den Grobvergleichsmodus und den Feinvergleichsmodus der ADC-Operationen bereit ist. Dann kann der Analog-Digital-Wandler 200 das erste Digitalsignal erzeugen, indem er die ADC-Operationen für die Rücksetzspannung durchführt, kann das zweite Digitalsignal erzeugen, indem er die ADC-Operationen für die Umwandlungsspannung durchführt, und kann das Digitalsignal DS erzeugen, indem er das zweite Digitalsignal vom ersten Digitalsignal subtrahiert.
17 zeigt ein Zeitablaufdiagramm, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 12 darstellt.
Mit Bezug zu 17 kann der Analog-Digital-Wandler 200 Auto-Null-Operationen durchführen. Anschließend kann der Analog-Digital-Wandler 200 die ADC-Operationen für die Rücksetzspannung durchführen und kann die ADC-Operationen für die Umwandlungsspannung durchführen. Wie in 17 dargestellt kann der Analog-Digital-Wandler 200 in einem dualen Modus mit dem Grobvergleichsmodus CC MODE und dem Feinvergleichsmodus FC MODE betrieben werden, wenn der Analog-Digital-Wandler 200 die ADC-Operationen für die Rücksetzspannung durchführt. Gleichermaßen kann der Analog-Digital-Wandler 200 in einem dualen Modus mit dem Grobvergleichsmodus CC MODE und dem Feinvergleichsmodus FC MODE betrieben werden, wenn der Analog-Digital-Wandler 200 die ADC-Operationen für die Umwandlungsspannung durchführt. Der Analog-Digital-Wandler 200 kann das erste Digitalsignal erzeugen, indem er die ADC-Operationen für die Rücksetzspannung durchführt, kann das zweite Digitalsignal erzeugen, indem er die ADC-Operationen für die Umwandlungsspannung durchführt, und kann das Digitalsignal DS erzeugen, indem er das zweite Digitalsignal vom ersten Digitalsignal subtrahiert. Das heißt, der Analog-Digital-Wandler 200 kann die korrelierten Doppelabtastoperationen durchführen. Zuerst kann der Analog-Digital-Wandler 200 die Auto-Null-Operationen vor einer Durchführung der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung durchführen. In einer beispielhaften Ausführungsform können die Auto-Null-Operationen durch Anschalten des ersten Schalters der Einheit 250 zum korrelierten Doppelabtasten basierend auf einem Schaltsignal SW (z. B. einer Aktivierung des Schaltsignals SW), das von einer Timingsteuerschaltung eines Bildsensors ausgegeben ist, durchgeführt werden. Als Folge davon können die ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung bereit sein, weil der Eingangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen durch die Einheit 250 zum korrelierten Doppelabtasten mit dem Ausgangsanschluss der Vergleichseinheit 240 mit mehreren Eingängen verbunden ist. Dann können die Auto-Null-Operationen basierend auf dem Schaltsignal SW (z. B. einer Desaktivierung des Schaltsignals SW), das von der Timingsteuerschaltung des Bildsensors ausgegeben ist, beendet werden.
Der Analog-Digital-Wandler 200 kann die Referenzspannungsauswahleinheit 220 basierend auf einer Initialsteuerspannung RN initiieren, die von der Timingsteuerschaltung des Bildsensors ausgegeben ist. Hier kann die erste Referenzspannung bestimmt werden. Die erste Referenzspannung kann mit der Rampeninitialspannung RIV korrespondieren. Anschließend können die ADC-Operationen für die Rücksetzspannung durchgeführt werden. Der Analog-Digital-Wandler 200 kann die ADC-Operationen für die Rücksetzspannung dadurch ausführen, dass er in einem dualen Modus mit dem Grobvergleichsmodus und dem Feinvergleichsmodus betrieben wird. Im Grobvergleichsmodus können die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) sequentiell als die ausgewählte Referenzspannung CV ausgewählt werden und die ausgewählte Referenzspannung CV kann als die finale Referenzspannung basierend auf dem ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität zu einer zweiten Polarität wechselt, bestimmt werden. In 17 werden die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) um eine vorgegebene Spannung dV gesenkt, wenn n ansteigt. Das Vergleichsergebnissignal CRS kann basierend auf der ausgewählten Referenzspannung CV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Zum Beispiel kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Der Analog-Digital-Wandler 200 kann die MSBs der Rücksetzspannung (d. h., die Pixelausgangsspannung PV) durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer positiven Polarität) zu einer zweiten Polarität (z. B. einer negativen Polarität) wechselt, erzeugen. Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS verändert werden, wenn die Rampenspannung RV mit einer vorgegebenen Flanke sinkt. Die Rampenspannung RV kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung dV im Feinvergleichsmodus gesenkt werden. In 17 ist dargestellt, dass die Rampenspannung RV mit einer vorgegebenen Flanke von zweimal der vorgegebenen Spannung dV im Feinvergleichsmodus gesenkt wird. Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS basierend auf der finalen Referenzspannung FCV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Zum Beispiel kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Der Analog-Digital-Wandler 200 kann die LSBs der Rücksetzspannung (d. h., die Pixelausgangsspannung PV) durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer zweiten Polarität (z. B. einer negativen Polarität) zu einer ersten Polarität (z. B. einer positiven Polarität) wechselt, bis zum Endzeitpunkt des Feinvergleichsmodus erzeugen. Der Analog-Digital-Wandler 200 kann das erste Digitalsignal, das mit der Rücksetzspannung korrespondiert, durch Summieren der MSBs der Rücksetzspannung und der LSBs der Rücksetzspannung erzeugen.
Der Analog-Digital-Wandler 200 kann die Referenzspannungsauswahleinheit 220 basierend auf der Initialsteuerspannung RN initiieren, die von der Timingsteuerschaltung des Bildsensors ausgegeben ist. Hier kann die erste Referenzspannung bestimmt werden. Die erste Referenzspannung kann mit der Rampeninitialspannung RIV korrespondieren. Anschließend können die ADC-Operationen für die Umwandlungsspannung durchgeführt werden. Der Analog-Digital-Wandler 200 kann die ADC-Operationen für die Umwandlungsspannung dadurch ausführen, dass er in einem dualen Modus mit dem Grobvergleichsmodus und dem Feinvergleichsmodus betrieben wird. Im Grobvergleichsmodus können die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) sequentiell als die ausgewählte Referenzspannung CV ausgewählt werden und die ausgewählte Referenzspannung CV kann als die finale Referenzspannung basierend auf dem ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität zu einer zweiten Polarität wechselt, bestimmt werden. In 17 werden die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) um eine vorgegebene Spannung dV gesenkt, wenn n ansteigt. Das Vergleichsergebnissignal CRS kann basierend auf der ausgewählten Referenzspannung CV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Zum Beispiel kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Der Analog-Digital-Wandler 200 kann die MSBs der Umwandlungsspannung (d. h., die Pixelausgangsspannung PV) durch Zählen des Taktsignals CLK vom Startzeitpunkt des Grobvergleichsmodus bis zum ersten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer ersten Polarität (z. B. einer positiven Polarität) zu einer zweiten Polarität (z. B. einer negativen Polarität) wechselt, erzeugen. Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS verändert werden, wenn die Rampenspannung RV mit einer vorgegebenen Flanke sinkt. Die Rampenspannung RV kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen der vorgegebenen Spannung dV im Feinvergleichsmodus gesenkt werden. In 17 ist dargestellt, dass die Rampenspannung RV mit einer vorgegebenen Flanke von zweimal der vorgegebenen Spannung dV im Feinvergleichsmodus gesenkt wird. Im Feinvergleichsmodus kann das Vergleichsergebnissignal CRS basierend auf der finalen Referenzspannung FCV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Zum Beispiel kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Der Analog-Digital-Wandler 200 kann die LSBs der Umwandlungsspannung (d. h., die Pixelausgangsspannung PV) durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt, an dem die Polarität des Vergleichsergebnissignals CRS von einer zweiten Polarität (z. B. einer negativen Polarität) zu einer ersten Polarität (z. B. einer positiven Polarität) wechselt, bis zum Endzeitpunkt des Feinvergleichsmodus erzeugen. Dann kann der Analog-Digital-Wandler 200 das erste Digitalsignal, das mit der Umwandlungsspannung korrespondiert, durch Summieren der MSBs der Umwandlungsspannung und der LSBs der Umwandlungsspannung erzeugen. Der Analog-Digital-Wandler 200 kann das Digitalsignal DS durch Subtrahieren des zweiten Digitalsignals, das mit der Umwandlungsspannung korrespondiert, vom ersten Digitalsignal, das mit der Rücksetzspannung korrespondiert, ausgeben.
18 zeigt ein Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 18 kann der Analog-Digital-Wandler 700 eine Referenzspannungsauswahleinheit 720, eine Vergleichseinheit 740 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 760, eine Digitalsignalerzeugungseinheit 780 und eine MSB-Erzeugungseinheit 790 für die höchstwertigen Bits umfassen.
Die Referenzspannungsauswahleinheit 720 kann eine ausgewählte Referenzspannung CV dadurch ausgeben, dass sie aus einer Mehrzahl von Referenzspannungen basierend auf einem Auswahlsteuersignal SCS eine auswählt. Das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV kann eingegeben werden, bis eine finale Referenzspannung FCV in einem Grobvergleichsmodus bestimmt worden ist, und das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV kann eingegeben werden, nachdem die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist, bis ein Feinvergleichsmodus abgeschlossen ist. In einer beispielhaften Ausführungsform können die Referenzspannungen eine erste bis n-te Referenzspannung umfassen. Hier ist n eine ganze Zahl größer als 1. Die Referenzspannungen können um eine vorgegebene Spannung erhöht oder gesenkt werden, wenn n ansteigt. Die Referenzspannungsauswahleinheit 720 kann eine der Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die ausgewählte Referenzspannung CV unter Verwendung eines binären Suchbaumalgorithmus auswählen, bis die finale Referenzspannung FCV in einem Grobvergleichsmodus bestimmt worden ist. Auf diese Weise kann der Analog-Digital-Wandler 700 im Vergleich zum sequentiellen Auswählen der Referenzspannungen (d. h., der ersten bis n-ten Referenzspannung) als die ausgewählte Referenzspannung CV mit einer hohen Geschwindigkeit betrieben werden, da der binäre Suchbaumalgorithmus die Zeit für den Grobvergleichsmodus verringert.
Die Vergleichseinheit 740 mit mehreren Eingängen kann das Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Die Vergleichseinheit 740 mit mehreren Eingängen kann eine Mehrzahl von Eingangsanschlüssen zum Empfangen der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV umfassen. Wenn die Vergleichseinheit 740 mit mehreren Eingängen das Vergleichsergebnissignal CRS erzeugt, kann die zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV Null betragen. Auf diese Weise kann das Vergleichsergebnissignal CRS im Grobvergleichsmodus im Wesentlichen von der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV abhängen. Wenn die Vergleichseinheit 740 mit mehreren Eingängen das Vergleichsergebnissignal CRS erzeugt, kann die Pixelausgangsspannung PV festgelegt sein und die ausgewählte Referenzspannung CV kann als die finale Referenzspannung FCV beibehalten werden. Auf diese Weise kann das Vergleichsergebnissignal CRS im Feinvergleichsmodus im Wesentlichen von der zweiten Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV abhängen.
Die Auswahlsteuersignalerzeugungseinheit 760 kann das Auswahlsteuersignal SCS basierend auf dem Vergleichsergebnissignal CRS und einem Vergleichsmodussignal SC erzeugen. Zum Beispiel kann der Grobvergleichsmodus mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen ersten Logikpegel aufweist, und der Feinvergleichsmodus kann mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen zweiten Logikpegel aufweist. Im Detail kann die Auswahlsteuersignalerzeugungseinheit 760 das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV ausgeben, bis die finale Referenzspannung FCV basierend auf dem ersten Zeitpunkt, an dem die Höhe des Vergleichsergebnissignals CRS einen Minimalwert aufweist, bestimmt ist. Außerdem kann die Auswahlsteuersignalerzeugungseinheit 760 das Auswahlsteuersignal SCS zum Beibehalten der finalen Referenzspannung FCV ausgeben, nachdem die finale Referenzspannung FCV (d. h., die ausgewählte Referenzspannung CV am ersten Zeitpunkt) basierend auf dem ersten Zeitpunkt bestimmt ist, bis der Feinvergleichsmodus abgeschlossen ist.
Die MSB-Erzeugungseinheit 790 kann höchstwertige Bits CDC basierend auf dem Vergleichsergebnissignal CRS im Grobvergleichsmodus erzeugen. Hier kann ein sukzessives Approximationsverfahren eingesetzt werden. Die MSB-Erzeugungseinheit 790 kann eine vorgegebene Abbildungstabelle (Mapping-Tabelle) für die höchstwertigen Bits CDC und die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) aufweisen. Dann kann die MSB-Erzeugungseinheit 790 die höchstwertigen Bits CDC ausgeben, die mit der finalen Referenzspannung FCV korrespondieren, wenn eine der Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die finale Referenzspannung FCV bestimmt worden ist. Zum Beispiel kann die MSB-Erzeugungseinheit 790 die ausgewählte Referenzspannung CV als die finale Referenzspannung FCV bestimmen, wenn die Höhe des Vergleichsergebnissignals CRS einen Wert innerhalb eines vorgegebenen Bereichs im Grobvergleichsmodus annimmt. Dann kann die MSB-Erzeugungseinheit 790 gemäß der vorgegebenen Abbildungstabelle die höchstwertigen Bits CDC ausgeben, die mit der finalen Referenzspannung FCV korrespondieren.
Die Digitalsignalerzeugungseinheit 780 kann die niederwertigsten Bits FDC durch Zählen des Taktsignals CLK basierend auf dem Vergleichsergebnissignal CRS im Feinvergleichsmodus ermitteln (d. h., ein Taktsignalzählverfahren) und kann ein Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, basierend auf den höchstwertigen Bits CDC, die von der MSB-Erzeugungseinheit 790 ausgegeben sind, und den niederwertigsten Bits FDC, die von der Digitalsignalerzeugungseinheit 780 errechnet sind, erzeugen. Zum Beispiel kann die Digitalsignalerzeugungseinheit 780 das Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, durch Summieren der höchstwertigen Bits CDC und der niederwertigsten Bits FDC ausgeben.
19 zeigt ein Schaubild, das ein Beispiel vom Bestimmen einer ausgewählten Referenzspannung ausgehend von einem binären Suchbaumalgorithmus in einem Analog-Digital-Wandler von 18 darstellt. Mit Bezug zu 19 kann die ausgewählte Referenzspannung CV aus den Referenzspannungen (d. h., der ersten bis n-ten Referenzspannung CV1 bis CVn) durch den binären Suchbaumalgorithmus im Grobvergleichsmodus bestimmt werden. Zum Beispiel kann in einer ersten Schleife A eine m-te Referenzspannung CVm, die mit einem Halbwert zwischen der ersten Referenzspannung CV1 und der n-ten Referenzspannung CVn korrespondiert, als die ausgewählte Referenzspannung CV ausgewählt werden. Wenn das Vergleichsergebnissignal CRS eine erste Polarität aufweist, kann in einer zweiten Schleife B (d. h., AB1) ein Halbwert zwischen der m-ten Referenzspannung CVm und der n-ten Referenzspannung CVn als die ausgewählte Referenzspannung CV ausgewählt werden. Wenn das Vergleichsergebnissignal CRS eine zweite Polarität aufweist, kann in einer zweiten Schleife B (d. h., AB2) ein Halbwert zwischen der ersten Referenzspannung CV1 und der m-ten Referenzspannung CVm als die ausgewählte Referenzspannung CV ausgewählt werden. Gleichermaßen kann die ausgewählte Referenzspannung CV in einer dritten Schleife C, einer vierten Schleife D usw. kontinuierlich verändert werden. Wie oben beschrieben kann der Analog-Digital-Wandler 700 die finale Referenzspannung FCV mit einer hohen Geschwindigkeit bestimmen, weil der Analog-Digital-Wandler 700 die ausgewählte Referenzspannung CV unter Verwendung des binären Suchbaumalgorithmus im Grobvergleichsmodus verändert. Auf diese Weise kann der Analog-Digital-Wandler 700 ADC-Operationen mit hoher Geschwindigkeit durchführen, da der binäre Suchbaumalgorithmus die Zeit für den Grobvergleichsmodus verringert.
20 zeigt ein Blockdiagramm, das ein Beispiel zum Berechnen von höchstwertigen Bits in einem Analog-Digital-Wandler von 18 darstellt.
Mit Bezug zu 20 kann die MSB-Erzeugungseinheit 790 des Analog-Digital-Wandlers 700 die höchstwertigen Bits CDC basierend auf dem Vergleichsergebnissignal CRS im Grobvergleichsmodus erzeugen. Hier kann ein sukzessives Approximationsverfahren eingesetzt werden. Die MSB-Erzeugungseinheit 790 kann die Abbildungstabelle für die höchstwertigen Bits CDC und die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) anlegen. Dann kann die MSB-Erzeugungseinheit 790 die höchstwertigen Bits CDC ausgeben, die mit der finalen Referenzspannung FCV korrespondieren, wenn eine der Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die finale Referenzspannung FCV bestimmt worden ist. Die Digitalsignalerzeugungseinheit 780 des Analog-Digital-Wandlers 700 kann die niederwertigsten Bits FDC durch Zählen des Taktsignals CLK im Feinvergleichsmodus erzeugen. Das Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, kann basierend auf den höchstwertigen Bits CDC, die von der MSB-Erzeugungseinheit 790 ausgegeben sind, und den niederwertigsten Bits FDC, die von der Digitalsignalerzeugungseinheit 780 errechnet sind, erzeugt werden.
21 zeigt ein Zeitablaufdiagramm, das ein Beispiel einer Betriebsweise eines Analog-Digital-Wandlers von 18 darstellt.
Mit Bezug zu 21 kann der Analog-Digital-Wandler 700 in einem dualen Modus mit Grobvergleichsmodus und Feinvergleichsmodus betrieben werden. Das Taktsignal CLK kann im Grobvergleichsmodus nicht eingegeben werden. Hingegen kann das Taktsignal CLK im Feinvergleichsmodus zum Berechnen der niederwertigsten Bits FDC eingegeben werden. Die Rampeninitialspannung RIV kann mit der ersten Referenzspannung CV1 korrespondieren. Die Rampenspannung RV kann als die Rampeninitialspannung RIV im Grobvergleichsmodus beibehalten werden und kann mit einer vorgegebenen Flanke von ganzzahligen Vielfachen einer vorgegebenen Spannung dV im Feinvergleichsmodus erhöht oder gesenkt werden. Die vorgegebene Spannung dV kann eine Spannungsdifferenz zwischen den Referenzspannungen (d. h., der ersten bis n-ten Referenzspannung) sein. Wie in 21 dargestellt können die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) Kandidaten für die ausgewählte Referenzspannung CV sein. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung CV1 bis CVn) können um die vorgegebene Spannung dV erhöht werden, wenn n ansteigt. Die Rampenspannung RV kann mit einer vorgegebenen Flanke um die vorgegebene Spannung dV im Feinvergleichsmodus erhöht werden. Die erste bis n-te Referenzspannung CV1 bis CVn können sequentiell als die ausgewählte Referenzspannung CV unter Verwendung des binären Suchbaumalgorithmus ausgewählt werden.
Im Grobvergleichsmodus kann der Analog-Digital-Wandler 700 die ausgewählte Referenzspannung CV aus der ersten bis n-ten Referenzspannung CV1 bis CVn unter Verwendung des binären Suchbaumalgorithmus auswählen. Dann kann der Analog-Digital-Wandler 700 die ausgewählte Referenzspannung CV als die finale Referenzspannung FCV bestimmen, wenn die Höhe des Vergleichsergebnissignals CRS einen Wert innerhalb eines vorgegebenen Bereichs im Grobvergleichsmodus annimmt. Wenn zum Beispiel die m-te Referenzspannung CVm, die mit einem Halbwert zwischen der ersten Referenzspannung CV1 und der n-ten Referenzspannung CVn korrespondiert, als die ausgewählte Referenzspannung CV ausgewählt werden kann, kann die m-te Referenzspannung CVm mit der Pixelspannung PV verglichen werden. Wenn die Höhe des Vergleichsergebnissignals nicht innerhalb des vorgegebenen Bereichs liegt, kann die ausgewählte Referenzspannung CV verändert werden. Da hier die Pixelspannung höher ist als die m-te Referenzspannung CVm, kann ein Halbwert zwischen der m-ten Referenzspannung CVm und der n-ten Referenzspannung CVn als die ausgewählte Referenzspannung CV in der nächsten Schleife ausgewählt werden. Auf diese Weise kann der Analog-Digital-Wandler 700 die finale Referenzspannung FCV durch Verändern der ausgewählten Referenzspannung CV, bis die Höhe des Vergleichsergebnissignals CRS in den vorgegebenen Bereich kommt, bestimmen.
Im Feinvergleichsmodus, wenn die Rampenspannung RV mit einer vorgegebenen Flanke erhöht wird, kann das Vergleichsergebnissignal CRS verändert werden. Das Vergleichsergebnissignal CRS kann basierend auf der finalen Referenzspannung FCV, der Pixelausgabespannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV kontinuierlich erzeugt werden. Wie oben beschrieben kann das Vergleichsergebnissignal CRS unter Verwendung der [Gleichung 1] erzeugt werden. Hier kann das Vergleichsergebnissignal CRS graduell gesenkt werden, weil die Rampenspannung RV graduell mit einer vorgegebenen Flanke erhöht wird. Der Analog-Digital-Wandler 700 kann die LSBs durch Zählen des Taktsignals CLK vom zweiten Zeitpunkt T2 bis zum Endzeitpunkt im Feinvergleichsmodus erzeugen. Am zweiten Zeitpunkt T2 kann die Polarität des Vergleichsergebnissignals CRS von einer zweiten Polarität (d. h., einer positiven Polarität) zu einer ersten Polarität (d. h., einer negativen Polarität) verändert werden. Dann kann der Analog-Digital-Wandler 700 das Digitalsignal DS, das mit der Pixelausgabespannung PV korrespondiert, durch Summieren der in der MSB-Erzeugungseinheit 790 ermittelten MSBs und der in der Digitalsignalerzeugungseinheit 780 ermittelten LSBs erzeugen. Da eine Berechnung der MSBs und LSBs ein Beispiel darstellt, ist die Berechnung der MSBs und der LSBs nicht darauf beschränkt.
22 zeigt Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 22 kann der Analog-Digital-Wandler 900 eine Referenzspannungsauswahleinheit 920, eine Vergleichseinheit 940 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 960, eine Digitalsignalerzeugungseinheit 980 und eine MSB-Erzeugungseinheit 990 für die höchstwertigen Bits (MSB) umfassen. Außerdem kann der Analog-Digital-Wandler 900 weiter eine Einheit 950 zum korrelierten Doppelabtasten und/oder eine Rampenoffset-Eliminierungseinheit 955 umfassen. Da die Referenzspannungsauswahleinheit 920, die Vergleichseinheit 940 mit mehreren Eingängen, die Auswahlsteuersignalerzeugungseinheit 960, die Digitalsignalerzeugungseinheit 980 und die MSB-Erzeugungseinheit 990 in 18 beschrieben sind, wird auf die Beschreibung der Referenzspannungsauswahleinheit 920, der Vergleichseinheit 940 mit mehreren Eingängen, der Auswahlsteuersignalerzeugungseinheit 960, der Digitalsignalerzeugungseinheit 980 und der MSB-Erzeugungseinheit 990 verzichtet.
Die Einheit 950 zum korrelierten Doppelabtasten kann korrelierte Doppelabtastoperationen für die Pixelausgabespannung PV durchführen. Das heißt, der Analog-Digital-Wandler 900 mit der Einheit 950 zum korrelierten Doppelabtasten kann ein erstes digitales Signal durch Ausführen von ADC-Operationen für eine Rücksetzspannung erzeugen, kann ein zweites digitales Signal durch Ausführen von ADC-Operationen für eine Umwandlungsspannung erzeugen und kann das digitale Signal DS durch Subtrahieren des zweiten digitalen Signals vom ersten digitalen Signal ausgeben. Die Rampenoffset-Eliminierungseinheit 955 kann Rampenoffset-Eliminierungsoperationen für die Rampeninitialspannung RIV und die Rampenspannung RV durchführen. Das heißt, die Rampenoffset-Eliminierungseinheit 955 kann eine Offset-Spannung zwischen der Rampeninitialspannung RIV und der Rampenspannung RV durch Koppeln eines Eingangsanschlusses der Rampenspannung RV mit einem Eingangsanschluss der Vergleichseinheit 940 mit mehreren Eingängen eliminieren.
23 zeigt ein Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 23 kann der Analog-Digital-Wandler 300 eine Referenzspannungsauswahleinheit 320, eine Vergleichseinheit 340 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 360, eine Digitalsignalerzeugungseinheit 380 und eine MSB-Erzeugungseinheit 390 für die höchstwertigen Bits umfassen.
Die Referenzspannungsauswahleinheit 320 kann eine ausgewählte Referenzspannung CV ausgeben, indem basierend auf einem Auswahlsteuersignal SCS aus einer Mehrzahl von Referenzspannungen eine ausgewählt wird. Das Auswahlsteuersignal SCS zum Aktualisieren der ausgewählten Referenzspannung CV kann eingegeben werden, bis eine finale Referenzspannung FCV in einem Grobvergleichsmodus bestimmt worden ist, und das Auswahlsteuersignal SCS zum Beibehalten der ausgewählten Referenzspannung CV kann eingegeben werden, nachdem die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist, bis ein Feinvergleichsmodus abgeschlossen ist. In einer beispielhaften Ausführungsform können die Referenzspannungen eine erste bis zu einer n-ten Referenzspannung beinhalten. Hier ist n eine ganze Zahl größer als 1. Die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) können um eine vorgegebene Spannung erhöht oder gesenkt werden, wenn n ansteigt. Die Referenzspannungsauswahleinheit 320 kann die Referenzspannungen (d. h., die erste bis n-te Referenzspannung) als die ausgewählte Referenzspannung CV sequentiell auswählen, bis die finale Referenzspannung FCV im Grobvergleichsmodus bestimmt worden ist.
Die Vergleichseinheit 340 mit mehreren Eingängen kann ein Vergleichsergebnissignal CRS basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Die Vergleichseinheit 340 mit mehreren Eingängen kann eine Mehrzahl von Eingangsanschlüssen zum Empfangen der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV umfassen. Wenn die Vergleichseinheit 340 mit mehreren Eingängen das Vergleichsergebnissignal CRS erzeugt, kann die zweite Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV gleich Null betragen. Auf diese Weise kann das Vergleichsergebnissignal CRS im Grobvergleichsmodus im Wesentlichen von der ersten Spannungsdifferenz zwischen der ausgewählten Referenzspannung CV und der Pixelausgangsspannung PV abhängen. Wenn hingegen die Vergleichseinheit 340 mit mehreren Eingängen das Vergleichsergebnissignal CRS erzeugt, kann die Pixelausgangsspannung PV festgelegt sein und die ausgewählte Referenzspannung CV kann als die finale Referenzspannung FCV beibehalten werden. Auf diese Weise kann das Vergleichsergebnissignal CRS im Feinvergleichsmodus im Wesentlichen von der zweiten Spannungsdifferenz zwischen der Rampenspannung RV und der Rampeninitialspannung RIV abhängen.
Die Auswahlsteuersignalerzeugungseinheit 360 kann das Auswahlsteuersignal SCS basierend auf dem Vergleichsergebnissignal CRS und dem Vergleichsmodussignal SC erzeugen. Hier kann die Auswahlsteuersignalerzeugungseinheit 360 einen Speicherblock (z. B. ein Register) beinhalten, das Registerdaten RTD speichert, die mit Palaritätswechselinformationen des Vergleichsergebnissignals CRS korrespondieren. Wenn daher die Registerdaten RTD von der Auswahlsteuersignalerzeugungseinheit 360 in die MSB-Erzeugungseinheit 390 eingegeben werden, können höchstwertige Bits CDC, die mit den Registerdaten RTD korrespondieren, gemäß einer vorgegebenen Abbildungstabelle bestimmt werden. Der Grobvergleichsmodus kann mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen ersten Logikpegel aufweist, und der Feinvergleichsmodus kann mit einer Periode korrespondieren, in der das Vergleichsmodussignal SC einen zweiten Logikpegel aufweist.
Die MSB-Erzeugungseinheit 390 kann die höchstwertigen Bits CDC basierend auf den Registerdaten RTD, die von der Auswahlsteuersignalerzeugungseinheit 360 eingegeben worden sind, im Grobvergleichsmodus erzeugen. Das heißt, der Analog-Digital-Wandler 300 kann die höchstwertigen Bits CDC nicht unter Verwendung eines Taktsignalzählverfahrens erzeugen. Die MSB-Erzeugungseinheit 390 kann die vorgegebene Abbildungstabelle für die höchstwertigen Bits CDC und die Registerdaten RTD anlegen. Dann kann die MSB-Erzeugungseinheit 390 die höchstwertigen Bits CDC, die mit den Registerdaten RTD korrespondieren, ausgeben, wenn die Polarität des Vergleichsergebnissignals CRS wechselt. Dann kann die Digitalsignalerzeugungseinheit 380 im Feinvergleichsmodus niederwertigste Bits FDC unter Verwendung des Taktsignalzählverfahrens basierend auf dem Vergleichsergebnissignal CRS erzeugen und kann das Digitalsignal DS, das mit der Pixeispannung PV korrespondiert, durch Summieren der höchstwertigen Bits CDC und der niederwertigsten Bits FDC ausgeben.
24 zeigt ein Blockdiagramm, das einen Analog-Digital-Wandler nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 24 kann der Analog-Digital-Wandler 400 eine Referenzspannungsauswahleinheit 420, eine Vergleichseinheit 440 mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit 460, eine Digitalsignalerzeugungseinheit 480 und eine MSB-Erzeugungseinheit 490 für die höchstwertigen Bits umfassen. Außerdem kann der Analog-Digital-Wandler 400 weiter eine Einheit 450 zum korrelierten Doppelabtasten und/oder eine Rampenoffset-Eliminierungseinheit 455 umfassen. Da die Referenzspannungsauswahleinheit 420, die Vergleichseinheit 440 mit mehreren Eingängen, die Auswahlsteuersignalerzeugungseinheit 460, die Digitalsignalerzeugungseinheit 480 und die MSB-Erzeugungseinheit 490 in 23 beschrieben sind, wird auf die Beschreibung der Referenzspannungsauswahleinheit 420, der Vergleichseinheit 440 mit mehreren Eingängen, der Auswahlsteuersignalerzeugungseinheit 460, der Digitalsignalerzeugungseinheit 480 und der MSB-Erzeugungseinheit 490 verzichtet.
Die Einheit 450 zum korrelierten Doppelabtasten kann korrelierte Doppelabtastoperationen für die Pixelausgabespannung PV durchführen. Das heißt, der Analog-Digital-Wandler 400 mit der Einheit 450 zum korrelierten Doppelabtasten kann ein erstes digitales Signal durch Ausführen von ADC-Operationen für eine Rücksetzspannung erzeugen, kann ein zweites digitales Signal durch Ausführen von ADC-Operationen für eine Umwandlungsspannung erzeugen und kann das digitale Signal DS durch Subtrahieren des zweiten digitalen Signals vom ersten digitalen Signal ausgeben. Die Rampenoffset-Eliminierungseinheit 455 kann Rampenoffset-Eliminierungsoperationen für die Rampeninitialspannung RIV und die Rampenspannung RV durchführen. Das heißt, die Rampenoffset-Eliminierungseinheit 455 kann eine Offset-Spannung zwischen der Rampeninitialspannung RIV und der Rampenspannung RV durch Koppeln eines Eingangsanschlusses der Rampenspannung RV mit dem Eingangsanschluss der Vergleichseinheit 440 mit mehreren Eingängen eliminieren.
25 zeigt ein Flussbild, das ein Verfahren zum Umwandeln eines analogen Signals in ein digitales Signal nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 25 kann im Verfahren zum Umwandeln eines analogen Signals in ein digitales Signal das Vergleichsergebnissignal basierend auf der ausgewählten Referenzspannung, der Pixelausgangsspannung, der Rampeninitialspannung und der Rampenspannung erzeugt werden (Schritt S1200). Eine der Referenzspannungen (d. h., die erste bis n-te Referenzspannung) kann basierend auf dem Vergleichsergebnissignal als die ausgewählte Referenzspannung ausgewählt werden (Schritt S1400). Das Digitalsignal, das mit der Pixelausgabespannung korrespondiert, kann basierend auf dem Vergleichsergebnissignal erzeugt werden (Schritt S1600). Wie oben beschrieben kann das Verfahren von 25 einen dualen Modus mit Grobvergleichsmodus und Feinvergleichsmodus basierend auf einer Rampenspannung durchführen. Auf diese. Weise kann das Verfahren von 25 ein Offset-Mismatch und ein Rampenspannungsflanken-Mismatch verhindern (oder reduzieren) und kann Zeitrauschen und unnötigen Energieverbrauch aufgrund von Abtastkondensatoren verhindern. Als Folge davon kann ein Bildsensor, der das Verfahren von 25 anwendet, ein Bild in hoher Qualität erzeugen.
26 zeigt Blockdiagramm, das einen Bildsensor mit Analog-Digital-Wandlern nach einigen beispielhaften Ausführungsformen darstellt.
Mit Bezug zu 26 kann der Bildsensor 500 ein aktives Pixelfeld 510, eine Analog-Digital-Wandlerschaltung 520, eine Spannungserzeugerschaltung 530, eine vertikale Abtastschaltung 540, eine horizontale Abtastschaltung 550, eine Timingsteuerschaltung 560, eine Verstärkerschaltung 570 und eine Digitalsignalverarbeitungsschaltung 580 umfassen. Im Bildsensor 500 kann die Anzahl an Analog-Digital-Wandlern 522 in der Analog-Digital-Wandlerschaltung 520 gleich der Anzahl an Spaltenleitungen sein, die mit dem aktiven Pixelfeld 510 gekoppelt sind, und die Spaltenleitungen können jeweils mit den Analog-Digital-Wandlern 522 gekoppelt sein. Das heißt, der Bildsensor 500 kann durch eine spaltenweise Analog-Digital-Umwandlung ausgebildet sein.
Das aktive Pixelfeld 510 kann eine Mehrzahl von Einzelpixeln umfassen, die in einer Matrixform angeordnet sind. Jedes der Einzelpixel kann eine Photodiode und eine Signalerzeugerschaltung umfassen. Jedes der Einzelpixel kann eine 3-Transistorstruktur, eine 4-Transistorstruktur, eine 5-Transistorstruktur usw. gemäß der Anzahl an Transistoren in der Signalerzeugerschaltung aufweisen. Zeilenleitungen und Spaltenleitungen können auf dem Pixelfeld kreuzweise angeordnet sein. Wenn zum Beispiel das aktive Pixelfeld 510 m·n Einzelpixel aufweist, können n Zeilenleitungen und m Spaltenleitungen kreuzweise auf dem Pixelfeld 510 angeordnet sein. In einer beispielhaften Ausführungsform kann der Bildsensor 500 eine Technik mit Bayer-Matrix (Bayer Pattern) einsetzen. In diesem Fall können die Einzelpixel im aktiven Pixelfeld 510 so angeordnet sein, dass sie einen Satz von rotem Licht, grünem Licht und blauem Licht oder einen Satz von magentafarbenem Licht, gelbem Licht und cyanfarbenem Licht empfangen. In einer beispielhaften Ausführungsform kann der Bildsensor 500 eine Auto-Dark-Level-Compensation(ALDC)-Technik einsetzen. In diesem Fall kann mindestens ein optisch schwarzes Pixelfeld nahe dem aktiven Pixelfeld 510 angeordnet sein.
Die Analog-Digital-Wandlerschaltung 520 kann Pixelausgabespannungen PV, die von den Einzelpixeln im aktiven Pixelfeld 510 ausgegeben sind, in Digitalsignale DS umwandeln. Die Analog-Digital-Wandlerschaltung 520 kann mindestens einen Analog-Digital-Wandler 522 beinhalten, der das Digitalsignal DS basierend auf einer ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, einer Rampeninitialspannung RIV und der Rampenspannung RV erzeugt. In der Analog-Digital-Wandlerschaltung 520 kann der mindestens eine Analog-Digital-Wandler 522 dazu ausgebildet sein, dass er jeweils mit den Spaltenleitungen gekoppelt werden kann. Wie oben beschrieben kann der mindestens eine Analog-Digital-Wandler 522 Offset-Mismatch und Rampenspannungsflanken-Mismatch verhindern, weil der mindestens eine Analog-Digital-Wandler 522 eine Rampenspannung RV verwendet, und kann Zeitrauschen und unnötigen Energieverbrauch verhindern, weil der mindestens eine Analog-Digital-Wandler 522 ohne Abtastkondensatoren ausgebildet ist.
In einer beispielhaften Ausführungsform kann der mindestens eine Analog-Digital-Wandler 522 eine Referenzspannungsauswahleinheit, eine Vergleichseinheit mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit und eine Digitalsignalerzeugungseinheit beinhalten. Die Referenzspannungsauswahleinheit kann basierend auf einem Auswahlsteuersignal eine Referenzspannung aus einer Mehrzahl von Referenzspannungen auswählen, um eine ausgewählte Referenzspannung auszugeben. Die Vergleichseinheit mit mehreren Eingängen kann ein Vergleichsergebnissignal basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Die Auswahlsteuersignalerzeugungseinheit kann das Auswahlsteuersignal basierend auf dem Vergleichsergebnissignal und einem Vergleichsmodussignal erzeugen. Die Digitalsignalerzeugungseinheit kann das Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, durch Zählen eines Taktsignals basierend auf dem Vergleichsergebnissignal erzeugen. In einer anderen beispielhaften Ausführungsform kann der mindestens eine Analog-Digital-Wandler 522 eine Referenzspannungsauswahleinheit, eine Vergleichseinheit mit mehreren Eingängen, eine Auswahlsteuersignalerzeugungseinheit, eine MSB-Erzeugungseinheit für die höchstwertigen Bits und eine Digitalsignalerzeugungseinheit umfassen. Die Referenzspannungsauswahleinheit kann basierend auf einem Auswahlsteuersignal eine Referenzspannung aus einer Mehrzahl von Referenzspannungen auswählen, um eine ausgewählte Referenzspannung auszugeben. Die Vergleichseinheit mit mehreren Eingängen kann ein Vergleichsergebnissignal basierend auf der ausgewählten Referenzspannung CV, der Pixelausgangsspannung PV, der Rampeninitialspannung RIV und der Rampenspannung RV erzeugen. Die Auswahlsteuersignalerzeugungseinheit kann das Auswahlsteuersignal basierend auf dem Vergleichsergebnissignal und dem Vergleichsmodussignal erzeugen. Die MSB-Erzeugungseinheit kann höchstwertige Bits basierend auf dem Vergleichsergebnissignal unter Verwendung eines sukzessiven Approximationsverfahrens im Grobvergleichsmodus erzeugen. Die Digitalsignalerzeugungseinheit kann niederwertigste Bits basierend auf dem Vergleichsergebnissignal unter Verwendung eines Taktsignalzählverfahrens im Feinvergleichsmodus erzeugen und kann das Digitalsignal DS, das mit der Pixelspannung PV korrespondiert, basierend auf den höchstwertigen Bits und niederwertigsten Bits erzeugen.
Weiter kann der mindestens eine Analog-Digital-Wandler 522 eine Einheit zum korrelierten Doppelabtasten und/oder eine Rampenoffset-Eliminierungseinheit umfassen. Die Einheit zum korrelierten Doppelabtasten kann korrelierte Doppelabtastoperationen für die Pixelausgabespannung PV durchführen. Die Rampenoffset-Eliminierungseinheit kann Rampenoffset-Eliminierungsoperationen für die Rampeninitialspannung RIV und die Rampenspannung RV durchführen. Die Analog-Digital-Wandlerschaltung 520 kann Analog-Digital-Umwandlungs(ADC)-Operationen basierend auf Steuersignalen CTL2, die von der Timingsteuerschaltung 560 eingegeben sind, durchführen. Die ADC-Operationen können in jeder Horizontal-Abtastperiode durchgeführt werden.
Die Spannungserzeugerschaltung 530 kann eine Mehrzahl von Spannungen erzeugen (z. B. die Referenzspannungen, die Rampeninitialspannung, die Rampenspannung usw.), die zu dem mindestens einen Analog-Digital-Wandler 522 in der Analog-Digital-Wandlerschaltung 520 bereitgestellt werden. Die vertikale Abtastschaltung 540 kann Steuersignale CTL1 von der Timingsteuerschaltung 560 empfangen und kann eine Zeilenadress- und Zeilenabtastoperation für das aktive Pixelfeld 510 ansteuern. Das heißt, die vertikale Abtastschaltung 540 kann ein Signal zum Aktivieren einer der Zeilenleitungen bereitstellen, so dass eine der Zeilenleitungen ausgewählt wird. In einer beispielhaften Ausführungsform kann die vertikale Abtastschaltung 540 einen vertikalen Dekodierer und einen vertikalen Treiber aufweisen. Der vertikale Dekodierer kann eine der Zeilenleitungen auswählen. Der vertikale Treiber kann das Signal zum Aktivieren der ausgewählten Zeilenleitung bereitstellen. Die horizontale Abtastschaltung 550 kann Steuersignale CTL4 von der Timingsteuerschaltung 560 empfangen und kann eine Spaltenadress- und Spaltenabtastoperation für das aktive Pixelfeld 510 ansteuern. Das heißt, die horizontale Abtastschaltung 550 kann Digitalsignale DS, die von der Analog-Digital-Wandlerschaltung 520 eingegeben sind, über die horizontale Übertragungsleitung HTL und die Verstärkerschaltung 570 an die Digitalsignalverarbeitungsschaltung 580 ausgeben. Zum Beispiel kann die horizontale Abtastschaltung 550 den mindestens einen Analog-Digital-Wandler 522 durch Ausgeben eines horizontalen Abtaststeuersignals HSC an die Analog-Digital-Wandlerschaltung 520 sequentiell auswählen. In einer beispielhaften Ausführungsform kann die horizontale Abtastschaltung 550 einen horizontalen Dekodierer und einen horizontalen Treiber aufweisen. Der horizontale Dekodierer kann den mindestens einen Analog-Digital-Wandler 522 in der Analog-Digital-Wandlerschaltung 520 auswählen. Der horizontale Treiber kann eine Ausgabe des ausgewählten Analog-Digital-Wandlers 522 an die horizontale Übertragungsleitung HTL treiben.
Die Timingsteuerschaltung 560 kann die vertikale Abtastschaltung 540, die Analog-Digital-Wandlerschaltung 520, die Spannungserzeugerschaltung 530 und die horizontale Abtastschaltung 550 usw. basierend auf einem Mastertaktsignal ansteuern. Das heißt, die Timingsteuerschaltung 560 kann Steuersignale CTL1, CTL2, CTL3 und CTL4 (z. B. ein Taktsignal, ein Taktsteuersignal usw.) zum Betreiben der vertikalen Abtastschaltung 540, der Analog-Digital-Wandlerschaltung 520, der Spannungserzeugerschaltung 530 und der horizontalen Abtastschaltung 550 usw. bereitstellen. in einer beispielhaften Ausführungsform kann die Timingsteuerschaltung 560 eine Logiksteuerschaltung, eine Phasenverriegelungsschleifen(PLL)-Schaltung, eine Kommunikationsschnittstellen-Schaltung usw. umfassen. Die Verstärkerschaltung 570 kann die digitalen Signale DS verstärken, so dass verstärkte digitale Signale DS an die Digitalsignalverarbeitungsschaltung 580 ausgegeben werden. Obwohl in 26 eine Verstärkerschaltung 570 dargestellt ist, kann der Bildsensor 500 eine Mehrzahl von Verstärkerschaltungen 570 aufweisen. Die Digitalsignalverarbeitungsschaltung 580 kann die verstärkten Digitalsignale DS von der Verstärkerschaltung 570 empfangen und kann basierend auf den verstärkten Digitalsignalen DS ein Bildsignal IMG erzeugen. Dann kann das von der Digitalsignalverarbeitungsschaltung 580 ausgegebene Bildsignal IMG auf einer Anzeigeeinrichtung wie einer Flüssigkristall(LCD)-Anzeigeeinrichtung angezeigt werden.
27 zeigt ein Schaltbild, das ein Einzelpixel in einem aktiven Pixelfeld eines Bildsensors von 26 darstellt.
Mit Bezug zu 27 kann das Einzelpixel 600 eine Photodiode 620 und eine Signalerzeugerschaltung 640 umfassen. Das Einzelpixel 600 kann eine 3-Transistorstruktur, eine 4-Transistorstruktur, eine 5-Transistorstruktur usw. gemäß der Anzahl an Transistoren in der Signalerzeugerschaltung 640 aufweisen. Wie in 27 dargestellt weist das Einzelpixel 600 eine 5-Transistorstruktur auf. Auf diese Weise kann das Einzelpixel 600 die Photodiode PD, einen Transfertransistor TR1, einen Rücksetztransistor TR2, einen Sourcefolgetransistor TR3, einen Auswahltransistor TR4 und einen Vorspannungstransistor TR5 beinhalten.
Die Photodiode 620 kann Licht von außen empfangen und kann photoelektrische Transformationen ausführen, um elektrische Ladungen zu erzeugen, die mit dem Licht korrespondieren. Dann kann die Signalerzeugerschaltung 640 die Pixelausgabespannung PV basierend auf den von der Photodiode 620 erzeugten elektrischen Ladungen ausgeben. Die Pixelausgabespannung PV ist ein analoges Signal, das durch den mindestens einen Analog-Digital-Wandler 522 in das digitale Signal DS umgewandelt werden kann. Wie oben beschrieben kann das Einzelpixel 600 die Pixelausgabespannung PV (d. h., das analoge Signal), die mit rotem Licht, grünem Licht oder blauem Licht korrespondiert, erzeugen, wenn der Bildsensor 500 die Bayer-Matrix-Technik einsetzt. Auf diese Weise kann ein Farbfilter (z. B. ein Rotfilter, ein Grünfilter oder ein Blaufilter) am Einzelpixel 600 vorgesehen werden.
Die Photodiode PD kann zwischen den Transfertransistor TR1 und eine Massespannung GND platziert sein. Die Signalerzeugerschaltung 640 kann den Transfertransistor TR1, den Rücksetztransistor TR2, den Sourcefolgetransistor TR3, den Auswahltransistor TR4 und den Vorspannungstransistor TR5 beinhalten. Außerdem kann ein schwebender Diffusionsknoten FD durch einen Kondensator C ausgebildet sein. Im Transfertransistor TR1 kann ein Gate-Anschluss des Transfertransistors TR1 ein Transfersignal TX empfangen, ein erster Anschluss des Transfertransistors TR1 kann mit der Photodiode PD gekoppelt sein und ein zweiter Anschluss des Transfertransistors TR1 kann mit dem schwebenden Diffusionsknoten FD gekoppelt sein. Auf diese Weise kann der Transfertransistor TR1 die von der Photodiode PD akkumulierten elektrischen Ladungen zum schwebenden Diffusionsknoten FD übertragen. Im Rücksetztransistor TR2 kann ein Gate-Anschluss des Rücksetztransistors TR2 ein Rücksetzsignal RX empfangen, ein erster Anschluss des Rücksetztransistors TR2 kann mit dem schwebenden Diffusionsknoten FD gekoppelt sein und ein zweiter Anschluss des Rücksetztransistors TR2 kann mit einer Vorsorgungsspannung VDD gekoppelt sein. Im Sourcefolgetransistor TR3 kann ein Gate-Anschluss des Sourcefolgetransistors TR3 mit dem schwebenden Diffusionsknoten FD gekoppelt sein, ein erster Anschluss des Sourcefolgetransistors TR3 kann mit einem zweiten Anschluss des Auswahltransistors TR4 gekoppelt sein und ein zweiter Anschluss des Sourcefolgetransistors TR3 kann mit der Vorsorgungsspannung VDD gekoppelt sein. Im Auswahltransistor TR4 kann ein Gate-Anschluss des Auswahltransistors TR4 ein Zeilenauswahlsignal SX empfangen, ein erster Anschluss des Auswahltransistors TR4 kann mit einem Ausgangsanschluss OUT gekoppelt sein und der zweite Anschluss des Auswahltransistors TR4 kann mit dem ersten Anschluss des Sourcefolgetransistors TR3 gekoppelt sein. Im Vorspannungstransistor TR5 kann ein Gate-Anschluss des Vorspannungstransistors TR5 eine Vorspannung BIAS empfangen, ein erster Anschluss des Vorspannungstransistors TR5 kann mit dem Ausgangsanschluss OUT gekoppelt sein und ein zweiter Anschluss des Vorspannungstransistors TR5 kann mit der Massespannung GND gekoppelt sein. Die Photodiode 220 kann photoelektrische Transformationen durchführen und kann zwischen den Transfertransistor 245 und die Massespannung GND platziert sein. Wie oben beschrieben kann die Photodiode 220 eine Mehrzahl von Dotierungsbereichen beinhalten, die basierend auf dem Neigungswinkel des Lichts in Neigungsrichtung laminiert sind.
Die Photodiode 220 kann Licht in elektrische Ladungen transformieren. Der Transfertransistor TR1 kann angeschaltet werden, wenn das Transfersignal TX am Gate-Anschluss des Transfertransistors TR1 eingegeben wird. Auf diese Weise können von der Photodiode PD akkumulierte elektrische Ladungen zum schwebenden Diffusionsknoten FD übertragen werden, wenn das Transfersignal TX am Gate-Anschluss des Transfertransistors TR1 eingegeben wird. Hier wird der Rücksetztransistor TR2 in einem abgeschalteten Zustand gehalten, so dass ein elektrisches Potential des schwebenden Diffusionsknotens FD durch die elektrischen Ladungen verändert werden kann. Wenn das elektrische Potential des schwebenden Diffusionsknotens FD verändert wird, kann das elektrische Potential des Gate-Anschlusses des Sourcefolgetransistors TR3 verändert werden. Dann kann eine Vorspannung des ersten Anschlusses des Sourcefolgetransistors TR3 (d. h. eine Vorspannung des zweiten Anschlusses des Auswahltransistors TR4) verändert werden. Wenn das Zeilenauswahlsignal SX am Gate-Anschluss des Auswahltransistors TR4 eingegeben wird, kann die Pixelausgangsspannung PV, die mit den akkumulierten elektrischen Ladungen korrespondiert, durch den Ausgabeanschluss OUT ausgegeben werden. Nachdem die Pixelausgangsspannung PV, die mit den von der Photodiode PD erzeugten elektrischen Ladungen korrespondiert, detektiert worden ist, kann das Rücksetzsignal RX am Gate-Anschluss des Rücksetztransistors TR2 eingegeben werden. Dann wird der Rücksetztransistor TR2 basierend auf dem Rücksetzsignal RX angeschaltet, so dass ein Abtastprozess ausgelöst werden kann. Das heißt, die elektrischen Ladungen des schwebenden Diffusionsknotens FD können zu einer Energiequelle (d. h., der Vorsorgungsspannung VDD) entladen werden. Als Folge davon kann das elektrische Potential des schwebenden Diffusionsknotens FD im Wesentlichen gleich der Vorsorgungsspannung VDD sein.
Wie oben beschrieben kann der mindestens eine Analog-Digital-Wandler 522 weiter eine Einheit zum korrelierten Doppelabtasten umfassen, die korrelierte Doppelabtastoperationen für die Pixelausgangsspannung PV durchführt. Das Einzelpixel 600 kann die Pixelausgangsspannung PV (d. h., die Rücksetzspannung und die Umwandlungsspannung) für die korrelierten Doppelabtastoperationen ausgeben. Im Detail kann der mindestens eine Analog-Digital-Wandler 522 den Transfertransistor TR1 und den Rücksetztransistor TR2 anschalten und kann den Auswahltransistor TR4 abschalten. Auf diese Weise können Lichtabtastoperationen bereit sein, weil die Photodiode PD vollständig entleert ist. Dann kann der mindestens eine Analog-Digital-Wandler 522 die photoelektrischen Transformationen durch Abschalten des Transfertransistors TR1 durchführen. Zu diesem Zeitpunkt kann, wenn der mindestens eine Analog-Digital-Wandler 522 den Rücksetztransistor TR2 und den Auswahltransistor TR4 abschaltet, die Rücksetzspannung als die Pixelausgangsspannung PV ausgegeben werden, weil die Vorsorgungsspannung VDD an den schwebenden Diffusionsknoten FD angelegt ist Anschließend kann, wenn der mindestens eine Analog-Digital-Wandler 522 den Transfertransistor TR1 anschaltet, die Umwandlungsspannung als die Pixelausgangsspannung PV ausgegeben werden, weil die von der Photodiode PD erzeugten elektrischen Ladungen an den schwebenden Diffusionsknoten FD angelegt sind. Auf diese Weise kann der mindestens eine Analog-Digital-Wandler 522 die korrelierten Doppelabtastoperationen durch Ausführen der ADC-Operationen für die Rücksetzspannung und die Umwandlungsspannung durchführen.
28 zeigt ein Blockdiagramm, das ein Beispiel eines elektrischen Geräts mit einem Bildsensor von 27 darstellt.
Mit Bezug zu 28 kann das elektrische Gerät 1000 einen Prozessor 1010, eine Speichereinrichtung 1020, ein Speicherelement 1030, eine Eingabe-/Ausgabe(I/O)-Einrichtung 1040, eine Energieversorgung 1050 und einen Bildsensor 500 beinhalten. Wie in 28 nicht dargestellt ist, kann das elektrische Gerät 1000 weiter eine Mehrzahl von Ports zur Kommunikation für eine Videokarte, eine Tonkarte (Audiokarte oder Sound-Card), eine Speicherkarte, eine Universal-Serial-Bus(USB)-Einrichtung, andere elektrische Geräte usw. umfassen.
Der Prozessor 1010 kann verschiedene Rechenfunktionen ausführen. Der Prozessor 1010 kann ein Mikroprozessor, eine Zentraleinheit (CPU) usw. sein. Der Prozessor 1010 kann mit der Speichereinrichtung 1020 über einen Bus, wie einen Adressbus, einen Steuerbus, einen Datenbus usw., gekoppelt sein. Weiter kann der Prozessor 1010 mit einem Erweiterungsbus gekoppelt sein, wie einem Peripheriekomponentenanschluss(PCI)-Bus. Die Speichereinrichtung 1020 kann Daten für Operationen des elektrischen Geräts 1000 speichern. Zum Beispiel kann die Speichereinrichtung 1020 ein dynamischer Direktzugriffspeicher (DRAM), ein statischer Direktzugriffspeicher (SRAM), ein löschbarer programmierbarer Nur-Lese-Speicher (EPROM), ein elektrisch löschbarer programmierbarer Nur-Lese-Speicher (EEPROM), ein Flashspeicher usw. sein. Das Speicherelement 1030 kann ein Festkörperlaufwerk (SSD, Solid State Drive), ein Festplattenlaufwerk, eine CD-ROM-Einrichtung usw. sein. Die I/O-Einheit 1040 kann eine Eingabeeinrichtung, wie eine Tastatur, ein Tastenfeld, eine Maus usw. sowie eine Ausgabeeinrichtung, wie ein Drucker, eine Anzeigeeinrichtung usw. sein. Die Energieversorgung 1050 kann Energie für Funktionen des elektrischen Geräts 1000 bereitstellen.
Der Bildsensor 500 kann mit dem Prozessor 1010 über Busse oder andere Kommunikationsverbindungen kommunizieren. Wie oben beschrieben kann der Bildsensor 500 den mindestens einen Analog-Digital-Wandler 522 in der Analog-Digital-Wandlerschaltung 520 beinhalten. Der mindestens eine Analog-Digital-Wandler 522 kann ein Offset-Mismatch und Rampenspannungsflanken-Mismatch bei einer Mehrzahl von Rampenspannungen verhindern, weil der mindestens eine Analog-Digital-Wandler 522 nur eine Rampenspannung verwendet, und kann Zeitrauschen und unnötigen Energieverbrauch verhindern, weil der mindestens eine Analog-Digital-Wandler 522 keine Abtastkondensatoren beinhaltet. Auf diese Weise kann der Bildsensor 500 Bilder in Hochqualität erzeugen. In einer beispielhaften Ausführungsform kann der mindestens eine Analog-Digital-Wandler 522 die Referenzspannungsauswahleinheit, die Vergleichseinheit mit mehreren Eingängen, die Auswahlsteuersignalerzeugungseinheit und die Digitalsignalerzeugungseinheit umfassen. In einer anderen beispielhaften Ausführungsform kann der mindestens eine Analog-Digital-Wandler 522 die Referenzspannungsauswahleinheit, die Vergleichseinheit mit mehreren Eingängen, die Auswahlsteuersignalerzeugungseinheit, die MSB-Erzeugungseinheit und die Digitalsignalerzeugungseinheit umfassen. Außerdem kann der mindestens eine Analog-Digital-Wandler 522 weiter die Einheit zum korrelierten Doppelabtasten und/oder die Rampenoffset-Eliminierungseinheit umfassen. Der Bildsensor 500 kann mit dem Prozessor 1010 in einem Chip integriert sein. Hier kann das elektrische Gerät 1000 ein Computer, eine Digitalkamera, ein Mobiltelefon, ein persönlicher digitaler Assistent (PDA, Personal Digital Assistant), ein Scanner, ein Navigationssystem, ein Videotelefon, ein Autofokussiersystem usw. sein.
29 zeigt ein Blockdiagramm, das ein Beispiel einer Schnittstelle darstellt, die für ein elektrisches Gerät von 28 verwendet ist.
Mit Bezug zu 29 kann das elektrische Gerät 1000 durch eine Datenverarbeitungseinrichtung ausgebildet sein, die eine Mobile-Industry-Processor-Interface(MIPI)-Schnittstelle (z. B. ein Mobiltelefon, einen persönlichen digitalen Assistenten (PDA), ein tragbares Multimedia-Abspielgerät (PMP), ein Smartphone usw.) verwendet oder unterstützt. Das elektrische Gerät 1000 kann einen Anwendungsprozessor 1110, einen Bildsensor 1140, eine Anzeigeeinrichtung 1150 usw. umfassen. Ein CSI-Host 1112 des Anwendungsprozessors 1110 kann eine serielle Kommunikation mit einer CSI-Einrichtung 1141 des Bildsensors 1140 unter Verwendung einer seriellen Kameraschnittstelle (CSI, Camera Serial Interface) durchführen. In einer beispielhaften Ausführungsform kann der CSI-Host 1112 einen Licht-Deserialisierer (DES) beinhalten und die CSI-Einrichtung 1141 kann einen Licht-Serialisierer (SER) beinhalten. Ein DSI-Host 1111 des Anwendungsprozessors 1110 kann eine serielle Kommunikation mit einer DSI-Einrichtung 1151 der Anzeigeeinrichtung 1150 unter Verwendung einer seriellen Displayschnittstelle (DSI, Display Serial Interface) durchführen. In einer beispielhaften Ausführungsform kann der DSI-Host 1111 einen Licht-Serialisierer (SER) beinhalten und die DSI-Einrichtung 1151 kann einen Licht-Deserialisierer (DES) beinhalten. Das elektrische Gerät 1000 kann weiter einen Hochfrequenz(RF)-Chip 1160 beinhalten. Der RF-Chip 1160 kann eine Kommunikation mit dem Anwendungsprozessor 1110 durchführen. Eine physikalische Schicht (PHY) 1113 des elektrischen Geräts 1000 und eine physikalische Schicht (PHY) 1161 des RF-Chip 1160 können Datenkommunikationen basierend auf einem MIPI DigRF-Standard durchführen. Der Anwendungsprozessor 1110 kann weiter einen DigRF MASTER 1114 beinhalten, der die Datenkommunikationen der PHY 1161 steuert. Das elektrische Gerät 1000 kann ein globales Positionierungssystem (GPS) 1120, einen Speicher 1170, ein MIC 1180, eine DRAM-Einrichtung 1185 und einen Lautsprecher 1190 umfassen. Außerdem kann das elektrische Gerät 1000 Kommunikationen unter Verwendung eine Ultrabreitband(UWB)-Netzwerks 1120, eines drahtlosen Lokalbereich(WLAN)-Netzwerks 1220, einer drahtlosen Zugangstechnik WIMAX (Worldwide Interoperability for Microwave Access) 1130 usw. durchführen. Die Struktur und die Schnittstelle des elektrischen Geräts 1000 sind jedoch nicht darauf beschränkt.
Das Konzept der vorliegenden Erfindung kann bei einem Bildsensor und einem elektrischen Gerät mit dem Bildsensor angewendet werden. Zum Beispiel kann das vorliegende erfinderische Konzept bei einem elektrischen Gerät wie einem Desktop-Computer, einem Laptop-Computer, einer Digitalkamera, einem Videocamcorder, einem Mobiltelefon, einem Smartphone, einem persönlichen digitalen Assistenten (PDA), einem Scanner, einem Videotelefon, einem Digitalfernsehgerät, einem Navigationsgerät usw. angewendet werden.

Claims

Analog-Digital-Wandler (ADC) (100), umfassend: – eine Vergleichseinheit (140) mit mehreren Eingängen, die dazu ausgebildet ist, eine Pixelspannung (PV) von einem Bildsensor, eine Vergleichsspannung (CV) umfassend eine gestufte Spannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und eine Rampenspannung (RV) umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, zu vergleichen, um ein Vergleichsergebnissignal (CRS) bereitzustellen, um anzuzeigen, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die Pixelspannung ist, – eine Auswahlsteuersignalerzeugungseinheit (160), die das Vergleichsergebnissignal und ein Modussteuersignal (SC) empfängt, das anzeigt, ob der ADC im Grobmodus oder im Feinmodus arbeitet, um ein Auswahlsteuersignal (SCS) bereitzustellen, um eine Modifikation der Vergleichsspannung im Grobmodus zu ermöglichen und um die Vergleichsspannung im Feinmodus konstant zu halten, und – eine Referenzspannungsauswahleinheit (120), die das Auswahlsteuersignal empfängt, um die Modifikation der Vergleichsspannung zu steuern.
ADC nach Anspruch 1, wobei die Vergleichseinheit mit mehreren Eingängen weiter dazu ausgebildet ist, die Pixelspannung, die Vergleichsspannung, die Rampenspannung und eine Rampeninitialspannung umfassend eine Initialvergleichsspannung, die während des Grobmodus bereitgestellt wird, zu vergleichen.
ADC nach Anspruch 1 oder 2, weiter umfassend: – eine Digitalsignalerzeugungseinheit (180), umfassend: – eine Zählerschaltung (182), die das Vergleichsergebnissignal empfängt und die dazu ausgebildet ist, eine Anzahl von Bits zu bestimmen, die den Pixelwert repräsentieren, insbesondere während des Grobmodus und/oder während des Feinmodus, – eine Speicherschaltung (184) für höchstwertige Bits (MSB), die dazu ausgebildet ist, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentiert, der während des Grobmodus bestimmt worden ist, – eine Speicherschaltung (186) für niederwertigste Bits (LSB), die dazu ausgebildet ist, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentiert, der während des Feinmodus bestimmt worden ist, und – eine Kombinationsschaltung (188), die dazu ausgebildet ist, die MSBs und die LSBs zu kombinieren, um ein digitales Signal bereitzustellen, das den Pixelwert repräsentiert.
ADC nach Anspruch 3, weiter umfassend: – eine Einheit (250) zum korrelierten Doppelabtasten, die mit der Vergleichseinheit mit mehreren Eingängen gekoppelt ist und die dazu ausgebildet ist, einen Rücksetzspannungsumwandlungswert von einem Datensignalumwandlungswert zu subtrahieren, um einen Wert zu bestimmen, der von nachfolgenden Digitalsignalen subtrahiert wird, die durch den ADC erzeugt werden.
ADC nach Anspruch 1 oder 2, weiter umfassend: – eine Digitalsignalerzeugungseinheit, umfassend: – eine Zählerschaltung, die nur in dem Feinmodus arbeitet, indem das Vergleichsergebnissignal empfangen wird, um eine Anzahl von Bits zu bestimmen, die den Pixelwert repräsentieren, – eine Speicherschaltung für höchstwertige Bits (MSBs), die dazu ausgebildet ist, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentiert, – eine Speicherschaltung für niederwertigste Bits (LSBs), die dazu ausgebildet ist, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentiert, der durch die Zählerschaltung bestimmt worden ist, – einen Kombinierer, der dazu ausgebildet ist, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert, wobei der ADC weiter umfasst: – eine MSB-Erzeugungseinheit (790), die dazu ausgebildet ist, das Vergleichsergebnissignal zu empfangen, um die MSBs unter Verwendung einer sukzessiven Approximation zum Approximieren der Vergleichsspannung in Abhängigkeit von dem Vergleichsergebnissignal zu erzeugen, wobei die MSBs an die Digitalsignalerzeugungseinheit zum Speichern in der Speicherschaltung für die höchstwertigen Bits (MSB) bereitgestellt werden.
ADC nach Anspruch 5, wobei die MSB-Erzeugungseinheit dazu ausgebildet ist, die MSBs im Grobmodus zu bestimmen.
ADC nach Anspruch 5 oder 6, weiter umfassend: – eine Einheit (950) zum korrelierten Doppelabtasten, die mit der Vergleichseinheit mit mehreren Eingängen gekoppelt ist und die dazu ausgebildet ist, einen Rücksetzspannungsumwandlungswert von einem Datensignalumwandlungswert zu subtrahieren, um einen Wert zu bestimmen, der von nachfolgenden Digitalsignalen subtrahiert wird, die durch den ADC erzeugt werden.
ADC nach Anspruch 1 oder 2, wobei die Auswahlsteuersignalerzeugungseinheit dazu ausgebildet ist, einen Wert zu speichern, der die Vergleichsspannung angibt, die während des Grobmodus erzeugt worden ist und als finale Vergleichsspannung verwendet wird, wobei der ADC weiter umfasst: – eine Digitalsignalerzeugungseinheit, umfassend: – eine Zählerschaltung die das Vergleichsergebnissignal empfängt, um eine Anzahl von Bits zu bestimmen, die den Pixelwert während des Feinmodus repräsentiert, – eine Speicherschaltung für höchstwertige Bits (MSBs), die dazu ausgebildet ist, eine Anzahl von MSBs zu speichern, die einen ersten Teil des Pixelwerts repräsentiert, – eine Speicherschaltung für niederwertigste Bits (LSBs), die dazu ausgebildet ist, eine Anzahl von LSBs zu speichern, die einen zweiten Teil des Pixelwerts repräsentiert, der während des Feinmodus bestimmt worden ist, – einen Kombinierer, der dazu ausgebildet ist, die MSBs und die LSBs zu kombinieren, um ein Digitalsignal bereitzustellen, das den Pixelwert repräsentiert, und – eine MSB-Erzeugungseinheit, die dazu ausgebildet ist, den Wert auf eine Nachschlagetabelle anzuwenden, um den Wert auf die MSBs abzubilden, wobei die MSBs für die Digitalsignalerzeugungseinheit zum Speichern in der Speicherschaltung für die höchstwertigen Bits (MSB) bereitgestellt werden.
ADC nach Anspruch 8, wobei die MSB-Erzeugungseinheit dazu ausgebildet ist, die MSBs im Feinmodus zu bestimmen.
ADC nach Anspruch 8 oder 9, weiter umfassend: – eine Einheit zum korrelierten Doppelabtasten, die mit der Vergleichseinheit mit mehreren Eingängen gekoppelt ist und die dazu ausgebildet ist, einen Rücksetzspannungsumwandlungswert von einem Datensignalumwandlungswert zu subtrahieren, um einen Wert zu bestimmen, der von nachfolgenden Digitalsignalen subtrahiert wird, die durch den ADC erzeugt werden.
ADC nach einem der Ansprüche 1 bis 10, wobei die Referenzspannungsauswahleinheit weiter umfasst: – eine Schieberegisterschaltung, die dazu ausgebildet ist, einen initialen Schieberegisterwert zu laden, der mit einer initialen Vergleichsspannung korrespondiert, und die dazu ausgebildet ist, den initialen Schieberegisterwert in Abhängigkeit von dem Auswahlsteuersignal nach links zu verschieben, um eine Sequenz von Schaltsteuersignalen bereitzustellen, die mit zugehörigen Stufenvergleichsspannungen korrespondieren, und – Vergleichsspannungsschalter, die jeweils dazu ausgebildet sind, in Abhängigkeit von den Schaltsteuersignalen zu arbeiten, um selektiv eine entsprechende der Stufenvergleichsspannungen als die Vergleichsspannung bereitzustellen.
Verfahren zum Betreiben einer ADC-Schaltung (100), umfassend: – Vergleichen einer Pixelspannung (PV) eines Bildsensors, einer Vergleichsspannung (CV) umfassend eine Stufenspannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und einer Rampenspannung (RV) umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, um ein Vergleichsergebnissignal (CRS) bereitzustellen, um anzuzeigen, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die Pixelspannung ist, – Erzeugen eines Auswahlsteuersignals (SCS) beim Empfangen des Vergleichsergebnissignals und eines Modussteuersignals (SC), das anzeigt, ob der ADC im Grobmodus oder im Feinmodus betrieben wird, um eine Modifikation der Vergleichsspannung in dem Grobmodus und ein Konstanthalten der Vergleichsspannung im Feinmodus zu ermöglichen, und – Modifizieren der Vergleichsspannung in Abhängigkeit von dem Auswahlsteuersignal.
Verfahren nach Anspruch 12, wobei das Erzeugen weiter umfasst: – Aktualisieren des Auswahlsteuersignals, um die Vergleichsspannung zu modifizieren, wenn das Vergleichsergebnissignal seine Polarität nicht ändert, – Aktualisieren des Auswahlsteuersignals zum Halten der Vergleichsspannung als eine finale Vergleichsspannung, wenn das Vergleichsergebnissignal die Polarität ändert, und – Bestimmen von höchstwertigen Bits (MSBs) als einen ersten Teil des Pixelwerts basierend auf der finalen Vergleichsspannung.
Verfahren nach Anspruch 13, weiter umfassend: – Modifizieren der Rampenspannung in dem Feinmodus gemäß einer vorgegebenen Rampe, bis das Vergleichsergebnissignal an einem ersten Zeitpunkt seine Polarität ändert, – Bestimmen von niederwertigsten Bits (LSBs) als einen zweiten Teil der Pixel und – Kombinieren der MSBs und LSBs, um das digitale Signal bereitzustellen.
Verfahren nach Anspruch 13 oder 14, weiter umfassend: – Durchführen einer korrelierten Doppelabtastoperation durch Subtrahieren eines Rücksetzspannungsumwandlungswerts von einem Datensignalumwandlungswert, um einen Wert zu bestimmen, der von nachfolgenden digitalen Signalen subtrahiert wird, die durch den ADC erzeugt werden.
System, umfassend: – eine Anwendungsprozessorschaltung (1010), die dazu ausgebildet ist, Daten zu verarbeiten, die mit Bildern korrespondieren, – eine Bildsensoreinheit (500), die mit der Anwendungsprozessorschaltung über eine Schnittstelle gekoppelt ist und die dazu ausgebildet ist, die Daten gemäß den Bildern bereitzustellen, wobei die Bildsensoreinheit umfasst: – ein aktives Pixelfeld (510) mit einer Mehrzahl von Pixeln, die jeweils einen zugehörigen Pixelwert, der die Bilder repräsentiert, in Abhängigkeit von einer vertikalen Abtastschaltung bereitstellen, – eine Bank von Analog-Digital-Wandler-(ADC)-Schaltungen (522), die mit dem aktiven Pixelfeld gekoppelt sind, jeweils umfassend: – eine Vergleichseinheit (140) mit mehreren Eingängen, die dazu ausgebildet ist, eine entsprechende Pixelspannung (PV), eine Vergleichsspannung (CV) umfassend eine Stufenspannung, die während eines Grobmodusbetriebs des ADC modifiziert wird, und eine Rampenspannung (RV) umfassend eine rampenförmige Spannung, die während eines Feinmodusbetriebs des ADC modifiziert wird, zu vergleichen, um ein Vergleichsergebnissignal (CRS) bereitzustellen, um anzuzeigen, ob die Vergleichsspannung kombiniert mit der Rampenspannung größer oder kleiner als die entsprechende Pixelspannung ist, – eine Auswahlsteuersignalerzeugungseinheit (160), die das Vergleichergebnissignal und ein Modussteuersignal (SC) empfängt, welches anzeigt, ob der ADC im Grobmodus oder im Feinmodus arbeitet, um ein Auswahlsteuersignal (SCS) bereitzustellen, um eine Modifikation der Vergleichsspannung im Grobmodus und ein Konstanthalten der Vergleichsspannung im Feinmodus zu ermöglichen, – eine Referenzspannungsauswahleinheit (120) die das Auswahlsteuersignal empfängt, um eine Modifikation der Vergleichsspannung zu steuern, und – eine Digitalsignalerzeugungseinheit (180), die dazu ausgebildet ist, die LSBs und die MSBs zu kombinieren, um ein entsprechendes Digitalsignal bereitzustellen, das den entsprechenden Pixelwert repräsentiert.
System nach Anspruch 16, wobei die Schnittstelle eine serielle Kameraschnittstelle umfasst.