DE102010013266A1 - Kapazitive Isolationsschaltung - Google Patents

Kapazitive Isolationsschaltung Download PDF

Info

Publication number
DE102010013266A1
DE102010013266A1 DE201010013266 DE102010013266A DE102010013266A1 DE 102010013266 A1 DE102010013266 A1 DE 102010013266A1 DE 201010013266 DE201010013266 DE 201010013266 DE 102010013266 A DE102010013266 A DE 102010013266A DE 102010013266 A1 DE102010013266 A1 DE 102010013266A1
Authority
DE
Germany
Prior art keywords
connection
integrated circuit
transistor
phase
capacitors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201010013266
Other languages
English (en)
Inventor
Zhiwei Austin Dong
Shouli Austin Yan
Axel Austin Thomsen
William Austin Tang
Ka Y. Austin Leung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Laboratories Inc
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of DE102010013266A1 publication Critical patent/DE102010013266A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0266—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling
    • H04L25/0268—Arrangements for providing Galvanic isolation, e.g. by means of magnetic or capacitive coupling with modulation and subsequent demodulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/689—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors with galvanic isolation between the control circuit and the output circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • Logic Circuits (AREA)

Abstract

Eine integrierte Schaltung mit Spannungsisolationseigenschaften enthält eine Mehrzahl von Kommunikationskanälen zum Senden/Empfangen von Daten von der integrierten Schaltung. Jeder der Kommunikationskanäle enthält eine kapazitive Isolationsschaltung, die in konduktiven Schichten der integrierten Schaltung vorgesehen ist, um eine Hochspannungsisolationsverbindung zur Verfügung zu stellen. Die kapazitive Isolationsschaltung verteilt einen ersten Bereich eines Hochspannungsisolationssignals über eine erste Gruppe von Kondensatoren einer ersten Verbindung und einer zweiten Verbindung in der kapazitiven Isolationsschaltung und verteilt einen zweiten Bereich des Hochspannungsisolationssignals über eine zweite Gruppe von Kondensatoren der ersten Verbindung und der zweiten Verbindung in der kapazitiven Isolationsschaltung. Ein Differentialempfänger an jedem der Mehrzahl von Kommunikationskanälen empfängt die Daten auf der ersten Verbindung und der zweiten Verbindung. Ein Differentialsender an jedem der Mehrzahl von Kommunikationskanälen sendet die Daten auf der ersten Verbindung mit einer ausgewählten Phase der ersten Phase und einer zweiten Phase, und sendet Daten auf der zweiten Verbindung mit der ausgewählten Phase der ersten Phase und der zweiten Phase. Die zweite Phase ist um 180° bezüglich der ersten Phase phasenverschoben. Jeder der Differentialsender steuert die Auswahl der ersten Phase und der zweiten Phase auf jeder der ersten Verbindung und der zweiten Verbindung, so ...

Description

  • QUERBEZUG ZU VERWANDTEN ANMELDUNGEN
  • Die vorliegende Erfindung ist eine Continuation-in-Part der U.S. Patentanmeldung Nr. 11/772,178 (Anwaltsaktenzeichen CYGL-28,319), angemeldet am 30. Juni 2007, mit dem Titel ”BIDIRECTIONAL MULTIPLEXED RF ISOLATOR”, die eine Continuation-in-Part der anhängigen U.S. Anmeldung Nr. 11/089,348 (Anwaltsaktenzeichen Nr. CYGL-27,047) ist, angemeldet am 24. März 2005, mit dem Titel ”SPREAD SPECTRUM ISOLATOR”, die eine Continuation-in-Part des U.S. Patents Nr. 7,421,028 (Anwaltsaktenzeichen Nr. CYGL-26,747) ist, veröffentlicht am 2. September 2008, mit dem Titel ”TRANSFORMER ISOLATOR FOR DIGITAL POWER SUPPLY”; des U.S. Patents Nr. 7,447,492. (Anwaltsaktenzeichen Nr. CYGL-26,768), veröffentlicht am 4. November 2008, mit dem Titel ”ON-CHIP TRANSFORMER ISOLATOR”; des U.S. Patents Nr. 7,376,212 (Anwaltsaktenzeichen Nr. CYGL-26,965), veröffentlicht am 20. Mai 2008, mit dem Titel ”RF ISOLATOR WITH DIFFERENTIAL INPUT/OUTPUT”; des U.S. Patents Nr. 7,460,604 (Anwaltsaktenzeichen Nr. CYGL-27,015), veröffentlicht am 2. Dezember 2008, mit dem Titel ”RF ISOLATOR FOR ISOLATING VOLTAGE SENSING AND GATE DRIVERS”; und die vorliegende Erfindung ist eine Continuation-in-Part der anhängigen U.S. Patentanmeldung Nr. 12/060,049 (Anwaltsaktenzeichen Nr. CYGL-28,864), angemeldet am 31. März 2008, mit dem Titel ”CAPACITIVE ISOLATOR”. Alle obigen Dokumente werden hiermit durch Bezugnahme in ihrer Gesamtheit in die vorliegende Anmeldung einbezogen.
  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft digitale Isolatoren und insbesondere digitale Isolatoren, die eine Isolation für Spannungsmess- und Gate-Treiber bewirken.
  • HINTERGRUND
  • Bei Leistungswandlerprodukten besteht die Notwendigkeit, digitale Hochgeschwindigkeitsverbindungen zur Verfügung zu stellen, mittels derer zu geringen Kosten eine hohe Isolationswirkung erreicht werden kann. Typische digitale Verbindungen in Leistungswandlervorrichtungen erfordern eine Geschwindigkeit von 50–100 Megabits pro Sekunde. Die Isolation zwischen dem Eingang und dem Ausgang von Leistungswandlervorrichtungen muss im Bereich von 2.500–5.000 V liegen. Vorhandene Lösungen zum Realisieren einer digitalen Hochgeschwindigkeitsisolationsverbindungen waren auf die Verwendung von magnetischen Impulskopplern, magneto-resistiven Kopplern, kapazitiven Kopplern, induktiven Kopplern und optischen Kopplern gerichtet.
  • Es wird nun auf 1 Bezug genommen, in der das allgemeine Blockdiagramm von einem System dargestellt ist, bei dem ein magnetischer Impulskoppler verwendet wird, um eine digitale Verbindung 102 zwischen einem Treiber 104 und einem Detektor 106 zu isolieren. Der Treiber 104 befindet sich an einer Seite der digitalen Verbindung 102 und sendet Informationen über die digitale Verbindung 102 zu dem Detektor 106, der sich an der anderen Seite der digitalen Verbindung befindet. Zwischen dem Treiber 104 und dem Detektor 106 befindet sich ein Impulstransformator 108. Durch den Impulstransformator 108 wird ein elektromagnetisch gekoppelter Transformator zwischen dem Treiber 104 und dem Detektor 106 zur Verfügung gestellt. Der Impulstransformator 108 erzeugt eine Impulsausgabe in Reaktion auf eine von dem Treiber gelieferte Eingabe, wie in 2 dargestellt ist. Die Eingabe von dem Treiber 104 beinhaltet zwei Impulse 202 und 204. Jeder Impuls 202, 204 hat eine ansteigenden Kante 206 und eine abfallende Kante 208. In Reaktion auf eine ansteigende Kante 206 erzeugt der Ausgang des Impulstransformators 108 einen positiven Impuls 210. Durch die abfallende Kante 208 eines Impulses wird ein negativer Impuls 212 erzeugt. Die Impulstransformatorschaltung, die in 1 und 2 dargestellt ist, hat eine Anzahl von Nachteilen. Diese beinhalten das Starten, wobei der Detektor 106 nicht weiß, an welchem Punkt die Eingabe von dem Treiber begonnen hat, also high oder low, bis eine erste Kante erfasst wird. Sollte außerdem irgendein Fehler in der Impulsausgabe des Impulstransformators 108 vorliegen, gäbe es beim Detektor 106 eine problematische Zeitdauer um zu bestimmen, wann die Rückkehr in einen korrekten Status erfolgt ist, da eine relativ lange Zeitperiode zwischen Impulsen liegen kann.
  • Es wird nun auf 3 Bezug genommen, in der eine alternative Lösung gemäß Stand der Technik dargestellt ist, bei der ein magneto-resistiver Koppler verwendet wird. Der magneto-resistive Koppler 302 umfasst einen Widerstand 304 und einen zugehörigen Transformator 306. Der Widerstand 304 hat einen Widerstandswert, der sich in Abhängigkeit von dem magnetischen Fluss über dem Widerstand verändert. Der Transformatordetektor 306 verwendet eine Wheat stone-Brücke, um den magnetischen Fluss des Widerstands zu erfassen und um übermittelte Daten zu bestimmen.
  • Ein weiteres Verfahren zum Bewirken einer Isolation zwischen einem Treiber 404 und einem Detektor 406 ist in 4 dargestellt. Der Treiber 404 und der Detektor 406 sind an gegenüberliegenden Seiten einer digitalen Verbindung 402 durch einen Kondensator 408 isoliert. Durch den Kondensator 408 ist der Treiber 404 kapazitiv mit dem Detektor 406 gekoppelt, um ein bestimmtes Niveau an Isolation zu erreichen. Ein Problem bei der Verwendung von kapazitiver Kopplung zur Isolation von digitalen Verbindungen besteht darin, dass durch eine kapazitive Kopplung keine Gleichtaktunterdrückung bewirkt wird.
  • Ein weiteres Problem bei einigen Isolator-Designs beinhaltet den Empfang von RF-Interferenzen von nahegelegenen sendenden GSM-, DCS- und CDMA-Mobiltelefonen. Das Problem wird durch die gedruckte Schaltungsplatine der Anwendung bewirkt, die bei GHz-Frequenzen als eine Dipol-Antenne wirkt. Dies führt zu starken Gleichtaktsignalen, die bei RF-Frequenzen am Isolator gesehen werden. Maßnahmen zum Minimieren dieser starken Gleichtaktsignale bei GHz-Frequenzen wären sehr wünschenswert.
  • Folglich wäre ein verbessertes Verfahren zum Bewirken einer Isolation über digitalen Hochgeschwindigkeitsverbindungen in Stromversorgungskomponenten sehr wünschenswert.
  • ZUSAMMENFASSUNG
  • Die vorliegende Erfindung, wie sie hier offenbart und beschrieben ist, beinhaltet bezüglich eines Aspekts der Erfindung eine integrierte Schaltung mit Spannungsisolationseigenschaften, die eine Mehrzahl von Kommunikationskanälen aufweist, um Daten von der integrierten Schaltung zu Senden/Empfangen (”Transceiving”). Jeder der Kommunikationskanäle enthält kapazitive Isolationsschaltung, die sich in konduktiven Schichten der integrierten Schaltung befinden, um eine Hochspannungsisolationsverbindung zur Verfügung zu stellen. Durch die kapazitive Isolationsschaltung wird ein erster Bereich eines Hochspannungsisolationssignals über eine erste Gruppe von Kondensatoren in einer ersten Verbindung und einer zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt und ein zweiter Bereich des Hochspannungsisolationssignals über eine zweite Gruppe von Kondensatoren in der ersten Verbindung und der zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt. Ein Differentialempfänger auf jedem der Mehrzahl von Kommunikationskanälen empfängt die Daten auf der ersten Verbindung und der zweiten Verbindung. Ein Differentialsender auf jedem der Mehrzahl von Kommunikationskanälen überträgt die Daten auf der ersten Verbindung bei einer ausgewählten Phase von einer ersten Phase und einer zweiten Phase und überträgt die Daten auf der zweiten Verbindung bei einer ausgewählten Phase von der ersten Phase und der zweiten Phase. Die zweite Phase ist bezüglich der ersten Phase um 180 Grad phasenverschoben. Jeder der Differentialsender steuert die Auswahl der ersten Phase und der zweiten Phase auf jeder der ersten Verbindung und der zweiten Verbindung, so dass nur eine gleiche Phase auf einem ausgewählten Kommunikationskanal von benachbarten Kommunikationskanälen kreuzgekoppelt wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Für ein besseres Verständnis der vorliegenden Erfindung und von deren Vorteilen wird nun auf die nachfolgende Beschreibung in Verbindung mit den beiliegenden Zeichnungen Bezug genommen, in denen:
  • 1 ein Blockdiagramm von einem Isolator in Form eines magnetischen Impulskopplers gemäß Stand der Technik darstellt;
  • 2 die Eingabe- und Ausgabesignale des magnetischen Impulstransformators aus 1 darstellt;
  • 3 einen magneto-resistiven Koppler gemäß Stand der Technik darstellt;
  • 4 einen kapazitiven Koppler gemäß Stand der Technik darstellt;
  • 5 ein Schaltnetzteil mit Isolationsschaltungen darstellt;
  • 6 eine kapazitive Isolationsverbindung der vorliegenden Erfindung darstellt;
  • 6a ein schematisches Blockdiagramm von einer Schaltung darstellt, um die kapazitive Isolationsverbindung unter Verwendung von Frequenzmodulation zu bewirken;
  • 7 eine schematische Darstellung der Schaltung zeigt, um die kapazitiven Isolationsverbindung unter Verwendung von Amplitudenmodulation zu bewirken;
  • 8 die Wellenformen zeigt, die auf der Sendeseite der kapazitiven Isolationsverbindung aus 7 vorhanden sind;
  • 8a eine vergrößerte Ansicht an der Sendeseite der Wellenform aus 8 darstellt;
  • 9 die Wellenformen darstellt, die an der Empfangsseite der kapazitiven Isolationsverbindung aus 7 vorhanden sind;
  • 10 ein Modell von einer der kapazitiven Isolationsverbindungen darstellt;
  • 11 die Spannungen über jedem Kondensator, der in einer Kondensatorisolationsverbindung enthalten ist, und über der gesamten kapazitiven” Isolationsverbindung darstellt;
  • 12a ein Blockdiagramm ist, das die Schaltung darstellt, die in einem Chip an einer Seite der kapazitiven Isolationsverbindung enthalten ist, um mehrere Isolationsverbindungskanäle zur Verfügung zu stellen;
  • 12b eine schematische Darstellung von einer Oszillatorschaltung ist;
  • 12c ein Blockdiagramm von der Logikschaltung aus 17 ist;
  • 13 zwei Chips in einem einzelnen Gehäuse darstellt, zusammen mit vier separaten Kanälen, um vier isolierte digitale Datenverbindungen zur Verfügung zu stellen;
  • 14a die kapazitive Isolationsverbindung in einem Chip-Gehäuse darstellt;
  • 14b eine Seitenansicht von einem Bond-Draht darstellt;
  • 15 eine integrierte kapazitive Isolationsverbindung in einem einzelnen Gehäuse mit zwei Trägern darstellt;
  • 15a eine integrierte kapazitive Isolationsverbindung in einem einzelnen Gehäuse darstellt, mit einem digitalen Eingang und einem digitalen Ausgang;
  • 15b eine integrierte kapazitive Isolationsverbindung in einem einzelnen Gehäuse darstellt, mit einem digitalen Eingang/Ausgang und einem analogen Eingang/Ausgang;
  • 15c eine integrierte kapazitive Isolationsverbindung in einem einzelnen Gehäuse darstellt, mit einem analogen Eingang/Ausgang und einem analogen Eingang/Ausgang;
  • 16a einen kapazitive Isolationsverbindung darstellt, die mit einem Mikrocontroller integriert ist;
  • 16b die kapazitive Isolationsverbindung darstellt, die mit einem Mikrocontroller integriert ist, der mit einem zweiten Chip verbunden ist, um sowohl einen analogen Eingang als auch einen analogen Ausgang zur Verfügung zu stellen;
  • 17 eine Struktur von einer Platte eines Kondensators in einer integrierten Schaltung darstellt;
  • 18 eine Struktur von einer zweiten Platte eines Kondensators in der integrierten Schaltung darstellt;
  • 19a eine Seitenansicht der Kondensatorstruktur mit der integrierten Schaltung darstellt;
  • 19b eine Seitenansicht von einer horizontalen Kondensatorstruktur darstellt;
  • 20 eine Seitenansicht der kapazitiven Isolationsverbindung in der integrierten Schaltung darstellt;
  • 21 einen Chip darstellt, der eine kapazitive Isolationsverbindung enthält;
  • 22a mehrere benachbarte Isolationsverbindungen darstellt;
  • 22b die Art und Weise darstellt, in der eine Phasensteuerung zwischen benachbarten Isolationsverbindungen verwendet werden kann, um eine Kreuzkopplung zwischen benachbarten Kanälen zu korrigieren;
  • 22c die Verwendung von einem Dummy-Draht darstellt, um eine Kreuzkopplung zwischen benachbarten Kanälen zu eliminieren;
  • 22d das Layout der Bond-Drähte zwischen zwei Trägern darstellt;
  • 23 die Art und Weise darstellt, um einen Bond-Draht, anstelle der Verwendung von Bonding-Pads, direkt mit einer kapazitiven Platte zu verbinden;
  • 24 die Art und Weise darstellt, in der Kommunikationen durch eine kapazitive Isolationsschicht zwischen einer Sendeseite und einer Empfangsseite gesteuert werden;
  • 25a und 25b schematische Darstellungen der Senderschaltung der kapazitiven Isolationsverbindung sind;
  • 26 die schematische Darstellung des empfängerseitigen Schalters darstellt, die einen Konstant-Ein-Widerstand (consistent an resistance) umfasst;
  • 27 die Verwendung eines Widerstands darstellt, um die effektive Kapazität in einem empfängerseitigen Schalter zu reduzieren;
  • 28 ein funktionales Blockdiagramm der Empfängerschaltung ist;
  • 29 eine schematische Darstellung der Stufe-Eins-Empfängerschaltung ist;
  • 30 eine schematische Darstellung einer Stufe-Zwei-Empfängerschaltung ist;
  • 31 ein schematisches Blockdiagramm der Detektorschaltung ist;
  • 31a eine Wellenform ist, die die Funktion der Schaltung aus 31 darstellt; und
  • 31b eine zweite Wellenform ist, die die Funktion der Schaltung aus 31 darstellt.
  • DETAILLIERTE BESCHREIBUNG
  • Es wird nun auf die Zeichnungen Bezug genommen, in denen gleiche Bezugszeichen verwendet werden, um durchgehend gleiche Elemente zu bezeichnen, und in denen verschiedene Ansichten und Ausführungsbeispiele einer kapazitiven Isolationsschaltung sowie andere mögliche Ausführungsbeispiele dargestellt und beschrieben sind. Die Figuren sind nicht notwendigerweise maßstabsgetreu gezeichnet, und in einigen Fällen sind die Zeichnungen an Stellen, die lediglich der Darstellung dienen, vergrößert und/oder vereinfacht. Für den Fachmann ist offensichtlich, dass viele mögliche Anwendungen und Variationen basierend auf den nachfolgenden Beispielen möglicher Ausgestaltungen möglich sind.
  • Es wird nun auf die Zeichnungen, und insbesondere auf 5, Bezug genommen, in der ein Blockdiagramm von einem DC-DC-Schaltnetzteil dargestellt ist, bei dem eine kapazitive Isolationsverbindung verwendet wird. Schaltnetzteile verwenden eine Mehrzahl von Schaltern, die ein- und ausgeschaltet werden, um eine DC-Eingangsspannung über eine Spule zu einer Last zu schalten, wobei die Ausgangsspannung einen anderen DC-Spannungspegel hat. Durch Schalten des Stroms, der durch die Spule induktiv mit der Last gekoppelt ist, in einer bestimmten Weise, kann der Last eine DC-Ausgangsspannung zugeführt werden, die einen anderen Spannungspegel hat als die DC-Eingangsspannung. Das gesteuerte Schalten wird normalerweise durch einen bestimmten Typ von Steuerschaltung erleichtert. Diese Steuerschaltung kann eine analoge Steuerschaltung sein, die durch eine Mehrzahl von analogen diskreten Vorrichtungen gebildet ist, oder sie kann eine digitale Schaltung sein. Bei digitalen Steuerschaltungen wurden digitale Signalprozessoren (DSP) und Mikrocontrollereinheiten (MCU) verwendet. Die DSPs steuern das Schaltverhältnis und das relative Timing der Schalter, so dass die Kanten von jedem Steuerimpuls zu den mehreren Transistorschaltern, die die Leistungszufuhr zur Last steuern, variiert werden. Um diese Funktion in der digitalen Domäne durchzuführen, muss der DPS eine große Anzahl von Berechnungen durchführen, was es erforderlich macht, dass eine signifikante Menge an Code erzeugt werden muss, um eine spezielle Stromversorgungstopologie, Betriebsfrequenz, Komponenteneigenschaften und Leistungsanforderungen zu unterstützen. Zum Beispiel sinkt die Spulengröße mit zunehmender PWM-Frequenz, Totzeiten steigen mit zunehmenden Transistor-Aus-Schaltzeiten, und so weiter. Obwohl DSPs die Steuerungsaufgaben handhaben können, sind sie recht komplex und teuer, und Code-Änderungen bei Stromversorgungsanwendungen sind schwierig.
  • Es wird nun erneut auf 5 Bezug genommen, in der die Stromversorgung eine primäre Schaltergruppe 502, die ausgestaltet ist, um an einem Knoten 504 eine Eingangsspannung, nämlich eine DC-Spannung, und an einem Knoten 506 das Erdpotential zu empfangen. Die primäre Schaltergruppe 502 ist durch einen Transformator 508 mit einer sekundären Schaltergruppe 510 gekoppelt. Die sekundäre Schaltergruppe 510 ist ausgestaltet, um einen Eingangsspannungsknoten 512 zu steuern, der mit einem Anschluss einer Last 514 verbunden ist, wobei die sekundäre Schaltergruppe 510 außerdem an einem Knoten 516 eine Verbindung mit Erde hat, und wobei die Last 514 zwischen Knoten 512 und Knoten 516 angeordnet ist. Die beiden Schaltergruppen 502 und 510 können betrieben werden, um in Verbindung mit verschiedenen Impulseingaben auf einem Steuerbus 518, der mit der primären Schaltergruppe 502 in Beziehung steht, und mit verschiedenen Impulseingaben auf einem Steuerbus 526 zu arbeiten, der mit der zweiten Schaltergruppe 510 in Beziehung steht.
  • Eine digitale Steuerschaltung 524 ist vorgesehen, um die Funktion der primären Schaltergruppe 502 und der sekundären Schaltergruppe 510 zu steuern. Die Spannungen an den Knoten 504 und 506 werden der digitalen Steuerschaltung 524 als Eingänge zur Verfügung gestellt, um die Spannung und den Strom an der primären Seite zu messen, wobei die digitale Steuerschaltung 524 jene Information auf dem Bus 518 erzeugt, um die primäre Schaltergruppe 502 zu steuern. Die Steuerschaltung 524 muss von der sekundären Schaltergruppe 510 isoliert sein, weil dazwischen eine sehr große DC-Spannungsdifferenz vorherrschen kann. Dies wird erreicht, indem der Bus 526 über eine kapazitive Isolationsschaltung 528 angesteuert wird, wie zum Beispiel jene kapazitive Isolationsschaltung, die hier nachstehend erläutert wird, um den Bus 520 anzusteuern. Auf ähnliche Weise kann die Steuerschaltung 524 betrieben werden, um die Spannungs- und Strompegel am Ausgangsknoten 512 über Messleitungen 530 zu messen, die ebenfalls über eine kapazitive Isolationsschaltung 532 mit der digitalen Steuerschaltung 524 verbunden sind. Die digitale Steuerschaltung 524 ist ferner mit einem Bus 536 gekoppelt, um externe Steuerungs-/Konfigurationsinformationen zu empfangen. Dies kann über einen seriellen Datenbus erfolgen, wie zum Beispiel ein serieller SMB-Datenbus.
  • Es wird nun auf 6 Bezug genommen, in der die kapazitive Isolationsverbindung der vorliegenden Erfindung dargestellt ist. Die kapazitive Isolationsverbindung 600 der vorliegenden Erfindung ist implementiert, indem ein Bereich der Verbindung für eine Einzelkanalimplementierung in zwei galvanisch isolierten Chips oder Trägern integriert ist, zwischen denen eine Hochgeschwindigkeitsdatenverbindung mit Spannungsisolation erforderlich ist. Jeder Chip 602 enthält ein Paar Kondensatoren 604 und 605 sowie Sende- und Empfangsschaltungen 606, um die kapazitive Isolationsverbindung 600 zwischen den Chips zu bewirken. Die Kondensatoren können vertikale Kondensatoren, horizontale Kondensatoren und Finger-Kondensatoren umfassen. Alternativ kann der Chip 602 lediglich die Sendeschaltung oder Empfangsschaltung mit dem Partner-Chip enthalten, einschließlich eines zugehörigen Empfängers oder Senders. RF-Signale werden in der Sende-/Empfangsschaltung 606 an einer Seite der kapazitiven Isolationsverbindung erzeugt, und die RF-Signale werden zwischen den Chips 602 unter Verwendung der Verbindung durch die Kondensatoren 604 und 605 in jedem Chip sowie der kapazitiven Kopplung zwischen diesen übertragen.
  • Wenn die RF-Signale an der Empfangsseite empfangen werden, dann erfasst die Sende-/Empfangsschaltung 606 die Daten, die in der Übertragung von dem ersten Chip enthalten sind, und verwendet diese Daten auf geeignete Weise. Obwohl die Beschreibung betreffend 6 lediglich die Kondensatoren 604 und 605 sowie die Sende-/Empfangsschaltung 606 in jedem Chip 602 darstellt, sind auf den Chips 602 weitere Schaltungen implementiert, um Verarbeitungsfunktionen durchzuführen, die mit den Daten in Beziehung stehen, die über die kapazitive Isolationsverbindung 600 übertragen werden. Die Daten, die über die kapazitive Isolationsverbindung 600 übertragen werden, können entweder unter Verwendung von Frequenzmodulationstechniken oder Amplitudenmodulationstechniken übertragen werden. In dem bevorzugten Ausführungsbeispiel der Erfindung, das nachfolgend unter Bezugnahme auf 7 erläutert wird, wird AM-Modulation zum Übertragen der Daten verwendet. Diese kann auch als Ein/Aus-Schlüsselmodulation bezeichnet werden.
  • Bei Betrieb arbeitet jede der Sende-/Empfangsschaltungen 606 entweder im Sendemodus oder im Empfangsmodus. Im Sendemodus werden digitale Daten, die auf einem digitalen Bus 603 empfangen werden, seriell von einer der Sende-/Empfangsschaltungen 606 zu der anderen Sende-/Empfangsschaltung auf dem anderen Chip 602 übertragen. Dies wird erreicht, indem das Signal über die Kondensatoren 604 und 605 getrieben wird, so dass die Energie über die Kondensatoren gekoppelt wird. Dadurch wird ermöglicht, dass Energie auf Übertragungsleitungen 607 übertragen wird, durch die die Kondensatoren 604 und 605 miteinander gekoppelt sind. Eine erste Seite der Kondensatoren 604 und 605 steht mit dem Eingangssignal in Beziehung, und damit in Beziehung stehende Energie wird über die Hochspannungsisolationsgrenze, die durch die Kondensatoren gebildet ist, und auf der Übertragungsleitung 607 gekoppelt. Wie nachstehend beschrieben wird, sind sowohl die Sende-/Empfangsschaltungen 606 als auch die Kondensatoren 604 und 605 auf einem integrierten Schaltkreis unter Verwendung herkömmlicher Herstellungstechniken sowie verfügbarer konduktiver Schichten hergestellt, die mit den Sende-/Empfangsschaltungen geteilt werden. Es gibt Verluste, die mit dem Kopplungskoeffizienten über dem Kondensator in Beziehung stehen, so dass die Menge an Energie reduziert wird, die von der Sende-/Empfangsschaltung 606 zur Übertragungsleitung 607 geliefert werden kann, und außerdem gibt es bei bestimmten Frequenzen höhere Verlust als bei anderen Frequenzen.
  • Es wird nun auf 6a Bezug genommen, in der ein alternatives Ausführungsbeispiel des Schaltnetzteils unter Verwendung von Frequenzmodulation gezeigt ist, um Daten zwischen einem Paar Chips über eine kapazitive Isolationsverbindung 600 zu übertragen. Die Beschreibung bezüglich 6a ist lediglich als die Darstellung einer möglichen Ausgestaltung einer FM-Schaltung zu verstehen, die verwendet wird, um eine RF-Isolationsverbindung zu erzeugen, wobei offensichtlich ist, dass ein Fachmann die Möglichkeit zahlreicher zusätzlicher Ausführungsbeispiele realisiert. Die Daten werden auf einem Datenbus 610 einer Manchester-Codierschaltung 612, eine herkömmliche Daten-Codierschaltung, zugeführt. Außerdem wird der Manchester-Codierschaltung 612 ein Taktsignal zugeführt. Das Taktsignal wird außerdem einem spannungsgesteuerten Oszillator 614 zugeführt. Von der Manchester-Codierschaltung 612 werden Daten ausgegeben und einer Dividierschaltung 616 zugeführt. Ein zweiter Eingang der Dividierschaltung 616 ist mit dem Ausgang des spannungsgesteuerten Oszillators 614 verbunden. Der Ausgang der Dividierschaltung 616 ist mit einem zweiten Eingang des spannungsgesteuerten Oszillators 614 verbunden, um dessen Modulation mit der Manchester-Codierschaltung 616 zu ermöglichen. Der spannungsgesteuerte Oszillator 614 gibt ein frequenzmoduliertes Signal, das die empfangenen Daten auf dem Bus 610 darstellt, an einen Differentialtreiber 618 aus. Das FM-modulierte Signal wird vom Differentialtreiber 618 über Kondensatoren 622 auf Übertragungsleitungen 624 übertragen, die über eine Schnittstelle 626 entweder zwischen einem ersten und einem zweiten Chip oder zwischen einem ersten und einem zweiten Träger führen, die voneinander spannungsisoliert werden sollen.
  • Das empfangene Datensignal wird auf der Empfängerschaltung durch ein zweites Paar Kondensatoren 628 kapazitiv gekoppelt. Das empfangene Signal läuft durch einen Differentialempfänger 630, dessen Ausgang einer Division-durch-N-Schaltung 632 und einer Diskriminatorschaltung 634 zugeführt wird. Die Ausgabe der Division-durch-N-Schaltung 632 wird dem Eingang einer PFD-Schaltung 636 (Phase/Frequenz-Detektor) zugeführt. Ein zweiter Eingang der PFD-Schaltung 636 ist mit einer zweiten Division-durch-N-Schaltung 638 gekoppelt, deren Eingang mit dem Ausgang eines spannungsgesteuerten Oszillators 640 verbunden ist. Der Eingang des spannungsgesteuerten Oszillators 640 ist mit dem Ausgang der PFD-Schaltung 636 verbunden. Der Ausgang des spannungsgesteuerten Oszillators 640 ist mit einem zweiten Eingang des Diskriminators 634 verbunden, wobei dies ein phasenstarrer Ausgang ist, der mit dem Datentakt phasenstarr ist. Die Diskriminatorschaltung 634 bestimmt die Daten, die in dem empfangenen Signal enthalten sind, und zwar basierend auf der Ausgabe des spannungsgesteuerten Oszillators 640 und des Begrenzers 630. Diese Daten werden einer Kippschaltung 636 zugeführt, deren Takteingang mit dem Ausgang der Division-durch-N-Schaltung 638 verbunden ist. Der Datenausgang des Empfängers wird über die Kippschaltung 642 zur Verfügung gestellt. Es können auch andere Modulationstypen verwendet werden, wie zum Beispiel Phasenverschiebung, Ein/Aus-Schlüsselmodulation, etc..
  • Es wird nun auf 7 Bezug genommen, in der ein Ausführungsbeispiel der kapazitiven Isolationsverbindung 600 der vorliegenden Erfindung dargestellt ist, wobei Ein/Aus-Schlüsselamplitudenmodulation (on/off key amplitude modulation) verwendet wird, um Daten über die Verbindung zu übertragen. Die kapazitive Isolationsverbindung 600 beinhaltet eine Senderschaltung 702 und eine Empfängerschaltung 704 (ein Differentialempfänger). Die Senderschaltung 702 beinhaltet ein Paar NAND-Gatter 705 (ein Differentialtreiber) und 706, deren erste Eingänge geschaltet sind, um die Daten zu empfangen, die über die kapazitive Isolationsverbindung übertragen werden sollen, und ein zweiter Eingang ist geschaltet, um ein RF-Trägersignal (1,0 GHz) zu empfangen. Es sei angemerkt, dass für die Übertragungen zusätzlich zu den RF-Signalen auch andere Typen von AC-Signalen (Wechselstrom) verwenden werden können. Das RF-Trägersignal, das dem NAND-Gatter 706 zugeführt wird, läuft zuerst durch einen Phasenschieber 703, der eine Phasenverschiebung des RF-Trägers um 180 Grad bewirkt. Der Ausgang von jedem der NAND-Gatter 705 und 706 ist jeweils mit Eingängen von Invertern 708 bzw. 710 verbunden. Der Ausgang von jedem der Inverter 708 und 710 ist mit Knoten 712 bzw. 714 verbunden. Ein erster Inverter 716 ist an seinem Eingang mit Knoten 714 und an seinem Ausgang mit Knoten 712 verbunden. Ein zweiter Inverter 718 ist an seinem Eingang mit Knoten 712 und an seinem Ausgang mit Knoten 714 verbunden. Ein erstes Übertragungsgatter 720 ist an seinem Eingang mit Knoten 712 und an seinem Ausgang mit Knoten 722 verbunden. Ein zweites Übertragungsgatter 724 ist an seinem Eingang mit Knoten 714 und an seinem Ausgang mit Knoten 726 verbunden. Ein Widerstand 728 ist zwischen Knoten 722 und Knoten 730 geschaltet. Ein zweiter Widerstand 732 ist zwischen Knoten 726 und Knoten 734 geschaltet. Knoten 730 ist mit einem ersten Isolationskondensator 736 verbunden, und Knoten 734 ist mit einem zweiten Isolationskondensator 738 verbunden. Die Übertragungsgatter 720 und 724 werden aktiviert, wenn die Differentialtreiberschaltung über die kapazitive Isolationsverbindung Daten überträgt. Das RF-Übertragungssignal wird kontinuierlich einem Eingang der NAND-Gatter 705 und 706 zugeführt. Wenn außerdem dem anderen Eingang der NAND-Gatter 705 und 706 ein 1-Bit zugeführt wird, dann wird das RF-Signal über jede der Übertragungsleitungen der kapazitiven Isolationsverbindung übertragen, wobei das RF-Signal auf der TX– Leitung bezüglich des RF-Signals auf der TX+ Leitung um 180 Grad phasenverschoben ist. Wenn den Eingängen der NAND-Gatter 705 und 706 ein 0-Bit zugeführt wird, dann wird über die kapazitive Verbindung kein RF-Signal übertragen.
  • Die Kondensatoren 736 und 738 sind über eine Isolationsbarriere 740 verbunden. Wie nachfolgend genauer beschrieben, kann die Isolationsbarriere zwischen verschiedenen Chips oder zwischen verschiedenen Trägern auf einem einzelnen Chip vorgesehen sein, um eine galvanische Isolation zu bewirken. Die Kondensatoren 736 und 738 sind über die Isolationsbarrieren mit Isolationskondensator 742 bzw. 744 verbunden. Die Kondensatoren 742 und 744 stehen mit der Empfängerschaltung 704 in Beziehung. Der Kondensator 742 ist am Knoten 746 mit der Empfängerschaltung verbunden. Der Kondensator 744 ist am Knoten 748 mit der Empfängerschaltung verbunden. Die Empfängerschaltung beinhaltet einen Differentialempfänger, der eine Vorspannungs- und Transienten-Gleichtakt-Klemmschaltung 750 aufweist, um zu verhindern, dass der Empfängerknoten potentialfrei wird, und um die Eingangsgleichtaktspannung zum Empfänger so zu begrenzen, dass sie nicht den Betriebsbereich des Empfängers übersteigt, um einen Empfängerverstärker 752 zu schützen. Der Empfängerverstärker 752 erfasst ein empfangenes Signal. Die Vorspannungs- und Transienten-Klemmschaltung 750 weist einen P-Kanal-Transistor 754 auf, dessen Source/Drain-Pfad zwischen VDD und dem Knoten 746 geschaltet ist. Ein N-Kanal-Transistor 756 ist mit seinem Drain/Source-Pfad zwischen Knoten 746 und Knoten 758 geschaltet. Ein P-Kanal-Transistor 760 ist mit seinem Source/Drain-Pfad zwischen Knoten 758 und Erde geschaltet. Ein Widerstand 762 ist zwischen Knoten 746 und Knoten 764 geschaltet. Die Gates von jedem der Transistoren 754 und 756 sind mit Knoten 764 verbunden. Das Gate des Transistors 760 ist mit dem Gate eines Transistors 766 verbunden, der mit einer Schaltung (nicht gezeigt) verbunden ist, die eine Vorspannung BIAS 1 zur Verfügung stellt. Der Transistor 768 ist ein P-Kanal-Transistor, dessen Source/Drain-Pfad zwischen VDD und Knoten 748 geschaltet ist. Ein N-Kanal-Transistor 770 ist mit seinem Drain/Source-Pfad zwischen Knoten 748 und Knoten 772 geschaltet. Der P-Kanal-Transistor 766, dessen Gate mit Transistor 760 verbunden ist, ist mit seinem Source/Drain-Pfad zwischen Knoten 772 und Erde geschaltet. Die Gates von jedem der Transistoren 770 und 756 sind mit Knoten 764 verbunden. Ein Widerstand 774 ist zwischen Knoten 748 und Knoten 764 geschaltet. Die Vorspannungs- und Gleichtakt-Klemmschaltung 750 klemmt die Empfangseingangsknoten, um zu verhindern, dass sie potentialfrei werden, wenn kein RF-Signal anliegt, und klemmt die Eingangsspannung zum Empfänger.
  • Der Empfängerverstärker 752 ist mit den Isolationskondensatoren am Knoten 746 bzw. 748 verbunden. Diese Knoten sind mit den Gates von N-Kanal-Transistoren 776 und 778 verbunden. Der Transistor 776 ist zwischen Knoten 780 und 781 geschaltet. Der Transistor 778 ist mit seinem Drain/Source-Pfad zwischen Knoten 782 und Knoten 781 geschaltet. Ein Transistor 783 ist mit seinem Drain/Source-Pfad zwischen Knoten 781 und Erde geschaltet. Das Gate von Transistor 783 ist mit einer Vorspannungsschaltung (nicht gezeigt) verbunden, die eine Vorspannung BIAS 2 zur Verfügung stellt. Ein P-Kanal-Transistor 784 ist mit seinem Source/Drain-Pfad zwischen VDD und Knoten 780 geschaltet. Ein Transistor 785 ist mit seinem Source/Drain-Pfad zwischen VDD und Knoten 782 geschaltet. Ein Widerstand 786 ist zwischen dem Gate des Transistors 784 und Knoten 780 geschaltet. Ein Widerstand 788 ist zwischen dem Gate des Transistors 785 und Knoten 782 geschaltet. Die Empfangssignale über die kapazitive Verbindung können an jedem der Knoten 780 oder 782 erfasst werden, und die empfangenen Signale sind relativ zueinander um 180 Grad phasenverschoben.
  • Es wird nun auf 8, 8a und 9 Bezug genommen, in der die Wellenformen und Daten dargestellt sind, die an der Sendeseite (8 und 8a) einer kapazitiven Isolationsverbindung 600 und an der Empfangsseite (9) der kapazitiven Isolationsverbindung vorliegen. An der Sendeseite, die in 8 dargestellt ist, werden die Daten 800 entweder als ein 1-Bit (high) oder als ein 0-Bit (low) übertragen. Ein 1-Bit-Impuls ist mit 802 und 804 bezeichnet. Ein 0-Bit-Impuls ist mit 808 und 810 bezeichnet. Die Sendedaten, die der kapazitiven Verbindung zugeführt werden, sind durch die Wellenform 812 dargestellt. Die Sendedatenwellenform stellt das 1 GHz RF-Trägersignal dar. Wenn ein logisches ”1”-Datenbit gesendet wird und das Datensignal high ist, dann wird der vorhandene RF-Träger am Sendedatenausgang zur Verfügung gestellt. Das RF-Trägersignal kann irgendeine Frequenz haben. Die Verwendung von verschiedenen Frequenzen ermöglicht die Bereitstellung von Schaltungen mit geringerer Leistung bei niedrigen Frequenzen. Wenn ein logisches ”0”-Bit gesendet wird, dann ist das Signal am Sendedatenausgang virtuell Null. Ob also ein logisches ”1”-Bit oder ein logisches ”0”-Bit übertragen wird, so wird dies entweder durch das Vorhandensein oder das Nichtvorhandensein des RF-Trägersignals angezeigt.
  • 8a zeigt die Art und Weise, in der die Wellenform 812 auf jeder der Übertragungsleitungen der kapazitiven Verbindung 600 übertragen wird. Das erste RF-Signal 820 enthält die Information, die auf der TX+ Leitung der kapazitiven Verbindung vom Differentialtreiber übertragen wird. Die Wellenform 822 beinhaltet das invertierte Format des RF-Signals auf der TX– Leitung, das vom Signal 822 um 180 Grad phasenverschoben ist.
  • 9 zeigt die Wellenformen, die mit dem Empfänger 704 in Beziehung stehen. Die empfangenen Daten für das logische ”1”-Bit sind an Punkten 902 und 904 angegeben und zeigen die beiden 1 GHz RF-Trägerimpulse an, die von dem Sender 702 der kapazitiven Isolationsverbindung 600 gesendet werden. Die empfangenen Impulse werden durch den Verstärker 752 so verstärkt, dass die Impulse durch die verstärkten Wellenformimpulse 906, 910 und 908 dargestellt sind. Die Detektordatenausgabe steigt an Punkten 910 und 911 auf VDD, wenn kein RF-Trägersignal erfasst wird, wodurch eine logische ”0” angegeben wird. Wenn ein RF-Trägersignal erfasst wird, dann beginnt die Ausgabe des Detektors 706, an Punkten 906 und 908 zu variieren, wodurch eine logische ”1” angegeben wird, wobei dies das Ergebnis eines Anstiegs des NMOS-Stroms in den Transistoren 776 und 778 ist.
  • Es wird nun auf 10 Bezug genommen, in der ein Modell für die Kondensatoren 716, 720, 722 und 726 dargestellt ist. Der Kondensator 1102 ist ein Kondensator mit 165 fF, der zwischen Knoten 1104 und Erde geschaltet ist. Der Kondensator 1106 ist ein 53 fF Kondensator, der zwischen Knoten 1108 und Erde geschaltet ist. Zwischen Knoten 1104 und Knoten 1108 ist ein 88 fF Kondensator 1110 angeschlossen.
  • Unter Verwendung der RF-Isolationsverbindungen 600, die vorstehend beschrieben wurden, kann eine Spannungsisolation von bis zu 5.000 Volt erreicht werden, und zwar 2.500 Volt für jede Seite. Daher, wie in 11 dargestellt, kann die RF-Isolationsschaltung 602 eine Isolation von 5.000 Volt zwischen einem ersten Chip 602a und einem zweiten Chip 602b bewirken. Da die Spannung zwischen den Eingangsanschlüssen des Chips 602a Null Volt beträgt und die Spannung zwischen den Eingangsanschlüssen des Chips 602b ebenfalls Null Volt beträgt, kann die gesamte Spannungsdifferenz zwischen den beiden Chips 5.000 Volt betragen, mit einer Spannungsdifferenz von 2.500 Volt über jedem der Kondensatoren, die mit den Schnittstellen zur kapazitiven Isolationsschaltung auf jedem Chip 602 in Beziehung stehen.
  • Es wird nun auf 12a Bezug genommen, in der ein Blockdiagramm der Struktur einer Schnittstelle eines einzelnen Chips 602 dargestellt ist, einschließlich eines Bereichs von einer Mehrzahl von Kanälen 1402, die die kapazitive Isolationsverbindung der vorliegenden Erfindung beinhalten. Jeder Kanal 1402 enthält das eine Paar von Kondensatoren 1406 und 1407 sowie eine Sende- und/oder Empfangsschaltung, die unter Bezugnahme auf 7 beschrieben wurde. Daten können an der Schnittstelle 1404 des kapazitiven Isolators entweder eingegeben oder empfangen werden. Jeder Kanal 1402 ist mit einem Pad-Treiber 1408 verbunden, der entweder gesendete Daten vom Pad-Treiber über den Kanal 1402 treibt, um über die Schnittstelle 1404 ausgegeben zu werden, oder der empfangene Daten zum zugehörigen Pad des Chips 602 treibt. Die Art und Weise, in der Daten über einen bestimmten Kanal 1402a entweder gesendet oder empfangen werden können, wird auf dem Chip 602 durch Logikschaltung 1410 gesteuert, die eine Steuerung der verschiedenen Steuerleitungen 1412 bewirkt. Die Art und Weise, in der die Steuerlogik 1410 steuert, ob ein Kanal zum Senden oder zum Empfangen verwendet wird, wird durch Eingabe-Bond-Pad-Optionen 1414 eingestellt. In diesem Ausführungsbeispiel werden daher Daten entweder als eine logische ”1” oder als eine logische ”0” empfangen, und der zugehörige kapazitive Isolator wird getrieben, wenn ein Pad als ein Sender konfiguriert ist (oder entsprechend nicht getrieben). Für empfangene Daten auf dem zugehörigen kapazitiven Isolator, wenn dieser konfiguriert ist, um Daten zu empfangen, ist die Ausgabe des Pads entweder high oder low.
  • Eine gemeinsame Oszillatorschaltung 1430 steht mit allen Kanälen der Schnittstelle in Beziehung. Ein Bandlückengenerator 1420 ist auf dem Chip vorgesehen und mit VDD verbunden, um eine Bandlückenreferenzspannung an eine Reglerschaltung 1422 zu liefern. Obwohl die Beschreibung bezüglich 12a nur einen einzigen Spannungsregler 1422 darstellt, sei angemerkt, dass ein separater Spannungsregler 1422 mit jedem der Kanäle der Schnittstelle aus Gründen des Rauschens in Beziehung steht. Der Spannungsregler 1422 beinhaltet einen Verstärker 1424 mit einem Eingang, der mit dem Ausgang des Bandlückengenerators 1420 verbunden ist. Der Ausgang des Verstärkers 1424 ist mit dem Gate eines Transistors 1426 verbunden. Der Drain/Source-Pfad des Transistors 1426 ist zwischen VDD und einem Knoten 1427 geschaltet. Der Knoten 1427 ist außerdem mit dem zweiten Eingang des Differentialverstärkers 1424 verbunden. Ein Kondensator 1428 ist zwischen Knoten 1427 und Erde geschaltet. Jeder der Kanäle 1402a, 1402b, 1402c und 1402d hat einen damit in Beziehung stehenden Regler 1422. Eine Oszillatorschaltung 1430 ist mit dem Knoten 1427 verbunden.
  • 12b zeigt die Oszillatorschaltung 1430 aus 12a. Der Ausgang 1435 ist mit Knoten 1437 zwischen Transistor 1436 und Transistor 1438 verbunden. Der Drain/Source-Pfad des Transistors 1436 ist zwischen VDD und Knoten 1437 geschaltet. Der Drain/Source-Pfad des Transistors 1438 ist zwischen Knoten 1437 und Erde geschaltet. Die Gates der Transistoren 1436 und 1438 sind durch einen Knoten 1439 miteinander verbunden. Ein Transistor 1440 ist mit seinem Gate mit Erde verbunden, und dessen Drain/Source-Pfad ist zwischen VDD und dem Gate des Transistors 1440 geschaltet. Der Knoten 1439 verbindet ferner Transistor 1442 und Transistor 1444. Der Drain/Source-Pfad von Transistor 1442 ist zwischen VDD und Knoten 1439 geschaltet. Der Drain/Source-Pfad von Transistor 1444 ist zwischen Knoten 1439 und Erde geschaltet. Die Gates der Transistoren 1442 und 1444 sind über Knoten 1445 miteinander verbunden. Ein Kondensator 1446 ist zwischen Knoten 1445 und Erde geschaltet. Knoten 1445 ist mit einem ersten Anschluss von Spule 1450 verbunden. Der zweite Anschluss der Spule 1450 ist über Knoten 1460 mit der Schaltung verbunden. Die Transistoren 1452 und 1454 sind über Knoten 1445 miteinander verbunden. Der Drain/Source-Pfad von Transistor 1452 ist zwischen VDD und Knoten 1445 geschaltet. Der Drain/Source-Pfad von Transistor 1454 ist zwischen Knoten 1445 und Erde geschaltet. Die Gates der beiden Transistoren 1452 und 1454 sind mit Knoten 1460 verbunden. Die Transistoren 1458 und 1456 sind über Knoten 1460 miteinander verbunden. Der Drain/Source-Pfad von Transistor 1458 ist zwischen VDD und Knoten 1460 geschaltet. Der Drain/Source-Pfad von Transistor 1456 ist zwischen Knoten 1460 und Erde geschaltet. Die Gates der Transistoren 1458 und 1456 sind mit Knoten 1445 verbunden. Der Kondensator 1462 ist zwischen Knoten 1460 und Erde geschaltet. Außerdem sind die Gates der Transistoren 1464 und 1466 mit Knoten 1460 verbunden. Der Drain/Source-Pfad von Transistor 1464 ist zwischen VDD und Knoten 1465 geschaltet, und der Drain/Source-Pfad von Transistor 1466 ist zwischen Knoten 1465 und Erde geschaltet. Dieser Oszillator beinhaltet daher einen herkömmlichen LC-Oszillator.
  • Es wird nun auf 12c Bezug genommen, in der ein Ausführungsbeispiel der Schaltung dargestellt ist, die in der Logikschaltung 1410 enthalten sein kann. In diesem Ausführungsbeispiel enthält die Logikschaltung 1410 einen Decoder 1432. Der Decoder hat eine Gesamtzahl von drei Bond-Pad-Eingängen B0, B1 und B2, um eine Angabe hinsichtlich der Version des implementierten Chips zu empfangen. Die Ausgaben 1434 des Decoders werden in die geeigneten Kanäle eingegeben, so dass der Kanal entweder in einen Sendemodus oder in einen Empfangsmodus konfiguriert werden kann.
  • Es wird nun auch auf 13 Bezug genommen, in der die Art und Weise dargestellt ist, in der das Single-Chip-Design, das in 7 beschrieben ist, verwendet werden kann, um eine gesamte kapazitive Isolationsschaltung zu realisieren, die vier separate kapazitiv isolierte Kanäle aufweist. Ein erster Chip 1502 wird so umgekehrt, dass lediglich die Ausgangskanäle 1402 zwischen dem ersten Chip 1502 und dem zweiten Chip 1504 umgekehrt sind. Wenn man sich den Chip 1502 von oben nach unten ansieht, dann ist Kanal 1 ganz oben, Kanal 2 ist der zweite Kanal, Kanal 3 ist der dritte Kanal, und Kanal 4 ist der unterste Kanal. Für den zweiten Chip 1504 verlaufen die Kanäle in entgegen gesetzter Richtung, wobei sich Kanal 1 ganz unten und Kanal 4 ganz oben befindet. Das physikalische Design von Chip 1502 und Chip 1504 ist gleich. Chip 1504 ist lediglich umgekehrt, um die drei Versionen des Chips zu realisieren, wie nachfolgend beschrieben wird. Drei verschiedene Bond-Optionsversionen können für die Eingabe zur Logik schaltung 1410 des Gehäuses ausgewählt werden, das den ersten Chip 1502 und den zweiten Chip 1504 enthält, und zwar unter Verwendung der Decoderschaltung 1432. Es wird nun auf Tabelle 1 Bezug genommen, in der die drei separaten Funktionsversionen für sowohl den ersten Chip 1502 als auch für den zweiten Chip 1504 sowie die Angabe dargestellt ist, ob der Kanal in der zugehörigen Version einen Sende- oder Empfangskanal beinhaltet.
    Version Chip Kanal Kanal 2 Kanal 3 Kanal 4
    1 1 Tx Tx Tx Tx
    2 1 Tx Tx Rx Rx
    3 1 Tx Rx Rx Rx
    1 2 Rx Rx Rx Rx
    2 2 Tx Tx Rx Rx
    3 2 Rx Tx Tx Tx
    Tabelle 1
  • Wie gesehen werden kann, haben die Chips 1502 und 1504 entsprechende Kanäle, so dass dann, wenn ein Kanal auf einem Chip sendet oder empfängt, der entsprechende Kanal auf dem anderen Chip die gegenteilige Funktion durchführt.
  • Es wird nun auf 14a Bezug genommen, in der die kapazitive Isolationsverbindung 600 in einem Chip-Gehäuse dargestellt ist. Wie zuvor unter Bezugnahme auf 15 erläutert, sind die dargestellten Chips 1602a und 1602b durch vier separate Kanäle 604 miteinander verbunden. Jeder Kanal 604 ist durch zwei Bond-Drähte dargestellt, die die Kondensatoren (nicht gezeigt) in jedem der Chips 1602a und 1602b miteinander verbinden. Außerdem ist jeder der Chips 1602a und 1602b innerhalb des Gehäuses durch Verbindungsleitungen 1542 mit verschiedenen Bond-Pads 1504 verbunden, um Verbindungen zu anderen elektronischen Schaltungen zu bewirken.
  • Das Ausführungsbeispiel aus 14a wird als ”split lead-frame”-Gehäuse bezeichnet. Dies wird durch die Verwendung eines Leiterrahmens 1550 an einer Seite davon und eines Leiterrahmens 1552 an der anderen Seite davon erreicht. Der Leiterrahmen 1550 steht mit Anschlüssen 1554 in Verbindung, und der Leiterrahmen 1550 steht mit Anschlüssen 1556 in Verbindung. Während der Herstellung bewirken die Leiterrahmen 1550 und 1552, die elektrisch nicht miteinander verbunden sind, eine Abstützung für die Chips 602a bzw. 602b. Wenn die Chips 602a und 602b auf ihren zugehörigen Bereichen des Leiterrahmens gebonded werden, dann werden sie mit den jeweiligen Anschlüssen 1554 und 1556 sowie mit den dazwischen angeordneten Bond-Drähten 604 gebonded. Das gesamte Gehäuse wird dann durch eine herkömmliche Umhüllung eingekapselt. Die Bond-Drähte 604 weisen daher jeweils eine Hochfrequenzübertragungsleitung auf, die zwischen den beiden Chips angeordnet ist, wobei durch jeden Transformator, der mit zwei Bond-Drähten in Beziehung steht, eine ”Zwei-Draht”-Übertragungsleitung zur Verfügung gestellt wird.
  • Es wird nun auf 14b Bezug genommen, in der eine Seitenansicht von einem der Bond-Drähte 604 dargestellt ist. Es kann gesehen werden, dass das Substrat, das mit dem Träger 602a in Beziehung steht, ein darauf angeordnetes Bonding-Pad 1560 aufweist, und der Träger 602b weist ein darauf angeordnetes Bonding-Pad 1562 auf. Der Bond-Draht 604 ist jeweils mit einem Ende durch eine herkömmliche Bond-Verbindung am Pad 1560 des Trägers 602a bzw. am Pad 1562 des Trägers 602b angebracht. Die Länge des Bond-Drahtes 604 ist ein Bruchteil der Wellenlänge bei einer Frequenz von 1,0 GHz. Allerdings hat der Bond-Draht induktive Eigenschaften und zeigt verteilte Induktanzen sowie Kapazitäten, die damit in Beziehung stehen. Daher können sich die Übertragungseigenschaften des Bond-Drahtes auf die Übertragung von Informationen zwischen den beiden Trägern 602a und 602b auswirken. Wie vorstehend erläutert, liegt die Eingangsimpedanz zu jedem der Pads 1560 im Bereich von 500 Ohm. Für eine ideale Übertragung der Informationen ist folglich eine Anpassungsschaltung erforderlich, und zwar zusätzlich zu den alleinigen Bond-Drähten 604, die die zweiadrige Übertragungsleitung bilden, obwohl dies hier nicht weiter erläutert wird.
  • Es wird nun auf 15 Bezug genommen, in der die Art und Weise dargestellt ist, wie die kapazitive Isolationsverbindung 600, dargestellt als eine kapazitive Isolationsschaltung 1602, in zwei separaten multifunktionalen Trägern 1604 und 1606 in einem einzigen Gehäuse 1608 integriert werden kann. Die kapazitive Isolationsschaltung 1602 kann eine Isolation zwischen Komponenten auf zwei separaten Trägern 1604 und 1606 bewirken. Eine weitere Schaltung 1610 kann mit einem oder beiden Trägern in Beziehung stehen, wie zum Beispiel ein Mikrocontroller oder eine weitere elektronische Komponente. Diese zusätzliche Schaltung wäre von Komponenten in dem anderen Träger über die kapazitive Isolationsverbindung 1602 isoliert.
  • Es wird nun auch auf 15a Bezug genommen, in der eine kapazitive Isolationsverbindung 600 auf zwei separaten Trägern 1604 und 1606 in einem einzelnen Gehäuse 1608 integriert ist. Die Isolationsschnittstelle 1602, die die Transceiver 1612 und die Kondensatoren 1614 beinhaltet, kann verwendet werden, um auf einfache Weise ein Gehäuse 1608 mit einem digitalen Eingang und einem digitalen Ausgang zur Verfügung zu stellen. In diesem Ausführungsbeispiel kann der digitale Eingang 1620 einem ersten Transceiver 1612a zugeführt werden. Alternativ kann der digitale Eingang 1620 einer digitalen Schaltung zugeführt werden, die mit dem Transceiver 1612a verbunden ist. Die Isolationsschaltung arbeitet in der Art und Weise, die vorstehend erläutert wurde, und ein zweiter digitaler Ausgang 1622 ist von dem Transceiver 1612b oder von einer zugehörigen digitalen Schaltung vorgesehen.
  • Es wird nun auf 15b Bezug genommen, in der statt einer digitalen Schaltung mit lediglich einem digitalen Eingang und einem digitalen Ausgang, durch ein einzelnes Gehäuse 1608 mit einem ersten und einem zweiten Träger 1604, 1606, wodurch die vorstehend beschriebene kapazitive Isolationsschaltung implementiert wird, eine Schaltung mit einem digitalen Eingang/Ausgang und einem analogen Eingang/Ausgang zur Verfügung gestellt werden kann. In diesem Fall wäre der digitale Eingang/Ausgang 1624 mit dem Transceiver 1612a oder mit einer digitalen Schaltung auf einem ersten Träger 1604 verbunden. Der erste Träger 1604 ist mit dem zweiten Träger 1606 über die beschriebene kapazitive Isolationsverbindung gekoppelt, und der Transceiver 1612b ist mit einem analogen Eingang/analogen Ausgang 1626 über einen Datenwandler gekoppelt, entweder ein ADC 1614 oder ein DAC 1616, abhängig von der Richtung.
  • Es wird nun auf 15c Bezug genommen, in der durch ein einzelnes Gehäuse 1608, das einen ersten und einen zweiten Träger 1604, 1606 enthält, wodurch die vorstehend beschriebene RF-Isolationsschaltung implementiert wird, eine Schaltung mit einem analogen Eingang/Ausgang an einer Seite und mit einem analogen Eingang/Ausgang an der anderen Seite zur Verfügung gestellt werden kann. In diesem Fall wäre ein analoger Eingang/Ausgang 1640 mit einem A/D-Wandler 1642 sowie einem D/A-Wandler 1644 und dann mit dem Transceiver 1612a oder einer digitalen Schaltung auf einem ersten Träger 1604 verbunden. Der erste Träger 1604 ist über die beschriebene RF-Isolationsverbindung mit dem zweiten Träger 1606 gekoppelt, und der Transceiver 1612b ist über einen A/D-Wandler 1648 und einen D/A-Wandler 1650 mit einem analogen Eingang/Ausgang 1646 gekoppelt. Auf diese Weise können analoge Signale in beiden Richtungen über das einzelne Gehäuse 1608 übertragen werden.
  • Es wird nun auf 16a Bezug genommen, in der ein Chip 1702 dargestellt ist, der einen Bereich der vorstehend beschriebenen kapazitiven Isolationsverbindung beinhaltet. Der Chip 1702 enthält eine kapazitive Verbindung 1704 sowie die Sende-/Empfangsschaltung 1706 der kapazitiven Isolationsverbindung 600. Die kapazitive Isolationsverbindung 600, die den Transceiver 1706 und die kapazitive Verbindung 1704 umfasst, ist über einen digitalen Eingang/Ausgang 1710 mit einer Mikrocontrollereinheit 1708 integriert. Ein Speicher 1712 speichert Funktionsbefehle und Daten, die von der Mikrocontrollereinheit 1708 benötigt werden. Der Chip 1702 ist ausgestaltet, um mit einem zweiten Chip verbunden zu werden, der eine Schnittstelle aufweist, die eine kapazitive Verbindung 1704 und einen Transceiver 1706 umfasst, die ähnlich jenen sind, die im Chip 1702 enthalten sind. Durch Verbinden dieser Chips, sind der Mikrocontroller 1708 und der angeschlossene Chip über die komplette zwischenliegende kapazitive Isolationsverbindung relativ zueinander spannungsisoliert.
  • Die Sende-/Empfangsschaltung 1706 ist Teil der I/O-Schnittstelle für die integrierte Schaltung. Ein Typ von integrierter Schaltung, der die gesamte Funktionalität wie jene Schaltung zur Verfügung stellt, die in 17 dargestellt ist, ist eine herkömmliche Mikrocontrollereinheit vom Typ C8051FXXX, hergestellt von Silabs, Inc. Durch diesen Chip wird eine On-Board-Verarbeitung über die MCU 1708, eine Schnittstelle zur analogen Domäne und eine Schnittstelle zur digitalen Domäne erreicht. Diese integrierte Schaltung hat außerdem die Eigenschaft, die verschiedenen Ausgänge zu konfigurieren, und daher kann ein digitaler Ausgang an einer seriellen Schnittstelle vorgesehen sein, um die Sende-/Empfangsschaltung 1706 zu steuern oder um von dieser die seriellen Daten zu empfangen.
  • Der Prozess der Herstellung der MCU 1708, des Speichers 1712 und der digitalen I/O 1710 zusätzlich zu den verschiedenen Analog/Digital-Datenwandlern oder Digital/Analog-Datenwandlern ist relativ komplex. Daher müssen die Sende-/Empfangsschaltung 1706 sowie die kapazitive Verbindung 1704 mit dem Prozess kompatibel sein, statt den Prozess mit der kapazitiven Verbindung kompatibel zu machen. Wie hier nachfolgend beschrieben wird, gibt es eine Mehrzahl von Metallschichten, die verwendet werden, um verschiedene Verbindungen herzustellen, die mit der Herstellung der integrierten Schaltung in Beziehung stehen. Durch Verwenden der verschiedenen Metallschichten, die bereits im Herstellungsprozess vorhanden sind, können die beiden Seiten der kapazitiven Verbindung 1704 hergestellt und mit einer ausreichenden Isolation voneinander isoliert werden, um einen ausreichenden Überspannungsschutz zu bewirken.
  • Ein Beispiel davon ist in 16b dargestellt, in der der Chip 1702, der eine kapazitive Isolationsverbindung aufweist, die die Kondensatoren 1704 und den Transceiver 1706 umfasst, durch einen digitalen Eingang/Ausgang 1710 mit einer Mikrocontrollereinheit 1708 integriert ist. Die MCU 1708 enthält ferner einen zugehörigen Speicher 1712. In diesem Fall ist der erste Bereich der kapazitiven Isolationsverbindung, der die Kondensatoren 1704 und den Transceiver 1706 umfasst, mit einem zweiten Bereich der kapazitiven Isolationsverbindung verbunden, der die Kondensatoren 1714 und den Transceiver 1716 umfasst. In diesem Fall weist der Chip 1718, der den zweiten Bereich der kapazitiven Isolationsverbindung enthält, einen Digital/Analog-Wandler 1720 und einen Analog/Digital-Wandler 1722 auf, um die digitale Ausgabe des Transceivers 1716 der kapazitiven Isolationsverbindung in eine analoge Ausgabe zu konvertieren und um empfangene analoge Eingaben in digitale Eingaben zu konvertieren. Der Chip 1718 ermöglicht sowohl die Ausgabe eines analogen Signals am analogen Ausgang 1724 als auch die Eingabe von analogen Signalen am analogen Eingang 1726. Diese analogen Signale können dann in einer gewünschten Weise von einem Schaltkreisentwickler verwendet werden.
  • Es wird nun auf 17, 18, 19a und 19b Bezug genommen, in denen die Struktur der Kondensatoren der kapazitiven Isolationsverbindung dargestellt ist, die integriert auf einer CMOS-Vorrichtung gebildet sind. Jede Platte des Kondensators ist als Teil von einem der Chips oder Träger integriert, die die kapazitive Isolationsverbindung enthalten. Unter spezieller Bezugnahme auf 17 und 18 sind die Platten dargestellt, durch die jede Platte eines Kondensators gebildet ist, der in der kapazitiven Verbindung enthalten sind. Eine erste Platte 1822 ist in der fünften Metallschicht eines Chips gebildet, die als ”Metall-Fünf”- oder ”M5”-Schicht bezeichnet wird. Die Platte 1822 ist mit einem Pad 1824 verbunden, das sich auf der Metall-Fünf-Schicht befindet.
  • Es wird nun auf 18 Bezug genommen, in der die Komponenten der zweiten Platte eines Kondensators der kapazitiven Verbindung dargestellt ist, wobei eine zweite Platte 1902 verwendet wird, um die zweite Platte des Kondensators zu bilden. Die Platte 1902 befindet sich auf der zweiten Metallschicht eines Chips, bezeichnet als die ”Metall-Zwei”- oder ”M2”-Schicht. Die Metallschichten sind konduktive Schichten des Substrats. Die Platte 1902 ist mit der Platte 1904 in der Metall-Fünf-Schicht durch einen konduktiven Durchgang 1906 verbunden. Jeder der Kondensatoren, der in der kapazitiven Isolationsverbindung enthalten ist, ist in einer ähnlichen Art und Weise konstruiert.
  • Es wird nun auf 19a Bezug genommen, in der eine Seitenansicht eines Chips 602 dargestellt ist, der eine Kondensator-Struktur enthält, wie sie unter Bezugnahme auf 17 und 18 beschrieben wurde. Der Chip 602 enthält eine Substratschicht 2002, die die Transceiver-Schaltung der kapazitiven Isolationsverbindung und weitere elektronischen Schaltungen enthält, die mit der kapazitiven Isolationsverbindung integriert sind, wie vorstehend erläutert wurde. Die Metall-Eins-Schicht 2004 befindet sich auf dem Substrat 2002. Auf der Oberseite der Metall-Eins-Schicht befindet sich die Metall-Zwei-Schicht 2006, die die Kondensatorplatte 1902 enthält, die über Durchgänge mit den Anschlüssen 1904 (nicht gezeigt) in der Metall-Fünf-Schicht 2010 verbunden ist. Die Metall-Fünf-Schicht 2010 befindet sich über der Metall-Zwei-Schicht 2006. Die Metall-Fünf-Schicht 2010 enthält den anderen Bereich des Kondensators, einschließlich des Bond-Pads 1824 und der zweiten Platte 1822 des Kondensators. Die Metall-Eins-Schicht 2004 wird primär verwendet, um Verbindungen mit den übrigen Schaltungen zur Verfügung zu stellen. Jedoch verwendet der Prozess alle fünf Metallschichten für die verschiedenen Verbindungen. Für die Zwecke des Überspannungsschutzes ist es gewünscht, die Platten der Kondensatoren, dargestellt durch Platten 1902 und 1822, mit einem möglichst großen Abstand getrennt zu halten, wobei das dazwischen angeordnete Material Siliziumdioxid ist, ein Dielektrikum. In einer alternativen Ausgestaltung kann die Platte 1822 unter dem Pad 1824 angeordnet sein, oder alternativ kann die Platte 1822 sowohl als die Platte des Kondensators als auch als das Pad 1824 dienen.
  • 19b zeigt eine Seitenansicht von einem horizontalen Kondensator. Der horizontale Kondensator weist eine erste Platte 2020 und eine zweite Platte 2022 auf, die sich beide auf der gleichen Schicht 2040 der integrierten Schaltung befinden. Dieser Typ von Kondensator kann auch in der kapazitiven Isolations verbindung verwendet werden. Alternativ kann eine Kombination aus horizontalen und vertikalen Kondensatoren (19a) verwendet werden.
  • Es wird nun auf 20 Bezug genommen, in der eine Seitenansicht der mehreren Kondensatoren in der kapazitiven Isolationsverbindung dargestellt ist. Die Kondensatoren haben eine erste Platte 2010 in einer Metall-Fünf-Schicht 2012 und eine zweite Platte 2014 in einer Metall-Zwei-Schicht 2016. Die ersten Platten 2010 und die zweiten Platten 2014 sind durch eine dielektrische Schicht 2020 getrennt. Jedes Paar von Kondensatoren, das mit einer Seite der kapazitiven Isolationsverbindung in Beziehung steht, kann im gleichen Träger oder in separaten Trägern angeordnet sein, die bei Linie 2122 getrennt sind. In jedem Fall wird die Durchbruchspannung über dem Satz von jedem Paar Kondensatoren in Reihe über jedem Kondensator in Serie dividiert, die paarweise verbunden sind. Für eine Gesamtspannung von 5.000 Volt wird somit eine Gesamtspannung von 2.500 Volt über jeden der Kondensatoren verteilt.
  • Es wird nun auf 21 Bezug genommen, in der ein Chip 602 dargestellt ist, der eine kapazitive Isolationsverbindung gemäß der vorliegenden Erfindung enthält. Die Fläche des Chips 602 ist in mindestens zwei Abschnitte unterteilt. Ein erster Abschnitt 2102 enthält die Schaltung zum Bereitstellen des Kondensators für die elektromagnetische Kopplung mit einem Kondensator auf dem anderen Chip, um die Spannungsisolationsverbindung zwischen den Chips zur Verfügung zu stellen. Die übrigen elektronischen Schaltungen des Chips befindet sich in einem separaten Bereich 2104 und enthalten die Sender-/Empfängerschaltung der Spannungsisolationsverbindung, die mit dem Kondensator in Beziehung steht, sowie weitere elektronische Schaltungen, die mit der Spannungsisolationsverbindung integriert sind, wie zum Beispiel ein Mikrocontroller oder ein anderer Typ von elektronischer Vorrichtung. Dies wird für mehrere Spannungsisolationsverbindungen für zusätzliche Datenpfade wiederholt.
  • Die nachfolgende Beschreibung unter Bezugnahme auf 22 bis 31 liefert eine Darstellung von einem weiteren Ausführungsbeispiel des kapazitiven Isolators. Es wird nun auf 22a Bezug genommen, in der drei Kanäle einer kapazitiven Isolationsschaltung dargestellt sind. Jeder Kanal 2202 enthält einen Differentialsender 2204 und einen Differentialempfänger 2206. Jeder Sender 2204 ist mit einem Empfänger 2206 über ein Paar Leitungen verbunden, die die hier beschriebene kapazitive Isolationsverbindung 2208 umfassen. Jede kapazitive Isolationsverbindung 2208 enthält zwei separate Leitungen 2210 und 2212. Wenn Daten auf dem Isolationskanal 2202a übertragen werden, dann sind die Signale auf den Leitungen 2210a und 2212a relativ zueinander um 180 Grad phasenverschoben. Das Signal auf Leitung 2210a ist allgemein mit 2214 bezeichnet, und die Information auf Leitung 2212a wird allgemein mit 2216 bezeichnet. Wenn Informationen auf dem Kanal 2202c übertragen werden, dann sind auf ähnliche Weise die Signale auf Leitungen 2210c und 2212c relativ zueinander um 180 Grad phasenverschoben. Die Informationen, die allgemein mit 2218 bezeichnet sind, werden auf Leitung 2210c übertragen, und die Informationen, die allgemein mit 2220 bezeichnet sind, werden auf Leitung 2212c übertragen.
  • Infolge der Tatsache, dass die Kanäle 2202 in der Schaltung direkt zueinander benachbart sind, ist Kreuzkopplung in der kapazitiven Isolationsverbindung ein Problem. Frühere Verfahren zur Verbesserung der Kreuzkopplung umfassen das Vergrößern der Fläche der Schaltung, um den Abstand zwischen den Leitungen zu vergrößern und um dadurch die Kreuzkopplung zu begrenzen. Jedoch steht dies dem Wunsch entgegen, die Größe der Schaltung zu begrenzen. Statt der Erhöhung der Größe der Schaltung kann ein Phasensteuerschema implementiert werden, wie unter Bezugnahme auf 22b beschrieben ist. Wie in 22a dargestellt, wird durch den Kreuzkopplungseffekt das Signal von Leitung 2212a auf Leitung 2210b gekoppelt, wie allgemein bei 2222 dargestellt ist. Auf ähnliche Weise wird das Signal 2218 von Leitung 2210c auf Leitung 2212b als Signal 2224 gekoppelt. Dadurch wird ein Ausgangssignal vom Differentialempfänger 2206b ausgegeben, das die doppelte Amplitude des gekoppelten Signals auf jeder der Leitungen 2210b und 2212c hat. Wenn auf Kanal 2202b zu einem bestimmten Zeitpunkt real kein Signal übertragen wird, dann können die gekoppelten Signale am Ausgang des Differentialempfängers 2206b ein unerwünschtes Signal erzeugen. Wenn ein Signal übertragen wird, dann können die gekoppelten Signale Interferenzen mit dem Signal bewirken, das tatsächlich übertragen wird.
  • Dieses Problem kann überwunden werden, wie in 22b dargestellt ist, indem die Leitungen gesteuert werden, auf denen die Phasensignale übertragen werden, die am Differentialsender 2204 erzeugt werden. Wie in 22b dargestellt, überträgt der Differentialsender 2204a die Signale 2230 und 2232, wie dargestellt, auf jeder der Leitungen 2210a bzw. 2212a. Das Signal auf Leitung 2212a wird mit Leitung 2210b als Signal 2234 gekoppelt. Auf ähnliche Weise wird das Signal 2236 vom Differentialsender 2204c auf Leitung 2210c übertragen, und das Signal 2238 wird vom Differentialsender 2204c auf Leitung 2212c übertragen.
  • Leitung 2210c ist mit Leitung 2212b gekoppelt, und das Signal 2236 wird auf Leitung 2212b gekoppelt. Dadurch wird das gekoppelte Signal 2240 auf Leitung 2212b erzeugt. Wenn Leitungen 2210b und 2212b am Differentialempfänger 2206b miteinander addiert werden, dann löschen sich die Signale gegenseitig aus, und auf Kanal 2202 wird kein Empfangssignal erzeugt, das real nicht gesendet oder durch die gekoppelten Signale gestört wird. Durch Steuern der Phasen, die von den Sendern 2204c und 2204a geliefert werden, können die Phasen so eingestellt werden, dass sich die Signale, die auf Leitungen 2210b und 2212b gekoppelt werden, gegenseitig effektiv auslöschen, statt ein falsches gekoppeltes Signal am Ausgang des Differentialempfängers 2206b zu erzeugen.
  • Es wird nun außerdem auf 22c Bezug genommen, in der gemäß einer alternativen Ausgestaltung, statt die Phase der Signale zu steuern, die vom Differentialtransceiver 2204 auf Leitungen 2210 und 2212 gesendet werden, ein Dummy-Draht 2250 zwischen jedem der Isolationskanäle 2202 vorgesehen sein kann. Statt dass Leitung 2212 Signale auf Leitung 2210 koppelt und dass Leitung 2210 Signale auf Leitung 2212 koppelt, sind die Leitungen 2210 und 2212 jeweils mit dem Dummy-Draht 2250 gekoppelt, der mit Erde verbunden ist. Dies bewirkt, dass die gekoppelten Signale geerdet sind und folglich die Funktion eines benachbarten Kanals nicht beinträchtigen. Daher kann das Problem der Kreuzkopplung zwischen benachbarten Isolationskanälen eliminiert werden, ohne dass die Fläche der Schaltung vergrößert werden muss. Durch Steuerung der Phasen der Differentialsender sowie der Differentialempfänger und/oder durch Verwendung von geerdeten Dummy-Drähten wird eine Lösung zur Verfügung gestellt, mittels derer es ermöglicht wird, dass die Größe der Schaltung beibehalten werden kann.
  • Es wird nun auf 22d Bezug genommen, in der ein Layout für zwei separate, galvanisch isolierte Träger dargestellt ist. In 22d sind diese Träger mit Bezugszeichen 2260 und 2262 bezeichnet. Jeder der Träger weist eine Mehrzahl von Kondensatoren 2264 auf, die an einer Kante davon angeordnet sind. Die Kondensatoren 2264 sind so bemessen, um RF-Energie mit der Frequenz des On-Board-Oszillators zu koppeln, der in diesem speziellen Ausführungsbeispiel mit einer Frequenz von etwa 700 MHz arbeitet. Da keine Spule vorhanden ist, wirkt der Kondensator nicht als ein Bandpassfilter. Wie hier nachstehend erläutert wird, ist jedoch normalerweise ein Shunt-Widerstand vorgesehen, so dass der Kondensator und der Widerstand als ein Hochpassfilter wirken, wobei die Eckfrequenz der Frequenzantwort durch den Wert des Kondensators und den Wert des Wider stands bestimmt wird. Durch Einstellen dieser Werte kann die Eckfrequenz des Hochpassfilters variiert werden.
  • Die Größe der Kondensatoren 2264 an der Kante von jedem der Träger 2260 und 2262 ist bemessen, wie vorstehend erläutert, um den geeigneten kapazitiven Wert zur Verfügung zu stellen, der eine Funktion der Dicke des Dielektrikums zwischen den mittleren Schichten M5 und M2 ist. Außerdem sind sie mit der minimal möglichen Distanz voneinander beabstandet, um das Ausmaß an Kreuzkopplung zu minimieren. Wie vorstehend erläutert, trägt die Phase der Signale ebenfalls dazu bei, eine Kreuzkopplung zu minimieren. Es sei angemerkt, dass die Kondensatoren 2264 so dargestellt sind, dass nur die oberen Platten der Kondensatoren zu sehen sind. Die oberen Platten koppeln miteinander, so dass eine Serienkapazität zwischen den beiden oberen Platten vorhanden ist, die eine Kapazität bilden, die eine Funktion des Seitenwand-Flächenbereichs der oberen Platte, des dazwischen vorhandenen Dielektrikums und der Distanz zwischen den beiden Platten ist. Die Kapazität ist jedoch eine Serienkapazität zwischen den beiden benachbarten oberen Platten der Kondensatoren 2264 und der Kapazität von der benachbarten oberen Platte zur Erde durch die zugehörige untere Platte (nicht gezeigt). Dies hängt natürlich davon ab, wie hoch die an den bestimmten Platten anliegende Spannung ist und wie stark die dadurch gekoppelten Signale sind. Es ist auf jeden Fall gewünscht, die oberen Platten der Kondensatoren 2264 so nah wie möglich zueinander anzuordnen. Anschließend wird ein Bond-Draht 2266 zwischen zugehörigen Kondensatoren 2264 auf jedem der Träger 2260 und 2262 angeordnet. Wie vorstehend erläutert, sind die beiden Träger 2260 und 2262 galvanisch isoliert und so realisiert, dass die beiden Träger 2260 und 2262 auf separaten Leiterrahmen 2268 und 2270 angeordnet sind, wobei das gesamte System dann in einem herkömmlichen Gehäuse verpackt wird. Dadurch, dass die oberen Platten der Kondensatoren 2264 so nah wie möglich zueinander angeordnet sind, sind auch die Bond-Drähte 2266 so nah wie möglich zueinander angeordnet. Dadurch kann eine kleinere Trägergröße in einem kleineren Gehäuse erreicht werden, gleichzeitig steigt jedoch die Möglichkeit einer Kreuzkopplung. Dieses Problem wurde unter Verwendung des vorstehend unter Bezugnahme auf 22b beschriebenen Ausführungsbeispiels gelöst.
  • Es wird nun auf 23 Bezug genommen, in der die Art und Weise dargestellt ist, wie eine obere Platte 2302 eines Kondensators mit einem Bonding-Pad verbunden wird, um Fläche auf der kapazitiven Isolationsschaltung einzusparen. Eine Verbindung zwischen einem On-Chip-Kondensator und einem Bonding-Pad bewirkt immer Signalverluste in der Schaltung und erfordert eine größere Fläche, um in der Vorrichtung konfiguriert werden zu können. Daraus ergeben sich höhere Leistungsanforderungen in der Schaltung. Die in 23 dargestellte Implementierung integriert die Verbindung zwischen dem Bonding-Pad und der oberen Platte 2302 des Kondensators. Der Kondensator beinhaltet die obere Platte 2302, die beispielsweise in der Metall-Fünf-Schicht (M5) der integrierten Schaltung enthalten ist. Die untere Platte 2304 des Kondensators ist in der Metall-Zwei-Schicht (M2) der integrierten Schaltung enthalten. Statt des Vorsehens eines Bonding-Pads, was es erforderlich macht, dass Signalleitungen von der oberen Platte 2302 in der Metall-Fünf-Schicht zum Bonding-Pad verlaufen, ist der Bond-Draht 2306 direkt mit der oberen Platte 2302 des Kondensators statt mit dem Bonding-Pad verbunden. Um dies zu erreichen, ist der Bond-Draht 2306 direkt mit einer Verbindung 2308 in einer oberen Metallschicht verbunden, wie zum Beispiel der Metall-Sechs-Schicht (M6). Die obere Verbindung 2308 ist direkt mit der oberen Platte 2302 des Kondensators auf der Metall-Fünf-Schicht verbunden, und zwar durch eine Mehrzahl von konduktiven Durchgängen 2310. Durch diese Konfiguration werden die Signalverluste eliminiert, die in einer Drahtverbindung zwischen der oberen Kondensatorplatte 2302 und einem Bonding-Pad auf der integrierten Schaltung auftreten.
  • Es wird nun auf 24 Bezug genommen, in der ein funktionales Blockdiagramm dargestellt ist, das die kapazitive Isolationsverbindung zwischen einem ersten Träger 2402 und einem zweiten Träger 2404 zeigt. Die kapazitive Isolationsverbindung, wie sie hier vorstehend erläutert wurde, umfasst eine erste Verbindung, die ein Paar Kondensatoren 2406 aufweist. Durch ein Paar Kondensatoren 2408 wird eine zweite Verbindung gebildet. Die Kondensatoren 2406 und 2408 auf jedem des ersten Trägers 2402 und des zweiten Trägers 2404 sind über ein Paar Bond-Drähte 2410 verbunden. Jeder Träger enthält eine Senderschaltung 2412 und eine Empfängerschaltung 2414. Wenn Übertragungen über die kapazitive Isolationsverbindung erfolgen, wird eine Senderschaltung 2412 auf einem Träger aktiviert, während der Empfänger 2414 deaktiviert wird. Auf dem anderen Träger wird die Empfängerschaltung 2414 aktiviert, während die Senderschaltung 2412 deaktiviert wird. Wenn in die andere Richtung übertragen wird, wird das Deaktivieren und Aktivieren der Sender und Empfänger umgekehrt. Die Senderschaltung 2412 beinhaltet einen Differentialverstärker 2416, der ein moduliertes AM-Signal von einem AM-Modulator 2418 empfängt, das in Reaktion auf eine digitale Eingabe und ein Hochfrequenz-Oszillatorsignal 2420 erzeugt wird. Die Empfängerschaltung 2414 beinhaltet einen Differentialempfänger 2422, der das Empfangssignal zu einem AM-Demodulator 2424 liefert, um die Ausgabedaten zu erzeugen, die dann über einen Transimpedanzverstärker 2426 verstärkt werden.
  • Bei Betrieb bildet der Übertragungspfad von einem Träger zum anderen Träger über die kapazitive Verbindung, d. h. über den Bond-Draht 2410, ein Hochpassfilter. Beispielsweise steuert der Übertragungspfad von dem Sender 2413 den Empfänger 2414 durch das Kondensatorpaar 2408 und durch den Bond-Draht 2410. Jeder der Empfänger 2414 hat Schalter am Eingang zum Verstärker, wobei jeder Empfänger einen Hochfrequenzverstärker, einen Demodulator und einen Transimpedanzverstärker aufweist. Der Differentialempfänger-Eingang wird während des Empfangs mit den Kondensatoren 2406 und 2408 in der Schnittstelle auf die jeweiligen Differentialeingänge geschaltet, und, wenn sich der bestimmte Träger im Sendemodus befindet, sind die Schalter geöffnet. Obwohl nicht gezeigt, ist am Eingang von jedem der Hochfrequenzverstärker am Empfänger ein Widerstand vorgesehen, der zu Erde geschaltet ist. Dieser bestimmte Widerstand ist zu dem Zweck vorgesehen, um über die galvanische Barriere ein Hochpassfilter zu erzeugen. Dieses Filter wird verwendet, um Oberwellen (unerwünschte Signale) infolge von Transienten herauszufiltern. Im Vergleich zu einer induktiv basierten RF-Verbindung hat der kapazitive Verbindungsisolator keine Bandbreiteneigenschaften, die in der induktiven Kopplung inhärent sind. Niederfrequente Oberwellen, die mit irgendeinem Typ von großen Transienten in Beziehung stehen, werden somit zur anderen Seite durchgekoppelt. Durch Auswahl der Eckfrequenz der Serienkapazität und des Shunt-Widerstands sowie der jeweiligen Werte davon kann die Eckfrequenz so ausgewählt werden, um im Wesentlichen alle Oberwellen (unerwünschte Signale) herauszufiltern, die unterhalb der Grundfrequenz des Oszillators 2420 liegen. Dies wird anschließend in größerem Detail beschrieben.
  • Es wird nun auf 25a und 25b Bezug genommen, in denen schematische Darstellungen des Differentialsenders gezeigt sind, um Informationen über die kapazitive Isolationsverbindung zu übertragen. Der Sender empfängt ein moduliertes Signal an einem Eingangsknoten 2504. Das modulierte Signal läuft durch eine erste Senderverzweigung 2506 und eine zweite Senderverzweigung 2508, die schließlich die Differentialausgänge an den Ausgangsknoten 2510 bzw. 2512 zur Verfügung stellen. Die Verzweigungen 2506 und 2508 liefern die übertragenen Daten mit einer Phasendifferenz von 180° relativ zueinander. Der erste Bereich von jeder der Verzweigungen 2506 und 2508 enthält eine Treiberschaltung 2514 zum Treiben der modulierten Eingangsdatensignale. Die obere Treiberschaltung weist einen Transistor 2516 auf, dessen Source/Drain-Pfad zwischen VDD und Knoten 2518 geschaltet ist. Ein Transistor 2520 ist zwischen Knoten 2518 und Erde geschaltet. Die Gates von jedem der Transistoren 2516 und 2520 sind mit dem Eingangsknoten 2504 verbunden. Die RF-Signale werden am Knoten 2504 zur Verfügung gestellt. Ein zweites Paar von Transistoren umfasst Transistor 2522 und Transistor 2524, deren Gates mit Knoten 2518 verbunden sind. Der Drain/Source-Pfad von Transistor 2522 ist zwischen VDD und Knoten 2526 geschaltet. Der Drain/Source-Pfad des Transistors 2524 ist zwischen Knoten 2526 und Erde geschaltet.
  • Der Knoten 2526 ist mit den Gates der Transistoren 2528 und 2530 verbunden. Der Source/Drain-Pfad des Transistors 2528 ist zwischen VDD und Knoten 2532 geschaltet. Der Drain/Source-Pfad des Transistors 2530 ist zwischen Knoten 2532 und Knoten 2534 geschaltet. Die durch Treiberschaltung 2514 übertragenen Daten werden den Transistoren 2536 und 2538 zugeführt. Der Source/Drain-Pfad des Transistors 2536 ist zwischen VDD und Knoten 2532 parallel zum Transistor 2528 geschaltet. Der Transistor 2538 ist zwischen Knoten 2534 und Erde geschaltet. Der zu übertragende digitale Datenwert wird den Gates von jedem der Transistoren 2536 und 2538 zugeführt. Wenn den Gates der Transistoren 2536 und 2538 eine logische ”1” zugeführt wird, dann wird dadurch ermöglicht, dass das am Knoten 2504 anliegende amplitudenmodulierte Signal zum Knoten 2532 durchgeleitet wird.
  • Die untere Verzweigung 2508 der Treiberschaltung 2514 enthält ein Paar Transistoren 2540 und 2542, deren Gates verbunden sind, um das amplitudenmodulierte Signal am Knoten 2504 zu empfangen. Der Source/Drain-Pfad des Transistors 2540 ist mit Knoten 2544 und Knoten 2546 verbunden. Der Drain/Source-Pfad des Transistors 2542 ist zwischen Knoten 2546 und 2548 geschaltet. Der Source/Drain-Pfad eines Transistors 2550 ist zwischen VDD und Knoten 2544 geschaltet. Das Gate des Transistors 2550 ist mit Erde verbunden. Der Drain/Source-Pfad eines Transistors 2552 ist zwischen Knoten 2548 und Erde geschaltet, und das Gate des Transistors 2552 ist mit VDD verbunden. Der Knoten 2546 ist mit den Gates der Transistoren 2554 und 2556 verbunden. Der Source/Drain-Pfad des Transistors 2554 ist zwischen VDD und Knoten 2558 geschaltet. Der Drain/Source-Pfad des Transistors 2556 ist zwischen Knoten 2558 und Knoten 2560 geschaltet. Der Drain/Source-Pfad des Transistors 2562 ist zwischen Knoten 2560 und Erde verbunden, und dessen Gate ist geschaltet, um die Sendedateninformationen zu empfangen. Der Source/Drain-Pfad des Transistors 2564 ist zwischen VDD und Knoten 2558 verbunden, und dessen Gate ist ebenfalls geschaltet, um das Sendedatensignal zu empfangen.
  • Der Ausgang des oberen Verzweigungstreibers 2506 und des unteren Verzweigungstreibers 2508 ist mit der Vorspannungsschaltung für den Sende-/Empfangsschalter 2566 verbunden. In der oberen Verzweigung 2506 sind die Gates der Transistoren 2568 und 2570 mit Knoten 2532 verbunden. Der Source/Drain-Pfad des Transistors 2568 ist zwischen VDD und dem V+ Ausgangsknoten 2510 geschaltet. Der Drain/Source-Pfad des Transistors 2570 ist zwischen dem V+ Phasenausgangsknoten 2510 und Knoten 2572 geschaltet. Der Drain/Source-Pfad eines Transistors 2574 ist zwischen Knoten 2572 und Erde geschaltet. Das Gate von Transistor 2574 ist mit Knoten 2576 zwischen Transistoren 2578 und 2580 verbunden. Der Source/Drain-Pfad des Transistors 2578 ist zwischen VDD und Knoten 2576 geschaltet. Der Source/Drain-Pfad des Transistors 2580 ist zwischen Knoten 2576 und Knoten 2582 geschaltet. Knoten 2582 ist mit PWELL1 verbunden. PWELL1 ist mit dem Bulk des Transistors 2574 verbunden. Wenn der Transistor 2574 ausgeschaltet ist, dann hat Knoten 2576 die gleiche Spannung wie PWELL1, was dazu führt, dass das Gate des Transistors 2574 mit PWELL1 verbunden ist (Gate und Bulk des Transistors 2574 haben die gleiche Spannung), wobei dann das Drain des Transistors 2574 um 2 Vt niedriger ist als Erde, wenn es einen Gleichtaktstrom gibt, ohne dass der Transistor 2574 ausgeschaltet wird. Wenn der Knoten 2582 mit Erde verbunden ist, dann ist die Spannung lediglich zwei Dioden und 1 Vt niedriger als Erde, wodurch der Signalpegel am Empfänger begrenzt wird. Der Source/Drain-Pfad des Transistors 2584 ist zwischen Knoten 2586 und Erde geschaltet. Ein Widerstand 2588 ist zwischen Knoten 2590 und Knoten 2586 geschaltet, und ein Widerstand 2592 ist zwischen Knoten 2586 und Erde geschaltet.
  • Das Gate eines Transistors 2594 ist angeschlossen, um das Sendeaktivierungssignal zu empfangen, und der Source/Drain-Pfad dieses Transistors ist zwischen Knoten 2510 und Knoten 2590 geschaltet. Der Drain/Source-Pfad eines Transistors 2598 ist zwischen Knoten 2586 und Erde geschaltet. Das Gate des Transistors 2598 ist mit Knoten 2599 verbunden. Knoten 2599 ist ferner mit dem Gate des Transistors 2597 verbunden. Der Drain/Source-Pfad des Transistors 2597 ist zwischen Knoten 2510 und Erde geschaltet. Der Drain/Source-Pfad des Transistors 2595 ist zwischen Knoten 2599 und Erde geschaltet. Das Gate des Transistors 2595 ist geschaltet, um das Sendeaktivierungssignal zu empfangen. Ein Transistor 2593 ist ebenfalls zwischen Knoten 2599 und Erde geschaltet. Das Gate des Transistors 2593 ist geschaltet, um das Empfangsaktivierungssignal zu empfangen. Ein Paar Transistoren 2591 und 2589 ist zwischen VDD und Knoten 2599 geschaltet. Der Source/Drain-Pfad des Transistors 2591 ist zwischen dem VDD-Knoten und Knoten 2587 geschaltet. Das Gate des Transistors 2591 ist geschaltet, um das Sendeaktivierungssignal zu empfangen. Der Source/Drain-Pfad des Transistors 2589 ist zwischen Knoten 2587 und Knoten 2599 geschaltet. Das Gate des Transistors 2589 ist geschaltet, um das Empfangsaktivierungssignal zu empfangen.
  • Die Vorspannungsschaltung der unteren Verzweigung und der Sende-/Empfangsschalter des Senders sind in einer ähnlichen Weise konfiguriert wie der obere Verzweigungsbereich der Schaltung. In der unteren Abzweigung 2508 sind die Gates der Transistoren 2587 und 2585 mit Knoten 2558 verbunden. Der Source/Drain-Pfad des Transistors 2587 ist zwischen VDD und dem V– Ausgangsknoten 2512 verbunden. Der Drain/Source-Pfad des Transistors 2585 ist zwischen dem V– Phasenausgangskonten 2512 und Knoten 2583 verbunden. Der Drain/Source-Pfad eines Transistors 2581 ist zwischen Knoten 2583 und Erde geschaltet. Das Gate des Transistors 2581 ist mit Knoten 2579 zwischen Transistoren 2577 und 2575 verbunden. Der Source/Drain-Pfad des Transistors 2577 ist zwischen VDD und Knoten 2579 geschaltet. Der Drain/Source-Pfad des Transistors 2575 ist zwischen Knoten 2579 und Knoten 2573 geschaltet. Knoten 2573 ist mit PWELL2 verbunden. PWELL2 ist mit dem Bulk des Transistors 2581 verbunden. Wenn der Transistor 2581 ausgeschaltet ist, dann befindet sich der Knoten 2579 auf der gleichen Spannung wie PWELL2, wodurch bewirkt wird, dass das Gate des Transistors 2581 mit PWELL2 verbunden wird (Gate und Bulk des Transistors 2581 haben die gleiche Spannung), wobei dann das Drain des Transistors 2581 zwei Dioden und 2 Vt niedriger sein kann als Erde, wenn ein Gleichtaktstrom vorliegt, ohne das der Transistors 2581 ausgeschaltet wird. Wenn Knoten 2573 mit Erde verbunden ist, dann kann die Schaltung lediglich zwei Dioden und 1 Vt niedriger als Erde sein, wodurch der Signalpegel am Empfänger begrenzt wird. Der Drain/Source-Pfad des Transistors 2571 ist zwischen Knoten 2569 und Erde geschaltet. Ein Widerstand 2567 ist zwischen Knoten 2565 und Knoten 2569 geschaltet, und ein Widerstand 2563 ist zwischen Knoten 2569 und Erde geschaltet.
  • Das Gate des Transistors 2561 ist geschaltet, um das Sendeaktivierungssignal zu empfangen, und der Drain/Source-Pfad dieses Transistors ist zwischen Knoten 2512 und Knoten 2565 geschaltet. Der Drain/Source-Pfad eines Transistors 2559 ist zwischen Knoten 2569 und Erde geschaltet. Das Gate des Transistors 2559 ist mit Knoten 2557 verbunden. Knoten 2557 ist außerdem mit dem Gate eines Transistors 2555 verbunden. Der Drain/Source-Pfad des Transistors 2555 ist zwischen Knoten 2512 und Erde geschaltet. Der Drain/Source-Pfad eines Transistors 2553 ist zwischen Knoten 2557 und Erde geschaltet. Das Gate des Transistors 2553 ist geschaltet, um das Sendeaktivierungssignal (TX_en) zu empfangen. Außerdem ist ein Transistor 2551 zwischen Knoten 2557 und Erde verbunden. Das Gate des Transistors 2551 ist geschaltet, um das Empfangsaktivierungssignal (RX_en) zu empfangen. Ein Paar Transistoren 2549 und 2547 ist zwischen VDD und Knoten 2557 geschaltet. Der Source/Drain-Pfad des Transistors 2549 ist zwischen VDD und Knoten 2545 geschaltet. Das Gate des Transistors 2549 ist geschaltet, um das Sendeaktivierungssignal zu empfangen. Der Source/Drain-Pfad des Transistors 2547 ist zwischen Knoten 2545 und Knoten 2557 geschaltet. Das Gate des Transistors 2547 ist geschaltet, um das Empfangsaktivierungssignal zu empfangen.
  • Wenn der Sender aktiviert ist und sich das Sendeaktivierungssignal auf einem logischen ”high” Pegel befindet und sich das Empfangsaktivierungssignal auf einem logischen ”low” Pegel befindet, dann ist der Sender aktiviert, und der PWELL1 Knoten 2582 und der PWELL2 Knoten 2573 werden auf Erde gezogen. Dies bewirkt, dass der Schalter 2574 eingeschaltet wird. Im Empfangsmodus wird der Schalter 2574 ausgeschaltet, und die PWELLs werden mit dem Gate des Transistors 2584 verbunden. Ein Abfall von zwei Dioden wird ermöglicht, wenn der V+ Knoten 2510 zwischen über und unter Erde mit einen Spannungsabfall von zwei Dioden schwingt, und zwar infolge der symmetrischen Struktur des Transistors 2574 und der umgebenden Schaltung.
  • Es wird nun auf 26 Bezug genommen, in der die empfängerseitige Schaltschaltung zum Verbinden und Trennen des Differentialempfängers 2664 dargestellt ist. Die Empfänger-Schaltschaltung 2602 enthält einen Transistor 2606, dessen Drain/Source-Pfad zwischen dem Eingangsknoten 2608 und Knoten 2610 geschaltet ist. Ein Kondensator 2612 ist zwischen Knoten 2614 und Knoten 2610 geschaltet. Das Gate des Transistors 2606 ist mit Knoten 2614 verbunden. Ein Widerstand 2616 ist zwischen dem Drain des Transistors 2618 und Knoten 2614 geschaltet. Die Source/Drain-Pfad des Transistors 2618 ist zwischen der 2,5 Volt Spannungsquelle und einem Widerstand 2616 geschaltet. Das Gate des Transistors 2618 ist mit dem Sende-/Empfangsaktivierungsknoten 2620 verbunden. Das Gate des Transistors 2622 ist mit Knoten 2620 verbunden, und dessen Drain/Source-Pfad ist zwischen Knoten 2614 und Erde geschaltet. Der Knoten 2620 empfängt das Sende- oder Empfangsaktivierungssignal. Der Pegel einer logischen ”1” gibt den Sendemodus an, während eine logische ”0” den Empfangsmodus angibt. Der Empfänger 2604 kann dann durch den Transistor 2606 verbunden oder getrennt werden. Die Gate-Spannung des Transistors 2606 schwingt zusammen mit der Source-Spannung des Transistors 2606, wenn große Transienten am Eingang 2608 erscheinen. Daher sind die Gate-Source-Spannung des Transistorschalters 2606 und somit der Ein-Widerstand relativ konstant und gering während des Auftretens von großen Gleichtakt-Transienten. Durch den geringen und konstanten Ein-Widerstand des Schalters 2606 wird der Gleichtakt auf Gegentakt-Modulation minimiert. Anderenfalls kann die Gleichtakt-Interferenz das Gegentaktsignal modulieren und das Signalrauschverhältnis des Empfängers 2604 verschlechtern.
  • Es wird nun auf 27 Bezug genommen, in der die Art und Weise dargestellt ist, wie die effektive Kapazität des Kondensators 2612 signifikant reduziert wird, indem das NWELL für hochfrequente AC-Signale potentialfrei (floating) gemacht wird. Der Stufe-Eins-Verstärker, der nachfolgend erläutert wird, fordert ein potentialfreies PWELL am Eingangsanschluss, um Gleichtaktunterdrückung zu verbessern. Die PWELL zu DEEP-NWELL-Kapazität ist normalerweise dreimal höher als die DEEP-NWELL zu P-Substrat-Kapazität. Herkömmliche Konstruktionen verbinden das DEEP-NWELL direkt mit VDD, was üblicherweise eine AC-Erde ist. Daher ist die Eingangskapazität groß und reduziert das Hochfrequenzsignal. Wie in 27 dargestellt, sind durch Verbinden von NWELL und DEEP-NWELL mit VDD direkt durch einen große Widerstand 2616 die beiden Kapazitäten für ein hochfrequentes AC-Signal effektiv in Serie geschaltet und laden nicht die Signalquelle.
  • Es wird nun auf 28 Bezug genommen, in der ein funktionales Blockdiagramm des Differentialempfängers 2802 dargestellt ist. Der Differentialempfänger 2802 beinhaltet einen Stufe-Eins-Empfänger 2804, um eine Anfangsverstärkung des Differentialsignals zu bewirken, das über die kapazitive Isolationsverbindung empfangen wird, und einen Stufe-Zwei-Empfänger 2806, der das Signal von dem Stufe-Eins-Empfänger 2804 weiter verstärkt. Schließlich erfasst eine Detektorschaltung 2808 die Daten, die in dem verstärkten Empfängersignal enthalten sind, um erfasste Empfangsdaten über den Knoten 2810 auszugeben. Der Eingang zum Stufe-Eins-Empfänger 2804 weist Schalter auf, die damit in Beziehung stehen (nicht gezeigt) und die es ermöglichen, dass der Empfänger von der kapazitiven Kopplung getrennt wird, wenn sich die zugehörige Seite des Isolators im Sendemodus befindet. Im Empfangsmodus sind die Schalter jedoch geschlossen, so dass die Differentialeingänge des Stufe-Eins-Empfängers 2804 mit den jeweiligen Kondensatoren verbunden sind, um Daten zu empfangen. Diese Daten haben die Form eines RF-Energie-Impulses oder keine Energie, dargestellt durch eine logische ”1” und eine logische ”0”. An den beiden Differentialeingängen sind Widerstände 2810 angeordnet, die zwischen dem jeweiligen Anschluss und Erde oder einer Referenzspannung angeordnet sind. Diese Widerstände 2810 dienen dazu, eine Gleichtaktspannung zur Verfügung zu stellen und um einen Teil eines Hochpassfilters zu bilden. Das Hochpassfilter dient dazu, um im Wesentlichen alle unerwünschten Signale unterhalb der Grundfrequenz des Oszillators zu eliminieren. Der Wert des Widerstands 2810 wird in Verbindung mit dem Kondensator ausgewählt, um die Eckfrequenz einzustellen. In Verbindung mit dem Stufe-Eins-Empfänger 2804 wird durch die Widerstände 2810 außerdem die Gleichtaktspannung eingestellt, wie nachfolgend erläutert wird.
  • Es wird nun auf 29 Bezug genommen, in der eine schematische Darstellung des Stufe-Eins-Empfängerverstärkers 2902 gezeigt ist. Die Darstellung aus 29 zeigt lediglich das Schema der Schaltung auf einer Phase des Differentialempfängers, und es ist offensichtlich, dass die Schaltung für die andere Phase des Differentialempfängers dupliziert wird. Das Eingangssignal für eine Phase, das über die kapazitive Isolationsverbindung empfangen wird, wird bei Knoten 2904 eingegeben. Das Signal läuft durch eine Reihe von Durchgangs-Gate-Transistoren, die Transistoren 2906, 2908 und 2910 umfassen. Der Drain/Source-Pfad des Transistors 2906 ist zwischen Knoten 2904 und Knoten 2912 angeschlossen. Der Drain/Source-Pfad des Transistors 2908 ist zwischen Knoten 2912 und Knoten 2914 angeschlossen. Der Drain/Source-Pfad des Transistors 2910 ist zwischen Knoten 2914 und Knoten 2916 angeschlossen. Der Widerstand 2810 ist zwischen Knoten 2916 und Erde angeschlossen. Die Gates der Transistoren 2906, 2908 und 2910 sind mit Knoten 2918 verbunden. Ein Empfangsaktivierungssignal (RXEN) wird bei Knoten 2920 an die Gates der Transistoren 2922, 2924 und 2926 geliefert, um den Stufe-Eins-Empfängerverstärker zu aktivieren. Der Drain/Source-Pfad des Transistors 2922 ist zwischen Knoten 2918 und Knoten 2928 angeschlossen. Der Drain/Source-Pfad des Transistors 2924 ist zwischen Knoten 2928 und VDD angeschlossen. Der Drain/Source-Pfad des Transistors 2926 ist zwischen Knoten 2918 und 2930 und Erde angeschlossen. Der Source/Drain-Pfad des Transistors 2932 ist zwischen dem VDD-Knoten und Knoten 2934 angeschlossen. Der Source/Drain-Pfad des Transistors 2936 ist zwischen dem VDD-Knoten und Knoten 2934 angeschlossen. Das Gate des Transistors 2936 ist geschaltet, um das Empfangsaktivierungssignal (RXEN) zu empfangen. Das Gate des Transistors 2938 ist mit Erde verbunden, und dessen Drain und Source sind jeweils mit Knoten 2934 verbunden. Das Gate des Transistors 2940 ist geschaltet, um das SRCN-Signal von Knoten 2916 zu empfangen, und sowohl Source als auch Drain sind mit Knoten 2934 verbunden. Der Knoten 2934 ist außerdem geschaltet, um das NW-Signal zu empfangen. Das NW-Signal wird durch einen immer eingeschalteten Schalter (sieht wie ein Widerstand aus) zu VDD geliefert. Daher ist das NW-Signal bei hoher Frequenz potentialfrei, und bei geringer Frequenz enthält das NW-Signal VDD.
  • Das Gate des Transistors 2942 ist geschaltet, um das RXEN-Signal zu empfangen, und der Drain/Source-Pfad dieses Transistors ist zwischen Knoten 2944 und Erde angeschlossen. Zwischen Knoten 2944 und dem SRCN-Ausgangsknoten 2916 sind ein Widerstand 2946 sowie Transistoren 2948, 2950 und 2952 angeschlossen. Der Widerstand 2946 ist zwischen Knoten 2944 und Knoten 2954 angeschlossen. Der Drain/Source-Pfad des Transistors 2948 ist zwischen Knoten 2954 und Knoten 2956 geschaltet. Das Gate des Transistors 2948 ist mit Knoten 2944 verbunden. Der Drain/Source-Pfad des Transistors 2950 ist zwischen Knoten 2956 und Knoten 2958 geschaltet. Das Gate des Transistors 2950 ist mit Knoten 2954 verbunden. Der Drain/Source-Pfad des Transistors 2952 ist zwischen Knoten 2958 und Knoten 2916 geschaltet. Das Gate des Transistors 2952 ist ebenfalls mit Knoten 2954 verbunden (der GTOUT-Knoten). Der GTOUT-Knoten ist als das GTIN-Signal zur Stufe-Eins-Empfängerschaltung der anderen Phase vorgesehen. Das Bulk von jedem der Transistoren 2948, 2950 und 2952 sowie das Bulk des Widerstands 2946 sind ebenfalls mit dem Knoten 2916 verbunden. Dadurch werden diese auf das Eingangssignal gezogen und die Gleichtaktunterdrückung in dem Stufe-Eins-Empfängerverstärker verbessert. Der Source/Drain-Pfad des Transistors 2960 ist zwischen Knoten 2962 (dem SRCP-Knoten) und Knoten 2944 geschaltet. Das Gate des Transistors 2960 ist mit dem PCAS-Signal verbunden. Der Transistor 2964 ist zwischen VDD und Knoten 2962 angeschlossen. Die Transistoren 2966, 2964, 2970 und 2960 enthalten einen Stromspiegel. Drain und Source des Transistors 2966 sind jeweils mit VDD verbunden, und das Gate ist mit dem Gate des Transistors 2964 und des Transistors 2970 am Knoten 2968 verbunden. Der Source/Drain-Pfad des Transistors 2970 ist zwischen VDD und Knoten 2972 geschaltet, dem SRCP2-Knoten.
  • Der Source/Drain-Pfad des Transistors 2974 ist kurzgeschlossen und mit Knoten 2916 verbunden. Das Gate des Transistors 2974 ist mit Knoten 2944 (CSOUT-Knoten) verbunden Der CSOUT-Knoten liefert das CSIN-Signal zur Stufe-Eins-Empfängerschaltung der anderen Phase. Der Source/Drain-Pfad des Transistors 2978 ist kurzgeschlossen und mit Knoten 2916 verbunden. Das Gate des Transistors 2976 ist mit Knoten 2954 (GTOUT-Knoten) verbunden. Die Transistoren 2974 und 2978 sind Kondensatoren. Der Drain/Source-Pfad des Transistors 2982 ist zwischen Knoten 2984 und 2980 geschaltet. Das Gate des Transistors 2982 ist mit dem GTIN-Knoten verbunden. Der Drain/Source-Pfad des Transistors 2986 ist zwischen Knoten 2988 und Knoten 2984 geschaltet, der mit GTOUT der anderen Phase verbunden ist. Das Gate des Transistors 2986 ist mit dem CSIN-Knoten verbunden, der mit CSOUT der anderen Phase verbunden ist. Der Knoten 2988 beinhaltet den VOUT-Knoten, in den die verstärkte Spannung geliefert wird, die am Knoten 2904 empfangen wird. Ein Widerstand 2990 ist zwischen Knoten 2992 und 2988 geschaltet. Der Source/Drain-Pfad des Transistors 2994 ist zwischen VDD und Knoten 2988 geschaltet. Ein Kondensator 2996 ist zwischen VDD und Knoten 2992 angeschlossen. Der Source/Drain-Pfad des Transistors 2998 ist zwischen VDD und Knoten 2992 angeschlossen. Das Gate des Transistors 2998 ist mit dem Empfangsaktivierungssignal (RXEN) verbunden. Der GTOUT-Knoten für eine Verzweigung des Stufe-Eins-Empfängers liefert seine Ausgabe zum GTIN-Knoten des Transistors 2982 auf der anderen Verzweigung des Stufe-Eins-Empfängers. Der CSOUT-Knoten 2944 ist mit dem CSIN-Knoten zum Gate des Transistors 2986 auf der anderen Verzweigung des Stufe-Eins-Differentialempfängers verbunden.
  • Bei Betrieb ist die Schaltung aus 29 ein Stufe-Eins-Verstärker, der ein Gleichtaktverstärker ist. Das Signal VIN wird am Eingangsanschluss 2904 empfangen und selektiv durch die Transistoren 2906, 2908 und 2910 zum Knoten 2916 geschaltet. Wenn RXEN auf high geht, dann wird der Knoten 2920 auf low gezogen und die Transistoren 2922 und 2924 eingeschaltet. Dadurch wird der Knoten 2918 nach oben gezogen, die Transistoren 2906–2914 eingeschaltet und der Empfänger somit aktiviert. Dadurch wird dann das Eingangssignal VIN auf Knoten 2916 platziert. Grundsätzlich moduliert das Eingangssignal diesen Knoten, der sich bei einer vorbestimmten Spannung befindet, mit der Gleichtaktspannung. Diese Gleichtaktspannung wird durch eine Vorspannungsschaltung eingestellt, die die in Serie verbundene Ein-Kanal-Transistoren 2948–2952, Transistor 2946 und Transistor 2960 beinhaltet. Dies ist eine Stromquelle. Es sei angemerkt, dass der Knoten 2944 eine Kaskaden-Vorspannungsausgabe CSOUT zum Kaskaden- Transistor der anderen Phase liefert, wobei verstanden werden soll, dass dies eine Hälfte des Verstärkers ist. Die Gates der Transistoren 2950 und 2952 sind mit dem Source/Drain-Pfad des Transistors 2946 verbunden, d. h. sie sind im Wesentlichen wie Dioden verbunden, und dadurch wird das Gate-Steuersignal zum Gate-Transistor (der dem Gate-Transistor 2982 entspricht) der anderen Phase in einer kreuzgekoppelter Weise zugeführt. Das GTIN-Signal am Eingang des Transistors 2982 kommt von dem Source/Drain-Transistor, der Transistor 2946 entspricht. Auf ähnliche Weise wird der Kaskaden-Transistor 2986 durch das Vorspannungssignal CSOUT von der entgegengesetzten Phase gesteuert. Die beiden Transistoren 2974 und 2978, konfiguriert als Kondensatoren, koppeln das Eingangssignal auf das kreuzgekoppelte Gate für die andere Phase und außerdem auf das CSOUT-Signal, den Kaskaden-Ausgang. Durch diese Konfiguration wird im Wesentlichen ein Verstärker zur GM-Verbesserung mit gemeinsamem Gate zur Verfügung gestellt. Die gegenüberliegende Seite der Vorspannungskette, der Vorspannungstransistor 2970, ist mit dem SRCP2-Signal auf dem Knoten verbunden, der dem Knoten 2962 der anderen Phase entspricht. Dadurch werden zwei separate Schaltungen, ähnlich denen aus 29, zur Verfügung gestellt, und zwar eine für VIN+ und VIN–.
  • Die Gleichtaktspannung am Knoten 2916 wird durch die Vorspannungsschaltung zur Verfügung gestellt. Wenn kein Signal vorhanden ist, dann treibt die Vorspannungsschaltung den Knoten 2916 auf einen Pegel, der eine vorbestimmte Anzahl von Grenzwertspannungen unter VDD ist. Die Ausgabe am Knoten 2988, die die Eingabe zum Stufe-Zwei-Verstärker beinhaltet, enthält eine Gleichtaktspannung, die durch Widerstand 2810 eingestellt wird, da der Transistor 2994 ein als Diode geschalteter Transistor ist, wobei Transistor 2998 ausgeschaltet wird, wenn der Empfänger aktiviert wird. Der Strom fließt zum Transistor 2994 und durch Transistoren 2986 und 2982, abhängig von der zugeführten Vorspannung, wobei angemerkt sei, dass die Differenz zwischen der Spannung auf CSOUT und GTOUT durch Transistor 2946 eingestellt wird, ein resistives Element. Dadurch wird der Strom durch diesen Schenkel und den Widerstand 2810 eingestellt. Somit definiert der Strom, der durch die Vorspannungsschaltung und durch den Ausgangsschenkel läuft, die Spannung am Knoten 2916 und stellt die Spannung am Knoten 2988 ein, die Gleichtaktspannung. Dies ist die Spannung an den Eingangstransistoren in der zweiten Stufe.
  • Es wird nun auf 30 Bezug genommen, in der eine schematische Darstellung des Stufe-Zwei-Empfängerverstärkers gezeigt ist. Differentialausgangs spannungen von einer ersten Phasenverzweigung des Stufe-Eins-Differentialverstärkers werden an Knoten 3002 und 3004 zugeführt. Die Differentialausgangsspannungen vom Stufe-Eins-Differentialverstärker werden dem Stufe-Zwei-Verstärker an Knoten 3006 bzw. 3008 zugeführt. Die Kaskadenverstärkerschaltung beinhaltet Transistor 3010, Transistor 3012 sowie Widerstände 3014 und 3016. Der Source/Drain-Pfad des Transistors 3010 ist zwischen VDD und. Knoten 3018 geschaltet. Das Gate des Transistors 3010 ist mit Knoten 3020 verbunden. Der Source/Drain-Pfad des Transistors 3012 ist zwischen VDD und Knoten 3022 geschaltet. Das Gate des Transistors 3012 ist mit Knoten 3024 verbunden. Der Widerstand 3014 ist zwischen Knoten 3020 und Knoten 3018 geschaltet. Der Widerstand 3016 ist zwischen Knoten 3024 und Knoten 3022 geschaltet. Das Bulk von jedem der Widerstände 3014 und 3016 ist mit VDD verbunden. Ein Kondensator 3026 ist zwischen Knoten 3002 und 3018 geschaltet. Ein Kondensator 3028 ist zwischen Knoten 3022 und 3004 geschaltet. Der Eingangsknoten 3008 ist über einen Widerstand 3030 und einen Kondensator 3032 mit Eingangsknoten 3002 verbunden. Der Widerstand 3030 ist zwischen Knoten 3002 und Knoten 3034 geschaltet. Der Kondensator 3032 ist zwischen Knoten 3034 und Knoten 3008 geschaltet.
  • Mit dem Eingangsspannungsknoten 3006 ist eine Serienverbindung von einem Kondensator 3036 und einem Widerstand 3038 verbunden. Der Kondensator 3036 ist zwischen Knoten 3006 und 3040 geschaltet. Der Widerstand 3038 ist zwischen Knoten 3040 und Knoten 3004 geschaltet, um ein Eingangssignal vom Knoten 3006 zum Ausgangsknoten 3004 zu koppeln. Ein Widerstand 3042 ist zwischen Knoten 3002 und einer Gleichtaktspannung verbunden, um eine Gleichtaktsspannung an den zugehörigen Eingang des Detektors zu liefern. Der Widerstand 3046 ist zwischen Knoten 3004 und Knoten 3048 mit der Gleichtaktspannung verbunden, um eine Gleichtaktspannung an den anderen Eingang des Detektors zu liefern. Die Knoten 3006 und 3008 sind mit den Gates der Transistoren 3050 bzw. 3052 verbunden. Der Transistor 3050 ist zwischen Knoten 3018 und 3054 geschaltet. Der Drain/Source-Pfad des Transistors 3052 ist zwischen Knoten 3022 und Knoten 3054 geschaltet. Der Drain/Source-Pfad des Transistors 3056 ist zwischen Knoten 3054 und Knoten 3058 geschaltet. Das Gate des Transistors 3056 ist mit dem NCAS-Signalknoten verbunden. Die Drain/Source-Pfade der Transistoren 3060 und 3062 sind parallel zwischen Knoten 3058 und Erde geschaltet. Das Gate des Transistors 3060 ist mit dem NBGT1-Signalknoten verbunden. Das Gate des Transistors 3062 ist mit dem NBGT2-Knoten verbunden. Dies ist ein Differentialverstärker mit gemeinsamer Quelle.
  • Der Stufe-Zwei-Verstärker aus 30 verwendet einen Kaskaden-Differentialverstärker 3000, um Gegentaktsignale zu verstärken und um Gleichtakt-Interferenzen/Intermodulationen zu unterdrücken. Darüber hinaus wird Gleichtakt-Vorwärtskopplung verwendet, um eine Gleichtaktverstärkung zu unterdrücken, und zwar speziell bei hohen Frequenzen. Durch Widerstände 3030, 3038 und Kondensatoren 3032, 3036 wird die Gleichtakt-Interferenzleckage um mehr als 10 dB geschwächt. Wie vorstehend erläutert, wird die Eingangsspannung auf einen vorbestimmten Wert eingestellt, und zwar abhängig von der Gleichtakt-Ausgangsspannung am Knoten 2988 in dem Stufe-Eins-Verstärker, der mit jeder Seite in Beziehung steht. Es soll verstanden werden, dass es zwei Schaltungen gibt, die ähnlich der aus 29 sind, und zwar eine für jede Seite des Detektoreingangs an den Knoten 3006 und 3008. Dieser wird so vorgespannt, dass der Strom durch jeden der Transistoren 3050 und 3052 gleich ist und einen eingestellten Wert hat, so dass die Spannungen an den Knoten 3018 und 3022 den gleichen Wert haben. Da diese durch Kondensatoren 3026 und 3028 kapazitiv mit dem Detektor gekoppelt sind, wird keine Spannung durchgelassen. Wenn die modulierte Spannung, d. h. das RF-Signal, infolge der Eingabe einer logischen ”1” durchgelassen wird, liegt an den beiden Eingängen 3006 und 3008 der RF-Wert von 700 MHz an. Dadurch werden dann die Knoten 3022 und 3018 moduliert. Dieser wird durch die Kondensatoren 3026 und 3028 zum Detektor durchgelassen. Die Gleichtaktspannung für den Detektor wird mit den Widerständen 3130 an den Ausgängen eingestellt.
  • Es wird nun auf 31 Bezug genommen, wobei die Ausgangsknoten 3044 und 3048 des Stufe-Zwei-Verstärkers aus 30 an den Knoten 3102 bzw. 3104 eine Eingabe zur Detektorschaltung liefern. Das Eingangssignal wird durch die Kondensatoren 3106 und 3108 zu den Gates der Transistoren 3110 bzw. 3112 geleitet. Die Drain/Source-Pfade der Transistoren 3112 und 3110 sind zwischen Knoten 3114 und Knoten 3116 geschaltet. Eine Stromquelle ISG 3118 ist zwischen Knoten 3116 und Erde geschaltet. Der Source/Drain-Pfad eines Transistors 3120 ist zwischen VDD und Knoten 3114 geschaltet. Das Gate des Transistors 3120 ist außerdem an Knoten 3114 mit dessen Drain verbunden. Der Source/Drain-Pfad eines Transistors 3122 ist zwischen VDD und Knoten 3124 geschaltet. Das Gate des Transistors 3122 ist ebenfalls mit dem Knoten 3114 und mit dem Gate des Transistors 3120 verbunden. Der Knoten 3124 beinhaltet den Detektorausgangsknoten. Der Drain/Source-Pfad eines Transistors 3126 ist zwischen Knoten 3124 und 3116 geschaltet. Das Gate des Transistors 3126 ist geschaltet, um einen Grenzwertstrom am Knoten 3128 zu empfangen. Ein Strom, der von der Band lückenspannung abgeleitet wird, wird einem Widerstand 3130 zugeführt, der zwischen Knoten 3128 und Knoten 3132 angeschlossen ist. Der Drain/Source-Pfad des Transistors 3134 ist zwischen Knoten 3132 und Erde geschaltet, und das Gate des Transistors 3134 ist mit Knoten 3132 verbunden.
  • Bei Betrieb ist der Detektor aus 31 ein Vollwellendetektor. Dessen Funktion kann unter Bezugnahme auf die Wellenformen in 31a und 31b gesehen werden. Erstens, die Kondensatoren 3106 und 3108 entsprechen den Kondensatoren 3026 und 3028 in 30. Die Gleichtakt-Vorspannungsschaltungen, die mit den Widerständen 3142 und 3146 in Beziehung stehen, sind nicht gezeigt, es soll aber verstanden werden, dass den Gates der Transistoren 3112 und 3126 eine Gleichtakt-Vorspannung zugeführt wird. Daher liegen VIN+ und VIN– an einer Gleichtaktspannung an, wenn kein Signal vorhanden ist. Wenn ein Signal vorhanden ist, dann werden diese moduliert. Es gibt daher einen Strom, der durch die Transistoren 3110 und 3112 strömt und im Nicht-Signal-Modus im Knoten 3116 summiert wird. Wenn das modulierte Signal empfangen wird, dann steigt der Strom durch einen Transistor 3112 oder 3110 an, wie durch eine Kante 3140 in 31b gesehen werden kann. Der Strom ist das Ergebnis des ansteigenden Bereichs der Vorzeichenwelle bei Punkt 3141, der mit Transistor 3110 in Beziehung steht. Daher leitet der Transistor 3110 Strom. Dieser Strom bewirkt, dass die Spannung am Knoten 3116 ansteigt. Wenn sie über die Grenzwertspannung am Knoten 3128 minus 1 Vt ansteigt, dann wird der Knoten 3124 auf high gezogen, d. h. die Detektorausgabe zeigt das Vorhandensein einer logischen ”1” an. Dies führt dazu, dass der Ausgang des Detektors am Punkt 3141 auf high geht. Die Transistoren 3112 und 3110 sind relativ kleine Transistoren, so dass sie sehr schnell sind. Es ist daher möglich, dass der Detektor auf die Kante der ersten Vorzeichenwelle des empfangenen RF-Signals getriggert wird. Wenn daher der Eingang auf eine logische ”1” geht und das Oszillatorsignal zum Sender geleitet wird, dann wird es über den kapazitiven Kuppler und über die galvanisch isolierte Barriere geleitet, und wenn das Signal bei Punkt 3141 über den Grenzwert steigt, dann wird der Detektor getriggert. Wenn es auf ähnliche Weise an einem Punkt 3148 unter dem Grenzwert sinkt, dann fällt der Detektor. Der Grund ist die Tatsache, dass an einer Seite des Detektors eine Vollwellen-Gleichrichter-Konfiguration und sehr schnelle Transitionen vorliegen. Es sei ferner angemerkt, dass der Grenzwert 3128 mit einem programmierbaren resistiven Element 3130 variiert werden kann, so dass verschiedene Grenzwerte verwendet werden können.
  • Für den Fachmann, der diese Offenbarung gelesen hat, ist offensichtlich, dass die kapazitive Isolationsschaltung eine begrenzte Kreuzkupplung bewirkt und einen Empfänger mit verbesserter Datenerfassung aufweist. Es soll verstanden werden, dass die Zeichnungen und die detaillierte Beschreibung darstellend zu verstehen sind, statt in einer beschränkenden Art und Weise, und dass sie nicht dazu gedacht sind, auf die bestimmten Formen und offenbarten Beispiele beschränkt zu werden. Im Gegenteil, die vorliegende Erfindung umfasst weitere Modifikationen, Veränderungen, Neuanordnungen, Ersetzungen, Alternativen und Ausführungsbeispiele, die für den Fachmann offensichtlich sind, ohne vom Grundgedanken und vom Schutzbereich abzuweichen, der durch die nachfolgenden Ansprüche definiert ist. Es ist beabsichtigt, dass die nachfolgenden Ansprüche so interpretiert werden sollen, dass all diese weiteren Modifikationen, Veränderungen, Neuanordnungen, Ersetzungen, Alternativen und Ausführungsbeispiele umfasst sind.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 7421028 [0001]
    • - US 7447492 [0001]
    • - US 7376212 [0001]
    • - US 7460604 [0001]

Claims (15)

  1. Integrierte Schaltung mit Spannungsisolationseigenschaften, die aufweist: eine Mehrzahl von Kommunikationskanälen zum Senden/Empfangen von Daten von der integrierten Schaltung, wobei jeder der Kommunikationskanäle eine kapazitive Isolationsschaltung aufweist, die in konduktiven Schichten der integrierten Schaltung vorgesehen ist, um eine Hochspannungsisolationsverbindung zur Verfügung zu stellen, wobei die kapazitive Isolationsschaltung einen ersten Bereich eines Hochspannungsisolationssignals über eine erste Gruppe von Kondensatoren einer ersten Verbindung und einer zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt sowie einen zweiten Bereich des Hochspannungsisolationssignals über eine zweite Gruppe von Kondensatoren der ersten Verbindung und der zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt; einen Differentialempfänger an einem Ende von jedem der Mehrzahl von Kommunikationskanälen, um die Daten auf der ersten Verbindung und der zweiten Verbindung zu empfangen; einen Differentialsender an dem anderen Ende von jedem der Mehrzahl von Kommunikationskanälen, um die Daten auf der ersten Verbindung mit einer ausgewählten Phase einer ersten Phase und einer zweiten Phase zu senden und um die Daten auf der zweiten Verbindung mit der ausgewählten Phase der ersten Phase und der zweiten Phase zu senden, wobei die zweite Phase bezüglich der ersten Phase um 180 Grad phasenverschoben ist; wobei jeder der Differentialsender die Auswahl der ersten Phase und der zweiten Phase auf jeder von der ersten Verbindung und der zweiten Verbindung so steuert, dass nur die erste Phase oder die zweite Phase auf einen ausgewählten Kommunikationskanal von benachbarten Kommunikationskanälen kreuzgekoppelt wird.
  2. Integrierte Schaltung nach Anspruch 1, außerdem mit einer Mehrzahl von Erde-Leitungen, die zwischen jedem Paar von benachbarten Kommunikationskanälen angeordnet sind, wobei die Erde-Leitungen eine Kreuzkopplung zwischen den benachbarten Kommunikationskanälen verhindern.
  3. Integrierte Schaltung nach Anspruch 1, bei der die erste Verbindung ein erstes Paar Kondensatoren aufweist, die zwischen zwei separaten, galvanisch isolierten Bereichen in Serie verbunden sind, und die zweite Verbindung ein zweites Paar Kondensatoren aufweist, die zwischen den beiden separaten, galvanisch isolierten Bereichen in Serie verbunden sind.
  4. Integrierte Schaltung nach Anspruch 3, bei der jeder Kondensator paarweise mit einem Widerstand gekoppelt ist, wobei die Kombination aus Kondensator und Widerstand ein Hochpassfilter bildet, um unerwünschte Signale, die durch Transienten erzeugt werden, unter einer vorbestimmten Eckfrequenz herauszufiltern.
  5. Integrierte Schaltung nach Anspruch 3, bei der jede der ersten Verbindung und der zweiten Verbindung außerdem einen Bond-Draht aufweist, um das Paar Kondensatoren der ersten Verbindung und der zweiten Verbindung miteinander zu verbinden, wobei der Bond-Draht direkt mit einer Platte von jedem Kondensator verbunden ist.
  6. Integrierte Schaltung nach Anspruch 3, bei der jede der ersten Verbindung und der zweiten Verbindung außerdem aufweist: einen Bond-Draht, um das Paar Kondensatoren der ersten Verbindung und der zweiten Verbindung miteinander zu verbinden; eine Metallschichtverbindung, die direkt mit dem Bond-Draht verbunden ist; und eine Mehrzahl von konduktiven Durchgängen, um die Metallschichtverbindung mit einer Platte des Kondensators zu verbinden.
  7. Integrierte Schaltung mit Spannungsisolationseigenschaften, die aufweist: eine Mehrzahl von Kommunikationskanälen zum Senden/Empfangen von Daten von der integrierten Schaltung, wobei jeder der Kommunikationskanäle eine kapazitive Isolationsschaltung aufweist, die in konduktiven Schichten der integrierten Schaltung vorgesehen ist, um eine Hochspannungsisolationsverbindung zur Verfügung zu stellen, wobei die kapazitive Isolationsschaltung einen ersten Bereich eines Hochspannungsisolationssignals über eine erste Gruppe von Kondensatoren einer ersten Verbindung und einer zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt sowie einen zweiten Bereich des Hochspannungsisolationssignals über eine zweite Gruppe von Kondensatoren der ersten Verbindung und der zweiten Verbindung in der kapazitiven Isolationsschaltung verteilt; einen Differentialempfänger an jedem der Mehrzahl von Kommunikationskanälen, um die Daten auf der ersten Verbindung und der zweiten Verbindung zu empfangen; einen Differentialsender an jedem der Mehrzahl von Kommunikationskanälen, um die Daten auf der ersten Verbindung mit einer ersten Phase zu senden und um die Daten auf der zweiten Verbindung mit einer zweiten Phase zu senden, wobei die zweite Phase bezüglich der ersten Phase um 180° phasenverschoben ist; und eine Mehrzahl von Erde-Leitungen, die zwischen jedem Paar von benachbarten Kommunikationskanälen angeordnet sind, wobei die Erde-Leitungen eine Kreuzkopplung zwischen den benachbarten Kommunikationskanälen verhindert.
  8. Integrierte Schaltung nach Anspruch 7, bei der die erste Verbindung ein erstes Paar Kondensatoren aufweist, die zwischen zwei separaten, galvanisch isolierten Bereichen in Serie verbunden sind, und die zweite Verbindung ein zweites Paar Kondensatoren aufweist, die zwischen den beiden separaten galvanisch isolierten Abschnitten in Serie verbunden sind.
  9. Integrierte Schaltung nach Anspruch 8, bei der jede der ersten Verbindung und der zweiten Verbindung außerdem aufweist: einen Bond-Draht, um das Paar von Kondensatoren der ersten Verbindung und der zweiten Verbindung miteinander zu verbinden; eine Metallschichtverbindung, die direkt mit dem Bond-Draht verbunden ist; und eine Mehrzahl von konduktiven Durchgängen, um die Metallschichtverbindung mit einer Platte des Kondensators zu verbinden.
  10. Integrierte Schaltung nach Anspruch 7, außerdem mit einem Schalter für jeden der Differentialempfänger, um den Differentialempfänger selektiv mit einem ausgewählten der Mehrzahl von Kommunikationskanälen zu verbinden.
  11. Integrierte Schaltung nach Anspruch 7, bei der während eines Empfangsmodus der Differentialsender deaktiviert und der Differentialempfänger aktiviert ist und während eines Sendemodus der Differentialsender aktiviert und der Differentialempfänger deaktiviert ist.
  12. Integrierte Schaltung mit Spannungsisolationseigenschaften, die aufweist: eine Empfangsseite und eine Sendeseite der integrierten Schaltung, jede mit isolierten Erde-Verbindungen in der integrierten Schaltung; einen RF-Signalgenerator zum Erzeugen eines Steuersignals, das an der Empfangsseite anliegt; eine Mehrzahl von Datenkanälen, wobei jeder Datenkanal aufweist: einen Differentialsender. an der Sendeseite und einen Differentialempfänger an der Empfangsseite, einen ersten und zweiten Differentialsenderkanal, durch die ein RF-Differentialsignal vom Ausgang des Differentialsenders zum Eingang des Differentialempfängers gekoppelt wird, und zwar mit einer Phasendifferenz von 180° zwischen jedem von dem zugehörigen ersten und zweiten Differentialsenderkanal, und einen Datentreiber, der an der Empfangsseite angeordnet ist, um ein Datensignal zu empfangen und um das RF-Steuersignal damit zu modulieren, um in den zugehörigen Empfänger eingegeben zu werden; wobei, für benachbarte Datenkanäle, der nächstgelegene von dem zugehörigen ersten und zweiten Differentialsenderkanal zwischen benachbarten Datenkanälen an der gleichen Differentialphase des zugehörigen Differentialsenders und Differentialempfängers angeordnet ist.
  13. Integrierte Schaltung nach Anspruch 12, bei der jeder von dem ersten und zweiten Differentialsenderkanal mindestens einen einzelnen Serienkondensator aufweist, wobei ein Bond-Draht zwischen der Empfangsseite und der Sendeseite der integrierten Schaltung angeordnet ist.
  14. Integrierte Schaltung nach Anspruch 13, bei der der erste und der zweite Differentialsenderkanal jeweils zwei Kondensatoren aufweist, einen an der Empfangsseite und einen an der Sendeseite der integrierten Schaltung, wobei ein Bond-Draht zwischen oberen Platten der beiden Kondensatoren angeordnet ist und wobei untere Platten der beiden Kondensatoren mit der jeweiligen Empfangsseite und Sendeseite der integrierten Schaltung gekoppelt sind.
  15. Integrierte Schaltung nach Anspruch 12, außerdem mit einem Dummy-Sendekanal, der zwischen benachbarten Datenkanälen angeordnet ist und einen Bond-Draht umfasst, der zwischen der Empfangsseite und der Sendeseite der integrierten Schaltung angeordnet und mit der zugehörigen Erde an jeder Seite davon verbunden ist.
DE201010013266 2009-03-30 2010-03-29 Kapazitive Isolationsschaltung Withdrawn DE102010013266A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/414,379 US8198951B2 (en) 2004-06-03 2009-03-30 Capacitive isolation circuitry
US12/414,379 2009-03-30

Publications (1)

Publication Number Publication Date
DE102010013266A1 true DE102010013266A1 (de) 2010-10-28

Family

ID=42779821

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201010013266 Withdrawn DE102010013266A1 (de) 2009-03-30 2010-03-29 Kapazitive Isolationsschaltung

Country Status (3)

Country Link
US (1) US8198951B2 (de)
CN (1) CN101877683B (de)
DE (1) DE102010013266A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205645A1 (de) * 2012-04-05 2013-10-10 Bayerische Motoren Werke Aktiengesellschaft Übertragen von Daten über eine differentielle Datenleitung, insbesondere im Rahmen einer Fahrzeugkommunikation
US11146341B1 (en) 2020-09-29 2021-10-12 Infineon Technologies Ag Capacitive data transmission over a galvanic isolation
US11706056B2 (en) 2021-03-22 2023-07-18 Infineon Technologies Ag Capacitive data transmission over a galvanic isolation

Families Citing this family (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009522902A (ja) * 2006-01-03 2009-06-11 エヌエックスピー ビー ヴィ シリアルデータ通信システムおよび方法
US7818890B2 (en) * 2006-11-27 2010-10-26 Nxp B.V. Magnetic field sensor circuit
ITTO20070325A1 (it) * 2007-05-11 2008-11-12 St Microelectronics Srl Isolatore galvanico integrato utilizzante trasmissione wireless
US20100285271A1 (en) 2007-09-28 2010-11-11 Davis Robert C Carbon nanotube assembly
US7877123B2 (en) * 2007-09-28 2011-01-25 Motorola Mobility, Inc. Method and apparatus for RF signal transmission in a slider phone
US8247971B1 (en) 2009-03-19 2012-08-21 Moxtek, Inc. Resistively heated small planar filament
US8432182B2 (en) 2009-03-30 2013-04-30 Analog Devices, Inc. USB isolator with advanced control features
EP2278714B1 (de) * 2009-07-02 2015-09-16 Nxp B.V. Leistungsstufe
US8478332B2 (en) * 2009-07-31 2013-07-02 Stmicroelectronics, S.R.L. Receiver for signal communication system with disturbance rejection circuit
JP5585366B2 (ja) * 2009-10-22 2014-09-10 セイコーエプソン株式会社 集積回路装置及び電子機器
US7983394B2 (en) 2009-12-17 2011-07-19 Moxtek, Inc. Multiple wavelength X-ray source
US8526574B2 (en) 2010-09-24 2013-09-03 Moxtek, Inc. Capacitor AC power coupling across high DC voltage differential
US8995621B2 (en) 2010-09-24 2015-03-31 Moxtek, Inc. Compact X-ray source
US8451032B2 (en) 2010-12-22 2013-05-28 Silicon Laboratories Inc. Capacitive isolator with schmitt trigger
US8804910B1 (en) 2011-01-24 2014-08-12 Moxtek, Inc. Reduced power consumption X-ray source
TWI463639B (zh) * 2011-01-28 2014-12-01 Xintec Inc 電容耦合器封裝結構
US8750458B1 (en) 2011-02-17 2014-06-10 Moxtek, Inc. Cold electron number amplifier
JP5234374B2 (ja) * 2011-03-02 2013-07-10 日本電気株式会社 差動信号伝送回路、ディスクアレイコントローラ及び差動信号伝送ケーブル
US8792619B2 (en) 2011-03-30 2014-07-29 Moxtek, Inc. X-ray tube with semiconductor coating
JP5930025B2 (ja) * 2011-05-25 2016-06-08 ザ シラナ グループ プロプライエタリー リミテッドＴｈｅ Ｓｉｌａｎｎａ Ｇｒｏｕｐ Ｐｔｙ Ｌｔｄ Ｕｓｂ２．０高速モードを有するｕｓｂアイソレータ集積回路および自動速度検出
US8643138B2 (en) 2011-06-30 2014-02-04 Silicon Laboratories Inc. High breakdown voltage integrated circuit isolation structure
US8558344B2 (en) 2011-09-06 2013-10-15 Analog Devices, Inc. Small size and fully integrated power converter with magnetics on chip
US8693554B2 (en) * 2011-09-12 2014-04-08 Nxp B.V. Capacitive communication circuit and method therefor
US8497700B2 (en) * 2011-10-21 2013-07-30 Samsung Electro-Mechanics Systems and methods for propagating digital data across an isolation barrier
US8817950B2 (en) 2011-12-22 2014-08-26 Moxtek, Inc. X-ray tube to power supply connector
US8761344B2 (en) 2011-12-29 2014-06-24 Moxtek, Inc. Small x-ray tube with electron beam control optics
US8502584B1 (en) 2012-03-30 2013-08-06 Silicon Laboratories Inc Capacitive isolation receiver circuitry
US8644365B2 (en) 2012-03-30 2014-02-04 Silicon Laboratories Inc. Providing voltage isolation on a single semiconductor die
US9742391B2 (en) 2012-04-18 2017-08-22 The Silanna Group Pty Ltd Single-chip multi-domain galvanic isolation device and method
US8818265B2 (en) * 2012-04-24 2014-08-26 Nxp B.V. Interface for communication between voltage domains
US8571093B1 (en) * 2012-04-24 2013-10-29 Nxp B.V. Communication interface for galvanic isolation
US8787502B2 (en) 2012-04-24 2014-07-22 Nxp B.V. Capacitive isolated voltage domains
US8867592B2 (en) 2012-05-09 2014-10-21 Nxp B.V. Capacitive isolated voltage domains
US9007141B2 (en) 2012-05-23 2015-04-14 Nxp B.V. Interface for communication between voltage domains
DE102012107818A1 (de) * 2012-08-24 2014-03-13 Endress + Hauser Flowtec Ag Schaltung zur Signalübertragung und zur galvanischen Trennung
CN102955151B (zh) * 2012-10-09 2015-06-03 中国人民解放军63892部队 自适应交叉极化有源干扰方法及装置
US9606567B2 (en) * 2012-10-10 2017-03-28 Nxp Usa, Inc. Method and apparatus for providing electrical isolation
TWI496414B (zh) * 2012-11-16 2015-08-11 C Media Electronics Inc 用於非平衡訊號的共模雜訊消除電路
US8680690B1 (en) * 2012-12-07 2014-03-25 Nxp B.V. Bond wire arrangement for efficient signal transmission
US8786393B1 (en) 2013-02-05 2014-07-22 Analog Devices, Inc. Step up or step down micro-transformer with tight magnetic coupling
US8988142B2 (en) * 2013-03-10 2015-03-24 Microchip Technology Incorporated Integrated high voltage isolation using low value capacitors
US9293997B2 (en) 2013-03-14 2016-03-22 Analog Devices Global Isolated error amplifier for isolated power supplies
US9467060B2 (en) * 2013-04-03 2016-10-11 Nxp B.V. Capacitive level shifter devices, methods and systems
US9118392B2 (en) 2013-04-16 2015-08-25 Silicon Laboratories Inc. Isolated serializer-deserializer
US9173623B2 (en) 2013-04-19 2015-11-03 Samuel Soonho Lee X-ray tube and receiver inside mouth
US9496926B2 (en) * 2013-05-24 2016-11-15 Texas Instruments Incorporated Galvanic isolator
US8896377B1 (en) 2013-05-29 2014-11-25 Nxp B.V. Apparatus for common mode suppression
WO2015075497A1 (en) * 2013-11-22 2015-05-28 Freescale Semiconductor, Inc. Method and apparatus for controlling an igbt device
TWI591974B (zh) 2014-03-13 2017-07-11 瑞昱半導體股份有限公司 乙太網路系統與共模訊號消除方法
CN106415547B (zh) * 2014-03-31 2020-03-20 瑞典爱立信有限公司 开关模式电源输出滤波器配置
US10536309B2 (en) 2014-09-15 2020-01-14 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US10270630B2 (en) * 2014-09-15 2019-04-23 Analog Devices, Inc. Demodulation of on-off-key modulated signals in signal isolator systems
US9660848B2 (en) * 2014-09-15 2017-05-23 Analog Devices Global Methods and structures to generate on/off keyed carrier signals for signal isolators
US9998301B2 (en) 2014-11-03 2018-06-12 Analog Devices, Inc. Signal isolator system with protection for common mode transients
WO2017113294A1 (en) * 2015-12-31 2017-07-06 Texas Instruments Incorporated Multi-channel mcm with test circuitry for inter-die bond wire checking
US9851770B1 (en) * 2017-01-08 2017-12-26 ANEWCOM, Inc. Network devices with multi-level electrical isolation
US10447202B2 (en) * 2017-02-08 2019-10-15 Texas Instruments Incorporated Apparatus for communication across a capacitively coupled channel
US10488456B2 (en) * 2017-05-31 2019-11-26 Silicon Laboratories Inc. Test interface with access across isolation barrier
US10943855B2 (en) 2017-08-23 2021-03-09 Semiconductor Components Industries, Llc Electronic device packaging with galvanic isolation
US10554456B2 (en) 2017-08-23 2020-02-04 Semiconductor Components Industries, Llc Circuits and methods for bi-directional data communication over isolation channels
CN107437895B (zh) * 2017-08-30 2024-05-03 苏州纳芯微电子股份有限公司 一种隔离电源芯片及其实现方法
US10816597B2 (en) 2017-12-08 2020-10-27 Silicon Laboratories Inc. Single pin test interface for pin limited systems
US11233482B2 (en) 2019-07-31 2022-01-25 Skyworks Solutions, Inc. Receiver front end for digital isolators
US10840861B1 (en) 2019-07-31 2020-11-17 Silicon Laboratories Inc. Receiver intermediate variable gain stage for isolator products
US10840960B1 (en) 2019-07-31 2020-11-17 Silicon Laboratories Inc. Demodulator/detector for digital isolators
US10942217B2 (en) 2019-07-31 2021-03-09 Silicon Laboratories Inc. Calibration of digital isolators
US11533027B2 (en) * 2019-10-18 2022-12-20 Analog Devices, Inc. Low power receiver circuit for isolated data communications
DE102020100659B4 (de) * 2020-01-14 2022-02-24 Daniel Soppa Kommunikationsvorrichtung, Kommunikationssystem sowie Verfahren zum Übertragen von Informationen
CN111490773B (zh) * 2020-05-20 2021-02-19 苏州纳芯微电子股份有限公司 用于数字隔离器的共模瞬态抑制保护电路
CN111521855B (zh) * 2020-07-06 2020-10-13 浙江航芯源集成电路科技有限公司 一种抗干扰数字隔离器
US11750231B2 (en) 2020-09-30 2023-09-05 Skyworks Solutions, Inc. Peak and gain calibration of a receiver in an isolation product
US11539559B2 (en) 2020-10-08 2022-12-27 Skyworks Solutions, Inc. Demodulator for an isolation communication channel for dual communication
US11575305B2 (en) * 2020-10-08 2023-02-07 Skyworks Solutions, Inc. Interface for passing control information over an isolation channel
US11888658B2 (en) 2020-10-08 2024-01-30 Skyworks Solutions, Inc. Transmitter for dual communication over an isolation channel
US11689174B2 (en) 2021-06-01 2023-06-27 Skyworks Solutions, Inc. Isolation communications channel using direct demodulation and data-edge encoding
US11706057B2 (en) 2021-06-18 2023-07-18 Nunami Inc. Devices, systems, and methods for serial communication over a galvanically isolated channel
KR20230013804A (ko) * 2021-07-20 2023-01-27 에스케이하이닉스 주식회사 내부 전송경로를 포함하는 반도체 장치 및 이를 사용하는 적층 반도체 장치
US20240170476A1 (en) * 2022-11-18 2024-05-23 Wellang Co., Ltd. Integrated circuit providing galvanic isolation and device including the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers

Family Cites Families (158)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3058078A (en) 1956-02-21 1962-10-09 Siegfried R Hoh Low capacitance transformer
US3537022A (en) 1968-01-10 1970-10-27 Hewlett Packard Co Signal translating circuit
US3713148A (en) * 1970-05-21 1973-01-23 Communications Services Corp I Transponder apparatus and system
JPS5119739B1 (de) 1970-11-06 1976-06-19
US3714540A (en) * 1970-11-10 1973-01-30 Oxy Metal Finishing Corp Isolation and transforming circuit
US3859624A (en) * 1972-09-05 1975-01-07 Thomas A Kriofsky Inductively coupled transmitter-responder arrangement
US3798608A (en) * 1972-12-15 1974-03-19 Johnson Service Co Digital signal transmission apparatus
US4027152A (en) * 1975-11-28 1977-05-31 Hewlett-Packard Company Apparatus and method for transmitting binary-coded information
US4024452A (en) * 1976-03-10 1977-05-17 Bell Telephone Laboratories, Incorporated Integrated solid state isolator circuit
US4118603A (en) 1977-05-31 1978-10-03 Noramco, Inc. DC signaling circuit for use in conjunction with isolation transformers
US4227045A (en) 1978-06-28 1980-10-07 Honeywell Inc. Data processing protocol system
US4425647A (en) * 1979-07-12 1984-01-10 Zenith Radio Corporation IR Remote control system
US4302807A (en) 1980-08-04 1981-11-24 Burroughs Corporation Controlled current base drive circuit
US4547961A (en) 1980-11-14 1985-10-22 Analog Devices, Incorporated Method of manufacture of miniaturized transformer
DE3103884A1 (de) * 1981-02-05 1982-09-02 Robert Bosch Gmbh, 7000 Stuttgart Fernwirksystem zum selektiven ansteuern von verbrauchern
US4538136A (en) * 1981-03-30 1985-08-27 Amtel Systems Corporation Power line communication system utilizing a local oscillator
DE3121087C2 (de) * 1981-05-27 1983-12-01 Blaupunkt-Werke Gmbh, 3200 Hildesheim UKW-Sender
US4523128A (en) * 1982-12-10 1985-06-11 Honeywell Inc. Remote control of dimmable electronic gas discharge lamp ballasts
US4536715A (en) * 1983-12-05 1985-08-20 At&T Bell Laboratories Linear dual detector opto-isolator circuit
US4650981A (en) * 1984-01-26 1987-03-17 Foletta Wayne S Credit card with active electronics
DE3430625A1 (de) * 1984-08-20 1986-02-27 Siemens AG, 1000 Berlin und 8000 München Einrichtung fuer die kernspin-tomographie
US4818855A (en) * 1985-01-11 1989-04-04 Indala Corporation Identification system
US4675579A (en) * 1985-03-18 1987-06-23 General Electric Company Coupling of carrier signal from power line
GB2173956B (en) 1985-03-29 1989-01-05 Plessey Co Plc Improvements relating to electric transformers
US4703283A (en) 1986-02-24 1987-10-27 Howard Samuels Isolation amplifier with T-type modulator
US4780795A (en) 1986-04-28 1988-10-25 Burr-Brown Corporation Packages for hybrid integrated circuit high voltage isolation amplifiers and method of manufacture
US4835486A (en) * 1986-04-28 1989-05-30 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US4748419A (en) * 1986-04-28 1988-05-31 Burr-Brown Corporation Isolation amplifier with precise timing of signals coupled across isolation barrier
US4785345A (en) 1986-05-08 1988-11-15 American Telephone And Telegraph Co., At&T Bell Labs. Integrated transformer structure with primary winding in substrate
JPS6324712A (ja) * 1986-07-17 1988-02-02 Toshiba Corp Ｍｏｓ型半導体回路
US4791326A (en) 1987-01-22 1988-12-13 Intel Corporation Current controlled solid state switch
US4825450A (en) * 1987-03-12 1989-04-25 The Boeing Company Binary data communication system
US4924210A (en) * 1987-03-17 1990-05-08 Omron Tateisi Electronics Company Method of controlling communication in an ID system
JPH0824668B2 (ja) 1987-09-14 1996-03-13 オリンパス光学工業株式会社 電子内視鏡装置
US4885582A (en) 1987-09-28 1989-12-05 The Grass Valley Group, Inc. "Simple code" encoder/decoder
US4959631A (en) 1987-09-29 1990-09-25 Kabushiki Kaisha Toshiba Planar inductor
JPH01116281A (ja) * 1987-10-29 1989-05-09 Aisin Seiki Co Ltd 点火装置
US4859877A (en) * 1988-01-04 1989-08-22 Gte Laboratories Incorporated Bidirectional digital signal transmission system
US4931867A (en) * 1988-03-01 1990-06-05 Olympus Optical Co., Ltd. Electronic endoscope apparatus having an isolation circuit for isolating a patient circuit from a secondary circuit
US4817865A (en) * 1988-03-17 1989-04-04 Racal Data Communications Inc. Ventilation system for modular electronic housing
KR0138266B1 (ko) * 1988-06-17 1998-06-15 제임스 씨. 워 전력제어시스템의 장치간에 절연을 제공하고 그 절연수단을 통해 전력 및 데이타를 전송하기 위한 회로
US5041780A (en) * 1988-09-13 1991-08-20 California Institute Of Technology Integrable current sensors
CA1331214C (en) * 1989-01-05 1994-08-02 Kun-Ming Lee Interfacing control circuit with active circuit charge or discharge
US4937468A (en) * 1989-01-09 1990-06-26 Sundstrand Corporation Isolation circuit for pulse waveforms
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5057968A (en) 1989-10-16 1991-10-15 Lockheed Corporation Cooling system for electronic modules
US5396394A (en) * 1990-02-06 1995-03-07 International Business Machines Corp. ISDN device line protection circuit
US5448469A (en) 1990-02-15 1995-09-05 Deutsche Thomson-Brandt Gmbh Switch mode power supply with output feedback isolation
US5418933A (en) * 1990-02-20 1995-05-23 Sharp Kabushiki Kaisha Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit
FR2662320B1 (fr) * 1990-05-18 1994-05-13 Cemagref Dispositif de liaison sans contact pour relier des troncons de bus serie.
US5168863A (en) 1990-08-27 1992-12-08 Medical Concepts, Inc. Sterile endoscopic system
JPH04172711A (ja) 1990-11-06 1992-06-19 Mitsubishi Electric Corp 半導体遅延回路
US5128729A (en) * 1990-11-13 1992-07-07 Motorola, Inc. Complex opto-isolator with improved stand-off voltage stability
US5102040A (en) * 1991-03-28 1992-04-07 At&T Bell Laboratories Method and apparatus for fan control to achieve enhanced cooling
US5204551A (en) * 1991-07-01 1993-04-20 Motorola, Inc. Method and apparatus for high power pulse modulation
FR2679670B1 (fr) 1991-07-23 1993-10-29 Dan Serbanescu Systeme de communication bilaterale sans contacts pour les cartes de credit a microprocesseur.
US5142432A (en) * 1991-10-21 1992-08-25 General Motors Corporation Fault detection apparatus for a transformer isolated transistor drive circuit for a power device
JPH05207075A (ja) * 1992-01-24 1993-08-13 Hitachi Ltd ディジタル通信システム
CN1027564C (zh) * 1992-05-16 1995-02-01 丘雪明 电容耦合的隔离式放大器
JP3141562B2 (ja) 1992-05-27 2001-03-05 富士電機株式会社 薄膜トランス装置
US5369666A (en) 1992-06-09 1994-11-29 Rockwell International Corporation Modem with digital isolation
US5270882A (en) 1992-07-15 1993-12-14 International Business Machines Corporation Low-voltage, low-power amplifier for magnetoresistive sensor
WO1994002992A1 (en) * 1992-07-16 1994-02-03 The Nippon Signal Co., Ltd. Fail-safe logical operation circuit using electromagnetic coupling
US5404545A (en) * 1992-07-29 1995-04-04 Hewlett-Packard Company Interface isolation and selection circuit for a local area network
JPH06104936A (ja) * 1992-09-18 1994-04-15 Hitachi Ltd 信号伝送方法と信号伝送回路
US5588021A (en) 1992-09-25 1996-12-24 Light & Sound Design Limited Repeater for use in a control network
US5444600A (en) 1992-12-03 1995-08-22 Linear Technology Corporation Lead frame capacitor and capacitively-coupled isolator circuit using the same
US5384808A (en) * 1992-12-31 1995-01-24 Apple Computer, Inc. Method and apparatus for transmitting NRZ data signals across an isolation barrier disposed in an interface between adjacent devices on a bus
US5469098A (en) 1993-03-29 1995-11-21 Exide Electronics Corporation Isolated gate drive
JP3026474B2 (ja) 1993-04-07 2000-03-27 株式会社東芝 半導体集積回路
US5615229A (en) 1993-07-02 1997-03-25 Phonic Ear, Incorporated Short range inductively coupled communication system employing time variant modulation
US5568516A (en) * 1993-07-02 1996-10-22 Phonic Ear Incorporated Very low power cordless headset system
US5533054A (en) * 1993-07-09 1996-07-02 Technitrol, Inc. Multi-level data transmitter
US5555421A (en) 1993-11-23 1996-09-10 Kistler Instrument Company Bidirectional interface for interconnecting two devices and the interface having first optical isolator and second optical isolator being powered by first and second device ports
US5654984A (en) 1993-12-03 1997-08-05 Silicon Systems, Inc. Signal modulation across capacitors
US5467607A (en) 1994-02-22 1995-11-21 At&T Corp. Air conditioning control system
JP3213156B2 (ja) * 1994-03-15 2001-10-02 富士通株式会社 電子機器
JPH07335914A (ja) * 1994-06-10 1995-12-22 Sony Corp 光学装置
US5627488A (en) * 1994-06-23 1997-05-06 Kabushiki Kaisha Toshiba Delay circuit, oscillation circuit and semiconductor memory device
CA2196601A1 (en) 1994-08-03 1996-02-15 Lewis Freeth Harpham Electromagnetic interference isolator
US5812597A (en) 1994-09-21 1998-09-22 Tut Systems, Inc. Circuit for preventing base line wander of digital signals in a network receiver
JPH08130449A (ja) * 1994-11-01 1996-05-21 Mitsubishi Electric Corp 電圧制御型遅延回路およびそれを用いた内部クロック発生回路
US5701037A (en) 1994-11-15 1997-12-23 Siemens Aktiengesellschaft Arrangement for inductive signal transmission between the chip layers of a vertically integrated circuit
US5539598A (en) * 1994-12-08 1996-07-23 International Business Machines Corporation Electrostatic protection for a shielded MR sensor
JP3487461B2 (ja) * 1994-12-17 2004-01-19 ソニー株式会社 変成器及び増幅器
US5596466A (en) * 1995-01-13 1997-01-21 Ixys Corporation Intelligent, isolated half-bridge power module
US5591996A (en) 1995-03-24 1997-01-07 Analog Devices, Inc. Recirculating charge transfer magnetic field sensor
US5716323A (en) * 1995-04-05 1998-02-10 Karl Storz Imaging Electrical isolation of endoscopic video camera
US5913817A (en) * 1995-04-05 1999-06-22 Karl Storz Imaging Electrical isolation of endoscopic video camera
US5625265A (en) * 1995-06-07 1997-04-29 Kollmorgen Corporation Compact, high efficiency electronic motor controller with isolated gate drive for power transistors
US5615091A (en) * 1995-10-11 1997-03-25 Biochem International, Inc. Isolation transformer for medical equipment
US5663672A (en) 1995-11-17 1997-09-02 Sundstrand Corporation Transistor gate drive circuit providing dielectric isolation and protection
US5786979A (en) * 1995-12-18 1998-07-28 Douglass; Barry G. High density inter-chip connections by electromagnetic coupling
US5627480A (en) * 1996-02-08 1997-05-06 Xilinx, Inc. Tristatable bidirectional buffer for tristate bus lines
US5845190A (en) 1996-02-28 1998-12-01 Ericsson Raynet Cable access device and method
CN1183587C (zh) * 1996-04-08 2005-01-05 德克萨斯仪器股份有限公司 用于把两个集成电路直流上相互隔离的方法和设备
US5801602A (en) 1996-04-30 1998-09-01 3Com Corporation Isolation and signal filter transformer
US5786763A (en) * 1996-06-20 1998-07-28 Sensormatic Electronics Corporation Antenna multiplexer with isolation of switching elements
US5831426A (en) 1996-08-16 1998-11-03 Nonvolatile Electronics, Incorporated Magnetic current sensor
US5731954A (en) * 1996-08-22 1998-03-24 Cheon; Kioan Cooling system for computer
US5793272A (en) 1996-08-23 1998-08-11 International Business Machines Corporation Integrated circuit toroidal inductor
US5864607A (en) * 1996-08-23 1999-01-26 Compaq Computer Corp. Communication with a computer using telephones
US5850436A (en) 1996-08-23 1998-12-15 Compaq Computer Corporation Communication between a telephone and a computer system
US5789960A (en) 1996-09-04 1998-08-04 Control Gaging, Inc. Universal input circuit including opto-isolator and retriggerable monostable multivibrator
US5714938A (en) * 1996-11-19 1998-02-03 Cae Electronics Ltd. Temperature protection device for air cooled electronics housing
US5781077A (en) * 1997-01-28 1998-07-14 Burr-Brown Corporation Reducing transformer interwinding capacitance
US5952849A (en) 1997-02-21 1999-09-14 Analog Devices, Inc. Logic isolator with high transient immunity
IL121288A (en) * 1997-07-11 2000-10-31 Finetech Ltd Process and a novel intermediate for the preparation of flecainide
US6222922B1 (en) * 1997-04-22 2001-04-24 Silicon Laboratories, Inc. Loop current monitor circuitry and method for a communication system
US5969590A (en) 1997-08-05 1999-10-19 Applied Micro Circuits Corporation Integrated circuit transformer with inductor-substrate isolation
US5831525A (en) 1997-09-18 1998-11-03 Harvey; James C. Filtered air, temperature controlled removable computer cartridge devices
US6873065B2 (en) * 1997-10-23 2005-03-29 Analog Devices, Inc. Non-optical signal isolator
US6054780A (en) * 1997-10-23 2000-04-25 Analog Devices, Inc. Magnetically coupled signal isolator using a Faraday shielded MR or GMR receiving element
US6082744A (en) * 1997-10-24 2000-07-04 K-2 Corporation Double hinged skate
US5907481A (en) * 1997-10-31 1999-05-25 Telefonaktiebolaget Lm Ericsson Double ended isolated D.C.--D.C. converter
US6389063B1 (en) * 1997-10-31 2002-05-14 Hitachi, Ltd. Signal transmission apparatus using an isolator, modem, and information processor
US5900683A (en) * 1997-12-23 1999-05-04 Ford Global Technologies, Inc. Isolated gate driver for power switching device and method for carrying out same
KR19990072936A (ko) 1998-02-27 1999-09-27 가나이 쓰도무 아이솔레이터및그것을사용하는모뎀장치
US6061009A (en) * 1998-03-30 2000-05-09 Silicon Laboratories, Inc. Apparatus and method for resetting delta-sigma modulator state variables using feedback impedance
US6137372A (en) 1998-05-29 2000-10-24 Silicon Laboratories Inc. Method and apparatus for providing coarse and fine tuning control for synthesizing high-frequency signals for wireless communications
US6069802A (en) * 1998-07-31 2000-05-30 Priegnitz; Robert A. Transformer isolated driver and isolated forward converter
US6232902B1 (en) * 1998-09-22 2001-05-15 Yokogawa Electric Corporation Sigma-delta analog-to-digital converter
US6127663A (en) 1998-10-09 2000-10-03 Ericsson Inc. Electronics cabinet cooling system
JP2000174666A (ja) 1998-12-03 2000-06-23 Sanyo Electric Co Ltd スペクトル拡散信号受信装置
US6087882A (en) * 1998-12-04 2000-07-11 Analog Devices, Inc. Ultra-low power magnetically coupled digital isolator using spin valve resistors
CZ20014548A3 (cs) 1999-06-29 2002-04-17 Eli Lilly And Company Příprava substituovaných piperidin-4-onů
US6728320B1 (en) * 1999-09-23 2004-04-27 Texas Instruments Incorporated Capacitive data and clock transmission between isolated ICs
US6369740B1 (en) 1999-10-22 2002-04-09 Eric J. Swanson Programmable gain preamplifier coupled to an analog to digital converter
KR100474628B1 (ko) 1999-12-15 2005-03-14 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
US6262600B1 (en) * 2000-02-14 2001-07-17 Analog Devices, Inc. Isolator for transmitting logic signals across an isolation barrier
US6384763B1 (en) * 2000-05-31 2002-05-07 Cygnal Integrated Products, Inc. Segemented D/A converter with enhanced dynamic range
US6456220B1 (en) 2000-06-19 2002-09-24 Cygnal Integrated Products, Inc. Analog-to-digital converter for processing differential and single-ended inputs
DE10100282B4 (de) 2001-01-04 2005-10-13 Infineon Technologies Ag Elektrischer Transformator
JP3839267B2 (ja) 2001-03-08 2006-11-01 株式会社ルネサステクノロジ 半導体装置及びそれを用いた通信端末装置
US7016490B2 (en) * 2001-05-21 2006-03-21 Conexant Systems, Inc. Circuit board capacitor structure for forming a high voltage isolation barrier
US6765247B2 (en) * 2001-10-12 2004-07-20 Intersil Americas, Inc. Integrated circuit with a MOS structure having reduced parasitic bipolar transistor action
DE10205705C1 (de) * 2002-02-12 2003-05-08 Infineon Technologies Ag Integrierbare Schaltungsanordnung zur potenzialfreien Signalübertragung
US6747522B2 (en) * 2002-05-03 2004-06-08 Silicon Laboratories, Inc. Digitally controlled crystal oscillator with integrated coarse and fine control
US7277491B2 (en) 2002-05-14 2007-10-02 Ess Technology, Inc. Data access arrangement using a high frequency transformer for electrical isolation
DE10232642B4 (de) 2002-07-18 2006-11-23 Infineon Technologies Ag Integrierte Transformatoranordnung
US6670861B1 (en) 2002-08-29 2003-12-30 Analog Devices, Inc. Method of modulation gain calibration and system thereof
US6844763B1 (en) 2002-08-29 2005-01-18 Analog Devices, Inc. Wideband modulation summing network and method thereof
US7057491B2 (en) * 2002-09-23 2006-06-06 Analog Devices, Inc. Impedance network with minimum contact impedance
US6940445B2 (en) 2002-12-27 2005-09-06 Analog Devices, Inc. Programmable input range ADC
EP1618712A2 (de) * 2003-04-30 2006-01-25 Analog Devices, Inc. Signalisolatoren mit mikrotransformatoren
TWI253248B (en) * 2003-08-04 2006-04-11 Realtek Semiconductor Corp Network device with hybrid mode transmission unit
TWI228864B (en) * 2003-09-03 2005-03-01 Ampson Technology Inc A driving method and a driving circuit for a DC motor
US7315592B2 (en) * 2003-09-08 2008-01-01 Aktino, Inc. Common mode noise cancellation
US6833800B1 (en) 2003-09-17 2004-12-21 Analog Devices, Inc. Differential comparator systems with enhanced dynamic range
JP2007514134A (ja) * 2003-10-20 2007-05-31 ラジアンス，インク． 位置特定システム
US6956727B1 (en) 2004-01-21 2005-10-18 Analog Devices, Inc. High side current monitor with extended voltage range
US6914547B1 (en) * 2004-05-04 2005-07-05 Analog Devices, Inc. Triple resistor string DAC architecture
US7656956B2 (en) * 2005-01-14 2010-02-02 Motorola, Inc. Data, power and supervisory signaling over twisted pairs
US7023372B1 (en) * 2005-02-09 2006-04-04 Analog Devices, Inc. Method and apparatus for segmented, switched analog/digital converter
US7053807B1 (en) * 2005-03-03 2006-05-30 Analog Devices, Inc. Apparatus and method for controlling the state variable of an integrator stage in a modulator
CN2847228Y (zh) * 2005-11-04 2006-12-13 上海宇软电子设备有限公司 一种用于二线制智能变送器的隔离电路
US7609125B2 (en) * 2006-10-13 2009-10-27 Avago Technologies Enterprise IP (Singapore) Pte. Ltd. System, device and method for reducing cross-talk in differential signal conductor pairs
US7468547B2 (en) * 2007-05-11 2008-12-23 Intersil Americas Inc. RF-coupled digital isolator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7376212B2 (en) 2004-06-03 2008-05-20 Silicon Laboratories Inc. RF isolator with differential input/output
US7421028B2 (en) 2004-06-03 2008-09-02 Silicon Laboratories Inc. Transformer isolator for digital power supply
US7447492B2 (en) 2004-06-03 2008-11-04 Silicon Laboratories Inc. On chip transformer isolator
US7460604B2 (en) 2004-06-03 2008-12-02 Silicon Laboratories Inc. RF isolator for isolating voltage sensing and gate drivers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012205645A1 (de) * 2012-04-05 2013-10-10 Bayerische Motoren Werke Aktiengesellschaft Übertragen von Daten über eine differentielle Datenleitung, insbesondere im Rahmen einer Fahrzeugkommunikation
US11146341B1 (en) 2020-09-29 2021-10-12 Infineon Technologies Ag Capacitive data transmission over a galvanic isolation
US11706056B2 (en) 2021-03-22 2023-07-18 Infineon Technologies Ag Capacitive data transmission over a galvanic isolation

Also Published As

Publication number Publication date
CN101877683B (zh) 2014-08-13
US20090213914A1 (en) 2009-08-27
US8198951B2 (en) 2012-06-12
CN101877683A (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
DE102010013266A1 (de) Kapazitive Isolationsschaltung
US7902627B2 (en) Capacitive isolation circuitry with improved common mode detector
DE102011003413B4 (de) System und Verfahren zum Empfangen von Daten über eine Isolationsbarriere
DE10101066B4 (de) Treiberschaltung, Empfangsschaltung und Signalübertragungs-Bussystem
DE102010029470B4 (de) Galvanischer Isolator
DE102010063858B4 (de) Signalübertragungsanordnung
DE102008010940B4 (de) Schaltungsanordnung mit Interferenzschutz
DE102004011719A1 (de) Halbleitervorrichtung mit symmetrischer Schaltung zur Verwendung in einem Hochfrequenzband
JP2008502215A (ja) スペクトル拡散アイソレータ
DE102016120228B4 (de) Gemischter Analog-Digital-Pulsweitenmodulator
DE60222650T2 (de) Resonante logiktreiberschaltung
DE10202480A1 (de) Verfahren und Vorrichtung zur Übertragung eines Signals von einer Signalquelle zu einer Signalsenke in einem System
DE112012002508T5 (de) Direkt gekoppelte Vorspannschaltung für Hochfrequenzanwendungen
DE102013222786A1 (de) Teilnehmerstation für ein Bussystem und Verfahren zur Reduzierung von leitungsgebundenen Emissionen in einem Bussystem
DE102005020615B4 (de) Signalübertragungsanordnung mit einem Transformator und einer Empfängerschaltung
DE102011006269A1 (de) Hochfrequenzumschaltanordnung, Sender und Verfahren
DE102020106709A1 (de) Parallel geschaltete halbleiter mit drosseln im gate-weg
DE102008004861A1 (de) Schalteranordnung für einen Hochfrequenzsignalpfad
DE102008019382A1 (de) Chip-interne Transformator-Anordnung
DE3942560C2 (de) Hochfrequenz-Generator für einen Plasma erzeugenden Verbraucher
DE112013006773T5 (de) Vorrichtung für high-side Transistor-Brückentreiber
DE10352685A1 (de) Pufferschaltung
DE19880406C2 (de) Integrierte CMOS-Schaltung
WO2018091229A1 (de) Elektrische schaltung zum übertragen eines analogen nutzsignals mit einer kompensationsschaltung zum kompensieren von verzerrungen im nutzsignal
DE102017129438A1 (de) Hochfrequenz-Vorrichtung mit integrierter Antennensteuerung und zugehörige Verfahren

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20121002