-
Die vorliegende Erfindung betrifft ein Speichertestsystem, ein Speichersystem, ein Verfahren zum Testen einer Mehrzahl von integrierten Schaltkreisen und ein Verfahren zum Herstellen eines Speicherelements.
-
Beim Durchführen eines Speichertests ist die Verringerung der Testdauer und der Kosten von Bedeutung, um den Herstellungsprozess zu rationalisieren und die Stückkosten eines Speichers zu reduzieren. Deshalb wurden verschiedene Verfahren erforscht, die die Testdauer und die Kosten reduzieren können.
-
Die
US 2005/0251359 A1 und die
US 6,473,556 B1 zeigen jeweils ein Verfahren und eine Vorrichtung zum Speichertest.
-
Die der Erfindung zugrundeliegende technische Aufgabe besteht darin, ein Speichertestsystem, ein Speichersystem, ein Verfahren zum Testen einer Mehrzahl von integrierten Schaltkreisen und ein Verfahren zum Herstellen eines Speicherelements zur Verfügung zu stellen, die eine hohe Zuverlässigkeit aufweisen und Funktionen mit hoher Geschwindigkeit durchführen.
-
Die Erfindung löst diese Aufgabe dadurch, dass sie ein Speichertestsystem mit den Merkmalen des Anspruch 1, ein Speichersystem mit den Merkmalen des Anspruch 8, ein Verfahren zum Testen einer Mehrzahl von integrierten Schaltkreisen mit den Merkmalen des Anspruch 9 und ein Verfahren zum Herstellen eines Speichersystems mit den Merkmalen des Anspruch 11 zur Verfügung stellt.
-
Vorteilhafte Ausführungsformen der Erfindung sind in den Unteransprüchen angeführt, deren Wortlaut hiermit durch Bezugnahme zum Bestandteil der vorliegenden Beschreibung gemacht wird, um unnötige Textwiederholungen zu vermeiden.
-
Die offenbarten Ausführungsformen umfassen eine stabile Testoperation, die an einer Mehrzahl von Speichern gleichzeitig durchgeführt wird, um Kosten zu reduzieren und den Fertigungsprozess zu beschleunigen.
-
Die offenbarten Ausführungsformen weisen eine hohe Zuverlässigkeit auf und führen durch optisches Splitten eines an einen Speicher angelegten Taktsignals Funktionen in Hochgeschwindigkeit aus.
-
In einer Ausführungsform ist ein Speichertestsystem offenbart. Das Speichertestsystem umfasst ein Speicherelement, einen Tester, der ein Taktsignal und ein Testsignal zum Testen des Speicherelements erzeugt, und ein Modul zum optischen Splitten. Das Modul zum optischen Splitten umfasst eine elektro-optische Signalumwandlungseinheit, die das Taktsignal und das Testsignal in ein optisches Signal umwandelt, um das Taktsignal und das Testsignal als ein optisches Taktsignal und ein optisches Testsignal auszugeben. Die Einheit zum optischen Splitten umfasst weiter eine Einheit zum Splitten eines optischen Signals, die das optische Taktsignal und das optische Testsignal jeweils in n Signale aufteilt (wobei n mindestens zwei ist), und eine opto-elektrische Signalumwandlungseinheit, die das gesplittete optische Taktsignal und das gesplittete optische Testsignal empfängt, um das gesplittete optische Taktsignal und das gesplittete optische Testsignal in elektrische Signale umzuwandeln, die in dem Speicherelement verwendet werden.
-
Gemäß einer anderen Ausführungsform wird ein Verfahren zum Testen einer Mehrzahl von integrierten Schaltkreisen offenbart. Das Verfahren umfasst: Erzeugen eines Taktsignals und eines Testsignals, die zum Testen der integrierten Schaltungen verwendet werden, Umwandeln des Taktsignals und des Testsignals in optische Signale und Ausgeben des Taktsignals und des Testsignals als optisches Taktsignal und optisches Testsignal, Splitten des optischen Taktsignals, Splitten des optischen Testsignals, Empfangen der gesplitteten optischen Signale und Rückwandeln jedes gesplitteten optischen Signals in elektrische Signale und gleichzeitiges Durchführen eines Tests der Mehrzahl von integrierten Schaltungen durch Verwenden der rückgewandelten Taktsignale und der rückgewandelten Testsignale.
-
Gemäß einer anderen Ausführungsform wird ein Speichersystem offenbart. Das Speichersystem umfasst mindestens ein Speicherelement und eine Speichersteuereinheit, die ein Taktsignal und ein Steuersignal zum Steuern des mindestens einen Speicherelements erzeugt. Das Speichersystem umfasst weiter ein Modul zum optischen Splitten. Das Modul zum optischen Splitten umfasst eine elektro-optische Signalumwandlungseinheit, die das Taktsignal und das Steuersignal in optische Signale umwandelt und das Taktsignal und das Steuersignal als optisches Taktsignal und optisches Steuersignal ausgibt, und eine Einheit zum Splitten eines optischen Signals, die das optische Taktsignal und das optische Steuersignal in n Signale splittet (wobei n größer oder gleich 2 ist). Das Speichersystem umfasst weiter eine opto-elektrische Signalumwandlungseinheit, die das gesplittete optische Taktsignal und das gesplittete optische Testsignal empfängt und das gesplittete optische Taktsignal und das gesplittete optische Steuersignal in elektrische Signale umwandelt, die in dem mindestens einen Speicherelement verwendet werden.
-
Gemäß noch einer anderen Ausführungsform wird ein Verfahren zum Herstellen eines Speicherelements offenbart. Das Verfahren umfasst Bilden des Speicherelements als Teil eines Wafers oder einer Packung, wobei der Wafer oder die Packung mindestens ein weiteres Speicherelement aufweist, und Testen des Speicherelements. In einer Ausführungsform wird das Testen des Speicherelements und des mindestens einen weiteren Speicherelements unter Verwendung eines oder mehrerer optischer Wandler, eines oder mehrerer optischer Splitter, die ein optisches Signal in zwei oder mehr gesplittete optische Signale splitten, und eines oder mehrerer opto-elektrischer Wandler durchgeführt.
-
Vorteilhafte Ausführungsformen der Erfindung, die nachfolgend ausführlich beschrieben werden, sind in den Zeichnungen dargestellt, in denen:
- 1 ein Blockdiagramm ist, das ein beispielhaftes Speichertestsystem gemäß einer Ausführungsform darstellt,
- 2 eine Ansicht zur Erläuterung des Splittens eines elektrischen Signals ist,
- 3(a) und 3(b) Schaubilder zur Erläuterung einer Signalverzerrung aufgrund des Splittens eines elektrischen Signals sind,
- 4 ein Flussdiagramm eines beispielhaften Verfahrens zum Testen eines Speichers gemäß einer Ausführungsform ist,
- 5(a) einen beispielhaften Splitter gemäß einer Ausführungsform darstellt und 5(b) Schaubilder zeigt, die Wellenformen eines Taktsignals darstellen, das durch ein Verfahren zum Testen des Speichertestsystems optisch gesplittet ist,
- 6 ein beispielhaftes Computersystem gemäß einer Ausführungsform darstellt,
- 7 ein beispielhaftes Speichersystem gemäß einer Ausführungsform darstellt und
- 8 ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen von Bauelementen unter Verwendung der offenbarten Testverfahren ist.
-
Es ist anzumerken, dass diese Figuren nur zur Erläuterung allgemeiner Merkmale von Verfahren, Struktur und/oder Materialien, die in einigen beispielhaften Ausführungsformen verwendet sind, und zur Ergänzung der unten angeführten Beschreibung vorgesehen sind. Diese Zeichnungen sind jedoch nicht maßstabsgetreu und können die präzisen Struktur- oder Funktionsmerkmale einer angegebenen Ausführungsform nicht exakt wiedergeben und sollten nicht so interpretiert werden, dass sie den Bereich von Werten oder Eigenschaften definieren oder einschränken, die in beispielhaften Ausführungsformen angegeben sind. Beispielsweise können die relativen Abmessungen und Positionierungen von Komponenten und/oder Strukturelementen zur Verdeutlichung verkleinert oder vergrößert sein. Die Verwendung ähnlicher oder identischer Bezugszeichen in den verschiedenen Zeichnungen ist dazu vorgesehen, das Vorliegen eines ähnlichen oder identischen Elementes oder Merkmals anzugeben.
-
Es versteht sich, dass wenn ein Element als „verbunden“ oder „gekoppelt“ mit einem anderen Element bezeichnet ist, es direkt mit dem anderen Element verbunden oder gekoppelt sein kann oder dazwischen liegende Elemente vorhanden sein können. Wenn jedoch ein Element als „direkt verbunden“ oder „direkt gekoppelt“ mit einem anderen Element bezeichnet ist, dann sind keine dazwischen liegenden Elemente vorhanden. Hier umfasst der Ausdruck „und/oder“ beliebige und alle Kombinationen von einem oder mehreren der zugehörigen angeführten Gegenstände.
-
1 ist ein Blockdiagramm, das ein beispielhaftes Speichertestsystem 100 gemäß einer Ausführungsform darstellt.
-
Mit Bezug zu 1 kann das Speichertestsystem 100 einen Tester 120, ein Modul 140 zum optischen Splitten und einen Satz von einem oder mehreren Speicherelementen (z. B. erste und zweite Speicherelemente MEM1 und MEM2) umfassen. Obwohl Testen eines Speichers mit Bezug zu 1 spezifisch gezeigt ist, können die hier beschriebenen Systeme und Verfahren bezüglich Testen mit optischem Splitten angewendet werden, um andere Halbleiter- oder integrierte Schaltkreisbauelemente, die auf Substraten gebildet oder in Packungen enthalten sind, zu testen. Zum Beispiel kann das Testen bei Steuereinheiten, digitalen Signalprozessoren und anderen integrierten Schaltkreisen angewendet werden.
-
Der Tester 120 erzeugt ein Taktsignal CLK und Testsignale XTET1 bis XTETn-1, die zum Testen des ersten und zweiten Speicherelements MEM1 und MEM2 an das erste und zweite Speicherelement MEM1 und MEM2 angelegt werden. Die Testsignale XTET1 bis XTETn-1 können Speicherzelldaten, ein Adresssignal, ein Befehlssignal usw. beinhalten und können durch eine oder mehrere Leitungen gesendet werden. Zum Beispiel kann jedes der Testsignale XTET1 bis XTETn-1 über eine Leitung gesendet werden oder, wenn ein Testsignal mehr als ein Bit aufweist, kann es über zwei oder mehr Leitungen (z. B. parallel) gesendet werden.
-
In der in 1 abgebildeten Ausführungsform wird ein invertiertes Signal /CLK des Taktsignals CLK sowie das Taktsignal CLK ebenfalls vom Tester 120 erzeugt. Auf diese Weise umfasst eine Ausführungsform sowohl ein CLK- wie ein /CLK-Signal, die vom Tester über zwei Leitungen gesendet werden können. Nachfolgend wird zur Vereinfachung der Beschreibung angenommen, dass das invertierte Signal /CLK des Taktsignals CLK ebenfalls in einem Bereich des Taktsignals CLK enthalten ist. Zum Beispiel kann CLK zwischen 0,2 V und 1,2 V oszillieren und /CLK kann um 180 Grad phasenversetzt bei den gleichen Amplituden oszillieren, obwohl andere Werte möglich sind.
-
Mit Bezug zu 1 können das erste und zweite Speicherelement MEM1 und MEM2 (und beliebige zusätzliche Speicherelemente), die zu testen sind, Chips oder andere integrierte Schaltkreise sein, die in unterschiedlichen Formen angeordnet sind. Zum Beispiel können MEM1 und MEM2 in Form einer Packung angeordnet sein, die zahlreiche Chips in einer Packung derart umfasst, dass MEM1 und MEM2 Teil der Packung sind. Alternativ können MEM1 und MEM2 in Form eines Wafers angeordnet sein, der zahlreiche Chips auf einem Wafer derart umfasst, dass MEM1 und MEM2 Teil des Wafers sind. In noch einer anderen Ausführungsform können MEM1 und MEM2 in Form eines Speichermoduls derart vorliegen, das sie auf einer Leiterplatte angeordnet sind, die einen Satz Chips und/oder einen Satz Chippackungen umfasst, die so gruppiert sind, dass sie ein Speichermodul bilden. Damit kann ein Test an mehreren Speicherelementen aus einer Gruppe oder einem Satz von Speicherelementen durchgeführt werden.
-
Der Tester 120 kann einen Test des ersten und zweiten Speicherelements MEM1 und MEM2 gleichzeitig durchführen. Dies kann beispielsweise unter Verwendung eines Testers erreicht werden, der einen Satz von Ausgabepins aufweist, die jeweils einzeln mit der Anzahl an Testsignalen übereinstimmen, die zu den Speicherelementen MEM1 und MEM2 gesendet werden (d. h., wenn zwei Speicherelemente vorhanden sind und jedes 16 Testsignale und zwei Taktsignale empfängt, kann der Tester 18 Pins aufweisen).
-
Die Anzahl an Ausgabepins oder Ausgabeanschlüssen am Tester ist dadurch begrenzt, dass, wenn eine große Anzahl an Testsignalen zu einer Mehrzahl von Speichern gesendet werden, die Abmessungen des Testers unpraktisch werden können. Eine andere Lösung wäre die Verwendung eines elektrischen Splitters für jedes Signal, das vom Tester stammt, derart, dass der Tester keine doppelten Pins oder Anschlüsse zum Testen zahlreicher Speicher benötigt. Wie in 2 dargestellt ist, kann der Tester 120 einen Stub oder einen anderen elektrischen Splitter zum Splitten des Taktsignals CLK oder der Testsignale XTET1 bis XTETn-1 verwenden, um sie am ersten und zweiten Speicherelement MEM1 und MEM2 anzulegen. Dies kann jedoch auch zu unerwünschten Ergebnissen, wie einer Signalverzerrung führen.
-
Die 3(a) und (b) sind Schaubilder zum Erläutern einer Signalverzerrung aufgrund des Splittens eines elektrischen Signals.
-
Mit Bezug zu 3(a) kann ein elektrisches Signal, das nicht gesplittet ist, einen geringen Umfang an Signalverzerrung bei hohen und niedrigen Frequenzen zeigen. Wenn jedoch ein elektrisches Signal gesplittet ist, kann ein Verzerrungsphänomen aufgrund einer reflektierten Welle und Impedanzungleichgewicht zu mehr Verzerrung, insbesondere bei hohen Frequenzen führen.
-
Insbesondere stellt 3(b) den Fall dar, bei dem das elektrische Signal unter Verwendung eines Stub-Verfahrens gesplittet ist. Wie in 3(b) dargestellt ist, nimmt der Grad des Verzerrungsphänomens aufgrund des Splittens des elektrischen Signals zu, wenn die Übertragungsgeschwindigkeit des elektrischen Signals zunimmt. Dementsprechend kann bei einer Hochgeschwindigkeitsübertragung eine Signaleigenschaft des elektrischen Signals nicht ohne weiteres gewährleistet werden.
-
Um die Zuverlässigkeit eines Tests zu gewährleisten, ist die Qualität eines Signals von Bedeutung. Insbesondere da das Taktsignal CLK oft schneller ist als die Testsignale XTET1 bis XTETn-1 und eine höhere Signalqualität erfordern kann, muss das Taktsignal CLK vorgegebene Eigenschaften aufweisen.
-
Zu diesem Zweck kann das Speichertestsystem 100 gemäß einer Ausführungsform das Modul 140 zum optischen Splitten umfassen, das das Taktsignal CLK und die Testsignale XTET1 bis XTETn-1 optisch splittet, um sie an einem oder mehreren Speicherelementen anzulegen. Die Struktur und Funktionsweise des Moduls 140 zum optischen Splitten des Speichertestsystems 100 gemäß einigen Ausführungsformen werden nun ausführlicher beschrieben.
-
4 ist ein Flussdiagramm eines beispielhaften Verfahrens 400 zum Testen eines Speichers gemäß einer Ausführungsform.
-
Mit Bezug zu den 1 und 4 gibt der im Speichertestsystem 100 enthaltene Tester 120 das Taktsignal CLK (und optional /CLK) und die Testsignale XTET1 bis XTETn-1 als elektrische Signale aus (S410). Die elektrischen Signale werden zu einer elektro-optischen Signalumwandlungseinheit 142 des Moduls 140 zum optischen Splitten durch ein Koaxialkabel CAL oder eine andere elektrische Leitung übertragen.
-
Das Modul 140 zum optischen Splitten umfasst die elektro-optische Signalumwandlungseinheit 142, eine Einheit 144 zum Splitten eines optischen Signals und eine opto-elektrische Signalumwandlungseinheit 146.
-
Die elektro-optische Signalumwandlungseinheit 142 wandelt das empfangene elektrische Signal in ein optisches Signal um (S420). In einer Ausführungsform umfasst die elektro-optische Signalumwandlungseinheit 142 eine Anzahl an elektro-optischen Signalwandlern EO1, EO2 bis EOn-1, die der Anzahl an empfangenen elektrischen Signalen entspricht. Es kann eine andere Zahl von elektro-optischen Signalwandlereinheiten verwendet werden. In einer Ausführungsform können in einer Situation, in der sowohl ein CLK- wie ein /CLK-Signal verwendet werden, die beiden Signale über zwei Leitungen zu einem einzigen elektro-optischen Wandler gesendet werden, der dazu ausgebildet ist, zwei Signalleitungen zu empfangen und umzuwandeln, oder die Signale können separat über zwei Leitungen an zwei separate elektro-optische Wandler der elektro-optischen Signalumwandlungseinheit 142 gesendet werden.
-
Die Einheit 144 zum Splitten eines optischen Signals empfängt die optischen Signale, die über einen Wellenleiter WGUI von der elektro-optischen Signalumwandlungseinheit 142 übertragen werden. Der Wellenleiter WGUI kann eine beliebige optische Leitung sein, die dazu ausgebildet ist, optische Signale von der elektro-optischen Signalumwandlungseinheit 142 zur Einheit 144 zum Splitten eines optischen Signals zu übertragen (z. B. eine optische Faser, die Licht ohne Streuung des Lichts übertragen kann, ein Polymerwellenleiter, eine optische gedruckte Leiterplatte (PCB) oder dergleichen).
-
In einer Ausführungsform umfasst die Einheit 144 zum Splitten eines optischen Signals optische Splitter OS1, OS2 bis OSn-1, deren Anzahl der Anzahl an empfangenen optischen Signalen entspricht. 1 stellt die Einheit 144 zum Splitten eines optischen Signals dar, die den optischen Signalsplitter OS1 bezüglich des in ein optisches Signal umgewandelten optischen Taktsignals CLK und die optischen Signalsplitter OS2 bis OSn-1 bezüglich der in optische Signale umgewandelten optischen Testsignale XTET1' bis XTETn-1' umfasst.
-
Der optische Signalsplitter OS1 bezüglich eines optischen Taktsignals CLK' splittet das optische Taktsignal CLK' in ein erstes optisches Taktsignal CLK'a und ein zweites optisches Taktsignal CLK'b (S430). Die optischen Signalsplitter OS2 bis OSn-1 bezüglich der optischen Testsignale XTET1' bis XTETn-1' splitten die optischen Testsignale XTET1' bis XTETn-1' in erste optische Testsignale XTET1'a bis XTETn-1'a und zweite optische Testsignale XTET1'b bis XTETn-1'b (S440). Obwohl 1 den Fall darstellt, in dem das optische Taktsignal CLK' und die optischen Testsignale XTET1' bis XTETn-1' in zwei Signale gesplittet werden, ist die Einheit 144 zum Splitten eines optischen Signals nicht darauf beschränkt. Es können optische Splitter verwendet werden, die das Signal in eine größere Anzahl an Splitsignalen splitten, die zu einer größeren Anzahl an opto-elektrischen Signalwandlern gesendet werden.
-
In einer Ausführungsform können die optischen Signalsplitter OS1, OS2 bis OSn-1 eine Struktur aufweisen, die durch Lithographie auf einem Substrat gebildet ist, oder können ein Fusionskoppler sein, der durch Verbinden einer optischen Faser hergestellt ist. Es können andere Arten von optischen Signalsplittern verwendet werden.
-
Mit Bezug zu den 1 und 4 wandelt die opto-elektrische Signalumwandlungseinheit 146 das erste und zweite optische Taktsignal CLK'a und CLK'b, die ersten optischen Testsignale XTET1'a bis XTETn-1'a und die zweiten optischen Testsignale XTET1'b bis XTETn-1'b in elektrische Signale CLKa, CLKb, XTET1a bis XTETn-1a, XTET1b bis XTETn-1b um, wobei die Signale zu den ersten und zweiten Speicherelementen MEM1 und MEM2 übertragen und darin verarbeitet werden können (S450). Obwohl die opto-elektrische Signalumwandlungseinheit 146 als Teil des Moduls 140 zum optischen Splitten dargestellt ist, kann in einer Ausführungsform alternativ eine opto-elektrische Signalumwandlungseinheit in jedem Speicherelement MEM1 und MEM2 vorgesehen sein.
-
1 stellt eine beispielhafte opto-elektrische Signalumwandlungseinheit 146 dar, die einen ersten opto-elektrischen Signalwandler OE1 umfasst, der eine opto-elektrische Umwandlung des ersten optischen Taktsignals CLK'a und der ersten optischen Testsignale XTET1'a bis XTETn-1'a bezüglich des ersten Speicherelements MEM1 durchführt, und einen zweiten opto-elektrischen Signalwandler OE2, der eine opto-elektrische Umwandlung des optischen Taktsignals CLKb und der zweiten optischen Testsignale XTET1'b bis XTETn-1'b bezüglich des zweiten Speicherelements MEM2 durchführt. Zusätzlich können opto-elektrische Signalwandler verwendet werden, wenn optische Splitter verwendet werden, die Signale in drei oder mehr gesplittete Signale splitten.
-
Die opto-elektrische Signalumwandlungseinheit 146 wandelt optische Signale in elektrische Signale um und kann Spannungspegelwandler VLT1 und VLT2 umfassen, um Betriebsspannungspegel der ersten und zweiten Speicherelemente MEM1 und MEM2 bereitzustellen. In einer Ausführungsform werden CLK- und XTET-Signale von jeder opto-elektrischen Signalumwandlungseinheit zu jedem zugehörigen Speicherelement MEM1, MEM2 usw. durch eine Mehrzahl von Leitungen (z. B. parallel) übertragen. In Abhängigkeit von den verwendeten Speicherelementen können jedoch einige oder alle Testsignale von opto-elektrischen Signalumwandlungseinheiten zu seriellen Speicherelementen übertragen werden.
-
5A stellt einen beispielhaften optischen Splitter dar, der in einem Speichertestsystem gemäß einer Ausführungsform verwendet wird, und 5B zeigt Schaubilder, die Wellenformen eines Taktsignals darstellen, das in einem Verfahren zum Testen des Speichertestsystems optisch gesplittet wird.
-
Mit Bezug zu 5A kann ein optisches Eingabesignal IN von einem optischen Splitter 1x2 SPLITTER, der ein Signal in zwei Signale splittet, in optische erste und zweite Ausgabesignale OUT1 und OUT2 gesplittet werden. 5B zeigt beispielhafte Wellenformen, die von Signalen stammen, die von einem solchen optischen Splitter gesplittet sind. Wie in 5A dargestellt ist, weisen das gesplittete erste Ausgabesignal OUT1 und das zweite Ausgabesignal OUT2 ähnliche Wellenformen auf wie die Wellenform des Eingabesignals IN bei einer Hochgeschwindigkeitsübertragung von 800 Mbps, 1420 Mbps oder 2,8 Gbps.
-
Gemäß dem hier offenbarten Speichertestsystem und dem Verfahren zum Testen des Speichertestsystems kann die Qualität des Signals durch optisches Splitten eines Taktsignals und eines Testsignals beibehalten werden, obwohl ein Signal bei Hochgeschwindigkeit zu einer Mehrzahl von Speichern übertragen wird.
-
In der obigen Beschreibung wurde der Fall beschrieben, bei dem die Qualität eines Signals durch optisches Splitten eines Taktsignals in einem Speichertestsystem beibehalten wird. Das erfinderische Konzept ist jedoch nicht darauf beschränkt.
-
6 stellt ein beispielhaftes Computersystem 600 gemäß einer Ausführungsform dar.
-
Mit Bezug zu 6 umfasst das Computersystem 600 eine Zentralverarbeitungseinheit (CPU) 620, erste und zweite Speicherelemente MEM1 und MEM2 und ein Modul 640 zum optischen Splitten. Die CPU 620 kann ein Taktsignal CLK und Signale XSIG1 bis XSIGn-1, wie einen Befehl, eine Adresse usw. zu den ersten und zweiten Speicherelementen MEM1 und MEM2 übertragen.
-
Das Computersystem 600 umfasst ein Modul 640 zum optischen Splitten, das die gleichen Funktionen und Operationen durchführt, wie das Modul 140 zum optischen Splitten von 1, so dass das Computersystem 600 ein Signal optisch splitten kann, das am ersten und zweiten Speicherelement MEM1 und MEM2 angelegt ist (z. B. für Daten, die in die Speicherelemente einzuschreiben oder daraus auszulesen sind).
-
7 stellt ein beispielhaftes Speichersystem 700 gemäß einer Ausführungsform dar.
-
Mit Bezug zu 7 umfasst das Speichersystem 700 eine Mikrosteuerungseinheit (MCU) 720, erste und zweite Speicherelemente MEM1 und MEM2 und ein Modul 740 zum optischen Splitten. Die MCU 720 kann ein Taktsignal CLK und Speichersteuersignale XSIG1 bis XSIGn-1, wie einen Befehl, einen Spaltenadressabtastimpuls (CAS), einen Zeilenadressabtastimpuls (RAS), eine Adresse usw. zu den ersten und zweiten Speicherelementen MEM1 und MEM2 übertragen.
-
Das Speichersystem 700 umfasst das Modul 740 zum optischen Splitten, das die gleichen Funktionen und Operationen durchführt, wie das Modul 140 zum optischen Splitten von 1, so dass das Speichersystem 700 ein Signal optisch splitten kann, das am ersten und zweiten Speicherelement MEM1 und MEM2 angelegt ist.
-
Gemäß dem oben beschriebenen Computersystem und Speichersystem kann die Qualität eines Taktsignals durch optisches Splitten des Taktsignals beibehalten werden. Deshalb kann ein Speicherelement, das in einem Server oder Personalcomputer (PC) begrenzte Kapazität aufweist, leicht erweitert werden.
-
8 ist ein Flussdiagramm eines beispielhaften Verfahrens zum Herstellen von Bauelementen unter Verwendung der offenbarten Testverfahren.
-
In Schritt S810 wird ein Speicherelement oder ein anderes integriertes Schaltkreiselement als Teil einer Gruppe von Bauelementen (z. B. Wafer, Modul, Chippackung) gebildet. In einer Ausführungsform umfasst die Gruppe zwei oder mehr identische integrierte Schaltkreiselemente. Die integrierte Schaltung kann ein Speicher oder ein anderer logischer Chip, wie eine Steuereinheit oder ein digitaler Signalprozessor sein (der im Speicher eingebettet sein kann oder nicht). Die Schritte zum Bilden der integrierten Schaltung umfassen in diesem Beispiel: Bereitstellen eines Wafersubstrats (z. B. ein Wafer aus kristallinem Silicium), Bilden von Schaltungen in und/oder auf dem Wafer (z. B. durch selektives Dotieren des Substrats und Bilden von strukturierten Leit- und Isolierschichten auf und/oder im Substrat). Der so gebildete Wafer (das Wafersubstrat mit Schaltungen) kann dann in der Waferstufe bzw. auf Waferlevelebene getestet werden, wobei anschließend die einzelnen Abschnittsbereiche vom Wafer vereinzelt werden. Alternativ können die einzelnen Abschnittsbereiche vom Wafer vereinzelt und die zugehörigen Chips getestet werden. Chips, die sich im Test als fehlerhaft erweisen, können dann, wenn möglich, repariert werden (z. B. selektives Durchtrennen von Sicherungen, die in der Schaltung des Wafers gebildet sind), um defekte Schaltungen durch Ersatzschaltungen (z. B. Ersatzspeicher oder redundante Speicher) auszutauschen. Dann können die Chips, die den Test bestanden haben, oder die Chips, die repariert worden sind, verpackt und dann später in Teile eines größeren Bauelements eingebaut werden, wie einem elektronischen Gerät (z. b. Kamera, Fernsehgerät, Mobiltelefon, PDA, Computer, Laptop) oder wie einem größeren Speicher (z. B. Speichermodul, Package-on-Package(POP)-Bauelemente, Festkörperlaufwerke (SSD) usw.)
-
Wie in Schritt S820 gezeigt, werden das integrierte Schaltkreiselement und ein oder mehrere andere Bauelemente aus der Gruppe von Bauelementen gleichzeitig getestet. Zum Beispiel kann das Testen basierend auf einer oder mehreren der oben diskutierten Splittingausführungsformen durchgeführt werden. In einer Ausführungsform wird das Testen unter Verwendung eines oder mehrerer elektro-optischer Wandler, eines oder mehrerer optischer Splitter, die ein optisches Signal in zwei oder mehr gesplittete optische Signale splittet, und eines oder mehrerer opto-elektrischer Signalwandler durchgeführt, wie es in Verbindung mit 1 beschrieben ist.
-
In Schritt S830 wird, wenn der Test erfolgreich ist (z. B. der Test bestimmt, dass das Bauelement vollkommen funktionsfähig ist oder wie erwartet arbeitet) oder nach Reparaturen und einem anschließenden Test, der erfolgreich ist, das Bauelement fertig gestellt, indem es in ein Produkt platziert oder darin eingesetzt wird. Wenn zum Beispiel das getestete Bauelement Teil eines Wafer ist, kann es in eine Chippackung oder ein Speichermodul eingesetzt werden. Wenn das getestete Bauelement Teil einer Chippackung ist, kann es in ein Speichermodul oder ein elektronisches Gebrauchsgut (z. B. Mobiltelefon, USB-Speicherelement usw.) eingesetzt werden.
