TWI503830B - 記憶體系統、記憶體測試系統、以及測試記憶體系統和記憶體測試系統的方法 - Google Patents

Description

記憶體系統、記憶體測試系統、以及測試記憶體系統和記憶體測試系統的方法 【相關申請案之交叉參考】

本申請案主張2009年2月2日於韓國智財局申請的韓國專利申請案第10-2009-0008038號的優先權，其揭露內容在此併入本文參考。

本發明是有關於一種半導體元件，且特別是有關於一種記憶體系統和記憶體測試系統，此記憶體系統和記憶體測試系統具有高度可靠性，且藉由以光學方式分割施加在記憶體上的時脈訊號來高速執行其功能。本發明更提出一種利用光學分割來測試記憶體系統和記憶體測試系統的方法以及一種利用此測試方法來製造產品的方法。

在執行記憶體測試時，為了使製造過程流線化(streamline)並降低記憶體的單位成本，縮減測試時間和降低成本是很重要的。因此對能夠縮減測試時間並降低成本的多種方法進行了調查研究。所揭露的實施例包括一種對多個記憶體同時執行的穩定的測試操作，目的是降低成本和加速完成製造過程。

在一實施例中，揭露了一種記憶體測試系統。此記憶體測試系統包括：記憶體元件；測試器，用來產生測試記憶體元件用的時脈訊號和測試訊號；以及分光模組(optical splitting module)。此分光模組包括電-光訊號轉換單元，此電-光訊號轉換單元將每路時脈訊號和測試訊號轉換成光訊號，使時脈訊號和測試訊號以光時脈訊號和光測試訊號的形式輸出。此分光單元更包括：光訊號分割單元，此光訊號分割單元將每路光時脈訊號和光測試訊號分割成n路訊號(n至少為二)；以及光-電訊號轉換單元，此光-電訊號轉換單元接收分割後的光時脈訊號與分割後的光測試訊號，並將分割後的光時脈訊號和分割後的光測試訊號轉換成記憶體元件中所用的電訊號。

依照另一實施例，揭露了一種測試多個積體電路元件的方法。此方法包括：產生用以測試積體電路元件的時脈訊號和測試訊號；將此時脈訊號和測試訊號轉換成光訊號，且將此時脈訊號和測試訊號以光時脈訊號和光測試訊號的形式輸出；分割光時脈訊號；分割光測試訊號；接收分割後的光訊號，且將分割後的每路光訊號再轉換成電訊號；以及利用再轉換的時脈訊號和測試訊號對這些積體電路元件同時進行測試。

依照另一實施例，揭露了一種記憶體系統。此記憶體系統包括：至少一個記憶體元件；以及記憶體控制器，此記憶體控制器產生用以控制至少一個記憶體元件的時脈訊號和控制訊號。此記憶體系統更包括分光模組。此分光模組包括：電-光訊號轉換單元，此電-光訊號轉換單元將每路時脈訊號和控制訊號轉換成光訊號，並將時脈訊號和控制訊號以光時脈訊號和光控制訊號的形式輸出；以及光訊號分割單元，此光訊號分割單元將光時脈訊號和光控制訊號分割成n路訊號(n為2或大於2)。此記憶體系統更包括光-電訊號轉換單元，此光-電訊號轉換單元接收分割後的光時脈訊號和光控制訊號，且將分割後的光時脈訊號和光控制訊號轉換成至少一個記憶體元件中所用的電訊號。

依照又一實施例，揭露了一種製造記憶體元件的方法。此方法包括：形成作為晶圓(wafer)或封裝(package)之一部分的記憶體元件，此晶圓或封裝包括至少一個其他記憶體元件；以及測試此記憶體元件。在一實施例中，此記憶體元件以及至少一個其他記憶體元件的測試是利用一個或多個電-光轉換器、一個或多個分光器(optical splitters)以及一個或多個光-電轉換器來執行，其中分光器能將一路光訊號分割成兩路或兩路以上的分割光訊號。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下面將參照所附圖式來詳細描述實施例。然而，實施例可體現為許多不同的形態，而不應侷限於本說明書所列舉的實施例。確切地說，提供這些實施例是為了使揭露的內容更透徹更完整，且將實施例之概念充分地傳遞給本領域中具通常技能者。

容易理解的是，當提到一元件“連接”或“耦接”至另一元件時，此元件可直接連接或耦接至另一元件，也可存在著介入元件。相反地，當提到一元件“直接連接”或“直接耦接”至另一元件時，則不存在介入元件。如本說明書中所使用的術語“及/或”包括一個或多個相關列舉項的任意及全部組合。

容易理解的是，雖然本說明書中可使用術語‘第一”、“第二”等來描述多個構件、組件、區、層及/或段，但是這些構件、組件、區、層及/或段不應受這些術語的侷限。這些術語只是用來區別一個構件、組件、區、層或段與另一構件、組件、區、層或段。因此，除非另行規定，否則在不脫離實施例之教示的情況下，以下所述之第一構件、組件、區、層或段也可稱為第二構件、組件、區、層或段。

本說明書中所使用之術語只是為了描述特殊實施例，而非意圖限制實施例。如本說明書中所使用的單數形式“一”、“一種”及“所述”也應包括複數形式，除非文中另行明確指出。更應當理解的是，當本說明書中使用術語“包括”或“包含”時，表示存在著所述特徵、整體、步驟、操作、元件及/或組件，但並不排除存在或增加一個或多個其他特徵、整體、步驟、操作、元件、組件及/或其群組。

除非另行規定，否則本說明書中所使用的全部術語(包括科學技術術語)的含意與實施例所屬之領域中具通常技能者通常理解的含意相同。更應當理解的是，諸如通用字典中所定義的那些術語應當按照先前技術中這些術語的含意來理解，而不應按照理想化的或過於正式的方式來理解，除非本說明書中有此明確規定。

圖1是依照一實施例的一種示範性記憶體測試系統100的方塊圖。

請參照圖1，此記憶體測試系統100可包括測試器120、分光模組140以及包含一個或多個記憶體元件(例如，第一記憶體元件MEM1與第二記憶體元件MEM2)的一組記憶體元件。雖然圖1具體繪示為記憶體之測試，但是本說明書所述的利用分光來進行測試的系統及方法也可適用於測試形成在基底(substrates)上的或包括在封裝中的其他半導體或積體電路元件。例如，此測試可適用於控制器、數位訊號處理器或其他積體電路。

測試器120產生並輸出時脈訊號CLK與測試訊號XTET1至XTETn-1，這些訊號被施加在第一記憶體元件MEM1與第二記憶體元件MEM2上，用來測試第一記憶體元件MEM1與第二記憶體元件MEM2。測試訊號XTET1至XTETn-1可包括記憶胞資料(memory cell data)、位址訊號、指令訊號等，且可藉由一條或多條線來發送出去。例如，XTET1至XTETn-1當中的每路測試訊號可透過一條線來發送出去，或者，若測試訊號超過一位元，則可透過兩條或兩條以上的線(例如，並列地)來發送。

在圖1所示之實施例中，測試器120除了產生時脈訊號CLK之外，也產生時脈訊號CLK的反向訊號/CLK。因此，一實施例包括CLK訊號與/CLK訊號，這兩路訊號可透過兩條線從測試器發送出去。在下文中，為了便於描述，假定時脈訊號CLK的反向訊號/CLK也包括在時脈訊號CLK的範圍內。例如，CLK訊號可在0.2V與1.2V之間振盪，而/CLK也可按相同的振幅異相地(out of phase)振盪180度，不過其他數值也是可能的。

請參照圖1，要接受測試的第一記憶體元件MEM1與第二記憶體元件MEM2(以及任何額外的記憶體元件)可以是晶片(chips)或以不同形態配置的其他積體電路。例如，記憶體元件MEM1與MEM2可按照一個封裝中包括多個晶片的封裝形態來配置，使得記憶體元件MEM1與MEM2成為該封裝的組成部分。或者，記憶體元件MEM1與MEM2可按照一個晶圓上包括多個晶片的晶圓形態來配置，使得記憶體元件MEM1與MEM2成為該晶圓的組成部分。在又一實施例中，記憶體元件MEM1與MEM2可呈記憶體模組形態，使得它們配置在一個包括一組晶片及/或一組晶片封裝的板上，集合在一起形成記憶體模組。因此，可對一群或一組記憶體元件當中的多個記憶體元件進行測試。

測試器120可同時對第一記憶體元件MEM1與第二記憶體元件MEM2進行測試。例如，此測試可使用一種具有一組輸出接腳(pins)且這組輸出接腳與發送至記憶體元件MEM1、MEM2的測試訊號的數量一對一匹配的測試器來完成(也就是說，若有兩個記憶體元件且每個記憶體元件接收16路測試訊號和兩路時脈訊號，則測試器可具有18個接腳)。

然而，測試器上的輸出接腳或輸出墊的數量是有限的，所以當大量的測試訊號被發送至多個記憶體時，測試器的尺寸就會變得不盡如人意。另一種方法是對來自測試 器的每路訊號使用電分割器，使得測試器無需雙倍的接腳或墊就能測試多個記憶體。如圖2所示，測試器120可使用短線(stub)或其他電分割器來分割時脈訊號CLK或測試訊號XEXT1至XTETn-1，並將它們施加在第一記憶體元件MEM1與第二記憶體元件MEM2上。然而，這樣做也可能帶來不想要的後果，例如訊號失真。

圖3(a)與圖3(b)是用來解釋因電訊號之分割而造成訊號失真的曲線圖。

請參照圖3(a)，未分割的電訊號在高頻和低頻下會呈現出少量的訊號失真。而當電訊號被分割時，因反射波和阻抗失配(impedance mismatching)而導致的失真現象會造成失真加重，尤其是在高頻下更是如此。

特別是，圖3(b)繪示為利用短線法來分割電訊號的情形。如圖3(b)所示，當電訊號的傳輸速度增大時，因電訊號之分割而發生失真現象的程度也增大。因此，在高速傳輸時不容易確保電訊號之特性。為了保證測試的可靠性，訊號之品質很重要。詳細地說，由於時脈訊號CLK通常快於測試訊號XTET1至XTETn-1且需要具備較高的訊號品質，所以必須保證時脈訊號CLK之特性。

為此，依照一實施例之記憶體測試系統100可包括分光模組140，此分光模組140以光學方式來分割時脈訊號CLK與測試訊號XTET1至XTETn-1，並將這些訊號施加在一個或多個記憶體元件上。下面將更詳盡地描述依照特 定實施例之記憶體測試系統100之分光模組140之結構與操作。

圖4是依照一實施例的一種測試記憶體的示範性方法400的流程圖。

請參照圖1與圖4，記憶體測試系統100所包含的測試器120將時脈訊號CLK(及/CLK(選擇性地))與測試訊號XTET1至XTETn-1以電訊號方式輸出(步驟S410)。這些電訊號透過同軸電纜CAL或其他電導管而傳送至分光模組140之電-光訊號轉換單元142。

分光模組140包括電-光訊號轉換單元142、光訊號分割單元144以及光-電訊號轉換單元146。

電-光訊號轉換單元142將接收到的電訊號轉換成光訊號(步驟S420)。在一實施例中，電-光訊號轉換單元142包括與所接收之電訊號具相同數量的電-光訊號轉換器EO1、EO2至Eon。也可使用其他數量的電-光訊號轉換單元。在一實施例中，在使用CLK與/CLK這兩路訊號的情形下，這兩路訊號可透過兩條線而發送至一個能夠接收並轉換兩條訊號線的電-光訊號轉換器，或者，這兩路訊號可透過兩條線而分別發送至電-光訊號轉換單元142的兩個單獨的電-光訊號轉換器。

光訊號分割單元144從電-光訊號轉換單元142接收經由波導(waveguide)WGUI而傳送過來的光訊號。波導WGUI可以是任何能夠從電-光訊號轉換單元142傳送光訊 號至分光單元144的光導管(例如，可傳輸光而不使光分散的光纖、聚合物波導、光學印刷電路板(printed circuit board,PCB)等)。

在一實施例中，光訊號分割單元144包括與所接收的光訊號在數量上相對應的光訊號分割器OS1、OS2至OSn。圖1繪示為光訊號分割單元144包括：光訊號分割器OS1，與轉換成光訊號的光時脈訊號CLK’有關；以及光訊號分割器OS2至OSn，與轉換成光訊號的光測試訊號XTET1’至XTETn-1’有關。

與光時脈訊號CLK’有關的光訊號分割器OS1將光時脈訊號CLK’分割成第一光時脈訊號CLK’a與第二光時脈訊號CLK’b(步驟S430)。與光測試訊號XTET1’至XTETn-1’有關的光訊號分割器OS2至OSn將光測試訊號XTET1’至XTETn-1’分割成第一光測試訊號XTET1’a至XTETn-1’a與第二光測試訊號XTET1’b至XTETn-1’b(步驟S440)。雖然圖1繪示為光時脈訊號CLK’與光測試訊號XTET1’至XTETn-1’被分割成兩路訊號的情形，但是光訊號分割單元144並不侷限於這種情形。也可使用能將訊號分割成更多數量的分割訊號並將分割訊號發送至更多數量的光-電訊號轉換器的分光器。

在一實施例中，光訊號分割器OS1、OS2至OSn可具有透過微影技術(lithography)來形成在工作臺上的結構，或者可以是藉由焊接光纖而製造成的熔接式耦合器(fused-type coupler)。也可使用其他類型的光訊號分割 器。

請參照圖1與圖4，光-電訊號轉換單元146將第一光時脈訊號CLK’a、第二光時脈訊號CLK’b、第一光測試訊號XTET1’a至XTETn-1’a以及第二光測試訊號XTET1’b至XTETn-1’b轉換成電訊號CLKa、CLKb、XTET1a至XTETn-1a、XTET1b至XTETn-1b，這些電訊號可被傳輸到第一記憶體元件MEM1與第二記憶體元件MEM2並在第一記憶體元件MEM1與第二記憶體元件MEM2中進行操作(步驟S450)。雖然光-電訊號轉換單元146繪示為分光模組140的一部分，但是在一實施例中，或者，光-電訊號轉換單元可包含在每個記憶體元件MEM1與MEM2中。

圖1繪示為示範性光-電訊號轉換單元146包括：第一光-電訊號轉換器OE1，對與第一記憶體元件MEM1有關的第一光時脈訊號CLK’a和第一光測試訊號XTET1’a至XTETn-1’a進行光-電轉換；以及第二光-電訊號轉換器OE2，對與第二記憶體元件MEM2有關的光時脈訊號CLK’b和第二光測試訊號XTET1’b至XTETn-1’b進行光-電轉換。當分光器被用來將訊號分割成三路或三路以上的分割訊號時，可使用額外的光-電訊號轉換器。

光-電訊號轉換單元146將光訊號轉換成電訊號，且光-電訊號轉換單元146可包括電壓位準轉換器VLT1與VLT2，以滿足第一記憶體元件MEM1與第二記憶體元件MEM2之操作電壓位準。在一實施例中，藉由多條線(例 如，以並行方式)，CLK訊號與XTET訊號從每個光-電訊號轉換單元傳播到每個各別的記憶體元件MEM1、MEM2等。然而，測試訊號的一部分或全部也可以串列方式從光-電訊號轉換單元傳播到記憶體元件，這取決於所使用的記憶體元件。

圖5A繪示為記憶體測試系統中使用的依照一實施例之一種示範性分光器，且圖5B繪示為被光學分割的時脈訊號的波形曲線圖，該時脈訊號是利用一種測試記憶體測試系統的方法來進行光學分割。

請參照圖5A，利用一種能將一路訊號分割成兩路訊號的分光器1×2 SPLITTER，光學形態的輸入訊號IN可被分割成光學形態的第一輸出訊號OUT1與第二輸出訊號OUT2。圖5B繪示為用這種分光器來分割訊號而形成的示範性波形。如圖5B所示，當以800Mbps、1420Mbps或2.8Gbps的高速進行傳輸時，分割後的第一輸出訊號OUT1和第二輸出訊號OUT2具有與輸入訊號IN相似的波形。

依照本說明書所揭露的記憶體測試系統以及測試此記憶體測試系統之方法，即使訊號被高速傳送到多個記憶體，也能藉由以光學方式分割時脈訊號與測試訊號來保持訊號的品質。

以上描述的是在記憶體測試系統中藉由以光學方式分割時脈訊號來保持訊號之品質的情形。然而，本發明並不侷限於此情形。

圖6繪示為依照一實施例的一種示範性電腦系統600。

請參照圖6，此電腦系統600包括：中央處理單元(central processing unit,CPU)620、第一記憶體元件MEM1、第二記憶體元件MEM2以及分光模組640。中央處理單元620可傳送時脈訊號CLK與諸如指令、位址等訊號XSIG1至XSIGn-1到第一記憶體元件MEM1與第二記憶體元件MEM2。

電腦系統600包括分光模組640，此分光模組640執行與圖1之分光模組140相同的功能和操作，使得電腦系統600可以光學方式來分割施加在第一記憶體元件MEM1與第二記憶體元件MEM2上的訊號(例如，以取得要寫入到記憶體元件中或從記憶體元件讀取的資料)。

圖7繪示為依照一實施例的一種示範性記憶體系統700。

請參照圖7，此記憶體系統700包括微控制單元(micro control unit,MCU)720、第一記憶體元件MEM1、第二記憶體元件MEM2以及分光模組740。微控制單元720可傳輸時脈訊號CLK和諸如指令、行位址選通(column address strobe,CAS)、列位址選通(row address strobe,RAS)、位址等記憶體控制訊號XSIG1至XSIGn-1到第一記憶體元件MEM1與第二記憶體元件MEM2。

記憶體系統700包括分光模組740，此分光模組740執行與圖1之分光模組140相同的功能與操作，使得記憶體系統700可以光學方式來分割施加在第一記憶體元件MEM1與第二記憶體元件MEM2上的訊號。

根據上述之電腦系統與記憶體系統，以光學方式來分割時脈訊號可保持時脈訊號之品質。如此一來，伺服器或個人電腦(personal computer,PC)中容量有限的記憶體元件就容易擴展了。

圖8是利用所揭露之測試方法來製造元件的一種示範性方法的流程圖。

在步驟S810中，形成記憶體元件或其他積體電路元件，作為一組元件(例如，晶圓、模組、晶片封裝)的一部分。在一實施例中，這組元件包括兩個或兩個以上的相同積體電路元件。此積體電路可以是記憶體或其他邏輯晶片，諸如控制器或數位訊號處理器(可包括也可不包括嵌入式記憶體)。在本例中，形成積體電路的步驟包括：提供晶圓基底(例如，晶體矽晶圓)；在晶圓中及/或在晶圓上形成電路(例如，透過基底選擇性摻雜以及在基底上及/或在基底中形成圖案化(patterned)之導電層和絕緣層)。然後可對如此形成的晶圓(帶電路的晶圓基底)進行晶圓級(wafer level)的測試，然後再對從晶圓上分離出來(singulated)的單個晶粒區(die areas)進行測試。或者，單個的晶粒區可從接受測試的晶圓及對應的晶片上分離出來。然後可對測試為有缺陷的晶片進行修補，可能的話(例如，與晶圓之電路一起形成的熔絲選擇性地斷開)，用備用電路(例如，備用的或多餘的記憶體)來更換有缺陷的電路。然後可將通過測試的晶片與修補好的晶片進行封裝，進而組裝成更大元件的一部分，諸如電子元件(例如，照相機、電視機、行動電話、個人數位助理(Personal Digital Assistant,PDA)、電腦、膝上型電腦(laptop))或諸如更大的記憶體(例如，記憶體模組、層疊封裝(package on package,POP)元件、固態碟片(solid state disks,SSD)等)。

如步驟S820所示，對這組元件中的積體電路元件和一個或多個其他元件同時進行測試。例如，此測試可根據上述的一個或多個分割實施例來執行。在一實施例中，此測試是利用一個或多個電-光轉換器、一個或多個能將一路光訊號分割成兩路或兩路以上的分割光訊號的分光器以及一個或多個光-電訊號轉換器來執行，諸如結合圖1所述的那樣。

在步驟S830中，若測試成功(例如，測試結果斷定此元件完全實用或能按照期望地那樣工作)，或者修補之後測試成功，則將此元件放入或包含到產品中，圓滿完成此元件。例如，若接受測試的記憶體元件是晶圓的一部分，則可將它包括到晶片封裝或記憶體模組中。若接受測試的記憶體元件是晶片封裝的一部分，則可將它包括到記憶體模組或使用者電子元件(例如，行動電話、USB記憶體元件等)中。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．記憶體測試系統

120．．．測試器

140、640、740．．．分光模組

142、642、742．．．電-光訊號轉換單元

144、644、744．．．光訊號分割單元

146、646、746．．．光-電訊號轉換單元

400．．．記憶體測試方法

600．．．電腦系統

620．．．中央處理單元

700．．．記憶體系統

720．．．微控制單元

MEM1、MEM2．．．記憶體元件

EO1、EO2至EOn．．．電-光訊號轉換器

OS1、OS2至OSn．．．光訊號分割器

OE1、OE2．．．光-電訊號轉換器

VLT1、VLT2．．．電壓位準轉換器

CLK、/CLK、CLK’、/CLK’、CLKa、/CLKa、CLKb、/CLKb、CLK’a、/CLK’a、CLK’b、/CLK’b、XTET1～XTETn-1、XTET1’～XTETn-1’、XTET1a～XTETn-1a、XTET1b～XTETn-1b、XTET1’a～XTETn-1’a、XTET1’b～XTETn-1’b、XSIG、XSIG1～XSIGn-1、XSIG1’～XSIGn-1’、XSIG1a～XSIGn-1a、XSIG1b～XSIGn-1b、XSIG1’a～XSIGn-1’a、XSIG1’b～XSIGn-1’b．．．訊號

CAL．．．同軸電纜

WGUI．．．波導

S410～S460、S810～S830．．．步驟

1×2 SPLITTER．．．分光器

IN．．．輸入訊號

OUT1、OUT2．．．輸出訊號

結合所附圖式來看詳細闡述能更清楚地瞭解實施例。

圖1是依照一實施例的一種示範性記憶體測試系統的方塊圖。

圖2是用來闡明電訊號之分割的圖。

圖3(a)與圖3(b)是用來闡明因電訊號之分割而造成訊號失真的曲線圖。

圖4是依照一實施例的一種測試記憶體的示範性方法的流程圖。

圖5(a)繪示為依照一實施例的一種示範性分光器，且圖5(b)繪示為被光學分割的時脈訊號的波形曲線圖，該時脈訊號是利用一種測試記憶體測試系統的方法來進行光學分割。

圖6繪示為依照一實施例之一種示範性電腦系統。

圖7繪示為依照一實施例之一種示範性記憶體系統。

圖8是一種利用所揭露的測試方法來製造元件的示範性方法的流程圖。

值得注意的是，這些圖式意在說明特定實施例中所用之方法、結構及/或材料的一般特性，並對上文給出的書面敍述進行補充。但這些圖式並不能確定比例，不能正好反映任何特定實施例的精確結構或性能特性，不應理解為是對實施例所包含的數值或特性之範圍的界定或限制。例如，為了清楚起見，相對尺寸與定位零件及/或結構構件可能被縮小或放大。多個圖式中使用相似或相同的構件符號意在表明存在著相似或相同的構件或特徵。

100．．．記憶體測試系統

120．．．測試器

140．．．分光模組

142．．．電-光訊號轉換單元

144．．．光訊號分割單元

146．．．光-電訊號轉換單元

MEM1、MEM2．．．記憶體元件

EO1、EO2至EOn．．．電-光訊號轉換器

OS1、OS2至OSn．．．光訊號分割器

OE1、OE2．．．光-電訊號轉換器

VLT1、VLT2．．．電壓位準轉換器

CLK、/CLK、CLK’、/CLK’、CLKa、/CLKa、CLKb、/CLKb、CLK’a、/CLK’a、CLK’b、/CLK’b、XTET1～XTETn-1、XTET1’～XTETn-1’、XTET1a～XTETn-1a、XTET1b～XTETn-1b、XTET1’a～XTETn-1’a、XTET1’b～XTETn-1’b．．．訊號

CAL．．．同軸電纜

WGUI．．．波導

Claims (20)

1. 一種記憶體測試系統，包括：記憶體元件；測試器，產生用以測試所述記憶體元件的時脈訊號與測試訊號；以及分光模組，包括：電-光訊號轉換單元，將每路所述時脈訊號與所述測試訊號轉換成光訊號，將所述時脈訊號與所述測試訊號以光時脈訊號與光測試訊號的形式輸出；光訊號分割單元，將每路所述光時脈訊號與所述光測試訊號分割成n路訊號(n至少為二)；以及光-電訊號轉換單元，接收分割後的所述光時脈訊號與分割後的所述光測試訊號，以將分割後的所述光時脈訊號與分割後的所述光測試訊號轉換成所述記憶體元件中所用的電訊號。
2. 如申請專利範圍第1項所述之記憶體測試系統，更包括一個或多個額外的記憶體元件，其中所述記憶體測試系統對所述記憶體元件與一個或多個額外的所述記憶體元件的至少其中之一同時進行測試。
3. 如申請專利範圍第2項所述之記憶體測試系統，其中所述光-電訊號轉換單元包括多個光-電訊號轉換器，且更包括與記憶體元件數量相同的所述光-電訊號轉換器。
4. 如申請專利範圍第3項所述之記憶體測試系統，其中每個電-光訊號轉換器是用來轉換一路時脈訊號與m路測試訊號，且所述光訊號分割單元包括與至少一路所述時脈訊號有關的至少一個光訊號分割器以及與m路所述測試 訊號相對應的m個光訊號分割器。
5. 如申請專利範圍第1項所述之記憶體測試系統，其中所述記憶體元件是封裝或晶圓的一部分。
6. 如申請專利範圍第1項所述之記憶體測試系統，其中所述光-電訊號轉換單元包括電壓位準轉換器，用以轉換被所述光-電訊號轉換器轉換成所述電訊號的所述時脈訊號與所述測試訊號的電壓位準，使所述電壓位準與所述記憶體元件的操作電壓的電壓位準相對應。
7. 如申請專利範圍第1項所述之記憶體測試系統，其中所述記憶體元件是晶圓上的第一晶片，且所述晶圓上更包括一個或多個額外的晶片，其中所述記憶體測試系統對所述第一晶片與一個或多個額外的所述晶片的至少其中之一同時進行測試。
8. 如申請專利範圍第1項所述之記憶體測試系統，其中所述電-光訊號轉換單元藉由波導來連接至所述光訊號分割單元，且所述光訊號分割單元藉由波導來連接至所述光-電訊號轉換單元。
9. 一種測試多個積體電路元件的方法，包括：產生時脈訊號與測試訊號，用以測試所述積體電路元件；將所述時脈訊號與所述測試訊號轉換成光訊號，且將所述時脈訊號與所述測試訊號以光時脈訊號與光測試訊號的形式輸出；分割所述光時脈訊號； 分割所述光測試訊號；接收分割後的所述光訊號，且將分割後的每路所述光訊號再轉換成電訊號；以及使用再轉換成電訊號後的時脈訊號與測試訊號來同時對多個所述積體電路元件進行測試。
10. 一種記憶體系統，包括：至少一個記憶體元件；記憶體控制器，產生用以控制至少一個所述記憶體元件的時脈訊號與控制訊號；以及分光模組，包括：電-光訊號轉換單元，將每路所述時脈訊號與所述控制訊號轉換成光訊號，且將所述時脈訊號與所述控制訊號以光時脈訊號與光控制訊號的形式輸出；光訊號分割單元，將所述光時脈訊號與所述光控制訊號分割成n路訊號(n為2或大於2)；以及光-電訊號轉換單元，接收分割後的所述光時脈訊號與所述光控制訊號，且將分割後的所述光時脈訊號與所述光控制訊號轉換成至少一個所述記憶體元件中所用的電訊號。
11. 如申請專利範圍第10項所述之記憶體系統，其中所述控制訊號包括指令與位址當中的一個或多個。
12. 如申請專利範圍第10項所述之記憶體系統，更包括：第二記憶體元件，其中所述光-電訊號轉換單元接收分 割後的所述光時脈訊號與所述光控制訊號，且將分割後的所述光時脈訊號與所述光控制訊號轉換成所述第二記憶體元件中所用的電訊號。
13. 如申請專利範圍第10項所述之記憶體系統，其中所述光-電訊號轉換單元具有n個光-電訊號轉換器。
14. 一種製造記憶體元件的方法，包括：形成作為晶圓或封裝之一部分的所述記憶體元件，其中所述晶圓或封裝包括至少一個其他記憶體元件；以及測試所述記憶體元件，其中所述記憶體元件以及至少一個其他所述記憶體元件的測試是利用一個或多個電-光轉換器、一個或多個能將一路光訊號分割成兩路或兩路以上的分割光訊號的分光器以及一個或多個光-電轉換器來執行。
15. 如申請專利範圍第14項所述之製造記憶體元件之方法，更包括：當測試結果表明所述記憶體元件能像期望的那樣工作時，將所述記憶體元件放入到產品中。
16. 如申請專利範圍第14項所述之製造記憶體元件之方法，其中所述記憶體元件之測試更包括對所述記憶體元件與至少一個其他所述記憶體元件同時進行測試。
17. 如申請專利範圍第14項所述之製造記憶體元件之方法，其中所述測試是利用與接受測試的記憶體元件數量相同的光-電轉換器來執行。
18. 如申請專利範圍第14項所述之製造記憶體元件 之方法，其中一個或多個所述分光器之每個分光器將從一個或多個所述電-光轉換器之個別的電-光轉換器接收的一路光訊號分割成n路訊號(n是二或大於二)。
19. 如申請專利範圍第18項所述之製造記憶體元件之方法，其中電-光轉換器之數量等於從測試器輸出的測試訊號之數量加上1。
20. 如申請專利範圍第19項所述之製造記憶體元件之方法，其中所述記憶體元件與至少一個其他所述記憶體元件的測試包括：從所述測試器上的m個接腳接收m路訊號；以及將n路訊號輸出m次到一個或多個所述記憶體元件。