CN101794625A - 存储器系统、存储器测试系统及其测试方法 - Google Patents

存储器系统、存储器测试系统及其测试方法 Download PDF

Info

Publication number
CN101794625A
CN101794625A CN201010110966A CN201010110966A CN101794625A CN 101794625 A CN101794625 A CN 101794625A CN 201010110966 A CN201010110966 A CN 201010110966A CN 201010110966 A CN201010110966 A CN 201010110966A CN 101794625 A CN101794625 A CN 101794625A
Authority
CN
China
Prior art keywords
signal
optical
storage component
electro
component part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010110966A
Other languages
English (en)
Other versions
CN101794625B (zh
Inventor
赵秀行
宋基在
徐成东
河镜虎
金圣九
金永今
赵寅成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101794625A publication Critical patent/CN101794625A/zh
Application granted granted Critical
Publication of CN101794625B publication Critical patent/CN101794625B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56012—Timing aspects, clock generation, synchronisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种存储器系统、存储器测试系统及其测试方法。该存储器测试系统包括：存储器器件；测试器，该测试器产生时钟信号和用于测试存储器器件的测试信号；以及光分路模块。光分路模块包括电-光信号转换单元，该电-光信号转换单元将时钟信号和测试信号中的每个转换成光信号，以将时钟信号和测试信号输出为光时钟信号和光测试信号。光分路单元还包括光信号分路单元和光-电信号转换单元，该光信号分路单元将光时钟信号和光测试信号中的每个分路成n个信号(n为至少2)，该光-电信号转换单元接收分路的光时钟信号和分路的光测试信号，以将分路的光时钟信号和分路的光测试信号转换成存储器器件中使用的电信号。

Description

存储器系统、存储器测试系统及其测试方法
本专利申请要求2009年2月2日递交给韩国知识产权局的韩国专利申请No.10-2009-0008038的优先权，其全部公开内容通过引用结合于此。
技术领域
本申请涉及一种半导体器件，并且更具体而言，涉及一种存储器系统和存储器测试系统，通过对施加到存储器的时钟信号进行光分路，该存储器系统和存储器测试系统具有高可靠性并且以高速执行功能。该申请还涉及使用光分路来测试存储器系统和存储器测试系统的方法以及使用该测试方法来制造产品的方法。
背景技术
在执行存储器测试中，为了使制造工艺流水线化并且降低存储器的单位成本，减少测试时间和成本是重要的。因此，已经对能够减少测试时间和成本的各种方法进行了研究。为了减少成本并且加快制造工艺，所公开的实施例包括同时对多个存储器执行稳定的测试操作。
发明内容
在一个实施例中，公开了一种存储器测试系统。该存储器测试系统包括：存储器器件；测试器，该测试器产生时钟信号和用于测试存储器器件的测试信号；以及光分路模块。光分路模块包括：电-光信号转换单元，该电-光信号转换单元将时钟信号和测试信号中的每个转换成光信号，以将时钟信号和测试信号输出为光时钟信号和光测试信号。光分路单元还包括光信号分路单元和光-电信号转换单元，该光信号分路单元将光时钟信号和光测试信号中的每个分路成n个信号(n为至少2)，该光-电信号转换单元接收分路的光时钟信号和分路的光测试信号，以将分路的光时钟信号和分路的光测试信号转换成存储器件中使用的电信号。
根据另一实施例，公开了一种测试多个集成电路器件的方法。该方法包括：产生用于测试集成电路器件的时钟信号和测试信号；将时钟信号和测试信号转换成光信号，并且将时钟信号和测试信号输出为光时钟信号和光测试信号；分路光时钟信号；分路光测试信号；接收分路的光信号，并且将分路的光信号中的每个重新转换成电信号；以及通过使用重新转换的时钟信号和测试信号同时对多个集成电路器件执行测试。
根据另一实施例，公开了一种存储器系统。该存储器系统包括：至少一个存储器器件；以及存储器控制器，该存储器控制器产生时钟信号和用于控制至少一个存储器器件的控制信号。该存储器系统还包括光分路模块。该光分路模块包括：电-光信号转换单元，该电-光信号转换单元将时钟信号和控制信号中的每个转换成光信号，并且将时钟信号和控制信号输出为光时钟信号和光控制信号；以及光信号分路单元，该光信号分路单元将光时钟信号和光控制信号分路成n个信号(n为2或更大)。存储器系统还包括光-电信号转换单元，该光-电信号转换单元接收分路的光时钟信号和光控制信号，并且将分路的光时钟信号和光控制信号转换成在至少一个存储器器件中使用的电信号。
根据又一实施例，公开了一种制造存储器器件的方法。该方法包括：将存储器器件形成为包括至少一个其他存储器器件的晶片或封装的一部分；以及测试该存储器器件。在一个实施例中，使用一个或多个电-光转换器、将光信号分路成两个或更多个分路的光信号的一个或多个光分路器以及一个或多个光-电转换器，对存储器器件和至少一个其他存储器器件执行测试。
附图说明
通过下面结合附图进行的详细描述，将更清楚地理解示例性实施例，其中：
图1是示出根据一个实施例的示例性存储器测试系统的框图；
图2是用于说明分路电信号的图示；
图3A和3B是用于说明由于电信号的分路而导致信号失真的曲线图；
图4是根据一个实施例的测试存储器的示例性方法的流程图；
图5A示出根据一个实施例的示例性光分路器，以及图5B描述了示出通过测试存储器测试系统的方法被进行光分路的时钟信号的波形的曲线图；
图6示出根据一个实施例的示例性计算机系统；
图7示出根据一个实施例的示例性存储器系统；以及
图8是使用所公开的测试方法来制造器件的示例性方法的流程图。
应该注意的是，这些附图旨在示出特定示例实施例中使用的方法、结构和/或材料的一般特性并且旨在补充以下提供的书面描述。然而，这些附图不是按比例绘制的，并且可以不精确反映任何给定实施例的精确结构或性能特性，并且应该不被理解为限定或限制由示例实施例所涵盖的值或特性的范围。例如，为了清楚起见，可以减小或夸大相对尺寸和定位组件和/或结构元件。在各种附图中使用类似或相同的附图标记旨在表示存在类似或相同的元件或特征。
具体实施方式
现在，将参照附图来更全面地描述示例实施例。然而，示例实施例可以以许多不同形式来实现，并且应该不被理解为限于本文阐述的实施例。而是，提供这些实施例，使得该公开将是彻底和完全的，并且将把示例实施例的构思传达给本领域的普通技术人员。
应该理解的是，当元件被称作“连接”或“耦合”到另一元件时，它可以直接连接或耦合到另一元件或者可以存在中间元件。相反地，当元件被称作“直接连接”或“直接耦合”到另一元件时，不存在中间元件。如本文所使用的，术语“和/或”包括一个或多个相关所列项的任意和全部组合。
应该理解的是，虽然在本文中可以使用术语“第一”、“第二”等描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分应该不受这些术语限制。这些术语仅用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，除非另外指出，否则在不脱离示例实施例的教导的情况下，以下讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。
本文所使用的术语仅出于描述特定实施例的目的，并不意图限制示例实施例。如本文所使用的，除非上下文清楚指出，否则单数形式也意图包括复数形式。还应该理解的是，术语“包括”在本说明书中使用时指出存在所述特征、整体、步骤、操作、元件和/或组件，但是不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外定义，否则本文所使用的所有术语(包括技术和科学术语)具有与示例实施例所属领域的普通技术人员通常所理解的含义相同的含义。还应该理解的是，诸如通用字典中所定义的术语应该被理解为具有与相关领域背景下它们的含义相一致的含义，并且除非在本文中特别定义，否则将不被以理想或过度正式的含义理解。
图1是示出根据一个实施例的示例性存储器测试系统100的框图。
参照图1，存储器测试系统100可以包括测试器120、光分路模块140和一个或多个存储器器件(例如，第一存储器器件MEM1和第二存储器器件MEM2)的组。虽然特别地针对图1具体示出了对存储器的测试，但是在本文中针对使用光分路方法进行测试而描述的系统和方法也可以应用于测试形成在衬底上或包括在封装中的其他半导体或集成电路器件。例如，该测试能够应用于控制器、数字信号处理器或其他集成电路。
测试器120产生并输出时钟信号CLK和测试信号XTET1至XTETn-1，这些信号被施加到第一存储器器件MEM1和第二存储器器件MEM2，用于测试第一存储器器件MEM1和第二存储器器件MEM2。测试信号XTET1至XTETn-1可以包括存储器单元数据、地址信号、命令信号等，并且可以通过一个或多个线来发送。例如，XTET1至XTETn-1中的每个测试信号可以在一个线上发送，或者如果测试信号具有不止1比特，则可以在两个或更多个线上(例如，并行)发送它。
在图1所描述的实施例中，时钟信号CLK的反转信号/CLK以及时钟信号CLK也从测试器120产生。因此，一个实施例包括可以在两个线上从测试器发送的CLK和/CLK信号。下文中，为了便于说明，假定时钟信号CLK的反转信号/CLK也包括在时钟信号CLK的范围中。例如，虽然其他值也是可以的，但是CLK可以在0.2V与1.2V之间振荡，并且/CLK还可以异相180度且以相同幅度振荡。
参照图1，待测试的第一存储器器件MEM1和第二存储器器件MEM2(以及任何附加的存储器器件)可以是以不同形式布置的芯片或其他集成电路。例如，MEM1和MEM2可以被布置成在封装中包括多个芯片的封装形式，使得MEM1和MEM2是封装的一部分。可替选地，MEM1和MEM2可以被布置成在晶片上包括多个芯片的晶片形式，使得MEM1和MEM2是晶片的一部分。在又一实施例中，MEM1和MEM2可以处于存储器模块形式，使得它们被布置在板上，该板包括被分组以形成存储器模块的芯片组和/或芯片封装群。这样，可以对存储器器件群或存储器器件组中的多个存储器器件执行测试。
测试器120可以同时对第一存储器器件MEM1和第二存储器器件MEM2执行测试。这可以通过例如使用测试器来实现，该测试器具有输出引脚组，这些输出引脚与被发送到存储器器件MEM1和MEM2的测试信号的数目一对一地相匹配(即，如果存在两个存储器器件并且每个接收16个测试信号和2个时钟信号，则测试器可以具有18个引脚)。
然而，测试器上的输出引脚或输出焊盘的数目是受限制的，使得当大量的测试信号发送到多个存储器时，测试器的尺寸会变得不令人满意。可替选的方案可以是对于来自测试器的每个信号使用电分路器(electrical splitter)，使得测试器不需要复制引脚或焊盘，以用于测试多个存储器。如图2所示，测试器120可以使用抽头(stub)或其他电分路器，以分路时钟信号CLK或测试信号XEXT1至XTETn-1，从而将它们施加到第一存储器器件MEM1和第二存储器器件MEM2。然而，这样也会具有诸如信号失真的令人不满意的结果。
图3A和3B是用于说明由于分路电信号而导致信号失真的曲线图。
参照图3A，没有被分路的电信号可以示出处于高频和低频的少量信号失真。然而，当电信号被分路时，由于反射波和阻抗失配而产生的失真现象会导致更多失真，特别对于更高的频率。
具体来讲，图3B示出使用抽头方法分路电信号的情况。如图3B所示，随着电信号的传输速度增大，由于分路电信号而产生的失真现象程度增加。因此，在高速传输的过程中，不能容易地保证电信号的特性。
为了保证测试的可靠性，信号的质量是重要的。具体来讲，由于时钟信号CLK通常比测试信号XTET1至XTETn-1更快，并且会需要更高的信号质量，因此必须保证时钟信号CLK的特性。
为此，根据一个实施例的存储器测试系统100可以包括光分路模块140，该光分路模块140对时钟信号CLK和测试信号XTET1至XTETn-1进行光分路，以将它们施加到一个或多个存储器器件。现在，将更详细描述根据特定实施例的存储器测试系统100的光分路模块140的结构和操作。
图4是根据一个实施例的测试存储器的示例性方法400的流程图。
参照图1和图4，存储器测试系统100中包括的测试器120将时钟信号CLK(并且可选地是/CLK)及测试信号XTET1至XTETn-1(S410)输出为电信号。电信号通过同轴电缆CAL或其他电管道传输到光分路模块140的电-光信号转换单元142。
光分路模块140包括电-光信号转换单元142、光信号分路单元144和光-电信号转换单元146。
电-光信号转换单元142将接收到的电信号转换成光信号(S420)。在一个实施例中，电-光信号转换单元142包括与接收到的电信号数目相等数目的电-光信号转换器EO1、EO2至EOn-1。可以使用其他数量的电-光信号转换单元。在一个实施例中，在使用CLK和/CLK信号这两者的情形下，两个信号可以在两个线上被发送到能够接收和转换两个信号线的单个电-光转换器，或者信号可以在两个线上被分离地发送到电-光信号转换单元142的两个分离的电-光转换器。
光信号分路单元144接收从电-光信号转换单元142经由波导WGUI传输的光信号。波导WGUI可以是能够将光信号从电-光信号转换单元142传输到光分路单元144的任何光管道(例如，可以传输光而不使光色散的光纤、聚合物波导、光印刷电路板(PCB)等)。
在一个实施例中，光信号分路单元144包括光信号分路器OS1、OS2至OSn-1，它们的数目与接收到的光信号的数目相对应。图1示出光信号分路单元144，该光信号分路单元144包括针对被转换成光信号的光时钟信号CLK的光信号分路器OS1以及针对被转换成光信号的光测试信号XTET1′至XTETn-1′的光信号分路器OS2至OSn-1。
针对光时钟信号CLK′的光信号分路器OS1将光时钟信号CLK′分路成第一光时钟信号CLK′a和第二光时钟信号CLK′b(S430)。针对光测试信号XTET1′至XTETn-1′的光信号分路器OS2至OSn-1将光测试信号XTET1′至XTETn-1′分路成第一光测试信号XTET1′a至XTETn-1′a以及第二光测试信号XTET1′b至XTETn-1′b(S440)。虽然图1示出了光时钟信号CLK′和光测试信号XTET1′至XTETn-1′分路成两个信号的情况，但是光信号分路单元144不限于此。可以使用光分路器，这些光分路器将信号分路成较大量的分路信号，这些分路信号被发送到较大量的光-电信号转换器。
在一个实施例中，光信号分路器OS1、OS2至OSn-1可以具有通过光刻(lithography)在工作台上形成的结构，或者可以是通过接合(bonding)光纤制造出的熔融式耦合器(fused-type coupler)。也可以使用其他类型的光信号分路器。
参照图1和图4，光-电信号转换单元146将第一光时钟信号CLK′a和第二光时钟信号CLK′b、第一光测试信号XTET′a至XTETn-1′a以及第二光测试信号XTET1′b至XTETn-1′b转换成电信号CLKa、CLKb、XTETa至XTETn-1a、XTET1b至XTETn-1b，这些信号可以被传输到第一存储器器件MEM1和第二存储器器件MEM2并且可以在第一存储器器件MEM1和第二存储器器件MEM2中操作(S450)。虽然光-电信号转换单元146被描述为光分路模块140的一部分，但是在一个实施例中，光-电信号转换单元可以可替选地包括在每个存储器器件MEM1和MEM2中。
图1示出示例性的光-电信号转换单元146，该光-电信号转换单元146包括第一光-电信号转换器OE1和第二光-电信号转换器OE2，第一光-电信号转换器OE1执行针对第一存储器器件MEM1的第一光时钟信号CLK′a和第一光测试信号XTET′a至XTETn-1′a的光-电转换，以及第二光-电信号转换器OE2执行针对第二存储器器件MEM2的光时钟信号CLKb和第二光测试信号XTET1′b至XTETn-1′b的光-电转换。当使用将信号分路成三个或更多个分路信号的光分路器时，可以使用附加的光-电信号转换器。
光-电信号转换单元146将光信号转换成电信号，并且可以包括电压电平转换器VLT1和VLT2，以便满足第一存储器器件MEM1和第二存储器器件MEM2的电压电平。在一个实施例中，CLK和XTET信号通过多个线(例如，并行)从每个光-电信号转换单元传播到每个相应的存储器器件MEM1、MEM2等。然而，取决于所使用的存储器器件，测试信号中的一些或全部可以从光-电信号转换单元串行传播到存储器器件。
图5A示出根据一个实施例的在存储器测试系统中使用的示例性光分路器，并且图5B描述了示出通过测试存储器测试系统的方法来进行光分路的时钟信号的波形的曲线图。
参照图5A，可以通过光分路器“1×2分路器”将光类型的输入信号IN分路成光类型的第一输出信号OUT1和第二输出信号OUT2，该“1×2分路器”将一个信号分路成两个信号。图5B示出由这种光分路器分路得到的信号所导致的示例性波形。如图5B所示，当处于800Mbps、1420Mbps或2.8Gbps的高速传输时，分路的第一输出信号OUT1和第二输出信号OUT2具有与输入信号IN的波形类似的波形。
根据本文所公开的存储器测试系统和用于测试存储器测试系统的方法，即使信号是以高速被传输到多个存储器，通过对时钟信号和测试信号进行光分路也可以保持信号的质量。
在以上的说明中，已经描述了通过在存储器测试系统中对时钟信号进行光分路而保持信号质量的情况。然而，本发明的构思不限于此。
图6示出根据一个实施例的示例性计算机系统600。
参照图6，计算机系统600包括中央处理单元(CPU)620、第一存储器器件MEM1和第二存储器器件MEM2以及光分路模块640。CPU620可以向第一存储器器件MEM1和第二存储器器件MEM2传输时钟信号CLK和诸如命令、地址等的信号XSIG1至XSIGn-1。
计算机系统600包括光分路模块640，该光分路模块640执行与图1的光分路模块140相同的功能和操作，使得计算机系统600可以对施加到第一存储器器件MEM1和第二存储器器件MEM2的信号(例如，对于待写入到存储器器件的数据或者从存储器器件读取的数据)进行光分路。
图7示出根据一个实施例的示例性存储器系统700。
参照图7，存储器系统700包括微控制单元(MCU)720、第一存储器器件MEM1和第二存储器器件MEM2以及光分路模块740。MCU 720可以将时钟信号CLK和诸如命令、列地址选通(CAS)、行地址选通(RAS)、地址等的存储器控制信号XSIG1至XSIGn-1传输到第一存储器器件MEM1和第二存储器器件MEM2。
存储器系统700包括光分路模块740，该光分路模块740执行与图1的光分路模块140相同的功能和操作，使得存储器系统700可以对施加到第一存储器器件MEM1和第二存储器器件MEM2的信号进行光分路。
根据上述的计算机系统和存储器系统，通过对时钟信号进行光分路可以保持时钟信号的质量。因此，可以容易地扩充在服务器或个人计算机(PC)中具有有限容量的存储器器件。
图8是使用所公开的测试方法制造器件的示例性方法的流程图。
在步骤S810中，存储器器件或其他集成电路器件被形成为器件(例如，晶片、模块、芯片封装)群的一部分。在一个实施例中，该群包括两个或更多个相同的集成电路器件。该集成电路可以是存储器或者其他逻辑芯片，诸如控制器或数字信号处理器(其可以或可以不包括嵌入式存储器)。用以在该示例中形成集成电路的步骤包括：提供晶片衬底(例如、晶体硅晶片)；(例如，通过衬底的选择性掺杂并且在衬底上和/或衬底中形成经过构图的传导层和绝缘层)在晶片中和/或晶片上形成电路。然后可以对由此形成的晶片(具有电路的晶片衬底)进行晶片级测试，然后从晶片分开单独的管芯区域。可替选地，可以从晶片分开单独的管芯区域并且测试相应的芯片。然后可以修复被测试为有缺陷的芯片，如果可能的话(例如，选择性的切割利用晶片的电路形成的熔丝)，以替代用于缺陷电路的备用电路(例如，备用或冗余的存储器)。随后，已通过测试的芯片和已被修复的芯片可以随后被封装，并且随后组装成较大器件的一部分，该较大器件诸如电子器件(例如，照相机、电视、蜂窝电话、PDA、计算机、膝上型电脑)或诸如较大的存储器(例如，存储器模块、层叠封装(package on package)(POP)器件、固态盘(SSD)等)。
如步骤S820中所示，集成电路器件和来自器件群中的一个或多个的其他器件同时被测试。例如，可以基于以上讨论的一个或多个分路实施例来执行测试。在一个实施例中，使用诸如结合图1所讨论的一个或多个电-光转换器、将光信号分路成两个或更多个光分路信号的一个或多个光分路器以及一个或多个光-电信号转换器来执行测试。
在步骤S830中，如果测试是成功的(例如，测试确定了器件是全功能的或按照期望来工作的)，或在修复和成功的随后测试之后，通过将器件放置在或包括在产品中来完成器件。例如，如果所测试的存储器器件是晶片的一部分，则它可以包括在芯片封装或存储器模块中。如果被测试的存储器器件是芯片封装的一部分，则它可以包括在存储器模块中或者在消费者电子器件(例如，蜂窝电话、USB存储器器件等)中。
虽然本文已经具体示出和描述了各种示例性实施例，但是应该理解的是，在不脱离随后权利要求的精神和范围的情况下，可以对所公开的实施例在形式和细节上进行各种变化。

Claims (20)

1.一种存储器测试系统，包括：
存储器器件；
测试器，所述测试器产生时钟信号和用于测试所述存储器器件的测试信号；以及
光分路模块，所述光分路模块包括电-光信号转换单元、光信号分路单元以及光-电信号转换单元，所述电-光信号转换单元将所述时钟信号和所述测试信号中的每个转换成光信号，以将所述时钟信号和所述测试信号输出为光时钟信号和光测试信号，所述光信号分路单元将所述光时钟信号和所述光测试信号中的每个分路成n个信号，n为至少2个，所述光-电信号转换单元接收分路的光时钟信号和分路的光测试信号，以将所述分路的光时钟信号和所述分路的光测试信号转换成所述存储器件中使用的电信号。
2.根据权利要求1所述的存储器测试系统，还包括一个或多个附加存储器器件，其中，所述存储器测试系统同时对所述存储器器件和所述一个或多个附加的存储器器件中的至少一个附加存储器器件执行测试。
3.根据权利要求2所述的存储器测试系统，其中，所述光-电信号转换单元包括多个光-电信号转换器，以及还包括与所述存储器件数目相等数目的所述光-电信号转换器。
4.根据权利要求3所述的存储器测试系统，其中，每个电-光信号转换器转换时钟信号和m个测试信号，以及所述光信号分路单元包括针对至少一个时钟信号的至少一个光信号分路器以及与所述m个测试信号相对应的m个光信号分路器。
5.根据权利要求1所述的存储器测试系统，其中，所述存储器器件是封装或晶片的一部分。
6.根据权利要求1所述的存储器测试系统，其中，所述光-电信号转换单元包括电压电平转换器，所述电压电平转换器对由所述光-电信号转换器转换成所述电信号的所述时钟信号和所述测试信号的电压电平进行转换，以便与所述存储器器件的操作电压的电压电平相对应。
7.根据权利要求1所述的存储器测试系统，其中，所述存储器器件是晶片上的第一芯片，并且所述存储器测试系统还包括所述晶片上的一个或多个附加芯片，其中，所述存储器测试系统同时对所述第一芯片以及所述一个或多个附加芯片中的至少一个附加芯片执行测试。
8.根据权利要求1所述的存储器测试系统，其中，所述电-光信号转换单元经由波导连接到所述光信号分路单元，以及所述光信号分路单元经由波导连接到所述光-电信号转换单元。
9.一种测试多个集成电路器件的方法，所述方法包括：
产生用于测试所述集成电路器件的时钟信号和测试信号；
将所述时钟信号和所述测试信号转换成光信号，并且将所述时钟信号和所述测试信号输出为光时钟信号和光测试信号；
将所述光时钟信号分路；
将所述光测试信号分路；
接收分路的光信号，以及将所述分路的光信号中的每个重新转换成电信号；以及
通过使用重新转换的时钟信号和测试信号，同时对所述多个集成电路器件执行测试。
10.一种存储器系统，包括：
至少一个存储器器件；
存储器控制器，所述存储器控制器产生用于控制所述至少一个存储器器件的时钟信号以及控制信号；
光分路模块，包括：
电-光信号转换单元，所述电-光信号转换单元将所述时钟信号和所述控制信号中的每个转换成光信号，并且将所述时钟信号和所述控制信号输出为光时钟信号和光控制信号；
光信号分路单元，所述光信号分路单元将所述光时钟信号和所述光控制信号分路成n个信号，n为2或更多；以及
光-电信号转换单元，所述光-电信号转换单元接收分路的光时钟信号和光控制信号，并且将所述分路的光时钟信号和光控制信号转换成在至少一个存储器器件中使用的电信号。
11.根据权利要求10所述的存储器系统，其中，所述控制信号包括命令和地址中的一个或多个。
12.根据权利要求10所述的存储器系统，还包括：
第二存储器器件，其中，所述光-电信号转换单元接收所述分路的光时钟信号和光控制信号，以及将所述分路的光时钟信号和光控制信号转换成在所述第二存储器器件中使用的电信号。
13.根据权利要求10所述的存储器系统，其中，所述光-电信号转换单元具有n个光-电信号转换器。
14.一种制造存储器器件的方法，包括：
将所述存储器器件形成为晶片或封装的一部分，所述晶片或封装包括至少一个其他存储器器件；以及
测试所述存储器器件，
其中使用一个或多个电-光转换器、一个或多个光分路器以及一个或多个光-电转换器来对所述存储器器件和所述至少一个其他存储器器件进行测试，其中所述一个或多个光分路器将光信号分路成两个或更多个分路的光信号。
15.根据权利要求14所述的方法，还包括：
在所述测试指示出所述存储器器件按照期望工作之后，将所述存储器器件放置在产品中。
16.根据权利要求14所述的方法，其中，测试所述存储器器件的步骤还包括：同时测试所述存储器器件和所述至少一个其他存储器器件。
17.根据权利要求14所述的方法，其中，使用与被测试存储器器件的数目相等数目的光-电转换器来执行所述测试。
18.根据权利要求14所述的方法，其中，所述一个或多个光分路器中的每个将从所述一个或多个电-光转换器中的相应电-光转换器接收的光信号分路成n个信号，n为2或更多。
19.根据权利要求18所述的方法，其中，所述电-光转换器的数目等于从测试器输出的测试信号的数目加1。
20.根据权利要求19所述的方法，其中，测试所述存储器器件和所述至少一个其他存储器器件的步骤包括：从测试器的m个引脚接收m个信号，以及向所述一个或多个存储器器件输出m乘n个信号。
CN201010110966.2A 2009-02-02 2010-02-02 存储器系统、存储器测试系统及其测试方法 Active CN101794625B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0008038 2009-02-02
KR1020090008038A KR101548176B1 (ko) 2009-02-02 2009-02-02 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법

Publications (2)

Publication Number Publication Date
CN101794625A true CN101794625A (zh) 2010-08-04
CN101794625B CN101794625B (zh) 2014-05-07

Family

ID=42371862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010110966.2A Active CN101794625B (zh) 2009-02-02 2010-02-02 存储器系统、存储器测试系统及其测试方法

Country Status (5)

Country Link
US (2) US8023349B2 (zh)
KR (1) KR101548176B1 (zh)
CN (1) CN101794625B (zh)
DE (1) DE102010001421B4 (zh)
TW (1) TWI503830B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671704A (zh) * 2018-12-24 2019-04-23 成都华微电子科技有限公司 内嵌eflash大容量存储器电路设计制备方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법
CN103367355A (zh) * 2012-04-09 2013-10-23 郭磊 一种时钟信号传输装置
KR101990856B1 (ko) 2012-05-21 2019-06-19 삼성전자주식회사 광-연결 메모리 모듈을 포함하는 광 메모리 시스템 및 이를 포함하는 컴퓨팅 시스템
US10257012B2 (en) 2016-12-13 2019-04-09 Samsung Electronics Co., Ltd Apparatus and method for coarse timing and frequency synchronization
US10419248B2 (en) * 2016-12-14 2019-09-17 Samsung Electronics Co., Ltd Method and apparatus for frequency domain inter-carrier interference compensation
US10575267B2 (en) * 2017-01-05 2020-02-25 Samsung Electronics Co., Ltd System and method for providing weighted pattern demapper for Bluetooth® low energy long range
US10070447B1 (en) * 2017-03-02 2018-09-04 Samsung Electronics Co., Ltd Method and apparatus for enhanced reference (RSTD) measurement for long term evolution (LTE) positioning
CN112152871B (zh) * 2020-08-14 2021-09-24 上海纽盾科技股份有限公司 网络安全设备的人工智能测试方法、装置及系统
KR102600569B1 (ko) * 2021-11-04 2023-11-09 주식회사 엑시콘 PCIe 인터페이스 기반의 SSD 테스트 장치
CN117848493B (zh) * 2024-02-07 2024-05-24 北京灵汐科技有限公司 信号处理装置、传感器芯片、信号处理方法、设备及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1204125A (zh) * 1997-06-30 1999-01-06 三星电子株式会社 利用时钟调制技术测试高速存储器件的方法
US5903576A (en) * 1996-06-24 1999-05-11 Advantest Corp. Memory test system
US6134035A (en) * 1996-10-31 2000-10-17 Alcatel Optical network termination unit of a hybrid fiber/coax access network
US6815973B1 (en) * 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19701888A1 (de) * 1997-01-21 1998-07-23 Alsthom Cge Alcatel System zur optischen Übertragung von Informationen
DE19719425A1 (de) * 1997-05-12 1998-11-19 Alsthom Cge Alcatel System zur optischen Übertragung von Informationen
US6058227A (en) * 1998-01-29 2000-05-02 Trw Inc. Method and apparatus for an opto-electronic circuit switch
KR100420726B1 (ko) * 1998-02-05 2004-03-02 가부시키가이샤 아드반테스트 광구동형 드라이버, 광출력형 전압센서 및 이들을 이용한 ｉｃ 시험장치
KR100289147B1 (ko) 1999-01-30 2001-04-16 권문구 광신호 송수신모듈의 성능 시험장치
JP2000249746A (ja) 1999-02-26 2000-09-14 Ando Electric Co Ltd 集積回路試験装置
JP2002048844A (ja) * 2000-07-31 2002-02-15 Ando Electric Co Ltd 半導体試験装置
JP2004158098A (ja) * 2002-11-06 2004-06-03 Renesas Technology Corp システム・イン・パッケージ型半導体装置
US6910162B2 (en) * 2003-05-12 2005-06-21 Kingston Technology Corp. Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
US7529435B2 (en) * 2003-05-29 2009-05-05 Applied Materials, Inc. Serial routing of optical signals
JP2005055301A (ja) 2003-08-05 2005-03-03 Advantest Corp 試験装置
US7109739B2 (en) * 2004-03-08 2006-09-19 Sioptical, Inc. Wafer-level opto-electronic testing apparatus and method
US6970798B1 (en) * 2004-05-06 2005-11-29 International Business Machines Corporation Method, apparatus and computer program product for high speed memory testing
ITMI20070386A1 (it) * 2007-02-28 2008-09-01 St Microelectronics Srl Soppressione di interferenza in collaudo senza fili di dispositivi a semiconduttore
US8294483B2 (en) * 2008-05-30 2012-10-23 Freescale Semiconductor, Inc. Testing of multiple integrated circuits
KR101548176B1 (ko) * 2009-02-02 2015-08-31 삼성전자주식회사 메모리 시스템, 메모리 테스트 시스템 및 이의 테스트 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5903576A (en) * 1996-06-24 1999-05-11 Advantest Corp. Memory test system
US6134035A (en) * 1996-10-31 2000-10-17 Alcatel Optical network termination unit of a hybrid fiber/coax access network
CN1204125A (zh) * 1997-06-30 1999-01-06 三星电子株式会社 利用时钟调制技术测试高速存储器件的方法
US6815973B1 (en) * 2003-06-13 2004-11-09 Xilinx, Inc. Optical testing port and wafer level testing without probe cards

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109671704A (zh) * 2018-12-24 2019-04-23 成都华微电子科技有限公司 内嵌eflash大容量存储器电路设计制备方法

Also Published As

Publication number Publication date
US8023349B2 (en) 2011-09-20
KR101548176B1 (ko) 2015-08-31
DE102010001421A1 (de) 2010-09-02
TWI503830B (zh) 2015-10-11
TW201030757A (en) 2010-08-16
US8750061B2 (en) 2014-06-10
DE102010001421B4 (de) 2021-07-29
CN101794625B (zh) 2014-05-07
KR20100088897A (ko) 2010-08-11
US20120002495A1 (en) 2012-01-05
US20100194399A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
CN101794625B (zh) 存储器系统、存储器测试系统及其测试方法
KR101728068B1 (ko) 적층 반도체 메모리 장치, 이를 포함하는 메모리 시스템, 및 관통전극 결함리페어 방법
US9214449B2 (en) Reconfigurable connections for stacked semiconductor devices
US20160163609A1 (en) Methods and apparatus for testing auxiliary components in a multichip package
US8698276B2 (en) Semiconductor device having a plurality of repair fuse units
US12009043B2 (en) Integrated circuit chip and die test without cell array
TW201417219A (zh) 矽穿孔自我繞線電路及其繞線方法
JPH11316264A (ja) 半導体装置の並列テスト回路
KR20130044048A (ko) 반도체 웨이퍼 및 이를 이용한 스택 패키지 제조방법
US10282167B2 (en) Buffer, semiconductor apparatus and semiconductor system using the same
US9396765B2 (en) Stacked semiconductor package
US8305108B2 (en) Semiconductor integrated circuit having a chip-on-chip structure
US11495318B2 (en) Memory device and method for using shared latch elements thereof
US20080116572A1 (en) Semiconductor memory modules, methods of arranging terminals therein, and methods of using thereof
US9841460B2 (en) Integrated circuit
CN104239171A (zh) 测试装置及其操作方法
US7071719B2 (en) Semiconductor device
TWI676990B (zh) 內嵌式功能測試模組記憶體晶片的電路拓撲
US10175293B2 (en) Semiconductor device
US20230125262A1 (en) Bus distribution using multiwavelength multiplexing
US11568950B2 (en) Semiconductor device having micro-bumps and test method thereof
US7750656B2 (en) Circuit for distributing a test signal applied to a pad of an electronic device
CN114692558A (zh) 基于3d封装的集成电路
JP2011165936A (ja) 積層チップ制御回路および積層半導体装置
JPH10241391A (ja) 半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant