KR20050000755A - 버퍼드 메모리 모듈 - Google Patents
버퍼드 메모리 모듈 Download PDFInfo
- Publication number
- KR20050000755A KR20050000755A KR1020030041261A KR20030041261A KR20050000755A KR 20050000755 A KR20050000755 A KR 20050000755A KR 1020030041261 A KR1020030041261 A KR 1020030041261A KR 20030041261 A KR20030041261 A KR 20030041261A KR 20050000755 A KR20050000755 A KR 20050000755A
- Authority
- KR
- South Korea
- Prior art keywords
- buffer
- memory module
- substrate
- test
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5602—Interface to device under test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (11)
- 기판;상기 기판의 제 1 면상에 장착되는 버퍼;상기 기판의 제 1 면상에 장착되고 상기 버퍼와 전기적으로 연결되어 있는 복수의 반도체 메모리 장치; 및상기 기판의 제 2 면상에 위치하고 상기 버퍼와 전기적으로 연결되어 있는 복수의 테스트 패드를 구비하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 1 항에 있어서,상기 버퍼드 메모리 모듈은 테스트 고정장치의 포고형 핀으로 상기 테스트 패드를 프로우브함으로써 상기 복수의 반도체 메모리 장치 각각을 테스트하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 1 항에 있어서,상기 버퍼와 상기 반도체 메모리 장치와의 전기적인 연결은 상기 버퍼의 입출력 패드와 상기 반도체 메모리 장치의 패드 사이에 이루어지는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 1 항에 있어서,상기 버퍼드 메모리 모듈은 버퍼가 실장되지 않은 상태에서 테스트를 실시한 후, 버퍼가 실장된 상태에서 다시 테스트를 실시하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 1 항에 있어서,상기 버퍼드 메모리 모듈은 SIMM형 메모리 모듈인 것을 특징으로 하는 버퍼드 메모리 모듈.
- 기판;상기 기판의 제 1 면상에 장착되는 버퍼;상기 기판의 제 1 면상 및 제 2 면상에 장착되고 상기 버퍼의 제 1 면과 전기적으로 연결되어 있는 복수의 반도체 메모리 장치; 및상기 버퍼의 제 2 면상에 위치하는 복수의 테스트 패드를 구비하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 6 항에 있어서,상기 복수의 테스트 패드 각각은 상기 복수의 반도체 메모리 장치 각각과 전기적으로 연결되어 있는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 6 항에 있어서,상기 버퍼드 메모리 모듈은 테스트 고정장치의 포고형 핀으로 상기 테스트 패드를 프로우브함으로써 상기 복수의 반도체 메모리 장치 각각을 테스트하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 6 항에 있어서,상기 버퍼와 상기 반도체 메모리 장치와의 전기적인 연결은 상기 버퍼의 입출력 패드와 상기 반도체 메모리 장치의 패드 사이에 이루어지는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 6 항에 있어서,상기 버퍼드 메모리 모듈은 버퍼가 실장되지 않은 상태에서 테스트를 실시한 후, 버퍼가 실장된 상태에서 다시 테스트를 실시하는 것을 특징으로 하는 버퍼드 메모리 모듈.
- 제 6 항에 있어서,상기 버퍼드 메모리 모듈은 DIMM형 메모리 모듈인 것을 특징으로 하는 버퍼드 메모리 모듈.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030041261A KR100568537B1 (ko) | 2003-06-24 | 2003-06-24 | 버퍼드 메모리 모듈 |
US10/833,322 US7350120B2 (en) | 2003-06-24 | 2004-04-28 | Buffered memory module and method for testing same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030041261A KR100568537B1 (ko) | 2003-06-24 | 2003-06-24 | 버퍼드 메모리 모듈 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050000755A true KR20050000755A (ko) | 2005-01-06 |
KR100568537B1 KR100568537B1 (ko) | 2006-04-07 |
Family
ID=33536227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030041261A KR100568537B1 (ko) | 2003-06-24 | 2003-06-24 | 버퍼드 메모리 모듈 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7350120B2 (ko) |
KR (1) | KR100568537B1 (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100818621B1 (ko) * | 2006-08-11 | 2008-04-01 | 삼성전자주식회사 | 메모리 모듈, 메모리 모듈용 소켓 및 그를 구비한 메인보드 |
CN103018581A (zh) * | 2011-09-23 | 2013-04-03 | 丽台科技股份有限公司 | 模组电路板的测试治具 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5270964A (en) | 1992-05-19 | 1993-12-14 | Sun Microsystems, Inc. | Single in-line memory module |
US5757201A (en) | 1996-09-11 | 1998-05-26 | Micron Electronics, Inc. | Universal testing device for electronic modules with different configurations and operating parameters |
US5754410A (en) | 1996-09-11 | 1998-05-19 | International Business Machines Corporation | Multi-chip module with accessible test pads |
US6677776B2 (en) * | 1998-05-11 | 2004-01-13 | Micron Technology, Inc. | Method and system having switching network for testing semiconductor components on a substrate |
KR100275496B1 (ko) | 1998-07-01 | 2000-12-15 | 정선종 | 이종접합 쌍극자 트랜지스터 제조 방법 |
KR100313677B1 (ko) | 1999-07-15 | 2001-11-15 | 이봉훈 | 4레벨 디지털 신호의 데이터 복원장치 |
US6307769B1 (en) * | 1999-09-02 | 2001-10-23 | Micron Technology, Inc. | Semiconductor devices having mirrored terminal arrangements, devices including same, and methods of testing such semiconductor devices |
KR20010036199A (ko) | 1999-10-06 | 2001-05-07 | 박종섭 | 램버스 디램의 테스트 보드 |
US6700398B1 (en) * | 2000-11-28 | 2004-03-02 | Kingston Technology Company | In-line D.C. testing of multiple memory modules in a panel before panel separation |
US6841991B2 (en) * | 2002-08-29 | 2005-01-11 | Micron Technology, Inc. | Planarity diagnostic system, E.G., for microelectronic component test systems |
US7177211B2 (en) * | 2003-11-13 | 2007-02-13 | Intel Corporation | Memory channel test fixture and method |
US7079446B2 (en) * | 2004-05-21 | 2006-07-18 | Integrated Device Technology, Inc. | DRAM interface circuits having enhanced skew, slew rate and impedance control |
-
2003
- 2003-06-24 KR KR1020030041261A patent/KR100568537B1/ko active IP Right Grant
-
2004
- 2004-04-28 US US10/833,322 patent/US7350120B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20040264269A1 (en) | 2004-12-30 |
KR100568537B1 (ko) | 2006-04-07 |
US7350120B2 (en) | 2008-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7436199B2 (en) | Stack-type semiconductor package sockets and stack-type semiconductor package test systems | |
US8750061B2 (en) | Memory system, memory test system and method of testing memory system and memory test system | |
TWI274351B (en) | Memory mounting tester having perpendicularly installed motherboard | |
KR100702003B1 (ko) | 프로브 카드 | |
TW200717002A (en) | Electronic device having and interface supported testing mode | |
US7944223B2 (en) | Burn-in testing system | |
US8125236B2 (en) | Main board and system for memory mounting test | |
US9998350B2 (en) | Testing device and testing method | |
US20090134901A1 (en) | Integrated circuit die structure simplifying ic testing and testing method thereof | |
US8559252B2 (en) | Memory testing device having cross interconnections of multiple drivers and its implementing method | |
CN115267481A (zh) | 一种芯片测试电路和芯片测试装置 | |
CN115878390A (zh) | 一种用于测试内存信号的测试板 | |
KR100568537B1 (ko) | 버퍼드 메모리 모듈 | |
KR100683041B1 (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
KR900013618A (ko) | 집적 회로 모듈 및 반도체 기판 | |
JP2959542B2 (ja) | 半導体装置 | |
US8924803B2 (en) | Boundary scan test interface circuit | |
JP4278360B2 (ja) | マルチチップパッケージlsiのテスト回路 | |
US7429794B2 (en) | Multi-chip packaged integrated circuit device for transmitting signals from one chip to another chip | |
KR100576176B1 (ko) | 메모리 모듈 테스트 장치 및 방법 | |
KR101100714B1 (ko) | 번인보드용 인터페이스 장치 | |
CN114597195A (zh) | 多芯片系统以及多芯片系统的操作方法 | |
KR20000007258U (ko) | 테스트 패드를 구비한 메모리 모듈 | |
KR20050069767A (ko) | 반도체 장치 테스트용 프로브 카드 | |
US20080003714A1 (en) | Chip-packaging with bonding options connected to a package substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 14 |