DE102007060203A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung Download PDF

Info

Publication number
DE102007060203A1
DE102007060203A1 DE102007060203A DE102007060203A DE102007060203A1 DE 102007060203 A1 DE102007060203 A1 DE 102007060203A1 DE 102007060203 A DE102007060203 A DE 102007060203A DE 102007060203 A DE102007060203 A DE 102007060203A DE 102007060203 A1 DE102007060203 A1 DE 102007060203A1
Authority
DE
Germany
Prior art keywords
area
conductivity type
transistor
region
diffused
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007060203A
Other languages
English (en)
Other versions
DE102007060203B4 (de
Inventor
Duck Ki Bucheon Jang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102007060203A1 publication Critical patent/DE102007060203A1/de
Application granted granted Critical
Publication of DE102007060203B4 publication Critical patent/DE102007060203B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es werden ein Halbleiterbauelement, wie z.B. ein DMOS-Bauelement, und ein Verfahren zur Herstellung des Halbleiterbauelementes bereitgestellt. Das DMOS-Bauelement enthält einen Drift-Bereich und einen Wannen-Bereich, die gleichzeitig ausgebildet werden können, um im Wesentlichen dieselbe Tiefe zu haben. Das DMOS-Bauelement enthält ein Transistor-Gebiet für höhere Spannung und ein Transistor-Gebiet für niedrigere Spannung, einen diffundierten Drift-Bereich, der im Transistor-Gebiet für höhere Spannung ausgebildet ist, und einen Wannen-Bereich, der im Transistor-Gebiet für niedrigere Spannung ausgebildet ist. Der diffundierte Drift-Bereich und der Wannen-Bereich können gleichzeitig ausgebildet werden, um den Herstellungsprozess zu vereinfachen.

Description

  • Diese Patentanmeldung beansprucht die Priorität der koreanischen Patentanmeldung Nr. 10-2006-0137345 , eingereicht am 29. Dezember 2006, deren gesamter Inhalt hier durch Bezugnahme aufgenommen wird.
  • HINTERGRUND
  • Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf ein Halbleiterbauelement und spezieller auf ein doppelt diffundiertes Metall-Oxid-Halbleiter-Bauelement (DMOS, Double-diffused Metal-Oxide-Semiconductor) und ein Verfahren zu dessen Herstellung.
  • Stand der Technik
  • Allgemein haben Leistungs-MOS-Feldeffekt-Transistoren (MOS-FETs) eine Eingangsimpedanz, die größer ist als die von Bipolartransistoren. Somit können MOSFETs eine höhere Leistungsverstärkung für eine elektronische Einrichtung bereitstellen und erfordern nur einen sehr einfachen Schaltkreis zur Ansteuerung des Gates. Da MOSFETs unipolare Bauelemente sind, wird keine Zeitverzögerung durch die Speicherung von Minoritätsträgern und Rekombination verursacht, wenn MOSFETs ausgeschaltet werden. Folglich haben MOSFETs in Schaltnetzteilen, in Lampen-Vorschaltgeräten und Schaltkreisen zur Motor-Ansteuerung immer mehr an Beliebtheit gewonnen.
  • Hauptsächlich wurde ein doppelt diffundierter MOSFET (DMOSFET), der unter Verwendung einer Planar-Diffusions-Technologie hergestellt wurde, umfangreich für solche Leistungs-MOSFETs eingesetzt. Laterale DMOS-(LDMOS)-Transistoren wurden in einer Technologie eingeführt, in der CMOS-Transistoren und Bipolartransistoren integriert werden.
  • Herkömmliche LDMOS-Bauelemente sind wegen ihrer einfachen Struktur sehr geeignet für den Einsatz in VLSI-Prozessen. LDMOS-Bauelemente wurden jedoch als Bauelemente angesehen, die schlechtere Eigenschaften als vertikale DMOS-(VDMOS)-Bauelemente haben. Aus diesem Grund haben LDMOS-Bauelemente nicht viel Aufmerksamkeit erhalten. Kürzlich hat sich herausgestellt, dass REduced SURface Field-(RESURF)-LDMOS-Bauelemente einen ausgezeichneten EIN-Widerstand (RSP) haben.
  • Ein DMOS-Bauelement kann typischerweise eine Struktur haben, in der ein DMOS-Transistor und ein CMOS-Transistor integriert sind. Der DMOS-Transistor enthält einen CMOS-Wannen-Bereich und einen vom CMOS-Wannen-Bereich getrennten Wannen-Bereich für hohe Spannung, um eine hohe Durchbruchspannung von 20 Volt oder mehr zu ermöglichen. Der DMOS-Transistor enthält auch einen diffundierten Drift-Bereich, der im Wannen-Bereich für hohe Spannung ausgebildet ist.
  • Die 1 und 2 sind Querschnitts-Ansichten, die ein herkömmliches DMOS-Bauelement zeigen.
  • Mit Bezug auf 1 enthält das DMOS-Bauelement ein Halbleiter-Substrat, in dem Transistor-Gebiete für niedrige Spannung (LVN und LVP), Transistor-Gebiete für mittlere Spannung (MVP und MVN) und diffundierte Transistor-Gebiete für hohe Spannung (HVN und HVP) definiert sind. Das Halbleitersubstrat enthält einen tiefen n-Wannen-Bereich 10, der darin ausgebildet ist.
  • Ein p-Wannen-Bereich 12 und ein n-Wannen-Bereich 14 werden ausgebildet, indem Dotierungs-Ionen in das Halbleitersubstrat über dem tiefen n-Wannen-Bereich 10 implantiert werden. Dann wird eine n-Typ-Ionenimplantations-Maske für die Implantation von n-Typ-Dotierstoffen auf dem Halbleitersubstrat ausgebildet, und ein diffundierter n-Typ-Drift-Bereich 16 wird auf dem Halbleitersubstrat ausgebildet, indem unter Verwendung der n-Typ-Ionenimplantations-Maske n-Typ-Dotierungs-Ionen in das Halbleitersubstrat implantiert werden. Die n-Typ-Ionenimplantations-Maske wird dann entfernt. Ferner wird eine p-Typ-Ionenimplantations-Maske für die Implantation von p-Typ-Dotierstoffen auf dem Halbleitersubstrat ausgebildet, und ein diffundierter p-Typ-Drift-Bereich 18 wird auf dem Halbleitersubstrat ausgebildet, indem unter Verwendung der p-Typ-Ionenimplantations-Maske p-Typ-Dotierungs-Ionen in das Halbleitersubstrat implantiert werden.
  • Dann wird eine Graben-Isolationsschicht 17 auf dem Halbleitersubstrat ausgebildet, um das Halbleitersubstrat in Transistor-Gebiete zu trennen.
  • Mit Bezug auf 2 wird auf dem Halbleitersubstrat, in dem ein diffundierter n-Typ-Drift-Bereich 16 und ein diffundierter p-Typ-Drift-Bereich 18 ausgebildet wurden, ein erstes Wannen-Masken-Muster ausgebildet, und eine n-Wanne 20 wird auf dem Halbleitersubstrat ausgebildet, indem n-Typ-Dotierungs-Ionen in das Halbleitersubstrat implantiert werden, wobei das erste Wannen-Masken-Muster als Maske benutzt wird. Nachdem das erste Wannen-Masken-Muster entfernt wurde, wird ein zweites Wannen-Masken-Muster auf dem Halbleitersubstrat ausgebildet, und eine p-Wanne 22 wird auf dem Halbleitersubstrat unter Verwendung des zweiten Wannen-Masken-Musters als Maske ausgebildet.
  • Im herkömmlichen DMOS-Herstellungsverfahren werden erste und zweite Wannen-Bereiche in Transistor-Gebiete für niedrige Spannung (LVN und LVP) und diffundierte Drift-Bereiche 16 und 18 durch getrennte Prozesse ausgebildet. Somit können beim herkömmlichen Verfahren viele Foto-Prozesse erforderlich sein, was mehr Verarbeitungszeit und höhere Kosten erfordert.
  • ZUSAMMENFASSUNG
  • Angesichts des oben gesagten werden ein DMOS-Bauelement und ein Verfahren zu dessen Herstellung bereitgestellt. Das Verfahren kann eine verringerte Anzahl von Prozessen umfassen, indem gleichzeitig ein Wannen-Bereich und ein Drift-Bereich in einem Halbleitersubstrat hergestellt werden.
  • In einer Ausführung enthält das DMOS-Bauelement ein Halbleitersubstrat, das ein Transistor-Gebiet für höhere Spannung und ein Transistor-Gebiet für niedrigere Spannung, einen im Transistor-Gebiet für höhere Spannung ausgebildeten diffundierten Drift-Bereich und einen im Transistor-Gebiet für niedrigere Spannung ausgebildeten Wannen-Bereich hat, wobei der diffundierte Drift-Bereich eine Tiefe hat, die im Wesentlichen gleich der des Wannen-Bereichs ist.
  • In einer Ausführung umfasst das Verfahren die Bereitstellung eines Halbleitersubstrates, das ein Transistor-Gebiet für niedrigere Spannung und ein Transistor-Gebiet für höhere Spannung hat und das gleichzeitige Ausbilden eines diffundierten Drift-Bereichs im Transistor-Gebiet für höhere Spannung und das Ausbilden eines Wannen-Bereichs im Transistor-Gebiet für niedrige Spannung.
  • Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung und die folgende detaillierte Beschreibung als Beispiele und zur Erklärung angegeben werden und dazu gedacht sind, eine weitere Erklärung der Erfindung, wie beansprucht, zu geben.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 und 2 sind Querschnitts-Ansichten, die eine herkömmliches DMOS-Bauelement und ein herkömmliches Verfahren zu dessen Herstellung zeigen;
  • 3 ist eine Querschnitts-Ansicht, die Wannen-Bereiche eines DMOS-Bauelementes gemäß einer Ausführung entsprechend der vorliegenden Erfindung zeigt; und
  • 4 bis 6 sind Querschnitts-Ansichten, die ein Verfahren zur Herstellung eines DMOS-Bauelementes gemäß einer Ausführung entsprechend der vorliegenden Erfindung zeigen.
  • DETAILLIERTE BESCHREIBUNG
  • Im Folgenden wird detailliert auf Ausführungen entsprechend der vorliegenden Erfindung Bezug genommen, von denen Beispiele in den begleitenden Zeichnungen gezeigt werden. Wo möglich werden in allen Zeichnungen dieselben Bezugszahlen benutzt, um auf dieselben oder ähnliche Teile zu verweisen.
  • 3 ist eine Querschnitts-Ansicht, die eine Wannen-Struktur eines DMOS-Bauelementes gemäß einer Ausführung entsprechend der vorliegenden Erfindung zeigt.
  • Mit Bezug auf 3 enthält das DMOS-Bauelement einen tiefen n-Wannen-Bereich 50, der in einem Halbleitersubstrat ausgebildet ist, und einen n-Wannen-Bereich für hohe Spannung 52 und einen p-Wannen-Bereich für hohe Spannung 54, der über dem tiefen n-Wannen-Bereich 50 ausgebildet ist.
  • Diffundierte n-Typ-Drift-Bereiche 56 sind im p-Wannen-Bereich für hohe Spannung 54 ausgebildet. Diffundierte p-Typ-Drift-Bereiche 62 sind im n-Wannen-Bereich für hohe Spannung 52 ausgebildet.
  • In dem DMOS-Bauelement können ein Transistor-Gebiet für niedrigere Spannung (einschließlich zum Beispiel LVN und LVP) und ein Transistor-Gebiet für höhere Spannung (einschließlich zum Beispiel MVN, MVP, HVN und HVP) im Halbleitersubstrat festgelegt sein. Eine Isolationsschicht 70s wird auf dem Halbleitersubstrat ausgebildet, um n-Typ- und p-Typ-Transistor-Bereiche für mittlere Spannung (MVN und MVP) und diffundierte n-Typ- und p-Typ-Transistor-Bereiche für höhere Spannung (HVN und HVP) im Transistor-Gebiet für höhere Spannung voneinander zu trennen. Diffundierte Drift-Bereiche vom n-Typ 56 sind im diffundierten Transistor-Bereich für hohe Spannung HVN ausgebildet. Diffundierte Drift-Bereiche vom p-Typ 62 sind im diffundierten Transistor-Bereich für hohe Spannung HVP ausgebildet.
  • Im Transistor-Gebiet für niedrigere Spannung wird eine n-Wanne 58 ausgebildet, um einen p-Typ-Transistor-Bereich für niedrige Spannung (LVP) zu definieren, und eine p-Wanne 64 wird ausgebildet, um einen n-Typ-Transistor-Bereich für niedrige Spannung (LVN) zu definieren.
  • In einer Ausführung kann die n-Wanne 58 ausgebildet werden, um eine Tiefe zu haben, die im Wesentlichen gleich der des diffundierten n-Typ-Drift-Bereichs 56 ist, und kann dieselbe Dotierungs-Konzentration und dasselbe Profil wie der diffundierte n-Typ-Drift-Bereich 56 haben. Zusätzlich dazu kann die p-Wanne 64 ausgebildet werden, um eine Tiefe zu haben, die gleich der des diffundierten p-Typ-Drift-Bereichs 62 ist, und kann dieselbe Dotierungs-Konzentration und dasselbe Profil wie der diffundierte p-Typ-Drift-Bereich 62 haben.
  • Die 4 bis 6 sind Querschnitts-Ansichten, die ein Verfahren zur Herstellung eines DMOS-Bauelementes gemäß einer Ausführung entsprechend der vorliegenden Erfindung zeigen.
  • Mit Bezug auf 4 können ein Transistor-Gebiet für niedrigere Spannung (LVN und LVP) und ein Transistor-Gebiet für höhere Spannung (MVN, MVP, HVN und HVP) getrennt in einem Halbleitersubstrat festgelegt werden. Im Halbleitersubstrat wird eine tiefe n-Wanne 50 ausgebildet.
  • Es werden ein n-Wannen-Bereich für hohe Spannung 52 und ein p-Wannen-Bereich für hohe Spannung 54 über der tiefen n-Wanne 50 ausgebildet. Ein n-Wannen-Bereich für hohe Spannung 52 und ein p-Wannen-Bereich für hohe Spannung 54 werden in dem im Halbleitersubstrat definierten Transistor-Gebiet für höhere Spannung ausgebildet.
  • Ein erstes Masken-Muster 60 wird auf dem Halbleitersubstrat ausgebildet, in dem bereits ein n-Wannen-Bereich für hohe Spannung 52 und ein p-Wannen-Bereich für hohe Spannung 54 ausgebildet sind. Das erste Masken-Muster 60 hat Öffnungen, durch die ein Teil des p-Wannen-Bereichs für hohe Spannung 54 und ein Teil des Transistor-Gebiets für niedrige Spannung freigelegt sind.
  • N-Typ-Dotierungs-Ionen können in das Halbleitersubstrat implantiert werden, wobei ein erstes Masken-Muster 60 als Ionenimplantations-Maske verwendet wird, um im p-Wannen-Bereich für hohe Spannung 54 einen diffundierten n-Typ-Drift-Bereich 56 auszubilden und im Transistor-Gebiet für niedrigere Spannung eine n-Wanne 58 auszubilden, um einen p-Typ-Transistor-Bereich (LVP) für niedrige Spannung festzulegen.
  • Mit Bezug auf 5 wird das erste Masken-Muster 60 entfernt, und ein zweites Masken-Muster 66 wird auf dem Halbleitersubstrat ausgebildet. In einer Ausführung kann das zweite Masken-Muster 66 eine umgekehrte Maske des ersten Masken-Musters 60 sein.
  • Das zweite Masken-Muster 66 hat Öffnungen, durch die ein Teil des n-Wannen-Bereichs für hohe Spannung 52 und ein Teil des Transistor-Gebiets für niedrige Spannung freigelegt sind. P-Typ-Dotierungs-Ionen können in das Halbleitersubstrat implantiert werden, wobei das zweite Masken-Muster 66 als Ionenimplantations-Maske verwendet wird, um im n-Wannen-Bereich für hohe Spannung 52 einen diffundierten p-Typ-Drift-Bereich 62 auszubilden und im Transistor-Gebiet für niedrige Spannung eine p-Wanne 64 auszubilden, um einen n-Typ-Transistor-Bereich (LVN) für niedrige Spannung zu definieren.
  • Mit Bezug auf 6 wird das zweite Masken-Muster 66 entfernt, und eine harte Masken-Schicht 68 wird auf dem Halbleitersubstrat ausgebildet. Eine Vielzahl von Graben-Bereichen 70 wird auf dem Halbleitersubstrat unter Verwendung der harten Masken-Schicht 68 als Ätzmaske ausgebildet.
  • Graben-Bereiche 70 können den n-Typ-Transistor-Bereich für niedrige Spannung (LVN) und den p-Typ-Transistor-Bereich für niedrige Spannung (LVP) des Transistor-Gebiets für niedrigere Spannung voneinander trennen. Ferner können die Graben-Bereiche 70 das Transistor-Gebiet für niedrige Spannung und das Transistor-Gebiet für hohe Spannung voneinander trennen. Zusätzlich dazu können die Graben-Bereiche 70 Transistor-Bereiche für mittlere Spannung (MVN und MVP) und diffundierte Transistor-Bereiche (HVN und HVP) des Transistor-Gebiets für höhere Spannung voneinander trennen.
  • Mit erneutem Bezug auf 3 kann die Graben-Isolationsschicht 70s ausgebildet werden, indem die Graben-Bereiche 70 mit einer Isolationsschicht gefüllt werden und ein Planarisierungs-Prozess ausgeführt wird. Die harte Masken-Schicht 68 wird dann entfernt.
  • Wie oben beschrieben, können Ausführungen entsprechend der vorliegenden Erfindung gleichzeitig einen diffundierten Drift-Bereich im diffundierten Transistor-Gebiet und einen Wannen-Bereich im Transistor-Gebiet für niedrigere Spannung ausbilden. Hierdurch wird die Anzahl von Ionenimplantations- und Dotierungs-Diffusions-Prozessen verringert und die Anzahl von Fotoprozessen für die Ionenimplantation verringert, wodurch der Herstellungsprozess von DMOS-Bauelementen vereinfacht und die Produktionszeit verringert werden.
  • Obwohl es, wie oben beschrieben, erforderlich ist, eine Dotierungs-Konzentrations-Bedingung zu finden, die sich für Eigenschaften von Transistoren für Logik-Schaltkreise und DMOS-Transistor-Eigenschaften eignet, da die Dotierungs-Konzentration des Wannen-Bereichs ungefähr gleich der des Drift-Bereichs ist, kann diese Anforderung dadurch erfüllt werden, dass man die Struktur des DMOS-Transistors von einer doppelt diffundierten Struktur in eine Graben-DMOS-Transistor-Struktur ändert.
  • Es wird für Fachleute offensichtlich sein, dass verschiedene Änderungen und Abwandlungen gemäß der vorliegenden Erfindung vorgenommen werden können, ohne vom Geist oder Umfang der beigefügten Ansprüche abzuweichen. Es ist somit beabsichtigt, dass solche Änderungen und Abwandlungen im Umfang der beigefügten Ansprüche und ihrer Äquivalente liegen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - KR 10-2006-0137345 [0001]

Claims (10)

  1. Doppelt diffundiertes Metall-Oxid-Halbleiter-(DMOS)-Bauelement, umfassend: ein Halbleitersubstrat, das ein Transistor-Gebiet für höhere Spannung und ein Transistor-Gebiet für niedrigere Spannung aufweist; einen diffundierten Drift-Bereich, der im Transistor-Gebiet für höhere Spannung ausgebildet ist; und einen Wannen-Bereich, der im Transistor-Gebiet für niedrigere Spannung ausgebildet ist, wobei der diffundierte Drift-Bereich eine Tiefe hat, die im Wesentlichen gleich der Tiefe des Wannen-Bereichs ist.
  2. DMOS-Bauelement gemäß Anspruch 1, ferner umfassend: einen Wannen-Bereich für hohe Spannung, der im Transistor-Gebiet für höhere Spannung ausgebildet ist, wobei der diffundierte Drift-Bereich im Wannen-Bereich für hohe Spannung ausgebildet ist.
  3. DMOS-Bauelement gemäß Anspruch 1 oder 2, ferner umfassend: einen Wannen-Bereich für hohe Spannung eines ersten Leitungstyps und einen Wannen-Bereich für hohe Spannung eines zweiten Leitungstyps, der im Transistor-Gebiet für hohe Spannung ausgebildet ist, wobei ein diffundierter Drift-Bereich des zweiten Leitungstyps im Wannen-Bereich für hohe Spannung des ersten Leitungstyps ausgebildet ist, und ein diffundierter Drift-Bereich des ersten Leitungstyps im Wannen-Bereich für hohe Spannung des zweiten Leitungstyps ausgebildet ist.
  4. DMOS-Bauelement gemäß einem der Ansprüche 1 bis 3, wobei der Wannen-Bereich einen Wannen-Bereich des ersten Leitungstyps und einen Wannen-Bereich des zweiten Leitungstyps enthält, wobei der Wannen-Bereich des ersten Leitungstyps eine Tiefe hat, die im Wesentlichen gleich derjenigen des diffundierten Drift-Bereichs des ersten Leitungstyps ist, und der Wannen-Bereich des zweiten Leitungstyps eine Tiefe hat, die im Wesentlichen gleich derjenigen des diffundierten Drift-Bereichs des zweiten Leitungstyps ist.
  5. Verfahren zur Herstellung eines Halbleiterbauelementes, umfassend: Bereitstellen eines Halbleitersubstrates, das ein Transistor-Gebiet für niedrigere Spannung und ein Transistor-Gebiet für höhere Spannung hat; und gleichzeitiges Ausbilden eines diffundierten Drift-Bereichs im Transistor-Gebiet für höhere Spannung und Ausbilden eines Wannen-Bereichs im Transistor-Gebiet für niedrige Spannung.
  6. Verfahren gemäß Anspruch 5, ferner umfassend: Ausbilden eines Wannen-Bereichs für hohe Spannung im Transistor-Gebiet für höhere Spannung, wobei der diffundierte Drift-Bereich im Wannen-Bereich für hohe Spannung ausgebildet ist.
  7. Verfahren gemäß Anspruch 5 oder 6, wobei das gleichzeitige Ausbilden des diffundierten Drift-Bereichs und des Wannen-Bereichs ferner umfasst: Ausbilden eines ersten Masken-Musters, um einen ersten Teil des Halbleitersubstrates freizulegen; Ausbilden einer Wanne eines ersten Leitungstyps im Transistor-Gebiet für niedrigere Spannung, und Ausbilden eines dif fundierten Drift-Bereichs des ersten Leitungstyps im Transistor-Gebiet für höhere Spannung unter Verwendung des ersten Masken-Musters als Ionenimplantations-Maske; Ausbilden eines zweiten Masken-Musters, um einen zweiten Teil des Halbleitersubstrates freizulegen; und Ausbilden einer Wanne eines zweiten Leitungstyps im Transistor-Gebiet für niedrigere Spannung, und Ausbilden eines diffundierten Drift-Bereichs des zweiten Leitungstyps im Transistor-Gebiet für höhere Spannung unter Verwendung des zweiten Masken-Musters als Ionenimplantations-Maske.
  8. Verfahren gemäß einem der Ansprüche 5 bis 7, ferner umfassend: Ausbilden eines Wannen-Bereichs für hohe Spannung des ersten Leitungstyps und eines Wannen-Bereichs für hohe Spannung des zweiten Leitungstyps im Transistor-Gebiet für höhere Spannung, wobei der Drift-Bereich des ersten Leitungstyps im Wannen-Bereich für hohe Spannung des zweiten Leitungstyps ausgebildet ist und der Drift-Bereich des zweiten Leitungstyps im Wannen-Bereich für hohe Spannung des ersten Leitungstyps ausgebildet ist.
  9. Verfahren gemäß einem der Ansprüche 5 bis 8, ferner umfassend: Ausbilden einer Isolationsschicht auf dem Halbleitersubstrat, um das Halbleitersubstrat in einen Wannen-Bereich des ersten Leitungstyps, einen Wannen-Bereich des zweiten Leitungstyps, einen Wannen-Bereich für hohe Spannung des ersten Leitungstyps und einen Wannen-Bereich für hohe Spannung des zweiten Leitungstyps zu trennen, und um einen Transistor-Bereich für mittlere Spannung und einen diffundierten Transistor-Bereich im Halbleitersubstrat im Wannen-Bereich für hohe Spannung des ersten Leitungstyps und im Wannen-Bereich für hohe Spannung des zweiten Leitungstyps festzulegen.
  10. Verfahren gemäß einem der Ansprüche 5 bis 9, wobei der diffundierte Transistor-Bereich den diffundierten Drift-Bereich enthält.
DE102007060203A 2006-12-29 2007-12-14 Verfahren zur Herstellung eines Halbleiterbauelements Expired - Fee Related DE102007060203B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0137345 2006-12-29
KR1020060137345A KR100847837B1 (ko) 2006-12-29 2006-12-29 디모스 소자 및 그 제조 방법

Publications (2)

Publication Number Publication Date
DE102007060203A1 true DE102007060203A1 (de) 2008-07-03
DE102007060203B4 DE102007060203B4 (de) 2010-09-02

Family

ID=39465977

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007060203A Expired - Fee Related DE102007060203B4 (de) 2006-12-29 2007-12-14 Verfahren zur Herstellung eines Halbleiterbauelements

Country Status (6)

Country Link
US (1) US20080157196A1 (de)
JP (1) JP2008166788A (de)
KR (1) KR100847837B1 (de)
CN (1) CN101211920A (de)
DE (1) DE102007060203B4 (de)
TW (1) TW200832706A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
CN104752219B (zh) * 2013-12-30 2017-12-01 中芯国际集成电路制造(上海)有限公司 Ldmos器件及其形成方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57120371A (en) * 1981-01-19 1982-07-27 Sanyo Electric Co Ltd Manufacture of complementary type mos semiconductor
JPS61174667A (ja) * 1985-01-29 1986-08-06 Nec Corp 半導体装置の製造方法
JPS6251247A (ja) * 1985-08-30 1987-03-05 Toshiba Corp 半導体装置及びその製造方法
JPH10125800A (ja) * 1996-10-14 1998-05-15 Samsung Electron Co Ltd 多重ウェル構造をもつｍｉｓデバイスの構造とその製造方法
KR100248372B1 (ko) * 1997-10-16 2000-03-15 정선종 바이폴라 시모스-디모스 전력 집적회로 소자의 제조방법
KR100275500B1 (ko) * 1998-10-28 2000-12-15 정선종 집적화된 고전압 전력 소자 제조방법
KR100554201B1 (ko) * 1999-03-29 2006-02-22 페어차일드코리아반도체 주식회사 씨디모스 제조방법
US6127213A (en) * 1999-04-14 2000-10-03 United Microelectronics Corp. Method for simultaneously forming low voltage and high voltage devices
KR100319615B1 (ko) * 1999-04-16 2002-01-09 김영환 반도체 장치에서의 소자격리방법
US6784059B1 (en) * 1999-10-29 2004-08-31 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing thereof
US6306700B1 (en) * 2000-08-07 2001-10-23 United Microelectronics Corp. Method for forming high voltage devices compatible with low voltages devices on semiconductor substrate
KR100445904B1 (ko) * 2001-12-12 2004-08-25 한국전자통신연구원 소스 필드 플레이트를 갖는 드레인 확장형 모스 전계 효과트랜지스터 및그 제조방법
KR100437828B1 (ko) * 2001-12-18 2004-06-30 주식회사 하이닉스반도체 비씨디(ｂｃｄ) 소자의 제조방법
JP2003249570A (ja) * 2002-02-26 2003-09-05 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2003282729A (ja) * 2002-03-22 2003-10-03 Seiko Epson Corp 半導体装置の製造方法
KR100481989B1 (ko) * 2003-01-27 2005-04-14 매그나칩 반도체 유한회사 복합 로직 소자의 제조 방법
KR100460272B1 (ko) * 2003-02-27 2004-12-08 매그나칩 반도체 유한회사 고전압 듀얼 게이트 소자의 형성 방법
KR100493061B1 (ko) * 2003-06-20 2005-06-02 삼성전자주식회사 비휘발성 메모리가 내장된 단일 칩 데이터 처리 장치
JP2005116975A (ja) * 2003-10-10 2005-04-28 Seiko Epson Corp 半導体装置の製造方法
KR20060005556A (ko) * 2004-07-13 2006-01-18 삼성전자주식회사 집적 반도체 소자 제조 방법
US7205201B2 (en) * 2004-08-09 2007-04-17 System General Corp. CMOS compatible process with different-voltage devices
US7091079B2 (en) * 2004-11-11 2006-08-15 United Microelectronics Corp. Method of forming devices having three different operation voltages
KR100602096B1 (ko) * 2004-12-29 2006-07-19 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7491595B2 (en) * 2005-07-06 2009-02-17 Hewlett-Packard Development Company, L.P. Creating high voltage FETs with low voltage process
US20070273001A1 (en) * 2006-05-24 2007-11-29 Jung-Ching Chen System on chip and method for manufacturing the same
KR100840651B1 (ko) * 2006-12-29 2008-06-24 동부일렉트로닉스 주식회사 고전압 소자의 이온주입 방법
KR20090073419A (ko) * 2007-12-31 2009-07-03 주식회사 동부하이텍 Ｍｏｓ 트랜지스터 제조 방법

Also Published As

Publication number Publication date
KR20080062055A (ko) 2008-07-03
JP2008166788A (ja) 2008-07-17
KR100847837B1 (ko) 2008-07-23
TW200832706A (en) 2008-08-01
DE102007060203B4 (de) 2010-09-02
US20080157196A1 (en) 2008-07-03
CN101211920A (zh) 2008-07-02

Similar Documents

Publication Publication Date Title
DE102012100767B4 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
EP1741142B1 (de) Hochvolt-sperrschicht-feldeffekttransistor und herstellungsverfahren
DE3720156A1 (de) Integrierte schaltung mit einem vertikal-mos
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE112007003167T5 (de) Integriertes komplementäres Niederspannungs-HF-LDMOS
DE10345347A1 (de) Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
DE2903534A1 (de) Feldeffekttransistor
DE19711729A1 (de) Horizontal-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE102016202110B4 (de) Halbleiterstruktur mit Backgate-Gebieten und Verfahren für ihre Herstellung
DE19536495A1 (de) Lateraler Feldeffekttransistor und Verfahren zu seiner Herstellung
DE60037559T2 (de) Herstellungsverfahren für ein Halbleiter-Bauelement
DE10145045A1 (de) Integrierter Schaltkreis mi einem tiefen Wannen-Bereich und dazu gehöriges Verfahren
DE3932445C2 (de) Komplementäre Halbleitereinrichtung mit einem verbesserten Isolationsbereich
DE102007060203A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102004063144A1 (de) Halbleiter-Bauelement und Herstellungsverfahren dafür
DE102008029868A1 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE2753704A1 (de) Verfahren zur herstellung hochintegrierter schaltungen
DE102006031538A1 (de) Integrierte Halbleiteranordnung und Herstellverfahren dafür
DE19727425A1 (de) Verfahren zur Herstellung eines CMOS-Bauelementes
DE102007007096B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE60318643T2 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102004014928B4 (de) Hochvolttransistor und Verfahren zu seiner Herstellung
DE2324914B2 (de)
DE102008010321B4 (de) Herstellungsverfahren für eine Vorrichtung mit Superjunctionhalbleiterelement, Vorrichtung und integrierte Schaltung mit Superjunctionhalbleiterelement
DE3414772C2 (de)

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8234 AFI20080306BHDE

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20130702