DE102008029868A1 - Halbleiterbauteil und Herstellungsverfahren desselben - Google Patents

Halbleiterbauteil und Herstellungsverfahren desselben Download PDF

Info

Publication number
DE102008029868A1
DE102008029868A1 DE102008029868A DE102008029868A DE102008029868A1 DE 102008029868 A1 DE102008029868 A1 DE 102008029868A1 DE 102008029868 A DE102008029868 A DE 102008029868A DE 102008029868 A DE102008029868 A DE 102008029868A DE 102008029868 A1 DE102008029868 A1 DE 102008029868A1
Authority
DE
Germany
Prior art keywords
region
conductive
drift
semiconductor substrate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008029868A
Other languages
English (en)
Other versions
DE102008029868B4 (de
Inventor
Ji Hong Kim
Duck Ki Bucheon Jang
Byung Tak Seongnam Jang
Song Hee Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu HitekCo Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu HitekCo Ltd filed Critical Dongbu HitekCo Ltd
Publication of DE102008029868A1 publication Critical patent/DE102008029868A1/de
Application granted granted Critical
Publication of DE102008029868B4 publication Critical patent/DE102008029868B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Halbleiterbauteil offenbart. Das Halbleiterbauteil enthält ein zweites leitfähiges Halbleitersubstrat, eine Gate-Elektrode auf dem Halbleitersubstrat, erste leitfähige Drift-Gebiete, die an abgewandten Seiten der Gate-Elektroden ausgebildet sind, ein Quellen-Gebiet oder ein Senken-Gebiet, die in den ersten leitfähigen Drift-Gebieten ausgebildet sind, und ein STI-Gebiet, das im Drift-Gebiet zwischen der Gate-Elektrode und dem Senken-Gebiet ausgebildet ist. Das in einem unteren Bereich des STI-Gebiets angeordnete Drift-Gebiet weist ein Dotierprofil auf, in dem die Konzentration der Verunreinigungen verringert ist und dann in einer nach unten führenden Richtung erhöht und wieder verringert ist.

Description

  • HINTERGRUND
  • Die Ausführungsform bezieht sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben.
  • Da Halbleiterbauteile in kleiner Abmessung gefertigt werden, werden auch Hochspannungsbauteile immer weiter in der Größe reduziert.
  • Im Besonderen muss das Hochspannungsbauteil dieselbe Funktion unabhängig von dessen Größe ausüben. Weiterhin ist es erforderlich, ein Herstellungsverfahren bereitzustellen, das zu einem Fertigungsprozess eines Niederspannungsbauteils kompatibel ist.
  • Ein Durchbruchphänomenon kann bei dem Hochspannungsbauteil auf Grund eines Snapback-Phänomenons auftreten.
  • Im Einzelnen heißt dies, wenn eine an einen Senken-Bereich eines Hochspannungstransistors angelegte Spannung erhöht wird, bewegen sich die Elektronen von einer Quelle zur Senke davon. Somit kann um den unteren Bereich eines Spacers, der sich in der Senken-Richtung befindet, eine Stoßionisation entstehen.
  • Wenn die Stoßionisation eintritt, bewegen sich die Löcher in Richtung eines Substrats von dem unteren Bereich des sich in der Senken-Richtung befindenden Spacers, so dass eine elektrischer Strom durch das Substrat fließt. Somit erhöht sich plötzlich die Menge an elektrischem Strom, die von der Senke zur Quelle fließt und verursacht ein Snapback-Phänomenon. Folglich können sich die Durchbruchspannungs-Eigenschaften (BV, Breakdown Voltage) verschlechtern.
  • ÜBERSICHT
  • Die Ausführungsform bezieht sich auf ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben.
  • Die Ausführungsform bezieht sich auf ein Halbleiterbauteil mit verbesserten Durchbruchspannungseigenschaften und auf ein Verfahren zur Herstellung desselben.
  • Die Ausführungsform bezieht sich auf ein Halbleiterbauteil, das in der Lage ist die Stoßionisation zu verhindern, und auf ein Verfahren zur Herstellung desselben.
  • Ein Halbleiterbauteil gemäß einer Ausführungsform umfasst:
    ein zweites leitfähiges Halbleitersubstrat;
    eine Gate-Elektrode auf dem Halbleitersubstrat, erste leitfähige Drift-Gebiete, die auf abgewandten Seiten der Gate-Elektrode ausgebildet sind;
    ein Quellen-Gebiet oder ein Senken-Gebiet, das in den ersten leitfähigen Drift-Gebieten ausgebildet ist, und
    ein STI-Gebiet, das im Drift-Gebiet zwischen der Gate-Elektrode und dem Senken-Gebiet ausgebildet ist.
  • Das in einem unteren Bereich des STI-Gebiets angeordnete Drift-Gebiet weist ein Dotierprofil auf, bei dem die Konzentration der Verunreinigungen verringert ist, und dann in einer nach unten führenden Richtung zunimmt und wieder abnimmt.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einer Ausführungsform umfasst die Schritte:
    Implantieren von ersten leitfähigen Verunreinigungen in einem zweiten leitfähigen Halbleitersubstrat mit einer ersten Energie, wodurch ein erstes Verunreinigungsgebiet in dem zweiten leitfähigen Halbleitersubstrat gebildet wird;
    Implantieren der ersten leitfähigen Verunreinigungen in dem zweiten leitfähigen Halbleitersubstrat mit einer zweiten Energie, wodurch ein zweites Verunreinigungsgebiet in dem zweiten leitfähigen Halbleitersubstrat gebildet wird;
    Wärmebehandlung des Halbleitersubstrats, um erste leitfähige Drift-Gebiete zu bilden, indem jeweils die ersten und zweiten Verunreinigungsgebiete diffundiert werden;
    Bilden einer Gate-Elektrode auf einem zweiten leitfähigen Halbleitersubstrat;
    Bilden eines Quellen-Gebiets oder eines Senken-Gebiets im ersten leitfähigen Drift-Gebiet durch Implantieren der ersten leitfähigen Verunreinigungen in hoher Konzentration in den Drift-Gebieten, und;
    Bilden eines mit Isoliermaterial gefüllten STI-Gebiets, indem das erste leitfähige Drift-Gebiet zwischen der Gate-Elektrode und dem Senken-Gebiet selektiv geätzt wird.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • 1 ist eine Querschnittssicht eines Halbleiterbauteils gemäß einer Ausführungsform.
  • 2 ist ein Graph, der ein Dotierprofil eines Drift-Gebiets in einem Halbleiterbauteil gemäß einer Ausführungsform veranschaulicht;
  • 3 und 8 sind Querschnittansichten, die ein Verfahren zum Herstellen eines Halbleiterbauteils gemäß einer Ausführungsform veranschaulichen.
  • 9 ist ein Graph, der Durchbruch-Spannungseigenschaften im leitenden Zustand eines Halbleiterbauteils gemäß einer Ausführungsform veranschaulicht; und
  • 10 und 11 sind Graphen, die die Eigenschaften eines Eintreibe-Prozesses des Drift-Gebiets als Funktion der Zeit in einem Halbleiterbauteil einer Ausführungsform veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird ein Halbleiterbauteil und ein Verfahren zur Herstellung desselben gemäß einer Ausführungsformen unter Bezugsnahme auf die begleitenden Zeichnungen beschrieben.
  • 1 ist eine Querschnittsicht eines Halbleiterbauteils gemäß einer Ausführungsform.
  • Im Folgenden wird auf 1 Bezug genommen. Drift-Gebiete 20 mit Verunreinigungen des N-Typs werden in einem Halbleitersubstrat 10 des P-Typs gebildet, und ein Quellen-Gebiet 30 oder ein Senken-Gebiet 40, das eine hohe Konzentration an Verunreinigungen des N-Typs enthält, wird in den Drift-Gebieten 20 gebildet.
  • Dann wird eine Gate-Elektrode 50 zwischen den Drift-Gebieten 20 gebildet. Die Gate-Elektrode 50 enthält eine Gate-Isolierschicht 51, ein Gate-Polysilizium 52 und einen Spacer 53.
  • Die Drift-Gebiete 20 sind horizontal unterhalb der Gate-Elektrode 50 ausgebildet. Die Drift-Gebiete 20 weisen ein Dotierprofil auf, bei dem sich die Konzentration der Verunreinigungen allmählich erhöht und dann in Abwärtsrichtung von der Oberfläche des Halbleitersubstrats 10 verringert und sich wieder allmählich erhöht und dann verringert.
  • Ein STI(Shallow Trench Isolation, Flache Graben-Isolation)-Gebiet 60, das durch Anfüllen von Isolationsmaterial in einem Graben gebildet ist, ist im Drift-Gebiet 20 zwischen der Gate-Elektrode 50 und dem Quellen-Gebiet 30 ausgebildet. Weiterhin wird dasselbe STI-Gebiet 60 im Drift-Gebiet 20 zwischen der Gate-Elektrode 50 und dem Senken-Gebiet 40 ausgebildet.
  • Das Drift-Gebiet 20 verringert die Intensität des elektrischen Feldes zwischen der Gate-Elektrode 50 und dem Senken-Gebiet 40.
  • Das Drift-Gebiet 20 muss in dem Maße ausreichend breit sein, dass das Drift-Gebiet 20 den Zwischenraum zwischen der Gate-Elektrode 50 und dem Senken-Gebiet 40 erhöhen kann. Da aber ein Halbleiterbauteil in kleinen Abmessungen hergestellt werden muss, wird der elektrische Strom zwischen Gate und Senke durch die Drift-Gebiete 20 verringert und die Gate-Spannung erhöht, wobei die Breite der Drift-Gebiete 20 verringert werden muss.
  • Gemäß der Ausführungsform wird jeweils die Breite der Drift-Gebiete 20 verringert und die STI-Gebiete 60 werden in den Drift-Gebieten 20 ausgebildet.
  • Das STI-Gebiet 60 wird in jedem Drift-Gebiet 20 gebildet, so dass die Breite des Drift-Gebiets 20 verringert werden kann und die Intensität des elektrischen Feldes zwischen der Gate-Elektrode 50 und dem Senken-Gebiet 40 ebenso verringert werden kann.
  • Indessen wird ein SOA (Safe Operating Area, sicherer Arbeitsbereich) bestimmt, der eine Eigenschaft eines Leistungsbauteils ist, indem sowohl die Durchbruchspannung gemessen wird, wenn eine an das Senken-Gebiet 40 angelegte Spannung in einem Zustand erhöht wird, in dem die Gate-Elektrode 50, das Quellen-Gebiet 30 und das Halbleitersubstrat 10 auf Masse gelegt sind, wie auch die Durchbruchspannung im leitenden Zustand (Bvon, On-breakdown Voltage), die gemessen wird, wenn die an das Senken-Gebiet 40 angelegte Spannung in einem Zustand erhöht wird, in dem das Quellen-Gebiet 30 und das Halbleitersubstrat 10 auf Masse gelegt sind und eine Betriebsspannung an die Gate-Elektrode 50 angelegt wird.
  • Die Eigenschaften der Durchbruchspannung und die Durchbruchspannung im leitenden Zustand können ein Ausgleichsphänomen in Übereinstimmung mit dem Dotierprofil der Drift-Gebiete 20 verursachen.
  • Gemäß der Ausführungsform werden die Eigenschaften der Durchbruchspannung und die Durchbruchspannung im leitenden Zustand in unabhängiger Weise gesteuert. In Einzelnen wird die Dotierkonzentration der Driftgebiete 20 konstant beibehalten, damit die Durchbruchspannungs-Eigenschaften konstant sind, und das Dotierprofil der Driftgebiete 20 wird variiert, um die Durchbruchsspannungs-Eigenschaften im leitenden Zustand zu verbessern.
  • 2 ist ein Graph, der das Dotierprofil des Drift-Gebiets in einer Abwärtsrichtung von der Bodenseite des STI-Gebiets in einem Halbleiterbauteil gemäß der Ausführungsform angibt.
  • Wie in 2 dargestellt, weist das Drift-Gebiet 20 ein Dotierprofil auf, bei dem in der Tiefenrichtung von dem Drift-Gebiet 20 die Konzentration der Verunreinigungen allmählich abnimmt und dann wieder zunimmt und dann wieder abnimmt, wodurch Kontakt zur Bodenseite des STI-Gebiets 60 hergestellt wird.
  • Gemäß der Ausführungsform wird beim Bilden des Drift-Gebiets 20 eine zweistufige Implantation von Verunreinigungen mit demselben Maß an Verunreinigungen durchgeführt. Im Einzelnen werden P-Ionen jeweils mit einer Implantationsenergie von 500 keV und einer Implantationsenergie von 180 keV implantiert, und werden dann einem Wärmebehandlungsprozess unterzogen.
  • Somit weist das Drift-Gebiet 20 ein Dotierprofil wie in 2 gezeigt auf.
  • Indessen wird im Halbleiterbauteil, in dem das STI-Gebiet 60 im Drift-Gebiet 20 gebildet wird, das stärkste elektrische Feld im unteren Bereich 61 des STI-Gebiets 60 gebildet, das neben dem Senken-Gebiet 40 liegt.
  • In einem solchen Zustand, wenn Spannung an das Senken-Gebiet 40 angelegt wird, fließen die Elektronen in Richtung des Senken-Gebiets 40 von dem Quellen-Gebiet 30 über den unteren Be reich 61 des STI-Gebiets 60. Somit kann die Stoßionisation im unteren Bereich 61 des STI-Gebiets 60 auftreten, das neben dem Senken-Gebiet 40 liegt.
  • Aber im Halbleiterbauteil gemäß der Ausführungsform weist das Drift-Gebiet 20 ein Dotierprofil, wie in 2 gezeigt auf. Somit können die Elektronen verteilt werden, indem der Bewegungsweg der Elektronen in der Tiefenrichtung vom unteren Bereich 61 des STI-Bereichs 60 verschoben wird, so dass ein Auftreten der Stoßionisation und das Snapback-Phänomen verhindert werden kann.
  • 3 und 8 sind Querschnittansichten, die ein Verfahren zum Herstellen des Halbleiterbauteils gemäß der Ausführungsform veranschaulichen.
  • Mit Bezugnahme auf 3 wird eine Maskierschicht auf dem Halbleitersubstrat 10 ausgebildet. Dann werden P-Ionen in das Halbleitersubstrat 10 mit einer Implantationsenergie von 400 keV bis 600 keV implantiert, wodurch ein erstes Verunreinigungsgebiet 21 gebildet wird. Gemäß der Ausführungsform werden die P-Ionen in das Halbleitersubstrat 10 mit der Implantationsenergie von 500 KeV implantiert.
  • Im Folgenden wird auf 4 Bezug genommen. Die P-Ionen werden in das Halbleitersubstrat 10 mit einer Implantationsenergie von 130 keV bis 230 keV mit Hilfe der Maskierschicht 11 implantiert, wodurch ein zweites Verunreinigungsgebiet 22 gebildet wird. Gemäß der Ausführungsform werden die P-Ionen in das Halbleitersubstrat 10 mit einer Implantationsenergie von 180 keV implantiert.
  • Im Folgenden wird auf 5 Bezug genommen. Ein Drift- Eintreibe-Prozess wird ausgeführt, um die Maskierschicht 11 zu entfernen und das Halbleitersubstrat 10 wärmezubehandeln. Dann werden die in den ersten und zweiten Verunreinigungsgebieten 21 und 22 enthaltenen Verunreinigungen diffundiert, wodurch die Drift-Gebiete 20 gebildet werden.
  • Zu diesem Zeitpunkt wird der Drift-Eintreibe-Prozess für 40 bis 50 Minuten durchgeführt. Gemäß der Ausführungsform wird der Drift-Eintreibe-Prozess für 45 Minuten durchgeführt.
  • Im Folgenden wird auf 6 Bezug genommen. Ein Teil jedes Drift-Gebiets 20 wird selektiv entfernt, und dann wird das Isolationsmaterial in das Drift-Gebiet 20 eingefüllt, wodurch das STI-Gebiet 60 im Drift-Gebiet 20 gebildet wird.
  • Im Folgenden wird auf 7 Bezug genommen. Eine Gate-Elektrode 50 wird zwischen den Drift-Gebieten 20 gebildet, in denen die Gate-Elektrode 50 eine Gate-Isolierschicht 51, das Gate-Polysilizium 52 und den Spacer 53 enthält.
  • Im Folgenden wird auf 8 Bezug genommen. Die hochkonzentrierten P-Ionen werden in die Drift-Gebiete 20 implantiert, wodurch sie das Quellen-Gebiet 30 oder das Senken-Gebiet 40 in den Drift-Gebieten 20 bilden.
  • 9 ist ein Graph, der die Durchbruch-Spannungseigenschaften im leitenden Zustand eines Halbleiterbauteils gemäß der Ausführungsform veranschaulicht.
  • In 9 stellt eine horizontale Achse die Senken-Spannung VD und eine vertikale Achse stellt den Senken-Strom ID dar.
  • 9 zeigt einen Vergleich eines ersten Falls, bei dem eine zweistufige Implantation von Verunreinigungen beim Bilden der Drift-Gebiete 20 durchgeführt wird, mit einem zweiten Fall, bei dem eine einstufige Implantation von Verunreinigungen beim Bilden der Drift-Gebiete 20 durchgeführt wird.
  • Wird eine einstufige Implantation von Verunreinigungen durchgeführt und die Gate-Spannung VG beträgt 32 V, dann steigt der Senken-Strom plötzlich an, wenn die Senken-Spannung VD höher ist als 38 V, was als "Snapback-Phänomenon" bezeichnet wird.
  • 10 und 11 sind Graphen, die die Eigenschaften des Eintreibe-Prozess eines Drift-Gebietses als Funktion der Zeit in dem Halbleiterbauteil der Ausführungsform veranschaulichen.
  • 10 zeigt einen Fall, bei dem der Drift-Eintreibe-Prozess für 30 Minuten durchgeführt wird, und 11 zeigt einen Fall, bei dem der Drift-Eintreibe-Prozess für 45 Minuten durchgeführt wird.
  • Mit Bezugnahme auf 10 und 11 tritt in dem Fall, dass der Drift-Eintreibe-Prozess für 30 Minuten ausgeführt wird, ein Sperrschichtdurchbruch bei einer Senken-Spannung VD von 38 V auf, so dass eine Fixierung des Kanalgebiets auftreten kann.
  • Wird aber der Drift-Eintreibe-Prozess für 45 Minuten durchgeführt, obwohl die Senken-Spannung VD über 40 V liegt, tritt das Snapback-Phänomenon nicht auf. Dies zeigt, dass die Durchbruchspannungs-Eigenschaften verbessert werden, wenn der Toleranzbereich für die Durchbruchspannung durch Erhöhen der Drift-Eintreibe-Prozesszeit nach Vergrößern der Sperrschicht erhöht wird.
  • Die Ausführungsform bezieht sich auf das Halbleiterbauteil mit verbesserten Durchbruchspannungseigenschaften und auf das Verfahren zur Herstellung desselben.
  • Die Ausführungsform bezieht sich auf das Halbleiterbauteil, das in der Lage ist die Stoßionisation zu verhindern, und auf ein Verfahren zur Herstellung desselben.
  • Jede Bezugnahme in dieser Beschreibung auf „die eine Ausführungsform", „eine Ausführungsform", „eine beispielhafte Ausführungsform" usw. bedeutet, dass ein bestimmtes Merkmal, eine Struktur oder eine Eigenschaft, die in Verbindung mit der Ausführungsform beschrieben wird, in mindestens einer Ausführungsform der Erfindung enthalten ist. Die Vorkommen solcher Ausdrücke an verschiedenen Stellen in der Beschreibung beziehen sich nicht notwendigerweise alle auf dieselbe Ausführungsform. Weiterhin, wenn ein bestimmtes Merkmal, eine bestimmte Struktur oder eine bestimmte Eigenschaft in Verbindung mit einer beliebigen Ausführungsform beschrieben wird, versteht es sich, dass es im Bereich eines Fachmanns liegt, das Merkmal, die Struktur oder die Eigenschaft in Verbindung mit anderen Ausführungsformen zu verwirklichen.
  • Obgleich hier Ausführungsformen beschrieben wurden, versteht es sich, dass zahlreiche andere Abwandlungen und Ausführungsformen von Fachleuten entwickelt werden können, die dem Geist und dem Umfang der Prinzipien dieser Offenbarung entsprechen. Insbesondere sind verschiedene Abwandlungen und Änderungen bei den Bestandteilen und/oder Anordnungen der betreffenden Kombinationsanordnung innerhalb des Umfangs der Offenbarung, der Zeichnungen und der angefügten Ansprüche möglich. Zusätzlich zu Änderungen und Abwandlungen der Bauteile und/oder der Anordnungen sind alternative Verwendungen gleichfalls für Fachleute ersichtlich.

Claims (10)

  1. Ein Halbleiterbauteil, aufweisend: ein zweites leitfähiges Halbleitersubstrat; eine auf dem Halbleitersubstrat ausgebildete Gate-Elektrode; erste leitfähige Drift-Gebiete, die an abgewandten Seiten der Gate-Elektrode ausgebildet sind; ein Quellen-Gebiet oder ein Senken-Gebiet, das in den ersten leitfähigen Drift-Gebieten ausgebildet ist, und ein STI-Gebiet, das im Drift-Gebiet zwischen der Gate-Elektrode und dem Senken-Gebiet ausgebildet ist. wobei das in einem unteren Bereich des STI-Gebiets angeordnete Drift-Gebiet ein Dotierprofil aufweist, bei dem die Konzentration der Verunreinigungen abnimmt und dann in einer nach unten führenden Richtung zunimmt und wieder abnimmt.
  2. Das Halbleiterbauteil gemäß Anspruch 1, wobei die Verunreinigungen P-Ionen enthalten.
  3. Das Halbleiterbauteil gemäß einem der Ansprüche 1 bis 2, wobei die Verunreinigungen horizontal unterhalb der Gate-Elektrode implantiert sind.
  4. Ein Verfahren zum Herstellen eines Halbleiterbauteils, wobei das Verfahren die Schritte aufweist: Implantieren von ersten leitfähigen Verunreinigungen in einem zweiten leitfähigen Halbleitersubstrat mit einer ersten Energie, wodurch ein erstes Verunreinigungsgebiet in dem zweiten leitfähigen Halbleitersubstrat gebildet wird; Implantieren der ersten leitfähigen Verunreinigungen in dem zweiten leitfähigen Halbleitersubstrat mit einer zweiten Energie, wodurch ein zweites Verunreinigungsgebiet in dem zweiten leitfähigen Halbleitersubstrat gebildet wird; Wärmebehandeln des Halbleitersubstrats, um erste leitfähige Drift-Gebiete zu bilden, indem jeweils die ersten und zweiten Verunreinigungsgebiete diffundiert werden; Bilden einer Gate-Elektrode auf dem zweiten leitfähigen Halbleitersubstrat; Bilden eines Quellen-Gebiets oder eines Senken-Gebiets im ersten leitfähigen Drift-Gebiet durch Implantieren erster leitfähiger Verunreinigungen einer hohen Konzentration in den Drift-Gebieten, und; Bilden eines mit Isoliermaterial gefüllten STI-Gebiets, indem das erste leitfähige Drift-Gebiet zwischen der Gate-Elektrode und dem Senken-Gebiet selektiv geätzt wird.
  5. Das Verfahren gemäß Anspruch 4, wobei die erste Energie 400 keV bis 600 keV beträgt.
  6. Das Verfahren gemäß einem der Ansprüche 4 bis 5, wobei die zweite Energie 130 keV bis 230 keV beträgt.
  7. Das Verfahren gemäß einem der Ansprüche 4 bis 6, wobei die Wärmebehandlung für 40 Minuten bis 50 Minuten durchgeführt wird.
  8. Das Verfahren gemäß einem der Ansprüche 4 bis 7, wobei das in einem unteren Bereich des STI-Gebiets angeordnete Drift-Gebiet ein Dotierprofil aufweist, bei dem die Konzentration der Verunreinigungen abnimmt und dann in einer nach unten führenden Richtung zunimmt und wieder abnimmt.
  9. Das Verfahren gemäß einem der Ansprüche 4 bis 8, wobei die Verunreinigungen P-Ionen enthalten.
  10. Das Verfahren gemäß einem der Ansprüche 4 bis 9, wobei die Verunreinigungen horizontal unterhalb der Gate-Elektrode implantiert sind.
DE102008029868A 2007-06-26 2008-06-24 Halbleiterbauteil und Herstellungsverfahren desselben Expired - Fee Related DE102008029868B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2007-0062630 2007-06-26
KR1020070062630A KR100899764B1 (ko) 2007-06-26 2007-06-26 반도체 소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
DE102008029868A1 true DE102008029868A1 (de) 2009-01-15
DE102008029868B4 DE102008029868B4 (de) 2010-08-05

Family

ID=40121676

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008029868A Expired - Fee Related DE102008029868B4 (de) 2007-06-26 2008-06-24 Halbleiterbauteil und Herstellungsverfahren desselben

Country Status (6)

Country Link
US (1) US20090001485A1 (de)
JP (1) JP2009010379A (de)
KR (1) KR100899764B1 (de)
CN (1) CN101335298B (de)
DE (1) DE102008029868B4 (de)
TW (1) TW200908327A (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100861213B1 (ko) * 2007-04-17 2008-09-30 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
CN102013427B (zh) * 2009-09-07 2013-03-06 上海宏力半导体制造有限公司 雪崩击穿二极管结构及制造方法
CN102610521B (zh) * 2011-01-19 2014-10-08 上海华虹宏力半导体制造有限公司 非对称高压mos器件的制造方法及结构
US9478456B2 (en) * 2012-03-06 2016-10-25 Freescale Semiconductor, Inc. Semiconductor device with composite drift region
KR102286014B1 (ko) 2015-11-23 2021-08-06 에스케이하이닉스 시스템아이씨 주식회사 개선된 온저항 및 브레이크다운전압을 갖는 고전압 집적소자

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181011B1 (en) * 1998-12-29 2001-01-30 Kawasaki Steel Corporation Method of controlling critical dimension of features in integrated circuits (ICS), ICS formed by the method, and systems utilizing same
US6548874B1 (en) * 1999-10-27 2003-04-15 Texas Instruments Incorporated Higher voltage transistors for sub micron CMOS processes
TW512533B (en) * 2000-04-26 2002-12-01 Sanyo Electric Co Semiconductor device and its manufacturing process
US6768171B2 (en) * 2000-11-27 2004-07-27 Power Integrations, Inc. High-voltage transistor with JFET conduction channels
US6875699B1 (en) * 2001-06-21 2005-04-05 Lam Research Corporation Method for patterning multilevel interconnects
JP5172069B2 (ja) * 2004-04-27 2013-03-27 富士通セミコンダクター株式会社 半導体装置
KR101068139B1 (ko) * 2004-04-30 2011-09-27 매그나칩 반도체 유한회사 Ｌｄｍｏｓｆｅｔ 제조방법
KR20070042911A (ko) * 2004-08-17 2007-04-24 로무 가부시키가이샤 반도체 장치 및 그 제조 방법
JP4874736B2 (ja) * 2005-08-11 2012-02-15 株式会社東芝 半導体装置
KR100859486B1 (ko) * 2006-09-18 2008-09-24 동부일렉트로닉스 주식회사 고전압용 정전기 방전 보호 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JP2009010379A (ja) 2009-01-15
TW200908327A (en) 2009-02-16
KR100899764B1 (ko) 2009-05-27
KR20080113765A (ko) 2008-12-31
CN101335298B (zh) 2012-05-09
US20090001485A1 (en) 2009-01-01
CN101335298A (zh) 2008-12-31
DE102008029868B4 (de) 2010-08-05

Similar Documents

Publication Publication Date Title
DE112006000156B4 (de) LDMOS Halbleitertransistorstruktur und Verfahren zu deren Herstellung
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112006003742B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung dergleichen
DE60222751T2 (de) Feldeffekttransistorstruktur und herstellungsverfahren
DE69431330T2 (de) Integrierte Schaltung mit einer leitfähigen Überkreuzung und Verfahren zu deren Herstellung
EP1741142B1 (de) Hochvolt-sperrschicht-feldeffekttransistor und herstellungsverfahren
DE102012000958A1 (de) Leistungs-Graben-MOSFET mit verringertem EIN-Widerstand
DE102006051285A1 (de) MOS-Transistor mit einem Driftbereich und Verfahren zur Herstellung desselben
DE10393627T5 (de) Lateraler Kurzkanal-dmos, Verfahren zur Herstellung desselben und Halbleiterbauelement
DE102005035029A1 (de) Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102008018865A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE69836941T2 (de) Herstellungsverfahren für MOS-Struktur mit asymetrisch-dotiertem Kanal
DE19733974C2 (de) MOSFET-Einrichtung und Verfahren zur Herstellung
DE112010001315T5 (de) LDMOS mit selbstausgerichteter vertikaler LDD und rückseitiger Drain
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben
DE3440674A1 (de) Feldeffekt-transistor
DE112004001846B4 (de) LDMOS-Transistor
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE112004000495B4 (de) Verfahren zur Herstellung eines Leistungsbauteils als Superjunction-Bauelement
DE102016114913B4 (de) Leistungs-Mosfets und Verfahren zu deren Herrstellung
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE10145045A1 (de) Integrierter Schaltkreis mi einem tiefen Wannen-Bereich und dazu gehöriges Verfahren
DE102011009487B4 (de) Asymmetrischer Hochvolt-JFET und Herstellungsverfahren
DE112018002359T5 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101