CN102013427B - 雪崩击穿二极管结构及制造方法 - Google Patents
雪崩击穿二极管结构及制造方法 Download PDFInfo
- Publication number
- CN102013427B CN102013427B CN 200910195611 CN200910195611A CN102013427B CN 102013427 B CN102013427 B CN 102013427B CN 200910195611 CN200910195611 CN 200910195611 CN 200910195611 A CN200910195611 A CN 200910195611A CN 102013427 B CN102013427 B CN 102013427B
- Authority
- CN
- China
- Prior art keywords
- doped region
- avalanche breakdown
- diode structure
- heavily doped
- breakdown diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015556 catabolic process Effects 0.000 title claims abstract description 42
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 230000005516 deep trap Effects 0.000 claims abstract description 40
- 150000002500 ions Chemical class 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 238000002513 implantation Methods 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 125000001475 halogen functional group Chemical group 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910021332 silicide Inorganic materials 0.000 claims description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 238000002347 injection Methods 0.000 abstract description 4
- 239000007924 injection Substances 0.000 abstract description 4
- 230000008569 process Effects 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 230000000295 complement effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
一种雪崩击穿二极管结构及制造方法。所述雪崩击穿二极管结构的制造方法包括：在衬底中形成深阱；在所述深阱中形成隔离层以定义有源区；在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤中离子注入的深度；在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖所述重掺杂区；在所述重掺杂区表面、隔离层区域外形成引出线结构。所述方法利用了现有CMOS制程，无需额外的离子注入工艺，节约了制造成本。
Description
技术领域
本发明涉及半导体集成电路，特别涉及雪崩击穿二极管结构及制造方法。
背景技术
目前，集成电路器件结构中常结合有二极管结构，当器件遭遇瞬间较大电压时，通过利用二极管的击穿特性保护器件免受损坏。
例如，参照图1所示，一种现有的二极管结构的简易示意包括：对衬底进行P型轻掺杂形成的P阱10；P阱10中的隔离层20；P阱10中由隔离层20分隔出的有源区中的N型重掺杂区31、P型重掺杂区32；N型重掺杂区31底部的P阱10中的P型掺杂区40。P型掺杂区40和N型重掺杂区31形成PN结，P型重掺杂区32经由金属接触52及引线62引出，而N型重掺杂区31经由金属接触51及引线61引出。
其中，所述PN结的击穿类型属于雪崩击穿，所述P型掺杂区40是在P阱10中形成N型重掺杂区31、P型重掺杂区32之后，再次对P阱10进行P型离子注入形成的。所述PN结的击穿电压的调整可通过调节P型掺杂区40的掺杂离子浓度实现。但由于P型掺杂区40是通过额外的离子注入工艺形成的，这样使得制造成本增加。
发明内容
本发明解决现有技术制造具有可调节击穿电压的二极管结构时，制造成本较高的问题。
为解决上述问题，本发明提供一种雪崩击穿二极管结构，包括：
衬底中的深阱；
深阱中由隔离层定义的有源区；
深阱的其中一个有源区中，相邻分布的第一轻掺杂区和第一重掺杂区，所述第一轻掺杂区和第一重掺杂区的掺杂离子类型相同，且与深阱不同，所述第一轻掺杂区的掺杂离子浓度大于深阱，所述第一轻掺杂区底部的深阱的掺杂离子浓度大于第一重掺杂区底部的深阱的掺杂离子浓度；
所述有源区表面、覆盖所述第一轻掺杂区、部分覆盖所述第一重掺杂区的隔离层；
第一重掺杂区表面、隔离层区域外的引出线结构。
相应地，本发明还提供一种雪崩击穿二极管结构的制造方法，包括：
在衬底中形成深阱；
在所述深阱中形成隔离层以定义有源区；
在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；
对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；
在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤中离子注入的深度；
在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖所述重掺杂区；
在所述重掺杂区表面、隔离层区域外形成引出线结构。
与现有技术相比，上述雪崩击穿二极管结构及制造方法具有以下优点：经上述雪崩击穿二极管结构的制造方法形成的雪崩二极管结构，其轻掺杂区和重掺杂区分别与其底部的深阱分别形成击穿电压不同的PN结。由于轻掺杂区和重掺杂区的掺杂离子浓度都远大于深阱，因而轻掺杂区底部的N阱由于相对来说具有更高的掺杂离子浓度，而使得轻掺杂区与N阱形成的PN结具有较低的击穿电压。由于形成轻掺杂区、离子注入及形成重掺杂区的过程都是利用了现有CMOS制程，其并不需要如现有技术通过额外的离子注入来调节PN结的击穿电压因此节约了制造成本。
附图说明
图1是现有的一种具有二极管结构的器件的简易示意图；
图2是本发明雪崩击穿二极管结构的一种实施例简易示意图；
图3是本发明雪崩击穿二极管结构的制造方法的一种实施方式流程图；
图4a至图4f是本发明雪崩击穿二极管结构的制造方法的实施例示意图。
具体实施方式
参照图2所示，本发明雪崩击穿二极管结构的一种实施例包括：
衬底中的深阱100；
深阱100中由隔离层200定义的有源区；
深阱100的其中一个有源区中，相邻分布的第一轻掺杂区400和第一重掺杂区310，所述第一轻掺杂区400和第一重掺杂区310的掺杂离子类型相同，且与深阱不同，所述第一轻掺杂区400的掺杂离子浓度大于深阱100，所述第一轻掺杂区400底部的深阱100的掺杂离子浓度大于第一重掺杂区310底部的深阱100的掺杂离子浓度；
所述有源区表面、覆盖所述第一轻掺杂区400、部分覆盖所述第一重掺杂区310的隔离层500；
第一重掺杂区310表面、隔离层500区域外的由金属接触610和引出线710构成的引出线结构；
另一个有源区中的第二重掺杂区320，所述第二重掺杂区320的掺杂离子类型与深阱100相同；
第二重掺杂区320表面、由金属接触620和引出线720构成的引出线结构。
其中，所述深阱100为N阱，所述第一轻掺杂区400为P型轻掺杂区，所述第一重掺杂区310为P型重掺杂区，第二重掺杂区320为N型重掺杂区。所述第一轻掺杂区400和第一重掺杂区310分别与其底部的深阱100构成雪崩击穿二极管。
由于第一轻掺杂区400和第一重掺杂区310的掺杂浓度都远大于N阱100，因此它们与N阱100形成的PN结都是典型的单边结。单边PN结的反向击穿电压取决于掺杂浓度较低的一方的浓度。
上述雪崩击穿二极管结构是利用了CMOS制程制造的。在CMOS制程中，为了调整MOS管的阈值电压，一般都会在N阱的浅表面进行一道低能量的离子注入，其注入深度一般在轻掺杂漏(LDD)附近，这使得在LDD下方的N阱离子浓度高于重掺杂区底部的离子浓度。结合到本例中，第一轻掺杂区400底部的N阱100的掺杂离子浓度高于第一重掺杂区310底部的N阱100的掺杂离子浓度。因此，第一轻掺杂区400与N阱100形成的PN结的反向击穿电压低于第一重掺杂区310与N阱100形成的PN结。
并且，在CMOS制程中，为了抑制短沟道效应，在进行LDD掺杂的同时，还会进行晕环(Halo)注入。晕环注入使得LDD下方的N阱离子浓度大幅度增加。结合到本例中，晕环注入进一步降低了第一轻掺杂区400与N阱100形成的PN结的反向击穿电压。
参照图3所示，本发明雪崩击穿二极管结构的制造方法的一种实施方式，包括：
步骤s1，在衬底中形成深阱；
步骤s2，在所述深阱中形成隔离层以定义有源区；
步骤s3，在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；
步骤s4，对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；
步骤s5，在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤中离子注入的深度；
步骤s6，在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖所述重掺杂区；
步骤s7，在所述重掺杂区表面、隔离层区域外形成引出线结构。
以下结合附图对上述具有雪崩击穿二极管的CMOS器件的制造方法进一步举例说明。
结合图3和图4a所示，在衬底(图未示)中形成N阱111。所述形成N阱111的方法可以通过对衬底进行n型离子注入实现。所述N阱的掺杂离子浓度可以为1015～17/cm3。
结合图3和图4b所示，在N阱111中形成隔离层211以定义有源区。所述形成隔离层211的方法可以采用浅沟槽隔离(STI)的方法。所述隔离层211可以为绝缘层，例如二氧化硅。
结合图3和图4c所示，对所述隔离层211定义的有源区形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于N阱。此后，在对所述轻掺杂区再次进行离子注入，所述离子注入的深度大于所述轻掺杂区。本步骤形成轻掺杂区以及后续离子注入是利用了现有CMOS制程的相关工艺，包括：通过PLDD注入形成P型轻掺杂区，以及在形成P型轻掺杂区后进行晕环注入。参考前述说明，晕环注入能够大幅增加P型轻掺杂区底部的N阱111的离子浓度，帮助降低P型轻掺杂区与N阱111形成的PN结的反向击穿电压。所述P型轻掺杂区的掺杂离子浓度可以为1018～20/cm3。
结合图3和图4d所示，在其中一个有源区的部分区域形成P型重掺杂区311，所述重掺杂区311的深度大于晕环注入的深度。所形成的P型重掺杂区311的掺杂离子浓度可以为1020～22/cm3。所述N型重掺杂区321可以通过在另一个有源区中进行n型离子注入实现。所形成的N型重掺杂区321的掺杂离子浓度可以为1020～22/cm3。
至此，结合上述说明可知，P型重掺杂区311及同一有源区内的P型轻掺杂区411与其底部的N阱111分别形成PN结，P型轻掺杂区411与其底部的N阱111形成的PN结的反向击穿电压更低。
结合图3和图4e所示，形成覆盖整个衬底的隔离层511。所述隔离层511的材料可以为二氧化硅或氮化硅或氮氧化硅，形成二氧化硅或氮化硅或氮氧化硅的方法可以采用化学气相沉积的方法。所述隔离层511的厚度可以为10～200nm。
结合图3和图4f所示，在所述隔离层511一侧的P型重掺杂区311表面依次形成金属接触611及引出线711，以及在所述隔离层511另一侧的N型重掺杂区321表面依次形成金属接触621以及引出线721。
例如，所述形成金属接触可以包括：
分别蚀刻去除P型重掺杂区311、N型重掺杂区321对应的隔离层511部分，并继续蚀刻在P型重掺杂区311、N型重掺杂区321处形成沟槽，在沟槽中形成金属硅化物层611、621。
而所述引出线711、721则可以通过分别在金属硅化物层611、621表面沉积导电层，并蚀刻所述导电层形成引出线图形来实现。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种雪崩击穿二极管结构，其特征在于，包括：
衬底中的深阱；
深阱中由隔离层定义的有源区；
深阱的其中一个有源区中，相邻分布的第一轻掺杂区和第一重掺杂区，所述第一轻掺杂区和第一重掺杂区的掺杂离子类型相同，且与深阱不同，所述第一轻掺杂区的掺杂离子浓度大于深阱，所述第一轻掺杂区底部的深阱的掺杂离子浓度大于第一重掺杂区底部的深阱的掺杂离子浓度；
所述有源区表面、覆盖所述第一轻掺杂区、部分覆盖所述第一重掺杂区的隔离层；
第一重掺杂区表面、隔离层区域外的引出线结构。
2.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述深阱的掺杂离子浓度为1015～17/cm3。
3.如权利要求2所述的雪崩击穿二极管结构，其特征在于，所述第一轻掺杂区的掺杂离子浓度为1018～20/cm3。
4.如权利要求2所述的雪崩击穿二极管结构，其特征在于，所述第一重掺杂区的掺杂离子浓度为1020～22/cm3。
5.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述隔离层为绝缘层。
6.如权利要求5所述的雪崩击穿二极管结构，其特征在于，所述绝缘层的材料为二氧化硅或氮化硅或氮氧化硅。
7.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述隔离层的厚度为10～200nm。
8.如权利要求1所述的雪崩击穿二极管结构，其特征在于，所述引出线结构包括金属硅化物层及与之相连的引出线。
9.一种雪崩击穿二极管结构的制造方法，其特征在于，包括：
在衬底中形成深阱；
在所述深阱中形成隔离层以定义有源区；
在所述有源区中形成轻掺杂区，所述轻掺杂区的掺杂离子浓度大于深阱；
对所述轻掺杂区进行离子注入，所述离子注入的深度大于所述轻掺杂区；
在其中一个有源区中的部分区域形成重掺杂区，所述重掺杂区的深度大于上一步骤中离子注入的深度；
在所述其中一个有源区表面形成隔离层，所述隔离层覆盖所述轻掺杂区，部分覆盖所述重掺杂区；
在所述重掺杂区表面、隔离层区域外形成引出线结构。
10.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述形成轻掺杂区后的离子注入为晕环注入。
11.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述深阱的掺杂离子浓度为1015～17/cm3。
12.如权利要求11所述的雪崩击穿二极管结构的制造方法，其特征在于，所述轻掺杂区的掺杂离子浓度为1018～20/cm3。
13.如权利要求11所述的雪崩击穿二极管结构的制造方法，其特征在于，所述重掺杂区的掺杂离子浓度为1020～22/cm3。
14.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述隔离层的厚度为10～200nm。
15.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，所述隔离层为绝缘层。
16.如权利要求15所述的雪崩击穿二极管结构的制造方法，其特征在于，所述绝缘层的材料为二氧化硅或氮化硅或氮氧化硅。
17.如权利要求16所述的雪崩击穿二极管结构的制造方法，其特征在于，形成所述绝缘层的方法为化学气相沉积。
18.如权利要求9所述的雪崩击穿二极管结构的制造方法，其特征在于，形成引出线结构包括：在所述重掺杂区表面、隔离层区域外形成金属硅化物层，以及在金属硅化物层上形成引出线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910195611 CN102013427B (zh) | 2009-09-07 | 2009-09-07 | 雪崩击穿二极管结构及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910195611 CN102013427B (zh) | 2009-09-07 | 2009-09-07 | 雪崩击穿二极管结构及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102013427A CN102013427A (zh) | 2011-04-13 |
| CN102013427B true CN102013427B (zh) | 2013-03-06 |
Family
ID=43843531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910195611 Active CN102013427B (zh) | 2009-09-07 | 2009-09-07 | 雪崩击穿二极管结构及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102013427B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531439B (zh) * | 2013-10-18 | 2016-03-02 | 上海华力微电子有限公司 | 一种降低阱接出电阻的方法 |
| CN103887362B (zh) * | 2014-03-28 | 2016-08-17 | 重庆邮电大学 | 一种带有深n阱的np型cmos雪崩光电二极管 |
| CN105448680B (zh) * | 2014-07-01 | 2018-06-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法和半导体结构 |
| CN114556533A (zh) * | 2020-09-27 | 2022-05-27 | 深圳市大疆创新科技有限公司 | 二极管及其制备方法、接收芯片、测距装置、可移动平台 |
| CN117637897B (zh) * | 2024-01-25 | 2024-05-28 | 北京中科海芯科技有限公司 | 一种雪崩光电二极管及其制作方法、光电探测器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1722460A (zh) * | 2004-07-15 | 2006-01-18 | 电子科技大学 | 具有基区局部重掺杂功率双极型晶体管 |
| US8168466B2 (en) * | 2007-06-01 | 2012-05-01 | Semiconductor Components Industries, Llc | Schottky diode and method therefor |
| KR100899764B1 (ko) * | 2007-06-26 | 2009-05-27 | 주식회사 동부하이텍 | 반도체 소자 및 그 제조방법 |
| US8558275B2 (en) * | 2007-12-31 | 2013-10-15 | Alpha And Omega Semiconductor Ltd | Sawtooth electric field drift region structure for power semiconductor devices |
-
2009
- 2009-09-07 CN CN 200910195611 patent/CN102013427B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN102013427A (zh) | 2011-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7989297B2 (en) | Asymmetric epitaxy and application thereof | |
| US9536972B2 (en) | Trench power MOSFET and manufacturing method thereof | |
| US8525257B2 (en) | LDMOS transistor with asymmetric spacer as gate | |
| JP2008270806A (ja) | 半導体素子及びその製造方法 | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20120267724A1 (en) | Mos semiconductor device and methods for its fabrication | |
| US6518134B2 (en) | Method for fabricating a semiconductor device with an air tunnel formed in the lower part of a transistor channel | |
| US9224850B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN102013427B (zh) | 雪崩击穿二极管结构及制造方法 | |
| US20180366579A1 (en) | Laterally diffused field effect transistor in soi configuration | |
| US20100123194A1 (en) | Semiconductor device and method for fabricating the same | |
| US20080023761A1 (en) | Semiconductor devices and methods of fabricating the same | |
| CN102569082B (zh) | 用于制作嵌入式锗硅应变pmos器件结构的方法 | |
| US7767536B2 (en) | Semiconductor device and fabricating method thereof | |
| CN102479709B (zh) | 晶体管及其制作方法 | |
| US9543303B1 (en) | Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof | |
| US20080160710A1 (en) | Method of fabricating mosfet device | |
| US8198659B2 (en) | Semiconductor device and method for fabricating the same | |
| US20150270372A1 (en) | Method Of Forming Extended Source-Drain MOS Transistors | |
| TW201739002A (zh) | 具有雙井區之金屬氧化物半導體元件及其製造方法 | |
| US9349857B2 (en) | Trench power MOSFET and manufacturing method thereof | |
| US8921938B1 (en) | Laterally diffused metal oxide semiconductor (LDMOS) device with overlapping wells | |
| US7932140B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20190386110A1 (en) | Trench power seminconductor device and manufacturing method thereof | |
| CN103021948B (zh) | 深亚微米半导体器件的工艺集成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140217 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140217 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai city Zuchongzhi road Pudong Zhangjiang hi tech Park No. 1399 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |