DE102007035832B4 - Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator - Google Patents

Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator Download PDF

Info

Publication number
DE102007035832B4
DE102007035832B4 DE102007035832A DE102007035832A DE102007035832B4 DE 102007035832 B4 DE102007035832 B4 DE 102007035832B4 DE 102007035832 A DE102007035832 A DE 102007035832A DE 102007035832 A DE102007035832 A DE 102007035832A DE 102007035832 B4 DE102007035832 B4 DE 102007035832B4
Authority
DE
Germany
Prior art keywords
layer
trench
capacitor
semiconductor
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007035832A
Other languages
English (en)
Other versions
DE102007035832A1 (de
Inventor
Patrick Press
Sven Beyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102007035832A priority Critical patent/DE102007035832B4/de
Priority to US12/037,325 priority patent/US20090032855A1/en
Publication of DE102007035832A1 publication Critical patent/DE102007035832A1/de
Application granted granted Critical
Publication of DE102007035832B4 publication Critical patent/DE102007035832B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

Verfahren mit: Bilden eines Grabens in einer Halbleiterschicht (203) und einer vergrabenen isolierenden Schicht (202), wobei der Graben sich in ein Substratmaterial (201) eines SOI-Halbleiterbauelements erstreckt; Bilden einer leitenden Materialschicht (221) zumindest an Seitenwänden des Grabens, um eine leitende Verbindung zwischen der Halbleiterschicht (203) und dem Substratmaterial (201) zu bilden; und Ausführen eines Ätzprozesses (211) nach dem Bilden der leitenden Materialschicht, um den Graben in dem Substratmaterial (201) entsprechend einer spezifizierten Solltiefe zu vertiefen, um damit einen tiefen Graben bereitzustellen.

Description

  • Gebiet der vorliegenden Offenbarung
  • Die vorliegende Offenbarung betrifft im Allgemeinen das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere das Bilden von tiefen Gräben in Halbleiterbauelementen mit Feldeffekttransistoren auf der Basis einer SOI-Architektur und Kondensatoren, die auf der Grundlage tiefer Gräben hergestellt sind, die sich durch die vergrabene isolierende Schicht erstrecken, etwa Kondensatoren für dynamische Speicher mit wahlfreiem Zugriff (DRAM), vertikale Entkopplungskondensatoren, und dergleichen.
  • Beschreibung des Stands der Technik
  • In modernen integrierten Schaltungen werden eine große Anzahl von Schaltungselementen, etwa Feldeffekttransistoren in Form von CMOS-, NMOS-, PMOS-Elementen, Widerstände, Kondensatoren und dergleichen auf einer einzelnen Chipfläche hergestellt. Typischerweise werden die Strukturgrößen dieser Schaltungselemente mit dem Einführen jeder neuer Schaltungsgeneratoren verringert, um damit aktuelle integrierte Schaltungen mit einem verbesserten Maß an Leistungsverhalten im Hinblick auf Geschwindigkeit und/oder Leistungsaufnahme bereitzustellen. Die Verringerung der Größe von Transistoren ist ein wichtiger Aspekt im Bestreben, das Bauteilleistungsverhalten komplexer integrierter Schaltungen, etwa von CPU's, zu verbessern. Die Verringerung der Größe führt typischerweise zu einer Erhöhung der Schaltgeschwindigkeit, wodurch das Signalverarbeitungsleistungsverhalten verbessert wird, während jedoch auch die dynamische Leistungsaufnahme der einzelnen Transistoren ansteigt. D. h., auf Grund der reduzierten Schaltzeit werden die Übergangsströme beim Schalten eines CMOS-Transistorelements von einem logisch tiefen Pegel auf einen logisch hohen Pegel deutlich erhöht.
  • Zusätzlich zu der großen Anzahl an Transistorelementen werden auch eine Vielzahl passiver Schaltungselemente, etwa Kondensatoren, typischerweise in integrierten Schaltungen hergestellt, die für eine Vielzahl von Zwecke verwendet werden, etwa für das Entkoppeln.
  • Das Entkoppeln in integrierten Schaltungen ist ein wichtiger Aspekt zum Reduzieren des Schaltrauschens der schnell schaltenden Transistoren, da der Entkopplungskondensator Energie an einem speziellen Punkt der Schaltung bereitstellt, beispielsweise einer Stelle eines schnellschaltenden Transistors, und damit Spannungsänderungen reduziert, die ansonsten den Logikzustand, der durch den Transistor repräsentiert wird, in unerwünschterweise beeiflussen können.
  • Ein weiterer wichtiger Aspekt für das Bereitstellen von Kondensatoren in modernen Halbleiterbauelementen ist die Integration von Speicherbauelementen, wozu dynamische Speicherbauelemente mit wahlfreiem Zugriff gehören, die typischersweise ein großes Ladungsspeicherelement benötigen. Beispielsweise erfordern moderne CPU's und auch eine Vielzahl anderer moderner integrierter Schaltungen ausgedehnte Speicherfunktionen, wobei die Ladungsspeicherkapazität der Kondensatoren einen Einfluss auf das Gesamtleistungsverhalten des entsprechenden SRAM-Bereichs aufweist. Folglich müssen die entsprechenden Gräben zur Aufnahme eines geeigneten Kondensatordielektrikums und von Kondensatorelektrodenmaterialien sich unter Umständen tief in das Halbleitermaterial erstrecken, um damit die gewünschte hohe Kapazität bereitzustellen. Beispielsweise sind für moderne Halbleiterbauelemente mit einem eingebetteten DRAM-Bereich Tiefen von bis zu 8 μm im Hinblick auf das Erreichen der erforderlichen Kapazität notwendig. Der Ätzprozess zur Herstellung tiefer Gräben repräsentiert damit einen sehr kritischen Prozessschritt während der Herstellung eingebetteter DRAM-Bereiche, da die genaue Tiefe, die Seitenwandwinkel und dergleichen einen deutlichen Einfluss auf das schließlich erreichte Leistungsverhalten der jeweiligen Kondensatoren ausüben. Folglich wurden anspruchsvolle Ätzprozesse auf der Grundlage geeigneter Plasmaumgebungen für siliziumbasierte Transistoren mit einer Vollsubstratkonfiguration entwickelt, in denen das aktive Gebiet des Transistors elektrisch mit dem Substratmaterial verbunden ist. Während eines entsprechenden anisotropen Ätzprozesses wird eine geeignete Plasmaatmosphäre erzeugt, in der reaktive Ionen erzeugt werden und in Richtung der Oberfläche, die zu ätzen ist, beschleunigt werden, um damit eine hohe Richtungsgebundenheit zur Erzeugung einer moderat hohen physikalischen Komponente zu erhalten, die im Wesentlichen senkrecht zur interessierenden Oberfläche orientiert ist. Ferner werden entsprechende Polymermaterialien der Ätzumgebung des jeweiligen anisotropen Ätzprozesses hinzugefügt, um in geeigneter Weise eine laterale Ätzkomponente zu reduzieren, ohne im Wesentlichen das vertikale Voranschreiten der entsprechenden Ätzfront zu beeinflussen. Auf Grund der sehr komplexen Bedingungen innerhalb der Plasmaumgebung, die sich sogar entsprechend dem Höhenniveau innerhalb der Öffnung ändern kann, sind sehr stabile Prozessbedingungen erforderlich, um damit ein gleichmäßiges Prozessergebnis zu erreichen. Da insbesondere ein hohes Maß an Richtungstreue in der Ätzöffnung während des voranschreitenden Ätzprozesses beizubehalten ist, repräsentiert die Vorspannung, die zwischen der Plasmaumgebung und dem Substrat angewendet wird, einen kritischen Prozessparameter, der die Ätzrate und auch das Ausmaß der Richtungsgebundenheit deutlich beeinflussen kann, insbesondere wenn die tiefe Gräben bis zu 8 μm zu ätzen sind. Typischerweise wird die entsprechende Vorspannung auf Grundlage einer DC- bzw. Gleichspannungsquelle oder auf der Grundlage von RF-(Radiofrequenz)Vorspannungsgeneratoren erzeugt, die mit hoher Genauigkeit steuerbar sind. Jedoch ist die tatsächlich wirksame Vorspannung an dem Substrat im Wesentlichen durch die lokalen Bedingungen des zu ätzenden Substrats festgelegt, wobei insbesondere leitende Bereiche mit ausgedehnter Größe deutlich die Wirkung der externen Vorspannungsquellen reduzieren können, wenn die entsprechenden Bereiche nicht an ein definiertes Potential gebunden sind. Dies kann in einer Vollsubstratkonfiguration durch Verbinden des Substrats mit der externen Vorspannungsquelle gewährleistet werden, wodurch auch das gleiche Potential in den jeweiligen Gebieten des Substratmaterials, in welchem der tiefe Graben zu bilden ist, erzeugt wird.
  • Jedoch ist in SOI-Bauelementen die aktive Halbleiterschicht elektrisch von dem Substratbereich isoliert, wodurch sich sehr unterschiedliche Ätzbedingungen ergeben, wie detaillierter mit Bezug zu den 1a bis 1c erläutert ist.
  • 1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100, in welchem zumindest ein Teil davon auf der Grundlage einer SOI-Konfiguration ausgebildet ist. Somit umfasst das Halbleiterbauelement 100 ein Substratmaterial 101 in Form eines siliziumbasierten Materials, über welchem eine vergrabene isolierende Schicht 102 ausgebildet ist, die typischerweise aus Siliziumdioxid aufgebaut ist. Eine Siliziumschicht 103, in und über der Schaltungselemente auszubilden sind, etwa Transistoren und dergleichen, ist auf der vergrabenen Schicht 102 ausgebildet, wobei in modernen Halbleiterbauelementen eine Dicke der Siliziumschicht 103 typischerweise in einem Bereich von ungefähr 10 bis 100 nm liegt. Folglich ist die Dicke der Siliziumschicht 103 nicht ausreichend, um eine ausreichende Tiefe für vertikale Kondensatoren bereitzustellen, die in dem Halbleiterbauelement 100 herzustellen sind. Folglich wird ein entsprechender tiefer Grabenkondenstor in der Siliziumschicht 103, der vergrabenen isolierenden Schicht 102 und in dem Substratmaterial 101 gebildet. Zu diesem Zweck wird das Halbleiterbauelement 100 für eine Ätzsequenz für einen tiefen Graben während einer geeigneten Fertigungsphase vorbereitet, beispielsweise vor oder nach der Herstellung anderer Schaltungselemente, etwa Transistoren, abhängig von den Prozess- und Bauteilerfordernissen. Dazu wird eine Hartmaskenschicht 105, die aus einem beliebigen geeigneten Material oder Materialzusammensetzungen aufgebaut ist, die auch ARC-(antireflektierende Beschichtungs-)Materialien bei Bedarf aufweisen kann und dergleichen, über der Siliziumschicht 103 gebildet, wobei eine Ätzstoppschicht 104 bei Bedarf vorgesehen wird. Beispielsweise kann die Hartmaskenschicht 105 aus Siliziumnitrid aufgebaut sein, während die Ätzstoppschicht 104 aus Siliziumdioxid aufgebaut ist. Des weiteren ist eine Lackschicht 106 auf der Hartmaskensicht 105 gebildet und umfasst eine Grabenöffnung 106a, die im Wesentlichen einem in der Siliziumschicht 103, der vergrabenen isolierenden Schicht 102 und dem Substratmaterial 101 zu bildenden Graben entspricht.
  • Das Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Techniken hergestellt werden, wozu das Abscheiden oder das Oxidieren der Schicht 104, das Abscheiden der Hartmaskenschicht 105 gehört, gefolgt von modernen Lithographieverfahren für das Abscheiden, Belichten und Entwickeln der Lackschicht 106. Als nächstes wird ein geeigneter anisotoper Ätzprozess auf der Grundlage gut etablierter Rezepte ausgeführt, um damit die Öffnung 106a in die Hartmaskenschicht 105 zu übertragen, die dann für die weitere Bearbeitung verwendet wird, um somit den gewünschten tiefen Graben zu bilden.
  • 1b zeigt schematisch das Halbleiterbauelement 100 nach der oben beschriebenen Prozesssequenz, wenn eine Öffnung 105a in der Hartmaskenschicht 105 gebildet ist, während die Lackschicht 106 entfernt ist. Als nächstes wird die Ätzstoppschicht 104 auf der Grundlage geeigneter Trockenätz- oder nasschemischer Ätzprozesse hergestellt, wodurch die Siliziumschicht 103 freigelegt wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Phase eines Ätzprozesses 110, wozu eine erste Sequenz für das Ätzen durch die Siliziumschicht 103 gehört, gefolgt von einem Schritt zum Ätzen durch die vergrabene isolierende Schicht 102, was möglicherweise eine unterschiedliche Ätzchemie erfordert, abhängig von der Ätzstrategie. Danach wird der Ätzprozess 110 auf der Grundlage geeignet ausgewählter Prozessparameter fortgesetzt, um einen tiefen Grabenbereich in dem Substratmaterial 101 herzustellen. Wie zuvor erläutert ist, wird während des Ätzprozesses 110 eine Plasmaumgebung eingerichtet, wobei eine geeignete Vorspannung auf Grundlage einer entsprechenden Vorspannungsquelle 110a erzeugt wird, die mit dem Substratmaterial 101 verbunden ist, beispielsweise durch Kontaktieren der Rückseite des Substratmaterials 101 auf der Grundlage einer geeigneten Substrathalterung (nicht gezeigt) und dergleichen, wie dies im Stand der Technik gut etabliert ist.
  • Wie zuvor erläutert ist, isoliert die vergrabene isolierende Schicht 102 die Halbleiterschicht 103 von dem Material 101, so dass die Siliziumschicht 103 einen „schwebenden” leitenden Bereich, d. h. einen leitenden Bereich mit frei einstellbarem Potential repräsentiert, wobei Ladungsträger sich auf Grund der Anwesenheit ionisierter Teilchen in der Plasmaumgebung des Prozesses 110, die effizient mit den Materialien in der Öffnung 101a in Kontakt kommen kann, ansammeln. Folglich kann die Siliziumschicht 103 als eine schwebende Kondensatorelektrode, d. h. als eine Kondensatorelektrode mit frei einstellbarem Potential, fungieren, wobei die vergrabene isolierende Schicht 102 als ein Kondensatordielektrikum dient, wodurch das Gesamtpotential deutlich beeinflusst wird, das durch die Vorspannungsquelle 110a erzeugt wird. Folglich wird die externe Spannung typischerweise reduziert, wodurch die Ätzbedingungen in der Öffnung 101a beeinflusst werden und auch die Grabentiefe verringert wird, die während des Prozesses 110 erreicht wird, und wodurch auch die Form des Grabens beeinflusst wird, d. h. der Winkel der Seitenwände, wodurch zu einer ausgeprägten Ungleichmäßigkeit und einer geringeren Vorhersagbarkeit des gesamten Ätzprozesses 110 beigetragen wird. Beispielsweise wird unter Anwendung identischer Prozessparameter für ansonsten identische Bauelemente eine Grabentiefe von ungefähr 8 μm für ein Vollsubstratbauelement erreicht, während die resultierende Ätztiefe in der SOI-Konfiguration, wie sie beispielsweise für das Halbleiterbauelement 100 gezeigt ist, zu einer Ätztiefe von ungefähr 4 μm führt. Da die wirksame Kondensatortiefe sowie die Form des Grabens einen deutlichen Einfluss auf das schließlich erreichte Leistungsverhalten des DRAM-Kondensators ausüben, kann die Bauteilzuverlässigkeit sowie die Arbeitsgeschwindigkeit deutlich beeinträchtigt werden, wenn ein tiefer Grabenkondensator auf der Grundlage einer SOI-Konfiguration hergestellt wird.
  • Die Druckschrift DE 10 2005 030 585 A1 beschreibt ein Halbleiterbauelement mit einem vertikalen Entkopplungskondensator, der in einem Graben eines SOI-Substrats gebildet wird, wobei nach dem Bilden des tiefen Grabens eine Ätzisolationsschicht in dem Graben erzeugt wird. Diese Schicht kann auch eine äußere Elektrode des Kondensators sein.
  • Die Druckschrift DE 69910293T2 beschreibt ein Verfahren mit einer verbesserten Steuerbarkeit einer vergrabenen Schicht, die sich jedoch nicht auf eine vergrabene Schicht eines SOI-Substrats bezieht.
  • Die Druckschrift DE 10041748 A1 beschreibt ein SOI-Substrat sowie eine darin ausgebildete Halbleiterschaltung, die einen vertikalen Kondensator umfasst, wobei der obere Bereich des Grabens nicht in die leitende Schicht des Substrats eindringt und an den Seitenwänden lediglich eine Isolationsschicht ausgebildet wird, bevor der Graben bis zur endgültigen Tiefe geätzt wird.
  • Die Druckschrift US 2007/0057302 A1 betrifft ein Halbleiterbauelement, das einen MIM-Kondensator und einen damit verbundenen Transistor aufweist. Der Kondensator ist in einem Graben ausgebildet, der sich in das Substratmaterial erstreckt und innerhalb des Substratmaterials eine äußere metallenthaltende Elektrodenschicht gefolgt von einem Dielektrikum und einer inneren Elektrodenschicht aufweist.
  • Angesichts der zuvor beschriebenen Situation richtet sich der hierin offenbarte Gegenstand an Bauelemente und Techniken zum Vermeiden oder zumindest zum Reduzieren der Auswirkungen eines oder mehrerer der oben erkannten Probleme.
  • Überblick über die Erfindung
  • Im Allgemeinen stellt der hierin offenbarte Gegenstand neue Techniken und Halbleiterbauelemente bereit, in denen Kondensatoren in einer SOI-Konfiguration mit erhöhter Zuverlässigkeit und Leistungsverhalten bereitgestellt werden, indem eine entsprechende Herstellungssequenz zum Ätzen des tiefen Grabens durch die aktive Halbleiterschicht, die vergrabene isolierende Schicht und in das Substratmaterial des SOI-Bauelements verbessert wird. Zu diesem Zweck wird die aktive Halbleiterschicht während des anisotropen Ätzprozesses auf ein definiertes Potential gelegt, d. h. während des Teils des Ätzprozesses, in welchem ein tiefer Grabenbereich in dem Substratmaterial gebildet wird, wodurch gut definierte Ätzbedingungen im Hinblick auf die Vorspannung, die zum Erreichen der gewünschten hohen Richtungsgebundenheit während des Ätzprozesses angelegt wird, gewährleistet werden. In anschaulichen hierin offenbarten Aspekten wird die aktive Halbleiterschicht auf das Potential des Substrats gelegt, indem eine leitende Verbindung hergestellt wird, wodurch ähnliche Bedingungen wie im Falle von Vollsubstratbauelementen erreicht werden, wodurch ein effizienter Ätzprozess ermöglicht wird, der ähnliche Grabentiefen und Formen wie in Vollsubstratbauelementen erzeugt.
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß dem Anspruch 1 sowie ein Verfahren gemäß dem Anspruch 13. Ferner wird die Aufgabe gelöst durch ein Bauelement gemäß dem Anspruch 19.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile und Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen auch deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines SOI-Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines tiefen Grabens in einem gewissen Bauteilgebiet gemäß konventioneller Strategien zeigen; und
  • 2a bis 2g schematisch Querschnittsansichten eines SOI-Halbleiterbauelements während diverser Fertigungsphasen bei der Ausbildung eines tiefen Grabenkondensators zeigen, der sich von einer aktiven Halbleiterschicht in das Substratmaterials des Bauelements erstreckt, wobei verbesserte Fertigungsstrategien zum Stabilisieren der Bedingungen während eines anisotropen Ätzprozesses gemäß anschaulicher Ausführungsformen eingesetzt werden.
  • Detaillierte Beschreibung
  • Der hierin offenbarte Gegenstand betrifft eine verbesserte Technik zur Herstellung von Halbleiterbauelementen auf der Grundlage einer SOI-Architektur, wobei tiefe Gräben durch die Halbleiterschicht, die vergrabene isolierende Schicht und einen Teil des Substratmaterials auf der Grundlage von Prozessbedingungen während eines plasmagestützten Ätzprozesses gebildet werden, der eine erhöhte Stabilität im Vergleich zu konventionellen Strategien aufweist. Zu diesem Zweck wird die dielektrische Isolierung zwischen der aktiven Halbleiterschicht und dem Substratmaterial temporär „deaktiviert”, um eine vorhersagbares und stabiles Potential während des komplexen anisotropen Ätzprozesses zur Herstellung des tiefen Grabenbereichs in dem Substratmaterial des SOI-Bauelements zu schaffen. Dazu wird zwischenzeitlich eine leitende Verbindung zwischen der Halbleiterschicht und dem Substratmaterial in einem oberen Bereich des Grabens vor dem eigentlichen Ausbilden des tiefen Grabenbereichs in dem Substratmaterial hergestellt, wodurch ein hohes Maß an Kompatibilität mit bestehenden Prozessrezepten geschaffen wird, wobei dennoch eine deutlich verbesserte Ätztiefe erreicht wird, die vergleichbar ist mit Prozessergebnissen, die auf der Grundlage von Vollsubstratarchitekturen erreicht werden. In einigen anschaulichen Ausführungsformen wird die elektrische Verbindung durch Abscheiden eines leitenden Materials zumindest an Seitenwandbereichen eines oberen Bereichs des Grabens hergestellt, während in anderen Fällen Oberflächenbehandlungen, etwa ein plasmagestützter Einbau metallischer Komponenten und dergleichen, eingesetzt werden, um damit die gewünschte temporäre leitende Verbindung zu erreichen.
  • Es sollte beachtet werden, dass der hierin offenbarte Gegenstand äußerst vorteilhaft im Zusammenhang mit SOI-Halbleiterbauelementen ist, die einen eingebetteten DRAM-Bereich benötigen, etwa moderne CPU's, sehr komplexe ASIC's, und dergleichen, da in diesem Falle Ungleichmäßigkeiten in dem eingebetteten DRAM-Bereich, die durch Ätzschwankungen hervorgerufen werden, sich direkt in der Bauteilzuverlässigkeit und der Arbeitsgeschwindigkeit ausdrücken, wie dies zuvor erläutert ist. In anderen Fällen werden die hierin offenbarten Prinzipien auch vorteilhafterweise angewendet, um vertikale Entkopplungskondensatoren herzustellen, da auch in diesem Aspekt eine erhöhte Ätzstabilität für größere Kondensatortiefen sorgt, wodurch eine größere Kapazität der jeweiligen Entkopplungskondensatoren möglich ist, so dass sich insgesamt ein besseres Leistungsverhalten moderner Halbleiterbauelemente, etwa CPU's, Logikschaltungen, und dergleichen ergibt, in denen ein moderat hohes Maß an Schaltrauschen zu kompensieren ist.
  • Sofern dies nicht explizit anders in der Beschreibung und/oder den angefügten Patentansprüchen angegeben ist, sollte daher die vorliegende Erfindung nicht auf tiefe Grabenkondensatoren von DRAM's eingeschränkt erachtet werden, sondern soll auf eine beliebige Situation angewendet werden, in denen ein tiefer Graben in modernen SOI-Bauelementen zu bilden ist.
  • Mit Bezug zu den 2a bis 2d werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das mindestens einen Bereich mit einer SOI-(Silizium-auf-Isolator-)Konfiguration aufweist. D. h., das Halbleiterbauelement 200 kann in einigen anschaulichen Ausführungsformen auch eine Vollsubstratkonfiguration in gewissen Bauteilbereichen aufweisen, in denen eine SOI-Konfiguration als ungeeignet erachtet wird. Beispielsweise kann das Halbleiterbauelement 200 eine integrierte Schaltung mit einem komplexen Logikblock, einem statischen RAM-Bereich und einem dynamischen RAM-Bereich repräsentieren. In diesem Falle kann eine geeignete Konfiguration für die diversen Bauteilbereiche in Abhängigkeit von den Bauteilerfordernissen ausgewählt werden. Im Folgenden sei angenommen, dass der gezeigte und beschriebene Bereich des Bauelements 200 eine SOI-Konfiguration repräsentiert, in der ein tiefer Graben herzustellen ist, der für die Ausbildung eines Kondensators verwendet werden kann. Somit weist das Halbleiterbauelement 200 ein Substrat 201 auf, das zumindest in einem oberen Bereich davon ein Halbleitermaterial, etwa Silizium, Silizium-Germanium, Germanium, Halbleiterverbindungen auf der Grundlage von II-VI–III-V-Verbindungen und dergleichen aufweist. Für komplexe integrierte Schaltungen umfasst typischerweise das Substratmaterial 201 ein Material auf Siliziumbasis, da gegenwärtig und in der absehbaren Zukunft sehr komplexe Halbleiterbauelemente auf der Grundlage von Silizium auf Grund der guten Verfügbarkeit des Siliziums und dem hohen technologischen Standard der Massenproduktionsverfahren, die in den vergangenen Jahrzehnten entwickelt wurden, hergestellt wird. Eine vergrabene isolierende Schicht 202, die beispielsweise aus Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid oder einem anderen geeigneten dielektrischen Material hergestellt ist, ist über dem Substratmaterial 201 ausgebildet, wodurch eine aktive Halbleiterschicht 203 von dem Substratmaterial 201 elektrisch isoliert wird und damit die Vorteile einer typischen SOI-Architektur im Hinblick auf die Arbeitsgeschwindigkeit entsprechender Transistorelemente, die Immunität gegenüber dem unterwünschten Einschalten eines parasitären Transistors, eine größere Immunität gegenüber hochenergetischer Strahlung, und dergleichen geboten werden. Die Halbleiterschicht 203 kann Silizium möglicherweise in Verbindung mit anderen Komponenten, etwa Germanium, Kohlenstoff, und dergleichen aufweisen, um damit die Eigenschaften der Schicht im Hinblick auf das gewünschte Bauteilverhalten anzupassen. In anderen Fällen wird ein anderes geeignetes Halbleitermaterial zur Herstellung der Halbleiterschicht 203 verwendet. Wie zuvor erläutert ist, besitzt in modernen Halbleiterbauelementen, die auf Grundlage von Siliziummaterial hergestellt sind, die Halbleiterschicht 203 eine Dicke von mehreren Nanometer bis mehreren 10 Nanometer, abhängig von der Bauteilarchitektur und dergleichen.
  • Ferner kann in dieser Fertigungsphase das Halbleiterbauelement 200 eine Hartmaske 205 mit einer Öffnung 205a aufweisen, die im Wesentlichen einem in dem Substratmaterial 201 in einer späteren Fertigungsphase zu bildenden Graben entspricht. Die Hartmaske 205 ist aus einem beliebigen geeigneten Material oder Materialzusammensetzungen hergestellt, etwa Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, Siliziumkarbid und dergleichen, wobei die Materialzusammensetzung und die Dicke in geeigneter Weise so gewählt sind, dass das gewünschte Ätzverhalten, das optische Antwortverhalten während eines Photolithographieprozesses, und dergleichen erreicht werden. Zu diesem Zweck können gut etablierte Materialzusammensetzungen eingesetzt werden. Ferner ist eine Ätzstoppschicht 204 zwischen der Halbleiterschicht 203 und der Hartmaskenschicht 205 vorgesehen. In einigen anschaulichen Ausführungsformen ist die Ätzstoppschicht 204 aus Siliziumdioxid aufgebaut, wenn die Hartmaskenschicht 205 zumindest in einem Bereich unmittelbar über der Ätzstoppschicht 204 Siliziumnitrid oder ein anders Material mit einer moderat hohen Ätzselektivität in Bezug auf Siliziumdioxid aufweist. in anderen anschaulichen Ausführungsformen wird die Ätzstoppschicht 204 auf der Grundalge anderer Materialien, etwa Siliziumkarbid, und dergleichen hergestellt, solange die gewünschte hohe Ätzselektivität zwischen den Schichten 205 und 204 erreicht wird.
  • Das Halbleiterbauelement 200 kann auf der Grundlage gut etablierter Techniken hergestellt werden, wie sie ebenso zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind. Ferner ist zu beachten, dass die in 2a gezeigte Fertigungsphase einem beliebigen geeigneten Zeitpunkt in dem Gesamtfertigungsprozess entsprechen kann, der mit der Herstellung anderer Schaltungselemente, etwa von Transistoren und dergleichen, kompatibel ist. Beispielsweise repräsentiert in einigen anschaulichen Ausführungsformen die in 2a gezeigte Struktur einen Bauteilbereich, der nach entsprechenden Fertigungsprozessen zur Herstellung von Transistorelementen in anderen Bauteilbereichen (nicht gezeigt) hergestellt ist. In anderen Fällen kann der Bereich des Bauelements 200, wie er gezeigt ist, vor oder während einer Fertigungssequenz zur Herstellung von Transistorbauelementen und dergleichen aufgebaut werden. Somit werden nach dem Bereitstellen des Substrats 201, das darauf aufgebildet die vergrabene isolierende Schicht 202 und die Halbleiterschicht 203 aufweisen kann, oder nach dem Herstellen der SOI-Konfiguration, die durch das Substratmaterial 201, die vergrabene isolierende Schicht 202 und der Halbleiterschicht 203 definiert ist durch andere moderne Techniken, die Ätzstoppschicht 204 und die Hartmaskenschicht 205 auf Grundlage gut etablierter Techniken hergestellt, wobei, wie zuvor erwähnt ist, andere Schaltungselemente bereits hergestellt sein können oder nach oder während einer entsprechenden Prozesssequenz hergestellt werden können.
  • Des weiteren wird das Bauelement einer ersten Ätzsequenz 210 unterzogen, um die Öffnung 205a zu bilden und auf Grundlage dieser Öffnung durch die Ätzstoppschicht 204, die Halbleiterschicht 203 und die vergrabene isolierende Schicht 202 zu ätzen, um damit die Öffnung 205a so zu erhalten, dass diese sich in das Substratmaterial 201 erstreckt. Wie zuvor erläutert ist, können unterschiedliche plasmagestützte Ätzatmosphären erforderlich sein, um durch die Maskenschicht 205, die Halbleiterschicht 203 und die vergrabene isolierende Schicht 202 zu ätzen, wobei typischerweise die anisotrope Natur des Prozesses 210 weniger kritisch ist, da die Gesamtdicke der Öffnung 205a wesentlich kleiner ist im Vergleich zu einem tiefen Grabenbereich, der noch in dem Substratmaterial 201 zu bilden ist Wie zuvor erläutert ist, kann eine tiefe von einigen Mikrometern, beispielsweise ungefähr 8 μm erforderlich sein, wohingegen eine Tiefe der Öffnung 205a weniger als einen Mikrometer beträgt.
  • 2b zeigt schematisch das Halbleiterbauelement 200 während einer Behandlung 220, die so gestaltet ist, um die Leitfähigkeit zumindest eines Teils von Seitenwänden des Grabens 205a zu modfizieren. D. h., zumindest Seitenwandbereiche 202f werden so modifiziert, dass ein gewisses Maß an Leitfähigkeit erreicht wird, wodurch eine elektrische Verbindung zwischen der Halbleiterschicht 203 und dem Substratmaterial 201 geschaffen wird. Somit sind die Schicht 203 und das Substratmaterial 201 elektrisch verbunden und können daher im Wesentlichen auf dem gleichen Potential während eines nachfolgenden anisotropen Ätzprozesses liegen. In einer anschaulichen Ausführungsform umfasst die Behandlung 220 einen Abscheideprozess zur Herstellung eines leitenden Materials an freiliegenden Seitenwandbereichen des Grabens 205a. In diesem Falle kann der Abscheideprozess 220 so gestaltet sein, dass eine konforme Schicht 221 aus einem Material, das ein gewisses Maß an Leitfähigkeit aufweist, abgeschieden wird, um damit einen Ladungsträgerfluss zwischen den Schichten 203 und 201 zu ermöglichen. Es sollte beachtet werden, dass eine moderat geringe Leitfähigkeit bereits ausreichen kann, um die gewünschten elektrischen Verbindungen zwischen der Schicht 203 und dem Substratmaterial 201 zu schaffen. Beispielsweise kann in einigen anschaulichen Ausführungsformen die intrinsische Leitfähigkeit eines halbleitenden Materials ausreichend sein, um das gewünschte Stromleitungsvermögen bereitzustellen. In einer anschaulichen Ausführungsform ist die Schicht 221 aus Silizium aufgebaut, das zu einem gewissen Maße dotiert sein kann, wenn die intrinsische Leitfähigkeit des polykristallinen Siliziums als zu gering erachtet wird. In anderen Fällen wird eine im Wesentlichen intrinsisches polykristallines Material während des Prozesses 220 abgeschieden. Zu diesem Zweck kann eine beliebige geeignete Abscheidetechnik, etwa CVD (chemische Dampfabscheidung) und dergleichen eingesetzt werden, wie sie im Stand der Technik gut bekannt ist. Eine Dicke der leitenden Schicht 221 kann auf der Grundlage der Materialeigenschaften und des Grades an erforderlicher Leitfähigkeit eingestellt werden. Beispielsweise besitzt die Schicht 221, wenn diese in Form einer Polysiliziumschicht vorgesehen wird, eine Dicke von 3 bis 10 nm oder mehr, abhängig von der Prozessstrategie. In anderen anschaulichen Ausführungsformen ist der Prozess 220, wenn dieser als ein Abscheideprozess ausgeführt wird, so gestaltet, dass eine leitende Schicht mit einer metallischen Komponente, etwa Titan, Tantal, Wolfram und dergleichen gebildet wird, oder es werden andere hochschmelzende Metalle, etwa Kobalt, Nickel, und dergleichen vorgesehen. Ferner können geeignete leitende Verbindungen mit diesen Metallen verwendet werden, wobei gut etablierte Abscheideverfahren, etwa die Sputter-Abscheidung, CVD, ALD (Atomlagenabscheidung), was als eine selbstbegrenzende CVD-Technik verstanden werden kann, und dergleichen eingesetzt werden. In einigen anschaulichen Ausführungsformen wird die leitende Schicht 221 in Form einer leitenden Materialzusammensetzung vorgesehen, die eine hohe Ätzselektivität in Bezug auf eine Ätzumgebung eines plasmagestützten Ätzprozesses aufweist, der in einer späteren Phase zur Herstellung des tiefen Grabenbereichs ausgeführt wird. in diese Falle kann ein entsprechender Materialabtrag während des nachfolgenden anisotropen Ätzprozesses die Schicht 221 nicht vollständig abtragen, insbesondere an den Bereichen 202s, wodurch die leitende Verbindung zwischen der Schicht 203 und dem Substratmaterial 201 während des gesamten Ätzprozesses beibehalten wird, ohne dass zusätzliche Maßnahmen zum Schützen der Schicht 221 erforderlich sind.
  • In anderen anschaulichen Ausführungsformen umfasst die Behandlung 220 eine plasmagestützte Oberflächenbehandlung, um damit eine metallische Komponente in Oberflächenbereichen der freigelegten Seitenwandbereiche des Gabenbereichs 205 einzubringen, um damit ein gewisses Maß an Leitfähigkeit des an sich dielektrischen Materials der vergrabenen isolierenden Schicht 202 hervorzurufen. Beispielsweise kann eine plasamgestützte Behandlung unter Anwendung eines geeigneten Vorstufenmaterials, etwa Tantal enthaltendem Vorstufenmaterial und dergleichen eingesetzt werden, um damit eine leitende Oberfläche an dem Bereich 202s zu erhalten, woraus sich eine leitende Verbindung zwischen der Schicht 203 und dem Material 201 ergibt.
  • 2c zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium gemäß weiterer anschaulicher Ausführungsformen. In diesem Falle ist eine erste Schutzschicht 222 auf der Grundlage eines Prozesses 223 gebildet, der in einigen anschaulichen Ausführungsformen einen Abscheideprozess repräsentiert, um die Schicht 222 mit den gewünschten Eigenschaften zum Schutz der Schicht 221 abzuscheiden. Beispielsweise kann die Schicht 222 in Form eines Materials mit einer hohen Ätzselektivität in Bezug auf den nachfolgenden anisotropen Ätzprozess vorgesehen werden, um damit im Wesentlichen einen Materialabtrag der leitenden Schicht 221 zu verhindern oder deutlich zu reduzieren, um damit in zuverlässiger Weise die elektrische Verbindung zwischen der Schicht 203 und dem Substratmaterial 201 während der gesamten Ätzsequenz beizubehalten. In anderen anschaulichen Ausführungsformen kann die Schicht 222 ein geeignetes Beschichtungsmaterial repräsentieren, das für Ätzstoppfähigkeiten für ein weiteres zu schützendes Material bereitstellt, das noch auf der Schicht 222 zu bilden ist. Das Vorsehen der Schicht 222 in Form eines Ätzstoppmaterials zum Steuern des Entfernens einer weiteren Schutzschicht, die noch zu bilden ist, kann vorteilhaft sein im Hinblick auf ein gut steuerbares Entfernen eines schützenden Materials und der Schicht 221, da ein entsprechender Abtragungsprozess, der zum Entfernen der Schicht 221 ausgelegt ist, auf sehr gleichmäßige Prozessbedingungen trifft, unabhängig von entsprechenden Ätzschäden, die in einem entsprechenden schützenden Material während des anisotropen Ätzprozesses zur Herstellung des tiefen Grabenbereichs erzeugt wurden.
  • In einer anschaulichen Ausführungsform wird die Schicht 222 in Form eines dielektrischen Materials, etwa Siliziumdioxid, Siliziumnitrid und dergleichen bereitgestellt, das für die gewünschte hohe Ätzselektivität sorgt, wie dies zuvor erläutert ist. Beispielsweise kann die Schicht 222 in Form von Siliziumdioxid auf der Grundlage gut etablierter CVD-Techniken abgeschieden werden, wenn das eigentliche schützende Material in Form von Siliziumnitrid, Siliziumoxinitrid und dergleichen vorgesehen wird, um damit eine hohe Ätzselektivität auf der Grundlage gut etablierter Rezepte zu erhalten. In noch anderen anschaulichen Ausführungsformen umfasst der Prozess 223 eine Oberflächenbehandlung oder andere Behandlungen, etwa Oxidation, Nitrierung und dergleichen, um in geeigneter Weise die Eigenschaften eines Oberflächenbereichs der zuvor gebildeten leitenden Schicht 221 zu modifizieren. Z. B. kann die Schicht 221 in Form von Polysilizium vorgesehen werden, das dann teilweise auf der Grundlage gut etablierter Prozessparameter oxidiert wird, um damit die Schicht 222 zu schaffen. Da entsprechende Oxidationsraten gut bekannt sind im Stand der Technik, kann die anfängliche Schichtdicke der Schicht 221 in geeigneter Weise so gewählt werden, dass die erforderliche Leitfähigkeit beibehalten wird, insbesondere an dem Seitenwandbereich 202s, während noch für eine gewünschte Dicke der Schicht 222 gesorgt ist.
  • In anderen Fällen wird die Schicht 222 in Form eines leitenden Materials vorgesehen, wobei das Bereitstellen zweier unterschiedlicher leitender Schichten 221 und 222 für eine erhöhte Prozesszuverlässigkeit sorgt, während dennoch eine verbesserte Steuerbarkeit während einer Prozesssequenz zum Entfernen der Schicht 221 und 222 in einer späteren Fertigungsphase erreicht wird.
  • 2d zeigt schematisch das Halbleiterbauelement 220 während eines Prozesses 224, der gestaltet ist, eine zweite Schutzschicht 225 zu bilden, die einen erhöhten Widerstand gegenüber einer Ätzumgebung für den nachfolgenden anisotropen Ätzprozess aufweist, wie dies zuvor erläutert ist. In einer anschaulichen Ausführungsform ist die zweite Schutzschicht 225 aus Siliziumnitrid, Siliziumkarbid, stickstoffangereichertem Siliziumkarbid, und dergleichen aufgebaut. In einer anschaulichen Ausführungsform ist der Schichtstapel, der aus der Schicht 221, 222 aufgebaut ist, ein Polysilizium/Siliziumdioxid/Siliziumnitrid-Schichtstapel, der auf der Grundlage gut etablierter Prozesstechniken hergestellt werden kann und der eine gewünschte gegenseitige Ätzselektivität in Bezug auf gut etablierte Ätzchemien aufweist, um damit ein effizientes und äußerst zuverlässiges Entfernen der Schichten 221, 222 und 225 in einer späteren Fertigungsphase zu ermöglichen. In anderen Fällen können andere Materialzusammensetzungen eingesetzt werden, etwa eine metallenthaltende Schicht für die Schicht 221 in Verbindung mit einer oder beiden Schichten 222 und 225, die dann eine geeignete Materialzusammensetzung aufweisen, um einen effizienten Entfernungsprozess zu ermöglichen, wie zuvor erläutert ist. in noch anderen Fällen ist eine einzelne leitende Schicht ausreichend, sofern diese eine ausreichende Ätzselektivität besitzt, um damit sicherzustellen, dass die elektrische Verbindung zwischen der Schicht 203 und dem Material 201 beibehalten wird, bis der anisotrope Ätzprozess zur Herstellung des tiefen Grabenbereichs abgeschlossen ist.
  • 2e zeigt schematisch das Halbleiterbauelemente 200 während einer zweiten Ätzsequenz 211, die gestaltet ist, einen tiefen Grabenbereich 210 in dem Substratmaterial 201 zu bilden. Wie zuvor erläutert ist, kann die Ätzsequenz 211 einen äußerst anisotropen Ätzprozess auf der Grundlage einer Plasmaumgebung umfassen, in der eine entsprechende Vorspannung angelegt wird, beispielsweise auf der Grundlage einer Gleichspannungsquelle oder einer RF-Quelle, wie dies zuvor erläutert ist, um damit das gewünschte hohe Maß an Richtungstreue für die physikalische Ätzkomponente des Prozesses 211 zu erhalten. Auf Grund der elektrischen Verbindung zwischen der Halbleiterschicht 203 und dem Substratmaterial 201, die schematisch als Verbindung 211a bezeichnet ist, kann das Potential der Schicht 203 auf einem gut definierten Wert gehalten werden, wodurch die Ätzbedingungen deutlich stabilisiert werden und insbesondere das elektrische Feld nicht in unerwünschterweise geschwächt wird, das für das Hervorrufen des gewünschten Teilchenbeschusses erforderlich ist. Während der Ätzsequenz 211 besitzt der obere Grabenbereich 205 zumindest die darin ausgebildete leitende Schicht 221, die nunmehr als ein „Seitenwandabstandshalter” dient, der im Wesentlichen die Breite des tiefen Grabenbereichs 210a bestimmt, in Verbindung mit den entsprechenden Ätzprozessparametern, wobei eine entsprechende Verringerung der Breite beim geeigneten Auswählen der Breite der Öffnung 205a der Hartmaskenschicht 205 berücksichtigt werden kann. D. h., wenn eine spezielle Breite des unteren Bereichs 201 gewünscht ist, wobei zu beachten ist, dass ein gewisses Maß an Verjüngung während des Prozesses 211 auftreten kann, werden die Solldicken der Schichten 221 und 222 und 225, falls diese vorgesehen sind, so eingestellt, dass die erforderliche Sollbreite der Öffnung 205a erhalten wird. Folglich werden während des anisotropen Ätzprozesses 211 ähnliche Ätzbedingungen erreicht, wie sie auch in einem Halbleiterbauelement mit einer Vollsubstratkonfiguration angetroffen werden, d. h., wenn die vergrabene isolierende Schicht 202 nicht vorhanden ist, wodurch die Möglichkeit geschaffen wird, gut etablierte Ätztechniken, die für Vollsubstrathalbleiterbauelemente entwickelt wurden, einzusetzen. In einigen Ausführungsformen kann die Schichtdicke der Schichten 221, 222 und 225 verwendet werden, um die Breite des tiefen Grabenbereichs auf eine gewünschte Solldicke ohne Einschränkungen im Hinblick auf photolithographische Rahmenbedingungen einzustellen. Es sollte beachtet werden, dass während des Ätzprozesses 211 ein unterer Bereich der Schichten 221, 222 und 225 auf der Grundlage eines beliebigen geeigneten Rezepts zu entfernen ist, um das Substratmaterial 201 freizulegen. In diesem Falle kann ein erster Ätzschritt in dem Prozess 211 eingebaut werden, um in geeigneter Weise das Material 201 freizulegen. Während eines entsprechenden Ätzprozesses können auch horizontale Bereiche entfernt oder zumindest in ihrer Dicke deutlich reduziert werden, was jedoch den Gesamtprozess nicht negativ beeinflusst, da die eigentliche maskierende Wirkung durch die Maskenschicht 205 erreicht wird. Während des Prozesses 211 kann auch ein gewisses Maß an Materialabtrag für die Schichten 225, 222 und 221 auftreten, was jedoch nicht zu einem vollständigen Entfernen dieser Materialien führt, insbesondere in dem oberen Bereich 205, da hier die Richtungstreue des Teilchenbeschusses typischerweise stärker ausgeprägt ist als im tiefen Grabenbereich 201a. Somit herrscht eine im Wesentlichen vertikale Ätzrichtung in dem oberen Grabenbereich 205a vor. Selbst wenn die Schicht 221 nach dem Entfernen von horizontalen Bereichen der Schichten 225 und 222 freigelegt wird, wäre folglich die entsprechende Ätzrate deutlich geringer im Vergleich zur tatsächlichen Ätzrate des Substratmaterials 201, wodurch im Wesentlichen sichergestellt ist, dass die elektrische Verbindung 221a beibehalten wird, bis die gewünschte Solltiefe für den tiefen Grabenbereich 201a erreicht ist.
  • 2f zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der ein Ätzprozess 226 ausgeführt wird, um Materialreste der Schicht 221 und der Schichten 222 und 225, falls diese vorgesehen sind, zu entfernen. Zu diesem Zweck werden gut etablierte isotrope Nassätz und/oder Trockenätztechniken eingesetzt, wobei, wie zuvor erläutert ist, ein gut steuerbarer Abtragungsprozess erreicht wird, wenn ein geeigneter Stapel aus Schichten während des vorhergehenden Ätzprozesses 211 verwendet wurde. Wenn beispielsweise ein Polysilizium/Siliziumdioxid/Siliziumnitrid-Schichtstapel für die Schichten 221, 222 und 225 verwendet wurde, kann der Ätzprozess 226 das Entfernen der Siliziumnitridschicht 225 auf Grundlage heißer Phosphorsäure und von wässriger Flusssäure für die Schichten 225, 222 beinhalten, während das Polysiliziummaterial auf der Grundlage gut etablierter isotroper plasmagestützter Ätzprozesse entfernt werden kann, wodurch die Seitenwandbereiche 202s zuverlässig freigelegt werden. Da die entsprechenden Abtragungsprozesse schrittweise mit einem hohen Maß an Prozesssteuerung in jedem Schritt ausgeführt werden können, kann das endgültige Entfernen des Polysiliziummaterials auf der Grundlage eines gut steuerbaren isotropen Trockenätzprozesses unter Anwendung gut etablierter Rezepte ausgeführt werden, ohne dass übermäßiger Materialabtrag an anderen siliziumbasierten Bereichen stattfindet, etwa in der Halbleiterschicht 203 und dem Substratmaterial 201, wenn dieses als siliziumbasiertes Material vorgesehen ist. Es sollte beachtet werden, dass andere Ätzchemien während des Prozesses 226 eingesetzt werden können, abhängig von der Materialzusammensetzung der Schicht oder Schichten, die zum Einrichten der leitenden Verbindung 221a verwendet wurden. Nach dem Entfernen der Materialreste der leitenden Verbindung 221a kann somit der obere Grabenbereich 205 eine Breite 205b in einem Bereich aufweisen, der mit dem tiefen Grabenbereich 201a verbunden ist, der wiederum eine Breite 201w aufweist, die kleiner als die Breite 205w auf Grund der Tatsache ist, dass die Schichten 221, 222 und 225 als Seitenwandabstandshalter dienten.
  • 2g zeigt schematisch das Halbleiterbauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium, wobei ein tiefer Grabenkondensator 240 einen oberen Kondensatorbereich 240u und einen unteren Kondensatorbereich 240l aufweist, die auf der Grundlage der Grabenbereiche 205a und 201a hergestellt sind. Ferner können Schaltungselemente 250, beispielsweise in Form von Feldeffekttransistoren, vorgesehen sein, wobei zumindest einige der Schaltungselemente 250 elektrisch mit dem tiefen Grabenkondensator 240 auf der Grundlage einer geeigneten Verbindungsstruktur (nicht gezeigt) verbunden sind. Der tiefe Grabenkondensator 240 umfasst ein Kondensatordielektrikumsmaterial 241 in Verbindung mit einem Elektrodenmaterial 242, wobei beachtet werden sollte, dass der Kondensator 240 eine beliebige geeignete Konfiguration in Abhängigkeit von den Bauteil- und Prozesserfordemissen aufweist. Beispielsweise kann dotiertes Polysiliziummaterial als Elektrodenmaterial 242 verwendet sein, während Siliziumdioxid oder andere geeignete dielektrische Materialien als das Kondensatordielektrikum 241 verwendet werden können. Wie zuvor mit Bezug zu 2f erläutert ist, besitzt der tiefe Grabenkondensator 240 unterschiedliche Breiten zusätzlich zu einer Verjüngung, die durch den anisotropen Ätzprozess 211 hervorgerufen werden kann, auf Grund der Tatsache, dass die Grabenbereiche 205a und 201a unterschiedliche Breiten an dem entsprechenden Übergangsbereich auf Grund der maskierenden Wirkung der Schichten 221, 222 und 225 besitzen. Folglich kann eine Grenze zwischen dem oberen Bereich 240u und dem unteren Bereiche 240l durch einen Bereich 243 definiert werden, und die Breite des Kondensators 240 unterliegt einer im Wesentlichen stufenartigen Änderung auf Grund der Differenz in den Breiten der Werte 205w und 201w. In dieser Hinsicht sollte beachtet werden, dass eine im Wesentlichen „stufenartige Änderung” in der Grabenbreite so zu verstehen ist, dass eine Änderung der Breite von mindestens 20 nm über eine Grabentiefe von wenige als 100 nm auftritt. D. h., der Bereich 243 wird als ein Übergangsbereich zwischen dem oberen Bereich 240u und dem unteren Bereich 240l verstanden, der eine vertikale Abmessung von ungefähr 100 nm oder weniger aufweist, und in welchem die Breite sich von 250w auf 201w ändert, wobei diese Differenz im Wesentlichen durch die „Breite” der entsprechenden Abstandshalter bestimmt ist, die durch die Schichten 221, 222 und 225 während des tiefen Grabenätzprozesses gebildet sind. Somit kann die Differenz der Breite der Werte 205w und 201w im Bereich von ungefähr 20 bis 100 nm liegen.
  • Es sollte beachtet werden, dass eine entsprechende Änderung der Breite das Leistungsverhalten des Kondensators 240 nicht negativ beeinflusst, dieser jedoch ein deutlich verbessertes elektrisches Leistungsverhalten im Vergleich zu konventionellen SOI-Bauelementen aufweist, die darin ausgebildet tiefe Grabenkondensatoren besitzen, die auf Grundlage der gleichen Ätzbedingungen während des Prozesses 211 hergestellt werden, auf Grund der Tatsache, dass eine deutlich größere Ätztiefe auf Grund der elektrischen Verbindung 221a erreicht wird, während auch eine gewünschte Tiefe des entsprechenden tiefen Grabenbereichs 201a erreicht wird. Somit kann auch das Leistungsverhalten der Schaltungselemente 250, die elektrisch mit dem tiefen Grabenkondensator 250 verbunden sind, deutlich verbessert werden oder die Packungsdichte des Bauelements 200 kann im Vergleich zu konventionellen SOI-Bauelementen erhöht werden, da in diesen Bauelementen eine größere laterale Ausdehnung entsprechender tiefer Grabenkondensatoren erforderlich sein kann, um damit den Verlust an Tiefe im Vergleich zu Vollsubstratbauelementen auszugleichen.
  • Es gilt also, der hierin offenbarte Gegenstand stellt Techniken und Halbleiterbauelemente auf der Grundlage einer SOI-Architektur bereit, in der tiefe Grabenkondensatoren mit verbesserter Gleichmäßigkeit und Effizienz hergestellt werden können, indem sichergestellt ist, dass die aktive Halbleiterschicht auf einem gut definierten Potential während des anisotropen Ätzprozesses zur Herstellung des tiefen Grabenbereichs gehalten wird. Dies wird bewerkstelligt, indem ein leitendes Material vor dem entsprechenden Ätzprozess abgeschieden wird und/oder indem die Oberfläche von Seitenwandbereichen des oberen Grabenbereichs behandelt wird, während in einigen anschaulichen Ausführungsformen zusätzlich ein schützendes Material vorgesehen wird, um in zuverlässiger Weise die elektrische Verbindung während des gesamten anisotropen Ätzprozesses beizubehalten. Das leitende Material kann in zuverlässiger Weise auf Grundlage gut etablierter Prozessrezepte entfernt werden, wodurch die weitere Bearbeitung während des Herstellens des tiefen Grabenkondensators nicht in unnötiger Weise beeinflusst wird. In diesem Falle kann eine gut definierte Differenz der Breite zwischen einem oberen Bereich und einem unteren Bereich erhalten werden, ohne dass weitere Änderungen in der Grabenkonfiguration erforderlich sind, die beispielsweise in einigen konventionellen Vorgehensweisen eingesetzt werden, wenn das Siliziummaterial der aktiven Halbleiterschicht vor dem Ausführen des anisotropen Ätzprozesses zur Herstellung des tiefen Grabenbereichs isotrop geätzt wird in dem Versuch, die Auswirkung der Halbleiterschicht 203 mit frei einstellbarem Potential zu reduzieren. Folglich bietet die vorliegende Erfindung eine im Wesentlichen gleichförmige Dicke des oberen Grabenbereichs, wodurch das Füllverhalten nachfolgender Prozesse zur Herstellung des tiefen Grabenkondensators verbessert wird. Des weiteren können die hierin offenbarten Techniken und Bauelemente in vorteilhafterweise auf eine beliebige Art eines tiefen Grabenkondensators, der in einem SOI-Bauelement herzustellen ist, angewendet werden, etwa auf vertikale Entkopplungskondensatoren, dynamische RAM-Bereiche, und dergleichen.

Claims (20)

  1. Verfahren mit: Bilden eines Grabens in einer Halbleiterschicht (203) und einer vergrabenen isolierenden Schicht (202), wobei der Graben sich in ein Substratmaterial (201) eines SOI-Halbleiterbauelements erstreckt; Bilden einer leitenden Materialschicht (221) zumindest an Seitenwänden des Grabens, um eine leitende Verbindung zwischen der Halbleiterschicht (203) und dem Substratmaterial (201) zu bilden; und Ausführen eines Ätzprozesses (211) nach dem Bilden der leitenden Materialschicht, um den Graben in dem Substratmaterial (201) entsprechend einer spezifizierten Solltiefe zu vertiefen, um damit einen tiefen Graben bereitzustellen.
  2. Verfahren nach Anspruch 1, das ferner Bilden einer Schutzschicht (222, 225) auf der leitenden Materialschicht (221) vor dem Ausführen des Ätzprozesses (211) umfasst.
  3. Verfahren nach Anspruch 1, wobei Bilden der leitenden Materialschicht (221) das Abscheiden eines leitenden Materials umfasst.
  4. Verfahren nach Anspruch 3, wobei das leitende Material Silizium aufweist.
  5. Verfahren nach Anspruch 3, wobei das leitende Material ein Metall aufweist.
  6. Verfahren nach Anspruch 2, wobei Bilden der Schutzschicht (222, 225) umfasst: Bilden zumindest einer ersten Schicht (222) und einer zweiten Schicht (225), wobei die erste und die zweite Schicht eine unterschiedliche Materialzusammensetzung aufweisen.
  7. Verfahren nach Anspruch 2, wobei die Schutzschicht (222) Siliziumdioxid aufweist.
  8. Verfahren nach Anspruch 2, wobei die Schutzschicht (225) Siliziumnitrid aufweist.
  9. Verfahren nach Anspruch 1, das ferner umfasst: Entfernen des Seitenwandmaterials nach dem Ausführen des Ätzprozesses (211).
  10. Verfahren nach Anspruch 1, das ferner Bilden eines Kondensators (240) in dem tiefen Graben umfasst.
  11. Verfahren nach Anspruch 10, wobei der Kondensator (240) einen Kondensator eines dynamischen Speicherbereichs mit wahlfreiem Zugriff des Halbleiterbauelements repräsentiert.
  12. Verfahren nach Anspruch 10, wobei der Kondensator (240) einen Entkopplungskondensator repräsentiert.
  13. Verfahren zur Herstellung eines tiefen Grabens in einem SOI-Bauelement (200), wobei das Verfahren umfasst: Ausführen einer ersten Ätzsequenz (210), um durch eine Halbleiterschicht (203) und eine vergrabene isolierende Schicht (202) zu ätzen, um einen ersten Grabenbereich (205a) zu bilden, der sich in ein Substratmaterial (201) des SOI-Bauelements (200) erstreckt; Behandeln von zumindest Seitenwandbereichen des ersten Grabenbereichs (205a), um ein leitende Verbindung zwischen der Halbleiterschicht (203) und dem Substratmaterial (201) zu bilden; und Ausführen einer zweiten Ätzsequenz (211) nach dem Behandeln der Seitenwandbereiche des ersten Grabenbereichs, um einen zweiten Grabenbereich (201a) des tiefen Grabens in dem Substratmaterial (201) zu bilden.
  14. Verfahren nach Anspruch 13, wobei Behandeln der Seitenwandbereiche des ersten Grabenbereichs umfasst: Einbauen einer leitenden Sorte in Oberflächenbereiche der Seitenwandbereiche.
  15. Verfahren nach Anspruch 14, wobei Einbauen der leitenden Sorte umfasst: Ausführen einer Plasmabehandlung auf der Grundlage einer metallenthaltenden Atmosphäre.
  16. Verfahren nach Anspruch 13, wobei Behandeln der Seitenwandbereiche Abscheiden eines leitenden Materials umfasst.
  17. Verfahren nach Anspruch 13, das ferner umfasst: Bilden einer Schutzschicht (222, 225) zumindest an Seitenwandbereichen nach dem Bilden der leitenden Verbindung.
  18. Verfahren nach Anspruch 13, das ferner umfasst: Behandeln von zumindest Seitenwandbereichen, um die leitende Verbindung nach dem Ausführen der zweiten Ätzsequenz (211) zu entfernen.
  19. Halbleiterbauelement mit: einem Halbleitermaterial (201); einer vergrabenen isolierenden Schicht (202), die auf dem Halbleitermaterial ausgebildet ist; einer Halbleiterschicht (203), die auf der vergrabenen isolierenden Schicht gebildet ist; einem tiefen Grabenkondensator (240), der in einem Graben (205a, 201a) mit einem oberen Grabenbereich (205a), der sich in das Halbleitermaterial erstreckt, und einem unterem Grabenbereich (201a) ausgebildet ist und sich von der Halbleiterschicht (203) in das Halbleitermaterial (201) erstreckt, wobei der tiefe Grabenkondensator (240) einen oberen Kondensatorbereich (240u) in dem oberen Grabenbereich (205a) und einen unteren Kondensatorbereich (240l) in dem unteren Grabenbereich (201a) aufweist, wobei eine Grenze zwischen dem oberen und dem unteren Kondensatorbereich durch eine stufenartige Änderung der Grabenbreite definiert ist und wobei der Graben im oberen Kondensatorbereich (240u) eine erste Breite (205w) und im unteren Kondensatorbereich (240l) eine zweite Breite (201w) aufweist, wobei die zweite Breite (201w) kleiner ist als die erste Breite (205w).
  20. Halbleiterbauelement nach Anspruch 19, wobei die stufenartige Änderung über eine Tiefe von 100 nm oder weniger auftritt.
DE102007035832A 2007-07-31 2007-07-31 Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator Expired - Fee Related DE102007035832B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007035832A DE102007035832B4 (de) 2007-07-31 2007-07-31 Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator
US12/037,325 US20090032855A1 (en) 2007-07-31 2008-02-26 Method for forming a deep trench in an soi device by reducing the shielding effect of the active layer during the deep trench etch process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007035832A DE102007035832B4 (de) 2007-07-31 2007-07-31 Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator

Publications (2)

Publication Number Publication Date
DE102007035832A1 DE102007035832A1 (de) 2009-02-05
DE102007035832B4 true DE102007035832B4 (de) 2012-03-29

Family

ID=40175716

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007035832A Expired - Fee Related DE102007035832B4 (de) 2007-07-31 2007-07-31 Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator

Country Status (2)

Country Link
US (1) US20090032855A1 (de)
DE (1) DE102007035832B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120003677A (ko) * 2010-07-05 2012-01-11 삼성전자주식회사 반도체 장치 및 그의 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
DE69910293T2 (de) * 1998-03-31 2004-06-09 Infineon Technologies Ag Verfahren mit verbesserter Kontrollierbarkeit einer vergrabenen Schicht
DE102005030585A1 (de) * 2005-06-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
US20070057302A1 (en) * 2005-09-09 2007-03-15 International Business Machines Corporation Trench metal-insulator-metal (mim) capacitors integrated with middle-of-line metal contacts, and method of fabricating same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990509A (en) * 1997-01-22 1999-11-23 International Business Machines Corporation 2F-square memory cell for gigabit memory applications
US6190988B1 (en) * 1998-05-28 2001-02-20 International Business Machines Corporation Method for a controlled bottle trench for a dram storage node
US6566177B1 (en) * 1999-10-25 2003-05-20 International Business Machines Corporation Silicon-on-insulator vertical array device trench capacitor DRAM
US6383821B1 (en) * 1999-10-29 2002-05-07 Conexant Systems, Inc. Semiconductor device and process
DE10100582A1 (de) * 2001-01-09 2002-07-18 Infineon Technologies Ag Verfahren zur Herstellung von Grabenkondensatoren für integrierte Halbleiterspeicher
US6730609B2 (en) * 2001-10-09 2004-05-04 Micron Technology, Inc. Etch aided by electrically shorting upper and lower sidewall portions during the formation of a semiconductor device
US6887785B1 (en) * 2004-05-13 2005-05-03 International Business Machines Corporation Etching openings of different depths using a single mask layer method and structure
US20050285175A1 (en) * 2004-06-23 2005-12-29 International Business Machines Corporation Vertical SOI Device
US7419913B2 (en) * 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material
US7439135B2 (en) * 2006-04-04 2008-10-21 International Business Machines Corporation Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same
US7560360B2 (en) * 2006-08-30 2009-07-14 International Business Machines Corporation Methods for enhancing trench capacitance and trench capacitor
US7982281B2 (en) * 2007-07-25 2011-07-19 Infineon Technologies Ag Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69910293T2 (de) * 1998-03-31 2004-06-09 Infineon Technologies Ag Verfahren mit verbesserter Kontrollierbarkeit einer vergrabenen Schicht
DE10041748A1 (de) * 2000-08-27 2002-03-14 Infineon Technologies Ag SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
DE102005030585A1 (de) * 2005-06-30 2007-01-04 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einem vertikalen Entkopplungskondensator
US20070057302A1 (en) * 2005-09-09 2007-03-15 International Business Machines Corporation Trench metal-insulator-metal (mim) capacitors integrated with middle-of-line metal contacts, and method of fabricating same

Also Published As

Publication number Publication date
DE102007035832A1 (de) 2009-02-05
US20090032855A1 (en) 2009-02-05

Similar Documents

Publication Publication Date Title
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
DE102009023377B4 (de) Verfahren zur Herstellung eines Mikrostrukturbauelements mit einer Metallisierungsstruktur mit selbstjustiertem Luftspalt
DE102009023251B4 (de) Verfahren zur Herstellung eines Kontaktelements mit großem Aspektverhältnis und mit einer günstigeren Form in einem Halbleiterbauelement zur Verbesserung der Abscheidung einer Beschichtung
DE102007052050B4 (de) Halbleiterbauelement und Verfahren zum Erhöhen der Ätzselektivität während der Strukturierung einer Kontaktstruktur des Halbleiterbauelements
DE102006015087B4 (de) Verfahren zur Herstellung von Transistoren
DE102008006962B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit einem Kondensator im Metallisierungssystem
DE102012214072B3 (de) Halbleitervorrichtung mit erhöhten Source- und Drainbereichen
DE102010064289B4 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102015211087B4 (de) Verfahren zur Herstellung eines Hochwiderstands-Halbleiter-auf-Isolator-Substrates
DE102013101113A1 (de) Vorrichtung und Verfahren für einen Leistungs-MOS-Transistor
DE102010064288B4 (de) Halbleiterbauelement mit Kontaktelementen mit silizidierten Seitenwandgebieten
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009046250A1 (de) Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102010038746B4 (de) Verfahren zum Reduzieren der Topographie in Isolationsgebieten eines Halbleiterbauelements durch Anwenden einer Abscheide/Ätzsequenz vor der Herstellung des Zwischenschichtdielektrikums
DE102009046260B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE112006001520B4 (de) Prozess für die Herstellung erhabener Source- und Drain-Gebiete mit zu entfernenden Abstandshaltern, wobei "Mausohren" vermieden werden
DE102009046241B4 (de) Verformungsverstärkung in Transistoren, die eine eingebettete verformungsinduzierende Halbleiterlegierung besitzen, durch Kantenverrundung an der Oberseite der Gateelektrode
DE102007057688B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit verspanntem Zwischenschichtdielektrikum unter Anwendung einer Ätzsteuerzwischenschicht mit erhöhter Dicke
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE102007035832B4 (de) Verfahren zur Herstellung eines SOI-Halbleiterbauelements und Halbleiterbauelement mit Grabenkondensator
DE102010028463B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit komplexen leitenden Elementen in einem dielektrischen Materialsystem unter Anwendung einer Barrierenschicht und Halbleiterbauelement diese aufweisend
DE102011004672B4 (de) SOI-Halbleiterbauelement mit einer Substratdiode mit reduzierter Metallsilizidleckage
DE102010004690B4 (de) Verfahren zur Strukturierung eines dielektrischen Materials in einem Halbleiterbauelement
DE102017127203A1 (de) Halbleiterbauelement mit verringertem grabenbeladungseffekt

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Owner name: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG,, DE

R016 Response to examination communication
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LIMITED LIABILITY CO, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LIMITED LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20120630

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee