DE102007030812B4 - Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben - Google Patents

Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben Download PDF

Info

Publication number
DE102007030812B4
DE102007030812B4 DE102007030812A DE102007030812A DE102007030812B4 DE 102007030812 B4 DE102007030812 B4 DE 102007030812B4 DE 102007030812 A DE102007030812 A DE 102007030812A DE 102007030812 A DE102007030812 A DE 102007030812A DE 102007030812 B4 DE102007030812 B4 DE 102007030812B4
Authority
DE
Germany
Prior art keywords
layer
metallic
metal
trenches
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102007030812A
Other languages
English (en)
Other versions
DE102007030812A1 (de
Inventor
Young-Soo Ichon Choi
Gyu-Hyun Ichon Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE102007030812A1 publication Critical patent/DE102007030812A1/de
Application granted granted Critical
Publication of DE102007030812B4 publication Critical patent/DE102007030812B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Metallische Leitung in einer Halbleitervorrichtung, wobei die metallische Leitung Folgendes aufweist:
eine Isolationsschicht mit darin eingeformten Gräben (23);
eine metallischen Barriereschicht (24), welche über der Isolationsschicht und den Gräben (23) gebildet ist;
eine metallische Schicht (27), welche über der metallischen Barriereschicht (24) gebildet ist, wobei die metallische Schicht (27) die Gräben (23) füllt; und
eine Schicht gegen galvanische Korrosion (25A), welche auf einer Trennfläche zwischen der metallischen Schicht (27) und der metallischen Barriereschicht (24) gebildet ist.

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Halbleitervorrichtung, und insbesondere ein Verfahren zum Bilden einer metallischen Bitleitung in einer Flash-Speichervorrichtung unter Verwendung eines Damaszener-Prozesses.
  • Ein Bahnwiderstand, welcher für eine Betriebseigenschaft einer Flash-Speichervorrichtung geeignet ist, kann schwierig zu erreichen sein, wenn Wolfram (W) als Bitleitung bei einer Herstellung eine Flash-Speichervorrichtung benutzt wird, die kleiner als 60 nm ist. Ein Verfahren zum Bilden einer metallischen Leitung unter Verwendung von Aluminium (Al) oder Kupfer (Cu) anstelle von Wolfram ist zur Behebung dieses Problems eingeführt worden. Typischerweise weist ein Verfahren zum Bilden einer metallischen Leitung unter Verwendung von Aluminium ein Ablagern von Aluminium und dann ein Durchführen eines reaktiven Ionenätzprozesses (RIE = Reactive Ion Etch) auf. Es kann jedoch schwierig sein, eine gleichmäßig geätzte Oberfläche zu erzielen. Weiterhin kann ein Verlust von Aluminium auf einer Bodenschnittstelle- bzw. trennfläche auftreten, wenn die metallische Leitung unter Anwendung des RIE-Prozesses gebildet wird. Somit kann die Aluminiumleitung schwierig herzustellen sein, wenn eine kritische Abmessung (CD = Critical Dimension) der metallischen Leitung gering ist. Eine metallische Leitung, die Kupfer aufweist, wird unter Anwendung eines Damaszener-Prozesses gebildet. Der Damaszener-Prozess weist im Allgemeinen eine bessere Elektromigrationscharakteristik auf als der RIE-Prozess.
  • In der EP 1 376 685 A2 ist ein Verfahren und eine Anordnung zur Modifikation einer Halbleiterverbindungsschicht beschrieben, die die Aufgabe haben, Elektromigrationsprobleme zu verringern, und gleichzeitig die durch die Modifikation verursachte Widerstandserhöhung zu reduzieren. Ferner ermöglicht dieses Verfarhen und diese Anordnung eine Reduzierung der galvanischen Korrosion der Halbleiterverbindungsschicht. Des Weiteren wird in diesem Verfahren ein Damaszenerprozess zur Herstellung der Halbleiterverbindungsschicht verwendet.
  • Der Damaszener-Prozess wird im Allgemeinen verwendet, um eine metallische Leitung zu bilden, die Kupfer oder Aluminium aufweist. Eine metallische Barriereschicht wird auf einer Trennfläche auf einer Isolationsschicht vorgesehen, um eine Diffusion des Kupfers oder Aluminiums in die Isolationsschicht zu verringern. Wenn ein Vergleich zu der metallischen Leitung, die Aluminium aufweist (hiernach als Aluminiumleitung bezeichnet), angestellt wird, stellt die Bildung der metallischen Leitung, welche Kupfer aufweist (hiernach als Kupferleitung bezeichnet), unter Anwendung des Damaszener-Prozesses eine bessere Elektromigrationscharakteristik und eine bessere Stabilität beim Durchführen eines chemischmechanischen Polierprozesses (CMP = Chemical Mechanical Polishing) zum Isolieren von Leitungen bereit. Die Bildung der Kupferleitung erfordert im Allgemeinen jedoch einen unabhängigen Arbeitsraum und eine unabhängige Ausrüstung zur Bildung der Kupferleitung auf Grund einer Diffusionseigenschaft von Kupfer. Es sollte festgehalten werden, dass Kupfer eine schnelle Diffusionsgeschwindigkeit in Silizium oder in einem auf Oxid basierenden Material aufweist, die als Isolationsschicht benutzt wird.
  • Demgegenüber kann die unter Verwendung des Damaszener-Prozesses gebildete Aluminiumleitung Vorteile bieten, da die Aluminiumleitung eine dichtere Schicht bzw. eine undurchlässigere Schicht als die Kupferleitung bilden kann. Aluminium kann auch nicht in Silizium oder in eine Isolierschicht hinein diffundieren. Die Aluminiumleitung ist jedoch weniger stabil als die Kupferleitung und weist deshalb eine verminderte Elektromigrationscharakteristik auf. So kann die Aluminiumleitung leicht korrodieren. Insbesondere kann galvanische Korrosion, welche Elektronen einer metallischen Barriereschicht zuführt, in einem Kontaktbereich mit der metallischen Barriereschicht, die ein anderes Metall als Aluminium aufweist, auftreten. Eine derartige Eigenschaft kann den Bahnwiderstand der metallischen Leitung vergrößern und nachteilige Auswirkungen auf die Zuverlässigkeit der Vorrichtung haben.
  • Nach Durchführen des CMP-Prozesses zur elektrischen Isolation benachbarter Aluminiumleitungen wird ein Reinigungsprozess ausgeführt, um Schlämmerückstände und Poliernebenprodukte zu entfernen, die während des CMP-Prozesses erzeugt worden sind. Der Reinigungsprozess verwendet typischerweise eine auf Ammonium (NH3) basierende oder auf Fluorwasserstoff (HF) basierende Reinigungslösung. Folglich schädigt die Reinigungslösung auf chemische Weise die Aluminiumleitung, und galvanische Korrosion tritt auf. Deshalb ist eine verbesserte Reinigungslösung zur Verminderung der galvanischen Korrosion bei einem Reinigungsprozess erwünscht. 1 illustriert mikrografische Ansichten von galvanischer Korrosion (mit Bezugszeichen „C" versehen), welche zwischen einer Aluminiumleitung und einer metallischen Barriereschicht bei einem Reinigungsprozess nach Durchführung eines CMP-Prozesses erzeugt worden sind.
  • KURZE ZUSAMMENFASSUNG DER ERFINDUNG
  • Ausführungen der vorliegenden Erfindung stellen eine metallische Leitung in einer Halbleitervorrichtung und ein Verfahren zum Bilden derselben bereit. Die Halbleitervorrichtung mit der metallischen Leitung der vorliegenden Erfindung kann galvanische Korrosion in einem Kontaktbereich zwischen einer metallischen Schicht zur Bildung der metallischen Leitung und einer metallischen Barriereschicht unter Verwendung eines Damaszener-Prozesses herabsetzen.
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung wird eine metallische Leitung in einer Halbleitervorrichtung bereitgestellt. Die metallische Schicht weist Folgendes auf: eine Isolationsschicht mit darin eingeformten Gräben; eine über der Isolationsschicht und den Gräben gebildeten metallischen Barriereschicht; eine über der metallischen Barriereschicht gebildeten metallischen Schicht, wobei die metallische Schicht die Gräben fallt; und eine Schicht gegen galvanische Korrosion, die auf einer Trennfläche zwischen der metallischen Schicht und der metallischen Barriereschicht gebildet ist.
  • In Übereinstimmung mit einem weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung bereitgestellt. Das Verfahren weist folgende Verfahrensschritte auf: Bereitstellen eines Substrats mit einer Isolationsschicht, die eine Vielzahl von darin eingeformten Gräben aufweist; Bilden einer metallischen Barriereschicht über der Isolationsschicht und den Gräben; Bilden einer ersten metallischen Schicht über der metallischen Barriereschicht; Bilden einer zweiten metallischen Schicht über der ersten metallischen Schicht, wobei die zweite metallische Schicht die Gräben füllt; und Bilden einer Schicht gegen galvanische Korrosion auf einer Trennfläche zwischen der metallischen Barriereschicht und der zweiten metallischen Schicht unter Verwendung eines thermischen Prozesses.
  • In Übereinstimmung mit einem noch weiteren Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung bereitgestellt. Das Verfahren weist folgende Verfahrensschritte auf: Bereitstellen eines Substrats mit einer Isolationsschicht, die eine Vielzahl von darin eingeformten Gräben aufweist; Bilden einer metallischen Barriereschichts über der Isolationsschicht und den Gräben; und Bilden einer metallischen Schicht mit einem ersten Metall über der metallischen Barriereschicht, wobei die metallische Schicht die Gräben füllt, wobei ein Gas mit einem zweiten Metall zugeführt wird, wenn die metallische Schicht gebildet wird, um eine Schicht gegen galvanische Korrosion auf einer Trennfläche zwischen der metallischen Barriereschicht und der metallischen Schicht zu bilden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 illustriert mikrografische Ansichten von galvanischer Korrosion, die zwischen einer Aluminiumleitung und einer metallischen Barriereschicht während eines herkömmlichen Reinigungsprozesses bei Bildung der Aluminiumleitung unter Anwendung eines Damaszenerprozesses erzeugt worden sind.
  • 2A bis 2D illustrieren Querschnittsansichten eines Verfahrens zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführung der vorliegenden Erfindung.
  • 3A bis 3C illustrieren Querschnittsansichten eines Verfahrens zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführung der vorliegenden Erfindung.
  • BESCHREIBUNG SPEZIELLER AUSFÜHRUNGEN
  • Ausführungen der vorliegenden Erfindung sind auf eine metallische Leitung in einer Halbleitervorrichtung und ein Verfahren zum Bilden derselben ausgerichtet. Gemäß Ausführungen der vorliegenden Erfindung wird eine Schicht gegen galvanische Korrosion auf einer Trennfläche zwischen einer metallischen Barriereschicht und einer metallischen Schicht gebildet, wenn eine metallische Leitung unter Anwendung eines Damaszener-Prozesses gebildet wird. Die Schicht gegen galvanische Korrosion weist eine Legierungsschicht auf, die einen Werkstoff der metallischen Schichts aufweist. Dementsprechend kann galvanische Korrosion an der Trennfläche zwischen der metallischen Barriereschicht und der metallischen Schicht reduziert werden.
  • Subazide Polierschlämme mit einem pH-Wert, der im Bereich von ungefähr 4 bis ungefähr 6 liegt, wird während eines Planarisierungsprozesses der metallischen Schicht benutzt. So kann galvanische Korrosion zwischen der metallischen Barriereschicht und der metallischen Schicht herabgesetzt werden. Die galvanische Korrosion kann weiter reduziert werden, indem ein Inhibitor für metallische Korrosion einer Reinigungslösung aus deionisiertem Wasser so zugefügt wird, dass der pH-Wert der Reinigungslösung im Bereich von ungefähr 8 bis ungefähr 10 liegt. Mit anderen Worten, die Reinigungslösung wird während eines Reinigungsprozesses, der nach dem Planarisierungsprozess ausgeführt wird, als eine basische Lösung beibehalten.
  • Mit Bezugnahme auf die Zeichnungen sind die illustrierten Stärken bzw. Dicken von Schichten und Bereichen zur Erleichterung einer Erläuterung übergroß dargestellt. Wenn eine erste Schicht als „auf" einer zweiten Schicht oder „auf" einem Substrat befindlich bezeichnet ist, kann dies bedeuten, dass die erste Schicht direkt auf der zweiten Schicht oder auf dem Substrat gebildet ist, oder es kann auch bedeuten, dass eine dritte Schicht zwischen der ersten Schicht und dem Substrat vorhanden ist. Weiterhin stellen die gleichen oder ähnlichen Bezugszeichen in den verschiedenen Ausführungen der vorliegenden Erfindung die gleichen oder ähnlichen Elemente in unterschiedlichen Zeichnungen dar.
  • 2A bis 2D illustrieren Querschnittsansichten eines Verfahrens zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung in Übereinstimmung mit einer ersten Ausführung der vorliegenden Erfindung.
  • Mit Bezug auf 2A werden eine erste Isolationsstruktur 20, eine Ätzstopschicht 21 und eine zweite Isolationsstruktur 22 über einem Substrat (nicht gezeigt) mit einer Vielzahl von leitenden Schichten (nicht gezeigt) gebildet. Insbesondere wird eine erste Isolationsschicht über dem Substrat gebildet. Die erste Isolationsschicht weist ein auf Oxid basierendes Material auf. Eine auf Nitrid basierende Schicht wird über der ersten Isolationsschicht gebildet. Die auf Nitrid basierende Schicht hat die Funktion einer Ätzmaske, so dass die erste Isolationsschicht selektiv geätzt werden kann. Eine zweite Isolationsschicht wird über dem auf Nitrid basierenden Schicht geformt. Die zweite Isolationsschicht weist ein auf Oxid basierendes Material auf, welches eine unterschiedliche Selektivität besitzt als die auf Nitrid basierende Schicht. Zum Beispiel kann die zweite Isolationsschicht TSiO2, Tetraethylorthosilikat (TEOS), Plasma mit hoher Dichte (HDP) oder undotiertes Silikatglass (USG) aufweisen. Die zweite Isolationsschicht kann eine dielektrische Schicht mit niedrigem k-Wert aufweisen, welcher durch Ausführung eines Spin-On-Verfahrens oder eines Verfahren zum chemischen Dampfphasenabscheiden (CVD) gebildet wird. Die zweite Isolationsschicht kann bis zu einer Stärke gebildet werden, die im Bereich von ungefähr 10 nm bis ungefähr 250 nm liegt.
  • Abschnitte der zweiten Isolationsschicht, der auf Nitrid basierenden Schicht und der ersten Isolationsschicht werden zur Bildung von Gräben 23 geätzt. So werden die zweite Isolationsstruktur 22, die Ätzstopschicht 21 und die erste Isolationsstruktur 20 geformt. Die Gräben 23 werden gebildet, indem zwei Ätzprozesse gebraucht werden. Ein erster Ätzprozess beendet ein Ätzen über der auf Nitrid basierenden Schicht. Die erste Isolationsschicht wird durch einen zweiten Ätzprozess geätzt. Die Gräben 23 können bis zu einer Tiefe geformt werden, die in einem Bereich von ungefähr 150 nm bis ungefähr 300 nm liegt.
  • Mit Bezugnahme auf 2B wird eine metallische Barriereschicht 24 über dem sich ergebenden Aufbau gebildet. Die metallische Barriereschicht 24 kann einen Stapelaufbau besitzen, welcher Titan (Ti)/Titannitrid (TiN), Ti/TiN/Ti, Tantal (Ta)/Tantalnitrid (TaN), Ta/TaN/Ta, Ti/Titansiliziumnitrid (TiSiN) oder Ti/TiSiN/Ti aufweist. Insbesondere kann die metallische Barriereschicht 24 unter Anwendung eines CVD-Verfahrens oder eines physikalischen Dampfphasenabscheide-(PVD-)Verfahrens gebildet werden. Die metallische Barriereschicht 24 kann bis zu einer Stärke von ungefähr 8 nm oder weniger in einer horizontalen Richtung unter Berücksichtigung einer Stufenabdeckungseigenschaft der metallischen Barriereschicht 24 gebildet werden. Eine Kupferschicht 25 mit einer relativ geringen Stärke wird über dem Oberflächenprofil der metallischen Barriereschicht 24 gebildet. Die Kupferschicht 25 kann bis zu einer Stärke von ungefähr 5 nm oder weniger unter Verwendung eines PVD-Verfahrens gebildet werden.
  • Mit Bezug auf 2C wird eine Aluminiumschicht 27 gebildet, um eine relativ große Stärke über der Kupferschicht 25 (2B) aufzuweisen, dergestalt, dass die Aluminiumschicht 27 die Gräben 23 (2B) füllt. Die Aluminiumschicht 27 kann unter Verwendung eines PVD-Verfahrens gebildet werden.
  • Ein thermischer Prozess 28 wird durchgeführt, um eine Legierungsschicht aus Aluminium-Kupfer (AlCu) zwischen der Aluminiumschicht 27 und der metallischen Barriereschicht 24 zu bilden. Die Kupferschicht 25 reagiert mit der Aluminiumschicht 27 durch die bei dem thermischen Prozess 28 erzeugte Wärme, um die AlCu-Legierungsschicht 25A zu bilden. Deshalb kann in Übereinstimmung mit der ersten Ausführung der vorliegenden Erfindung galvanische Korrosion an einer Trennfläche zwischen der Aluminiumschicht 27 und der metallischen Barriereschicht 24 auf Grund der AlCu-Legierungsschicht 25A, die auf der Trennfläche zwischen der Aluminiumschicht 27 und der metallischen Barriereschicht 24 gebildet ist, verringert werden.
  • Die AlCu-Legierungsschicht 25A kann galvanische Korrosion reduzieren, weil Al eine starke anodische Neigung (negatives Normalpotential) zur Bereitstellung von Elektronen aufweist. Wenn sich Al mit Cu, das eine stärkere kathodische Neigung (positives Normalpotential) als Al besitzt, verbindet, wird eine Elektromigrationseigenschaft verbessert, wodurch galvanische Korrosion verringert wird.
  • Mit Bezugnahme auf 2D wird ein CMP-Prozess ausgeführt, um eine Vielzahl von metallischen Leitungen 29 zu bilden, welche in den Gräben 23 (2B) elektrisch von einander isoliert sind. Die metallischen Leitungen 29 weisen jeweils eine strukturierten metallische Barriereschicht 24A, eine strukturierte AlCu-Legierungsschicht 25B und eine strukturierte Aluminiumschicht 27A auf. Es ist von Bedeutung, den pH-Wert und die Zusammensetzung einer Polierschlämme während des CMP-Prozesses zu steuern, um Pitting- bzw. Lochkorrosion auf einer Oberfläche der Aluminiumschicht 27 und galvanische Korrosion auf einer Trennfläche der metallischen Barriereschicht 24 herabzusetzen. Ein CMP-Prozess weist zum Beispiel ein Oxidieren von Aluminium und danach ein Entfernen des oxidierten Aluminiums unter Verwendung einer Polierschlämme mit einem pH-Wert auf, welcher im Bereich von ungefähr 4 bis ungefähr 6 liegt. Insbesondere wird ein Oxidationsmittel von ungefähr 2 Gew.-% bis ungefähr 6 Gew.-% zum Oxidieren des Aluminiums hinzugefügt. Kolloidales Siliziumdioxid oder auf Aluminiumoxid (Al2O3) basierende Polierpartikel werden benutzt, um das oxidierte Aluminium zu entfernen. Zum Beispiel kann das in dem CMP-Prozess verwendete Oxidationsmittel Wasserstoffperoxid (H2O2), Fe(NO3)3 oder orthoperiodische Säure (H5IO6) aufweisen. Auf diese Weise kann gemäß der ersten Ausführung der vorliegenden Erfindung beim Bilden einer Aluminiumleitung unter Anwendung eines Damaszener-Prozesses Korrosion der Aluminiumleitung während eines CMP-Prozesses unterbunden werden.
  • Ein Reinigungsprozess wird durchgeführt, um Schlämmerückstände und Poliernebenprodukte zu entfernen, die bei dem CMP-Prozess erzeugt worden sind. Eine Reinigungslösung mit deionisiertem Wasser (DIW) wird als basische Reinigungslösung während des Reinigungsprozesses benutzt, um Korrosion der strukturierten Aluminiumschicht 27A zu reduzieren. Zum Beispiel wird eine Temperatur der bei dem Reinigungsprozess benutzten DIW-Reinigungslösung von ungefähr 30°C bis ungefähr 80°C aufrecht erhalten. Die oben erwähnte Temperatur wird beibehalten, um einen gesteigerten Effekt einer Reinigungsreaktionseigenschaft zu maximieren. Ein Metallkorrosionsinhibitor kann der DIW-Reinigungslösung hinzugefügt werden, um den pH-Wert der DIW-Reinigungslösung von ungefähr 8 bis ungefähr 10 (das heißt, um die DIW-Reinigungslösung als basische Lösung aufrecht zu erhalten) beizubehalten. Die Konzentration der DIW-Reinigungslösung kann in dem Bereich von ungefähr 50 Gew.-% bis ungefähr 80 Gew.-% liegen.
  • Wenn Methylgallat als Metallkorrosionshemmstoff verwendet wird, adsorbiert das Methylgallat auf einer Oberfläche der strukturierten Aluminiumschicht 27A durch eine che mische Kombination bzw. Verbindung einer OH-Gruppe des Methylgallats und einer auf Oxid basierenden Schicht, welcher über der strukturierten Aluminiumschicht 27a gebildet ist. So wird eine Verbindung aus Aluminium und einem unlöslichen Chelat gebildet. Auf Grund dieser Verbindung kann eine Adsorption von Chlorionen (Cl)– und Auflösung durch DIW vermieden werden, und die auf Oxid basierende Schicht, die über der strukturierten Aluminiumschicht 27A gebildet ist, kann geschützt werden. Ein Zeitabschnitt zur Durchführung des Reinigungsprozesses unter Verwendung von DIW kann minimiert werden, indem anfänglich die Reinigungslösung mit DIW benutzt wird. Wenn das Methylgallat hinzugefügt wird, kann eine Konzentration des Methylgallats in dem Bereich von ungefähr 0,01 Gew.-% bis ungefähr 10 Gew.-% liegen.
  • Beimengungen organischer Art oder aminbasiertes Hydrazin zur Entfernung von Polymeren können anstelle des Metallkorrosionsinhibitors beim Reinigungsprozess verwendet werden. Das Hydrazin löst die Verbindung der Hauptkette von Polymeren zur Verbesserung einer Entfernungswirksamkeit von oxidbasierten Polymeren oder metallbasierten Polymeren. Eine Konzentration des Hydrazins kann in dem Bereich von ungefähr 10 Gew.-% bis zu ungefähr 50 Gew.-% liegen. Eine kleine Menge von Fluorwasserstoff (HF) kann anstelle des Metallkorrosionsinhibitors hinzugefügt werden, um Schlämmerückstand und Poliernebenprodukte, die während des Polierprozesses entstanden sind, wirksam zu entfernen. Eine vorher festgelegte Menge von HF wird hinzugefügt, dergestalt, dass die strukturierte Aluminiumschicht 27A nicht beschädigt wird. Zum Beispiel kann die Menge von HF im Bereich von einigen ppm bis zu einigen hundert ppm liegen.
  • Gemäß der ersten Ausführung der vorliegenden Erfindung wird die Aluminiumleitung während des nach dem CMP-Prozess durchgeführten Reinigungsprozesses nicht korrodieren, wenn die Aluminiumleitung unter Anwendung des Damaszener-Prozesses gebildet wird. Prinzipien typischer galvanischer Korrosion werden hiernach unter Verwendung von Gleichungen beschrieben, die galvanische Korrosion von Aluminium betreffen.
  • Wenn eine Oberfläche einer Aluminiumschicht der Luft ausgesetzt ist, bildet sich typischerweise eine amorphe Oxidschicht auf der Oberfläche, um die Oberfläche zu schützen. Wenn jedoch Anionen, wie beispielsweise (SO4)2 –-Ionen oder Cl–-Ionen auf der Aluminium schicht oder peripheren Schichten vorkommen, reagieren die Anionen mit der amorphen Oxidschicht mit dem Resultat, dass sich wasserlösliche Salze bilden. Wenn die Cl–-Ionen auf der Aluminiumschicht vorhanden sind, können sich die Cl–-Ionen zu der amorphen Oxidschicht hin bewegen. So wird es schwierig, Al3 +-Ionen an einer Bewegung zu der Oberfläche der Aluminiumschicht hin zu hindern. Folglich kann Aluminium-Pitting auftreten. Dementsprechend kann ein erster Schritt der Korrosion der Aluminiumschicht das Penetrieren der Cl–-Ionen in die amorphe Oxidschicht sein. So können die auf der Oberfläche der Aluminiumschicht gebildeten wasserlöslichen Salze entfernt werden, wobei die Oberfläche der Aluminiumschicht freigelegt wird. Die Oberfläche der Aluminiumschicht wird durch ein anodisches Material wie in Gleichung 1 unten gezeigt aufgelöst. Mit anderen Worten, die Oberfläche der Aluminiumschicht wird durch Al3 + aufgelöst, um Löcher bzw. Pits hervorzurufen. Gleichung 1 ist eine anodische Gleichung in Bezug auf eine Aluminiumschicht. Al → Al3+ + 3e– Al3+ + H2O → Al(OH)2+ + H+ Al(OH)2+ + H2O → Al(OH)2 + + H+ Al(OH)2 + + H2O → Al(OH)3 + H+ Al(OH)3 + H2O → Al(OH)4 – + H+ xAl3+ + yH2O → Alx(OH)y 3x-y + yH+ [Gleichung 1]
  • Im Gegensatz dazu kann eine kathodische Reaktion auf einer Oberfläche von Kupfer, das in der Aluminiumschicht eingeschlossen ist, oder Ti oder TiN, welche einer metallischen Barriereschicht konfigurieren, auftreten, wie in Gleichung 2 unten gezeigt ist. So kann eine Auflösung von Sauerstoff oder eine Ionisation von Hydroxid in Wasser erzeugt werden. Gleichung 2 ist eine kathodische Gleichung in Bezug auf die metallische Barriereschicht. 2H2O + 2e– → 2OH– + H2 O2 + H2O + 2e– → 4OH– [Gleichung 2]
  • Eine chemische Reaktion von Al3+-Ionen tritt in einer wässrigen Lösung nicht leicht auf. Die chemische Reaktion kann durch eine wechselseitige Reaktion gesteuert werden, bei welcher Al3+-Ionen und Wasser zur Bildung von hydrolisierenden Spezies reagieren. Die Löslichkeit von Al und die Löslichkeit von erzeugtem Knallgas hängen von dem pH-Wert der Lösung ab. So ändert sich die Konzentration von Al in der Lösung so schnell wie sich der pH-Wert der Lösung von sauer nach basisch ändert, wodurch eine vorherrschende stabile Spezies gebildet wird, in welcher sich Al3+-Ionen unter einem sauren Zustand nicht ändern können, und sich Al(OH)4-Ionen unter einem basischen Zustand nicht ändern können.
  • 3A bis 3D illustrieren Querschnittsansichten eines Verfahrens zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung in Übereinstimmung mit einer zweiten Ausführung der vorliegenden Erfindung. Die zweite Ausführung der vorliegenden Erfindung beschreibt ein Verfahren zum Bilden einer AlCu-Legierungsschicht, welches zu dem der ersten Ausführung unterschiedlich ist. In der ersten Ausführung wird eine Kupferschicht vor einem Bilden einer Aluminiumschicht geformt, und ein thermischer Prozess wird zum Bilden einer AlCu-Legierungsschicht durchgeführt, nachdem die Aluminiumschicht gebildet worden ist. In der zweiten Ausführung wird Kupfer eher als gasförmiger Ausgangsstoff zugeführt, während eine Aluminiumschicht gebildet wird, als dass eine separate Kupferschicht gebildet wird. Hiernach wird mit Bezugnahme auf 3A bis 3C ein Verfahren zum Bilden einer Halbleitervorrichtung gemäß der zweiten Ausführung kurz beschrieben. Einige ausführliche Erläuterungen können ausgelassen werden, weil die zweite Ausführung der vorliegenden Erfindung im Wesentlichen die gleichen Bedingungen wie diejenigen, die in der ersten Ausführung beschrieben sind, verwendet, mit Ausnahme des Verfahrens zum Bilden einer AlCu-Legierungsschicht.
  • Mit Bezug auf 3A werden eine erste Isolationsstruktur 30, eine Ätzstopschicht 31 und eine zweite Isolationsstruktur 32 über einem Substrat (nicht dargestellt) mit einer Vielzahl von leitenden Schichten (nicht gezeigt) gebildet. Insbesondere wird eine erster Isolationsschicht über dem Substrat gebildet. Eine auf Nitrid basierende Schicht wird als eine Ätzmaske über der ersten Isolationsschicht aufgeformt. Ein zweite Isolationsschicht wird über der auf Nitrid basierenden Schicht gebildet. Die zweite Isolationsschicht weist einen auf Oxid basierenden Werkstoff mit einer Selektivität auf, welche unterschiedlich zu der der auf Nitrid basierenden Schicht ist.
  • Abschnitte der zweiten Isolationsschicht, der auf Nitrid basierenden Schicht und der ersten Isolationsschicht werden zur Ausbildung von Gräben geätzt. So werden die erste Isolationsstruktur 30, die Ätzstopschicht 31 und die zweite Isolationsstruktur 32 gebildet. Eine metallische Barriereschicht 33 wird über dem resultierenden Aufbau aufgeformt. Die metallische Barriereschicht 33 kann einen Stapelaufbau mit Ti/TiN, Ti/TiN/Ti, Ta/TaN, Ta/TaN/Ta, Ti/TiSiN oder Ti/TiSiN/Ti aufweisen.
  • Mit Bezugnahme auf 3B wird eine Aluminiumschicht 35 über der metallischen Barriereschicht 33 gebildet und füllt die Gräben. In einer Ausführung wird die Aluminiumschicht 35 unter Verwendung eines CVD-Verfahrens gebildet. Kupfer wird als gasförmiger Ausgangsstoff zugeführt, während die Aluminiumschicht 35 gebildet wird, derart, dass eine AlCu-Legierungsschicht 36 auf einer Trennfläche zwischen der metallischen Barriereschicht 33 und der Aluminiumschicht 35 gebildet wird. In einer Ausführung wird die AlCu-Legierungsschicht 36 ausgebildet, und dann wird eine Aluminiumschicht mit einer Stärke, die in einem Bereich von ungefähr 20 nm bis ungefähr 100 nm liegt, unter Anwendung des CVD-Verfahrens gebildet, um die Gräben zu füllen. Eine Bulk-Aluminiumschicht mit ungefähr 0,3% bis ungefähr 1% Kupfer wird bis zu einer Stärke, die in einem Bereich von ungefähr 100 nm bis ungefähr 500 nm liegt, unter Verwendung eines PVD-Verfahrens ausgebildet. In Übereinstimmung mit der zweiten Ausführung der vorliegenden Erfindung kann galvanische Korrosion, welche an der Trennfläche zwischen der Aluminiumschicht 35 und der metallischen Barriereschicht 33 auftreten kann, durch den auf der Trennfläche zwischen der Aluminiumschicht 35 und der metallischen Barriereschicht 33 gebildeten AlCu-Legierungsschicht 36 reduziert werden. Die AlCu-Legierungsschicht 36 kann galvanische Korrosion reduzieren, weil Al eine starke anodische Neigung (negatives Normpotential) zur Bereitstellung von Elektronen aufweist. Wenn sich Al mit Cu, das eine stärkere kathodische Neigung (positives Normpotential) als Al besitzt, verbindet, wird eine Elektromigrationseigenschaft verbessert, wodurch sich galvanische Korrosion verringert.
  • Mit Bezug auf 3C wird ein CMP-Prozess ausgeführt, um eine Vielzahl von metallischen Leitungen 37 zu bilden, welche in den Gräben elektrisch von einander isoliert sind. Die metallischen Leitungen 37 weisen jeweils eine strukturierte metallische Barriereschicht 33A, eine strukturierte Aluminiumschicht 35A und eine strukturierte AlCu-Legierungsschicht 36A auf. Der pH-Wert und die Zusammensetzung einer Polierschlämme wird während des CMP-Prozesses gesteuert, um Loch- bzw. Pittingkorrosion auf einer Oberfläche der Aluminiumschicht 35 und galvanische Korrosion an einer Trennfläche der metallischen Barriereschicht 33 zu verringern. Ein typischer CMP-Prozess weist zum Beispiel die Verfahrensschritte Oxidieren von Aluminium und dann Entfernen des oxidierten Aluminiums unter Verwendung einer Polierschlämme mit einem pH-Wert auf, welcher im Bereich von ungefähr 4 bis ungefähr 6 liegt. Insbesondere wird ein Oxidationsmittel von ungefähr 2 Gew.-% bis ungefähr 6 Gew.-% zum Oxidieren des Aluminiums hinzugefügt. Kolloidales Siliziumdioxid oder auf Aluminiumoxid (Al2O3) basierende Polierpartikel werden benutzt, um das oxidierte Aluminium zu entfernen. Somit kann gemäß der zweiten Ausführung der vorliegenden Erfindung beim Bilden einer Aluminiumleitung unter Verwendung eines Damaszener-Prozesses Korrosion der Aluminiumleitung während eines CMP-Prozesses reduziert werden.
  • Ein Reinigungsprozess wird ausgeführt, um Schlämmerückstände und Poliernebenprodukte zu entfernen, die beim CMP-Prozess erzeugt worden sind. Eine auf Lösungsmittel basierende Reinigungslösung oder eine auf DIW basierende Reinigungslösung wird verwendet, um Korrosion der strukturierten Aluminiumschicht 35A zu verringern. Ein Metallkorrosionsinhibitor kann hinzugefügt werden, um den pH-Wert der Reinigungslösung innerhalb eines Bereichs von ungefähr 8 bis ungefähr 10 beizubehalten, wenn die auf DIW basierende Reinigungslösung benutzt wird. Auf Amin basierendes Hydrazin oder HF kann ebenfalls beigefügt werden. Auf diese Weise kann gemäß der zweiten Ausführung der vorliegenden Erfindung beim Bilden einer Aluminiumleitung unter Verwendung eines Damaszener-Prozesses Korrosion der Aluminiumleitung während eines Reinigungsprozesses reduziert werden, nachdem ein CMP-Prozess durchgeführt worden ist. Prinzipien eines Effekts gegen galvanische Korrosion gemäß der zweiten Ausführung sind im Wesentlichen die gleichen wie diejenigen, welche oben mit Bezug auf die erste Ausführung der vorliegenden Erfindung beschrieben sind.
  • Gemäß der ersten und zweiten Ausführung der vorliegenden Erfindung weist eine metallische Leitung in einer Halbleitervorrichtung eine Schicht gegen galvanische Korrosion (zum Beispiel der AlCu-Legierungsschicht) auf, welcher auf einer Trennfläche zwischen einer metallischen Barriereschicht, der über einer Isolationsschicht mit Gräben gebildet ist, und einer metallischen Schicht zur Ausbildung der über der metallischen Barriereschicht zur Fül lung der Gräben geformten metallischen Leitung, gebildet ist. Die Schicht gegen galvanische Korrosion weist eine Legierungsschicht mit einem Werkstoff der metallischen Schicht auf. Die metallische Schicht weist Al mit einer starken anodischen Neigung (negatives Normpotential) auf. Die Legierungsschicht besitzt eine AlCu-Legierungsschicht mit einer Kombination von Kupfer mit einer starken kathodischen Neigung (postives Normpotential) und Al.
  • Während die vorliegende Erfindung in Bezug auf die spezifischen Ausführungen beschrieben worden ist, ist es dem Fachmann offensichtlich, dass verschiedene Änderungen und Modifikationen ausführbar sind, ohne den Sinn und Rahmen der Erfindung zu verlassen, wie in den folgenden Ansprüchen festgelegt ist.

Claims (25)

  1. Metallische Leitung in einer Halbleitervorrichtung, wobei die metallische Leitung Folgendes aufweist: eine Isolationsschicht mit darin eingeformten Gräben (23); eine metallischen Barriereschicht (24), welche über der Isolationsschicht und den Gräben (23) gebildet ist; eine metallische Schicht (27), welche über der metallischen Barriereschicht (24) gebildet ist, wobei die metallische Schicht (27) die Gräben (23) füllt; und eine Schicht gegen galvanische Korrosion (25A), welche auf einer Trennfläche zwischen der metallischen Schicht (27) und der metallischen Barriereschicht (24) gebildet ist.
  2. Metallische Leitung nach Anspruch 1, wobei die Schicht gegen galvanische Korrosion eine Legierungsschicht mit einem Werkstoff der metallischen Schicht aufweist.
  3. Metallische Leitung nach Anspruch 2, wobei der Werkstoff der metallischen Schicht Aluminium (Al) aufweist.
  4. Metallische Leitung nach Anspruch 2, wobei die Legierungsschicht eine AlCu-Legierungsschicht aufweist.
  5. Metallische Leitung nach Anspruch 1, wobei die metallische Barriereschicht einen Stapelaufbau aufweist, welcher aus einer Gruppe ausgewählt ist, die Folgendes aufweist: Titan (Ti)/Titannitrid (TiN), Ti/TiN/Ti, Tantal (Ta)/Tantalnitrid (TaN), Ta/TaN/Ta, Ti/Titansiliziumnitrid (TiSiN) und Ti/TiSiN/Ti.
  6. Verfahren zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung, wobei das Verfahren folgende Verfahrensschritte aufweist: Bereitstellen eines Substrats mit einer Isolationsschicht, welche eine Vielzahl von darin eingeformten Gräben aufweist; Bilden einer metallischen Barriereschicht über der Isolationsschicht und den Gräben; Bilden einer ersten metallischen Schicht über der metallischen Barriereschicht; Bilden einer zweiten metallischen Schicht über der ersten metallischen Schicht, wobei die zweite metallische Schicht die Gräben füllt; und Bilden einer Schicht gegen galvanische Korrosion auf einer Trennfläche zwischen der metallischen Barriereschicht und der zweiten metallischen Schicht unter Anwendung eines thermischen Prozesses.
  7. Verfahren nach Anspruch 6, wobei die Schicht gegen galvanische Korrosion eine Legierungsschicht mit kombinierten Werkstoffen der ersten und zweiten metallischen Schicht aufweist.
  8. Verfahren nach Anspruch 6, wobei die erste metallische Schicht ein erstes Metall aufweist und die zweite metallische Schicht ein zweites Metall aufweist, wobei das erste Metall und das zweite Metall entgegengesetzte Normalpotentiale aufweisen.
  9. Verfahren nach Anspruch 6, wobei die erste metallische Schicht Kupfer (Cu) aufweist und die zweite metallische Schicht Aluminium (Al) aufweist.
  10. Verfahren nach Anspruch 6, wobei die metallische Barriereschicht einen Stapelaufbau mit einem Werkstoff aufweist, der aus einer Gruppe ausgewählt ist, die folgendes aufweist: Titan (Ti)/Titannitrid (TiN), Ti/TiN/Ti, Tantal (Ta)/Tantalnitrid (TaN), Ta/TaN/Ta, Ti/Titansiliziumnitrid (TiSiN) und Ti/TiSiN/Ti.
  11. Verfahren nach Anspruch 6, welches weiterhin folgende Verfahrensschritte aufweist, nach Bilden der Schicht gegen galvanische Korrosion: Durchführen eines chemisch-mechanischen Polier-(CMP-)Prozesses auf der zweiten metallischen Schicht zur Isolierung benachbarter Abschnitte der zweiten metallischen Schicht; und Durchführen eines Reinigungsprozesses.
  12. Verfahren nach Anspruch 11, wobei ein Durchführen des CMP-Prozesses ein Oxidieren der zweiten metallischen Schicht und ein Entfernen von Abschnitten der oxidierten, über der Isolationsschicht gebildeten zweiten metallischen Schicht unter Verwendung einer Polierschlämme mit einem pH-Wert, der im Bereich von ungefähr 4 bis ungefähr 6 liegt, aufweist.
  13. Verfahren nach Anspruch 12, wobei der CMP-Prozess ein Hinzufügen eines Oxidationsmittels von ungefähr 2 Gew.-% bis ungefähr 6 Gew.-% zum Oxidieren der zweiten metallischen Schicht aufweist, wobei die Polierschlämme kolliodales Siliziumdioxid oder auf Aluminiumoxid basierende Polierpartikel aufweisen.
  14. Verfahren nach Anspruch 11, wobei ein Durchführen des Reinigungsprozesses ein Hinzufügen von Einem, welches aus einer Gruppe ausgewählt ist, die einen Metallkorrosionsinhibitor, ein auf Amin basierendes Hydrazin und Fluorwasserstoff (HF) aufweist, zu einer Reinigungslösung aus deionisiertem Wasser aufweist, derart, dass die Reinigungslösung eine basische Lösung ist.
  15. Verfahren nach Anspruch 14, wobei der Metallkorrosionsinhibitor Methylgallat aufweist.
  16. Verfahren zum Bilden einer metallischen Leitung in einer Halbleitervorrichtung, wobei das Verfahren folgende Verfahrensschritte aufweist: Bereitstellen eines Substrats mit einer Isolationsschicht, welcher eine Vielzahl von darin eingeformten Gräben aufweist; Bilden einer metallischen Barriereschicht über der Isolationsschicht und den Gräben; und Bilden einer metallischen Schicht mit einem ersten Metall über der metallischen Barriereschicht; wobei die metallische Schicht die Gräben füllt, wobei ein Gas, welches ein zweites Metall aufweist, zugeführt wird, wenn die metallische Schicht gebildet wird, um eine Schicht gegen galvanische Korrosion auf einer Trennfläche zwischen der metallischen Barriereschicht und der metallischen Schicht zu bilden.
  17. Verfahren nach Anspruch 16, wobei die Schicht gegen galvanische Korrosion eine Legierungsschicht mit einer Kombination des ersten und zweiten Metalls aufweist.
  18. Verfahren nach Anspruch 16, wobei das erste Metall und das zweite Metall entgegengesetzte Normpotentiale aufweisen.
  19. Verfahren nach Anspruch 16, wobei das erste Metall Aluminium (Al) aufweist und das zweite Metall Kupfer (Cu) aufweist.
  20. Verfahren nach Anspruch 16, wobei die metallische Barriereschicht einen Stapelaufbau mit einem Werkstoff aufweist, der aus einer Gruppe ausgewählt ist, die Folgendes aufweist: Titan (Ti)/Titannitrid (TiN), Ti/TiN/Ti, Tantal (Ta)/Tantalnitrid (TaN), Ta/TaN/Ta, Ti/Titansiliziumnitrid (TiSiN) und Ti/TiSiN/Ti.
  21. Verfahren nach Anspruch 16, welches weiterhin folgende Verfahrensschritte aufweist, nach Bilden der Schicht gegen galvanische Korrosion: Durchführen eines chemisch-mechanischen Polier-(CMP-)Prozesses auf der metallischen Schicht zur Isolierung benachbarter Abschnitte der metallischen Schicht; und Durchführen eines Reinigungsprozesses.
  22. Verfahren nach Anspruch 21, wobei ein Durchführen des CMP-Prozesses ein Oxidieren der metallischen Schicht und ein Entfernen von Abschnitten der oxidierten, über der Isolationsschicht gebildeten zweiten metallischen Schicht unter Verwendung einer Polierschlämme mit einem pH-Wert, der im Bereich von ungefähr 4 bis ungefähr 6 liegt, aufweist.
  23. Verfahren nach Anspruch 22, wobei der CMP-Prozess ein Hinzufügen eines Oxidationsmittels von ungefähr 2 Gew.-% bis ungefähr 6 Gew.-% zum Oxidieren der metallischen Schicht aufweist, wobei die Polierschlämme kolloidales Siliziumdioxid oder auf Aluminiumoxid basierende Polierpartikel aufweisen.
  24. Verfahren nach Anspruch 21, wobei ein Durchführen des Reinigungsprozesses ein Hinzufügen von Einem, welches aus einer Gruppe ausgewählt ist, die einen Metallkorrosionsinhibitor, ein auf Amin basierendes Hydrazin und Fluorwasserstoff (HF) aufweist, zu einer Reinigungslösung aus deionisiertem Wasser aufweist, derart, dass die Reinigungslösung eine basische Lösung ist.
  25. Verfahren nach Anspruch 24, wobei der Metallkorrosionsinhibitor Methylgallat aufweist.
DE102007030812A 2006-09-29 2007-07-03 Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben Expired - Fee Related DE102007030812B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0096346 2006-09-29
KR1020060096346A KR100792358B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 금속배선 및 그 형성방법

Publications (2)

Publication Number Publication Date
DE102007030812A1 DE102007030812A1 (de) 2008-04-10
DE102007030812B4 true DE102007030812B4 (de) 2009-08-20

Family

ID=39154791

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007030812A Expired - Fee Related DE102007030812B4 (de) 2006-09-29 2007-07-03 Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben

Country Status (6)

Country Link
US (2) US7648904B2 (de)
JP (1) JP2008091875A (de)
KR (1) KR100792358B1 (de)
CN (1) CN101154646B (de)
DE (1) DE102007030812B4 (de)
TW (1) TWI349977B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593723B (zh) * 2008-05-30 2010-09-22 中芯国际集成电路制造(北京)有限公司 通孔形成方法
CN101654774B (zh) * 2008-08-19 2011-09-07 中芯国际集成电路制造(上海)有限公司 抑制金属焊盘腐蚀的方法
JP5369544B2 (ja) * 2008-08-29 2013-12-18 富士通株式会社 半導体装置およびその製造方法
CN102443787A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种选择性生长镍的方法
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
CN111863712A (zh) * 2019-04-24 2020-10-30 台湾积体电路制造股份有限公司 半导体结构和形成半导体结构的方法
TW202340505A (zh) * 2021-12-07 2023-10-16 美商蘭姆研究公司 利用成核抑制的特徵部填充

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (de) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Lokalisierte Dotierung und/oder Legierung der Metallisierung zur Verbesserung der Leistung einer Verbindungsstruktur

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365112B2 (ja) * 1994-12-16 2003-01-08 ソニー株式会社 半導体装置の配線形成方法
US5693564A (en) * 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
JPH1041386A (ja) * 1996-07-24 1998-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
US6039891A (en) 1996-09-24 2000-03-21 Cabot Corporation Multi-oxidizer precursor for chemical mechanical polishing
KR100238438B1 (ko) * 1996-11-20 2000-01-15 정선종 Al과 alcu 박막의 건식식각시 부식방지를 위한 금속배선용 박막 의 형성방법
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US6334249B2 (en) * 1997-04-22 2002-01-01 Texas Instruments Incorporated Cavity-filling method for reducing surface topography and roughness
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
US6228764B1 (en) * 1997-11-12 2001-05-08 Lg Semicon Co., Ltd. Method of forming wiring in semiconductor device
US6911124B2 (en) * 1998-09-24 2005-06-28 Applied Materials, Inc. Method of depositing a TaN seed layer
JP2985858B2 (ja) 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
US6181012B1 (en) * 1998-04-27 2001-01-30 International Business Machines Corporation Copper interconnection structure incorporating a metal seed layer
JPH11340231A (ja) * 1998-05-21 1999-12-10 Toshiba Corp 半導体装置の製造方法
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
JP2000049288A (ja) * 1998-07-29 2000-02-18 Denso Corp 半導体装置の製造方法
TW520551B (en) * 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6433429B1 (en) 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
US6492308B1 (en) 1999-11-16 2002-12-10 Esc, Inc. Post chemical-mechanical planarization (CMP) cleaning composition
KR100350111B1 (ko) * 2000-02-22 2002-08-23 삼성전자 주식회사 반도체 장치의 배선 및 이의 제조 방법
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6468908B1 (en) * 2001-07-09 2002-10-22 Taiwan Semiconductor Manufacturing Company Al-Cu alloy sputtering method with post-metal quench
US6689658B2 (en) * 2002-01-28 2004-02-10 Silicon Based Technology Corp. Methods of fabricating a stack-gate flash memory array
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
JP2004273961A (ja) * 2003-03-12 2004-09-30 Ebara Corp 金属配線形成基板の洗浄処理装置
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
KR100619419B1 (ko) * 2003-12-08 2006-09-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100515380B1 (ko) * 2003-12-27 2005-09-14 동부아남반도체 주식회사 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
KR100640979B1 (ko) * 2005-06-22 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
KR100710192B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
JP2007180313A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置および半導体装置の製造方法
US7452822B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Via plug formation in dual damascene process

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1376685A2 (de) * 2002-06-28 2004-01-02 Texas Instruments Incorporated Lokalisierte Dotierung und/oder Legierung der Metallisierung zur Verbesserung der Leistung einer Verbindungsstruktur

Also Published As

Publication number Publication date
US20100117235A1 (en) 2010-05-13
CN101154646B (zh) 2012-03-21
KR100792358B1 (ko) 2008-01-09
JP2008091875A (ja) 2008-04-17
CN101154646A (zh) 2008-04-02
DE102007030812A1 (de) 2008-04-10
TW200816378A (en) 2008-04-01
US8120113B2 (en) 2012-02-21
US20080079156A1 (en) 2008-04-03
TWI349977B (en) 2011-10-01
US7648904B2 (en) 2010-01-19

Similar Documents

Publication Publication Date Title
DE102008016427B4 (de) Drahtbonden auf reaktiven Metalloberflächen einer Metallisierung eines Halbleiterbauelements durch Vorsehen einer Schutzschicht
DE102007030812B4 (de) Metallische Leitung in Halbleitervorrichtung und Verfahren zum Bilden derselben
DE60311569T2 (de) Tantalbarriere-Entfernungslösung
DE69828925T2 (de) Schleifzusammensetzung enthaltend einen Inhibitor für das Ätzen von Wolfram
DE69935100T2 (de) Verfahren zur Ätzung einer Metallisierung mittels einer harten Maske
DE102012216153B4 (de) Halbleiterbauelemente mit Kupferverbindungen und Verfahren zu deren Herstellung
DE102008021568B3 (de) Verfahren zum Reduzieren der Erosion einer Metalldeckschicht während einer Kontaktlochstrukturierung in Halbleiterbauelementen und Halbleiterbauelement mit einem schützenden Material zum Reduzieren der Erosion der Metalldeckschicht
DE69928537T2 (de) Suspension zum chemisch-mechanischen polieren von kupfer/tantalsubstraten
DE102005004110A1 (de) Korrosionshemmende Reinigungszusammensetzungen für Metallschichten und Muster an Halbleitersubstraten
DE102008016431B4 (de) Metalldeckschicht mit erhöhtem Elektrodenpotential für kupferbasierte Metallgebiete in Halbleiterbauelementen sowie Verfahren zu ihrer Herstellung
DE102005057075B4 (de) Halbleiterbauelement mit einer Kupferlegierung als Barrierenschicht in einer Kupfermetallisierungsschicht und Verfahren zu dessen Herstellung
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE112009000670T5 (de) Metallgatterstruktur und Verfahren zum Herstellen derselben
DE102008016425A1 (de) Verfahren zur Strukturierung einer Metallisierungsschicht durch Verringerung der durch Lackentfernung hervorgerufenen Schäden des dielektrischen Materials
DE102006053927A1 (de) Halbleiter-Bauteil und ein Verfahren zu seiner Herstellung
DE102013101935A1 (de) Schutzschichten für leitfähige Pads und Verfahren zu deren Ausbildung
DE102014118991A1 (de) Verbindungsstruktur für Halbleitervorrichtungen
DE102009010844B4 (de) Bereitstellen eines verbesserten Elektromigrationsverhaltens und Verringern der Beeinträchtigung empfindlicher dielektrischer Materialien mit kleinem ε in Metallisierungssystemen von Halbleiterbauelementen
DE102010063294B4 (de) Verfahren zur Herstellung von Metallisierungssystemen von Halbleiterbauelementen, die eine Kupfer/Silizium-Verbindung als ein Barrierenmaterial aufweisen
DE102012206024A1 (de) Verfahren zum Bilden oxideingekapselter leitfähiger Merkmale
DE102010040071B4 (de) Verfahren zur Wiederherstellung von Oberflächeneigenschaften empfindlicher Dielektrika mit kleinem ε in Mikrostrukturbauelementen unter Anwendung einer in-situ-Oberflächenmodifizierung
DE102018200665B4 (de) Verfahren zum Reinigen einer Halbleitervorrichtung
DE602005001748T2 (de) Aufschlämmungszusammensetzungen zum chemisch-mechanischen Polieren von Metallen, die die mechanischen Entfernung von Metalloxiden fördern und weniger Neigung zu Mikroverkratzungen aufweisen
US8329584B2 (en) Method of manufacturing semiconductor device
DE10338292A1 (de) Verfahren zum Ätzen einer Metallschicht unter Verwendung einer Maske, Metallisierungsverfahren für eine Halbleitervorrichtung, Verfahren zum Ätzen einer Metallschicht und ein Ätzgas

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee