CN101154646B - 半导体器件内的金属线及其形成方法 - Google Patents

半导体器件内的金属线及其形成方法 Download PDF

Info

Publication number
CN101154646B
CN101154646B CN2007101460182A CN200710146018A CN101154646B CN 101154646 B CN101154646 B CN 101154646B CN 2007101460182 A CN2007101460182 A CN 2007101460182A CN 200710146018 A CN200710146018 A CN 200710146018A CN 101154646 B CN101154646 B CN 101154646B
Authority
CN
China
Prior art keywords
metal
layer
metal level
barrier
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101460182A
Other languages
English (en)
Other versions
CN101154646A (zh
Inventor
崔容寿
金奎显
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101154646A publication Critical patent/CN101154646A/zh
Application granted granted Critical
Publication of CN101154646B publication Critical patent/CN101154646B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种在半导体器件中的金属线包括：绝缘层，其具有形成于其中的沟槽；在所述绝缘层和所述沟槽上的形成的阻挡金属层；在所述阻挡金属层上形成的金属层，其中所述金属层填充所述沟槽；以及在所述金属层和所述阻挡金属层之间的界面上形成的抗电蚀层。

Description

半导体器件内的金属线及其形成方法
相关申请的交叉引用
本申请要求于2006年9月29日在韩国知识产权局提交的韩国专利申请10-2006-0096346的优先权，其全部内容通过引用并入本文。
技术领域
本发明涉及一种制造半导体器件的方法，更具体而言，涉及一种利用嵌入式工艺在快闪存储器件中形成金属位线的方法。
背景技术
在制造小于60nm的快闪存储器件时，如果使用钨(W)作为位线，则可能难以获得适合快闪存储器件的操作特性的条电阻(barresistance)。已推荐使用铝(Al)或(Cu)替代钨来形成金属线的方法以解决此问题。通常，利用铝形成金属线的方法包括沉积铝并接着实施反应性离子蚀刻(RIE)工艺。然而，获得均匀蚀刻的表面可能是困难的。此外，当利用RIE工艺形成金属线时，在底部界面上可能会发生铝损耗。因此，当金属线的临界尺寸(CD)较小时，可能难以配备(embody)铝线。利用嵌入式工艺形成包括铜的金属线。嵌入式工艺通常具有优于RIE工艺的电子迁移特性。
嵌入式工艺通常用以形成包括铜或铝的金属线。在绝缘层的界面上提供阻挡金属层用以减少铜或铝扩散到绝缘层中。与包括铝的金属线(下文中称为铝线)相比，在实施化学机械抛光(CMP)工艺以隔离线时，利用嵌入式工艺形成包括铜的金属线(下文中称为铜线)可提供较好的电子迁移特性和较好的稳定性。然而，在形成铜线时，由于铜的扩散特性而通常需要用于形成铜线的独立的工作空间及设备。需要注意，铜在用作绝缘层的硅或基于氧化物的材料中具有快的扩散速度。
相比之下，因为铝线可形成比铜线更致密的层，所以利用嵌入式工艺形成的铝线可提供优点。同样，铝可能不会扩散到硅或绝缘层中。然而，铝线与铜线相比而言较不稳定并因此具有变小的电子迁移特性。因此，铝线可能易腐蚀。尤其是，在与包括非铝金属的阻挡金属层的接触区域处可能出现向阻挡金属层供应电子的电蚀。此特性可能增加金属线的条电阻并对器件的可靠性有不利地影响。
在实施用于电隔离相邻铝线的CMP工艺之后，实施清洗过程以移除在CMP工艺期间产生的抛光副产物和浆料残余物。清洗过程通常使用基于氨(NH3)或基于氟化氢(HF)的清洗溶液。因此，清洗溶液化学性地损害铝线并出现电蚀。所以，期望在清洗过程期间有用以减少电蚀的改进的清洗溶液。图1说明在实施CMP工艺之后在清洗过程期间在铝线与阻挡金属层之间产生的电蚀(称为“C”)的显微图。
发明内容
本发明的实施方案提供在半导体器件中的金属线及形成金属线的方法。具有本发明的金属线的半导体器件可减少利用嵌入式工艺时用于形成金属线的金属层和阻挡金属层之间的接触区域处的电蚀。
根据本发明的一个方面，在半导体器件中提供金属线。金属层包括：其中形成有沟槽的绝缘层；在所述绝缘层和所述沟槽上形成的阻挡金属层；在所述阻挡金属层上形成的金属层，其中所述金属层填充所述沟槽；以及在所述金属层和所述阻挡金属层之间的界面上形成的抗电蚀层。
根据本发明的另一方面，提供一种用于在半导体器件中形成金属线的方法。该方法包括：提供包括绝缘层的衬底，该绝缘层具有形成于其中的多个沟槽；在绝缘层和沟槽上形成阻挡金属层；在阻挡金属层上形成第一金属层；在第一金属层上形成第二金属层，其中第二金属层填充沟槽；以及利用热过程在阻挡金属层和第二金属层之间的界面上形成抗电蚀层。
根据本发明的又一方面，提供一种用于在半导体器件中形成金属线的方法。该方法包括：提供包括绝缘层的衬底，该绝缘层具有形成于其中的多个沟槽；在绝缘层和沟槽上形成阻挡金属层；以及在阻挡金属层上形成包括第一金属的金属层，该金属层填充沟槽，其中在形成金属层时提供包括第二金属的气体以在阻挡金属层和金属层之间的界面上形成抗电蚀层。
附图说明
图1说明当利用嵌入式工艺形成铝线时在传统的清洗过程期间在铝线和阻挡金属层之间产生的电蚀的显微图。
图2A～2D说明根据本发明的第一实施方案的用于在半导体器件中形成金属线的方法的横截面图。
图3A～3C说明根据本发明的第二实施方案的用于在半导体器件中形成金属线的方法的横截面图。
具体实施方案
本发明的实施方案是涉及在半导体器件中的金属线和形成金属线的方法。根据本发明的实施方案，当使用嵌入式工艺形成金属线时，在阻挡金属层和金属层之间的界面上形成抗电蚀层。抗电蚀层包括含有金属层材料的合金层。因此，可减少在阻挡金属层和金属层之间的界面处的电蚀。
在金属层的平坦化过程期间使用pH值为约4～约6的的弱酸性抛光浆料。因此，可减少阻挡金属层和金属层之间的电蚀。通过将金属腐蚀抑制剂添加到去离子水清洗溶液中，使得清洗溶液的pH值可在约8～约10的范围内变动，可进一步减少电蚀。换句话说，在平坦化过程之后实施的清洗过程期间，维持清洗溶液为碱性溶液。
参考附图，所示层和区域的厚度经放大以有助于解释。当第一层被称为“在第二层上”或“在衬底上”时，其可意味着在第二层或衬底上直接形成第一层，或其也可意味着第三层可存在于第一层和衬底之间。此外，在本发明的各实施方案中相同或类似的附图标记表示不同附图中的相同或类似的元件。
图2A～2D说明根据本发明的第一实施方案的用于在半导体器件中形成金属线的方法的横截面图。
参考图2A，在包括多个导电层(未图示)的衬底(未图示)上形成第一绝缘图案20、蚀刻终止层21和第二绝缘图案22。具体而言，在衬底上形成第一绝缘层。第一绝缘层包括基于氧化物的材料。在第一绝缘层上形成基于氮化物的层。基于氮化物的层作为蚀刻掩模，使得第一绝缘层可被选择性蚀刻。在基于氮化物的层上形成第二绝缘层。第二绝缘层包括基于氧化物的材料，该基于氧化物的材料具有不同于基于氮化物的层的选择性。例如，第二绝缘层可包含TSiO2、原硅酸四乙酯(TEOS)、高密度等离子体(HDP)或未经掺杂的硅酸盐玻璃(USG)。第二绝缘层可包括通过使用旋涂方法或化学气相沉积(CVD)方法形成的低k介电层。第二绝缘层可形成约100～约2,500
Figure 2007101460182_1
的厚度。
蚀刻部分第二绝缘层、基于氮化物的层和第一绝缘层以形成沟槽23。因此，形成第二绝缘图案22、蚀刻终止层21和第一绝缘图案20。利用两个蚀刻过程形成沟槽23。第一蚀刻过程在基于氮化物的层上停止蚀刻。通过第二蚀刻过程来蚀刻第一绝缘层。沟槽23可形成约1,500～约3,000
Figure 2007101460182_3
的深度。
参考图2B，在所得结构上形成阻挡金属层24。阻挡金属层24可包括堆叠结构，该堆叠结构包含钛(Ti)/氮化钛(TiN)、Ti/TiN/Ti、钽(Ta)/氮化钽(TaN)、Ta/TaN/Ta、Ti/氮化钛硅(TiSiN)或Ti/TiSiN/Ti。具体而言，可利用CVD方法或物理气相沉积(PVD)方法形成阻挡金属层24。考虑到阻挡金属层24的阶梯覆盖特性，阻挡金属层24在水平方向上可形成约80
Figure 2007101460182_4
或更小的厚度。可在阻挡金属层24的表面轮廓上形成具有相对较小的厚度的铜层25。可使用PVD方法将铜层25形成约50
Figure 2007101460182_5
或更小的厚度。
参考图2C，在铜层25上形成的铝层27具有相对大的厚度(图2B)，使得铝层27填充沟槽23(图2B)。可利用CVD方法形成铝层27。
实施热过程28以在铝层27和阻挡金属层24之间形成铝铜(AlCu)合金层25A。铜层25通过在热过程28期间产生的热而和铝层27反应，形成AlCu合金层25A。因此，根据本发明的第一实施方案，由于在铝层27和阻挡金属层24之间的界面上形成的AlCu合金层25A，因此可减少在铝层27和阻挡金属层24之间的界面处的电蚀。
因为Al具有强提供电子的阳极倾向，因此AlCu合金层25A可减少电蚀。当Al和具有比Al更强的阴极倾向的Cu组合时，电子迁移特性改进，从而减少电蚀。
参考图2D，实施CMP工艺以在沟槽23(图2B)中形成彼此电隔离的多个金属线29。金属线29各自包含图案化的阻挡金属层24A、图案化的AlCu合金层25B和图案化的铝层27A。重要的是，在CMP工艺期间控制浆料的pH值和组成，以便减少铝层27的表面上的点蚀以及阻挡金属层24的界面上的电蚀是重要的。例如，CMP工艺包括使铝氧化并接着使用pH值约4～约6的浆料来移除氧化的铝。具体而言，添加约2wt％至大～约6wt％的氧化剂以使铝氧化。利用基于胶态二氧化硅或氧化铝(Al2O3)的抛光颗粒来移除已氧化的铝。例如，在CMP工艺中使用的氧化剂可包括过氧化氢(H2O2)、Fe(NO3)3或原高碘酸(H5IO6)。因此，根据本发明的第一实施方案，当使用嵌入式工艺形成铝线时，在CMP工艺期间可防止铝线的腐蚀。
实施清洗过程以移除在CMP工艺期间产生的浆料残余物和抛光副产物。在清洗过程期间使用去离子水(DIW)清洗溶液作为碱性清洗溶液以减少已图案化的铝层27A的腐蚀。例如，在清洗过程期间使用的DIW清洗溶液的温度可维持在约30℃～约80℃。维持上述温度以使清洗反应特性的增强效应最大化。可将金属腐蚀抑制剂加入到DIW清洗溶液以维持DIW清洗溶液的约8～约10的pH值(也就是，维持DIW清洗溶液作为碱性溶液)。DIW清洗溶液的浓度可以为约50wt％～约80wt％。
当使用没食子酸甲酯作为金属腐蚀抑制剂时，没食子酸甲酯通过没食子酸甲酯的OH基团和在图案化的铝层27A上形成的基于氧化物的层的化学结合而吸附在图案化的铝层27A的表面上。因此，形成铝和不溶性螯合物的化合物。由于此化合物，可避免氯(Cl-)离子的吸附和被DIW的溶解，并可保护在图案化的铝层27A上形成的基于氧化物的层。通过最初使用包括DIW的清洗溶液，可使实施利用DIW的清洗过程的时间周期最小化。当添加没食子酸甲酯时，没食子酸甲酯的浓度可以为约0.01wt％～约10wt％。
在清洗过程期间可使用用于移除聚合物的有机型杂质或基于胺的肼来替代金属腐蚀抑制剂。肼使聚合物的主链断开以改进基于氧化物的聚合物或基于金属的聚合物的移除效率。肼的浓度可为约10wt％～约50wt％。可添加少量氟化氢(HF)替代金属腐蚀抑制剂以有效地移除在抛光工艺期间产生的浆料残余物和抛光副产物。添加预定量的HF，使得图案化的铝层27A不会受到损伤。例如，HF的量可为几个ppm至几百个ppm。
根据本发明的第一实施方案，当利用嵌入式工艺形成铝线时，在CMP工艺之后实施的清洗过程期间铝线不会受到腐蚀。在下文中利用关于铝的电蚀的方程式来描述典型电蚀的原理。
通常，当铝层的表面暴露在空气中时，在表面上形成无定形氧化物层以保护表面。然而，当诸如(SO4)2-离子或Cl-离子的阴离子存在于铝层或周边层上时，阴离子和无定形氧化物层反应，导致形成水溶性盐。当Cl-离子存在于铝层上时，Cl-离子可移动至无定形氧化层。因此，难以防止Al3+离子移动至铝层的表面。因此，可能会出现铝点蚀。因此，铝层的腐蚀的第一步骤可为Cl-离子穿透无定形氧化物层。因此，可移除形成于铝层表面上的水溶性盐，从而暴露铝层表面。如下方程式1中所示的阳极材料溶解铝层表面。换句话说，Al3+溶解铝层表面，引起点蚀。方程式1为关于铝层的阳极方程式。
Al→Al3++3e-    [方程式1]
Al3++H2O→Al(OH)2++H+
Al(OH)2++H2O→Al(OH)2 ++H+
Al(OH)2 ++H2O→Al(OH)3+H+
Al(OH)3+H2O→Al(OH)4 -+H+
XAl3++yH2O→Alx(OH)y 3x-y+yH+
与之相比，如下方程式2中所示，在铝层中包含的铜、或配置阻挡金属层的Ti或TiN的表面处可能会发生阴极反应。因此，可能会在水中产生氧的分解或氢氧化物的电离。方程式2为关于阻挡金属层的阴极方程式。
2H2O+2e-→2OH-+H2    [方程式2l
O2+H2O+2e-→4OH-
Al3+离子的化学反应在含水溶剂中不容易出现。可通过Al3+离子和水反应以形成水解物质的相互反应而控制化学反应。Al的溶解性和所产生的氢氧(oxyhydrogen)的溶解性取决于溶液的pH值。因此，溶液中的Al的浓度随着溶液的pH值自酸性改变至碱性而快速改变，从而形成显著稳定的物质，其中在酸性条件下Al3+离子可能不会改变并且在碱性条件下Al(OH)4离子可能不会改变。
图3A～3C说明根据本发明的第二实施方案的用于在半导体器件中形成金属线的方法的横截面图。本发明的第二实施方案描述不同于第一实施方案的用于形成AlCu合金层的方法。在第一实施方案中，在形成铝层之前形成铜层，且在形成铝层之后实施热过程以形成AlCu合金层。在第二实施方案中，在形成铝层的同时供应铜源气体，而不是形成独立的铜层。在下文中，参考图3A～3C简要描述根据第二实施方案的用于形成半导体器件的方法。因为本发明的第二实施方案使用大体上和在第一实施方案中描述的条件相同的条件(形成AlCu合金层的方法除外)，所以可省略某些详细描述。
参考图3A，在包括多个导电层(未图示)的衬底(未图示)上形成第一绝缘图案30、蚀刻终止层31和第二绝缘图案32。具体而言，在衬底上形成第一绝缘层。在第一绝缘层上形成作为蚀刻掩模的基于氮化物的层。在基于氮化物的层上形成第二绝缘层。第二绝缘层包括基于氧化物的材料，所述基于氧化物的材料具有不同于基于氮化物的层的选择性。
蚀刻部分第二绝缘层、基于氮化物的层和第一绝缘层以形成沟槽。因此，形成第一绝缘图案30、蚀刻终止层31和第二绝缘图案32。在所得结构上形成阻挡金属层33。阻挡金属层33可包括堆叠结构，该堆叠结构包含Ti/TiN、Ti/TiN/Ti、Ta/TaN、Ta/TaN/Ta、Ti/TiSiN或Ti/TiSiN/Ti。
参考图3B，在阻挡金属层33上形成铝层35并填充沟槽。在第一实施方案中，利用CVD方法形成铝层35。在形成铝层35的同时供应铜源气体，使得在阻挡金属层33和铝层35之间的界面上形成AlCu合金层36。在一个实施方案中，形成AlCu合金层36并接着利用CVD方法形成具有约200
Figure 2007101460182_6
～约1,000的厚度的铝层以填充沟槽。利用PVD方法形成包括约0.3％～约1％的铜的主体(bulk)铝层，厚度为约1,000
Figure 2007101460182_8
～约5,000
Figure 2007101460182_9
。根据本发明的第二实施方案，可通过在铝层35和阻挡金属层33之间的界面上形成的AlCu合金层36来减少在铝层35和阻挡金属层33之间的界面处可能出现的电蚀。因为Al具有强的提供电子的阳极倾向，所以AlCu合金层36可减少电蚀。当Al和具有比Al更强的阴极倾向的Cu组合时，电子迁移特性改进，从而减少电蚀。
参考图3C，实施CMP工艺以在沟槽中形成彼此电隔离的多个金属线37。金属线37各自包含图案化的阻挡金属层33A、图案化的铝层35A和图案化的AlCu合金层36A。在CMP工艺期间控制浆料的pH值和组成以减少铝层35的表面上的点蚀以及阻挡金属层33的界面上的电蚀。典型CMP工艺包括使铝氧化并接着利用pH值为约4～约6的浆料来移除氧化的铝。具体而言，添加约2wt％～约6wt％的氧化剂以使铝氧化。利用基于胶态二氧化硅或氧化铝(Al2O3)的抛光颗粒来移除氧化的铝。因此，根据本发明的第二实施方案，当使用嵌入式工艺形成铝线时，在CMP工艺期间可减少铝线的腐蚀。
实施清洗过程以移除在CMP工艺期间产生的浆料残余物和抛光副产物。使用基于溶剂的清洗溶液或基于DIW的清洗溶液来防止图案化的铝层35A的腐蚀。当使用基于DIW的清洗溶液时，可添加金属腐蚀抑制剂以将清洗溶液的pH值维持在约8～约10的范围内。也可添加基于胺的肼或HF。因此，根据本发明的第二实施方案，当使用嵌入式工艺形成铝线时，在实施CMP工艺之后的清洗过程期间可减少铝线的腐蚀。根据第二实施方案的抗电蚀效应的原理大体上和以上关于本发明的第一实施方案所描述的原理相同。
根据本发明的第一和第二实施方案，半导体器件中的金属线包括在阻挡金属层和金属层之间的界面上形成的抗电蚀层(例如，AlCu合金层)，所述阻挡金属层在具有沟槽的绝缘层上形成，所述金属在阻挡金属层上形成以填充沟槽。抗电蚀层包括含有金属层材料的合金层。金属层包括具有强阳极倾向的Al。合金层包括AlCu合金层，其包含具有强阴极倾向的Cu和Al的组合。
尽管参照具体实施方案描述了本发明，但是本领域技术人员应该理解，在不背离所附权利要求中所公开的本发明的范围和精神的情况下，可进行各种变化和修改。

Claims (18)

1.一种半导体器件中的金属线，所述金属线包括：
绝缘层，所述绝缘层具有形成在其中的沟槽；
阻挡金属层，所述阻挡金属层形成在所述绝缘层和所述沟槽上；
金属层，所述金属层形成在所述阻挡金属层上，其中所述金属层填充所述沟槽；和
抗电蚀层，所述抗电蚀层形成在所述金属层和所述阻挡金属层之间的界面上，
其中所述金属层包含铝(Al)，
其中所述抗电蚀层包括含有AlCu合金层的金属层的合金层。
2.根据权利要求1所述的金属线，其中所述阻挡金属层包括堆叠结构，所述堆叠结构选自钛(Ti)/氮化钛(TiN)、Ti/TiN/Ti、钽(Ta)/氮化钽(TaN)、Ta/TaN/Ta、Ti/氮化钛硅(TiSiN)和Ti/TiSiN/Ti。
3.一种用于在半导体器件中形成金属线的方法，所述方法包括：
提供包括绝缘层的衬底，所述绝缘层具有形成于其中的多个沟槽；
在所述绝缘层和所述沟槽上形成阻挡金属层；
在所述阻挡金属层上形成第一金属层；
在所述第一金属层上形成第二金属层，其中所述第二金属层填充所述沟槽；和
在所述第二金属层形成之后，利用热工艺在所述阻挡金属层和所述第二金属层之间的界面上形成抗电蚀层，
其中所述第二金属层包含铝(Al)，
其中所述第一金属层包含铜(Cu)。
4.根据权利要求3所述的方法，其中所述抗电蚀层包括含有所述第一和第二金属层的材料组合的合金层。
5.根据权利要求3所述的方法，其中所述阻挡金属层包含堆叠结构，所述堆叠结构包含选自钛(Ti)/氮化钛(TiN)、Ti/TiN/Ti、钽(Ta)/氮化钽(TaN)、Ta/TaN/Ta、Ti/氮化钛硅(TiSiN)及Ti/TiSiN/Ti的材料。
6.根据权利要求3所述的方法，其中形成所述抗电蚀层后还包括：
对所述第二金属层实施化学机械抛光(CMP)工艺以隔离所述第二金属层的相邻部分；以及
实施清洗过程。
7.根据权利要求6所述的方法，其中实施所述CMP工艺包括氧化所述第二金属层并利用抛光浆料移除在所述绝缘层上形成的部分所述氧化的第二金属层，所述抛光浆料具有4～6的pH值。
8.根据权利要求7所述的方法，其中所述CMP工艺包括添加2wt％～6wt％的氧化剂以使所述第二金属层氧化，所述抛光浆料含有基于胶态二氧化硅或氧化铝的抛光颗粒。
9.根据权利要求6所述的方法，其中实施所述清洗过程包括将选自金属腐蚀抑制剂、基于胺的肼和少量氟化氢(HF)中的一种添加到去离子水清洗溶液中，使得所述清洗溶液为碱性溶液。
10.根据权利要求9所述的方法，其中所述金属腐蚀抑制剂包含没食子酸甲酯。
11.一种用于在半导体器件中形成金属线的方法，所述方法包括：
提供包括绝缘层的衬底，所述绝缘层具有形成于其中的多个沟槽；
在所述绝缘层和所述沟槽上形成阻挡金属层；以及
在所述阻挡金属层上形成包括第一金属的金属层，所述金属层填充所述沟槽；
其中在形成所述金属层时供应包含第二金属的气体，以在所述阻挡金属层和所述金属层之间的界面上形成抗电蚀层，
其中所述金属层包含铝(Al)，
其中所述第二金属包含铜(Cu)。
12.根据权利要求11所述的方法，其中所述抗电蚀层包括含有所述第一和第二金属的组合的合金层。
13.根据权利要求11所述的方法，其中所述阻挡金属层包含堆叠结构，所述堆叠结构包含选自钛(Ti)/氮化钛(TiN)、Ti/TiN/Ti、钽(Ta)/氮化钽(TaN)、Ta/TaN/Ta、Ti/氮化钛硅(TiSiN)及Ti/TiSiN/Ti的材料。
14.根据权利要求11所述的方法，还包括在形成所述金属层之后：
对所述金属层实施化学机械抛光(CMP)工艺以隔离所述金属层的相邻部分；以及
实施清洗过程。
15.根据权利要求14所述的方法，其中实施所述CMP工艺包括氧化所述金属层并利用抛光浆料移除在所述绝缘层上形成的部分所述氧化的金属层，所述抛光浆料具有4～6的pH值。
16.根据权利要求15所述的方法，其中所述CMP工艺包括添加2wt％～6wt％的氧化剂以氧化所述金属层，所述抛光浆料包含基于胶态二氧化硅或氧化铝的抛光颗粒。
17.根据权利要求14所述的方法，其中实施所述清洗过程包含将选自金属腐蚀抑制剂、基于胺的肼和少量氟化氢(HF)中的一种添加到去离子水清洗溶液中，使得所述清洗溶液为碱性溶液。
18.根据权利要求17所述的方法，其中所述金属腐蚀抑制剂包含没食子酸甲酯。
CN2007101460182A 2006-09-29 2007-09-05 半导体器件内的金属线及其形成方法 Expired - Fee Related CN101154646B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020060096346A KR100792358B1 (ko) 2006-09-29 2006-09-29 반도체 소자의 금속배선 및 그 형성방법
KR10-2006-0096346 2006-09-29
KR1020060096346 2006-09-29

Publications (2)

Publication Number Publication Date
CN101154646A CN101154646A (zh) 2008-04-02
CN101154646B true CN101154646B (zh) 2012-03-21

Family

ID=39154791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101460182A Expired - Fee Related CN101154646B (zh) 2006-09-29 2007-09-05 半导体器件内的金属线及其形成方法

Country Status (6)

Country Link
US (2) US7648904B2 (zh)
JP (1) JP2008091875A (zh)
KR (1) KR100792358B1 (zh)
CN (1) CN101154646B (zh)
DE (1) DE102007030812B4 (zh)
TW (1) TWI349977B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101593723B (zh) * 2008-05-30 2010-09-22 中芯国际集成电路制造(北京)有限公司 通孔形成方法
CN101654774B (zh) * 2008-08-19 2011-09-07 中芯国际集成电路制造(上海)有限公司 抑制金属焊盘腐蚀的方法
JP5369544B2 (ja) * 2008-08-29 2013-12-18 富士通株式会社 半導体装置およびその製造方法
CN102443787A (zh) * 2011-10-12 2012-05-09 上海华力微电子有限公司 一种选择性生长镍的方法
TW201403782A (zh) * 2012-07-04 2014-01-16 Ind Tech Res Inst 基底穿孔的製造方法、矽穿孔結構及其電容控制方法
CN111863712B (zh) * 2019-04-24 2024-07-16 台湾积体电路制造股份有限公司 半导体结构和形成半导体结构的方法
TW202340505A (zh) * 2021-12-07 2023-10-16 美商蘭姆研究公司 利用成核抑制的特徵部填充

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1233856A (zh) * 1998-04-27 1999-11-03 国际商业机器公司 引入了金属籽晶层的铜互连结构
CN1238812A (zh) * 1996-09-24 1999-12-15 卡伯特公司 用于化学机械抛光的多氧化剂浆料
CN1433567A (zh) * 2000-06-06 2003-07-30 Esc公司 后化学－机械平面化(cmp)清洗组合物

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3365112B2 (ja) * 1994-12-16 2003-01-08 ソニー株式会社 半導体装置の配線形成方法
US5693564A (en) * 1994-12-22 1997-12-02 Intel Corporation Conductor fill reflow with intermetallic compound wetting layer for semiconductor fabrication
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
JPH1041386A (ja) * 1996-07-24 1998-02-13 Mitsubishi Electric Corp 半導体装置の製造方法
KR100238438B1 (ko) * 1996-11-20 2000-01-15 정선종 Al과 alcu 박막의 건식식각시 부식방지를 위한 금속배선용 박막 의 형성방법
US6537905B1 (en) * 1996-12-30 2003-03-25 Applied Materials, Inc. Fully planarized dual damascene metallization using copper line interconnect and selective CVD aluminum plug
US6143645A (en) * 1997-02-03 2000-11-07 Texas Instruments Incorporated Reduced temperature contact/via filling
US6077782A (en) * 1997-02-28 2000-06-20 Texas Instruments Incorporated Method to improve the texture of aluminum metallization
US6334249B2 (en) * 1997-04-22 2002-01-01 Texas Instruments Incorporated Cavity-filling method for reducing surface topography and roughness
US6025277A (en) * 1997-05-07 2000-02-15 United Microelectronics Corp. Method and structure for preventing bonding pad peel back
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
US5904565A (en) * 1997-07-17 1999-05-18 Sharp Microelectronics Technology, Inc. Low resistance contact between integrated circuit metal levels and method for same
US5990011A (en) * 1997-09-18 1999-11-23 Micron Technology, Inc. Titanium aluminum alloy wetting layer for improved aluminum filling of damescene trenches
US6228764B1 (en) 1997-11-12 2001-05-08 Lg Semicon Co., Ltd. Method of forming wiring in semiconductor device
US6911124B2 (en) * 1998-09-24 2005-06-28 Applied Materials, Inc. Method of depositing a TaN seed layer
JP2985858B2 (ja) 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
US5981382A (en) * 1998-03-13 1999-11-09 Texas Instruments Incorporated PVD deposition process for CVD aluminum liner processing
JPH11340231A (ja) * 1998-05-21 1999-12-10 Toshiba Corp 半導体装置の製造方法
US6146468A (en) * 1998-06-29 2000-11-14 Speedfam-Ipec Corporation Semiconductor wafer treatment
JP2000049288A (ja) * 1998-07-29 2000-02-18 Denso Corp 半導体装置の製造方法
TW520551B (en) * 1998-09-24 2003-02-11 Applied Materials Inc Method for fabricating ultra-low resistivity tantalum films
JP3892621B2 (ja) * 1999-04-19 2007-03-14 株式会社神戸製鋼所 配線膜の形成方法
US6433429B1 (en) 1999-09-01 2002-08-13 International Business Machines Corporation Copper conductive line with redundant liner and method of making
KR100350111B1 (ko) * 2000-02-22 2002-08-23 삼성전자 주식회사 반도체 장치의 배선 및 이의 제조 방법
US6432811B1 (en) * 2000-12-20 2002-08-13 Intel Corporation Method of forming structural reinforcement of highly porous low k dielectric films by Cu diffusion barrier structures
US6468908B1 (en) * 2001-07-09 2002-10-22 Taiwan Semiconductor Manufacturing Company Al-Cu alloy sputtering method with post-metal quench
US6689658B2 (en) * 2002-01-28 2004-02-10 Silicon Based Technology Corp. Methods of fabricating a stack-gate flash memory array
US7074709B2 (en) 2002-06-28 2006-07-11 Texas Instruments Incorporated Localized doping and/or alloying of metallization for increased interconnect performance
JP2004207281A (ja) * 2002-12-20 2004-07-22 Fujitsu Ltd 多層配線構造およびその形成方法、半導体装置
JP2004273961A (ja) * 2003-03-12 2004-09-30 Ebara Corp 金属配線形成基板の洗浄処理装置
US6958291B2 (en) * 2003-09-04 2005-10-25 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect with composite barrier layers and method for fabricating the same
KR100619419B1 (ko) * 2003-12-08 2006-09-08 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
KR100515380B1 (ko) * 2003-12-27 2005-09-14 동부아남반도체 주식회사 알루미늄구리-플러그를 이용하여 비아를 형성한 반도체소자 및 그 제조 방법
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
KR100640979B1 (ko) * 2005-06-22 2006-11-02 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법
US7332449B2 (en) * 2005-09-30 2008-02-19 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming dual damascenes with supercritical fluid treatments
JP2007180313A (ja) * 2005-12-28 2007-07-12 Nec Electronics Corp 半導体装置および半導体装置の製造方法
KR100710192B1 (ko) * 2005-12-28 2007-04-20 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
US7452822B2 (en) * 2006-02-13 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Via plug formation in dual damascene process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1238812A (zh) * 1996-09-24 1999-12-15 卡伯特公司 用于化学机械抛光的多氧化剂浆料
CN1233856A (zh) * 1998-04-27 1999-11-03 国际商业机器公司 引入了金属籽晶层的铜互连结构
CN1433567A (zh) * 2000-06-06 2003-07-30 Esc公司 后化学－机械平面化(cmp)清洗组合物

Also Published As

Publication number Publication date
US20080079156A1 (en) 2008-04-03
US8120113B2 (en) 2012-02-21
TW200816378A (en) 2008-04-01
TWI349977B (en) 2011-10-01
US7648904B2 (en) 2010-01-19
DE102007030812A1 (de) 2008-04-10
CN101154646A (zh) 2008-04-02
JP2008091875A (ja) 2008-04-17
DE102007030812B4 (de) 2009-08-20
US20100117235A1 (en) 2010-05-13
KR100792358B1 (ko) 2008-01-09

Similar Documents

Publication Publication Date Title
CN101154646B (zh) 半导体器件内的金属线及其形成方法
US10002831B2 (en) Selective and non-selective barrier layer wet removal
TWI746704B (zh) 蝕刻劑組成物以及使用其製造積體電路裝置的方法
US9567490B2 (en) Polishing slurry and substrate polishing method using the same
US20060287208A1 (en) Methods of Forming Corrosion-Inhibiting Cleaning Compositions for Metal Layers and Patterns on Semiconductor Substrates
JP2000150435A5 (zh)
US9834705B2 (en) Polishing slurry and method of polishing substrate using the same
CN103228756B (zh) 一种钨研磨用cmp浆料组合物
JP2008544523A (ja) 制御された電気化学研磨方法
US10607853B2 (en) CMP slurry composition for polishing copper line and polishing method using same
KR100849070B1 (ko) 반도체 소자의 ｃｍｐ 방법
US11186749B2 (en) Slurry composition and method of manufacturing integrated circuit device by using the same
JP4967110B2 (ja) 半導体装置の製造方法
WO2012035888A1 (ja) シリコンエッチング液及びそれを用いたトランジスタの製造方法
JP2001148360A (ja) 化学及び機械的研磨用スラリー及びこれを利用した化学及び機械的研磨方法
JP2006108628A (ja) マイクロスクラッチングが少なくて金属酸化物の機械的研磨に適した金属ｃｍｐスラリー組成物
TW202026391A (zh) 半導體裝置的平坦化方法及化學機械研磨漿料組合物
KR100783989B1 (ko) 반도체 소자의 배선 형성방법
KR100900227B1 (ko) 반도체 소자의 금속배선 형성방법
KR100582370B1 (ko) 다마신공정을 이용한 게이트전극의 제조 방법
US20230303925A1 (en) Etchant composition of titanium layer and etching method using the same
KR102720968B1 (ko) 식각용 조성물 및 이를 이용한 반도체 소자의 제조방법
KR20230113149A (ko) 티타늄막의 식각액 조성물 및 이를 이용한 식각방법
KR100874432B1 (ko) 웨이퍼 세정방법 및 이를 이용한 반도체 소자의 금속배선형성방법
KR20110034196A (ko) 슬러리 및 슬러리를 이용한 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120321

Termination date: 20160905