DE102007002192A1

DE102007002192A1 - Lokalwortleitungstreiberschema, um Ausfälle aufgrund einer schwebenden Wortleitung bei einem Segmentiert-Wortleitung-Treiberschema zu vermeiden

Info

Publication number: DE102007002192A1
Application number: DE102007002192A
Authority: DE
Inventors: Norbert Rehm
Original assignee: Qimonda AG
Current assignee: Qimonda AG
Priority date: 2006-01-17
Filing date: 2007-01-16
Publication date: 2007-08-23
Also published as: US20070165479A1; CN101047022A

Abstract

Ausführungsbeispiele der Erfindung schaffen allgemein ein Verfahren zum Zugreifen auf eine lokale Wortleitung in einem segmentierten Speicher. Bei einem Ausführungsbeispiel umfasst das Verfahren während eines Zugriffs auf die lokale Wortleitung ein Anlegen einer ersten Spannung an die lokale Wortleitung über einen Lokalwortleitungstreiber, der an einem ersten Ende der lokalen Wortleitung positioniert ist. Nachdem der Zugriff abgeschlossen ist, wird eine zweite Spannung an die lokale Wortleitung angelegt, wobei die zweite Spannung an die lokale Wortleitung über eine Herunterziehschaltung angelegt wird, die an einem zweiten Ende der lokalen Wortleitung gegenüber dem ersten Ende positioniert ist, und wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem Lokalwortleitungstreiber und der Wortleitungsherunterziehschaltung angebracht sind.

Description

Hintergrund der Erfindung
Gebiet der Erfindung
Ausführungsbeispiele der vorliegenden Erfindung beziehen sich allgemein auf einen Entwurf und einen Betrieb segmentierter Wortleitungen. Genauer gesagt beziehen sich Ausführungsbeispiele auf ein Reduzieren von Ausfällen bei einem Segmentiert-Wortleitung-Treiberschema.

Beschreibung der verwandten Technik

Moderne elektronische Vorrichtungen, wie beispielsweise digitale Musikabspielgeräte, tragbare digitale Assistenten (PDAs = Portable Digital Assistants), zelluläre Telefone und Laptops, benötigen zunehmende Mengen an Speicher, um die Rechenanforderungen von Nutzern der Vorrichtungen zu handhaben. Folglich verwenden moderne elektronische Vorrichtungen typischerweise eine bestimmte Art eines Direktzugriffsspeichers (RAM = Random Access Memory), wie beispielsweise einen dynamischen Direktzugriffsspeicher (DRAM = Dynamic Random Access Memory), um Daten für die Vorrichtung zu speichern.

Ein Speicher in einem DRAM ist typischerweise in einem Array von Speicherzellen angeordnet. Auf eine Adresse in dem Speicherarray (z. B. eine Zeile von Speicherzellen in dem Array) kann durch ein Anlegen einer Aktivierungsspannung (als eine „Wortleitung-Ein-Spannung", VWLON bezeichnet) an die Zeile von Speicherzellen über eine Wortleitung zugegriffen werden, die mit der Zeile von Speicherzellen verbunden ist. Wenn die Zeile von Speicherzellen aktiviert ist, können Daten über Bitleitungen, die mit den Speicherzellen verbunden sind, zu den Speicherzellen geschrieben und von denselben gelesen werden. Nachdem auf die Speicherzellen zugegriffen wurde, kann dann die Zeile von Speicherzellen durch ein Senken der Spannung, die an die Speicherzellen angelegt ist, auf eine niedrige Spannung (die Wortleitungs-Aus-Spannung, VWLOFF) deaktiviert werden.

In einigen Fällen ist ein Speicherarray eventuell in Segmente geteilt und wird auf dasselbe über segmentierte Wortleitungen zugegriffen. Eine segmentierte Wortleitung kann eine Hauptwortleitung und eine Mehrzahl von lokalen Wortleitungen umfassen, die über die Hauptwortleitung aktiviert werden. Um eine der Mehrzahl von lokalen Wortleitungen zu aktivieren, kann ein Zeilendecoder verwendet werden, um die Hauptwortleitung zu aktivieren, und kann ein Lokalwortleitungsdecoder verwendet werden, um eine der lokalen Wortleitungen für die aktivierte Hauptwortleitung auszuwählen. Wenn die Hauptwortleitung aktiviert ist und eine lokale Wortleitung ausgewählt wurde, kann ein Lokalwortleitungstreiber, der an einem Ende der lokalen Wortleitung positioniert ist, VWLON an die lokale Wortleitung anlegen. Nachdem auf die lokale Wortleitung zugegriffen wurde, kann der Hauptwortleitungs- und Lokalwortleitungsdecoder die Auswahl des Lokalwortleitungstreibers aufheben und denselben deaktivieren. Wenn die Auswahl des Lokalwortleitungstreibers aufgehoben ist und derselbe deaktiviert ist, kann der Lokalwortleitungstreiber VWLOFF an die lokale Wortleitung anlegen.

In einigen Fällen können Unvollkommenheiten bei der Herstellung einer DRAM-Vorrichtung Defekte bei einem Lokalwortleitungstreiber, bei den Steuersignalen, die an den Lokalwortleitungstreiber angelegt werden, oder an Steuerschaltungen für den Lokalwortleitungstreiber bewirken. Die Defekte können in einem nicht ordnungsgemäßen Betrieb der DRAM-Vorrichtungen resultieren. Zum Beispiel können Defekte bei dem Lokalwortleitungstreiber bewirken, dass der Lokal wortleitungstreiber die lokale Wortleitung nicht ordnungsgemäß deaktiviert. Anstelle eines Anlegens von VWLOFF an die lokale Wortleitung, wenn die lokale Wortleitung deaktiviert ist, trennt beispielsweise der Lokalwortleitungstreiber eventuell anstelle dessen die lokale Wortleitung elektrisch von VWLON und VWLOFF (als ein Schweben (Floaten) der lokalen Wortleitung bezeichnet).

In einigen Fällen, wenn die lokale Wortleitung deaktiviert und schwebend ist, können Leckströme in der lokalen Wortleitung die Spannung der lokalen Wortleitung erhöhen. Wenn die Spannung der lokalen Wortleitung erhöht ist, wird eventuell auf Speicherzellen, auf die über die lokale Wortleitung zugegriffen wird, unbeabsichtigt zugegriffen (z. B. wenn die Spannung der lokalen Wortleitung sich VWLON annähert). Wenn auf die Speicherzellen für die defekte lokale Wortleitung unbeabsichtigt zugegriffen wird, werden eventuell Daten von den Speicherzellen gelesen oder zu denselben geschrieben, während auf andere Speicherzellen (z. B. bei einer anderen Speicheradresse) zugegriffen wird. In einigen Fällen können die Daten, die unbeabsichtigt von den Speicherzellen für die defekte lokale Wortleitung gelesen oder zu denselben geschrieben werden, Daten stören, die von anderen Speicherzellen in dem Speicherarray gelesen oder zu denselben geschrieben werden (z. B. die Daten in den unbeabsichtigt zugegriffenen Speicherzellen und den korrekt zugegriffenen Speicherzellen können im Konflikt stehen), wodurch die Daten, die in denselben gespeichert sind, inkorrekt modifiziert oder zerstört werden.

Folglich wird ein verbessertes Verfahren und eine verbesserte Vorrichtung zum Zugreifen auf lokale Wortleitungen in einem segmentierten Speicherarray benötigt.

Zusammenfassung der Erfindung
Ausführungsbeispiele der Erfindung schaffen allgemein ein Verfahren zum Zugreifen auf eine lokale Wortleitung in einem segmentierten Speicher. Bei einem Ausführungsbeispiel umfasst das Verfahren während eines Zugriffs auf die lokale Wortleitung ein Anlegen einer ersten Spannung an die lokale Wortleitung über einen Lokalwortleitungstreiber, der an einem ersten Ende der lokalen Wortleitung positioniert ist. Nachdem der Zugriff abgeschlossen ist, wird eine zweite Spannung an die lokale Wortleitung angelegt, wobei die zweite Spannung an die lokale Wortleitung über eine Herunterziehschaltung angelegt wird, die an einem zweiten Ende der lokalen Wortleitung positioniert ist, das dem ersten Ende gegenüberliegt, und wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem Lokalwortleitungstreiber und der Wortleitungsherunterziehschaltung angebracht sind.
Kurze Beschreibung der Zeichnungen
Damit die Art und Weise der oben genannten Merkmale der vorliegenden Erfindung detailliert verständlich wird, kann eine detailliertere Beschreibung der Erfindung, die kurz oben zusammengefasst ist, durch Bezugnahme auf Ausführungsbeispiele erhalten werden, von denen einige in den beigefügten Zeichnungen dargestellt sind. Es ist jedoch zu beachten, dass die beigefügten Zeichnungen lediglich typische Ausführungsbeispiele dieser Erfindung darstellen und deshalb nicht als den Schutzbereich derselben begrenzend betrachtet werden sollen, da die Erfindung andere gleichermaßen wirksame Ausführungsbeispiele zulassen kann.
1 ist ein Blockdiagramm, das eine Speichervorrichtung gemäß einem Ausführungsbeispiel der Erfindung zeigt.
2 ist ein Blockdiagramm, das ein Speicherarray gemäß einem Ausführungsbeispiel der Erfindung zeigt.
3 ist ein Schaltungsdiagramm, das einen Lokalwortleitungstreiber und einen Herunterziehtransistor gemäß einem Ausführungsbeispiel der Erfindung zeigt.
4 ist ein Blockdiagramm, das eine Mehrzahl von lokalen Wortleitungen und Herunterziehtransistoren gemäß einem Ausführungsbeispiel der Erfindung zeigt.
5 ist ein Blockdiagramm, das einen modifizierten Lokalwortleitungstreiber und Herunterziehwiderstand gemäß einem Ausführungsbeispiel der Erfindung zeigt.
6 ist ein Schaltungsdiagramm, das ein Speicherarray mit Herunterziehtransistoren gemäß einem Ausführungsbeispiel der Erfindung zeigt.
7 ist ein Schaltungsdiagramm, das eine Seitenansicht eines Herunterziehtransistors in einem Speicherarray gemäß einem Ausführungsbeispiel der Erfindung zeigt.
8 ist ein Blockdiagramm, das Lokalwortleitungsdecoder zeigt, die verwendet werden, um auf ein Speicherarray mit Herunterziehtransistoren zuzugreifen, gemäß einem Ausführungsbeispiel der Erfindung.
Detaillierte Beschreibung des bevorzugten Ausführungsbeispiels
Ausführungsbeispiele der Erfindung schaffen allgemein ein Verfahren zum Zugreifen auf eine lokale Wortleitung in einem segmentierten Speicher. Bei einem Ausführungsbeispiel umfasst das Verfahren, während eines Zugriffs auf die lokale Wortleitung, ein Anlegen einer ersten Spannung an die lokale Wortleitung über einen Lokalwortleitungstreiber, der an einem ersten Ende der lokalen Wortleitung positioniert ist. Nachdem der Zugriff abgeschlossen ist, wird eine zweite Spannung an die lokale Wortleitung angelegt, wobei die zweite Spannung an die lokale Wortleitung über eine Herunterziehschaltung angelegt wird, die an einem zweiten Ende (z. B. von beiden Enden der lokalen Wortleitung) der lokalen Wortleitung gegenüber dem ersten Ende positioniert ist, und wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem Lokalwortleitungstreiber und der Wortleitungsherunterziehschaltung angebracht sind. Durch ein Bereitstellen einer Herunterziehschaltung für die lokale Wortleitung können jegliche Defekte bei dem Lokalwortleitungstreiber vermieden werden, die bewirken, dass die lokale Wortleitung nach einem Zugriff schwebend bleibt, und möglicherweise in einem unbeabsichtigten Zugriff auf die lokale Wortleitung resultieren.
Um ein Verständnis zu erleichtern, wird sich die folgende Beschreibung auf Speichervorrichtungen beziehen, wie beispielsweise dynamische Direktzugriffsspeichervorrichtungen (DRAM-Vorrichtungen), als spezifische, aber nicht einschränkende Beispiele von Vorrichtungen, bei denen die hierin beschriebenen Schaltungen genutzt werden können. Während sich ferner die folgende Beschreibung eventuell auf bestimmte Steuersignale als auf hohe logische Signale aktiviert oder auf niedrige logische Signale abgesenkt bezieht, erkennen Fachleute auf dem Gebiet, dass derartige Signalpegel lediglich exemplarisch sind und dass irgendeine hierin beschriebene Schaltungsanordnung konfiguriert werden kann, um irgendeine Anzahl von Signalen irgendeiner Polarität und/oder irgendeines Spannungspegels zu verwenden. Während einige Signale als von einer gegebenen Steuerschaltung oder Vorrichtung stammend bezeichnet sind, ist ferner klar, dass irgendein beschriebenes Steuersignal von irgendeiner gegebenen Schaltung oder Vorrichtung stammen kann.
Jegliche hierin beschriebenen Signalnamen sind exemplarisch und im Allgemeinen können Ausführungsbeispiele der Erfindung mit irgendeinem Signal (irgendwelchen Signalen), das (die) irgendeinen Namen (irgendwelche Namen) trägt (tragen), und/oder von irgendeinem Signal (irgendwelchen Signalen) implementiert sein, das (die) von einem oder mehreren derartiger Signale abgeleitet ist (sind). Gleichermaßen sind beschriebene Implementierungen bestimmter Schaltungen bloß exemplarisch. In einigen Fällen können vereinfachte Implementierungen derartiger Schaltungen präsentiert werden, um Aspekte von Ausführungsbeispielen der vorliegenden Erfindung besser zu erläutern. Fachleute auf dem Gebiet erkennen jedoch, dass Ausführungsbeispiele der vorliegenden Erfindung für eine Verwendung bei irgendeiner Implementierung oder Konfiguration derartiger Schaltungen angepasst werden können, einschließlich komplizierter und/oder kommerzieller Implementierungen derartiger Schaltungen.
Eine DRAM-Speichervorrichtung
1 ist ein Blockdiagramm, das eine Speichervorrichtung 100 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Die Speichervorrichtung kann Steuerschaltungen 102 aufweisen, auf die unter Verwendung einer Speicher-I/O-Schnittstelle zugegriffen wird. Die Steuerschaltungen 102 können verwendet werden, um auf eines oder mehrere Speicherarrays 104 des Speichers zuzugreifen, und können Steuersignale an Komponenten innerhalb des Speicherarrays 104 erteilen. 2 ist ein Blockdiagramm, das ein exemplarisches Speicherarray 104 und eine zugeordnete Zugriffsschal tungsanordnung zeigt. Bei einem Ausführungsbeispiel können ein Zeilendecoder 210 und ein Spaltendecoder 220 verwendet werden, um auf das Speicherarray 104 zuzugreifen. Jedes Mal, wenn auf eine Speicheradresse in dem Speicherarray 104 zugegriffen wird, kann die Adresse durch den Zeilendecoder 210 und den Spaltendecoder 220 decodiert werden, um zu bestimmen, bei welcher Zeile (auch als eine Wortleitung oder Hauptwortleitung 240 bezeichnet), und welcher Spalte (auch als eine Bitleitung 250 bezeichnet) in dem Array die Speicheradresse liegt. Andere Elemente (nicht gezeigt), wie beispielsweise Erfassungsverstärker (Leseverstärker), können ebenfalls verwendet werden, um auf das Speicherarray 104 zuzugreifen (z. B. Lesen, Schreiben oder Auffrischen).
In einigen Fällen kann die Speichervorrichtung 100 eine segmentierte Wortleitungsstruktur verwenden. Bei einer segmentierten Wortleitungsstruktur kann jedes Speicherarray 104 mehrere Speichersegmente 230 enthalten, und jedes Segment kann ein Array von Speicherzellen 218 enthalten. Um die Speicherzellen 218 in jedem Speichersegment 230 zu aktivieren, kann der Zeilendecoder 210 zuerst verwendet werden, um die Speicheradresse zu decodieren und ein Segment 230 innerhalb des Speicherarrays 104 auszuwählen. Nachdem ein Segment 230 ausgewählt wurde, kann die Speicheradresse weiter decodiert werden, um eine Hauptwortleitung 240 aus dem Speicherarray 104 auszuwählen. Wenn eine Hauptwortleitung 240 ausgewählt wurde, kann dann die Speicheradresse durch einen Lokalwortleitungsdecoder 214 decodiert werden, um eine lokale Zeile (als eine lokale Wortleitung 242 bezeichnet) innerhalb des Segments 230 auszuwählen und auf dieselbe zuzugreifen. Der Prozess des Decodierens einer Speicheradresse, um ein Segment 230, eine Hauptwortleitung 240 und eine lokale Wortleitung 242 innerhalb eines Segments 230 auszuwählen, kann als ein hierarchisches Decodieren bezeichnet werden.
Jede lokale Wortleitung 242 kann einen Lokalwortleitungstreiber 216 aufweisen, der mit einem Ende der lokalen Wortleitung 242 verbunden ist und verwendet wird, um die lokale Wortleitung 242 zu treiben. Für irgendeine Speicheradresse, auf die zugegriffen wird, können eine Hauptwortleitung 240 und eine lokale Wortleitung 242 aktiviert werden, während viele Hauptwortleitungen 240 und viele lokale Wortleitungen 242 nicht aktiviert werden. Die Hauptwortleitung 240 und die lokale Wortleitung 242, die ausgewählt sind, können sich in einem Betriebs- oder aktivierten Modus befinden. Die Wortleitungen 240 und die lokalen Wortleitungen 242, die nicht ausgewählt sind, können sich in einigen Fällen in einem Zustand oder Modus befinden, der als ein inaktiver Zustand oder inaktiver Modus bezeichnet wird.
Wenn eine Hauptwortleitung 240 ausgewählt ist, kann ein Hauptwortleitungstreiber 212 für die ausgewählte Hauptwortleitung 240 ein invertiertes Hauptwortleitungssignal (bMWL) senken, das an die Hauptwortleitung 240 angelegt ist. Ein Signal (als WLRSTp bezeichnet), das durch einen Lokalwortleitungsdecoder 214 zu jedem Lokalwortleitungstreiber 216 ausgegeben wird, kann verwendet werden, um zu bestimmen, ob der Lokalwortleitungstreiber 216 für eine ausgewählte Hauptwortleitung 216 aktiviert ist. Jeder Lokalwortleitungsdecoder 214 kann mehrere Lokalwortleitungstreiber 216 steuern (auch als eine Spalte oder ein Cluster von Lokalwortleitungstreibern 216 bezeichnet). Wenn WLRSTp auf eine niedrige Spannung gesenkt ist und bMWL eine niedrige Spannung ist, kann der Wortleitungstreiber 216 aktiviert werden. Wenn WLRSTp auf eine hohe Spannung (z. B. V_DD oder eine andere hohe Spannung) aktiviert ist oder wenn bMWL auf eine hohe Spannung aktiviert ist, können der Lokalwortleitungstreiber 216 und die lokale Wortleitung 242 inaktiv sein. Wenn eine lokale Wortleitung 242 inaktiv ist, kann dieselbe unter Verwendung des Wortleitungsrücksetzsignals WLRST (einer gepufferten Version von WLRSTp) rückgesetzt (z. B. auf eine niedrige Spannung gesenkt) werden.
3 ist ein Schaltungsdiagramm, das einen Lokalwortleitungstreiber 216 mit einem Herunterziehtransistor 308 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Der Lokalwortleitungstreiber 216 kann einen Inverter (einen PMOS-Heraufziehtransistor P1 302 und einen NMOS-Herunterziehtransistor N1 304) aufweisen, die lokale Wortleitung 242 treibt, sowie einen Rücksetztransistor (einen NMOS-Transistor N2 306), der die lokale Wortleitung 242 rücksetzt. Wie es unten beschrieben ist, kann ein Herunterziehtransistor verwendet werden, um die lokale Wortleitung 242 zu deaktivieren. Der Inverter kann durch das bMWL-Signal gesteuert werden und der Rücksetztransistor 306 kann durch das WLRST-Signal (das gepufferte WLRSTp-Signal) getrieben werden, wie gezeigt ist.
Betrieb des Lokalwortleitungstreibers
Falls ein Speicherzugriff vorgenommen wird, der eine gegebene Hauptwortleitung 240 und eine lokale Wortleitung 242 nutzt, kann der Wortleitungstreiber 212 für die Hauptwortleitung 240 das bMWL-Signal senken, wodurch die Hauptwortleitung 240 ausgewählt wird. Andernfalls kann das bMWL-Signal für eine Hauptwortleitung 240, die nicht ausgewählt ist, bei einer hohen Spannung bleiben.
Wenn das bMWL-Signal abgesenkt ist, kann das Wortleitungstreibersignal WLDV (die Inverse des WLRSTp-Signals) durch den Lokalwortleitungstreiber 216 durch den PMOS-Transistor 302 getrieben werden. Falls bMWL abgesenkt ist, und die lokale Wortleitung 242 während eines Speicherzugriffs nicht ausgewählt ist, kann eine Wortleitung-Aus-Spannung (VWLOFF) an WLDV angelegt und auf die lokale Wortleitung 242 getrieben werden. Falls bMWL gesenkt ist und die lokale Wortleitung 242 während eines Speicherzugriffs ausgewählt ist, kann der Lokalwortleitungsdecoder 214 für den Lokalwortleitungstreiber 216 das WLRSTp-Signal senken, wodurch das WLDV-Signal auf eine hohe Spannung (z. B. als V_PP oder VWLON bezeichnet) aktiviert wird. Das aktivierte WLDV-Signal kann dann auf die lokale Wortleitung 242 getrieben werden, wobei ermöglicht ist, dass auch auf Speicherzellen, die durch die lokale Wortleitung 242 gesteuert sind, über Bitleitungen 250 zugegriffen werden kann.
In einigen Fällen ist eventuell die Hauptwortleitung 240 für einen Lokalwortleitungstreiber 216 nicht ausgewählt (bMWL = V_PP), aber ist eventuell die Spalte von Lokalwortleitungstreiber, die durch einen Lokalwortleitungsdecoder 214 gesteuert sind, der den Lokalwortleitungstreiber 216 enthält, ausgewählt (WLRSTp = V_PP). In einem derartigen Fall ist die lokale Wortleitung 242 nicht ausgewählt und ist die Ausgabe des Lokalwortleitungstreibers 216 VWLOFF.
Wenn kein Zugriff auf die Hauptwortleitung 240 auftritt, kann die Auswahl der Hauptwortleitung 240 und der lokalen Wortleitung 242 aufgehoben werden. Somit kann für die Hauptwortleitung 240 das bMWL-Signal auf einen hohen logischen Wert V_PP, erhöht werden. Für die lokale Wortleitung 242 kann das Wortleitungstreibersignal WLRSTp auf eine hohe Spannung aktiviert werden, wodurch WLRST auf eine hohe Spannung erhöht wird, WLDV auf eine niedrige Spannung gesenkt wird und bewirkt wird, dass die lokale Wortleitung 242 zu der Wortleitung-Aus-Spannung, VWLOFF, rückgesetzt wird. In einigen Fällen kann die Wortleitung-Aus-Spannung VWLOFF eine niedrige Spannung, V_GND, sein. In anderen Fällen kann die Wortleitung-Aus-Spannung die abwärtsgetriebene niedrige Spannung sein (auch als eine abwärts verstärkte niedrige Spannung bezeichnet), die durch eine Ladungspumpe beibehalten werden kann. In einigen Fällen, wenn die Hauptwortleitung 240 und die lokale Wortleitung 242 nicht ausgewählt sind, kann sich der Lokalwortleitungstreiber 216 in dem Bereitschaftsmodus befinden.
Verwenden eines getrennten Herunterziehtransistors für eine lokale Wortleitung
Wie es vorhergehend beschrieben ist, können in einigen Fällen Defekte bei einem Lokalwortleitungstreiber 216 bewirken, dass eine lokale Wortleitung 242 nicht ordnungsgemäß deaktiviert wird. Zum Beispiel sind eventuell die NMOS-Transistoren 304 und/oder 306 mit Defekten hergestellt oder sind eventuell die Steuersignale, die an die Transistoren 304, 306 angelegt werden, fehlerhaft (z. B. die Steuerleitungen können Kurzschlüsse oder Lücken enthalten). In einigen Fällen, wenn die lokale Wortleitung 242 deaktiviert wird (z. B. wenn der Lokalwortleitungsdecoder 214 und die Hauptwortleitung 212 die Auswahl der lokalen Wortleitung 242 aufheben), wird somit anstelle eines ordnungsgemäßen Senkens der lokalen Wortleitung 242 auf die Wortleitung-Aus-Spannung VWLOFF die lokale Wortleitung 242 eventuell lediglich elektrisch abgetrennt (als Schweben bezeichnet, z. B. die Transistoren 304 und 306 bleiben eventuell geschlossen und nicht leitend). In einigen Fällen kann die schwebende lokale Wortleitung 242 aufwärts zu einer hohen Spannung schweben. Falls beispielsweise WLDV aktiviert ist und bMWL ebenfalls aktiviert ist, kann ein Leckstrom über den geschlossenen PMOS-Transistor 302 die lokale Wortleitung 242 langsam laden. Wie es oben beschrieben ist, wenn die lokale Wortleitung 242 aufwärts zu einer hohen Spannung schwebt, wird eventuell auf Speicherzellen, auf die über die lokale Wortleitung 242 zugegriffen wird, unbeabsichtigt zugegriffen und dieselben können Daten, auf die in anderen, ordnungsgemäß zugegriffenen Speicherzellen für andere lokale Wortleitungen 242 zugegriffen wird, stören und möglicherweise zerstören.
Bei einem Ausführungsbeispiel der Erfindung kann, um die Möglichkeit von schwebenden lokalen Wortleitungen 242 bei einem segmentierten Speicherarray 104 zu minimieren, ein Herunterziehtransistor 308 mit den lokalen Wortleitungen 242 in dem segmentierten Speicherarray 104 verbunden sein.
Wie es in 3 gezeigt ist, kann der Herunterziehtransistor mit einem Ende der lokalen Wortleitung 242 gegenüber dem Ende verbunden sein, mit dem der Lokalwortleitungstreiber 216 verbunden ist.
Durch Verbinden des Herunterziehtransistors mit dem entgegengesetzten Ende der lokalen Wortleitung (z. B. an der anderen Seite der Bitleitungen 250 und von Speicherzellen, auf die über die lokale Wortleitung 242 zugegriffen wird) beeinflussen eventuell irgendwelche örtlich begrenzten Herstellungsdefekte bei dem Lokalwortleitungstreiber 216 den Herunterziehtransistor 308 nicht, wodurch ermöglicht wird, dass die lokale Wortleitung 242 ordnungsgemäß auf die Wortleitung-Aus-Spannung VWLOFF heruntergezogen wird, und ein unbeabsichtigter Datenverlust verhindert wird. Mit anderen Worten, weil Defekte bei den Speicherarrays dazu neigen können, örtlich begrenzt (z. B. auf einen Bereich begrenzt) zu sein, besteht durch ein Platzieren des Herunterziehtransistors 308 in einem Bereich weg von dem Lokalwortleitungstreiber 216 eine geringe Wahrscheinlichkeit, dass irgendwelche örtlich begrenzten Defekte, die den Lokalwortleitungstreiber 216 beeinflussen, den Herunterziehtransistor 308 beeinflussen werden, und umgekehrt. Somit liefert der Herunterziehtransistor 308 eine Redundanz, die sicherstellt, dass die lokale Wortleitung 242 nicht zu einer hohen Spannung schwebt, wobei bewirkt wird, dass unbeabsichtigt auf Speicherzellen zugegriffen wird, die mit der lokalen Wortleitung verbunden sind.
Wie es gezeigt ist, kann der Herunterziehtransistor 308 durch das WL-Herunterziehsignal gesteuert sein. Wenn das WL-Herunterziehsignal aktiviert ist, kann der NMOS-Herunterziehtransistor 308 die lokale Wortleitung 242 mit der Wortleitung-Aus-Spannung VWLOFF verbinden. Wenn das WL-Herunterziehsignal auf eine niedrige Spannung abgesenkt ist, kann der Herunterziehtransistor 308 die lokale Wortleitung von der Wortleitung-Aus-Spannung VWLOFF abtrennen, wobei ermöglicht wird, dass die Spannung der lokalen Wort leitung durch den Lokalwortleitungstreiber 216 gesteuert wird.
In einigen Fällen kann das WL-Herunterziehsignal durch das WLRST-Signal gesteuert oder äquivalent zu demselben sein. Wenn das WL-Herunterziehsignal äquivalent zu dem WLRST-Signal ist, kann der Herunterziehtransistor 308 VWLOFF an die lokale Wortleitung 242 immer dann anlegen, wenn die lokale Wortleitung 242 nicht durch den Lokalwortleitungsdecoder 214 ausgewählt ist. In einigen Fällen kann ein einziger Decoder 214 verwendet werden, um WL-Herunterziehung und WLRST zu treiben. Optional können in einigen Fällen, wie es unten beschrieben ist, getrennte Decoder verwendet werden, um WL-Herunterziehung und WLRST zu steuern. Bei einem anderen Ausführungsbeispiel der Erfindung kann der Herunterziehtransistor 308 VWLOFF anlegen, wenn auf das Segment 230, in dem die lokale Wortleitung 242 positioniert ist, nicht zugegriffen wird, beispielsweise wenn das Segment 230, in dem die lokale Wortleitung 242 positioniert ist, vorgeladen wird.
Steuern des Herunterziehtransistors basierend auf einem Segmentzugriff
4 ist ein Blockdiagramm, das eine Mehrzahl von lokalen Wortleitungen 242 und Herunterziehtransistoren 308 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Wie es oben beschrieben ist, kann bei einem Ausführungsbeispiel jeder der Herunterziehtransistoren 308 aktiviert werden und die Wortleitung-Aus-Spannung VWLOFF an die lokalen Wortleitungen 242 anlegen, wenn auf das Segment 230, in dem die lokalen Wortleitungen 242 positioniert sind, nicht zugegriffen wird.
Wie es gezeigt ist, kann jeder der Herunterziehtransistoren 308 in einem Segment 230 durch eine einzige Steuerleitung gesteuert sein. Bei einem Ausführungsbeispiel können die Steuersignale FWL-Herunterziehung 1 und FWL-Herunterziehung 2 (Schwebend-Wortleitung-Herunterziehung) verwendet werden, um die Herunterziehtransistoren 308 zu steuern. Wie es durch das Zeitdiagramm 402 gezeigt ist, können die FWL-Herunterziehsignale aktiviert werden, wenn auf das Segment 230 nicht zugegriffen wird (z. B. die FWL-Herunterziehsignale können mit Bezug auf ein Signal invertiert sein, das einem Zugriff auf ein gegebenes Segment 230 entspricht, beispielsweise während Bitleitungen 250 in Segment 230 vorgeladen werden). Ein Aktivieren der FWL-Herunterziehsignale jedes Mal dann, wenn nicht auf ein Segment 230 zugegriffen wird, kann sicherstellen, dass die Spannung einer schwebenden Wortleitung 242 (falls es irgendwelche gibt) sich nicht auf einen Pegel erhöht, der sich VWLON nähert. Mit anderen Worten können durch ein periodisches Aktivieren von FWL-Herunterziehung und ein Absenken der Spannung der lokalen Wortleitung auf VWLOFF die Herunterziehtransistoren verhindern, dass die Spannung irgendwelcher schwebenden Wortleitungen 242 auf einen Spannungspegel steigt, der eventuell einen Datenverlust bewirkt, wie es oben beschrieben ist.
Bei einem Ausführungsbeispiel der Erfindung kann die Steuerleitung für die Herunterziehtransistoren 308 von jedem Ende aus getrieben werden. Zum Beispiel können getrennte, redundante Treiberschaltungen verwendet werden, um FWL-Herunterziehung 1 und FWL-Herunterziehung 2 zu treiben. Durch ein Verwenden redundanter Treiberschaltungen, um FWL-Herunterziehung und FWL-Herunterziehung 2 zu treiben, kann, wenn eine der Treiberschaltungen ausfällt (z. B. aufgrund eines Herstellungsdefekts in der Treiberschaltung), die andere Treiberschaltung immer noch verwendet werden, um das FWL-Herunterziehsignal zu aktivieren, und verhindern, dass unbeabsichtigt auf irgendwelche schwebenden lokalen Wortleitungen 242 zugegriffen wird.
In einigen Fällen kann der Herunterziehtransistor 308 verwendet werden, um einen Herunterziehtransistor in einem Lokalwortleitungstreiber 216 zu ersetzen. 5 ist ein Blockdiagramm, das einen modifizierten Lokalwortleitungstreiber 216 und einen Herunterziehtransistor 308 gemäß einem Ausführungsbeispiel der Erfindung zeigt. Wie es gezeigt ist, kann der modifizierte Lokalwortleitungstreiber 216 einen einzigen Inverter enthalten, der aus den Transistoren 302 und 304 besteht und durch die Signale bMWL und WLDV gesteuert ist. Der Herunterziehtransistor 308 kann mit dem entgegengesetzten Ende der lokalen Wortleitung 242 verbunden sein und durch das WLRST-Signal gesteuert sein. Jedes Mal, wenn nicht auf die lokale Wortleitung 242 zugegriffen wird, kann das WLRST-Signal aktiviert werden, wodurch die Spannung der lokalen Wortleitung 242 auf VWLOFF heruntergezogen wird. Durch ein Verwenden eines einzigen Herunterziehtransistors 308, der durch WLRST getrieben ist, kann ein Raum, der durch den Herunterziehtransistor 308 an dem DRAM-Halbleiterstück eingenommen wird, das den Herunterziehtransistor 308 nutzt, eingespart werden.
Exemplarische Layouts lokaler Wortleitungen und Herunterziehtransistoren
6 ist ein Schaltungsdiagramm, das ein exemplarisches Layout eines Speicherarrays 104 mit Herunterziehtransistoren 308 gemäß einem Ausführungsbeispiel der Erfindung zeigt. In einigen Fällen können, um Fläche einzusparen, lokale Wortleitungen 242 in dem Speicherarray 104 verschachtelt werden, z. B. durch ein Platzieren der Lokalwortleitungstreiber 216 für jede zweite lokale Wortleitung in dem Speicherarray 104 an entgegengesetzten Seiten der Bitleitungen 250 und Speicherzellen, auf die durch die lokalen Wortleitungen 242 zugegriffen wird. Bei einem Ausführungsbeispiel der Erfindung können die Herunterziehtransistoren 308 durch ein Platzieren der Herunterziehtransistoren 308 für jede zweite lokale Wortleitung 242 an entgegengesetzten Seiten der Bitleitungen 250 und Speicherzellen, auf die durch die lokalen Wortleitungen 242 zuge griffen wird, auf ähnliche Weise verschachtelt werden. Wie es gezeigt ist, können Brücken 602 (z. B. von der leitfähigen Gate-Schicht 706 zu einer ersten Metallschicht (M1-Schicht 710) und zu der aktiven Schicht 708) verwendet werden, um die lokalen Wortleitungen 242 mit den Herunterziehtransistoren 308 zu verbinden.
7 ist ein Schaltungsdiagramm, das eine Seitenansicht eines Herunterziehtransistors 308 in einem Speicherarray gemäß einem Ausführungsbeispiel der Erfindung zeigt. Wie es gezeigt ist, kann die Brücke 602 zwischen der lokalen Wortleitung 242 und dem Herunterziehtransistor 308 mit einer leitfähigen Gate-Schicht 706 an dem Ende der lokalen Wortleitung 242 durch eine Durchkontaktierung 702 von der leitfähigen Gate-Schicht 706 zu der M1-Schicht 710 verbunden sein.
Die Brücke 602 kann mit der Source des Herunterziehtransistors 308 durch eine Durchkontaktierung 704 von der M1-Schicht 710 zu einer aktiven Schicht 708 verbunden sein. Das Gate des Herunterziehtransistors 308 kann mit dem WL-Herunterziehsignal durch eine Durchkontaktierung 702 von der M1-Schicht 710 zu der leitfähigen Gate-Schicht 706 verbunden sein. Das Drain des Herunterziehtransistors 308 kann durch eine Durchkontaktierung 704 von der aktiven Schicht 708 zu der M1-Schicht 710 verbunden sein.
In einigen Fällen können mehrere Lokalwortleitungsdecoder 214 verwendet werden, um die Herunterziehtransistoren 308 in einem segmentierten Speicherarray 104 zu aktivieren. 8 ist ein Blockdiagramm, das zusätzliche Lokalwortleitungsdecoder 214₁ zeigt, die verwendet werden, um die Herunterziehtransistoren 308 in einem Speicherarray 104 gemäß einem Ausführungsbeispiel der Erfindung zu steuern. Wie es gezeigt ist, können abwechselnde lokale Wortleitungen 242 von entgegengesetzten Seiten in dem Speicherarray 104 aus getrieben sein, wobei ermöglicht ist, dass die Lokalwortleitungstreiber 216 verschachtelt sind, und da durch Platz in dem Speicherarray 104 eingespart wird. Ferner können die Herunterziehtransistoren 308, die an den entgegengesetzten Seiten der lokalen Wortleitung 242 von den Lokalwortleitungstreibern 216 aus angebracht sind, ebenfalls verschachtelt sein.
Wie es oben beschrieben ist, können Lokalwortleitungsdecoder 214 verwendet werden, um das Wortleitungsrücksetzsignal WLRSTp zu erzeugen, das durch die Lokalwortleitungstreiber 216 verwendet wird, um eine lokale Wortleitung 242 auszuwählen, auf die zugegriffen werden soll. Auf ähnliche Weise können die zusätzlichen Lokalwortleitungsdecoder 214₁ verwendet werden, um die Herunterziehtransistoren 308 für lokale Wortleitungen 242 zu aktivieren, auf die nicht zugegriffen wird. Bei einem Ausführungsbeispiel können die zusätzlichen Lokalwortleitungsdecoder 214₁ beispielsweise das WLRSTp-Signal erzeugen und dasselbe an die Herunterziehtransistoren 308 anlegen. Wenn das WLRST-Signal aktiviert ist, können die Herunterziehtransistoren 308 die Spannungen der lokalen Wortleitungen 242 senken, auf die nicht zugegriffen wird, wodurch verhindert wird, dass auf irgendwelche schwebenden lokalen Wortleitungen 242 unbeabsichtigt zugegriffen wird, und irgendein resultierender Speicherverlust verhindert wird.
Durch Verwenden zusätzlicher Lokalwortleitungsdecoder 214₁ , um die Herunterziehtransistoren 308 zu steuern, kann eine redundante Steuerung für die Herunterziehtransistoren 308 geliefert werden. Weil die Herurterziehtransistoren 308 redundant gesteuert sein können, beeinflussen irgendwelche örtlich begrenzten Herstellungsdefekte in den Lokalwortleitungsdecodern 214, den Lokalwortleitungstreibern 216 oder den Steuerleitungen, die Steuersignale an die Lokalwortleitungsdecoder 216 anlegen, eventuell die Lokalwortleitungsdecoder 214₁ nicht, wobei ermöglicht wird, dass irgendwelche schwebenden lokalen Wortleitungen 242 korrekt zu der Wortleitung-Aus-Spannung VWLOFF heruntergezogen werden.
Während dieselbe oben mit Bezug auf Herunterziehtransistoren 308 beschrieben ist, kann irgendeine geeignete Herunterziehschaltung, die Fachleuten auf dem Gebiet bekannt ist, verwendet werden, um die Wortleitung-Aus-Spannung VWLOFF an Wortleitungen anzulegen, die nicht aktiviert sind. Während einige Spannungen oben als abwärts getriebene niedrige Spannungen (z. B. VWLOFF) oder verstärkte (geboostete) hohe Spannungen (z. B. V_PP), die durch eine Ladungspumpe beschrieben sind, können Ausführungsbeispiele der Erfindung verwendet werden, wenn derartige Signale nicht durch eine Ladungspumpe getrieben sind. Ausführungsbeispiele der Erfindung können ferner wirksam verwendet werden, wenn derartige abwärts getriebene oder verstärkte Signale (z. B. VWLOFF oder V_PP) mit niedrigen Leistungsversorgungsspannungen oder hohen Leistungsversorgungsspannungen (z. B. V_GND oder V_DD) oder mit irgendwelchen anderen Spannungen ersetzt sind, die mit Bezug aufeinander unterschiedlich sind.
Während das Vorhergehende auf Ausführungsbeispiele der vorliegenden Erfindung gerichtet ist, können ferner andere und weitere Ausführungsbeispiele der Erfindung entwickelt werden, ohne von dem grundlegenden Schutzbereich derselben abzuweichen, und der Schutzbereich derselben ist durch die folgenden Ansprüche bestimmt.

Claims

Ein Verfahren zum Zugreifen auf eine lokale Wortleitung in einem segmentierten Speicher, wobei das Verfahren folgende Schritte aufweist: Anlegen einer ersten Spannung an die lokale Wortleitung über einen Lokalwortleitungstreiber, der an einem ersten Ende der lokalen Wortleitung positioniert ist, während eines Zugriffs auf die lokale Wortleitung; und Anlegen einer zweiten Spannung an die lokale Wortleitung, nachdem der Zugriff abgeschlossen ist, wobei die zweite Spannung an die lokale Wortleitung über eine Herunterziehschaltung angelegt wird, die an einem zweiten Ende der lokalen Wortleitung gegenüber dem ersten Ende positioniert ist, wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem Lokalwortleitungstreiber und der Wortleitungsherunterziehschaltung angebracht sind.
Das Verfahren gemäß Anspruch 1, bei dem, nachdem der Zugriff abgeschlossen ist, die zweite Spannung ferner über den Lokalwortleitungstreiber angelegt wird, der an dem einen Ende der lokalen Wortleitung positioniert ist.
Das Verfahren gemäß Anspruch 1, bei dem die zweite Spannung durch die Herunterziehschaltung angelegt wird, wenn auf ein Segment, in dem die lokale Wortleitung positioniert ist, nicht zugegriffen wird.
Das Verfahren gemäß Anspruch 1, bei dem die zweite Spannung durch die Herunterziehschaltung lediglich während eines Vorladungszustands eines Segments angelegt wird, in dem die lokale Wortleitung positioniert ist.
Das Verfahren gemäß Anspruch 1, bei dem die lokale Wortleitung eine von einer Mehrzahl von lokalen Wortleitungen ist, die durch eine Hauptwortleitung gesteuert sind, und bei dem die zweite Spannung durch die Herunterziehschaltung an die lokale Wortleitung angelegt wird, wenn auf eine andere der Mehrzahl von lokalen Wortleitungen zugegriffen wird. Zweites Verfahren
Ein Verfahren zum Zugreifen auf eine lokale Wortleitung in einem segmentierten Speicher, wobei das Verfahren folgende Schritte aufweist: Empfangen einer Speicheradresse; Bestimmen, ob die empfangene Speicheradresse der lokalen Wortleitung entspricht; Anlegen einer ersten Spannung an die lokale Wortleitung über einen Lokalwortleitungstreiber, der an einem Ende der lokalen Wortleitung positioniert ist, falls die empfangene Speicheradresse der lokalen Wortleitung entspricht; und Anlegen einer zweiten Spannung an die lokale Wortleitung, falls die empfangene Speicheradresse nicht der lokalen Wortleitung entspricht, wobei die zweite Spannung an die lokale Wortleitung über eine Herunterziehschaltung angelegt wird, die an einem entgegengesetzten Ende der lokalen Wortleitung von dem ersten Ende der lokalen Wortleitung aus positioniert ist, wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem Lokalwortleitungstreiber und der Wortleitungsherunterziehschaltung angebracht sind.
Das Verfahren gemäß Anspruch 6, bei dem ein Zeilendecoder und ein erster Lokalwortleitungsdecoder verwendet werden, um zu bestimmen, ob die empfangene Adresse der lokalen Wortleitung entspricht, und, falls dem so ist, eine Hauptwortleitung und den Lokalwortleitungstreiber für die lokale Wortleitung zu aktivieren.
Das Verfahren gemäß Anspruch 7, bei dem ein zweiter Lokalwortleitungsdecoder verwendet wird, um zu bestimmen, ob die empfangene Adresse nicht der lokalen Wortleitung entspricht, und, falls nicht, die Herunterziehschaltung zu aktivieren.
Das Verfahren gemäß Anspruch 8, bei dem das Aktivieren der Herunterziehschaltung ein Anlegen einer hohen Spannung an das Gate eines Transistors aufweist, wobei die Source des Transistors mit dem entgegengesetzten Ende der lokalen Wortleitung verbunden ist und wobei das Drain des Transistors mit der zweiten Spannung verbunden ist.
Das Verfahren gemäß Anspruch 6, bei dem die zweite Spannung durch die Herunterziehschaltung lediglich während eines Vorladezustands eines Segments angelegt wird, in dem die lokale Wortleitung positioniert ist.
Eine Speichervorrichtung, die folgende Merkmale aufweist: eine lokale Wortleitung; einen Lokalwortleitungstreiber, der mit einem ersten Ende der lokalen Wortleitung verbunden ist; eine Herunterziehschaltung, die mit einem zweiten Ende der lokalen Wortleitung gegenüber dem ersten Ende verbunden ist, wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem ersten Ende der lokalen Wortleitung und dem zweiten Ende der lokalen Wortleitung angebracht sind; und eine Schaltungsanordnung, die konfiguriert ist, um: während eines Zugriffs auf die lokale Wortleitung den Lokalwortleitungstreiber zu aktivieren, wodurch eine erste Spannung an die lokale Wortleitung angelegt ist; und nach dem Zugriff auf die lokale Wortleitung die Herunterziehschaltung zu aktivieren, wodurch eine zweite Spannung an die lokale Wortleitung angelegt ist.
Die Speichervorrichtung gemäß Anspruch 11, bei der der Lokalwortleitungstreiber aus einem einzigen Herunterziehtransistor und einem einzigen Heraufziehtransistor besteht, und bei der die Herunterziehschaltung aus einem einzigen Herunterziehtransistor besteht.
Die Speichervorrichtung gemäß Anspruch 11, bei der die zweite Spannung an die lokale Wortleitung über die Herunterziehschaltung angelegt wird, wenn auf ein Segment, in dem die lokale Wortleitung positioniert ist, nicht zugegriffen wird.
Die Speichervorrichtung gemäß Anspruch 11, bei der die zweite Spannung durch die Herunterziehschaltung lediglich während eines Vorladezustands eines Segments angelegt wird, in dem die lokale Wortleitung positioniert ist.
Die Speichervorrichtung gemäß Anspruch 11, bei der die Herunterziehschaltung einen NMOS-Transistor aufweist, wobei eine Source des NMOS-Transistors mit dem zweiten Ende der lokalen Wortleitung verbunden ist und ein Drain des NMOS-Transistors mit der zweiten Spannung verbunden ist, und wobei ein Aktivieren der Herunterziehschaltung ein Anlegen einer Aktivierungsspannung an ein Gate des NMOS-Transistors aufweist.
Eine DRAM-Speichervorrichtung, die folgende Merkmale aufweist: ein Speicherarray, das folgende Merkmale aufweist: eine Mehrzahl von Segmenten, wobei jedes Segment folgende Merkmale aufweist: (i) eine Mehrzahl von lokalen Wortleitungen, und wobei jede lokale Wortleitung folgende Merkmale aufweist: einen Lokalwortleitungstreiber, der mit einem ersten Ende der lokalen Wortleitung verbunden ist; und eine Herunterziehschaltung, die mit einem zweiten Ende der lokalen Wortleitung gegenüber dem ersten Ende verbunden ist, wobei eine oder mehrere Speicherzellen an jede der Mehrzahl von lokalen Wortleitungen jeweils zwischen dem ersten Ende jeder lokalen Wortleitung und dem zweiten Ende jeder lokalen Wortleitung angebracht sind; und (ii) eine Mehrzahl von Hauptwortleitungen, wobei jede Hauptwortleitung verwendet wird, um auf eine entsprechende Mehrzahl von lokalen Wortleitungen zuzugreifen; eine Decoderschaltungsanordnung, die konfiguriert ist, um: eine Speicheradresse zu empfangen; zu bestimmen, ob die empfangene Speicheradresse einer der Mehrzahl von lokalen Wortleitungen entspricht; falls die empfangene Speicheradresse einer der Mehrzahl von lokalen Wortleitungen entspricht, eine erste Spannung an die eine lokale Wortleitung über einen Lokalwortleitungstreiber anzulegen, der mit der einen lokalen Wortleitung verbunden ist; und falls die empfangene Speicheradresse nicht der einen lokalen Wortleitung entspricht, eine zweite Spannung an die eine lokale Wortleitung über die jeweilige Herunterziehschaltung der einen lokalen Wortleitung anzulegen.
Die DRAM-Speichervorrichtung gemäß Anspruch 16, bei der jeder Lokalwortleitungstreiber aus einem einzigen Herunterziehtransistor und einem einzigen Heraufziehtransistor besteht und bei der jede Herunterziehschaltung aus einem einzigen NMOS-Herunterziehtransistor besteht.
Die DRAM-Speichervorrichtung gemäß Anspruch 16, bei der die zweite Spannung an jede lokale Wortleitung lediglich während eines Vorladezustands des Segments angelegt wird, in dem die lokale Wortleitung positioniert ist.
Die DRAM-Speichervorrichtung gemäß Anspruch 16, bei der die zweite Spannung an jede lokale Wortleitung in einem Segment über die entsprechende Herunterziehschaltung für die lokale Wortleitung angelegt wird, wenn auf das Segment, in dem die lokale Wortleitung positioniert ist, nicht zugegriffen wird.
Die DRAM-Speichervorrichtung gemäß Anspruch 16, bei der jede Herunterziehschaltung einen NMOS-Transistor aufweist, wobei eine Source des NMOS-Transistors mit der entsprechenden lokalen Wortleitung verbunden ist und ein Drain des NMOS-Transistors mit der zweiten Spannung verbunden ist, und wobei das Anlegen der zweiten Spannung ein Anlegen einer Aktivierungsspannung an ein Gate des NMOS-Transistor aufweist.
Eine Speichervorrichtung, die folgende Merkmale aufweist: eine lokale Wortleitung; eine Einrichtung zum Treiben einer lokalen Wortleitung, die mit einem ersten Ende der lokalen Wortleitung verbunden ist; eine Einrichtung zum Anlegen einer Spannung, die mit einem zweiten Ende der lokalen Wortleitung gegenüber dem ersten Ende verbunden ist, wobei eine oder mehrere Speicherzellen an der lokalen Wortleitung zwischen dem ersten Ende der lokalen Wortleitung und dem zweiten Ende der lokalen Wortleitung angebracht sind; und eine Einrichtung zum Zugreifen, die konfiguriert ist, um: während eines Zugriffs auf die lokale Wortleitung den Lokalwortleitungstreiber zu aktivieren, wodurch eine erste Spannung an die lokale Wortleitung angelegt ist; und nach dem Zugriff auf die lokale Wortleitung die Herunterziehschaltung zu aktivieren, wodurch eine zweite Spannung an die lokale Wortleitung angelegt ist.
Die Speichervorrichtung gemäß Anspruch 21, bei der die Einrichtung zum Treiben einer lokalen Wortleitung aus einem einzigen Herunterziehtransistor und einen einzigen Heraufziehtransistor besteht, und bei der die Einrichtung zum Anlegen einer Spannung aus einem einzigen Herunterziehtransistor besteht.
Die Speichervorrichtung gemäß Anspruch 21, bei der die zweite Spannung an die lokale Wortleitung über die Einrichtung zum Anlegen einer Spannung angelegt wird, wenn auf ein Segment, in dem die lokale Wortleitung positioniert ist, nicht zugegriffen wird.
Die Speichervorrichtung gemäß Anspruch 21, bei der die zweite Spannung durch die Einrichtung zum Anlegen einer Spannung lediglich während eines Vorladezustands eines Segments angelegt wird, in dem die lokale Wortleitung positioniert ist.
Die Speichervorrichtung gemäß Anspruch 21, bei der die Einrichtung zum Anlegen einer Spannung einen NMOS-Transistor aufweist, wobei eine Source des NMOS-Transistors mit dem zweiten Ende der lokalen Wortleitung verbunden ist und ein Drain des NMOS-Transistors mit der zweiten Spannung verbunden ist, und wobei das Aktivieren der Einrichtung zum Anlegen einer Spannung ein Anlegen einer Aktivierungsspannung an ein Gate des NMOS-Transistors aufweist.