DE102006037070B4 - Verfahren zur Herstellung einer Platine - Google Patents

Verfahren zur Herstellung einer Platine Download PDF

Info

Publication number
DE102006037070B4
DE102006037070B4 DE102006037070.8A DE102006037070A DE102006037070B4 DE 102006037070 B4 DE102006037070 B4 DE 102006037070B4 DE 102006037070 A DE102006037070 A DE 102006037070A DE 102006037070 B4 DE102006037070 B4 DE 102006037070B4
Authority
DE
Germany
Prior art keywords
conductive paste
thermoplastic resin
resin layers
metal
alcohol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006037070.8A
Other languages
English (en)
Other versions
DE102006037070A1 (de
Inventor
Masashi Totokawa
Yasunori Ninomiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006037070A1 publication Critical patent/DE102006037070A1/de
Application granted granted Critical
Publication of DE102006037070B4 publication Critical patent/DE102006037070B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • H05K1/097Inks comprising nanoparticles and specially adapted for being sintered at low temperature
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0104Properties and characteristics in general
    • H05K2201/0129Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0263Details about a collection of particles
    • H05K2201/0266Size distribution
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1131Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128Assembling formed circuit to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Dispersion Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Verfahren zur Herstellung einer mehrlagigen Platine (100) mit mehrlagigen Leitungsmustern (31), wobei das Verfahren aufweist: Ausbilden einer Vielzahl von thermoplastischen Harzschichten (30), wobei das Ausbilden einen Schritt des Ausbildens eines Durchgangslochs (HA) in jeder der thermoplastischen Harzschichten (30), sowie einen Schritt des Druckens aufweist, bei welchem eine leitfähige Paste (10), die Metallnanopartikel (1a) enthält, auf der thermoplastischen Harzschicht (30) mittels Siebdruck so aufgetragen wird, dass das Durchgangsloch mit der leitfähigen Paste (10) aufgefüllt wird, und das Leitungsmuster (31) auf der thermoplastischen Harzschicht ausgebildet wird; Stapeln der Vielzahl von so ausgebildeten thermoplastischen Harzschichten (30); und anschließend Sintern der Vielzahl von aufeinander gestapelten thermoplastischen Harzschichten (30); wobei beim Sintern die thermoplastischen Harzschichten (30) mit Hitze in einer sauerstoffarmen Umgebung mit Alkohol so gepresst werden, dass die thermoplastischen Harzschichten (30) integriert werden und die leitfähige Paste (10) gesintert wird.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Platine, bei dem eine leitfähige Paste in einem isolierenden Substrat gesintert wird, um eine Schaltungsleitung auszubilden.
  • Das U.S. Patent Nr. 6,228,467 (entsprechend der JP-A-2000-38464 ) und die JP-A-2002-299833 offenbaren Verfahren zur Herstellung einer Platine, insbesondere einer mehrlagigen Platine mit einem mehrlagigen Leitungsmuster. Bei diesem Verfahren wird eine leitfähige Paste in einem isolierenden Substrat gesintert, um eine Schaltungsleitung bzw. -ader auszubilden.
  • Die 4A bis 4I, 5A und 5B sind Querschnittansichten, die ein Verfahren zur Herstellung einer mehrlagigen Platine 90 darstellen, das dem im U.S. Patent Nr. 6,228,467 ähnlich ist.
  • Zuerst wird, wie in 4A dargestellt, eine Harzschicht 20 vorbereitet, die eine thermoplastische Harzschicht 21 und eine Kupferfolie 22 enthält. Die Harzschicht 20 ist eine laminierte Schicht mit der thermoplastischen Harzschicht 21 und der Kupferfolie 22.
  • Dann wird, wie in 4B dargestellt, eine Abdecklage 23 auf der Kupferfolie ausgebildet. Wie in 4C dargestellt, wird ein Maskenmuster bzw. eine Mustermaske 23a (mask pattern) bei einem Fotoprozess ausgebildet.
  • Dann wird, wie in 4D dargestellt, ein Ätzen der Kupferfolie 22 unter Verwendung der Mustermaske 23a durchgeführt. Danach wird, wie in 4E dargestellt, die Mustermaske 23a entfernt, um ein Leitungsmuster 22a aus der Kupferfolie 22 auszubilden.
  • Darauf wird, wie in 4F dargestellt, eine Schutzschicht 24 auf die andere Seite der thermoplastischen Harzschicht 21 laminiert.
  • Anschließend wird, wie in 4G dargestellt, ein Laser von der dem Leitungsmuster 22a entgegengesetzten Seite so eingestrahlt, dass ein mit einem Boden versehenes Loch H (based hole) ausgebildet wird. Das Leitungsmuster 22a ist der Boden des mit dem Boden versehenen Lochs H.
  • Dann wird, wie in 4H dargestellt, das Basisloch H mit einer leitfähigen Paste 11 gefüllt, die ein leitfähiger Füllstoff aus Ag und Sn ist. Dann wird, wie in 4I dargestellt, die Schutzschicht 24 entfernt. Demgemäß wird die Harzschicht 20 vor einem Multilayer bzw. einer Mehrfachlage vorbereitet.
  • Daraufhin werden die Harzschichten 20a bis 20f in eine Richtung gestapelt, wie in 5A gezeigt. Danach werden die gestapelten Harzschichten 20a bis 20f zwischen ein Paar von Wärmepressplatten (nicht dargestellt) eingebracht und bei Hitze gepresst. Zwischen den Harzschichten 20a bis 20f und den Wärmepressplatten wird eine Klebeschutzschicht bereitgestellt.
  • Die thermoplastischen Harzschichten 21, die aus den Harzschichten 20a bis 20f gebildet werden, werden durch das Wärmepressen weicher gemacht und ineinander integriert, wie in 5B dargestellt. Außerdem wird die leitfähige Paste 11 erhitzt und gesintert, um einen Verbindungsleiter auszubilden, der die Leitungsmuster 22a so verbindet, dass die mehrlagige Platine 90 hergestellt wird.
  • Beim vorstehend beschriebenen herkömmlichen Verfahren wird ein Photolithographieverfahren verwendet. Das Photolithographieverfahren weist viele Schritte bzw. Prozesse auf und verursacht einen Anstieg der Kosten beim Herstellen der Platine 90.
  • Außerdem wird ein Nassätzverfahren zum Ätzen der Kupferfolie 22 verwendet. Das Nassätzen hat aufgrund des Eintauchprozesses viele Einschränkungen bei der Herstellung der Platine 90.
  • Im Gegensatz dazu wird beim Verfahren zur Herstellung einer Platine, das in der JP-A-2002-299833 offenbart ist, eine leitfähige Paste mit Metallpartikeln verwendet. Der Durchmesser der Partikel beträgt durchschnittlich 1 bis 100 nm. Ein Leitungsmuster wird durch einen Siebdruck oder durch einen Tintenstrahl unter Verwendung der leitfähigen Paste ausgebildet. Der Metallpartikel wird bei einer Temperatur von gleich oder weniger als 250°C gesintert. Zudem wird jedes Leitungsmuster zum Ausbilden eines mehrlagigen Leitungsmusters sequentiell aufgebaut.
  • Allerdings können die Oberflächen der Metallpartikel, die für die leitfähige Paste verwendet werden, leicht oxidieren. Selbst wenn die Metallpartikel bei einer niedrigen Temperatur gesintert werden, kann sich ein Widerstand der Leitungsmuster leicht steigern. Der Multilayer bzw. die Mehrlagenanordnung nach dem Aufbauverfahren umfasst viele Schritte und verursacht einen Anstieg der Kosten zur Herstellung der Platine.
  • Die EP 1 416 779 A2 , die von der Anmelderin stammt, betrifft ebenso ein Verfahren zur Herstellung einer Platine mit mehrlagigen Leitungsmustern. Hierbei wird für die Verfüllung von Durchgangsöffnungen in dem Substrat eine leitfähige Paste mit Metallpartikel in Nanogröße verwendet. Dabei erfolgt die Verfüllung unter Verwendung eines Rakels. Für das Ausbilden des Leitungsmusters wird eine Tinte mittels eines Tintendruckkopfes verwendet.
  • Die WO 2005/061598 A1 betrifft das Sintern von Nanopartikel-Verbindungen bei niedrigen Temperaturen. Die dabei verwendeten Verbindungen (compositions) enthalten eine Mixtur aus Silber- und Gold-Metallnanopartikeln. Diese Verbindung kann auf einem Substrat aufgetragen und gesintert werden, um ein leitfähiges Element auszubilden.
  • Die JP 2002-299833 A betrifft ein Herstellungsverfahren für eine Platine mit mehrlagigen Leitungsschichten. Das von dieser Patentanmeldung zu lösende Problem liegt in der Herstellung eines feineren Leitungsmusters für mehrlagige Leitungsplatinen. Dazu werden in den Durchgangslöchern, die Zwischenverbindungen zwischen den Schichten ausbilden, leitende Bereiche, die sich an der inneren Umfangsoberfläche der Durchgangslöcher befinden, mit einer Nano-Silberpaste ausgebildet.
  • Im Hinblick auf das Vorangehende und andere Probleme, ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Platine vorzuschlagen, bei dem eine leitfähige Paste in einem isolierendem Substrat gesintert wird, um eine Schaltungsleitung so auszubilden, dass ein Widerstand eines Leitungsmusters niedrig ist.
  • Diese Aufgabe wird durch ein Verfahren mit den Merkmalen des Patentanspruchs 1 gelöst.
  • Gemäß einem Beispiel der vorliegenden Erfindung enthält ein Verfahren zur Herstellung einer Platine einen Bereitstellungsprozeß bzw. -schritt, bei dem eine leitfähige Paste mit Metallnanopartikeln in einem isolierenden Substrat bereitgestellt wird, und einen Sinterprozess bzw. -schritt, bei dem die leitfähige Paste gesintert wird und dadurch eine Schaltungsleitung ausgebildet wird. Beim Sinterprozess wird die leitfähige Paste in einer sauerstoffarmen Umgebung mit Alkohol so gesintert, dass die Metallnanopartikel gesintert werden.
  • Folglich kann die leitfähige Paste mit dem Metallnanopartikel bei einer niedrigen Temperatur gesintert werden. Außerdem fungiert der Alkohol als Reduktionsmittel, wenn die leitfähige Paste in einer sauerstoffarmen Umgebung mit Alkohol gebrannt wird. Daher kann eine Oberflächenoxidschicht des Metallnanopartikels entfernt werden. Das heißt, ein Anstieg eines Widerstands der Schaltungsleitung, die durch Sintern der leitfähigen Paste ausgebildet wird, wird verhindert.
  • Gemäß eine anderem Beispiels der vorliegenden Erfindung enthält ein Verfahren zur Fertigung einer Platine mit einem mehrlagigen Leitungsmuster einen Vorbereitungsprozess bzw. -schritt, bei dem eine Mehrzahl von Schichtelementen vorbereitet wird, von denen jedes eine leitfähige Paste mit Metallnanopartikeln hat, die in Durchgangslöcher eines isolierenden Substrats gefüllt wird, einen Stapelprozess bzw. -schritt, bei dem die Mehrzahl der Schichtelemente gestapelt wird, und einen Erhitzungsprozess bzw. -schritt, bei dem das gestapelte Schichtelement in einer sauerstoffarmen Umgebung mit Alkohol so erhitzt wird, dass die Nanopartikel gesintert werden, um das mehrlagige Leitungsmuster auszubilden.
  • Folglich kann das Ausbilden des mehrlagigen Leitungsmusters und das Sintern der Nanopartikel gleichzeitig durchgeführt werden. Daher können die Fertigungsprozesse bzw. -schritte gegenüber herkömmlichen Verfahren extrem reduziert werden.
  • Die vorstehende, sowie andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen deutlicher ersichtlich. In den Zeichnungen zeigt:
  • 1A eine Musterdarstellung, die Komponentensubstanzen einer leitfähigen Paste darstellt, die in einem Verfahren zur Herstellung einer Platine gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird,
  • 1B eine Darstellung, die Druckausführungen einschließlich Füllraten von Durchgangslöchern mit leitfähigen Pasten darstellt, wenn die leitfähigen Pasten mittels Siebdruck auf isolierenden Substraten aufgebracht werden, und
  • 1C eine Darstellung, die die Widerstände von Schaltungsleitungen darstellt, wenn die Schaltungsleitungen durch Sintern der leitfähigen Paste unter Bedingungen ausgebildet werden;
  • 2A bis 2C Querschnittansichten, die Herstellungsprozesse einer mehrlagigen Platine gemäß der Ausführungsform der vorliegenden Erfindung darstellen;
  • 3A und 3B Querschnittansichten, die Herstellungsprozesse der mehrlagigen Platine gemäß der Ausführungsform der vorliegenden Erfindung darstellen;
  • 4A bis 4I Querschnittansichten, die ein herkömmliches Verfahren zur Herstellung einer mehrlagigen Platine darstellen; und
  • 5A und 5B Querschnittansichten, die das herkömmliche Verfahren zur Herstellung der mehrlagigen Platine darstellen.
  • 1A zeigt eine Musterdarstellung, die Bestandteilsubstanzen einer leitfähigen Paste 10 darstellt, die bei einem Verfahren zur Herstellung einer Platine gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird.
  • Die leitfähige Paste 10, die in 1A dargestellt ist, enthält Metallnanopartikel 1a, deren Durchmesser im Nanometerbereich liegen. Die Durchmesser des Metallnanopartikels 1a können auf gleich oder weniger als 50 nm gesetzt werden. In diesem Fall kann die leitfähige Paste 10 bei einer niedrigen Temperatur von gleich oder weniger als 300°C gesintert werden, und komplizierte Leitungsmuster und Verbindungsleiter, die die Leitungsmuster verbinden, können ausgebildet werden.
  • Zudem sind Metallmikropartikel 1b in der leitfähigen Paste 10 enthalten, wie in 1A dargestellt. Die Metallmikropartikel 1b bestehen aus demselben Metall wie die Metallnanopartikel 1a, wobei die Durchmesser der Metallmikropartikel 1b im Mikrometerbereich liegen (z. B., mehrere Mikrometer bis mehrere zehn Mikrometer). Ein gemischtes Material aus Metallnanopartikeln 1a und Metallmikropartikeln 1b kann die Kosten für die leitfähige Paste 10 reduzieren und zur Herstellung eines dicken Leitungsmusters und eines Verbindungsleiters mit einem großen Querschnitt verwendet werden. Zusätzlich kann der Anteil der Metallnanopartikel 1a in der leitfähigen Paste 10 auf gleich oder mehr als 40 Gew% gesetzt werden. In diesem Fall werden die Charakteristika durch die Verwendung der Metallnanopartikel 1a sogar dann beibehalten, wenn die Metallmikropartikel 1b in der leitfähigen Paste 10 enthalten sind. Die Charakteristika sind zum Beispiel, dass die Erhitzungstemperatur niedrig ist, und dass die komplizierte Schaltungsleitung hergestellt werden kann.
  • Die Metallnanopartikel 1a und die Metallmikropartikel 1b können aus Cu oder Ag bestehen, welches eine hohe elektrische Leitfähigkeit besitzt. Cu ist insbesondere besser, da Cu keine Tendenz zur Migration aufweist. Die leitfähige Paste 10, die in 1A gezeigt wird, enthält die Metallnanopartikel 1a und die Metallnanopartikel 1b. Die leitfähige Paste 10 kann jedoch auch nur die Metallnanopartikel 1a enthalten.
  • In der leitfähigen Paste 10 werden Metallzusammensetzungen aus den Metallnanopartikeln 1a und den Metallmikropartikeln 1b in einer geeigneten Menge eines Lösungsmittels 2 verteilt. Alkane und/oder Alkohole können für das Lösungsmittel 2 verwendet werden. Die leitfähige Paste 10 kann einem isolierenden Substrat über eine Vielfalt von Verfahren zugeführt werden, z. B. Siebdruck, der wenige Schritte enthält, wodurch die Herstellungskosten gering sind.
  • Wenn die leitfähige Paste 10 dem isolierenden Substrat durch Siebdruck zugeführt wird, wird die Durchführung des Druckens getestet. Die Durchführung schließt die Füllraten eines Durchgangslochs mit der leitfähigen Paste 10 ein. Die Testergebnisse sind in 1B dargestellt.
  • Es werden verschiedene Zusammensetzungen der leitfähigen Paste 10 getestet. Beim Drucktest sind die Durchmesser der Metallnanopartikel durchschnittlich 5 nm und die Durchmesser der Metallmikropartikel durchschnittlich 1 μm. Bei einer leitfähigen Paste der Zus. 1 (Zusammensetzung 1), werden 40 Gew% Ag-Nanopartikel und 40 Gew% Ag-Mikropartikel in 20 Gew% eines Alkans verteilt bzw. verdünnt. In einer leitfähigen Paste der Zus. 2 (Zusammensetzung 2), werden 40 Gew% Cu-Nanopartikel und 40 Gew% Cu-Mikropartikel in 20 Gew% Glycerin, welches ein mehrwertiger Alkohol bzw. Polyalkohol ist, verteilt. In einer leitfähigen Paste der Zus. 3 (Zusammensetzung 3), werden 40 Gew% Cu-Nanopartikel und 40 Gew% Cu-Mikropartikel in 20 Gew% eines Alkans verteilt. Alle Ergebnisse der Drucktests mit den vorbereiteten Proben der Zus. 1 bis 3 sind gut zur Steuerung der Viskositäten, z. B., Verdampfen der Lösung. Ein Durchsickern der Proben wird nicht beobachtet. Auch die Durchführungen der Durchgangslochbefüllung mit den Proben sind gut. Es wird keine Fehlstelle im Durchgangsloch verursacht.
  • Beim Verfahren zur Herstellung der Platine gemäß der Ausführungsform der vorliegenden Erfindung, wird die leitfähige Paste 10 mit Alkohol in einer sauerstoffarmen Umgebung so gebrannt, dass die Metallnanopartikel 1a gesintert werden. Die leitfähige Paste 10 kann bei einer niedrigen Temperatur gesintert werden, da die leitfähige Paste 10 die Metallnanopartikel 1a enthält. Zusätzlich funktioniert der Alkohol als ein Reduktionsmittel, wenn die leitfähige Paste 10 in einer sauerstoffarmen Umgebung gebrannt wird. Dadurch werden Oberflächenoxidschichten der Metallnanopartikel 1a entfernt. Folglich wird ein Anstieg des Widerstands der Schaltungsleitung, die durch das Sintern der leitfähigen Paste 10 ausgebildet wird, verhindert. Die Schaltungsleitung hat annähernd dieselbe elektrische Leitfähigkeit wie ein metallisches Material als festes Rohmaterial.
  • Unter Bedingungen wie nachfolgend beschrieben, werden die leitfähigen Pasten 10 der Zus. 1 bis 3 bei 300°C so gebrannt, dass Schaltungsleiter ausgebildet werden. Die Ergebnisse von Messungen der Widerstände der Schaltungsleitungen sind in 1C dargestellt.
  • Jede leitfähige Paste der Zus. 1 bis 3 wird, bei den in 1C dargestellten Beispielen 1–3, in einer sauerstoffarmen Umgebung gebrannt. Zusätzlich ist im Beispiel 2 das Lösungsmittel 2 der leitfähigen Paste 10 der Zus. 2 ein Polyalkohol. Deshalb wird in Beispiel 2 die leitfähige Paste 10 der Zus. 2 in der Umgebung mit dem Polyalkohol gebrannt. Andererseits wird, in den Beispielen 4 bis 6, gasförmiger Alkohol einer Kammer mit wenig Sauerstoff zugeführt. Jede leitfähige Paste der Zus. 1 bis 3 wird, dargestellt in den Beispielen 4 bis 6 in 1C, in einer sauerstoffarmen Umgebung mit Alkohol gebrannt.
  • Wie in Beispiel 1 und Beispiel 4 in 1C gezeigt ist, sind die Widerstände der Schaltungsleitungen 3 μΩcm, die durch Brennen der leitfähigen Pasten mit den Ag-Nanopartikeln erzeugt werden. In den Umgebungen, welche jeweils den Alkohol enthalten oder den Alkohol nicht enthalten, können die Ag-Nanopartikel vorteilhaft gesintert werden.
  • Andererseits ist der Widerstand der Schaltungsleitung, wie in Beispiel 3 in 1C dargestellt, 30 μΩcm, wenn die leitfähige Paste mit den Cu-Nanopartikeln in einer Umgebung ohne Alkohol gebrannt wird. Die Oberfläche der Cu-Nanopartikel in der leitfähigen Paste 10 wird in einem stationären Zustand oxidiert, so dass die Cu-Nanopartikel nicht nur durch Erhitzen gesintert werden kann. Der Widerstand der Schaltungsleitung steigt extrem an, nachdem die Cu-Nanopartikel gesintert wurden, auch wenn die Cu-Nanopartikel gesintert werden können.
  • Dementsprechend ist der Widerstand der Schaltungsleitung, wie in Beispiel 6 in 1C dargestellt, 3 μΩcm, wenn die leitfähige Paste 10 mit den Cu-Nanopartikeln in der Umgebung mit dem Alkohol gebrannt wird. Der Alkohol funktioniert als ein Reduktionsmittel, so dass Oberflächenoxidschichten der Cu-Nanopartikel, wie vorstehend erwähnt, entfernt werden können. Folglich können die Cu-Nanopartikel bei der niedrigen Temperatur gesintert werden, und das Ansteigen des Widerstands der Schaltungsleitung kann verhindert werden, nachdem sie gesintert wurde. Die Schaltungsleitung kann mit annähernd derselben elektrischen Leitfähigkeit wie diejenige von Cu im festen Rohmaterial ausgebildet werden. Die elektrische Leitfähigkeit von Ag oder Cu als festes Rohmaterial beträgt 1,6 μΩcm.
  • Zudem beträgt der Widerstand der Schaltungsleitung, dargestellt in Beispiel 2 in 1C, 3 μΩcm, sodass die Cu-Nanopartikel vorteilhaft gesintert werden können. Dies ist so, da der Polyalkohol, der das Lösungsmittel 2 der leitfähigen Paste 10 der Zus. 2 ist, bei der Bedingung enthalten ist. Der gasförmige Alkohol kann der Kammer zugeführt werden, in der die leitfähige Paste 10 gebrannt wird. Der Alkohol kann jedoch der leitfähigen Paste 10 auch als Lösungsmittel 2 zugeführt werden. Weiterhin hat eine Hydroxylgruppe (-OH) des Alkohols die Funktion des Reduktionsmittels. Daher ist der Polyalkohol mit einer Anzahl von Hydroxylgruppen der vorzugsweise in der Kammer enthaltene Alkohol. Glycerin kann zum Beispiel als der Polyalkohol verwendet werden, der als Lösungsmittel 2 der Zus. 2 verwendet wird.
  • Beim Verfahren zur Herstellung der Platine gemäß der vorliegenden Erfindung, wird, wie vorstehend beschrieben, die leitfähige Paste 10 mit den Metallnanopartikeln 1a, dargestellt in 1A, in der sauerstoffarmen Umgebung mit dem Alkohol gebrannt. Dadurch kann die Platine hergestellt werden, wobei der Widerstand des Leitungsmusters niedrig ist.
  • Das vorstehend beschriebene Verfahren zur Herstellung der Platine ist insbesondere zur Herstellung einer mehrlagigen Platine 100 mit einem mehrlagigen Leitungsmuster geeignet. Das Verfahren zur Herstellung der mehrlagigen Platine 100 wird nachfolgend beschrieben.
  • Zuerst wird, wie in 2A dargestellt, eine thermoplastische Harzschicht 21 vorbereitet.
  • Dann wird, wie in 2B dargestellt, ein Durchgangsloch HA in vorbestimmten Positionen der Harzschicht bereitgestellt, um einen Verbindungsleiter zwischen den Harzschichten 21 auszubilden. Das Durchgangsloch HA kann nicht nur durch eine Bearbeitung mittels Laser, sondern auch durch Stanzen ausgebildet werden.
  • Daraufhin wird, wie in 2C dargestellt, die leitfähige Paste 10, die unter Bezugnahme auf 1A beschrieben wurde, der Harzschicht 21 durch Siebdruck zugeführt. Das Durchgangsloch HA wird mit der leitfähigen Paste 10 gefüllt und ein Leitungsmuster 31 auf der Harzschicht 21 ausgebildet. Die leitfähige Paste 10 trocknet nach dem Drucken bei einer Temperatur zwischen einer Raumtemperatur und 120°C. Dementsprechend wird eine Harzschicht 30 vor einem Multilayer vorbereitet.
  • Dann werden die Harzschichten 30a bis 30f, wie in 3A dargestellt, in einer Richtung und einer Anordnung gestapelt.
  • Danach werden die gestapelten Harzschichten 30a bis 30f zwischen ein Paar Wärmepressplatten (nicht dargestellt) eingebracht, und mit Hitze bei einer Temperatur von gleich oder weniger als 300°C in der vorstehend beschriebenen sauerstoffarmen Umgebung mit dem Alkohol gepresst. Eine Klebeschutzschicht ist zwischen den Harzschichten 20a bis 20f und den Wärmepressplatten bereitgestellt.
  • Die thermoplastischen Harzschichten 21, die in den Harzschichten 30a bis 30f bereitgestellt sind, werden durch das Warmpressen weicher gemacht und ineinander integriert, wie in 3B dargestellt. Zusätzlich werden die Metallnanopartikel 1a der leitfähigen Paste 10 bei niedriger Temperatur so gesintert, dass eine Schaltungsleitung (das Leitungsmuster 31 und eine Verbindungsleitung, welche die Leitungsmuster 31 verbindet) ausgebildet wird.
  • Folglich wird die mehrlagige Platine 100 gemäß der vorliegenden Erfindung hergestellt.
  • Bei dem, in den 2A bis 2C, 3A und 3B dargestellten Herstellungsverfahren der mehrlagigen Platine 100, wird die leitfähige Paste 10 mit den Metallnanopartikeln 1a der Harzschicht 21 durch den Siebdruck, dessen Kosten niedrig sind, zugeführt. Die gestapelten Harzschichten 30a bis 30f werden mit Hitze bei einer Temperatur von 300°C oder weniger gepresst, welche die erlaubte Temperaturgrenze der Harzschicht 21 ist. Folglich kann das Integrieren der Harzschichten 21 und das Sintern der leitfähigen Paste 10 gleichzeitig durchgeführt werden. Daher können die Herstellungsprozesse bzw. -schritte, verglichen mit den herkömmlichen Verfahren, extrem reduziert werden.
  • Beim vorstehend beschriebenen Verfahren zur Herstellung der Platine, wird die leitfähige Paste 10, die dem isolierenden Substrat zugeführt ist, erhitzt und gesintert, um die Schaltungsleitung auszubilden. Zudem kann die mehrlagige Platine 100 mit dem mehrlagigen Leitungsmuster 31 mit der leitfähigen Paste 10 mit niedrigen Kosten hergestellt werden.
  • Darüber hinaus kann die leitfähige Paste 10 mit den Metallnanopartikeln 1a, anstatt der leitfähigen Paste 11 des herkömmlichen Verfahrens, das in den 4A bis 4I, 5A und 5B dargestellt ist, zur Herstellung der mehrlagigen Platine 90 verwendet werden. Die gestapelten Harzschichten 20a bis 20f, dargestellt in 5B, können mit Hitze in einer sauerstoffarmen Umgebung mit Alkohol gepresst werden.
  • Solche Änderungen und Modifizierungen sind als zum Umfang der vorliegenden Erfindung gehörig zu verstehen, der durch die beigefügten Ansprüche definiert ist.

Claims (9)

  1. Verfahren zur Herstellung einer mehrlagigen Platine (100) mit mehrlagigen Leitungsmustern (31), wobei das Verfahren aufweist: Ausbilden einer Vielzahl von thermoplastischen Harzschichten (30), wobei das Ausbilden einen Schritt des Ausbildens eines Durchgangslochs (HA) in jeder der thermoplastischen Harzschichten (30), sowie einen Schritt des Druckens aufweist, bei welchem eine leitfähige Paste (10), die Metallnanopartikel (1a) enthält, auf der thermoplastischen Harzschicht (30) mittels Siebdruck so aufgetragen wird, dass das Durchgangsloch mit der leitfähigen Paste (10) aufgefüllt wird, und das Leitungsmuster (31) auf der thermoplastischen Harzschicht ausgebildet wird; Stapeln der Vielzahl von so ausgebildeten thermoplastischen Harzschichten (30); und anschließend Sintern der Vielzahl von aufeinander gestapelten thermoplastischen Harzschichten (30); wobei beim Sintern die thermoplastischen Harzschichten (30) mit Hitze in einer sauerstoffarmen Umgebung mit Alkohol so gepresst werden, dass die thermoplastischen Harzschichten (30) integriert werden und die leitfähige Paste (10) gesintert wird.
  2. Verfahren nach Anspruch 1, wobei: ein Durchmesser der Metallnanopartikel (1a) gleich oder kleiner als 50 nm ist.
  3. Verfahren nach Anspruch 1 oder 2, wobei: die leitfähige Paste (10) zudem Metallmikropartikel (1b) enthält, welche aus dem gleichen Metall wie die Metallnanopartikel (1a) bestehen.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei: ein Anteil der Metallnanopartikel (1a) in der leitfähigen Paste (10) gleich oder größer als 40 Gew% ist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei: das Metall Ag ist.
  6. Verfahren nach einem der Ansprüche 1 bis 4, wobei: das Metall Cu ist.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei: der Alkohol ein Polyalkohol ist.
  8. Verfahren nach Anspruch 7, wobei: der Polyalkohol Glycerin ist.
  9. Verfahren nach einem der Ansprüche 1 bis 8, wobei: der Alkohol als Lösungsmittel (2) der leitfähigen Paste (10) zugeführt wird.
DE102006037070.8A 2005-08-17 2006-08-08 Verfahren zur Herstellung einer Platine Expired - Fee Related DE102006037070B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-236864 2005-08-17
JP2005236864A JP2007053212A (ja) 2005-08-17 2005-08-17 回路基板の製造方法

Publications (2)

Publication Number Publication Date
DE102006037070A1 DE102006037070A1 (de) 2007-02-22
DE102006037070B4 true DE102006037070B4 (de) 2014-03-27

Family

ID=37697521

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006037070.8A Expired - Fee Related DE102006037070B4 (de) 2005-08-17 2006-08-08 Verfahren zur Herstellung einer Platine

Country Status (3)

Country Link
US (1) US7458150B2 (de)
JP (1) JP2007053212A (de)
DE (1) DE102006037070B4 (de)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245270B2 (ja) * 2007-03-28 2013-07-24 日本電気株式会社 半導体装置及びその製造方法
US8968608B2 (en) 2008-01-17 2015-03-03 Nichia Corporation Method for producing conductive material, conductive material obtained by the method, electronic device containing the conductive material, light-emitting device, and method for producing light-emitting device
JP5184488B2 (ja) * 2008-11-05 2013-04-17 古河電気工業株式会社 導電回路の形成方法
US8836130B2 (en) 2009-01-23 2014-09-16 Nichia Corporation Light emitting semiconductor element bonded to a base by a silver coating
CN102292835B (zh) 2009-01-23 2015-03-25 日亚化学工业株式会社 半导体装置及其制造方法
CN102292802B (zh) 2009-01-23 2014-11-19 日亚化学工业株式会社 半导体装置及其制造方法
JP5291032B2 (ja) * 2009-03-27 2013-09-18 古河電気工業株式会社 導電膜又は導電回路の形成方法、及び導電膜又は導電回路形成用加熱炉
WO2011139619A1 (en) 2010-04-26 2011-11-10 Hsio Technologies, Llc Semiconductor device package adapter
WO2011153298A1 (en) 2010-06-03 2011-12-08 Hsio Technologies, Llc Electrical connector insulator housing
US8955215B2 (en) 2009-05-28 2015-02-17 Hsio Technologies, Llc High performance surface mount electrical interconnect
WO2014011232A1 (en) 2012-07-12 2014-01-16 Hsio Technologies, Llc Semiconductor socket with direct selective metalization
US9276336B2 (en) 2009-05-28 2016-03-01 Hsio Technologies, Llc Metalized pad to electrical contact interface
WO2010141313A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit socket diagnostic tool
US8525346B2 (en) * 2009-06-02 2013-09-03 Hsio Technologies, Llc Compliant conductive nano-particle electrical interconnect
US8912812B2 (en) 2009-06-02 2014-12-16 Hsio Technologies, Llc Compliant printed circuit wafer probe diagnostic tool
US8987886B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2010141266A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor package
US9196980B2 (en) 2009-06-02 2015-11-24 Hsio Technologies, Llc High performance surface mount electrical interconnect with external biased normal force loading
US9613841B2 (en) 2009-06-02 2017-04-04 Hsio Technologies, Llc Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection
WO2012078493A1 (en) 2010-12-06 2012-06-14 Hsio Technologies, Llc Electrical interconnect ic device socket
US8970031B2 (en) 2009-06-16 2015-03-03 Hsio Technologies, Llc Semiconductor die terminal
US9699906B2 (en) 2009-06-02 2017-07-04 Hsio Technologies, Llc Hybrid printed circuit assembly with low density main core and embedded high density circuit regions
WO2010141303A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Resilient conductive electrical interconnect
US8988093B2 (en) 2009-06-02 2015-03-24 Hsio Technologies, Llc Bumped semiconductor wafer or die level electrical interconnect
US9318862B2 (en) 2009-06-02 2016-04-19 Hsio Technologies, Llc Method of making an electronic interconnect
US9930775B2 (en) 2009-06-02 2018-03-27 Hsio Technologies, Llc Copper pillar full metal via electrical circuit structure
WO2012061008A1 (en) 2010-10-25 2012-05-10 Hsio Technologies, Llc High performance electrical circuit structure
US9276339B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Electrical interconnect IC device socket
WO2011002712A1 (en) 2009-06-29 2011-01-06 Hsio Technologies, Llc Singulated semiconductor device separable electrical interconnect
US9136196B2 (en) 2009-06-02 2015-09-15 Hsio Technologies, Llc Compliant printed circuit wafer level semiconductor package
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US9603249B2 (en) 2009-06-02 2017-03-21 Hsio Technologies, Llc Direct metalization of electrical circuit structures
WO2010141296A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit semiconductor package
US9277654B2 (en) 2009-06-02 2016-03-01 Hsio Technologies, Llc Composite polymer-metal electrical contacts
WO2010141318A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed circuit peripheral lead semiconductor test socket
US8610265B2 (en) 2009-06-02 2013-12-17 Hsio Technologies, Llc Compliant core peripheral lead semiconductor test socket
US9093767B2 (en) 2009-06-02 2015-07-28 Hsio Technologies, Llc High performance surface mount electrical interconnect
US9054097B2 (en) 2009-06-02 2015-06-09 Hsio Technologies, Llc Compliant printed circuit area array semiconductor device package
US8803539B2 (en) 2009-06-03 2014-08-12 Hsio Technologies, Llc Compliant wafer level probe assembly
WO2010147782A1 (en) 2009-06-16 2010-12-23 Hsio Technologies, Llc Simulated wirebond semiconductor package
US9320144B2 (en) 2009-06-17 2016-04-19 Hsio Technologies, Llc Method of forming a semiconductor socket
US8981809B2 (en) 2009-06-29 2015-03-17 Hsio Technologies, Llc Compliant printed circuit semiconductor tester interface
WO2011010659A1 (ja) 2009-07-21 2011-01-27 日亜化学工業株式会社 導電性材料の製造方法、その方法により得られた導電性材料、その導電性材料を含む電子機器、および発光装置
US8704514B2 (en) 2010-02-11 2014-04-22 Infineon Technologies Ag Current sensor including a sintered metal layer
JP5679405B2 (ja) * 2010-03-05 2015-03-04 セイコーインスツル株式会社 電子デバイス及びその製造方法
US9689897B2 (en) 2010-06-03 2017-06-27 Hsio Technologies, Llc Performance enhanced semiconductor socket
US9350093B2 (en) 2010-06-03 2016-05-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8758067B2 (en) 2010-06-03 2014-06-24 Hsio Technologies, Llc Selective metalization of electrical connector or socket housing
JP5714324B2 (ja) * 2010-12-28 2015-05-07 ハリマ化成株式会社 金属ナノ粒子焼結体層の形成方法
JP5832355B2 (ja) * 2012-03-30 2015-12-16 東光株式会社 面実装インダクタの製造方法
JP5598739B2 (ja) 2012-05-18 2014-10-01 株式会社マテリアル・コンセプト 導電性ペースト
JP5671105B2 (ja) * 2012-05-18 2015-02-18 株式会社マテリアル・コンセプト 配線形成方法
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US9053405B1 (en) 2013-08-27 2015-06-09 Flextronics Ap, Llc Printed RFID circuit
DE102013218425A1 (de) * 2013-09-13 2015-04-02 Robert Bosch Gmbh Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil
US9565748B2 (en) * 2013-10-28 2017-02-07 Flextronics Ap, Llc Nano-copper solder for filling thermal vias
US9585251B2 (en) 2014-03-28 2017-02-28 Shuhou Co., Ltd. Method of manufacturing conductive wiring and conductive wiring
US9559447B2 (en) 2015-03-18 2017-01-31 Hsio Technologies, Llc Mechanical contact retention within an electrical connector

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
EP1416779A2 (de) * 2002-10-25 2004-05-06 Denso Corporation Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
WO2005061598A1 (en) * 2003-12-18 2005-07-07 3M Innovative Properties Company Low temperature sintering nanoparticle compositions

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3355142B2 (ja) * 1998-01-21 2002-12-09 三菱樹脂株式会社 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法
US6099745A (en) * 1998-06-05 2000-08-08 Parlex Corporation Rigid/flex printed circuit board and manufacturing method therefor
JP3674501B2 (ja) * 2000-11-30 2005-07-20 株式会社村田製作所 感光性銅ペースト、銅パターンの形成方法、及びセラミック多層基板の製造方法
JP3956087B2 (ja) * 2001-06-06 2007-08-08 株式会社デンソー プリント基板の製造方法
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
US7820232B2 (en) * 2003-05-16 2010-10-26 Harima Chemicals, Inc. Method for forming fine copper particle sintered product type of electric conductor having fine shape, and process for forming copper fine wiring and thin copper film by applying said method
JP2006038999A (ja) * 2004-07-23 2006-02-09 Sumitomo Electric Ind Ltd レーザ照射を用いた導電性回路形成方法と導電性回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299833A (ja) * 2001-03-30 2002-10-11 Harima Chem Inc 多層配線板およびその形成方法
EP1416779A2 (de) * 2002-10-25 2004-05-06 Denso Corporation Mehrschichtige Leiterplatte und Verfahren zu deren Herstellung
WO2005061598A1 (en) * 2003-12-18 2005-07-07 3M Innovative Properties Company Low temperature sintering nanoparticle compositions

Also Published As

Publication number Publication date
US7458150B2 (en) 2008-12-02
DE102006037070A1 (de) 2007-02-22
JP2007053212A (ja) 2007-03-01
US20070074391A1 (en) 2007-04-05

Similar Documents

Publication Publication Date Title
DE102006037070B4 (de) Verfahren zur Herstellung einer Platine
DE19712825B4 (de) Verfahren zur Herstellung eines Keramik-Leitersubstrates sowie Keramik-Leitersubstrat
DE4401616B4 (de) Keramische Mehrfachschichten-Verdrahtungskarte
DE3818894C2 (de)
DE19615395C2 (de) Funkenstrecken-Schutzvorrichtung und Verfahren zu ihrer Herstellung
DE19653499B4 (de) Lotzuführgerät und Lotzuführverfahren
DE10238320B4 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE60038276T2 (de) Vielschicht-Piezoelement und dessen Herstellungsverfahren
DE19636735B4 (de) Mehrschichtiges Schaltungssubstrat und Verfahren zu seiner Herstellung
DE69936483T2 (de) Laminierte Leiterplatte und Herstellungsverfahren
DE60202218T2 (de) Wärmehärtbare elektrisch leitfähige paste zur verwendung für elektrisch leitende höcker
DE69937213T2 (de) Leitende Paste und Verfahren zum Herstellen eines keramischen Substrates welches diese Paste verwendet
DE3330068A1 (de) Hybrid-integrierte schaltung und verfahren zur herstellung derselben
DE69630332T2 (de) Leitpaste zum Verschluss von Vias in keramischen Leiterplatten
DE3612261A1 (de) Vielschicht-keramikleiterplatte
DE102007058497B4 (de) Mehrschichtige Leiterplatte und Verfahren zum Herstellen einer mehrschichtigen Leiterplatte
DE3150880A1 (de) "leitende paste und verfahren zu ihrer herstellung"
DE10143919B4 (de) Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste
DE102007034366B4 (de) Verfahren zur Herstellung eines Keramikheizelements und Keramikheizelement
DE102012110536A1 (de) Elektrisch leitfähiges material und elektronische einrichtung, welche dieselbe verwendet
DE19608484B4 (de) Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat
DE112016003985T5 (de) Mehrschichtsubstrat und Verfahren zur Herstellung desselben
DE102008045003A1 (de) Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte
DE3434449A1 (de) Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung
DE112014005690T5 (de) Widerstandselement und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20141230

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee