DE102006037070A1 - Verfahren zur Herstellung einer Platine - Google Patents
Verfahren zur Herstellung einer Platine Download PDFInfo
- Publication number
- DE102006037070A1 DE102006037070A1 DE102006037070A DE102006037070A DE102006037070A1 DE 102006037070 A1 DE102006037070 A1 DE 102006037070A1 DE 102006037070 A DE102006037070 A DE 102006037070A DE 102006037070 A DE102006037070 A DE 102006037070A DE 102006037070 A1 DE102006037070 A1 DE 102006037070A1
- Authority
- DE
- Germany
- Prior art keywords
- conductive paste
- alcohol
- metal
- nanoparticles
- metal nanoparticles
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
- H05K1/097—Inks comprising nanoparticles and specially adapted for being sintered at low temperature
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0104—Properties and characteristics in general
- H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0263—Details about a collection of particles
- H05K2201/0266—Size distribution
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Nanotechnology (AREA)
- Dispersion Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Manufacturing Of Electric Cables (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Platine, mit einem Schritt des Bereitstellens einer leitfähigen Paste (10) mit Metallnanopartikeln (1a) auf einem isolierenden Substrat (21), und einem Schritt des Sinterns der leitfähigen Paste (10), um einen Schaltungsleiter auszubilden. Beim Sinterschritt wird die leitfähige Paste (10) in einer sauerstoffarmen Umgebung mit Alkohol so gesintert, daß die Metallnanopartikel (1a) gesintert werden.
Description
- Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Platine, bei dem eine leitfähige Paste in einem isolierenden Substrat gesintert wird, um eine Schaltungsleitung auszubilden.
- Das U.S. Patent Nr. 6,228,467 (entsprechend der JP-A-2000-38464) und die JP-A-2002-299833 offenbaren Verfahren zur Herstellung einer Platine, insbesondere einer mehrlagigen Platine mit einem mehrlagigen Leitungsmuster. Bei diesem Verfahren wird eine leitfähige Paste in einem isolierenden Substrat gesintert, um eine Schaltungsleitung bzw. -ader auszubilden.
- Die
4A bis4I ,5A und5B sind Querschnittansichten, die ein Verfahren zur Herstellung einer mehrlagigen Platine90 darstellen, das dem im U.S. Patent Nr. 6,228,467 ähnlich ist. - Zuerst wird, wie in
4A dargestellt, eine Harzschicht20 vorbereitet, die eine thermoplastische Harzschicht21 und eine Kupferfolie22 enthält. Die Harzschicht20 ist eine laminierte Schicht mit der thermoplastischen Harzschicht21 und der Kupferfolie22 . - Dann wird, wie in
4B dargestellt, eine Abdecklage bzw. Widerstandslage23 auf der Kupferfolie ausgebildet. Wie in4C dargestellt, wird ein Maskenmuster bzw. eine Mustermaske23a (mask pattern) bei einem Fotoprozess ausgebildet. - Dann wird, wie in
4D dargestellt, ein Ätzen der Kupferfolie22 unter Verwendung der Mustermaske23a durchgeführt. Danach wird, wie in4E dargestellt, die Mustermaske23a entfernt, um ein Leitungsmuster22a aus der Kupferfolie22 auszubilden. - Darauf wird, wie in
4F dargestellt, eine Schutzschicht24 auf die andere Seite der thermoplastischen Harzschicht21 laminiert. - Anschließend wird, wie in
4G dargestellt, ein Laser von der dem Leitungsmuster22a entgegengesetzten Seite so ausgestrahlt, dass ein basisbezogenes Loch H (based hole) ausgebildet wird. Das Leitungsmuster22a ist der Boden des basisbezogenen Lochs bzw. Basislochs H. - Dann wird, wie in
4H dargestellt, das Basisloch H mit einer leitfähigen Paste11 gefüllt, die ein leitfähiger Füllstoff aus Ag und Sn ist. Dann wird, wie in4I dargestellt, die Schutzschicht24 entfernt. Demgemäß wird die Harzschicht20 vor einem Multilayer bzw. einer Mehrfachlage vorbereitet. - Daraufhin werden die Harzschichten
20a bis20f in eine Richtung gestapelt, wie in5A gezeigt. Danach werden die gestapelten Harzschichten20a bis20f zwischen ein Paar von Wärmepressplatten (nicht dargestellt) eingebracht und bei Hitze gepresst. Zwischen den Harzschichten20a bis20f und den Wärmepressplatten wird eine Klebeschutzschicht bereitgestellt. - Die thermoplastischen Harzschichten
21 , die aus den Harzschichten20a bis20f gebildet werden, werden durch das Wärmepressen weicher gemacht und ineinander integriert, wie in5B dargestellt. Außerdem wird die leitfähige Paste11 erhitzt und gesintert, um einen Verbindungsleiter auszubilden, der die Leitungsmuster22a so verbindet, dass die mehrlagige Platine90 hergestellt wird. - Beim vorstehend beschriebenen herkömmlichen Verfahren wird ein Photolithographieverfahren verwendet. Das Photolithographieverfahren weist viele Schritte bzw. Prozesse auf und verursacht einen Anstieg der Kosten beim Herstellen der Platine
90 . - Außerdem wird ein Nassätzverfahren zum Ätzen der Kupferfolie
22 verwendet. Das Nassätzen hat aufgrund des Unterwasserprozesses viele Einschränkungen bei der Herstellung der Platine90 . - Im Gegensatz dazu wird beim Verfahren zur Herstellung einer Platine, das in der JP-A-2002-299833 offenbart ist, eine leitfähige Paste mit Metallpartikeln verwendet. Der Durchmesser der Partikel beträgt durchschnittlich 1 bis 100 nm. Ein Leitungsmuster wird durch einen Siebdruck oder durch einen Tintenstrahl unter Verwendung der leitfähigen Paste ausgebildet. Der Metallpartikel wird bei einer Temperatur von gleich oder weniger als 250°C gesintert. Zudem wird jedes Leitungsmuster zum Ausbilden eines mehrlagigen Leitungsmusters sequentiell aufgebaut.
- Allerdings können die Oberflächen der Metallpartikel, die für die leitfähige Paste verwendet werden, leicht oxidieren. Selbst wenn die Metallpartikel bei einer niedrigen Temperatur gesintert werden, kann sich ein Widerstand der Leitungsmuster leicht steigern. Der Multilayer bzw. die Mehrlagenanordnung nach dem Aufbauverfahren umfasst viele Schritte und verursacht einen Anstieg der Kosten zur Herstellung der Platine.
- Im Hinblick auf das Vorangehende und andere Probleme, ist es eine Aufgabe der vorliegenden Erfindung, ein Verfahren zur Herstellung einer Platine vorzuschlagen, bei dem eine leitfähige Paste in einem isolierendem Substrat gesintert wird, um eine Schaltungsleitung so auszubilden, dass ein Widerstand eines Leitungsmusters niedrig ist.
- Gemäß einem Beispiel der vorliegenden Erfindung enthält ein Verfahren zur Herstellung einer Platine einen Bereitstellungsprozeß bzw. -schritt, bei dem eine leitfähige Paste mit Metallnanopartikeln in einem isolierenden Substrat bereitgestellt wird, und einen Sinterprozess bzw. -schritt, bei dem die leitfähige Paste gesintert wird und dadurch eine Schaltungsleitung ausgebildet wird. Beim Sinterprozess wird die leitfähige Paste in einer sauerstoffarmen Umgebung mit Alkohol so gesintert, dass die Metallnanopartikel gesintert werden.
- Folglich kann die leitfähige Paste mit dem Metallnanopartikel bei einer niedrigen Temperatur gesintert werden. Außerdem fungiert der Alkohol als Reduktionsmittel, wenn die leitfähige Paste in einer sauerstoffarmen Umgebung mit Alkohol gebrannt wird. Daher kann eine Oberflächenoxidschicht des Metallnanopartikels entfernt werden. Das heißt, ein Anstieg eines Widerstands der Schaltungsleitung, die durch Sintern der leitfähigen Paste ausgebildet wird, wird verhindert.
- Gemäß eine anderem Beispiels der vorliegenden Erfindung enthält ein Verfahren zur Fertigung einer Platine mit einem mehrlagigen Leitungsmuster einen Vorbereitungsprozess bzw. -schritt, bei dem eine Mehrzahl von Schichtelementen vorbereitet wird, von denen jedes eine leitfähige Paste mit Metallnanopartikeln hat, die in Durchgangslöcher eines isolierenden Substrats gefüllt wird, einen Stapelprozess bzw. -schritt, bei dem die Mehrzahl der Schichtelemente gestapelt wird, und einen Erhitzungsprozess bzw. -schritt, bei dem das gestapelte Schichtelement in einer sauerstoffarmen Umgebung mit Alkohol so erhitzt wird, dass die Nanopartikel gesintert werden, um das mehrlagige Leitungsmuster auszubilden.
- Folglich kann das Ausbilden des mehrlagigen Leitungsmusters und das Sintern der Nanopartikel gleichzeitig durchgeführt werden. Daher können die Fertigungsprozesse bzw. -schritte gegenüber herkömmlichen Verfahren extrem reduziert werden.
- Die vorstehende, sowie andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden anhand der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die beigefügten Zeichnungen deutlicher ersichtlich. In den Zeichnungen zeigt:
-
1A eine Musterdarstellung, die Komponentensubstanzen einer leitfähigen Paste darstellt, die in einem Verfahren zur Herstellung einer Platine gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird, -
1B eine Darstellung, die Druckausführungen einschließlich Füllraten von Durchgangslöchern mit leitfähigen Pasten darstellt, wenn die leitfähigen Pasten mittels Siebdruck auf isolierenden Substraten aufgebracht werden, und -
1C eine Darstellung, die die Widerstände von Schaltungsleitungen darstellt, wenn die Schaltungsleitungen durch Sintern der leitfähigen Paste unter Bedingungen ausgebildet werden; -
2A bis2C Querschnittansichten, die Herstellungsprozesse einer mehrlagigen Platine gemäß der Ausführungsform der vorliegenden Erfindung darstellen; -
3A und3B Querschnittansichten, die Herstellungsprozesse der mehrlagigen Platine gemäß der Ausführungsform der vorliegenden Erfindung darstellen; -
4A bis4I Querschnittansichten, die ein herkömmliches Verfahren zur Herstellung einer mehrlagigen Platine darstellen; und -
5A und5B Querschnittansichten, die das herkömmliche Verfahren zur Herstellung der mehrlagigen Platine darstellen. -
1A zeigt eine Musterdarstellung, die Komponentensubstanzen einer leitfähigen Paste10 darstellt, die bei einem Verfahren zur Herstellung einer Platine gemäß einer Ausführungsform der vorliegenden Erfindung verwendet wird. - Die leitfähige Paste
10 , die in1A dargestellt ist, enthält Metallnanopartikel1a , deren Durchmesser im Nanometerbereich liegen. Die Durchmesser des Metallnanopartikels1a können auf gleich oder weniger als 50 nm gesetzt werden. In diesem Fall kann die leitfähige Paste10 bei einer niedrigen Temperatur von gleich oder weniger als 300°C gesintert werden, und komplizierte Leitungsmuster und Verbindungsleiter, die die Leitungsmuster verbinden, können ausgebildet werden. - Zudem sind Metallmikropartikel
1b in der leitfähigen Paste10 enthalten, wie in1A dargestellt. Die Metallmikropartikel1b bestehen aus demselben Metall wie die Metallnanopartikel1a , wobei die Durchmesser der Metallmikropartikel16 im Mikrometerbereich liegen (z.B., mehrere Mikrometer bis mehrere zehn Mikrometer). Ein gemischtes Material aus Metallnanopartikeln1a und Metallmikropartikeln1b kann die Kosten für die leitfähige Paste10 reduzieren und zur Herstellung eines dicken Leitungsmusters und eines Verbindungsleiters mit einem großen Querschnitt verwendet werden. Zusätzlich kann der Anteil der Metallnanopartikel1a in der leitfähigen Paste10 auf gleich oder mehr als 40Gew% gesetzt werden. In diesem Fall werden die Charakteristika durch die Verwendung der Metallnanopartikel1a sogar dann beibehalten, wenn die Metallmikropartikel1b in der leitfähigen Paste10 enthalten sind. Die Charakteristika sind zum Beispiel, dass die Erhitzungstemperatur niedrig ist, und dass die komplizierte Schaltungsleitung hergestellt werden kann. - Die Metallnanopartikel
1a und die Metallmikropartikel1b können aus Cu oder Ag bestehen, welches eine hohe elektrische Leitfähigkeit besitzt. Cu ist insbesondere besser, da Cu keine Tendenz zur Migration aufweist. Die leitfähige Paste10 , die in1A gezeigt wird, enthält die Metallnanopartikel1a und die Metallnanopartikel1b . Die leitfähige Paste10 kann jedoch auch nur die Metallnanopartikel1a enthalten. - In der leitfähigen Paste
10 werden Metallzusammensetzungen aus den Metallnanopartikeln1a und den Metallmikropartikeln1b in einer geeigneten Menge einer Lösung2 verteilt. Alkanische Lösungen und/oder alkoholische Lösungen können für die Lösung2 verwendet werden. Die leitfähige Paste10 kann einem isolierenden Substrat über eine Vielfalt von Verfahren zugeführt werden, z.B. Siebdruck, der wenige Schritte enthält, wodurch die Herstellungskosten gering sind. - Wenn die leitfähige Paste
10 dem isolierenden Substrat durch Siebdruck zugeführt wird, wird die Durchführung des Druckens getestet. Die Durchführung schließt die Füllraten eines Durchgangslochs mit der leitfähigen Paste10 ein. Die Testergebnisse sind in1B dargestellt. - Es werden verschiedene Zusammensetzungen der leitfähigen Paste
10 getestet. Beim Drucktest sind die Durchmesser der Metallnanopartikel durchschnittlich 5 nm und die Durchmesser der Metallmikropartikel durchschnittlich 1 μm. Bei einer leitfähigen Paste der Zus. 1 (Zusammensetzung 1), werden 40Gew% Ag-Nanopartikel und 40Gew% Ag-Mikropartikel in 20gew% einer alkanischen Lösung verteilt bzw. verdünnt. In einer leitfähigen Paste der Zus. 2 (Zusammensetzung 2), werden 40Gew% Cu-Nanopartikel und 40Gew% Cu-Mikropartikel in 20Gew% Glycerin, welches ein mehrwertiger Alkohol bzw. Polyalkohol ist, verteilt. In einer leitfähigen Paste der Zus. 3 (Zusammensetzung 3), werden 40Gew% Cu-Nanopartikel und 40Gew% Cu-Mikropartikel in 20Gew% einer alkanischen Lösung verteilt. Alle Ergebnisse der Drucktests mit den vorbereiteten Proben der Zus. 1 bis 3 sind gut zur Steuerung der Viskositäten, z.B., Verdampfen der Lösung. Ein Durchsickern der Proben wird nicht beobachtet. Auch die Durchführungen der Durchgangslochbefüllung mit den Proben sind gut. Es wird keine Fehlstelle im Durchgangsloch verursacht. - Beim Verfahren zur Herstellung der Platine gemäß der Ausführungsform der vorliegenden Erfindung, wird die leitfähige Paste
10 mit Alkohol in einer sauerstoffarmen Umgebung so gebrannt, dass die Metallnanopartikel1a gesintert werden. Die leitfähige Paste10 kann bei einer niedrigen Temperatur gesintert werden, da die leitfähige Paste10 die Metallnanopartikel1a enthält. Zusätzlich funktioniert der Alkohol als ein Reduktionsmittel, wenn die leitfähige Paste10 in einer sauerstoffarmen Umgebung gebrannt wird. Dadurch werden Oberflächenoxidschichten der Metallnanopartikel1a entfernt. Folglich wird ein Anstieg des Widerstands der Schaltungsleitung, die durch das Sintern der leitfähigen Paste10 ausgebildet wird, verhindert. Die Schaltungsleitung hat annähernd dieselbe elektrische Leitfähigkeit wie ein metallisches Material als festes Rohmaterial. - Unter Bedingungen wie nachfolgend beschrieben, werden die leitfähigen Pasten
10 der Zus. 1 bis 3 bei 300°C so gebrannt, dass Schaltungsleiter ausgebildet werden. Die Ergebnisse von Messungen der Widerstände der Schaltungsleitungen sind in1C dargestellt. - Jede leitfähige Paste der Zus. 1 bis 3 wird, bei den in
1C dargestellten Beispielen 1–3, in einer sauerstoffarmen Umgebung gebrannt. Zusätzlich ist im Beispiel 2 die Lösung2 der leitfähigen Paste10 der Zus. 2 ein Polyalkohol. Deshalb wird in Beispiel 2 die leitfähige Paste10 der Zus. 2 in der Umgebung mit dem Polyalkohol gebrannt. Andererseits wird, in den Beispielen 4 bis 6, gasförmiger Alkohol einer Kammer mit wenig Sauerstoff zugeführt. Jede leitfähige Paste der Zus. 1 bis 3 wird, dargestellt in den Beispielen 4 bis 6 in1C , in einer sauerstoffarmen Umgebung mit Alkohol gebrannt. - Wie in Beispiel 1 und Beispiel 4 in
1C gezeigt ist, sind die Widerstände der Schaltungsleitungen 3 μΩcm, die durch Brennen der leitfähigen Pasten mit den Ag-Nanopartikeln erzeugt werden. In den Umgebungen, welche jeweils den Alkohol enthalten oder den Alkohol nicht enthalten, können die Ag-Nanopartikel vorteilhaft gesintert werden. - Andererseits ist der Widerstand der Schaltungsleitung, wie in Beispiel 3 in
1C dargestellt, 30 μΩcm, wenn die leitfähige Paste mit den Cu-Nanopartikeln in einer Umgebung ohne Alkohol gebrannt wird. Die Oberfläche der Cu-Nanopartikel in der leitfähigen Paste10 wird in einem stationären Zustand oxidiert, so dass die Cu-Nanopartikel nicht nur durch Erhitzen gesintert werden kann. Der Widerstand der Schaltungsleitung steigt extrem an, nachdem die Cu-Nanopartikel gesintert wurden, auch wenn die Cu-Nanopartikel gesintert werden können. - Dementsprechend ist der Widerstand der Schaltungsleitung, wie in Beispiel 6 in
1C dargestellt, 3 μΩcm, wenn die leitfähige Paste10 mit den Cu-Nanopartikeln in der Umgebung mit dem Alkohol gebrannt wird. Der Alkohol funktioniert als ein Reduktionsmittel, so dass Oberflächenoxidschichten der Cu-Nanopartikel, wie vorstehend erwähnt, entfernt werden können. Folglich können die Cu-Nanopartikel bei der niedrigen Temperatur gesintert werden, und das Ansteigen des Widerstands der Schaltungsleitung kann verhindert werden, nachdem sie gesintert wurde. Die Schaltungsleitung kann mit annähernd derselben elektrischen Leitfähigkeit wie diejenige von Cu im festen Rohmaterial ausgebildet werden. Die elektrische Leitfähigkeit von Ag oder Cu als festes Rohmaterial beträgt 1,6 μΩcm. - Zudem beträgt der Widerstand der Schaltungsleitung, dargestellt in Beispiel 2 in
1C , 3 μΩcm, sodass die Cu-Nanopartikel vorteilhaft gesintert werden können. Dies ist so, da der Polyalkohol, der die Lösung2 der leitfähigen Paste10 der Zus. 2 ist, bei der Bedingung enthalten ist. Der gasförmige Alkohol kann der Kammer zugeführt werden, in der die leitfähige Paste10 gebrannt wird. Der Alkohol kann jedoch der leitfähigen Paste10 auch als Lösung2 zugeführt werden. Weiterhin hat eine Hydroxylgruppe (-OH) des Alkohols die Funktion des Reduktionsmittels. Daher ist der Polyalkohol mit einer Anzahl von Hydroxylgruppen der vorzugsweise in der Kammer enthaltene Alkohol. Glycerin kann zum Beispiel als der Polyalkohol verwendet werden, der als Lösung2 der Zus. 2 verwendet wird. - Beim Verfahren zur Herstellung der Platine gemäß der vorliegenden Erfindung, wird, wie vorstehend beschrieben, die leitfähige Paste
10 mit den Metallnanopartikeln1a , dargestellt in1A , in der sauerstoffarmen Umgebung mit dem Alkohol gebrannt. Dadurch kann die Platine hergestellt werden, wobei der Widerstand des Leitungsmusters niedrig ist. - Das vorstehend beschriebene Verfahren zur Herstellung der Platine ist insbesondere zur Herstellung einer mehrlagigen Platine
100 mit einem mehrlagigen Leitungsmuster geeignet. Das Verfahren zur Herstellung der mehrlagigen Platine100 wird nachfolgend beschrieben. - Zuerst wird, wie in
2A dargestellt, eine thermoplastische Harzschicht21 vorbereitet. - Dann wird, wie in
2B dargestellt, ein Durchgangsloch HA in vorbestimmten Positionen der Harzschicht bereitgestellt, um einen Verbindungsleiter zwischen den Harzschichten21 auszubilden. Das Durchgangsloch HA kann nicht nur durch eine Bearbeitung mittels Laser, sondern auch durch Stanzen ausgebildet werden. - Daraufhin wird, wie in
2C dargestellt, die leitfähige Paste10 , die unter Bezugnahme auf1A beschrieben wurde, der Harzschicht21 durch Siebdruck zugeführt. Das Durchgangsloch HA wird mit der leitfähigen Paste10 gefüllt und ein Leitungsmuster31 auf der Harzschicht21 ausgebildet. Die leitfähige Paste10 trocknet nach dem Drucken bei einer Temperatur zwischen einer Raumtemperatur und 120°C. Dementsprechend wird eine Harzschicht30 vor einem Multilayer vorbereitet. - Dann werden die Harzschichten
30a bis30f wie in3A dargestellt, in einer Richtung und einer Anordnung gestapelt. - Danach werden die gestapelten Harzschichten
30a bis30f zwischen ein Paar Wärmepressplatten (nicht dargestellt) eingebracht, und mit Hitze bei einer Temperatur von gleich oder weniger als 300°C in der vorstehend beschriebenen sauerstoffarmen Umgebung mit dem Alkohol gepresst. Eine Klebeschutzschicht ist zwischen den Harzschichten20a bis20f und den Wärmepressplatten bereitgestellt. - Die thermoplastischen Harzschichten
21 , die in den Harzschichten30a bis30f bereitgestellt sind, werden durch das Warmpressen weicher gemacht und ineinander integriert, wie in3B dargestellt. Zusätzlich werden die Metallnanopartikel1a der leitfähigen Paste10 bei niedriger Temperatur so gesintert, dass eine Schaltungsleitung (das Leitungsmuster31 und eine Verbindungsleitung, welche die Leitungsmuster31 verbindet) ausgebildet wird. - Folglich wird die mehrlagige Platine
100 gemäß der vorliegenden Erfindung hergestellt. - Bei dem, in den
2A bis2C ,3A und3B dargestellten Herstellungsverfahren der mehrlagigen Platine100 , wird die leitfähige Paste10 mit den Metallnanopartikeln1a der Harzschicht21 durch den Siebdruck, dessen Kosten niedrig sind, zugeführt. Die gestapelten Harzschichten30a bis30f werden mit Hitze bei einer Temperatur von 300°C oder weniger gepresst, welche die erlaubte Temperaturgrenze der Harzschicht21 ist. Folglich kann das Integrieren der Harzschichten21 und das Sintern der leitfähigen Paste10 gleichzeitig durchgeführt werden. Daher können die Herstellungsprozesse bzw. -schritte, verglichen mit den herkömmlichen Verfahren, extrem reduziert werden. - Beim vorstehend beschriebenen Verfahren zur Herstellung der Platine, wird die leitfähige Paste
10 , die dem isolierenden Substrat zugeführt ist, erhitzt und gesintert, um die Schaltungsleitung auszubilden. Zudem kann die mehrlagige Platine100 mit dem mehrlagigen Leitungsmuster31 mit der leitfähigen Paste10 mit niedrigen Kosten hergestellt werden. - Darüber hinaus kann die leitfähige Paste
10 mit den Metallnanopartikeln1a , anstatt der leitfähigen Paste11 des herkömmlichen Verfahrens, das in den4A bis4I ,5A und5B dargestellt ist, zur Herstellung der mehrlagigen Platine90 verwendet werden. Die gestapelten Harzschichten20a bis20f , dargestellt in5B , können mit Hitze in einer sauerstoffarmen Umgebung mit Alkohol gepresst werden. - Solche Änderungen und Modifizierungen sind als zum Umfang der vorliegenden Erfindung gehörig zu verstehen, der durch die beigefügten Ansprüche definiert ist.
Claims (13)
- Verfahren zur Herstellung einer Platine, wobei das Verfahren folgendes umfasst: Bereitstellen einer leitfähigen Paste (
10 ) mit Metallnanopartikeln (1a ) auf einem isolierenden Substrat (21 ); und Sintern der leitfähigen Paste (10 ) zur Ausbildung einer Schaltungsleitung in einer sauerstoffarmen Umgebung mit Alkohol, so dass die Metallnanopartikel (1a ) gesintert werden. - Verfahren nach Anspruch 1, wobei: ein Durchmesser der Metallnanopartikel (
1a ) gleich oder kleiner als 50 nm ist. - Verfahren nach Anspruch 1 oder 2, wobei: die leitfähige Paste (
10 ) zudem Metallmikropartikel (1b ) enthält, welche aus dem gleichen Metall wie die Metallnanopartikel (1a ) bestehen. - Verfahren nach einem der Ansprüche 1 bis 3, wobei: ein Anteil der Metallnanopartikel (
1a ) in der leitfähigen Paste (10 ) gleich oder größer als 40 Gew% ist. - Verfahren nach einem der Ansprüche 1 bis 4, wobei: das Metall Cu oder Ag ist.
- Verfahren nach einem der Ansprüche 1 bis 5, wobei: das Metall Cu ist.
- Verfahren nach einem der Ansprüche 1 bis 6, wobei: der Alkohol ein Polyalkohol ist.
- Verfahren nach Anspruch 7, wobei: der Polyalkohol Glycerin ist.
- Verfahren nach einem der Ansprüche 1 bis 8, wobei: der Alkohol als Lösung (
2 ) der leitfähigen Paste (10 ) zugeführt wird - Verfahren nach einem der Ansprüche 1 bis 9, wobei: die leitfähige Paste (
10 ) im isolierenden Substrat (21 ) mittels Siebdruck bereitgestellt wird. - Verfahren nach Anspruch 1 oder 10, wobei: die Platine eine mehrlagige Platine (
100 ) mit einem mehrlagigen Leitungsmuster (31 ) ist; das isolierende Substrat (21 ) eine Mehrzahl von thermoplastischen Harzschichten (30 ) mit jeweils einem Durchgangsloch (HA) enthält; beim Bereitstellen die leitfähige Paste (10 ) der thermoplastischen Harzschicht (30 ) durch Siebdrucken zugeführt wird, so dass die Durchgangslöcher (HA) mit der leitfähigen Paste (10 ) gefüllt werden und das Leitungsmuster (31 ) auf jeder thermoplastischen Harzschicht (30 ) ausgebildet wird; das Sintern ausgeführt wird, nachdem die thermoplastischen Harzschichten (30 ) mit der leitfähigen, in die Durchgangslöcher (HA) gefüllten Paste (10 ), gestapelt sind; und beim Sintern die thermoplastischen Harzschichten (30 ) mit Hitze in der sauerstoffarmen Umgebung mit dem Alkohol so gepresst werden, dass die thermoplastischen Harzschichten (30 ) integriert werden und die leitfähige Paste (10 ) gesintert wird. - Verfahren nach Anspruch 1, wobei: die leitfähige Paste (
10 ) mit den Metallnanopartikeln (1a ) in Durchgangslöchern (HA) bereitgestellt ist, die im isolierenden Substrat (21 ) ausgebildet sind. - Verfahren zur Herstellung einer Platine (
100 ) mit mehrlagigen Leitungsmustern (31 ), das Verfahren weist auf: Vorbereiten einer Vielzahl von Schichtelementen (30 ), wobei jedes eine leitfähige Paste (10 ) mit Metallnanopartikeln (1a ) hat, die in Durchgangslöcher (HA) eines isolierenden Substrats (21 ) gefüllt ist; Stapeln der Vielzahl von Schichtelementen (30 ); und Erhitzen der gestapelten Schichtelemente (30 ) in einer sauerstoffarmen Umgebung mit Alkohol derart, dass die Nanopartikel (1a ) gesintert werden, um die mehrlagige Platine (31 ) auszubilden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005236864A JP2007053212A (ja) | 2005-08-17 | 2005-08-17 | 回路基板の製造方法 |
JP2005-236864 | 2005-08-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102006037070A1 true DE102006037070A1 (de) | 2007-02-22 |
DE102006037070B4 DE102006037070B4 (de) | 2014-03-27 |
Family
ID=37697521
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102006037070.8A Expired - Fee Related DE102006037070B4 (de) | 2005-08-17 | 2006-08-08 | Verfahren zur Herstellung einer Platine |
Country Status (3)
Country | Link |
---|---|
US (1) | US7458150B2 (de) |
JP (1) | JP2007053212A (de) |
DE (1) | DE102006037070B4 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011003998B4 (de) | 2010-02-11 | 2019-07-25 | Infineon Technologies Ag | Stromsensor, der eine gesinterte Metallschicht umfasst |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5245270B2 (ja) * | 2007-03-28 | 2013-07-24 | 日本電気株式会社 | 半導体装置及びその製造方法 |
CN101911219B (zh) | 2008-01-17 | 2015-12-16 | 日亚化学工业株式会社 | 导电性材料及其制造方法、电子设备、发光装置及其制造方法 |
JP5184488B2 (ja) * | 2008-11-05 | 2013-04-17 | 古河電気工業株式会社 | 導電回路の形成方法 |
EP2390903B1 (de) | 2009-01-23 | 2016-11-02 | Nichia Corporation | Verfahren zum herstellen einer halbleitervorrichtung durch verbinden von silber oder silberoxid auf einer oberfläche eines halbleiterbauelements mit silber oder silberoxid auf einer oberfläche eines stanzgitters oder eines verdrahtungssubstrats, wobei zumindest eine der genannten oberflächen mit silberoxid versehen ist |
US8836130B2 (en) | 2009-01-23 | 2014-09-16 | Nichia Corporation | Light emitting semiconductor element bonded to a base by a silver coating |
CN102292835B (zh) | 2009-01-23 | 2015-03-25 | 日亚化学工业株式会社 | 半导体装置及其制造方法 |
JP5291032B2 (ja) * | 2009-03-27 | 2013-09-18 | 古河電気工業株式会社 | 導電膜又は導電回路の形成方法、及び導電膜又は導電回路形成用加熱炉 |
WO2014011232A1 (en) | 2012-07-12 | 2014-01-16 | Hsio Technologies, Llc | Semiconductor socket with direct selective metalization |
US8955215B2 (en) | 2009-05-28 | 2015-02-17 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2011139619A1 (en) | 2010-04-26 | 2011-11-10 | Hsio Technologies, Llc | Semiconductor device package adapter |
US9276336B2 (en) | 2009-05-28 | 2016-03-01 | Hsio Technologies, Llc | Metalized pad to electrical contact interface |
US8610265B2 (en) | 2009-06-02 | 2013-12-17 | Hsio Technologies, Llc | Compliant core peripheral lead semiconductor test socket |
WO2010141303A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Resilient conductive electrical interconnect |
WO2010141311A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit area array semiconductor device package |
WO2012074963A1 (en) | 2010-12-01 | 2012-06-07 | Hsio Technologies, Llc | High performance surface mount electrical interconnect |
WO2010141297A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit wafer level semiconductor package |
US9318862B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Method of making an electronic interconnect |
US9196980B2 (en) | 2009-06-02 | 2015-11-24 | Hsio Technologies, Llc | High performance surface mount electrical interconnect with external biased normal force loading |
US9276339B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
US9232654B2 (en) | 2009-06-02 | 2016-01-05 | Hsio Technologies, Llc | High performance electrical circuit structure |
US8955216B2 (en) | 2009-06-02 | 2015-02-17 | Hsio Technologies, Llc | Method of making a compliant printed circuit peripheral lead semiconductor package |
WO2013036565A1 (en) | 2011-09-08 | 2013-03-14 | Hsio Technologies, Llc | Direct metalization of electrical circuit structures |
US9930775B2 (en) | 2009-06-02 | 2018-03-27 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US8987886B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Copper pillar full metal via electrical circuit structure |
US9277654B2 (en) | 2009-06-02 | 2016-03-01 | Hsio Technologies, Llc | Composite polymer-metal electrical contacts |
US9613841B2 (en) | 2009-06-02 | 2017-04-04 | Hsio Technologies, Llc | Area array semiconductor device package interconnect structure with optional package-to-package or flexible circuit to package connection |
US9414500B2 (en) | 2009-06-02 | 2016-08-09 | Hsio Technologies, Llc | Compliant printed flexible circuit |
WO2010147934A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Semiconductor die terminal |
US8912812B2 (en) | 2009-06-02 | 2014-12-16 | Hsio Technologies, Llc | Compliant printed circuit wafer probe diagnostic tool |
US8618649B2 (en) | 2009-06-02 | 2013-12-31 | Hsio Technologies, Llc | Compliant printed circuit semiconductor package |
US8525346B2 (en) * | 2009-06-02 | 2013-09-03 | Hsio Technologies, Llc | Compliant conductive nano-particle electrical interconnect |
US9184527B2 (en) | 2009-06-02 | 2015-11-10 | Hsio Technologies, Llc | Electrical connector insulator housing |
WO2010141318A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit peripheral lead semiconductor test socket |
US9320133B2 (en) | 2009-06-02 | 2016-04-19 | Hsio Technologies, Llc | Electrical interconnect IC device socket |
WO2010141313A1 (en) | 2009-06-02 | 2010-12-09 | Hsio Technologies, Llc | Compliant printed circuit socket diagnostic tool |
WO2014011226A1 (en) | 2012-07-10 | 2014-01-16 | Hsio Technologies, Llc | Hybrid printed circuit assembly with low density main core and embedded high density circuit regions |
US8988093B2 (en) | 2009-06-02 | 2015-03-24 | Hsio Technologies, Llc | Bumped semiconductor wafer or die level electrical interconnect |
US8803539B2 (en) | 2009-06-03 | 2014-08-12 | Hsio Technologies, Llc | Compliant wafer level probe assembly |
WO2010147782A1 (en) | 2009-06-16 | 2010-12-23 | Hsio Technologies, Llc | Simulated wirebond semiconductor package |
US9320144B2 (en) | 2009-06-17 | 2016-04-19 | Hsio Technologies, Llc | Method of forming a semiconductor socket |
US8981809B2 (en) | 2009-06-29 | 2015-03-17 | Hsio Technologies, Llc | Compliant printed circuit semiconductor tester interface |
US8984748B2 (en) | 2009-06-29 | 2015-03-24 | Hsio Technologies, Llc | Singulated semiconductor device separable electrical interconnect |
EP2407980B1 (de) | 2009-07-21 | 2019-01-23 | Nichia Corporation | Verfahren zur herstellung eines leitfähigen materials, in diesem verfahren gewonnenes leitfähiges material, elektronikgerät mit dem leitfähigen material und lichtemittierende vorrichtung damit |
JP5679405B2 (ja) * | 2010-03-05 | 2015-03-04 | セイコーインスツル株式会社 | 電子デバイス及びその製造方法 |
US10159154B2 (en) | 2010-06-03 | 2018-12-18 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer circuit structure |
US9689897B2 (en) | 2010-06-03 | 2017-06-27 | Hsio Technologies, Llc | Performance enhanced semiconductor socket |
US8758067B2 (en) | 2010-06-03 | 2014-06-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
US9350093B2 (en) | 2010-06-03 | 2016-05-24 | Hsio Technologies, Llc | Selective metalization of electrical connector or socket housing |
JP5714324B2 (ja) * | 2010-12-28 | 2015-05-07 | ハリマ化成株式会社 | 金属ナノ粒子焼結体層の形成方法 |
JP5832355B2 (ja) * | 2012-03-30 | 2015-12-16 | 東光株式会社 | 面実装インダクタの製造方法 |
JP5671105B2 (ja) * | 2012-05-18 | 2015-02-18 | 株式会社マテリアル・コンセプト | 配線形成方法 |
JP5598739B2 (ja) | 2012-05-18 | 2014-10-01 | 株式会社マテリアル・コンセプト | 導電性ペースト |
US9761520B2 (en) | 2012-07-10 | 2017-09-12 | Hsio Technologies, Llc | Method of making an electrical connector having electrodeposited terminals |
US10506722B2 (en) | 2013-07-11 | 2019-12-10 | Hsio Technologies, Llc | Fusion bonded liquid crystal polymer electrical circuit structure |
US10667410B2 (en) | 2013-07-11 | 2020-05-26 | Hsio Technologies, Llc | Method of making a fusion bonded circuit structure |
US9053405B1 (en) | 2013-08-27 | 2015-06-09 | Flextronics Ap, Llc | Printed RFID circuit |
DE102013218425B4 (de) * | 2013-09-13 | 2024-06-06 | Robert Bosch Gmbh | Verfahren zum Herstellen einer Lötverbindung und Schaltungsbauteil |
US9565748B2 (en) * | 2013-10-28 | 2017-02-07 | Flextronics Ap, Llc | Nano-copper solder for filling thermal vias |
WO2015145848A1 (ja) | 2014-03-28 | 2015-10-01 | 株式会社秀峰 | 導電配線の製造方法および導電配線 |
US9559447B2 (en) | 2015-03-18 | 2017-01-31 | Hsio Technologies, Llc | Mechanical contact retention within an electrical connector |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3355142B2 (ja) | 1998-01-21 | 2002-12-09 | 三菱樹脂株式会社 | 耐熱性積層体用フィルムとこれを用いたプリント配線基板用素板および基板の製造方法 |
US6099745A (en) * | 1998-06-05 | 2000-08-08 | Parlex Corporation | Rigid/flex printed circuit board and manufacturing method therefor |
JP3674501B2 (ja) * | 2000-11-30 | 2005-07-20 | 株式会社村田製作所 | 感光性銅ペースト、銅パターンの形成方法、及びセラミック多層基板の製造方法 |
JP3900248B2 (ja) * | 2001-03-30 | 2007-04-04 | ハリマ化成株式会社 | 多層配線板およびその形成方法 |
JP3956087B2 (ja) * | 2001-06-06 | 2007-08-08 | 株式会社デンソー | プリント基板の製造方法 |
DE10205450A1 (de) * | 2002-02-08 | 2003-08-28 | Infineon Technologies Ag | Schaltungsträger und Herstellung desselben |
JP4192554B2 (ja) * | 2002-10-25 | 2008-12-10 | 株式会社デンソー | 多層回路基板の製造方法 |
US7820232B2 (en) * | 2003-05-16 | 2010-10-26 | Harima Chemicals, Inc. | Method for forming fine copper particle sintered product type of electric conductor having fine shape, and process for forming copper fine wiring and thin copper film by applying said method |
US20050136638A1 (en) * | 2003-12-18 | 2005-06-23 | 3M Innovative Properties Company | Low temperature sintering nanoparticle compositions |
JP2006038999A (ja) * | 2004-07-23 | 2006-02-09 | Sumitomo Electric Ind Ltd | レーザ照射を用いた導電性回路形成方法と導電性回路 |
-
2005
- 2005-08-17 JP JP2005236864A patent/JP2007053212A/ja active Pending
-
2006
- 2006-08-08 DE DE102006037070.8A patent/DE102006037070B4/de not_active Expired - Fee Related
- 2006-08-14 US US11/503,896 patent/US7458150B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102011003998B4 (de) | 2010-02-11 | 2019-07-25 | Infineon Technologies Ag | Stromsensor, der eine gesinterte Metallschicht umfasst |
Also Published As
Publication number | Publication date |
---|---|
US20070074391A1 (en) | 2007-04-05 |
US7458150B2 (en) | 2008-12-02 |
DE102006037070B4 (de) | 2014-03-27 |
JP2007053212A (ja) | 2007-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102006037070B4 (de) | Verfahren zur Herstellung einer Platine | |
DE69317145T2 (de) | Verfahren zur Herstellung eines organischen Substrats zur Verwendung in Leiterplatten | |
DE19712825B4 (de) | Verfahren zur Herstellung eines Keramik-Leitersubstrates sowie Keramik-Leitersubstrat | |
DE69936483T2 (de) | Laminierte Leiterplatte und Herstellungsverfahren | |
DE69331511T2 (de) | Zweiseitig gedruckte Leiterplatte, mehrschichtige Leiterplatte und Verfahren zur Herstellung | |
DE68921732T2 (de) | Verfahren zur Herstellung von gedruckten Mehrschicht-Leiterplatten. | |
DE60038276T2 (de) | Vielschicht-Piezoelement und dessen Herstellungsverfahren | |
DE3886605T2 (de) | Verfahren zur Herstellung eines keramischen Mehrschichtsubstrats. | |
DE69808499T2 (de) | Widerstand und herstellungsverfahren | |
DE4401616B4 (de) | Keramische Mehrfachschichten-Verdrahtungskarte | |
DE69408432T2 (de) | Keramisches Mehrschichtschaltungssubstrat, Verfahren zu seiner Herstellung und elektrisch leitfähiges Material zur Verwendung in keramischem Mehrschichtschaltungssubstrat | |
DE69937213T2 (de) | Leitende Paste und Verfahren zum Herstellen eines keramischen Substrates welches diese Paste verwendet | |
DE3330068A1 (de) | Hybrid-integrierte schaltung und verfahren zur herstellung derselben | |
DE112006002451T5 (de) | Keramisches mehrlagiges Substrat und Verfahren zur Herstellung desselben | |
DE10143919B4 (de) | Elekrisch leitende Paste und Verfahren zur Herstellung eines mehrlagigen keramischen elektronischen Bauteils unter verwendung dieser Paste | |
DE112017002557B4 (de) | Presspassanschluss-Verbindungsstruktur | |
DE112016003985T5 (de) | Mehrschichtsubstrat und Verfahren zur Herstellung desselben | |
DE19608484B4 (de) | Bei niedriger Temperatur gebranntes Keramik-Schaltungssubstrat | |
DE102007034366B4 (de) | Verfahren zur Herstellung eines Keramikheizelements und Keramikheizelement | |
DE1765164C3 (de) | Verfahren zur Bindung von Stromleitern | |
DE112014005690T5 (de) | Widerstandselement und Verfahren zu dessen Herstellung | |
DE112008001956T5 (de) | Mehrschichtkeramiksubstrat und Verfahren zum Herstellen desselben | |
DE3434449A1 (de) | Keramisches mehrschichtsubstrat und verfahren zu seiner herstellung | |
DE3789369T2 (de) | Verfahren zur Herstellung einer keramischen Schaltungsplatte. | |
DE102008045003A1 (de) | Verfahren zur Herstellung einer mehrschichtigen gedruckten Leiterplatte |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R084 | Declaration of willingness to licence | ||
R020 | Patent grant now final | ||
R020 | Patent grant now final |
Effective date: 20141230 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |