DE102006031324B3 - Verfahren zum Herstellen einer Kondensatorelektrodenstruktur - Google Patents

Verfahren zum Herstellen einer Kondensatorelektrodenstruktur Download PDF

Info

Publication number
DE102006031324B3
DE102006031324B3 DE102006031324A DE102006031324A DE102006031324B3 DE 102006031324 B3 DE102006031324 B3 DE 102006031324B3 DE 102006031324 A DE102006031324 A DE 102006031324A DE 102006031324 A DE102006031324 A DE 102006031324A DE 102006031324 B3 DE102006031324 B3 DE 102006031324B3
Authority
DE
Germany
Prior art keywords
trench
mold
columns
substrate
connection surfaces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006031324A
Other languages
English (en)
Inventor
Peter Moll
Odo Wunnicke
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG filed Critical Qimonda AG
Priority to DE102006031324A priority Critical patent/DE102006031324B3/de
Priority to US11/489,052 priority patent/US7544562B2/en
Application granted granted Critical
Publication of DE102006031324B3 publication Critical patent/DE102006031324B3/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0207Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Abstract

Ein Verfahren zum Herstellen einer Kondensatorelektrodenstruktur gemäß welchem die folgenden Schritte ausgeführt werden: Ein Substrat 1 wird bereitgestellt, das Anschlussflächen 2 aufweist, die in Zeilen 20 und Spalten 21 auf einer Oberfläche 101 des Substrats 1 angeordnet sind. Die Zeilen 20 sind nicht parallel zu den Spalten 21. Eine erste Gießform 4 wird auf das Substrat 1 aufgebracht. Mindestens ein erster Graben 8 wird in die erste Gießform 4 oberhalb der Anschlussflächen 2 angeordnet. Der erste Graben 8 erstreckt sich über mindestens zwei Anschlussflächen 2, die in einer Spalte 21 angeordnet sind. Eine erste dielektrische Schicht 9 wird auf Seitenwänden 108 des mindestens einen ersten Grabens 8 zum Bilden erster tragender Wände 10 gebildet. Eine zweite Gießform 11 wird auf das Substrat 1 aufgebracht. Mindestens ein zweiter Graben 15 wird in die zweite Gießform 11 oberhalb der Anschlussflächen 2 gebildet. Der zweite Graben 15 erstreckt sich über mindestens zwei Anschlussflächen 2, die in einer Zeile 20 angeordnet sind. Eine zweite dielektrische Schicht 16 wird auf die Seitenwände 115 des mindestens einen zweiten Grabens 15 aufgebracht, um zweite tragende Wände 17 zu bilden. Und eine leitfähige Schicht 18 wird auf die ersten und zweiten tragenden Wände 10, 17 zum Bilden einer ersten Elektrode der Kondensatorstruktur aufgebracht.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Kondensatorelektrodenstruktur.
  • Beschreibung des technischen Hintergrunds
  • Die US 2006/0046420 A1 beschreibt ein Verfahren zum Herstellen einer Mehrzahl von Kondensatoren. In ein Hartmaskenmaterial werden mehrere parallele Gräben geätzt, die durch ein isolierendes Material aufgefüllt werden. Das isolierende Material wird teilweise entfernt um eine Mehrzahl von Kondensatorelektrodenöffnungen zwischen den zuvor ausgebildeten Gräben herzustellen. Ein leitfähiges Kondensatorelektrodenmaterial wird innerhalb der individualisierten Kondensatorelektrodenöffnungen aufgebracht, um eine erste Kondensatorelektrodenanordnung zu bilden.
  • Die US 2004/0185613 A1 beschreibt ein Verfahren zum Herstellen eines dichten Feldes von kronenförmigen Kondensatoren.
  • Die US 2005/0281576 A1 beschreibt ein Verfahren von kastenförmigen zylindrischen Speicherknoten unter Verwendung von rechteckförmigen Öffnungen, die in einer Fotolackschicht ausgebildet werden.
  • Die Speicherkapazität von DRAM Speichervorrichtungen pro Einheitsfläche sollte aus technischen und ökonomischen Gründen vergrößert werden. Die DRAM Speichervorrichtung beinhaltet eine Mehrzahl von Speicherzellen. Jede dieser Speicherzellenkann eine einzige Informationseinheit in ihrem Kondensator speichern. Eine Erhöhung der Speicherkapazität pro Einheitsfläche kann durch Reduzieren der horizontalen Abmessungen dieser Kondensatoren erreicht werden, d.h. in der Ebene in der DRAM Speichervorrichtung.
  • Für einen zuverlässigen Betrieb der Speicherzellen muss die elektrische Kapazität der Kondensatoren oberhalb eines Minimalwerts gehalten werden. Da die elektrische Kapazität proportional zu den vertikalen und horizontalen Abmessungen ist, werden die vertikalen Abmessungen des Kondensators erhöht, wenn die horizontalen Abmessungen verringert werden. Heutzutage weisen die Kondensatoren einen Durchmesser im Bereich von 100 nm oder weniger und eine Höhe von mehreren 100 nm auf.
  • Ein Herstellungsverfahren, das dem Erfinder bekannt ist, beginnt durch Bilden einer freistehenden ersten Elektrode auf einer Substratoberfläche. Die erste Elektrode weist im Wesentlichen die gleiche Höhe auf wie der später gebildete Kondensator und kann einen Durchmesser aufweisen, der sogar geringer als der des Kondensators ist. Die mechanische Stabilität dieser ersten Elektrode ist daher sehr begrenzt. Daher fallen manche der ersten Elektroden zusammen und werden vor oder während des fortgesetzten Herstellungsverfahrens verformt.
  • Kurzbeschreibung der Erfindung
  • Gemäß einem ersten Aspekt der Erfindung, wie in Patentanspruch 1 beansprucht, beinhaltet ein Verfahren zum Herstellen einer Kondensatorelektrodenstruktur die Schritte:
    Bereitstellen eines Substrats, das Anschlussflächen aufweist, die in Zeilen und Spalten auf einer Oberfläche des Substrats angeordnet sind, wobei die Zeilen nicht parallel zu den Spalten sind;
    Aufbringen einer ersten Gießform (engl.: mold) auf dem Substrat;
    Formen eines ersten Grabens in der ersten Gießform oberhalb der Anschlussflächen, wobei der erste Graben sich über die mindestens zwei Anschlussflächen, die in einer Spalte angeordnet sind, erstreckt;
    Aufbringen einer ersten dielektrischen Schicht auf Seitenwände des mindestens einen ersten Grabens zum Bilden von ersten tragenden Wänden;
    Aufbringen einer zweiten Gießform auf das Substrat;
    Bilden von mindestens einem zweiten Graben in die zweite Gießform oberhalb der Anschlussflächen, wobei der zweite Graben sich über mindestens zwei Anschlussflächen, die in einer Zeile angeordnet sind, erstreckt;
    Aufbringen einer zweiten dielektrischen Schicht auf Seitenwände des mindestens einen zweiten Grabens zum Bilden zweiter tragender Wände; und
    Aufbringen einer leitfähigen Schicht auf den ersten und zweiten tragenden Wänden zum Bilden einer ersten Elektrode der Kondensatorstruktur.
  • Eine Idee ist, ein tragendes Gitter bereitzustellen, auf dem eine Elektrode gebildet wird. Das tragende Gitter erhält seine Stabilität durch die sich kreuzenden tragenden Wände. Während des Herstellungsverfahrens der tragenden Wände stehen diese nicht frei, bis das Gitter gebildet ist. Ein Umfallen der tragenden Wände oder der Elektrode ist daher unwahrscheinlich.
  • Eine dem Verfahren gemäß hergestellte Kondensatorelektrodenstruktur beinhaltet: Anschlussflächen, die in Zeilen und Spalten auf einer Oberfläche angeordnet sind, wobei die Zeilen nicht parallel zu den Spalten sind; mindestens eine erste tragende Wand, die parallel und zwischen zwei Spalten von Anschlussflächen angeordnet ist; mindestens eine zweite tragende Wand, die parallel und zwischen zwei Zeilen von Anschlussflächen angeordnet ist; und eine Elektrode, die auf den Seiten der ersten tragenden Wände und auf den Seiten der zweiten tragenden Wände angeordnet ist.
  • In einer Ausführungsform der Erfindung sind die Zeilen senkrecht zu den Spalten. Die Zeilen und Spalten können einen Winkel im Bereich von 30° bis 90° bilden.
  • In einer Ausführungsform der Erfindung sind die Breite des ersten Grabens und die Breite des zweiten Grabens mindestens größer als die Abmessung der Anschlussfläche.
  • In einer Ausführungsform der Erfindung sind die Anschlussflächen voneinander entlang der Zeilen durch einen ersten Abstand getrennt und voneinander entlang der Spalten durch einen zweiten Abstand getrennt, wobei der erste Abstand in etwa das Zweifache des zweiten Abstandes beträgt.
  • In einer Ausführungsform der Erfindung beinhaltet die erste Gießform eine erste Gießschicht, die ausgewählt ist, mit einer ersten Ätzrate mit einem Ätzmittel geätzt zu werden, und eine zweite Gießschicht, die ausgewählt ist, mit einer zweiten Ätzrate mit dem Ätzmittel geätzt zu werden, wobei die zweite Ätzrate größer als die erste Ätzrate ist.
  • In einer Ausführungsform der Erfindung wird die zweite Gießschicht durch Auffüllen der ersten Gräben und durch Beibehalten der verbliebenen Teile der ersten Gießform gebildet.
  • Kurzbeschreibung der Zeichnungen
  • Bevorzugte Ausführungsformen der Erfindung zum Herstellen von Kondensatorelektrodenstrukturen gemäß der Erfindung werden nachfolgend mit Bezug auf die beigefügten Figuren zum Erläutern der Eigenschaften der Erfindung beschrieben.
  • In den Figuren zeigen:
  • 1 eine Draufsicht auf ein Halbleitersubstrat gemäß einer ersten Ausführungsform der Erfindung;
  • 2a bis 2d Querschnitte des Halbleitersubstrats zum Illustrieren erster Schritte der ersten Ausführungsform;
  • 3 eine Draufsicht auf das Halbleitersubstrat zum Illustrieren zweiter Schritte der ersten Ausführungsform;
  • 4a bis 4d Querschnitte des Halbleitersubstrats entsprechend der 3;
  • 5a bis 7d Querschnitte durch das Halbleitersubstrat zum Illustrieren dritter Schritte der ersten Ausführungsform;
  • 8 eine Draufsicht auf das Halbleitersubstrat zum Illustrieren vierter Schritte der ersten Ausführungsform;
  • 9a bis 9d Querschnitte des Halbleitersubstrats entsprechend der 8;
  • 10a bis 12d Querschnitte durch das Halbleitersubstrat zum Illustrieren fünfter Schritte der ersten Ausführungsform;
  • 13 eine Draufsicht auf das Halbleitersubstrat entsprechend den 12a bis 12d;
  • 14a bis 14d Querschnitte durch das Halbleitersubstrat zum Illustrieren finaler Schritte der ersten Ausführungsform;
  • 15a bis 15d Querschnitte durch das Halbleitersubstrat zum Illustrieren einer zweiten Ausführungsform der Erfindung; und
  • 16 eine Draufsicht auf das Halbleitersubstrat zum Illustrieren einer dritten Ausführungsform der Erfindung.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Identische Bezugszeichen in den 1 bis 16 bezeichnen gleiche oder ähnliche Elemente.
  • Eine erste Ausführungsform ist mit Bezug auf die 1 bis 14d beschrieben. Die 1 zeigt eine Draufsicht auf ein Substrat 1, z.B. ein Halbleitersubstrat. Das Substrat kann zumindest Transistoren, Verbindungsleitungen und/oder Masseflächen aufweisen, die mittels Anschlussflächen 2 auf einer Halbleitersubstratoberfläche 101 kontaktiert werden können.
  • Die Anschlussflächen 2 sind regelmäßig in einem Gitter angeordnet. In der bevorzugten und dargestellten Ausführungsform sind die Anschlussflächen 2 an Kreuzungspunkten von Zeilen 20 und Spalten 21 angeordnet. Die Zeilen 20 sind senkrecht zu den Spalten 21. Ein erster Abstand zwischen benachbarten Spalten 21 ist etwa 3 F. Ein zweiter Abstand zwischen benachbarten Zeilen 20 ist etwa 2 F, somit ist der zweite Abstand etwa zwei Drittel des ersten Abstands. F bezeichnet die minimale strukturelle Größe, die mittels verwendeter lithografischen Strukturierungsverfahren erreichbar ist. Im Moment ist F geringer als 90 nm.
  • Querschnitte entlang der Linien A, B, C und D in 1 sind in den 2a, 2b, 2c bzw. 2d dargestellt. Das Substrat 1 kann ein Halbleitersubstrat, 1' beinhalten, das eine erste Ätzstoppschicht, 3' aufweist, die auf seiner Oberfläche aufgebracht ist.
  • In ersten Schritten der ersten Ausführungsform wird eine Gießform 4 auf die Substratoberfläche 101 aufgebracht. Die Gießform 4 bedeckt die Anschlussflächen 2 und die Substrat oberfläche 101. Die Höhe (vertikale Abmessung) der Gießform 4 kann etwa 2 bis 4 μm betragen.
  • Vorzugsweise wird die Gießform 4 aus zumindest Siliziumoxid, Aufschleuderglas (Sein-On-Glas), Borphosphatglas (BPSG), undotiertem Siliziumglas (USG) gebildet. Die Gießform 4 kann aus anderen Materialien bestehen oder diese aufweisen, wie Metalle oder Metalloxide. Es werden Abscheidungstechniken verwendet, die eine hohe Abscheidungsrate oder Wachstumsrate der Gießform 4 schaffen.
  • Optional kann eine Siliziumschicht 5 auf der Gießform 4 aufgebracht werden.
  • Eine Hartmaskenschicht 6 wird auf dem Substrat 1 angeordnet. Die Hartmaskenschicht 6 wird mittels eines Fotolacks 7 strukturiert. Dieses beinhaltet Schritte wie das Aufbringen des Fotolacks 7, Belichten des Fotolacks 7, selektives Ätzen entweder der belichteten oder nicht belichteten Teile des Fotolacks 7. Danach wird das Muster des strukturierten Fotolacks 7 auf die Hartmaskenschicht 6 mittels eines selektiven Ätzverfahrens übertragen. Der verbleibende Fotolack 7 kann entfernt werden.
  • Das Muster der Hartmaskenschicht 6 enthält Streifen, die jede zweite Spalte 23 der Anschlussflächen 2 bedecken, z.B. ungeradzahlige Spalten, und die anderen Spalten 24 der Anschlussflächen 2 freiliegend lässt, z.B. die geradzahligen Spalten. Die Längen der Streifen, d.h. ihre Abmessungen in Richtung der Spalten, ist mindestens das Zweifache des Abstandes zweier benachbarter Anschlussflächen 2, z.B. 4 F.
  • Das Muster der Hartmaskenschicht 6 ist am besten in der Draufsicht von 3 nach einem weiteren Strukturierungsverfahren dargestellt. Querschnitte, die die Strukturierungsverfahren illustrieren, sind in den 4a bis 4d gezeigt. Das Muster der Hartmaskenschicht 6 wird in die Gießform 4 und die optionale Siliziumschicht 5 mittels eines selektiven Ätzschrittes übertragen.
  • Somit werden Gräben 8 hinunter zu der Substratoberfläche 101 gebildet. Die Orientierung der Gräben 8 ist parallel zu den Spalten der Anschlussflächen 2. Jede geradzahlige Spalte 24 der Anschlussflächen 2 liegt frei (Querschnitt C) und jede ungeradzahlige Spalte 23 verbleibt durch die Gießform 4 bedeckt (Querschnitt D). Die Masken 6 und 7 werden entfernt.
  • Eine erste dielektrische Schicht wird in den Gräben 8 aufgebracht, insbesondere auf den Seitenwänden 108 der Gräben 8 (5a bis 5d). Die erste dielektrische Schicht 9 kann ein dielektrisches Material aufweisen, das gute elektrische Isolationseigenschaften aufweist, vorzugsweise Siliziumnitrid.
  • Eine Dicke d der ersten dielektrischen Schicht 9 kann geringer als 1 F sein, vorzugsweise zwischen 0,4 bis 0,5 F. Die Dicke d der ersten dielektrischen Schicht wird an der Seitenwand 108 des Grabens und senkrecht zu den Seitenwänden 108 gemessen.
  • Aufgrund der verwendeten Abscheidungstechniken wird die erste dielektrische Schicht auf der Gießform 4 und auf dem Substrat 1 aufgebracht. Durch ein anisotopes Ätzverfahren kann dieser unerwünschte Teil entfernt werden (6a bis 6d). Das anisotope Ätzen kann ein Plasma-unterstütztes-Ätzverfahren sein. Die Siliziumschicht 5 kann als Ätzstoppschicht verwendet wer den, um ein Entfernen verbleibender Teile der Gießform 4 zu verhindern.
  • Die verbleibenden Teile der ersten dielektrischen Schicht 9 bilden Spacer oder tragende Wände 10 entlang der Seitenwände 108 der Gräben 8. Die Orientierung der ersten tragenden Wände 10 ist parallel zu den Spalten der Anschlussflächen 2. Vorzugsweise sind die ersten tragenden Wände 10 in der Mitte zwischen zwei Spalten von Anschlussflächen 2 angeordnet, wie in 6a angedeutet. Dies wird durch Auswählen eines geeigneten Maskenmusters erreicht, das die Breite der Gräben 8 definiert. In anderen nicht illustrierten Ausführungsformen werden die ersten tragenden Wände 10 aus der Mitte versetzt. Die ersten tragenden Wände 10 bedecken nicht die Anschlussflächen 2.
  • Die folgenden Schritte bilden zweite tragende Wände, die orthogonal zu den ersten tragenden Wänden 10 sind.
  • Eine zweite Gießform 11 wird auf dem Substrat 1 und den ersten tragenden Wänden 10 gebildet (7a bis 7d). Vor Aufbringen der zweiten Gießform 11 können die verbleibenden Teile der ersten Gießform 4 entfernt werden. Oder die zweite Gießform 11 wird einfach durch Auffüllen der Gräben 8 mit frischem Gießmaterial geschaffen. Ein chemisch-mechanisches Polierverfahren kann verwendet werden, um eine glatte und planare Oberfläche bereitzustellen. Eine Siliziumschicht 12, eine Hartmaskenschicht 13 und ein Fotolack 14 werden abgeschieden. Die Siliziumschicht 12 ist optional.
  • Der Fotolack 14 wird strukturiert und sein Muster auf die Hartmaskenschicht 13 übertragen (8). Das Muster bedeckt jede zweite Zeile 25 der Anschlussflächen anstatt jeder zwei ten Spalte 23, wie es zusammen mit den 2a bis 2d und 3 erläutert wurde. Oberhalb jeder ungeradzahligen Zeile 26 der Anschlussflächen 2 wird die Hartmaskenschicht 13 entfernt (Querschnitt B) und oberhalb der geradzahligen Zeilen 25 der Anschlussflächen 2 verbleibt die Hartmaskenschicht 13 (Querschnitt A).
  • 8 zeigt das Substrat 1 nach einem Strukturierungsverfahren, das die Hartmaskenschicht 13 verwendet. Das Strukturierungsverfahren wird detailliert in den 9a bis 9d gezeigt. Die Gräben 15 werden mittels eines selektiven Ätzverfahrens, z.B. eines Nassätzverfahrens, gebildet.
  • Das selektive Ätzverfahren entfernt nur die belichteten Teile der Gießform 11 entlang jeder zweiten Zeile 26. Somit werden in dem Querschnitt B die ersten tragenden Wände 10 vollständig freigelegt und sind freistehend. Die ersten tragenden Wände 10 werden jedoch mechanisch durch die verbleibenden Teile der Gießform 11 in den ungeradzahligen Zeilen 25 gestützt (Querschnitt A).
  • Eine zweite dielektrische Schicht 16 wird abgeschieden (10a bis 10d). Unerwünschte Teile der zweiten dielektrischen Schicht 16, insbesondere auf der Substratoberfläche 101 und der Gießform 11, werden durch ein anisotopes Ätzverfahren entfernt (11a bis 11b). Die verbleibenden Teile der zweiten dielektrischen Schicht werden durch zweite tragende Wände 17 gebildet, die an den Seitenwänden der Gräben 15 angeordnet sind. Danach wird die Gießform 11 ebenfalls entfernt (12a bis 12d). Eine Draufsicht auf die hergestellte Struktur ist in 13 gezeigt.
  • Die zweiten tragenden Wände 17 sind orthogonal zu den ersten tragenden Wänden. Diese gitterähnliche Struktur erreicht ihre mechanische Stabilität durch die Kreuzungspunkte der ersten und zweiten tragenden Wände 10, 17. Die Struktur widersteht ferner mechanischem Stress weiterer Herstellungsschritte ohne Beschädigung. Es wurde herausgefunden, dass die Dicke der zweiten tragenden Wände 17 geringer als die der ersten tragenden Wände 10 sein kann, ohne an Stabilität zu verlieren.
  • Mechanische Einschränkungen beschränken im Wesentlichen nicht die minimalmögliche Dicke der zweiten tragenden Wände. Daher liegt die Dicke der dielektrischen Schicht 16 und damit der zweiten tragenden Wände im Bereich von 5 bis 10 nm. Um eine ausreichende Isolation zwischen den gegenüberliegenden Seiten der zweiten tragenden Wände trotz der geringen Dicke zu erreichen, werden Dielektrikas mit einem kleinen k-Wert für die zweite dielektrische Schicht 16 bevorzugt.
  • In der Draufsicht von 13 ist gezeigt, dass die Zellenabmessungen um die individuellen Anschlussflächen 2 sich unterscheiden können. Insbesondere reduzieren die zweiten tragenden Wände 17 die Zellengröße um die Anschlussflächen 2, die entlang der geradzahligen Zeilen 26 angeordnet sind. Die Zellengrößen können auf gleichen Wert angepasst werden. Die zweiten tragenden Wände 17 werden näher zu den benachbarten geradzahligen Zeilen 25 als zu den benachbarten ungeradzahligen Zeilen 26 angeordnet. Die Anordnung der zweiten tragenden Wände 17 kann durch das Muster gesteuert werden, das für die Hartmaskenschicht 13 verwendet wird, die die Gräben 15 festlegt.
  • In einem nachfolgenden Schritt wird eine leitfähige Schicht 18 aufgebracht. Die oberen Teile der leitfähigen Schicht 18 werden entfernt, um getrennte leitfähige Schichtabschnitte zu bilden (14a bis 14d). Ein erstes exemplarisches Verfahren füllt die Gräben 8 mit einem Opfermaterial. Danach wird ein chemisch-mechanisches Polierverfahren verwendet, um den oberen Teil der leitfähigen Schicht 18 zu entfernen. Abschließend wird das Opfermaterial selektiv geätzt oder geascht. Ein zweites exemplarisches Verfahren nutzt ein Ätzverfahren mit einem so genannten großen RIE-Lag. Dieses Ätzverfahren ist nicht uniform. Die Ätzrate ist an den Öffnungen der Gräben 8 größer, d.h. an der Oberseite der leitfähigen Schicht 18, als am Boden der Gräben 8.
  • Die leitfähigen Abschnitte 18 definieren Elektroden für einen Kondensator. Diese sind in Kontakt mit den Anschlussflächen 2. Die Oberfläche der Elektrode ist im Wesentlichen durch die große Oberfläche der ersten und zweiten tragenden Wände 10, 17 definiert (die Zeichnungen sind nicht maßstabsgetreu). Vorteilhafterweise wird die Elektrode 18 mechanisch durch die gitterähnliche Struktur der Wände 10, 17 gestützt.
  • Der vollständige Kondensator kann beginnend mit der obigen Struktur gebildet werden, indem z.B. eine dielektrische Schicht und eine zweite leitfähige Schicht abgeschieden werden.
  • Eine zweite Ausführungsform ist teilweise zusammen mit den 15a bis 15d dargestellt. Die Gießform 4 kann aus mehreren Schichten 4a, 4b gebildet sein. Die untere Schicht 4a ist aus BTSG gebildet und die obere Schicht ist aus USG gebildet. Die verwendeten Nassätzverfahren oder anderen Ätzverfahren, um die Gräben zu bilden, haben eine höhere Ätzrate bezüglich BTSG als gegenüber USG. Aufgrund eines allgemeinen Effekts tendieren die Seitenwände eines geätzten Grabens in einem un teren Teil enger zu sein als die obere Öffnung des Grabens. In dieser Ausführungsform wird der untere Teil mit einer höheren Rate geätzt als der obere Teil, was diesen vorgenannten Effekt kompensiert. Dieses findet bei Zwischenschritten entsprechend der 4a bis 4d oder 9a bis 9d statt. Die Ausführungsform ist nicht auf die Verwendung von USG und BPSG beschränkt. Die Gießform 11 kann ebenso aus zwei oder mehr Schichten bestehen. Die Herstellung eines tragenden Gitters und der Elektrode kann wie beschrieben mit Bezug auf die 1 bis 14d implementiert werden.
  • 16 zeigt eine Draufsicht auf ein anderes Substrat, das als Ausgangspunkt für alle vorher gelehrten Ausführungsformen verwendet werden kann. Die Spalten 30 und Zeilen 31 sind nicht zueinander senkrecht, sondern unter einem Winkel α (Alpha) in dem Bereich von 30° bis 90° geneigt. Die Anschlussflächen 2 in einer Reihe sind um etwa 2 F beabstandet, während die Anschlussflächen 2 entlang einer Zeile um etwa 3 F beabstandet sind. In den weiteren Verfahrensschritten müssen die Maskenschichten parallel zu den Zeilen und Spalten gleich den obigen Ausführungsformen angeordnet sein. Die Herstellung des stützenden Gitters und der Elektrode kann, wie mit Bezug auf die 1 bis 14d beschrieben, implementiert werden.

Claims (8)

  1. Verfahren zum Herstellen einer Kondensatorelektrodenstruktur, mit den Schritten: (a) Bereitstellen eines Substrats (1), das Anschlussflächen (2) aufweist, die in Zeilen (20, 30) und Spalten (21, 31) auf einer Oberfläche (101) des Substrats (1) angeordnet sind, wobei die Zeilen (20, 30) nicht parallel zu den Spalten (21, 31) sind; (b) Aufbringen einer ersten Gießform (4) auf das Substrat (1); (c) Bilden mindestens eines ersten Grabens (8) in die erste Gießform (4) oberhalb der Anschlussflächen (2), wobei der erste Graben (8) sich über mindestens zwei Anschlussflächen (2), die in einer zweiten Spalte (21, 31) angeordnet sind, erstreckt; (d) Aufbringen einer ersten dielektrischen Schicht (9) auf Seitenwänden (108) des mindestens ersten Grabens (8) zum Bilden von ersten tragenden Wänden (10); (e) Aufbringen einer zweiten Gießform (11) auf das Substrat (1); (f) Bilden mindestens eines zweiten Grabens (15) in der zweiten Gießform (11) oberhalb der Anschlussflächen (2), wobei der zweite Graben (15) sich über mindestens zwei Anschlussflächen (2) erstreckt, die in einer Zeile (20, 30) angeordnet sind; (g) Aufbringen einer zweiten dielektrischen Schicht (16) auf Seitenwänden (115) des mindestens einen zweiten Grabens (15) zum Bilden zweiter tragender Wände (17); (h) Aufbringen einer leitfähigen Schicht (18) auf den ersten und zweiten tragenden Wänden (10, 17) zum Bilden einer ersten Elektrode einer Kondensatorstruktur.
  2. Verfahren nach Anspruch 1, wobei die Zeilen (20) senkrecht zu den Spalten (21) sind.
  3. Verfahren nach Anspruch 1, wobei die Zeilen (30) und Spalten (31) einen Winkel im Bereich von 30° bis 90° bilden.
  4. Verfahren nach Anspruch 1, wobei die Breite des ersten Grabens (8) und die Breite des zweiten Grabens (15) mindestens größer als die Abmessung der Anschlussfläche (2) sind.
  5. Verfahren nach Anspruch 1, wobei die Anschlussflächen (2) voneinander entlang der Zeilen (20) durch einen ersten Abstand getrennt sind und voneinander entlang der Spalten (21) durch einen zweiten Abstand getrennt sind, wobei der erste Abstand das Doppelte des zweiten Abstands ist.
  6. Verfahren nach Anspruch 1, wobei die erste dielektrische Schicht (9) mit einer ersten Dicke und die zweite dielektrische Schicht (16) mit einer zweiten Dicke aufgebracht wird, wobei die erste Dicke größer als die zweite Dicke ist.
  7. Verfahren nach Anspruch 1, wobei die erste Gießform (4) eine erste Gießschicht (4b) aufweist, die ausgewählt ist, mit einer ersten Ätzrate mit einem Ätzmittel geätzt zu werden, und eine zweite Gießschicht (4a) aufweist, die ausgewählt ist, mit einer zweiten Ätzrate mit dem Ätzmittel geätzt zu werden, wobei die zweite Ätzrate größer als die erste Ätzrate ist.
  8. Verfahren nach Anspruch 1, wobei die zweite Gießform (11) durch Auffüllen der ersten Gräben (8) und durch Beibehalten der verbleibenden Teile der ersten Gießform (4) gebildet wird.
DE102006031324A 2006-07-06 2006-07-06 Verfahren zum Herstellen einer Kondensatorelektrodenstruktur Expired - Fee Related DE102006031324B3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102006031324A DE102006031324B3 (de) 2006-07-06 2006-07-06 Verfahren zum Herstellen einer Kondensatorelektrodenstruktur
US11/489,052 US7544562B2 (en) 2006-07-06 2006-07-19 Method for manufacturing a capacitor electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006031324A DE102006031324B3 (de) 2006-07-06 2006-07-06 Verfahren zum Herstellen einer Kondensatorelektrodenstruktur

Publications (1)

Publication Number Publication Date
DE102006031324B3 true DE102006031324B3 (de) 2008-02-07

Family

ID=38885227

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006031324A Expired - Fee Related DE102006031324B3 (de) 2006-07-06 2006-07-06 Verfahren zum Herstellen einer Kondensatorelektrodenstruktur

Country Status (2)

Country Link
US (1) US7544562B2 (de)
DE (1) DE102006031324B3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8932398B2 (en) 2009-10-29 2015-01-13 Mylan Group Gallotannic compounds for lithographic printing plate coating compositions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185613A1 (en) * 2003-03-17 2004-09-23 Taiwan Semiconductor Manufacturing Co. Method of forming dram capacitors with protected outside crown surface for more robust structures
US20050285176A1 (en) * 2004-06-24 2005-12-29 Sang-Ho Kim Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US20060046420A1 (en) * 2004-08-27 2006-03-02 Manning H M Methods of forming a plurality of capacitors

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100449030B1 (ko) * 2002-01-24 2004-09-16 삼성전자주식회사 스택형 캐패시터 및 그의 제조방법
US7468306B2 (en) * 2005-05-31 2008-12-23 Qimonds Ag Method of manufacturing a semiconductor device
US7615444B2 (en) * 2006-06-29 2009-11-10 Qimonda Ag Method for forming a capacitor structure

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040185613A1 (en) * 2003-03-17 2004-09-23 Taiwan Semiconductor Manufacturing Co. Method of forming dram capacitors with protected outside crown surface for more robust structures
US20050285176A1 (en) * 2004-06-24 2005-12-29 Sang-Ho Kim Semiconductor device having box-shaped cylindrical storage nodes and fabrication method thereof
US20060046420A1 (en) * 2004-08-27 2006-03-02 Manning H M Methods of forming a plurality of capacitors

Also Published As

Publication number Publication date
US7544562B2 (en) 2009-06-09
US20080006863A1 (en) 2008-01-10

Similar Documents

Publication Publication Date Title
DE10327945B4 (de) Halbleiterspeichervorrichtungen und Verfahren zur Herstellung derselben unter Verwendung von Seitenwandabstandshaltern
DE102005055853B4 (de) Auswahltransistor-Feld, Halbleiterspeicherbauelement und Verfahren zum Herstellen eines Auswahltransistor-Feldes
DE102005026228B4 (de) Transistor vom GAA-Typ und Verfahren zu dessen Herstellung
DE102008008166A1 (de) Kondensatorstruktur eines Halbleiterbauelements und Verfahren zur Herstellung derselben
DE19523743C2 (de) Verfahren zur Herstellung eines Kondensators auf einem Halbleiterbauelement
DE4323363A1 (de) Verfahren zur Herstellung eines Kondensators für ein Halbleiterspeicherbauelement
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE4201506C2 (de) Verfahren zur Herstellung von DRAM-Speicherzellen mit Stapelkondensatoren mit Flossenstruktur
DE19933480A1 (de) Zylindrischer Kondensator und Verfahren für dessen Herstellung
DE4031411A1 (de) Verfahren zur herstellung eines halbleiters
DE102010008044A1 (de) MEMS-Mikrofon und Verfahren zur Herstellung
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE4027074A1 (de) Gestapelter kondensator fuer eine dram-zelle und verfahren zu dessen herstellung
DE69628708T2 (de) Herstellungsverfahren für einen Stapelkondensator mit wellenförmiger Elektrode
DE4328510A1 (de) Verfahren zur Herstellung eines Halbleiterspeicherbauelementes mit einem Kondensator und damit herstellbares Halbleiterspeicherbauelement
DE102020115239A1 (de) Vertikale Speichervorrichtung
WO2000055904A1 (de) Dram-zellenanordnung und verfahren zu deren herstellung
DE19526232A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleitervorrichtung
DE19610272A1 (de) Halbleitervorrichtung und Herstellungsverfahren derselben
DE102005031379A1 (de) Verfahren zur Herstellung eines Halbleitersensors zur Erfassung einer physikalischen Größe
DE4406850C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE4400034C1 (de) Verfahren zur Herstellung einer Halbleiterstruktur, wenigstens bestehend aus einem Transistor und einer Kondensatorelektrode
DE102006031324B3 (de) Verfahren zum Herstellen einer Kondensatorelektrodenstruktur
DE4320060B4 (de) Verfahren zur Herstellung eines Halbleiterspeicherzellenkondensators
DE10310080B4 (de) Verfahren zum Ausbilden tieferer Gräben unabhängig von lithografisch bedingten, kritischen Abmessungen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee