-
Die
vorliegende Erfindung betrifft eine Überstrom-Erfassungsvorrichtung zum Erfassen des
Auftretens eines Überstroms,
indem eine Spannung zwischen Anschlüssen eines Halbleiterschalters,
der betrieben wird, um zum Beispiel eine Gleichstrom-Lastschaltung
ein- und auszuschalten, für
den Vergleich mit einer Bezugsspannung erfasst wird.
-
Zum
Beispiel ist bei einer Laststeuerschaltung zum Steuern eines Fensterhebemotors
in einem Fahrzeug ein Halbleiterschalter wie etwa ein FET zwischen
einer Gleichstromversorgung und dem Motor vorgesehen, wobei der
Halbleiterschalter ein- und ausgeschaltet werden kann, um den Motor
zu betreiben und zu stoppen. Außerdem
ist in einer derartigen Laststeuerschaltung eine Überstromerfassungsschaltung
vorgesehen, um einen Überstrom
wie etwa einen Kurzschlussstrom zu erfassen, wenn der Überstrom
in eine Last oder einen Kabelbaum fließt. Wenn ein Überstrom
erfasst wird, wird der geschaltete Halbleiterschalter unmittelbar
unterbrochen, um die gesamte Schaltung einschließlich des Halbleiterschalters
zu schützen
(siehe z.B. JP-A-2002-353794).
-
2 ist
ein Schaltdiagramm, das die Konfiguration einer herkömmlichen
Laststeuerschaltung zeigt. Wie in der Fig. gezeigt, umfasst eine
Laststeuerschaltung eine Gleichstromversorgung VB, eine Last 101 wie
etwa einen Motor und einen Schalt-FET (T101), wobei ein positiver
Anschluss der Gleichstromversorgung VB und ein Drain des FET (T101) miteinander
verbunden sind, wobei eine Source des FET (T101) und ein Ende der
Last 101 miteinander verbunden sind und wobei das andere
Ende der Last 101 und ein negativer Anschluss der Gleichstromversorgung
geerdet sind.
-
Außerdem ist
der Drain (Spannung V1) des FET (T101) über eine Reihenschaltung der
Widerstände
R101, R102 geerdet. Weiterhin ist ein Verbindungspunkt (Spannung
V3) zwischen den Widerständen
R101 und R102 mit einem negativen Eingangsanschluss eines Komparators
CMP101 verbunden.
-
Weiterhin
ist die Source (Spannung V2) des FET (T101) mit einem positiven
Eingangsanschluss des Komparators CMP101 verbunden. Außerdem ist eine
Ansteuerschaltung 102 vorgesehen, um das Ein- und Ausschalten
des FET (T101) zu steuern, wobei ein Ausgangsanschluss der Ansteuerschaltung 102 über einen
Widerstand 103 mit einem Gate des FET (T101) verbunden
ist.
-
Wenn
dabei angenommen wird, dass Ron ein Ein-Widerstand des FET (T101)
ist und ID ein Drainstrom ist, dann kann die Spannung VDS zwischen
der Source und dem Drain des FET (T101) durch die folgende Gleichung
(1) ausgedrückt
werden. VDS = V1 – V2 = Ron·ID (1)
-
Wenn
dann ein Überstrom
zu der Last 101 fließt
und ID in einen Überstromzustand
versetzt wird, erhöht
sich die Spannung VDS, sodass (V1 – V2) > (V1 – V3)
ist und ein Ausgangssignal des Komparators CPM101 das Vorzeichen
wechselt, wodurch ein Überstrom
in einer Schaltung in einer folgenden Stufe (nicht gezeigt) erfasst
wird und eine Spannung mit niedrigem Pegel von der Ansteuerschaltung 102 zu
dem Gate des FET (T101) ausgegeben wird. Weil dabei der FET (T101)
ausgeschaltet wird, kann die Schaltung vor dem Überstrom geschützt werden.
-
Wenn
dabei angenommen wird, dass IOVC ein als Überstrom
erfasster Wert von ID ist und Voff eine Offsetspannung
des Komparators CMP101 ist, dann wird die folgende Gleichung (2)
erhalten. V1 – V3 = Ron·IOVC +/– Voff (2)wobei „+/–" bedeutet, dass Voff zu Ron·Lovc addiert oder
davon subtrahiert wird.
-
Die
folgende Gleichung (3) wird aus der vorstehenden Gleichung (2) erhalten. IOVC =
{(V1 – V3)/Ron}
+/– (Voff/Ron) (3)
-
Wenn
keine Offsetspannung Voff in dem Komparator
CMP101 vorhanden ist (Voff = 0), dann wird
der Überstromerfassungswert
IOVC ein konstanter Wert, der durch die
Spannung V3 und den Widerstand Ron des FET (T101) bestimmt wird.
Wenn jedoch eine Offsetspannung Voff in
dem Komparator CMP101 vorhanden ist, variiert der Überstromerfassungswert
IOVC, wobei die Variationsgröße zu +/– Voff/Ron
wird. Wenn nämlich
die Offsetspannung Voff gleich bleibt, gilt
Folgendes: je kleiner der Ein-Widerstand Ron wird, desto stärker variiert
der Überstromerfassungswert
IOVC.
-
Das
Ausmaß bzw.
die Breite der Variation der Offsetspannung (+/– Voff)
des Komparators CMP101 hängt
von dem Herstellungsprozess der ICs ab, wobei bei einem normalen
IC eine Variationsbreite in der Größenordnung von +/– 10 [mV]
gegeben ist.
-
Wie
oben beschrieben, ist die Offsetspannung Voff des
Komparators CMP101 eine Ursache für die Variation in dem Überstromerfassungswert
und verursacht das Problem, dass die Genauigkeit des Überstromerfassungswerts
beeinträchtigt
wird. Wenn weiterhin eine zunehmende Tendenz zu einer zukünftigen
Reduktion des Ein-Widerstands Ron des FET besteht, erhöht sich
der Effekt der Offsetspannung weiter und wird die Genauigkeit weiter
reduziert. Um dem entgegenzuwirken, besteht ein verstärkter Bedarf
für Maßnahmen
zum Reduzieren des Effekts der Offsetspannung des Komparators CMP101.
-
Die
Erfindung bezweckt, das im Stand der Technik gegebene Problem zu
lösen,
wobei es eine Aufgabe der Erfindung ist, eine Überstromerfassungsvorrichtung
anzugeben, die den Effekt der Offsetspannung Voff des
Komparators CMP101 reduzieren kann, damit auch dann eine sehr genaue Überstromerfassung
durchgeführt
werden kann, wenn der Ein-Widerstand Ron klein ist.
-
Um
die oben genannte Aufgabe zu erfüllen, ist
gemäß einem
ersten Aspekt der Erfindung eine Überstromerfassungsvorrichtung
zum Erfassen des Auftretens eines Überstroms in einer Lastschaltung mit
einer Gleichstromversorgung und einer Last angegeben, die umfasst:
eine Leiterplatte, die zwischen der Gleichstromversorgung und der
Last vorgesehen ist, wobei die Leiterplatte wiederum einen Halbleiterschalter,
der zwischen der Gleichstromversorgung und der Last vorgesehen ist,
um ein- und ausgeschaltet zu werden, und ein Metallfolienmuster
umfasst, das zwischen dem Halbleiterschalter und einem Verbindungspunkt
zu der Last vorgesehen ist; eine Ansteuerschaltung, die das Ansteuern
des Halbleiterschalters steuert; und einen Komparator, der eine
durch das Dividieren der Spannung der Gleichstromversorgung erhaltene
Bezugsspannung mit einer Überstrombestimmungsspannung
vergleicht, die durch das Addieren einer Anschlussspannung des Halbleiterschalters
mit einer in dem Metallfolienmuster erzeugten Spannung erhalten
wird; wobei die Ansteuerschaltung den Halbleiterschalter ausschaltet, wenn
der Komparator bestimmt, dass die Überstrombestimmungsspannung
die Bezugsspannung überschreitet.
-
Gemäß einem
zweiten Aspekt der Erfindung ist eine Überstromerfassungsvorrichtung
nach dem ersten Aspekt der Erfindung angegeben, wobei die Ansteuerschaltung
und der Komparator auf der Leiterplatte installiert sind.
-
Gemäß einem
dritten Aspekt der Erfindung ist eine Überstromerfassungsvorrichtung
nach dem ersten oder zweiten Aspekt der Erfindung angegeben wobei
das Metallfolienmuster eine streifenförmige Kupferfolie ist.
-
Weil
gemäß dem ersten
Aspekt der Erfindung die Spannung, die aus dem Addieren der an beiden
Enden des Halbleiterschalters erzeugten Spannung VDS zu der in dem
Widerstand Rp des Metallfolienmusters erzeugten Spannung erhalten wird,
als Überstrombestimmungsspannung
für den Vergleich
mit der Bezugsspannung eingegeben wird, kann der Effekt der Offsetspannung
in dem Komparator reduziert werden, wodurch die Variation in dem
einen Überstrom
bestimmenden Stromwert reduziert werden kann. Und wenn ein vorbestimmter Überstrom
in die Last fließt,
kann der Überstrom
unmittelbar erfasst werden, um die Schaltung unmittelbar zu unterbrechen
und dadurch den Halbleiterschalter und die Lastschaltung zu schützen.
-
Weil
gemäß dem zweiten
Aspekt der Erfindung die Ansteuerschaltung und der Komparator auf der
Leiterplatte installiert sind, kann die Schaltungskonfiguration
klein ausgebildet werden, wodurch Raum gespart werden kann.
-
Weil
gemäß dem dritten
Aspekt der Erfindung das Metallfolienmuster mit streifenförmig ausgebildet
wird, kann der gewünschte
Widerstandswert (Rp) einfach gewählt
werden.
-
1 ist
ein Schaltungsdiagramm, das die Konfiguration einer Überstromerfassungsvorrichtung gemäß einer
Ausführungsform
der Erfindung zeigt.
-
2 ist
ein Schaltungsdiagramm, das die Konfiguration einer herkömmlichen Überstromerfassungsvorrichtung
zeigt.
-
Nachfolgend
wird eine Ausführungsform
der Erfindung auf der Basis der beigefügten Zeichnungen beschrieben. 1 ist
ein Schaltungsdiagramm, das die Konfiguration einer Überstromerfassungsvorrichtung
gemäß einer
Ausführungsform
der Erfindung zeigt. Wie in der Figur gezeigt, ist diese Überstromerfassungsvorrichtung
auf einer Leiterplatte 2 ausgebildet, die zwischen einer
Gleichstromversorgung VB und einer Last 1 vorgesehen ist.
-
Die
Gleichstromversorgung VB und die Leiterplatte 2 sind über einen
Stecker J1 miteinander verbunden, und die Last 1 und die
Leiterplatte 2 sind über
einen Stecker J2 miteinander verbunden. Ein Punkt P1 (Spannung V1)
des Steckers J1 ist mit einem Drain eines Schalt-FET (T1: Halbleiterschalter) verbunden,
und eine Source des FET (T1) ist über ein Kupferfolienmuster
(ein Metallfolienmuster) 4 mit dem Stecker J2 verbunden.
Außerdem
ist ein Gate des FET (T1) über
einen Widerstand R3 mit einer Ansteuerschaltung 3 verbunden,
wobei der FET (T1) durch ein Steuersignal aus der Ansteuerschaltung 3 ein-
und ausgeschaltet wird.
-
Weiterhin
ist der Punkt P1 über
eine Reihenschaltung aus Widerständen
R1 und R2 geerdet, während
ein Verbindungspunkt P3 zwischen den Widerständen R1, R2 mit einem negativen
Eingangsanschluss eines Komparators CMP1 verbunden ist.
-
Außerdem ist
ein vorbestimmter Punkt P2 des Kupferfolienmusters 4 mit
einem positiven Eingangsanschluss des Komparators CMP1 verbunden. Das
Kupferfolienmuster 4 weist einen Widerstand Rp auf.
-
Im
Folgenden wird die Funktion der Überstromerfassungsvorrichtung
mit der vorstehenden Konfiguration gemäß der Ausführungsform beschrieben.
-
Wenn
ein Ansteuersignal von der Ansteuerschaltung 3 zu dem Gate
des FET (T1) ausgegeben wird, wird der FET (T1) eingeschaltet, sodass
ein Strom ID von der Gleichstromversorgung VB über den FET (T1) fließen kann, um die Last 1 anzutreiben. Weil
dabei eine an dem Punkt P1 erzeugte Spannung V1 an der Reihenschaltung
der Widerstände
R1 und R2 angelegt wird, wird die Spannung V3 des Verbindungspunkts
P3 zwischen den Widerständen
R1 und R2 zu einer Spannung V3, die durch das Dividieren der Spannung
V1 durch die Widerstände
R1, R2 erhalten wird. Die Spannung V3 wird wie durch die folgenden
Gleichung (4) erhalten. V3
= (V1·V2)/(R1
+ R2) (4)
-
Dann
wird diese Spannung V3 in den negativen Eingangsanschluss des Komparators
CMP1 eingegeben.
-
Weiterhin
wird eine Zwischenanschlussspannung VDS zwischen dem Drain und der
Source des FET (T1) erzeugt, weil der Strom ID in den FET (T1) fließt. Wenn
man annimmt, dass Ron der Widerstand des FET (T1) ist, kann die
Spannung VDS durch die weiter oben genannte Gleichung (1) ausgedrückt werden. VDS = Ron·ID (1)
-
Außerdem wird
ein durch (ID·Rp)
ausgedrückter
Spannungsabfall zwischen der Source des FET (T1) und dem Punkt P2
erzeugt, weil der Strom ID durch das Kupfermuster 4 fließt. Folglich
wird der Gesamtspannungsabfall von dem Punkt P1 zu dem Punkt P2
(V1 – V2; Überstrombestimmungsspannung)
durch die folgende Gleichung (5) ausgedrückt. V1 – V2
= (Ron + Rp)·ID (5)
-
Dann
wird die Spannung V2 zu dem positiven Eingangsanschluss des Komparators
CMP1 zugeführt.
Normalerweise (d.h. wenn kein Überstrom erzeugt
wird) ist die Beziehung zwischen dem Spannungsabfall und einer Bezugsspannung
(V1 – V3) derart
beschaffen, dass (V1 – V2) < (V1 – V3) gilt. Wenn
dagegen ein Überstrom
erzeugt wird, erhöhen sich
der Strom ID und die Spannung (V1 – V2) in der Gleichung (5),
woraus (V1 – V2) > (V1 – V3) resultiert. Das
heißt,
die Überstrombestimmungsspannung überschreitet
in diesem Fall die Bezugsspannung, wodurch das Ausgabesignal des
Komparators CMP1 das Vorzeichen wechselt, sodass ein Überstromzustand
bestimmt werden kann.
-
Wenn
man annimmt, dass der Strom ID bei einem Wechsel des Vorzeichens
des Ausgabesignals gleich IOVC ist und die
Offsetspannung des Komparators CMP1 gleich Voff ist,
wird die folgende Gleichung (6) gebildet. V1 – V3
= (Ron + Rp) IOVC +/– Voff (6)
-
Durch
eine Modifikation dieser Gleichung wird die Gleichung (7) erhalten. IOVC =
(V1 – V3)/(Ron
+ Rp) +/– Voff/(Ron + Rp) (7)
-
Dabei
ist die weiter oben genannte Gleichung (3) wie folgt. IOVC =
{(V1 – V3)/Ron}
+/– (Voff/Ron) (3)
-
Wenn
man die Gleichung (7) mit der Gleichung (3) vergleicht, ist in der
Gleichung (3) der zweite Term des rechten Glieds (Voff/Ron),
während
er in der Gleichung (7) Voff/(Ron + Rp)
ist, woraus sich ergibt, dass der Effekt von Voff in
der Gleichung (7) kleiner als in der Gleichung (3) ist, weil Rp
zu dem Nenner hinzugefügt
ist. Wie in 1 gezeigt, kann der Effekt der
Offsetspannung Voff in dem Komparator CMP1
reduziert werden, indem der Widerstand RP des Kupferfolienmusters 4 zwischen
der Source des FET (T1) und dem Punkt P2 vorgesehen wird.
-
Dabei
wird die Größe des Widerstands
Rp wie folgt gesetzt. Das Muster der den Widerstand Rp bildenden
Kupferfolie 4 ist zum Beispiel 3 mm breit, 70 μm hoch und
50 mm lang. Weil außerdem
der Widerstand eines Kupferdrahts mit einer Querschnittfläche von
1 mm2 und einer Länge von 1 m bekanntermaßen gleich
20,2 mΩ ist,
nimmt der Widerstand Rp wie durch die folgende Gleichung (8) angegeben
einen Wert von 4,8 mΩ an. Rp = 20, 2·1/(3·0,07)·50/1000
= 4,8 mΩweil
außerdem
der Widerstand eines normal verwendeten Widerstands Ron in der Größenordnung
von 5 mΩ liegt,
kann der Effekt der Variation aufgrund der Offsetspannung Voff des Komparators CMP1 um die Hälfte reduziert
werden, indem eine durch den Widerstand Rp abgefallene Spannung
zu der Spannung zwischen dem Drain und der Source des FET (T1) für einen
Vergleich mit dem Überstrombestimmungswert (V1 – V3) addiert
wird.
-
Weiterhin
ist das Kupferfolienmuster 4 ein wesentlicher Bestandteil
zur Ausbildung eines Schaltungspfads zu der Leiterplatte 2 und
stellt eine Negativquelle dar, die eine Joule-Wärme erzeugt. In dieser Ausführungsform
wird eine derartige Negativquelle effektiv genutzt, indem das Kupferfolienmuster 4 verwendet
wird, das wie oben beschrieben als Negativquelle in dem Überstromerfassungssensor
funktioniert.
-
Weil
in der Überstromerfassungsvorrichtung gemäß der Erfindung
die an dem gewünschten
Punkt P2 des mit der Source des FET (T1) verbundenen Kupferfolienmusters 4 erzeugte
Spannung V2 zu dem positiven Eingangsanschluss des Komparators CMP1
geführt
wird, kann der Effekt der Offsetspannung Voff des
Komparators CMP1 aufgrund des Vorhandenseins des Widerstands Rp
auf dem Kupferfolienmuster 4 reduziert werden. Folglich
kann die Variation des Überstrombestimmungswerts,
die durch den Komparator CMP1 verursacht wird, reduziert werden,
um eine Bestimmungsspannung für
das Auftreten eines Überstroms
mit hoher Geschwindigkeit zu setzen.
-
Die
Oberstromerfassungsvorrichtung der Erfindung wurde auf der Basis
der gezeigten Ausführungsform
beschrieben, wobei die Erfindung jedoch nicht darauf beschränkt ist
und die Konfiguration der Komponenten durch eine beliebige Konfiguration
mit einer ähnlichen
Funktion ersetzt werden kann.
-
Zum
Beispiel wird bei der beschriebenen Ausführungsform der Effekt der Offsetspannung
Voff unter Verwendung des Widerstands Rp
in dem streifenförmigen
Kupferfolienmuster 4 zwischen der Source des FET (T1) und
dem Stecker J2 reduziert, wobei die Erfindung jedoch nicht auf ein
streifenförmiges
Kupferfolienmuster 4 beschränkt ist, sondern statt dessen
beliebige andere Formen verwendet werden können, um denselben Effekt zu
erhalten.
-
Weiterhin
sind in der beschriebenen Ausführungsform
die Ansteuerschaltung 3 und der Komparator CMP1 auf der
Leiterplatte 2 installiert, wobei jedoch auch eine Konfiguration
verwendet werden kann, bei der die relevanten Komponenten nicht
auf der Leiterplatte 2 installiert sind.
-
Die
Erfindung ist extrem nützlich,
um die Erzeugung eines Überstroms
mit großer
Genauigkeit zu erfassen.