-
Die
vorliegende Erfindung betrifft einen Mikrocomputer.
-
In
einem IC-Baustein, wie beispielsweise einem Mikrocomputer, wird
der Mikrocomputer temporär
in einen Reset-Zustand
versetzt, wenn eine Energieversorgungsspannung unter einen vorbestimmten Pegel
fällt,
der einen ordnungsgemäßen Betrieb
des Mikrocomputers garantiert. Durch diese Vorgehendweise wird verhindert,
dass der Mikrocomputer fehlerhaft arbeitet.
-
Gewöhnlich wird
der Mikrocomputer in dem Reset- bzw. Rücksetzzustand gehalten, bis
die Energieversorgungsspannung zu einem normalen Pegel zurückkehrt.
Wird der Mikrocomputer jedoch für
eine Vorrichtung mit hohen Sicherheitsanforderungen verwendet, sollte
die Zeitspanne, während
der der Mikrocomputer seinen Betrieb stoppt, so kurz wie möglich gehalten
werden.
-
20 zeigt einen Schaltplan
eines in der JP-A-7-56885
offenbarten Mikrocomputers 1. Der Mikrocomputer 1 weist
einen Prozessor (CPU) 2, ein ROM 3 und eine periphere
Schaltung 4 auf, die über einen
Adressbus 5 zum Senden und Empfangen eines Adresssignals
und einen Datenbus 6 zum Senden und Empfangen eines Datensignals
miteinander verbunden sind.
-
Die
CPU 2 weist einen Taktoszillatorschwingkreis 2a zur
Erzeugung eines Systemtakts und eine Taktsteuerschaltung 2b auf.
Der von dem Taktoszillatorschwingkreis 2a erzeugte Systemtakt wird über die
Taktsteuerschaltung 2b an das ROM 3 und an die
periphere Schaltung 4 gegeben.
-
Das
ROM 3 weist eine Leseverstärkerschaltung 7 und
eine Beurteilungsschaltung 8 auf, die der Überwachung
der Energieversorgungsspannung dienen. Die Leseverstärkerschaltung 7 und
die Beurteilungsschaltung 8 geben ein Steuersignal an die
Taktsteuerschaltung 2b, wenn sie erfassen, dass die Energieversorgungsspannung
unter einen vorbestimmten Pegel fällt. Anschließend verringert
die Taktsteuerschaltung 2b eine Frequenz des Systemtakts,
so dass eine Toleranz einer Arbeitsgeschwindigkeit sichergestellt
werden kann.
-
In
dem in der JP-A-7-56885 offenbarten Mikrocomputer überwacht
das ROM 3 die Energieversorgungsspannung. Die Energieversorgungsspannung
kann sich mit einem Abstand von einer Energiequelle aufgrund eines
Spannungsabfalls durch einen Widerstand einer Versorgungsleitung
bedingt verringern. Folglich kann eine an dem Endabschnitt der Versorgungsleitung
auftretende Spannung kleiner als die von dem ROM 3 überwachte
Spannung sein. Folglich kann beispielsweise die periphere Schaltung 4 durch
eine unzureichende Spannung bedingt einen nicht funktionsfähigen Zustand
annehmen, da sie an dem Endabschnitt der Versorgungsleitung angeordnet
ist.
-
Ferner
wird die Taktfrequenz in dem Mikrocomputer 1 gleichmäßig verringert,
wenn der Spannungsabfall der Energieversorgungsspannung erfasst
wird. Gegebenenfalls benötigt
eine periphere Schaltung, wie beispielsweise eine Kommunikationsschaltung,
jedoch eine volle Taktgeschwindigkeit und ist bei einer verringerten
Taktgeschwindigkeit nicht funktionsfähig.
-
Die
Aufgabe der vorliegenden Erfindung besteht folglich darin, einen
Mikrocomputer bereitzustellen, bei dem es selbst nach einem Spannungsabfall
der Energieversor gungsspannung möglich
ist, den Betrieb einer an dem Endabschnitt einer Versorgungsleitung
angeordneten Schaltung aufrechtzuerhalten und einen Betriebszustand
einer peripheren Schaltung flexibel zu wählen.
-
Ein
Mikrocomputer weist einen Prozessor (CPU), einen Programmspeicher
zur Speicherung eines von der CPU ausgeführten Steuerprogramms, eine
Mehrzahl an peripheren Schaltungen zur Implementierung einer vorbestimmten
Funktion, eine Taktsteuerschaltung zur Steuerung eines an die CPU
und an die peripheren Schaltungen gegebenen Taktsignals und eine
Spannungsabfallerfassungsschaltung zur Erfassung eines Spannungsabfalls
einer Energiequelle unter einen vorbestimmten Pegel auf.
-
In
dem Programmspeicher ist ferner ein Unterprogramm gespeichert, um
zu bewirken, dass die CPU einen Taktsteuerprozess ausführt. Die
Spannungsabfallerfassungsschaltung ist an einem Endabschnitt einer
Energieversorgungsleitung angeordnet.
-
Wenn
die Spannungsabfallerfassungsschaltung den Spannungsabfall unter
den vorbestimmten Pegel erfasst, teilt die Taktsteuerschaltung eine
Frequenz des an die CPU gegebenen Taktsignals herunter und führt die
CPU das Unterprogramm aus. Anschließend wird das an die peripheren
Schaltungen gegebene Taktsignal von der CPU auf der Grundlage des
Unterprogramms wahlweise gestoppt oder heruntergeteilt.
-
Folglich
wird das an die CPU gegebene Taktsignal dann, wenn der Spannungsabfall
erfasst wird, heruntergeteilt, so dass der Energieverbrauch verringert
werden kann. Ferner wird das an die peripheren Schaltungen gegebene
Taktsignal wahlweise gestoppt oder heruntergeteilt, so dass der
Energieverbrauch verringert werden kann und betriebsfähige Zustände der
peripheren Schaltungen in Übereinstimmung
mit Funktionen der peripheren Schaltungen gewählt werden können. Ferner
kann eine an dem Endabschnitt der Versorgungsleitung angeordnete
Schaltung in einem betriebsfähigen
Zustand gehalten werden, da die Energieversorgungsspannung von der
an dem Endabschnitt der Versorgungsleitung angeordneten Spannungsabfallerfassungsschaltung überwacht
wird.
-
Die
obige und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden
Erfindung sind aus der nachfolgenden detaillierten Beschreibung,
die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde,
deutlicher ersichtlich. In der Zeichnung zeigt:
-
1 einen
Schaltplan eines Mikrocomputers gemäß einer ersten Ausführungsform;
-
2 einen
Schaltplan einer Taktteilerschaltung von 1;
-
3 einen
Schaltplan einer peripheren Taktsteuerschaltung von 1;
-
4 ein
Zeitdiagramm mit Operationen der peripheren Taktsteuerschaltung
von 3;
-
5 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 1 ausgeführt werden;
-
6 ein
Ablaufdiagramm mit Schritten, die von einem Mikrocomputer gemäß einer
zweiten Ausführungsform
ausgeführt
werden;
-
7 einen
Schaltplan einer peripheren Taktsteuerschaltung der zweiten Ausführungsform;
-
8 einen
Schaltplan eines Mikrocomputers gemäß einer dritten Ausführungsform;
-
9 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 8 ausgeführt werden;
-
10 einen
Schaltplan eines Mikrocomputers gemäß einer vierten Ausführungsform;
-
11 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 10 ausgeführt werden;
-
12 einen
Schaltplan eines Mikrocomputers gemäß einer fünften Ausführungsform;
-
13 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 12 ausgeführt werden;
-
14 einen
Schaltplan eines Mikrocomputers gemäß einer sechsten Ausführungsform;
-
15 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 14 ausgeführt werden;
-
16 einen
Schaltplan eines Mikrocomputers gemäß einer siebten Ausführungsform;
-
17 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 16 ausgeführt werden;
-
18 einen
Schaltplan eines Mikrocomputers gemäß einer achten Ausführungsform;
-
19 ein
Ablaufdiagramm mit Schritten, die von dem Mikrocomputer von 18 ausgeführt werden;
-
20 einen
Schaltplan eines herkömmlichen
Mikrocomputers;
-
(Erste Ausführungsform)
-
1 zeigt
einen Schaltplan eines Mikrocomputers 11, der beispielsweise
für eine
Fahrzeug-ECU (Electronic Control Unit) verwendet wird.
-
Der
Mikrocomputer 11 weist eine CPU 12, ein ROM (Programmspeicher) 13,
periphere Schaltungen 14, 15, eine Taktschaltung
(Taktsteuerschaltung) 16, eine Spannungsabfallerfassungsschaltung 17 und
eine Unterbrechungssteuerschaltung 18 auf. Diese Komponenten
sind, mit Ausnahme der Spannungsabfallerfassungsschaltung 17, über einen Adressbus 19 und
einen Datenbus 20 miteinander verbunden.
-
Der
Mikrocomputer 11 wird über
eine Versorgungsleitung 21 mit einer Energieversorgungsspannung
Vcc versorgt. Die Spannungsabfallerfassungsschaltung 17 ist
an dem Endabschnitt der Versorgungsleitung 21 angeordnet
und überwacht
die Energieversorgungsspannung Vcc. Wenn die Energieversorgungsspannung
Vcc unter eine Referenzspannung Vdd fällt, gibt die Spannungsabfallerfassungsschaltung 17 ein
Spannungsabfallerfassungssignal (High-Active) als Spannungsabfallerfassungsflag aus.
Beträgt
beispielsweise eine für
einen Transistorbetrieb erforderliche Minimalspannung 1,25V, wird die
Energieversorgungsspannung Vcc auf 2,5 V und die Referenzspannung
Vdd auf 2,0 V gesetzt. Das Spannungsabfallerfassungsflag wird an
die Taktschaltung 16 und die Unterbrechungssteuerschaltung 18 gegeben,
nachdem es durch ein Flip-Flop bezüglich des Takts synchronisiert
wurde.
-
Das
ROM 13 speichert ein von der CPU 12 ausgeführtes Steuerprogramm.
Das Steuerprogramm beinhaltet ein Unterprogramm 13a. Die
CPU 12 führt
das Unterprogramm 13a aus, wenn die Spannungsabfallerfassungsschaltung 17 den
Spannungsabfall der Energieversorgungsspannung Vcc erfasst.
-
Die
Taktschaltung 16 weist eine Taktteilerschaltung 23 und
eine periphere Taktsteuerschaltung 24 auf. Ein interner
oder externer Oszillator (nicht gezeigt) gibt ein Taktsignal CLK
an die Taktschaltung 16. Das Taktsignal CLK weist beispielsweise
eine Frequenz von 16 MHz auf.
-
Die
periphere Schaltung 14 ist eine Kommunikationsschaltung,
die beispielsweise für
ein CAN (Controller Area Network) verwendet wird, das eine Art Fahrzeug-LAN
(Local Area Network) ist. Die periphere Schaltung 15 ist
eine PWM-(Impulsbreitenmodulation)-Signalerzeugungsschaltung zur
Erzeugung eines PWM-Signals mit einer von der CPU 12 gesteuerten
Impulsbreite. Die periphere Schaltung 15 weist eine Teilerschaltung
zur Teilung eines Taktsignals mit einem von der CPU 12 festgelegten
vorbestimmten Frequenzteilungsverhältnis auf. Das geteilte Taktsignal
wird als Träger
des PWM-Signals verwendet.
-
Die
Unterbrechungssteuerschaltung 18 steuert eine Unterbrechung
(Interrupt) an die CPU 12. Wenn die Spannungsabfallerfassungsschaltung 17 oder
weitere Unterbrechungsquellen (nicht gezeigt) die Unterbrechung
anfordern, gibt die Unterbrechungssteuerschaltung 18 ein
Unterbrechungsanforderungssignal an die CPU 12. Anschließend, wenn die
CPU 12 ein Unterbrechungsberechtigungssignal an die Unterbrechungssteuerschaltung 18 gibt,
sendet die Unterbrechungssteuerschaltung 18 einen der Unterbrechungsanforderung
entsprechenden Unterbrechungsvektor an die CPU 12.
-
Die
Taktteilerschaltung 23 gibt ein Taktsignal C_CLK an die
CPU 12. Die Taktteilerschaltung 23 weist, wie
in 2 gezeigt, eine 1/4-Teilerschaltung 25 zum
Teilen einer Frequenz des Taktsignals CLK durch vier und einen Multiplexer
(MPX) 26 auf. Wenn das Taktsignal CLK beispielsweise eine
Frequenz von 16 MHz aufweist, gibt die 1/4-Teilerschaltung 25 ein
1/4-Taktsignal mit einer Frequenz von 4 MHz aus. Das Taktsignal
CLK und das 1/4-Taktsignal werden an Eingangsanschlüsse des
MPX 26 gegeben. Wenn das Spannungsabfallerfassungsflag
gesetzt ist, gibt der MPX 26 das Taktsignal CLK mit der
Frequenz von 16 MHz als das Taktsignal C_CLK aus. Ist das Spannungsabfallerfassungsflag
demgegenüber
nicht gesetzt, gibt der MPX 26 das 1/4-Taktsignal mit der Frequenz von 4 MHz
als das Taktsignal C_CLK aus.
-
Die
periphere Taktsteuerschaltung 24 weist, wie in 3 gezeigt,
ein Flag-Vorderflankendetektor 27 und Taktfreigabe- bzw.
Taktberechtigungscontroller 28A, 28B auf.
-
Der
Flag-Vorderflankendetektor 27 weist ein Flip-Flop 27a,
ein hinter das Flip-Flop 27a geschaltetes Flip-Flop 27b und
ein NAND-Gatter 27c mit einem invertierenden und einem
nicht invertierenden Eingang auf.
-
Das
Spannungsabfallerfassungsflag wird von dem Flip-Flop 22 an einen Eingang D
des Flip-Flops 27a gegeben. Ausgänge Q der Flip-Flops 27a, 27b sind
mit dem nicht invertierenden bzw. invertierenden Eingang des NAND-Gatters 27c verbunden.
Die in der Ausführungsform
beschriebenen Flip-Flops, einschließlich der Flip-Flops 27a, 27b, werden
in Synchronisation mit dem Taktsignal C_CLK betrieben.
-
Die
Taktfreigabecontroller 28A, 28B sind gleich aufgebaut.
Der Taktfreigabecontroller 28A weist einen MPX 29A,
UND-Gatter 30A, 31A und ein Flip-Flop 32A auf.
Gleichermaßen
weist der Taktfreigabecontroller 28B einen MPX 29B,
UND-Gatter 30B, 31B und ein Flip-Flop 32B auf.
-
Der
MPX 29A weist einen mit einer Datenbitleitung D1 eines
Datenbusses 20 verbundenen Eingang und einen mit einem
Eingang des UND-Gatters 30A, dessen Ausgang mit einem Eingang
D des Flip-Flops 32A verbunden ist, verbundenen Ausgang auf.
Gleichermaßen
weist der MPX 29B einen mit einer Datenbitleitung D0 eines
Datenbusses 20 verbundenen Eingang und einen mit einem
Eingang des UND-Gatters 30B, dessen Ausgang mit einem Eingang
D des Flip-Flops 32b verbunden ist, verbundenen Ausgang
auf. Die Datenbitleitung D0 ist die Leitung für das Bit mit dem niedrigsten
Stellenwert des Datenbusses 20.
-
Die
weiteren Eingänge
der UND-Gatter 30A, 30B sind mit einem Ausgang
des NAND-Gatters 27c des Flag-Führungsflankendetektors 27 verbunden. Ein
Ausgang Q des Flip-Flops 32A ist
mit dem anderen Eingang des MPX 29A und einem Eingang des UND-Gatters 31A verbunden.
Gleichermaßen
ist ein Ausgang Q des Flip-Flops 32B mit dem anderen Eingang
des MPX 29B und einem Eingang des UND-Gatters 31B verbunden.
Das Taktsignal CLK wird an die anderen Eingänge der UND-Gatter 31A, 31B gegeben.
-
Wenn
die CPU 12 eine den MPX 29A, 29B auf
dem Adressbus 19 entsprechende vorbestimmte Adresse ausgibt,
decodiert ein Adressdecodierer (nicht gezeigt) die Adresse und gibt
ein decodiertes Signal an die MPX 29A, 29B. Wenn
die MPX 29A, 29B das decodierte empfangen, schalten
sie auf die Datenbitleitungen D1 bzw. D2.
-
Die
MPX 29A, 29B wählen
die Flip-Flops 32A, 32B, um diese zum Halten von
Daten zu berechtigen, während
sie kein decodiertes Signal empfangen. Wenn die CPU 12 Daten
auf die Datenbitleitungen D1, D0 des Datenbusses 20 gibt,
während der
Flag-Führungsflankendetektor 27 keine
Führungsflanke
des Spannungsabfallerfassungsflags erfasst, schalten die MPX 29A, 29B auf
die Datenbitleitungen D1, D0 und werden die Daten in die Flip-Flops 32A, 32B geschrieben.
-
4 zeigt
ein Zeitdiagramm mit von der peripheren Taktsteuerschaltung 24 ausgeführten Operationen.
- (a) Das Taktsignal C_CLK wird an das Flip-Flop 22 gegeben.
- (b) Der Spannungsabfall der Energieversorgungsspannung Vcc wird
in einem Zyklus (1) des Taktsignals C_CLK erfasst.
- (c) Das Spannungsabfallerfassungsflag wird in Synchronisation
mit einer Führungsflanke
eines Zyklus (2) des Taktsignals C_CLK gesetzt.
- (d) Der Ausgang des Flip-Flops 27a des Flag-Führungsflankendetektors 27 wechselt
in Synchronisation mit einer Führungsflanke
eines Zyklus (3) des Taktsignals C_CLK auf einen hohen
Pegel, da das Spannungsabfallerfassungsflag gesetzt ist.
- (f) Der invertierende Eingang und der nicht invertierende Eingang
des NAND-Gatters 27c des Flag-Führungsflankendetektors 27 nehmen
einen niedrigen bzw. hohen Pegel an. Der Ausgang des NAND-Gatters 27c wechselt
in Synchronisation mit der Führungsflanke
des Zyklus (3) des Taktsignals C_CLK auf einen niedrigen
Pegel.
- (e) Der Ausgang Q des Flip-Flops 27b des Flag-Führungsflankendetektors 27 wechselt
in Synchronisation mit einer Führungsflanke
eines Zyklus (4) des Taktsignals C_CLK auf einen hohen
Pegel.
- (f) Der Ausgang des NAND-Gatters 27c wechselt in Synchronisation
mit der Führungsflanke
des Zyklus (4) auf einen hohen Pegel. Folglich wird der
Ausgang des NAND-Gatters 27c einzig während des Zyklus (3),
d.h. einzig während
eines Zyklus, auf einem niedrigen Pegel gehalten.
- (g) Die UND-Gatter 30A, 30B empfangen das LP-(niedriger
Pegel)-Signal von dem NAND-Gatter 27c und geben ein LP-Signal
an die Flip-Flops 32A bzw. 32B. Folglich werden
die Ausgänge
Q der Flip-Flops 32A, 32B nach dem Zyklus (3)
auf einem niedrigen Pegel gehalten.
-
Folglich
stoppen die UND-Gatter 31A, 31B die Versorgung
des Taktsignals CLK (d.h. PA_CLK, PB_CLK) an die peripheren Schaltungen 14 bzw. 15.
-
Nachstehend
werden die Operationen des Mikrocomputers 11 unter Bezugnahme
auf die 5 beschrieben.
-
Wenn
die Spannungsabfallerfassungsschaltung 17 keinen Spannungsabfall
der Energieversorgungsspannung Vcc erfasst, gibt das NAND-Gatter 27c einen
hohen Pegel aus, so dass die Flip-Flops 32A, 32B einen
Datenwert von 1 halten, der von der CPU 12 voreingestellt
ist. Folglich werden die Taktsignale PA_CLK, PB_CLK über die
UND-Gatter 31A bzw. 31B an die peripheren Schaltungen 14, 15 gegeben.
-
5 zeigt
ein Ablaufdiagramm eines Prozesses, der ausgeführt wird, wenn die Spannungsabfallerfassungsschaltung 17 den
Spannungsabfall der Energieversorgungsspannung Vcc erfasst. Dieser Prozess
umfasst einen Hardwareprozess und einen Softwareprozess (Unterprogramm 13a),
die von der CPU 12 ausgeführt werden.
-
Der
Prozess beginnt mit Schritt S1, bei dem das Spannungsabfallerfassungsflag
gesetzt wird.
-
Anschließend schreitet
der Prozess zu Schritt S2 voran, bei dem der MPX 26 der
Taktteilerschaltung 23 zu der 1/4-Teilerschaltung 25 schaltet. Folglich
wird das 1/4-Taktsignal
an die CPU 12 gegeben. In der peripheren Taktsteuerschaltung 24 wird, gemäß obiger
Beschreibung, die Versorgung der Taktsignale PA_CLK, PB_CLK an die
peripheren Schaltungen 14, 15 gestoppt.
-
Die
Unterbrechungssteuerschaltung 18 gibt die Unterbrechungsanforderung
an die CPU 12 und sendet den Unterbrechungsvektor an die
CPU 12. Der Unterbrechungsvektor zeigt auf eine Startadresse
des Unterprogramms 13a.
-
Anschließend schreitet
der Prozess zu Schritt S3 voran, bei dem die CPU 12 zu
der Startadresse springt und das Unterprogramm 13a ausführt. Folglich
endet der Hardwareprozess in Schritt S3 und beginnt der Softwareprozess
in Schritt S4.
-
Anschließend schreitet
der Prozess zu Schritt S4 voran, bei dem die CPU 12 das
Frequenzteilungsverhältnis
der Teilerschaltung der peripheren Schaltung 15 zurücksetzt,
so dass das Frequenzverhältnis
des Taktsignals PB_CLK zu dem Träger
des PWM-Signals auf 4 zu 1 gesetzt werden kann.
-
Anschließend schreitet
der Prozess zu Schritt S5 voran, bei dem die Versorgung des Taktsignals
PB_CLK an die periphere Schaltung 15 wieder aufgenommen
wird, indem ein Datenwert von 1 in das Flip-Flop 32B geschrieben
wird.
-
Anschließend schreitet
der Prozess zu Schritt S6 voran, bei dem das Unterprogramm 13a endet
und die CPU 12 zu dem Hauptprogramm zurückspringt. Folglich wird die
periphere Schaltung 15 bei geringer Geschwindigkeit betrieben,
während
die periphere Schaltung 14 gestoppt bleibt, da sie nicht mit
dem Taktsignal PA_CLK versorgt wird.
-
In
dem Mikrocomputer 11 gemäß der ersten Ausführungsform
ist die periphere Schaltung 14 die Kommunikationsschaltung.
Selbst wenn die periphere Schaltung 14 bei geringer Geschwindigkeit
betrieben wird, kann folglich keine Synchronisation zwischen der
peripheren Schaltung 14 und einer mit der peripheren Schaltung 14 kommunizierenden
Vorrichtung erzielt werden. Aus diesem Grund bleibt die periphere
Schaltung 14 gestoppt.
-
Anschließend schreitet
der Prozess zu Schritt S7 voran, bei dem die CPU 12 das
Hauptprogramm basierend auf dem 1/4-Taktsignal bei geringer Geschwindigkeit
ausführt.
In diesem Zustand schaltet die Spannungsabfallerfassungsschaltung 17 das
Spannungsabfallerfassungssignal dann, wenn die Energieversorgungsspannung
Vcc zu einem normalen Pegel zurückkehrt,
von aktiv zu nicht aktiv, wodurch sie das Spannungsabfallerfassungsflag
zurücksetzt.
Eine Rücksetzschaltung 34 setzt
den Mikrocomputer 11 als Antwort auf eine fallende Flanke des
Spannungsabfallerfassungsflags zurück. Die fallende Flanke des
Spannungsabfallerfassungsflags wird von einem Flag-Detektor für eine fallende
Flanke (nicht gezeigt) erfasst. Der Flag-Detektor für eine fallende
Flanke weist beispielsweise einen dem Flag-Vorderflankendetektor 27 entsprechenden
Aufbau auf. Der Flag-Detektor für
eine fallende Flanke weist ein mit dem Flip-Flop 22 verbundenes
erstes Flip-Flop und ein hinter das erste Flip-Flop geschaltetes
zweites Flip-Flop auf. Der Flag-Detektor für eine fallende Flanke ist
derart aufgebaut, dass er ein Flag-Signal für eine fallende Flanke (hoher
oder niedriger Pegel) an die Rücksetzschaltung 34 ausgibt, wenn
ein Ausgang des ersten Flip-Flops einen geringen und ein Ausgang
des zweiten Flip-Flops einen hohen Pegel aufweist.
-
Auf
diese Weise wird der Mikrocomputer 11 zurückgesetzt.
Folglich wird die Taktschaltung 16 initialisiert, so dass
die Versorgung des Taktsignals zu einem normalen Zustand zurückkehrt.
-
Gemäß der ersten
Ausführungsform
weist der Mikrocomputer 11 das ROM 13 auf, in
dem das Unterprogramm 13a gespeichert ist, um zu bewirken, dass
die CPU 12 den Taktsteuerprozess ausführt. Wenn die Spannungsabfallerfassungsschaltung 17 den
Spannungsabfall der Energieversorgungsspannung Vcc an dem Endabschnitt
der Versorgungsleitung 21 erfasst, wird die Frequenz des
von der Taktschaltung 16 an die CPU 12 gegebenen
Taktsignals C_CLK heruntergeteilt. Zur gleichen Zeit wird die Versorgung
der an die peripheren Schaltungen 14, 15 gegebenen
Taktsignale PA_CLK, PB_CLK gestoppt. Anschließend führt die CPU 12 das
Unterprogramm 13a aus, wodurch sie die Wiederaufnahme der
Versorgung des Taktsignals PB_CLK an die periphere Schaltung 15 bewirkt.
-
Folglich
kann der Energieverbrauch in dem Mikrocomputer 11 dann,
wenn der Spannungsabfall der Energieversorgungsspannung Vcc erfasst
wird, verringert werden, indem die Frequenz des Taktsignals C_CLK
heruntergeteilt und die Versorgung der Taktsignale PA_CLK, PB_CLK
gestoppt wird. Da die Versorgung der Taktsignale PA_CLK, PB_CLK
wahlweise wieder aufgenommen werden kann, können die peripheren Schaltungen 14, 15 auf
der Grundlage ihrer jeweiligen Funktionen wahlweise betrieben werden.
Da die Spannungsabfallerfassungsschaltung 17 an dem Endabschnitt
der Versorgungsleitung 3 angeordnet ist, kann die Geschwindigkeitstoleranz
für die an
dem Endabschnitt der Versorgungsleitung 3 angeordnete periphere
Schaltung 15 sichergestellt werden.
-
Ferner
wird das von der peripheren Schaltung 15 erzeugte PWM-Signal
dann, wenn die CPU 12 die Versorgung des an die periphere
Schaltung 15 gegebenen Taktsignals PB_CLK auf der Grundlage des
Unterprogramms 13a wieder aufnimmt, um das von der CPU 12 festgelegte
Frequenzteilungsverhältnis
heruntergeteilt. Indem das Frequenzteilungsverhältnis wahlweise festgelegt
wird, kann die periphere Schaltung 15 nach der Wiederaufnahme
folglich mit einer gewünschten
Arbeitsgeschwindigkeit betrieben werden.
-
Wenn
die Spannungsabfallerfassungsschaltung den Spannungsabfall der Energieversorgungsspannung
Vcc erfasst, schaltet der MPX 26 der Taktteilerschaltung 23 der
Taktschaltung 16 zu der 1/4-Teilerschaltung 25,
wodurch das 1/4-Taktsignal an
die CPU 12 gegeben wird. Folglich kann der Prozess zum
Herunterteilen des an die CPU 12 gegebenen Taktsignals
C_CLK durch eine sehr einfach aufgebaute Hardware implementiert
werden.
-
Wenn
die Spannungsabfallerfassungsschaltung den Spannungsabfall der Energieversorgungsspannung
Vcc erfasst, gibt die Unterbrechungssteuerschaltung 18 die
Unterbrechungsanforderung an die CPU 12. Anschließend gibt
die Unterbrechungssteuerschaltung 18 den auf die Startadresse
des Unterprogramms 13a zeigenden Unterbrechungsvektor dann,
wenn die Unterbrechungsanforderung freigegeben wird, an die CPU 12.
Folglich kann der Prozess zum Veranlassen der CPU 12, das
Unterprogramm 13a auszuführen, durch eine sehr einfach aufgebaute
Hardware implementiert werden.
-
(Zweite Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 41 der zweiten Ausführungsform
unter Bezugnahme auf die 6 und 7 beschrieben.
-
Der
Mikrocomputer 41 weist im Wesentlichen einen dem Mikrocomputer 11 der
ersten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 41 unterscheidet
sich dahingehend von dem Mikrocomputer 11, dass er eine
periphere Taktsteuerschaltung 42 anstelle der peripheren
Taktsteuerschaltung 24 aufweist, und dass das ROM 13 des Mikrocomputers 41 ein
Unterprogramm 13b anstelle des Unterprogramms 13a speichert.
Das Unterprogramm 13b ist gegenüber dem Unterprogramm 13a, wie
in 6 gezeigt, leicht modifiziert.
-
7 zeigt
einen Schaltplan der peripheren Taktsteuerschaltung 42.
Die periphere Taktsteuerschaltung 42 weist kein NAND-Gatter 27 auf.
Folglich weisen Taktfreigabecontroller 28a, 28b der
peripheren Taktsteuerschaltung 42 keine UND-Gatter 30A, 30B der
Taktfreigabecontroller 28A bzw. 28B auf. Die Ausgänge der
MPX 29A, 29B sind direkt mit den Eingängen D der
Flip-Flops 32A bzw. 32B verbunden.
-
Nachstehend
werden die Operationen des Mikrocomputers 41 beschrieben.
-
6 zeigt
ein Ablaufdiagramm eines Prozesses, der ausgeführt wird, wenn die Spannungsabfallerfassungsschaltung 17 den
Spannungsabfall der Energieversorgungsspannung Vcc erfasst. In dem
in der 6 gezeigten Ablaufdiagramm ist der Schritt S4
von 5 weggelassen und sind die Schritte S2, S3 von 5 durch
die Schritte S8 bzw. S9 ersetzt.
-
Der
Prozess beginnt mit Schritt S1, bei dem das Spannungsabfallerfassungsflag
gesetzt wird.
-
Anschließend schreitet
der Prozess zu Schritt S8 voran, bei dem die Frequenz des an die CPU 12 gegebenen
Taktsignals C_CLK durch vier heruntergeteilt wird. Die Versorgung
der an die peripheren Schaltungen 14, 15 gegebenen
Taktsignale PA_CLK, PB_CLK wird jedoch jeweils fortgeführt.
-
Anschließend schreitet
der Prozess zu Schritt S3 voran, bei dem die CPU 12 in
das Unterprogramm 13b springt.
-
Anschließend schreitet
der Prozess zu Schritt S9 voran, bei dem ein Datenwert von 0 in
das Flip-Flop 32A des Taktfreigabecontrollers 28A geschrieben
wird, um die Versorgung des Taktsignals PA_CLK an die periphere
Schaltung 14 zu stoppen. Die folgenden Prozesse der zweiten
Ausführungsform
entsprechen denen der ersten Ausführungsform. Folglich stoppt
die periphere Schaltung 14 in dem Mikrocomputer 41 ihren
Betrieb und führt
die periphere Schaltung 15 ihren Betrieb fort, wenn der Spannungsabfall
der Energieversorgungsspannung Vcc erfasst wird (die Frequenz des
Trägers
des PWM-Signals wird jedoch nicht heruntergeteilt).
-
Gemäß der zweiten
Ausführungsform
wird die Frequenz des an die CPU 12 gegebenen Taktsignals
C_CLK, wie vorstehend beschrieben, dann, wenn die Spannungsabfallerfassungsschaltung 17 den
Spannungsabfall der Energieversorgungsspannung Vcc erfasst, durch
vier heruntergeteilt und das Unterprogramm 13b anschließend von
der CPU 12 ausgeführt.
Auf der Grundlage des Unterprogramms 13b stoppt die CPU 12 wahlweise
die Versorgung des Taktsignals PA_CLK an die periphere Schaltung 14.
Folglich kann das Unterprogramm 13b bestimmen, ob die peripheren
Schaltungen 14, 15 betrieben werden, wenn der
Spannungsabfall in der Energieversorgungsspannung Vcc auftritt.
-
(Dritte Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 51 der dritten Ausführungsform
unter Bezugnahme auf die 8 und 9 beschrieben.
-
Der
Mikrocomputer 51 weist im Wesentlichen einen dem Mikrocomputer 11 der
ersten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 51 unterscheidet
sich dahingehend von dem Mikrocomputer 11, dass er eine
Spannungsänderungserfassungsschaltung 33 anstelle
der Spannungsabfallerfassungsschaltung 17 aufweist.
-
Die
Spannungsänderungserfassungsschaltung 33 überwacht
die Energieversorgungsspannung Vcc (z.B. 2,5 v). Wenn die Spannungsänderungserfassungsschaltung 33 erfasst,
dass die Energieversorgungsspannung Vcc innerhalb einer vorbestimmten
Zeitspanne unter eine Referenzspannung Vdd-a (z.B. 2,3 V), eine
Referenzspannung Vdd-b (z.B. 2,2 V) und eine Referenzspannung Vdd-c
(z.B. 2,1 V) fällt,
gibt sie ein Spannungsänderungserfassungssignal
aus, das anzeigt, dass sich die Energieversorgungsspannung Vcc im
Verhältnis
zur Zeitspanne signifikant ändert.
-
Es
sind zwei oder mehr als zwei Referenzenergiequellen erforderlich.
Die Referenzenergiequelle kann eine über der Energieversorgungsspannung Vcc
liegende Spannung aufweisen und erfassen, dass sich die Energieversorgungsspannung
Vcc im Verhältnis
zur Zeitspanne signifikant ändert.
-
Die
Operationen des Mikrocomputers 51 entsprechen, wie in 9 gezeigt,
im Wesentlichen denen des Mikrocomputers 11 der ersten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 ein Spannungsänderungserfassungsflag
anstelle des Spannungsabfallerfassungsflags gesetzt wird.
-
(Vierte Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 61 der vierten Ausführungsform
unter Bezugnahme auf die 10 und 11 beschrieben.
-
Der
Mikrocomputer 61 weist im Wesentlichen einen dem Mikrocomputer 51 der
dritten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 61 unterscheidet
sich dahingehend von dem Mikrocomputer 51, dass er die
periphere Taktsteuerschaltung 42 anstelle der peripheren
Taktsteuerschaltung 24 aufweist. Folglich entspricht ein
Unterschied zwischen der dritten und der vierten Ausführungsform
dem Unterschied zwischen der ersten und der zweiten Ausführungsform.
-
Die
Operationen des Mikrocomputers 61 entsprechen, wie in 11 gezeigt,
im wesentlichen denen des Mikrocomputers 41 der zweiten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 das Spannungsänderungs erfassungsflag anstelle
des Spannungsabfallerfassungsflags gesetzt wird.
-
(Fünfte Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 71 der fünften Ausführungsform unter Bezugnahme
auf die 12 und 13 beschrieben.
-
Der
Mikrocomputer 71 weist im Wesentlichen einen dem Mikrocomputer 11 der
ersten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 71 unterscheidet
sich dahingehend von dem Mikrocomputer 11, dass er eine
Temperaturerfassungsschaltung 35 anstelle der Spannungsabfallerfassungsschaltung 17 aufweist.
-
Die
Temperaturerfassungsschaltung 35 weist eine Diode auf, über die
ein konstanter Strom fließt.
Die Temperaturerfassungsschaltung 35 überwacht eine Spannung Vdd
der Diode, berechnet mit Hilfe einer Spannungs-Temperatur-Charakteristik der Diode
eine Temperatur und gibt ein Temperaturerfassungssignal aus, wenn
die Temperatur einen vorbestimmten Bereich überschreitet.
-
Die
Operationen des Mikrocomputers 71 entsprechen, wie in 13 gezeigt,
im Wesentlichen denen des Mikrocomputers 11 der ersten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 ein Temperaturerfassungsflag
anstelle des Spannungsabfallerfassungsflags gesetzt wird.
-
(Sechste Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 81 der sechsten Ausführungsform
unter Bezugnahme auf die 14 und 15 beschrieben.
-
Der
Mikrocomputer 81 weist im Wesentlichen einen dem Mikrocomputer 71 der
fünften
Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 81 unterscheidet
sich dahingehend von dem Mikrocomputer 71, dass er eine
periphere Taktsteuerschaltung 42 anstelle der peripheren
Taktsteuerschaltung 24 aufweist. Folglich entspricht ein
Unterschied zwischen der fünften
und der sechsten Ausführungsform
dem Unterschied zwischen der ersten und der zweiten Ausführungsform.
-
Die
Operationen des Mikrocomputers 81 entsprechen, wie in 15 gezeigt,
im Wesentlichen denen des Mikrocomputers 41 der zweiten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 ein Temperaturerfassungsflag
anstelle des Spannungsabfallerfassungsflags gesetzt wird.
-
(Siebte Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 91 der siebten Ausführungsform
unter Bezugnahme auf die 16 und 17 beschrieben.
-
Der
Mikrocomputer 91 weist im Wesentlichen einen dem Mikrocomputer 11 der
ersten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 91 unterscheidet
sich dahingehend von dem Mikrocomputer 11, dass er eine
Anschlusseingangssignalerfassungsschaltung 36 anstelle
der Spannungsabfallerfassungsschaltung 17 aufweist.
-
Die
Anschlusseingangssignalerfassungsschaltung 36 ist über eine
Eingangsleitung 51 mit einem Eingangsanschluss des Mikrocomputers 91 verbunden
und überwacht
den Eingangsanschluss. Wenn die Anschlusseingangssignalerfassungsschaltung 36 einen
vorbestimmten Erfassungspegel (hoher oder niedriger Pegel) erfasst,
gibt sie ein Anschlusseingangssignalerfassungssignal aus.
-
Die
Operationen des Mikrocomputers 91 entsprechen, wie in 17 gezeigt,
im Wesentlichen denen des Mikrocomputers 11 der ersten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 ein Anschlusseingangssignalerfassungsflag
anstelle des Spannungsabfallerfassungsflags gesetzt wird.
-
(Achte Ausführungsform)
-
Nachstehend
wird ein Mikrocomputer 101 der achten Ausführungsform
unter Bezugnahme auf die 18 und 19 beschrieben.
-
Der
Mikrocomputer 101 weist im Wesentlichen einen dem Mikrocomputer 91 der
siebten Ausführungsform
entsprechenden Aufbau auf. Der Mikrocomputer 101 unterscheidet
sich dahingehend von dem Mikrocomputer 91, dass er die
periphere Taktsteuerschaltung 42 anstelle der peripheren
Taktsteuerschaltung 24 aufweist. Folglich entspricht ein Unterschied
zwischen der siebten und der achten Ausführungsform dem Unterschied
zwischen der ersten und der zweiten Ausführungsform.
-
Die
Operationen des Mikrocomputers 101 entsprechen, wie in 19 gezeigt,
im Wesentlichen denen des Mikrocomputers 41 der zweiten
Ausführungsform.
Ein Unterschied besteht darin, dass in Schritt S1 das Anschlusseingangssignalerfassungsflag
anstelle des Spannungsabfallerfassungsflags gesetzt wird.
-
(Ausgestaltungen)
-
Die
obigen Ausführungsformen
können
auf verschiedene Weisen ausgestaltet werden.
-
Der
Schritt S2 oder S3 kann durch Software implementiert werden.
-
Der
Schritt S4 oder S5 kann in Schritt 52 von einer Hardware
ausgeführt
werden. Beispielsweise kann ein an eine periphere Schaltung mit
einem verhältnismäßig geringeren
Bedarf an einem fortlaufenden Betrieb gegebenes Taktsignal wahlweise
gestoppt oder heruntergeteilt werden, bevor die CPU 12 das
Unterprogramm 13a ausführt.
Bei solch einer Vorgehensweise kann das Unterprogramm 13a vereinfacht
werden.
-
Der
Schritt S4 kann in der zweiten, vierten, sechsten und achten Ausführungsform
ausgeführt werden.
-
In
der zweiten, vierten, sechsten und achten Ausführungsform kann die Versorgung
des Taktsignals PA_CLK an die periphere Schaltung 14 in
Schritt S8 gestoppt und Schritt S9 folglich weggelassen werden.
-
Der
Mikrocomputer kann drei oder mehr als drei periphere Schaltungen
aufweisen.
-
Wenn
der Spannungsabfall der Energieversorgungsspannung Vcc erfasst wird,
kann das an die CPU 12 gegebene Taktsignal C_CLK durch
zwei, acht oder eine höhere
Zahl geteilt werden.
-
Der
Pegel der Energieversorgungsspannung, der Schwellenwert zur Erfassung
des Energieversorgungsspannungsabfalls und die Frequenz des Taktsignals
können
für ein
individuelles Design angepasst werden.
-
Die
Mikrocomputer bzw. Mikroprozessoren können auf verschiedene Anwendungen,
einschließlich
der Fahrzeug-ECU,
angewandt werden.
-
Solche Änderungen
und Ausgestaltungen sollen als mit in dem Schutzumfang der vorliegenden Erfindung,
sowie er in den beigefügten
Ansprüchen dargelegt
ist, beinhaltet verstanden werden.
-
Vorstehend
wurde ein Mikrocomputer offenbart.
-
Ein
Mikrocomputer weist eine CPU 12, einen Programmspeicher 13 zur
Speicherung eines Unterprogramms 13a, 13b, periphere
Schaltungen 14, 15, eine Taktsteuerschaltung 16 und
eine Spannungsabfallerfassungsschaltung 17 auf. Wenn die
Spannungsabfallerfassungsschaltung 17 an dem Ende einer
Versorgungsleitung einen Spannungsabfall erfasst, wird eine Frequenz
eines von der Taktsteuerschaltung an die CPU 12 gegebenen
Taktsignals heruntergeteilt und eine Versorgung eines an die peripheren
Schaltungen 14, 15 gegebenen Taktsignals gestoppt.
Die CPU 12 führt
das Unterprogramm 13a, 13b aus, wodurch sie die
Versorgung des an die peripheren Schaltungen 14, 15 gegebenen
Taktsignals wieder aufnimmt.