JPH1185723A - マイクロコンピュータ及び移動体通信機器 - Google Patents
マイクロコンピュータ及び移動体通信機器Info
- Publication number
- JPH1185723A JPH1185723A JP9248437A JP24843797A JPH1185723A JP H1185723 A JPH1185723 A JP H1185723A JP 9248437 A JP9248437 A JP 9248437A JP 24843797 A JP24843797 A JP 24843797A JP H1185723 A JPH1185723 A JP H1185723A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- clock signal
- unit
- microcomputer
- table memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000004891 communication Methods 0.000 title description 4
- 238000010295 mobile communication Methods 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 8
- 238000005516 engineering process Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000007906 compression Methods 0.000 description 2
- 230000006835 compression Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 2
- 238000013144 data compression Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 マイクロコンピュータ応用機器の全体として
のパフォーマンスを保ったまま、消費電力を低減するた
めの技術を提供することにある。 【解決手段】 上記ＣＰＵ（１０）で実行される命令の
うち、高速処理が要求されるものと高速処理が要求され
ないものとを識別するための情報がテーブル化されたテ
ーブルメモリ（１９）を設け、上記ＣＰＵに命令がフェ
ッチされる毎に、上記テーブルメモリの情報に基づいて
上記クロック信号の周波数を制御することで、命令に応
じてクロック信号の周波数を下げることができ、マイク
ロコンピュータ応用機器の全体としてのパフォーマンス
を保ったまま、消費電力の低減化を図ることができる。
のパフォーマンスを保ったまま、消費電力を低減するた
めの技術を提供することにある。 【解決手段】 上記ＣＰＵ（１０）で実行される命令の
うち、高速処理が要求されるものと高速処理が要求され
ないものとを識別するための情報がテーブル化されたテ
ーブルメモリ（１９）を設け、上記ＣＰＵに命令がフェ
ッチされる毎に、上記テーブルメモリの情報に基づいて
上記クロック信号の周波数を制御することで、命令に応
じてクロック信号の周波数を下げることができ、マイク
ロコンピュータ応用機器の全体としてのパフォーマンス
を保ったまま、消費電力の低減化を図ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータ及びそれを含む移動体通信機器に関し、例えば個人
移動電話端末（以下、「ＰＨＳ」という）に適用して有
効な技術に関する。
ータ及びそれを含む移動体通信機器に関し、例えば個人
移動電話端末（以下、「ＰＨＳ」という）に適用して有
効な技術に関する。
【０００２】
【従来の技術】移動体通信機器の一例であるＰＨＳは、
基本的に高周波部とベースバンド部とから成る。高周波
部は電波送受信機能を含み、主に１０ＭＨｚ以上の高周
波信号の処理を行う。ベースバンド部は１０ＭＨｚ以下
のディジタル信号を処理する部分であり、ディジタルデ
ータと無線伝送に適したアナログ信号との間の変換（変
調、復調）を行うためのモデムや、ディジタルデータの
同期制御等を行うためのチャネルコーデック、音声のデ
ィジタル化及びデータ圧縮伸長を行うための音声コーデ
ック、各部の動作制御のためのマイクロコンピュータ等
から成る。
基本的に高周波部とベースバンド部とから成る。高周波
部は電波送受信機能を含み、主に１０ＭＨｚ以上の高周
波信号の処理を行う。ベースバンド部は１０ＭＨｚ以下
のディジタル信号を処理する部分であり、ディジタルデ
ータと無線伝送に適したアナログ信号との間の変換（変
調、復調）を行うためのモデムや、ディジタルデータの
同期制御等を行うためのチャネルコーデック、音声のデ
ィジタル化及びデータ圧縮伸長を行うための音声コーデ
ック、各部の動作制御のためのマイクロコンピュータ等
から成る。
【０００３】そのようなＰＨＳはバッテリを電源として
動作するから、運用時間を可能な限り長くするため、内
蔵される電子回路特に制御用のマイクロコンピュータ
（マイクロプロセッサ）などは消費電力が低いことが要
求され、例えば待機状態においてはマイクロコンピュー
タがスリープ状態等と称される低消費電力モードに移行
されるようになっている。
動作するから、運用時間を可能な限り長くするため、内
蔵される電子回路特に制御用のマイクロコンピュータ
（マイクロプロセッサ）などは消費電力が低いことが要
求され、例えば待機状態においてはマイクロコンピュー
タがスリープ状態等と称される低消費電力モードに移行
されるようになっている。
【０００４】尚、マイクロプロセッサの消費電力の低減
化技術について記載された文献としては、特開平７−２
８５７０号公報がある。
化技術について記載された文献としては、特開平７−２
８５７０号公報がある。
【０００５】
【発明が解決しようとする課題】移動体通信機器などの
ようにバッテリを電源とする機器は、運用時間の拡大の
ためにさらなる低消費電力化が必要とされる。それにつ
いて本願発明者が検討したところ、マイクロコンピュー
タの動作クロック周波数を単純に低下させると、マイク
ロコンピュータの演算処理能力が低下されるから、移動
体通信機器全体としてのパフォーマンスが不所望に低下
されるおそれがある。しかし、移動体通信機器全体とし
てのパフォーマンスと、マイクロコンピュータの演算処
理との関係をチェックしてみると、マイクロコンピュー
タの動作クロック周波数を低下させても、移動体通信機
器の全体としてのパフォーマンスに影響しない処理があ
ることが本発明者によって見いだされた。
ようにバッテリを電源とする機器は、運用時間の拡大の
ためにさらなる低消費電力化が必要とされる。それにつ
いて本願発明者が検討したところ、マイクロコンピュー
タの動作クロック周波数を単純に低下させると、マイク
ロコンピュータの演算処理能力が低下されるから、移動
体通信機器全体としてのパフォーマンスが不所望に低下
されるおそれがある。しかし、移動体通信機器全体とし
てのパフォーマンスと、マイクロコンピュータの演算処
理との関係をチェックしてみると、マイクロコンピュー
タの動作クロック周波数を低下させても、移動体通信機
器の全体としてのパフォーマンスに影響しない処理があ
ることが本発明者によって見いだされた。
【０００６】本発明の目的は、マイクロコンピュータ応
用機器の全体としてのパフォーマンスを保ったまま、消
費電力を低減するための技術を提供することにある。
用機器の全体としてのパフォーマンスを保ったまま、消
費電力を低減するための技術を提供することにある。
【０００７】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。
【０００９】すなわち、演算処理を行う中央処理装置
（１０）及びそれの周辺回路（１２〜１５）と、上記中
央処理装置及びそれの周辺回路に供給される動作用クロ
ック信号を形成するクロック発生回路とを含むマイクロ
コンピュータにおいて、上記中央処理装置で実行される
命令に対応するクロック周波数情報がテーブル化された
テーブルメモリ（１９）を設け、上記中央処理装置に命
令がフェッチされる毎に、上記テーブルメモリの情報に
基づいてクロック信号の周波数が決定されるように構成
する。
（１０）及びそれの周辺回路（１２〜１５）と、上記中
央処理装置及びそれの周辺回路に供給される動作用クロ
ック信号を形成するクロック発生回路とを含むマイクロ
コンピュータにおいて、上記中央処理装置で実行される
命令に対応するクロック周波数情報がテーブル化された
テーブルメモリ（１９）を設け、上記中央処理装置に命
令がフェッチされる毎に、上記テーブルメモリの情報に
基づいてクロック信号の周波数が決定されるように構成
する。
【００１０】上記した手段によれば、上記テーブルメモ
リからの読み出し情報に従ってクロック信号の周波数が
決定されるので、そのときフェッチされた命令に応じて
クロック信号の周波数を下げることができ、このこと
が、マイクロコンピュータ応用機器の全体としてのパフ
ォーマンスを保ったまま、消費電力の低減化を達成す
る。
リからの読み出し情報に従ってクロック信号の周波数が
決定されるので、そのときフェッチされた命令に応じて
クロック信号の周波数を下げることができ、このこと
が、マイクロコンピュータ応用機器の全体としてのパフ
ォーマンスを保ったまま、消費電力の低減化を達成す
る。
【００１１】このとき、基本周波数のクロック信号を発
生する基本クロック発生器（１８）と、上記テーブルメ
モリの出力情報に基づいて決定される分周比で上記基本
クロック発生器の出力クロック信号を分周することで上
記動作用クロック信号を形成する分周器（２０）を含め
ることができる。
生する基本クロック発生器（１８）と、上記テーブルメ
モリの出力情報に基づいて決定される分周比で上記基本
クロック発生器の出力クロック信号を分周することで上
記動作用クロック信号を形成する分周器（２０）を含め
ることができる。
【００１２】また、上記テーブルメモリの出力情報に基
づくクロック周波数変更に連動して各部に供給される動
作用電源電圧のレベルを制御可能な電源回路（１７）を
含めることができる。
づくクロック周波数変更に連動して各部に供給される動
作用電源電圧のレベルを制御可能な電源回路（１７）を
含めることができる。
【００１３】さらに、電波の送受信を可能とする高周波
部（２１）と、この高周波部を介してやり取りされる信
号を処理するベースバンド部（２２）と、上記高周波部
及び上記ベースバンド部に動作用電源電圧を供給するた
めのバッテリ（２３）とを含む移動体通信機器におい
て、上記高周波部やベースバンド部を含むシステム全体
の動作を予め定められたプログラムに従って制御する制
御手段として、上記マイクロコンピュータを適用するこ
とができる。
部（２１）と、この高周波部を介してやり取りされる信
号を処理するベースバンド部（２２）と、上記高周波部
及び上記ベースバンド部に動作用電源電圧を供給するた
めのバッテリ（２３）とを含む移動体通信機器におい
て、上記高周波部やベースバンド部を含むシステム全体
の動作を予め定められたプログラムに従って制御する制
御手段として、上記マイクロコンピュータを適用するこ
とができる。
【００１４】
【発明の実施の形態】図２には、本発明にかかる移動体
通信機器の一例とされる個人移動電話端末（ＰＨＳ）の
機能ブロック構成が示される。
通信機器の一例とされる個人移動電話端末（ＰＨＳ）の
機能ブロック構成が示される。
【００１５】図２に示されるように、このＰＨＳ１４
は、電波の送受信を可能とする高周波（ＲＦ）部２１、
この高周波部２１を介してやり取りされる信号の処理を
行うベースバンド部２２、及び上記高周波部２１やベー
スバンド部２２の動作用電源電圧を供給するためのバッ
テリ２３とを含んで成る。
は、電波の送受信を可能とする高周波（ＲＦ）部２１、
この高周波部２１を介してやり取りされる信号の処理を
行うベースバンド部２２、及び上記高周波部２１やベー
スバンド部２２の動作用電源電圧を供給するためのバッ
テリ２３とを含んで成る。
【００１６】高周波部２１は、高周波数での送受信を可
能とするため、ベースバンド部２２から伝達された音声
データで高周波を変調してアンテナ２１１から電波を発
射するための送信系、及びアンテナ２１１を介して目的
の高周波信号を受信するための受信系とを含む。
能とするため、ベースバンド部２２から伝達された音声
データで高周波を変調してアンテナ２１１から電波を発
射するための送信系、及びアンテナ２１１を介して目的
の高周波信号を受信するための受信系とを含む。
【００１７】ベースバンド部２２は、モデム２２１、チ
ャネルコーデック２２２、音声コーデック２２３、スピ
ーカ２２４、マイク（マイクロフォン）２２５、マイク
ロコンピュータ２２６、液晶表示部（ＬＣＤ）２２７、
キーパッド２２８、メモリ２２９を含む。
ャネルコーデック２２２、音声コーデック２２３、スピ
ーカ２２４、マイク（マイクロフォン）２２５、マイク
ロコンピュータ２２６、液晶表示部（ＬＣＤ）２２７、
キーパッド２２８、メモリ２２９を含む。
【００１８】モデム２２１は、ディジタルデータと無線
伝送に適したアナログ信号との間の変換（変調、復調）
を行う。変調方式は、π／４シフトＱＰＳＫ（Quadratu
re Phase Shift Keying）とされる。データ伝送速度は
３８４ｋｂｐｓであり、変調速度は１９２ｋｂａｕｄと
される。
伝送に適したアナログ信号との間の変換（変調、復調）
を行う。変調方式は、π／４シフトＱＰＳＫ（Quadratu
re Phase Shift Keying）とされる。データ伝送速度は
３８４ｋｂｐｓであり、変調速度は１９２ｋｂａｕｄと
される。
【００１９】チャネルコーデック２２２は、上記モデム
と音声コーデック２２３との間に配置され、ディジタル
データの同期制御、ＴＤＭＡ／ＴＤＤ制御、秘話制御、
スクランブル制御、誤り検出及び高周波部２１の電圧制
御等を行う。
と音声コーデック２２３との間に配置され、ディジタル
データの同期制御、ＴＤＭＡ／ＴＤＤ制御、秘話制御、
スクランブル制御、誤り検出及び高周波部２１の電圧制
御等を行う。
【００２０】音声コーデック２２３は、音声のディジタ
ル化及びデータ圧縮伸長を行う。圧縮伸長には、ＡＤＰ
ＣＭ（Adaptive Differential Pulse CodeModulation）
方式とされ、ディジタル化された６４ｋｂｐｓ（８ｂ／
１サンプル、８ｋＨｚサンプリング）の音声データを１
／２の３２ｋｂｐｓに圧縮し、また、そのような圧縮の
逆（伸長）を行う。
ル化及びデータ圧縮伸長を行う。圧縮伸長には、ＡＤＰ
ＣＭ（Adaptive Differential Pulse CodeModulation）
方式とされ、ディジタル化された６４ｋｂｐｓ（８ｂ／
１サンプル、８ｋＨｚサンプリング）の音声データを１
／２の３２ｋｂｐｓに圧縮し、また、そのような圧縮の
逆（伸長）を行う。
【００２１】マイクロコンピュータ２２６は、予め定め
られたプログラムに従って、上記高周波部２１やベース
バンド部２２を含むシステム全体の動作を制御する。ま
た、マイクロコンピュータ２２６では、通信プロトコル
処理の実行や、キーパッド２２８の操作についてのキー
解析、液晶表示部２２７への各種情報の表示制御等のマ
ンマシンインタフェース制御が行われる。
られたプログラムに従って、上記高周波部２１やベース
バンド部２２を含むシステム全体の動作を制御する。ま
た、マイクロコンピュータ２２６では、通信プロトコル
処理の実行や、キーパッド２２８の操作についてのキー
解析、液晶表示部２２７への各種情報の表示制御等のマ
ンマシンインタフェース制御が行われる。
【００２２】メモリ２２９は、上記マイクロコンピュー
タ２２６で実行されるシステム制御プログラムや、この
ＰＨＳを操作する者のユーザ情報、及びシステムパラメ
ータなどが格納され、それが必要に応じてマイクロコン
ピュータ２２６によって読み出されるようになってい
る。
タ２２６で実行されるシステム制御プログラムや、この
ＰＨＳを操作する者のユーザ情報、及びシステムパラメ
ータなどが格納され、それが必要に応じてマイクロコン
ピュータ２２６によって読み出されるようになってい
る。
【００２３】図１には上記マイクロコンピュータ２２６
の構成例が示される。
の構成例が示される。
【００２４】図１に示されるマイクロコンピュータ２２
６は、特に制限されないが、公知の半導体集積回路製造
技術により、例えば単結晶シリコン基板などの一つの半
導体基板に形成される。
６は、特に制限されないが、公知の半導体集積回路製造
技術により、例えば単結晶シリコン基板などの一つの半
導体基板に形成される。
【００２５】図１に示されるように、このマイクロコン
ピュータ２２６は、演算処理のための中央処理装置（Ｃ
ＰＵという）１０、このＣＰＵ１０で実行されるプログ
ラムが格納されるＲＯＭ（リード・オンリ・メモリ）１
４、上記ＣＰＵ１０での演算処理の作業領域などとして
使用されるＲＡＭ（ランダム・アクセス・メモリ）１
５、上記ＣＰＵ１０で実行される命令に対応するクロッ
ク周波数や電源電圧レベルがテーブル化されたテーブル
メモリ１９、基本クロック信号φを発生させる基本クロ
ック発生器１８、この基本クロック信号φを分周するこ
とで各部の動作用クロック信号φ１〜φ５を形成する分
周器２０、周辺回路１２，１３、及びバッテリ２３によ
って供給される電圧をマイクロコンピュータ２２内で使
用される電圧レベルに降圧するための電源回路１７とを
含む。
ピュータ２２６は、演算処理のための中央処理装置（Ｃ
ＰＵという）１０、このＣＰＵ１０で実行されるプログ
ラムが格納されるＲＯＭ（リード・オンリ・メモリ）１
４、上記ＣＰＵ１０での演算処理の作業領域などとして
使用されるＲＡＭ（ランダム・アクセス・メモリ）１
５、上記ＣＰＵ１０で実行される命令に対応するクロッ
ク周波数や電源電圧レベルがテーブル化されたテーブル
メモリ１９、基本クロック信号φを発生させる基本クロ
ック発生器１８、この基本クロック信号φを分周するこ
とで各部の動作用クロック信号φ１〜φ５を形成する分
周器２０、周辺回路１２，１３、及びバッテリ２３によ
って供給される電圧をマイクロコンピュータ２２内で使
用される電圧レベルに降圧するための電源回路１７とを
含む。
【００２６】周辺回路１２，１３は、特に制限されない
が、アナログ信号をディジタル信号に変換するＡ／Ｄコ
ンバータや、計時用のタイマーなどとされる。上記ＣＰ
Ｕ１０、周辺回路１２，１３、ＲＯＭ１４、ＲＡＭ１５
はアドレスバス及びデータバス１６によって、互いに信
号のやり取りが可能に結合される。上記電源回路１７
は、上記テーブルメモリ１９の出力情報に応じてその降
圧出力レベルが可変とされる。
が、アナログ信号をディジタル信号に変換するＡ／Ｄコ
ンバータや、計時用のタイマーなどとされる。上記ＣＰ
Ｕ１０、周辺回路１２，１３、ＲＯＭ１４、ＲＡＭ１５
はアドレスバス及びデータバス１６によって、互いに信
号のやり取りが可能に結合される。上記電源回路１７
は、上記テーブルメモリ１９の出力情報に応じてその降
圧出力レベルが可変とされる。
【００２７】テーブルメモリ１９は、特に制限されない
が、不揮発性メモリ例えばマスクＲＯＭによって形成さ
れる。テーブルメモリ１９のアドレス入力端子は、専用
バス９を介してＣＰＵ１０内のインストラクションレジ
スタ（図示せず）に結合されている。詳しくは、インス
トラクションレジスタにフェッチされた命令に含まれる
オペレーションコードが上記専用バス９に伝達される。
上記ＣＰＵ１０が命令をフェッチするとき、命令フェッ
チを示すステータス信号によりテーブルメモリ１９がイ
ネーブル状態にされて、当該命令のオペレーションコー
ドが上記専用バス９を介してテーブルメモリ１９のアド
レス端子に供給される。それにより、上記フェッチされ
た命令のオペレーションコードに対応するクロック周波
数情報や電源電圧レベル情報がテーブルメモリ１９から
出力され、この情報に従って分周器２０での分周比や、
上記電源回路１７の出力電圧レベルが制御される。
が、不揮発性メモリ例えばマスクＲＯＭによって形成さ
れる。テーブルメモリ１９のアドレス入力端子は、専用
バス９を介してＣＰＵ１０内のインストラクションレジ
スタ（図示せず）に結合されている。詳しくは、インス
トラクションレジスタにフェッチされた命令に含まれる
オペレーションコードが上記専用バス９に伝達される。
上記ＣＰＵ１０が命令をフェッチするとき、命令フェッ
チを示すステータス信号によりテーブルメモリ１９がイ
ネーブル状態にされて、当該命令のオペレーションコー
ドが上記専用バス９を介してテーブルメモリ１９のアド
レス端子に供給される。それにより、上記フェッチされ
た命令のオペレーションコードに対応するクロック周波
数情報や電源電圧レベル情報がテーブルメモリ１９から
出力され、この情報に従って分周器２０での分周比や、
上記電源回路１７の出力電圧レベルが制御される。
【００２８】ここで、ＣＰＵ１０で順次実行される命令
の中には、応用機器全体のパフォーマンスに影響するこ
とから高速に処理しなければならないもの（高速処理が
要求される命令）と、低速で処理しても応用機器全体の
パフォーマンスにそれほど影響しないもの（高速処理が
要求されない命令）とがある。そこで、高速に処理しな
ければならないものについては高速で処理するものと
し、そうでない命令が実行される場合には、テーブルメ
モリ１９の出力情報に基づいて分周器２０での分周比が
変更されることにより、クロック信号の周波数が低下さ
れて消費電力の低下が図られる。全ての命令についてク
ロック信号の周波数を低下させると、パフォーマンスの
低下になるが、高速性を有しない命令についてのみ、ク
ロック信号の周波数を変更するようにすれば、パフォー
マンスの低下を防ぐことができる。
の中には、応用機器全体のパフォーマンスに影響するこ
とから高速に処理しなければならないもの（高速処理が
要求される命令）と、低速で処理しても応用機器全体の
パフォーマンスにそれほど影響しないもの（高速処理が
要求されない命令）とがある。そこで、高速に処理しな
ければならないものについては高速で処理するものと
し、そうでない命令が実行される場合には、テーブルメ
モリ１９の出力情報に基づいて分周器２０での分周比が
変更されることにより、クロック信号の周波数が低下さ
れて消費電力の低下が図られる。全ての命令についてク
ロック信号の周波数を低下させると、パフォーマンスの
低下になるが、高速性を有しない命令についてのみ、ク
ロック信号の周波数を変更するようにすれば、パフォー
マンスの低下を防ぐことができる。
【００２９】例えば、掛算を意味する命令である「ＭＵ
ＬＴ」や割算を意味する「ＤＩＶ」をＣＰＵ１０で実行
する場合、その結果が得られるまでに一般には２０サイ
クル程度必要とされるから高速処理が要求される命令と
考えられる。それに対して、加算を意味する命令「ＡＤ
Ｄ」は、一般的には２サイクルで演算結果が得られてし
まい、この命令「ＡＤＤ」の実行においてＣＰＵ１０の
クロック信号の周波数を低下させたところで、全体の処
理時間にほとんど影響しないと考えられるから、高速処
理が要求されない命令と考えられる。そこで、加算命令
「ＡＤＤ」を実行する場合には、それがフェッチされて
実行される直前にテーブルメモリ１９からの出力情報に
基づいて分周器２０において、ＣＰＵ１０に供給される
動作クロック信号φ１の周波数が低下されるように、テ
ーブルメモリ１９のテーブル情報が予め設定される。例
えば、掛算を意味する命令である「ＭＵＬＴ」や割算を
意味する「ＤＩＶ」がＣＰＵ１０で実行される場合の動
作クロックφ１の周波数を１０ＭＨｚとすると、加算を
意味する命令「ＡＤＤ」を実行する場合の動作クロック
信号φ１の周波数は５ＭＨｚとされる。このように周波
数が１／２に低下されると、その分、消費電力の低減を
図ることができる。また、消費電力の低減は電源電圧レ
ベルを下げることによっても可能となるから、テーブル
メモリ１９からの出力情報に応じて電源回路１７から出
力される電源電圧Ｖｄｄのレベルを下げるようにするこ
ともできる。例えば、電源回路１７の出力電圧が５Ｖと
３Ｖに切り換え可能とする場合に、掛算を意味する命令
である「ＭＵＬＴ」や割算を意味する「ＤＩＶ」がＣＰ
Ｕ１０で実行される場合の電源電圧Ｖｄｄの値を５Ｖと
し、加算を意味する命令「ＡＤＤ」を実行する場合の電
源電圧Ｖｄｄの値を３Ｖとする。このように加算を意味
する命令「ＡＤＤ」を実行する場合の電源電圧レベルを
３Ｖに低下した場合には、５Ｖで当該命令「ＡＤＤ」を
実行する場合よりも消費電力の低減を図ることができ
る。
ＬＴ」や割算を意味する「ＤＩＶ」をＣＰＵ１０で実行
する場合、その結果が得られるまでに一般には２０サイ
クル程度必要とされるから高速処理が要求される命令と
考えられる。それに対して、加算を意味する命令「ＡＤ
Ｄ」は、一般的には２サイクルで演算結果が得られてし
まい、この命令「ＡＤＤ」の実行においてＣＰＵ１０の
クロック信号の周波数を低下させたところで、全体の処
理時間にほとんど影響しないと考えられるから、高速処
理が要求されない命令と考えられる。そこで、加算命令
「ＡＤＤ」を実行する場合には、それがフェッチされて
実行される直前にテーブルメモリ１９からの出力情報に
基づいて分周器２０において、ＣＰＵ１０に供給される
動作クロック信号φ１の周波数が低下されるように、テ
ーブルメモリ１９のテーブル情報が予め設定される。例
えば、掛算を意味する命令である「ＭＵＬＴ」や割算を
意味する「ＤＩＶ」がＣＰＵ１０で実行される場合の動
作クロックφ１の周波数を１０ＭＨｚとすると、加算を
意味する命令「ＡＤＤ」を実行する場合の動作クロック
信号φ１の周波数は５ＭＨｚとされる。このように周波
数が１／２に低下されると、その分、消費電力の低減を
図ることができる。また、消費電力の低減は電源電圧レ
ベルを下げることによっても可能となるから、テーブル
メモリ１９からの出力情報に応じて電源回路１７から出
力される電源電圧Ｖｄｄのレベルを下げるようにするこ
ともできる。例えば、電源回路１７の出力電圧が５Ｖと
３Ｖに切り換え可能とする場合に、掛算を意味する命令
である「ＭＵＬＴ」や割算を意味する「ＤＩＶ」がＣＰ
Ｕ１０で実行される場合の電源電圧Ｖｄｄの値を５Ｖと
し、加算を意味する命令「ＡＤＤ」を実行する場合の電
源電圧Ｖｄｄの値を３Ｖとする。このように加算を意味
する命令「ＡＤＤ」を実行する場合の電源電圧レベルを
３Ｖに低下した場合には、５Ｖで当該命令「ＡＤＤ」を
実行する場合よりも消費電力の低減を図ることができ
る。
【００３０】また、周辺回路の処理毎に動作クロック信
号の周波数や動作電源電圧のレベルを切り換えるように
してもよい。例えば周辺回路１２がＡ／Ｄコンバータで
あり、このＡ／Ｄコンバータでの処理を高速に行う必要
がない場合には、当該Ａ／Ｄ変換処理における動作クロ
ック信号φ２の周波数をそれまでの１０ＭＨｚから５Ｍ
Ｈｚに低下させて当該Ａ／Ｄ変換処理で消費する電流の
低減を図ることができる。
号の周波数や動作電源電圧のレベルを切り換えるように
してもよい。例えば周辺回路１２がＡ／Ｄコンバータで
あり、このＡ／Ｄコンバータでの処理を高速に行う必要
がない場合には、当該Ａ／Ｄ変換処理における動作クロ
ック信号φ２の周波数をそれまでの１０ＭＨｚから５Ｍ
Ｈｚに低下させて当該Ａ／Ｄ変換処理で消費する電流の
低減を図ることができる。
【００３１】さらに、ＰＨＳ１４において、マンマシン
インタフェース制御、すなわち、キーパッド２２８の操
作を割り込みとしてＣＰＵ１０が処理する場合や、ＬＣ
Ｄ２２７の表示画像であってそれが簡単な描画処理によ
って表示可能なものを表示する場合におけるＣＰＵ１０
での処理の場合、ＣＰＵ１０で高速処理しなくても実際
上不都合を生じないと考えられる。そのような場合に
は、上記した場合と同様に動作用クロック信号の周波数
や電源電圧レベルを低下させることによって消費電力の
低減を図ることができる。
インタフェース制御、すなわち、キーパッド２２８の操
作を割り込みとしてＣＰＵ１０が処理する場合や、ＬＣ
Ｄ２２７の表示画像であってそれが簡単な描画処理によ
って表示可能なものを表示する場合におけるＣＰＵ１０
での処理の場合、ＣＰＵ１０で高速処理しなくても実際
上不都合を生じないと考えられる。そのような場合に
は、上記した場合と同様に動作用クロック信号の周波数
や電源電圧レベルを低下させることによって消費電力の
低減を図ることができる。
【００３２】以上本発明者によってなされた発明を実施
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。マイク
ロコンピュータ２２６の外部に配置された周辺回路にお
いて、マイクロコンピュータ２２６の内部で生成された
クロック信号が供給される場合には、そのような周辺回
路へ供給されるクロック信号も周波数切り換えの対象と
することができ、必要とされる処理時間との関係で当該
クロック信号の周波数を切り換えることができる。
形態に基づいて具体的に説明したが、本発明はそれに限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは言うまでもない。マイク
ロコンピュータ２２６の外部に配置された周辺回路にお
いて、マイクロコンピュータ２２６の内部で生成された
クロック信号が供給される場合には、そのような周辺回
路へ供給されるクロック信号も周波数切り換えの対象と
することができ、必要とされる処理時間との関係で当該
クロック信号の周波数を切り換えることができる。
【００３３】テーブルメモリ１９は、プログラマブルＲ
ＯＭやＲＡＭにより構成することができる。また、基本
クロック発生回路１８から出力される基本クロック信号
φを、テーブルメモリ１９の出力情報に基づいて変更す
るようにしてもよい。その場合、電圧レベルによって発
振周波数を制御することができる電圧制御発振器（ＶＣ
Ｏ）を設け、この電圧制御発振器に入力される制御電圧
を、上記テーブルメモリ１９の出力情報に基づいて変更
するようにするとよい。
ＯＭやＲＡＭにより構成することができる。また、基本
クロック発生回路１８から出力される基本クロック信号
φを、テーブルメモリ１９の出力情報に基づいて変更す
るようにしてもよい。その場合、電圧レベルによって発
振周波数を制御することができる電圧制御発振器（ＶＣ
Ｏ）を設け、この電圧制御発振器に入力される制御電圧
を、上記テーブルメモリ１９の出力情報に基づいて変更
するようにするとよい。
【００３４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である個人移
動電話端末に適用した場合について説明したが、本発明
はそれに限定されるものではなく、携帯電話や携帯用ト
ランシーバなど、各種移動体通信機器に適用することが
できる。
なされた発明をその背景となった利用分野である個人移
動電話端末に適用した場合について説明したが、本発明
はそれに限定されるものではなく、携帯電話や携帯用ト
ランシーバなど、各種移動体通信機器に適用することが
できる。
【００３５】本発明は、少なくともＣＰＵを含むことを
条件に適用することができる。
条件に適用することができる。
【００３６】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
的なものによって得られる効果を簡単に説明すれば下記
の通りである。
【００３７】すなわち、テーブルメモリからの読み出し
情報に従ってクロック信号の周波数が決定されるので、
命令に応じてクロック信号の周波数を下げることがで
き、それによって、マイクロコンピュータ応用機器の全
体としてのパフォーマンスを保ったまま、消費電力の低
減化を図ることができる。また、そのようなマイクロコ
ンピュータを制御手段として含む移動体通信機器におけ
る消費電力の低減を図ることができるので、バッテりに
よる運用時間の拡大を図ることができる。
情報に従ってクロック信号の周波数が決定されるので、
命令に応じてクロック信号の周波数を下げることがで
き、それによって、マイクロコンピュータ応用機器の全
体としてのパフォーマンスを保ったまま、消費電力の低
減化を図ることができる。また、そのようなマイクロコ
ンピュータを制御手段として含む移動体通信機器におけ
る消費電力の低減を図ることができるので、バッテりに
よる運用時間の拡大を図ることができる。
【図１】本発明にかかるマイクロコンピュータの構成例
ブロック図である。
ブロック図である。
【図２】上記マイクロコンピュータを含む移動体通信機
器の構成例ブロック図である。
器の構成例ブロック図である。
９ オペレーションコード専用バス １０ 中央処理装置（ＣＰＵ） １２，１３ 周辺回路 １４ ＲＯＭ １５ ＲＡＭ １６ アドレス及びデータバス １７ 電源回路 １８ 基本クロック発生器 ２０ 分周器 ２１ 高周波部 ２２ ベースバンド部 ２３ バッテリ ２１１ アンテナ ２２１ モデム ２２２ チャネルコーデック ２２３ 音声コーデック ２２４ スピーカ ２２５ マイク ２２６ マイクロコンピュータ ２２７ ＬＣＤ ２２８ キーパッド ２２９ メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 今井 幸樹 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内 (72)発明者 天田 雅樹 東京都小平市上水本町５丁目22番１号 株 式会社日立マイコンシステム内
Claims (4)
- 【請求項１】 それぞれクロック信号に同期動作する中
央処理装置及びそれの周辺回路とを含むマイクロコンピ
ュータにおいて、 上記中央処理装置で実行される命令に対応するクロック
周波数情報がテーブル化されたテーブルメモリと、 上記中央処理装置に命令がフェッチされて上記テーブル
メモリから読み出された情報に応じて上記クロック信号
の周波数を制御するクロック制御手段と、 を含むことを特徴とするマイクロコンピュータ。 - 【請求項２】 基本周波数のクロック信号を発生する基
本クロック発生器と、上記テーブルメモリの出力情報に
基づいて決定される分周比で上記基本クロック発生器の
出力クロック信号を分周することで上記動作用クロック
信号を形成する分周器を含む請求項１記載のマイクロコ
ンピュータ。 - 【請求項３】 上記テーブルメモリは、各部に供給され
る動作用電源電圧のレベルを制御するための動作電圧制
御情報も含む請求項１又は２記載のマイクロコンピュー
タ。 - 【請求項４】 電波の送受信を可能とする高周波部と、
この高周波部を介してやり取りされる信号を処理するベ
ースバンド部と、上記高周波部及び上記ベースバンド部
に動作用電源電圧を供給するためのバッテリとを含む移
動体通信機器において、 上記高周波部やベースバンド部を含むシステム全体の動
作を予め定められたプログラムに従って制御する制御手
段を有し、この制御手段として、請求項１乃至３のいず
れか１項記載のマイクロコンピュータを適用して成るこ
とを特徴とする移動体通信機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248437A JPH1185723A (ja) | 1997-09-12 | 1997-09-12 | マイクロコンピュータ及び移動体通信機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9248437A JPH1185723A (ja) | 1997-09-12 | 1997-09-12 | マイクロコンピュータ及び移動体通信機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1185723A true JPH1185723A (ja) | 1999-03-30 |
Family
ID=17178121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9248437A Withdrawn JPH1185723A (ja) | 1997-09-12 | 1997-09-12 | マイクロコンピュータ及び移動体通信機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1185723A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098992A (ja) | 2001-09-19 | 2003-04-04 | Nec Corp | ディスプレイの駆動方法、その回路及び携帯用電子機器 |
| JP2005115769A (ja) * | 2003-10-09 | 2005-04-28 | Nec Corp | 情報処理装置 |
| JP2006251886A (ja) * | 2005-03-08 | 2006-09-21 | Denso Corp | マイクロコンピュータ |
| US7577417B2 (en) | 2002-04-03 | 2009-08-18 | Hitachi, Ltd. | Mobile terminal |
| JP2012532383A (ja) * | 2009-07-02 | 2012-12-13 | クアルコム，インコーポレイテッド | 温度補償適応型電圧スケーラ（ａｖｓ）システムおよび方法 |
| JP2015176378A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社リコー | 記憶媒体制御装置、記憶媒体制御方法およびプログラム |
-
1997
- 1997-09-12 JP JP9248437A patent/JPH1185723A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003098992A (ja) | 2001-09-19 | 2003-04-04 | Nec Corp | ディスプレイの駆動方法、その回路及び携帯用電子機器 |
| US7577417B2 (en) | 2002-04-03 | 2009-08-18 | Hitachi, Ltd. | Mobile terminal |
| JP2005115769A (ja) * | 2003-10-09 | 2005-04-28 | Nec Corp | 情報処理装置 |
| JP2010123133A (ja) * | 2003-10-09 | 2010-06-03 | Nec Corp | 情報処理装置 |
| JP2006251886A (ja) * | 2005-03-08 | 2006-09-21 | Denso Corp | マイクロコンピュータ |
| JP4492394B2 (ja) * | 2005-03-08 | 2010-06-30 | 株式会社デンソー | マイクロコンピュータ |
| JP2012532383A (ja) * | 2009-07-02 | 2012-12-13 | クアルコム，インコーポレイテッド | 温度補償適応型電圧スケーラ（ａｖｓ）システムおよび方法 |
| US8661274B2 (en) | 2009-07-02 | 2014-02-25 | Qualcomm Incorporated | Temperature compensating adaptive voltage scalers (AVSs), systems, and methods |
| JP2015176378A (ja) * | 2014-03-14 | 2015-10-05 | 株式会社リコー | 記憶媒体制御装置、記憶媒体制御方法およびプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4181218B2 (ja) | 情報を通信する方法及び装置 | |
| US7702371B2 (en) | Low-power mode clock management for wireless communication devices | |
| KR100479948B1 (ko) | 이동무선전화기 | |
| CA2166262A1 (en) | Portable radio terminal having a removable radio system unit | |
| JP3570846B2 (ja) | 無線携帯情報端末 | |
| JP2002290340A (ja) | 情報処理装置、クロック制御方法 | |
| JPH1185723A (ja) | マイクロコンピュータ及び移動体通信機器 | |
| JPH06216802A (ja) | 送受信装置 | |
| JP2004260428A (ja) | ノイズによる受信感度劣化を防止した無線携帯端末と無線携帯端末のノイズによる受信感度劣化の防止方法およびプログラム | |
| JPH11205168A (ja) | 無線通信機能を有する情報処理装置及び動作クロック制御方法 | |
| JP2000112756A (ja) | Ｃｐｕ動作制御装置および方法 | |
| JP3879565B2 (ja) | 携帯電話機 | |
| US20020052227A1 (en) | Portable telephone terminal and power supply method | |
| EP1063777B1 (en) | Mobile communication terminal | |
| JP2001332994A (ja) | 無線機 | |
| JP4687135B2 (ja) | 携帯通信端末及びそのクロック制御方法 | |
| JPH11112442A (ja) | 無線通信端末 | |
| JP2001100857A (ja) | 無線機器の消費電力低減方法及び無線機器 | |
| JPH10313264A (ja) | 移動体通信端末 | |
| JP5145948B2 (ja) | 通信装置 | |
| JP3622876B2 (ja) | 送受信装置及び携帯無線機 | |
| JPH10107730A (ja) | Ｔｄｍａ携帯無線機の消費電力制御方式 | |
| JP2001204057A (ja) | 無線通信端末 | |
| WO2024083037A1 (zh) | 射频电路及电子设备 | |
| JP2006293587A (ja) | クロック生成回路、クロック生成方法及びこれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20041207 |