JP2005115769A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2005115769A JP2005115769A JP2003351021A JP2003351021A JP2005115769A JP 2005115769 A JP2005115769 A JP 2005115769A JP 2003351021 A JP2003351021 A JP 2003351021A JP 2003351021 A JP2003351021 A JP 2003351021A JP 2005115769 A JP2005115769 A JP 2005115769A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- cpu
- control unit
- memory
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【解決手段】 CPU(11)および該CPUに接続されたメモリ(12)を含む情報処理装置(101)であって、所定周波数の基準クロック信号を発生させるクロック発生部(17)と、基準クロック信号に基づく第1のクロック周波数をCPUに設定するCPUクロック設定部(18)と、基準クロック信号に基づく第2のクロック周波数にてCPUおよびメモリ間の接続を制御するバス制御部(14)と、第1および第2の各クロック周波数間の比率を制御するための制御信号をCPUおよびメモリの動作に応じてCPUクロック設定部およびバス制御部に供給するクロック制御部(19)とを備える。
【選択図】 図1
Description
図1は、本発明に係る情報処理装置の実施例1の構成を示すブロック図である。実施例1の情報処理装置となる携帯端末装置101は、該装置に搭載された2次電池(図示略)から電源の供給を受ける携帯電話機やPDA(個人向け携帯型情報通信機器)のような装置であり、図1に示すように、演算機能および制御機能等を有するCPUコアの機能を果たすCPU11を含むLSI10と、CPU11が使用するデータを記憶するメインメモリであるメモリ12と、電波の送受信処理および変調処理等の無線通信機能を果たす無線通信手段13とを備える。
図4は、実施例2の携帯端末装置102の構成を示すブロック図である。本実施例のメモリ12は、図4に示すように、CPU11に要求されたデータのバースト転送を行うバースト処理部12aを有し、このバースト処理部12aは、バースト転送期間中であることを示す信号をクロック制御部19へ出力する。本実施例は、クロック制御部19が、バースト信号の受信を契機にクロック周波数f1を下げるよう制御するものである。
図7は、実施例3の携帯端末装置103の構成を示すブロック図である。上記実施例1および2は、クロック周波数を低速化することにより消費電力の抑制を図るものであったが、これに代えて、本実施例では、バス制御部14側のクロック周波数を一時的に上昇させ、処理時間を短縮させることにより、同様の目的を果たす。
10 LSI
11 CPU
12 メモリ
13 無線通信手段
14 バス制御部
15 キャッシュメモリ
16 キャッシュ検知部
17 クロック発生部
18 CPUクロック設定部
19 クロック制御部
Claims (7)
- CPUおよび該CPUに接続されたメモリを含む情報処理装置であって、
所定周波数の基準クロック信号を発生させるクロック発生部と、
前記基準クロック信号に基づく第1のクロック周波数を前記CPUに設定するCPUクロック設定部と、
前記基準クロック信号に基づく第2のクロック周波数にて前記CPUおよびメモリ間の接続を制御するバス制御部と、
前記第1および第2の各クロック周波数間の比率を制御するための制御信号を前記CPUおよびメモリの動作に応じて前記CPUクロック設定部およびバス制御部に供給するクロック制御部とを備えることを特徴とする情報処理装置。 - さらに、前記CPUが前記メモリから読み出したデータを保持するキャッシュメモリと、前記CPUから該キャッシュメモリへのデータ要求に対するヒット又はミスを検知するキャッシュ検知部とを備え、
前記クロック制御部は、前記キャッシュ検知部によりキャッシュミスが検知されたとき、第1のクロック周波数をキャッシュヒット時よりも低下させる制御信号を前記CPUクロック設定部に出力することを特徴とする請求項1記載の情報処理装置。 - 前記メモリは、前記CPUからのデータ要求に応じたバースト転送を行い且つバースト転送期間中であることを示すバースト信号を前記クロック制御部へ供給するバースト処理部を有し、
前記クロック制御部は、前記バースト信号を受けたとき、第1のクロック周波数を、バースト転送しない時よりも低下させる制御信号を前記CPUクロック設定部に出力することを特徴とする請求項1記載の情報処理装置。 - 前記クロック制御部が前記CPUクロック設定部へ出力する前記制御信号は、第1のクロック周波数を第2のクロック周波数と同一値にするための信号であることを特徴とする請求項2又は3記載の情報処理装置。
- さらに、前記メモリの特定の記憶領域へのアクセスの有無を前記クロック制御部へ通知する通知部を有し、
前記クロック制御部は、前記通知部から前記特定の記憶領域へのアクセスがあった旨の通知を受けたとき、第2のクロック周波数を前記アクセスがない時よりも上昇させる制御信号を前記バス制御部へ出力することを特徴とする請求項1記載の情報処理装置。 - 前記クロック制御部が前記バス制御部へ出力する前記制御信号は、第2のクロック周波数を第1のクロック周波数と同一値にするための信号であることを特徴とする請求項5記載の情報処理装置。
- 無線通信を行うための無線通信手段を有する携帯端末装置であることを特徴とする請求項1乃至6のいずれか1項に記載の情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351021A JP4860104B2 (ja) | 2003-10-09 | 2003-10-09 | 情報処理装置 |
JP2009294412A JP5029849B2 (ja) | 2003-10-09 | 2009-12-25 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003351021A JP4860104B2 (ja) | 2003-10-09 | 2003-10-09 | 情報処理装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009294412A Division JP5029849B2 (ja) | 2003-10-09 | 2009-12-25 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005115769A true JP2005115769A (ja) | 2005-04-28 |
JP4860104B2 JP4860104B2 (ja) | 2012-01-25 |
Family
ID=34542412
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003351021A Expired - Fee Related JP4860104B2 (ja) | 2003-10-09 | 2003-10-09 | 情報処理装置 |
JP2009294412A Expired - Fee Related JP5029849B2 (ja) | 2003-10-09 | 2009-12-25 | 情報処理装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009294412A Expired - Fee Related JP5029849B2 (ja) | 2003-10-09 | 2009-12-25 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP4860104B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008059054A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プロセッサシステム |
JP2010146474A (ja) * | 2008-12-22 | 2010-07-01 | Hitachi Ltd | 半導体装置 |
KR100996900B1 (ko) | 2007-11-21 | 2010-11-29 | 후지쯔 가부시끼가이샤 | 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법 |
US7934114B2 (en) | 2006-06-28 | 2011-04-26 | Panasonic Corporation | Method of controlling information processing device, information processing device, program, and program converting method |
WO2012066621A1 (ja) * | 2010-11-15 | 2012-05-24 | 富士通株式会社 | 情報処理システム |
JP2014507719A (ja) * | 2011-09-21 | 2014-03-27 | エンパイア テクノロジー ディベロップメント エルエルシー | マルチコアシステムエネルギー消費最適化 |
JP2015127869A (ja) * | 2013-12-27 | 2015-07-09 | 国立大学法人電気通信大学 | 電子機器、制御方法、及び、プログラム |
JP2019527890A (ja) * | 2016-07-22 | 2019-10-03 | 華為技術有限公司Huawei Technologies Co.,Ltd. | メモリリクエスト情報に基づきキャッシュメモリのクロック速度/電圧を設定する装置及び方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012113742A (ja) * | 2012-02-29 | 2012-06-14 | Nec Corp | 情報処理装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07261870A (ja) * | 1994-02-23 | 1995-10-13 | Advanced Risc Mach Ltd | データ処理装置および方法 |
JPH07281784A (ja) * | 1994-04-01 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | クロック信号生成方法および装置 |
JPH0934581A (ja) * | 1995-07-21 | 1997-02-07 | Canon Inc | 電子機器 |
JPH1185723A (ja) * | 1997-09-12 | 1999-03-30 | Hitachi Ltd | マイクロコンピュータ及び移動体通信機器 |
WO2000002118A1 (en) * | 1998-07-02 | 2000-01-13 | Hitachi, Ltd. | Microprocessor |
JP2003108260A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 情報処理装置及び情報処理装置の制御方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63311554A (ja) * | 1987-06-15 | 1988-12-20 | Mitsubishi Electric Corp | 同期制御方式のマイクロプロセツサ周辺回路 |
JPH04262435A (ja) * | 1991-02-15 | 1992-09-17 | Minolta Camera Co Ltd | メモリ制御方式 |
JPH06266462A (ja) * | 1993-03-15 | 1994-09-22 | Hitachi Ltd | 電子機器の節電装置 |
JPH10199240A (ja) * | 1996-12-26 | 1998-07-31 | Digital Electron Corp | 同期式メモリ装置 |
JP2002278643A (ja) * | 2001-03-19 | 2002-09-27 | Oki Electric Ind Co Ltd | データ処理装置及びその省電力化方法 |
JP3665030B2 (ja) * | 2002-02-19 | 2005-06-29 | Necマイクロシステム株式会社 | バス制御方法及び情報処理装置 |
-
2003
- 2003-10-09 JP JP2003351021A patent/JP4860104B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-25 JP JP2009294412A patent/JP5029849B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07261870A (ja) * | 1994-02-23 | 1995-10-13 | Advanced Risc Mach Ltd | データ処理装置および方法 |
JPH07281784A (ja) * | 1994-04-01 | 1995-10-27 | Internatl Business Mach Corp <Ibm> | クロック信号生成方法および装置 |
JPH0934581A (ja) * | 1995-07-21 | 1997-02-07 | Canon Inc | 電子機器 |
JPH1185723A (ja) * | 1997-09-12 | 1999-03-30 | Hitachi Ltd | マイクロコンピュータ及び移動体通信機器 |
WO2000002118A1 (en) * | 1998-07-02 | 2000-01-13 | Hitachi, Ltd. | Microprocessor |
JP2003108260A (ja) * | 2001-09-28 | 2003-04-11 | Hitachi Ltd | 情報処理装置及び情報処理装置の制御方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7934114B2 (en) | 2006-06-28 | 2011-04-26 | Panasonic Corporation | Method of controlling information processing device, information processing device, program, and program converting method |
JP2008059054A (ja) * | 2006-08-29 | 2008-03-13 | Matsushita Electric Ind Co Ltd | プロセッサシステム |
US7840823B2 (en) | 2006-08-29 | 2010-11-23 | Panasonic Corporation | Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value |
KR100996900B1 (ko) | 2007-11-21 | 2010-11-29 | 후지쯔 가부시끼가이샤 | 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법 |
JP2010146474A (ja) * | 2008-12-22 | 2010-07-01 | Hitachi Ltd | 半導体装置 |
WO2012066621A1 (ja) * | 2010-11-15 | 2012-05-24 | 富士通株式会社 | 情報処理システム |
US9043507B2 (en) | 2010-11-15 | 2015-05-26 | Fujitsu Limited | Information processing system |
JP2014507719A (ja) * | 2011-09-21 | 2014-03-27 | エンパイア テクノロジー ディベロップメント エルエルシー | マルチコアシステムエネルギー消費最適化 |
JP2015127869A (ja) * | 2013-12-27 | 2015-07-09 | 国立大学法人電気通信大学 | 電子機器、制御方法、及び、プログラム |
JP2019527890A (ja) * | 2016-07-22 | 2019-10-03 | 華為技術有限公司Huawei Technologies Co.,Ltd. | メモリリクエスト情報に基づきキャッシュメモリのクロック速度/電圧を設定する装置及び方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2010123133A (ja) | 2010-06-03 |
JP5029849B2 (ja) | 2012-09-19 |
JP4860104B2 (ja) | 2012-01-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5029849B2 (ja) | 情報処理装置 | |
EP0499440B1 (en) | A circuit arrangement for a mobile telephone | |
US7904740B2 (en) | Power supply efficiency optimization | |
JP2006330831A (ja) | 携帯電子機器 | |
KR20110000482A (ko) | 슬립모드 동작 방법 및 장치 | |
WO2003054675A2 (en) | Method and apparatus for enabling a low power mode for a processor | |
JP6377560B2 (ja) | 情報処理装置、cpu印加電圧制御装置、情報処理装置の制御方法 | |
KR20080013604A (ko) | 통신유닛 제어장치 및 그 제어방법 | |
JP2008077563A (ja) | 電子機器およびcpu動作環境制御プログラム | |
US20060123260A1 (en) | Mobile data terminal and communication method therefor | |
JP3338818B2 (ja) | 無線lan端末のためのパワーマネージメント方式 | |
JPWO2008018328A1 (ja) | 無線通信端末、そのプロセッサ及び無線通信端末のパワーマネジメント方法 | |
JP2009194805A (ja) | 移動体通信端末、移動体通信方法および移動体通信制御プログラム | |
JP3070527B2 (ja) | 無線携帯端末 | |
GB2479256A (en) | Method to reduce system idle power through system VR output adjustments during SOix states. | |
JP6007674B2 (ja) | 無線装置および無線信号処理方法 | |
JP2012113742A (ja) | 情報処理装置 | |
JP2007090832A (ja) | 省電力モードを有する拡張装置および印刷装置 | |
JP2004056326A (ja) | 携帯端末 | |
JP2001298558A (ja) | 画像処理装置 | |
JP4503003B2 (ja) | 電源バックアップシステム及びこれを具えた電子機器 | |
JP2006082407A (ja) | 画像形成装置および節電制御方法 | |
JP2005277648A (ja) | 通信装置および通信装置内の電力供給を制御する方法 | |
JP2011086109A (ja) | 相変化メモリを使った携帯機器と揮発性メモリの省電力制御方式 | |
KR100686875B1 (ko) | 이동통신단말기의 dsp 전원 제어방법 및 이를 위한이동통신단말기 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060911 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090424 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090930 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100112 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100402 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101105 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111102 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |