DE19648078A1 - Verfahren und Vorrichtung zur Interrupterzeugung - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Interrupterzeugung.

Im allgemeinen verwendet ein Mikrocomputer einen Mikropro­ zessor als zentrale Verarbeitungseinheit (CP) zum Verarbei­ ten und Steuern logischer Daten, und er enthält eine Einga­ be/Ausgabe-Vorrichtung (E/A-Teil) zur Eingabe/Ausgabe von Daten, und er verwendet einen Speicher zum Einspeichern von Programmen und Daten. Ein Ein-Chip-Mikrocomputer oder eine MCU ist ein Computer, bei dem der Mikrocomputer auf einem Chip integriert ist.

Nachfolgend wird unter Bezugnahme auf das Blockdiagramm von Fig. 1 eine herkömmliche Interrupterzeugungsschaltung in einer MCU erläutert.

Wie es in Fig. 1 dargestellt ist, enthält die herkömmliche Interrupterzeugungsschaltung einen Interruptflanken-Erken­ nungsteil 1, einen Flankenauswahlregister-Teil 2, einen In­ terruptanforderungssignal-Erzeugungsteil 3, einen Interrupt- Freigabeteil 4 und einen MCU-Bus 5.

Hierbei erkennt der Interruptflanken-Erkennungsteil 1 Flan­ kensignal, wie sie von peripheren Vorrichtungen über Einga­ be/Ausgabe-Ports (Ports A-N) geliefert werden. Der Flan­ kenauswahlregister-Teil 2 wählt die in der Erkennungsschal­ tung 1 erkannten Flankensignale aus. Der Interruptanforde­ rungssignal-Erzeugungsteil 3 empfängt das ausgewählte Flan­ kenerkennungssignale vom Interruptflanken-Erkennungsteil 1, er erzeugt ein Interruptanforderungssignal und liefert dies an die MCU, und er setzt Interrupterzeugungs-Informations­ bits. Indessen ermittelt der Interruptfreigabeteil 4 die Verwendung der im Interruptanforderungssignal-Erzeugungsteil 3 eingetragenen Interrupterzeugungs-Informationsbits.

Der MCU-Bus 5 wird mit dem Kantenauswahlregister-Teil 2 und dem Interruptfreigabeteil 4 verbunden, um von der MCU Daten auf ihn zu geben, um Daten einzuschreiben.

Hierbei repräsentiert das vom Interruptanforderungsignal- Erzeugungsteil erzeugte Interruptanforderungssignal eine Anforderung für einen Interrupt von einem bestimmten Peri­ pheriegerät an die CPU, d. h. die MCU. Bei Empfang des In­ terruptanforderungssignals ermittelt die MCU, ob sie selbst gemäß der Priorität des Interrupts weiterarbeitet oder ob sie ihn ignoriert. Wenn sie sich in einer für Interrupts zugelassenen Situation befindet, wird an das Peripheriegerät eine Interruptantwort ausgegeben, woraufhin die Peripherie­ anordnung ein Interruptsignal an die MCU liefert, um den In­ terrupt der MCU zu aktivieren.

Nachfolgend wird der Betrieb der vorstehend angegebenen her­ kömmlichen Interrupterzeugungsschaltung erläutert.

Wie es in Fig. 1 dargestellt ist, erkennt, wenn Daten über den MCU-Bus 5 in den Flankenauswahlregister-Teil 2 einge­ schrieben werden, der Interruptflanken-Erkennungsteil 1 Flankensignale, wenn die an die Ports A-N angelegten Si­ gnale von logisch "hoch" auf logisch "niedrig" oder umge­ kehrt übergehen. Hierbei wählt der Flankenauswahlregister- Teil 2 einen der Ports A - N so aus, daß nur das in den ausgewählten Port eingegebene Signal vom Erkennungsteil er­ kannt wird.

Dann wird das im Interruptflanken-Erkennungsteil 1 erkannte Flankensignal an den Interruptanforderungssignal-Erzeugungs­ teil 3 gegeben. Dieses Flankensignal setzt den Interruptan­ forderungssignal-Erzeugungsteil 3, der ein Interruptanforde­ rungssignal erzeugt und an die MCU liefert.

Daraufhin setzt die MCU unter den Freigabebits der über die Ports A-N angelegten Signale nur diejenigen Bits, die sie als Interruptinformationsbits verwenden will und gibt sie an den Interruptfreigabeteil 4, was über den MCU-Bus 5 erfolgt. Dabei wird, wenn der Interruptanforderungssignal-Erzeugungs­ teil 3 gesetzt ist und Interruptinformationsbits gesetzt sind, ein Interrupt entsprechend einer vorgegebenen Priori­ tät erzeugt.

Jedoch erkennt die vorstehend angegebene herkömmliche Inter­ rupterzeugungsvorrichtung für viele Eingabe/Ausgabe-Flanken der an die Eingabe/Ausgabe-Ports angelegten Signale nur eine Eingabe/Ausgabe-Flanke, und sie erzeugt nur einen Interrupt.

Darüberhinaus kann eine Fehlfunktion der Vorrichtung auf­ grund der Erzeugung eines Überstroms auftreten konnte, wenn viele Eingabe/Ausgabe-Ports den hohen Pegel einnehmen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Vorrichtung zur Interrupterzeugung zu schaffen, durch die ein Interrupt dann erzeugt wird, wenn sich mehr als eine spezielle Anzahl von Eingabe/Ausgabe-Ports einer MCU auf logisch "hoch" oder "niedrig" befindet, um eine Fehlfunktion der MCU herrührend von einem Überstrom zu verhindern.

Diese Aufgabe wird hinsichtlich der Vorrichtung durch die Lehren der beigefügten Ansprüche 1 und 9 und hinsichtlich des Verfahrens durch die Lehre der beigefügten Ansprüche 16 und 21 gelöst.

Der weitere Umfang der Anwendbarkeit der Erfindung wird aus der nachfolgenden detaillierten Beschreibung ersichtlich.

Nachfolgend wird ein bevorzugtes, nicht beschränkendes Aus­ führungsbeispiel der Erfindung unter Bezugnahme auf die bei­ gefügten Zeichnungen erläutert.

Fig. 1 ist ein Blockdiagramm einer herkömmlichen Interrupt­ erzeugungsschaltung;

Fig. 2 ist ein Blockdiagramm eines Ausführungsbeispiels ei­ ner erfindungsgemäßen Interrupterzeugungsschaltung;

Fig. 3 ist ein detailliertes Schaltbild einer ersten Ver­ gleichseinrichtung in Fig. 2 und

Fig. 4 ist ein Flußdiagramm, zum Erläutern des Vorgangs des Erzeugens eines Interrupts gemäß einem Ausführungsbeispiel der Erfindung.

Wie es in Fig. 2 dargestellt ist, enthält die erfindungsge­ mäße Interrupterzeugungsvorrichtung eine erste Speicher­ schaltung 6, eine erste Vergleichsschaltung 7, eine Codier­ schaltung 8, eine zweite Vergleichsschaltung 9, eine zweite Speicherschaltung 10, eine Interruptanforderungssignal-Er­ zeugungsschaltung 11 und eine Interruptfreigabeschaltung 12.

Hierbei speichert die erste Speicherschaltung 6 die Einga­ be/Ausgabe-Zustände von Daten, wie sie über eine Anzahl von Eingabe/Ausgabe-Ports A-N eingegeben und ausgegeben werden, und die erste Vergleichsschaltung 7 vergleicht die Signale A-N von der ersten Speicherschaltung 6 mit einem Bezugssi­ gnal und ermittelt, ob sie sich in hohem oder niedrigem Zustand befinden. Auf Grundlage der Ermittlung gibt die erste Vergleichsschaltung Signale O₁-O_N an die Codier­ schaltung 8 aus, die diese Signale abhängig von der Anzahl derselben im hohen oder niedrigen Zustand codiert und co­ dierte Signale X₁-X_i an die zweite Vergleichsschaltung 9 ausgibt.

Die zweite Speicherschaltung 10 speichert die von der MCU über einen MCU-Bus 13 übertragenen Daten ein, und die zweite Vergleichsschaltung 9 vergleicht die in der zweiten Spei­ cherschaltung 10 abgespeicherten Daten mit den codierten Signalen X₁-X_i von der Codierschaltung 8, und das Ver­ gleichsergebnis wird an die Interruptanforderungssignal-Er­ zeugungsschaltung 11 geliefert.

Dabei erzeugt die Interruptanforderungssignal-Erzeugungs­ schaltung 11 abhängig vom Vergleicheergebnis ein Interrupt­ anforderungssignal über den MCU-Bus 13 an die MCU. Darauf­ hin ermittelt die MCU, ob der Interrupt zuzulassen ist, und sie steuert die Interruptfreigabeschaltung 12 zum Ermögli­ chen eines Interrupts, wenn der Interrupts zugelassen wird.

Wie es in Fig. 3 dargestellt ist, enthält die erste Ver­ gleichsschaltung 7 einen PMOS-Transistor mit einem Drainan­ schluß, an dem eine Versorgungsspannung Vcc liegt, und ei­ nen geerdeten Gateanschluß, sie enthält eine Anzahl von NMOS-Transistoren, die parallel zueinander geschaltet sind, Sowie eine Anzahl von Invertern C₁-C_N, die mit den PMOS- und NMOS-Transistoren verbunden sind. Jeder NMOS-Transistor verfügt über einen Gateanschluß zum Empfangen eines der Signale A-N, und einen Drainanschluß, der mit einem Sourceanschluß des PMOS-Transistors verbunden ist. Die meh­ reren Invertern C₁-C_N sind parallel zueinander geschaltet, und ihr Eingangsanschluß ist jeweils mit den Drainanschlüs­ sen der NMOS-Transistoren verbunden.

Nachfolgend werden unter Bezugnahme auf das in Fig. 4 darge­ stellte Flußdiagramm die Funktion der Interrupterzeugungs­ vorrichtung mit dem obenangegebenen Aufbau sowie ein Verfah­ ren zum Erzeugen eines Interrupts gemäß Ausführungsbeispie­ len der Erfindung im einzelnen erläutert.

Wie es in Fig. 2 dargestellt ist, enthält die erste Spei­ cherschaltung 6 einen Teil zum Ermitteln des Eingabe/Ausga­ be-Signals der Eingabe/Ausgabe-Ports A-N sowie einen Teil zum Einspeichern der über die Eingabe/Ausgabe-Ports A N ein- oder ausgegebenen Daten.

Dabei speichert die erste Speicherschaltung 6 Signale ein, wie sie über die Anzahl von Eingabe/Ausgabe-Ports A-N ein­ gegeben/ausgegeben werden (S101 in Fig. 4). Diese Signale werden an die erste Vergleichsschaltung 7 gegeben.

Diese erste Vergleichsschaltung 7 empfängt die Daten von der ersten Speicherschaltung 6 und vergleicht sie mit einem Be­ zugssignale, um zu ermitteln, ob sich welche im logisch ho­ hen Zustand befinden (S102).

Wie es in Fig. 3 dargestellt ist, empfangen die NMOS-Tran­ sistoren die von der ersten Speicherschaltung 6 gelieferten Signale, wobei das Gate des PMOS-Transistors geerdet ist. Hierbei hat jeder der NMOS-Transistoren in der ersten Ver­ gleichsschaltung 7 dieselbe Größe, um für ein kompaktes Bau­ teil zu sorgen.

Indessen sind, wie es in Fig. 3 dargestellt ist, alle Ver­ hältnisse der Breite zur Länge (W/L) der jeweiligen NMOS- Transistoren in der ersten Vergleichsschaltung 7 diesselben. Auch empfängt jeder der NMOS-Transistoren das Signal A-N von der ersten Speicherschaltung 6 in unveränderter Weise, und das Gate des PMOS-Transistors ist geerdet. Wenn angenommen wird, daß an die Anzahl von NMOS-Transistoren die Anzahl N von Signalen angelegt wird, erscheinen N Werte von Spannun­ gen an einem Knoten 14 in Fig. 3, abhängig von den N Werten des Signals.

D. h., daß durch Variieren der Einschaltwiderstände der NMOS-Transistoren, diese voneinander verschiedene Spannungen erzeugen, die an die Inverter C₁-C_N geliefert werden, die jeweils eine andere logische Schwellenspannung aufweisen.

Dabei verfügen die Inverter C₁-C_N über die Anzahl N ver­ schiedener logischer Schwellenspannungen. Daher erzeugt die Anzahl N voneinander verschiedener Spannungen am Knoten 14, wie sie von der Anzahl N von NMOS-Transistoren herrühren, Signale O₁-O_N, die über die Inverter C₁-C_N ausgegeben werden.

Die Codierschaltung 8 empfängt die Signale O₁-O_N von den Invertern C₁-C_N entsprechend der Anzahl erfaßter Signale mit hohem Pegel, und sie gibt codierte Signale X₁-X_i aus (S103).

Die Signale X₁-X_i von der Codierschaltung 8 werden an die zweite Vergleichsschaltung 9 geliefert. Diese zweite Ver­ gleichsschaltung 9 vergleicht die von der Codierschaltung 8 über den MCU-Bus 13 empfangenen Signale mit den in der zwei­ ten Speicherschaltung 10 abgespeicherten Daten, und sie lie­ fert die Vergleichswerte an die Interruptanforderungssignal- Erzeugungsschaltung 11 (S104).

Wenn die Interruptanforderungssignal-Erzeugungsschaltung 11 die Vergleichswerte von der zweiten Vergleichsschaltung 9 empfängt, erzeugt sie ein Interruptanforderungssignal (S105) und liefert dieses an die MCU. Daraufhin ermittelt diese, gemäß der Priorität des Interrupts, ob dieser zugelassen werden soll oder ob die Interruptanforderung ignoriert wer­ den soll (S106).

Wenn ermittelt wird, daß eine Erlaubnis zur Benutzung des Interrupts erteilt werden sollte, das heißt, wenn eine In­ terruptfreigabebedingung vorliegt, liefert die MCU mittels der ein Freigabesignal liefernden Interruptfreigabeschaltung eine Interruptantwort an die Interruptanforderungssignal- Erzeugungsschaltung 11.

Daraufhin erzeugt die Interruptanforderungssignal-Er­ zeugungsschaltung 11 einen Interrupt (S107) und aktiviert den tatsächlichen Interruptprozeß.

Die von der Erzeugungsschaltung 11 erzeugte Interruptanfor­ derung wird entweder erlaubt oder ignoriert, und zwar abhän­ gig von einem Setz- oder Rücksetzsignal vom MCU-Bus 13, d. h. abhängig vom Freigabezustand. Die Interruptansprechzeitpe­ riode der MCU ist eine Zeitperiode, wie sie ab dem Zeitpunkt der Interrupterzeugung bis zum Startzeitpunkt einer Inter­ ruptunterroutine erforderlich ist. Es ist bekannt, daß eine kürzere Zeitperiode wünschenswert ist.

Wie es erläutert wurde, erzeugen das Verfahren und die Vor­ richtung zur Interrupterzeugung gemäß der Erfindung einen Interrupt abhängig von der Anzahl von Spannungen hohen Pe­ gels, wie an den Ausgangs/Eingangs-Ports empfangen, um da­ durch zu verhindern, daß die MCU dann fehlerhaft arbeitet, wenn ein übermäßig hoher Strom fließt, der von der Aktivie­ rung zu vieler Eingangs/Ausgangs-Ports herrührt.

Claims (21)

1. 2. Interrupterzeugungsvorrichtung, gekennzeichnet durch

   • - eine erste Speichereinrichtung (6) zum Einspeichern von Signalen, wie sie über eine Anzahl von Eingabe/Ausgabe-Ports (Port A - Port N) empfangen/gesendet werden;
   • - eine erste Vergleichseinrichtung (7) zum Vergleichen des von der ersten Speichereinrichtung empfangenen Signals mit einer Bezugsspannung und zum Ermitteln des Pegels des emp­ fangenen Signals auf Grundlage des Vergleichsergebnisses;
   • - eine Codiereinrichtung (8) zum Codieren des von der ersten Vergleichseinrichtung empfangenen Signals (O₁-O_N;
   • - eine zweite Speichereinrichtung (10) zum Einspeichern eines über einen MCU-Bus (13) empfangenen Signals;
   • - eine zweite Vergleichseinrichtung (9) zum Vergleichen des von der Codiereinrichtung empfangenen Codiersignals (X₁- X_i) mit dem in der zweiten Speichereinrichtung abgespeicher­ ten Signal und zum Ermitteln des Pegels des codierten Si­ gnals auf Grundlage des Vergleichsergebnisses;
   • - eine Interruptanforderungssignal-Erzeugungseinrichtung (11) zum Erzeugen eines Interruptanforderungssignals auf Grundlage des von der zweiten Vergleichseinrichtung ausgege­ benen Signals; und
   • - eine Interruptfreigabeeinrichtung (12) zum Festlegen, ob ein Interrupt zugelassen werden soll, und zwar auf das In­ terruptanforderungssignal von der Interruptanforderungssi­ gnal-Erzeugungseinrichtung hin.
2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Speichereinrichtung (6) einen Teil zum Ermit­ teln des Eingabe/Ausgabe-Pegels jeder der Ports und einen anderen Teil zum Einspeichern von Eingabe/Ausgabe-Daten auf­ weist.
3. 3. Vorrichtung nach einem der vorstehenden Ansprüche, da­ durch gekennzeichnet, daß die erste Vergleichseinrichtung (7) folgendes aufweist:

   • - einen Transistor (PMOS) ersten Typs mit einem Drainan­ schluß, an dem eine Sourcespannung angelegt wird, und einem Gateanschluß, der geerdet ist;
   • - mehrere Transistoren (NMOS) zweiten Typs, die parallel zueinander geschaltet sind und deren Gateanschluß jeweils eines von mehreren Signalen empfängt, wie sie von der ersten Speichereinrichtung (6) geliefert werden, und mit einem Drainanschluß, der mit dem Sourceanschluß des Transistors ersten Typs verbunden ist; und
   • - mehrere parallel geschaltete Inverter (C₁-C_N), die mit dem Drainanschluß der mehreren Transistoren zweiten Typs verbunden sind.
4. 4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die mehreren NMOS-Transistoren dieselbe Größe haben.
5. 5. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß jeder der mehreren Inverter (C₁-C_N) eine andere logi­ sche Schwellenspannung aufweist.
6. 6. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Eingangsknoten (14) jedes der mehreren Inverter (C₁-C_N) einen anderen Spannungspegel aufweist.
7. 7. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Transistor ersten Typs ein PMOS-Transistor ist und die Transistoren zweiten Typs PMOS-Transisoren sind.
8. 8. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die von der Codiereinrichtung ausgegebenen Signale die Anzahl der Eingangs/Ausgangs-Ports repräsentieren, die ein Signal hohen Pegels empfangen.
9. 9. Verfahren zum Erzeugen eines Interrupts, gekennzeichnet durch:

   • - eine Erkennungseinrichtung zum Erkennen eines Übergangs in jedem der Signale, wie sie über einen entsprechenden der Eingangs/Ausgangs-Ports (A - N) eingegeben werden, und zum Ausgeben von Erkennungssignalen auf Grundlage des Erken­ nungsergebnisses;
   • - eine Codiereinrichtung (8) zum Codieren der Erkennungssi­ gnale von der Erkennungseinrichtung und zum Ausgeben co­ dierter Signale, die die Anzahl der in der Erkennungsein­ richtung erkannten Übergänge repräsentieren;
   • - eine Vergleichseinrichtung zum Vergleichen der codierten Signale mit einem vorbestimmten Signal und zum Ausgeben eines Signals auf Grundlage des Vergleichsergebnisses; und
   • - eine Interrupterzeugungseinrichtung zum Erzeugen eines In­ terruptanforderungssignals auf Grundlage des Vergleichser­ gebnisses und zum Erzeugen eines Interrupts entsprechend einer Reaktion auf das Interruptanforderungssignal.
10. 10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Erkennungseinrichtung einen Transistor ersten Typs (PMOS), mehrere Transistoren zweiten Typs (NMOS), die mit dem Transistor ersten Typs verbunden sind und in der Erken­ nungseinrichtung gespeicherte Signale empfangen, und mehrere Umsetzer aufweist, die mit den Transistoren zweiten Typs verbunden sind, um die Erkennungssignale auszugeben.
11. 11. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß

    • - der Transistor ersten Typs einen Drainanschluß, an den eine vorbestimmte Spannung angelegt wird, und einen geerde­ ten Gateanschluß aufweist;
    • - die mehreren Transistoren zweiten Typs parallel miteinan­ der verbunden sind, wobei jeder der Transistoren zweiten Typs einen Gateanschluß, der eines der in der Erkennungs­ einrichtung gespeicherten Signale empfängt und einen Drain­ anschluß aufweist, der mit dem Sourceanschluß des Transi­ stors ersten Typs verbunden ist; und
    • - die mehreren Inverter mit dem Drainanschluß der mehreren Transistoren zweiten Typs verbunden sind.
12. 12. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß der Transistor ersten Typs ein PMOS-Transistor ist und die Transistoren zweiten Typs NMOS-Transistoren sind.
13. 13. Vorrichtung nach Anspruch 10, dadurch gekennzeichnet, daß die mehreren Inverter jeweils eine andere logische Schwellenspannung aufweisen.
14. 14. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Erkennungseinrichtung eine Speicherschaltung zum Einspeichern der an den Eingangs/Ausgangs-Port (A-N) und der über einen MCU-Bus (13) empfangenen Daten aufweist.
15. 15. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Interrupterzeugungseinrichtung eine Interruptanfor­ derungssignal-Erzeugungseinrichtung (11) zum Erzeugen des Interruptanforderungssignals sowie eine Interruptfreigabe­ einrichtung (12) zum Festlegen, ob der Interrupt auf das In­ terruptanforderungssignal hin zugelassen werden soll, und zum Erzeugen eines Freigabesignals auf Grundlage der Festle­ gung aufweist.
16. 16. Verfahren zum Erzeugen eines Interrupts, gekennzeichnet durch die folgenden Schritte:

    • - Erkennen eines Übergangs in jedem der Signale, wie sie über einen von Eingangs/Ausgangs-Ports eingegeben werden, und Ausgeben von Erkennungssignalen auf Grundlage des Erken­ nungsergebnisses;
    • - Codieren der Erkennungssignale und Ausgeben codierter Signale, die die Anzahl der im Erkennungsschritt erkannten Übergänge repräsentieren;
    • - Vergleichen der codierten Signale mit einem vorbestimmten Signal und Ausgeben eines Signals auf Grundlage des Ver­ gleichsergebnisses; und
    • - Erzeugen eines Interruptanforderungssignals auf Grundlage des Vergleichsergebnisses sowie eines Interrupts gemäß der Reaktion auf das Interruptanforderungssignal.
17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Erkennungsschritt folgende Unterschritte umfaßt:

    • - Bereitstellen eines Transistors ersten Typs;
    • - Bereitstellen mehrerer Transistoren zweiten Typs, die par­ allel geschaltet und mit dem ersten Transistor verbunden sind, wobei jeder Transistor zweiten Typs einen Gatean­ schluß aufweist, der eines der an den Eingangs/Ausgangs- Ports eingegebenen Signale empfängt; und
    • - Anschließen mehrerer Inverter an die mehreren Transistoren zweiten Typs.
18. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß als Transistor ersten Typs ein PMOS-Transistor und als Transistoren zweiten Typs NMOS-Transistoren verwendet wer­ den.
19. 19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß Inverter verwendet werden, die alle verschiedene logi­ sche Schwellenspannungen aufweisen.
20. 20. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der Erzeugungsschritt die folgenden Unterschritte auf­ weist:

    • - Bereitstellen einer Interruptanforderungssignal-Erzeu­ gungseinrichtung zum Erzeugen des Interruptanforderungssi­ gnals und
    • - Bereitstellen einer Interruptfreigabeeinrichtung, die mit der Interruptanforderungssignal-Erzeugungseinrichtung ver­ bunden ist, um zu bestimmen, ob der Interrupt auf das Inter­ ruptanforderungssignal hin zugelassen werden soll, und zum Erzeugen eines Freigabesignals auf Grundlage der Festlegung.
21. 21. Verfahren zum Erzeugen eines Interrupts, gekennzeichnet durch die folgenden Schritte:

    • - Speichern von über mehrere Eingangs/Ausgangs-Ports ange­ legten Signalen und über einen MCU-Bus übertragenen Signa­ len;
    • - Vergleichen der abgespeicherten Signale mit einer Bezugs­ spannung und Ermitteln, ob die Signale den Zustand logisch "hoch" oder logisch "niedrig" einnehmen;
    • - Codieren der erkannten logischen Pegel der Signale (O₁- O_N;
    • - Vergleichen der codierten Signale mit einem über den MCU- Bus gespeicherten Signal und Erzeugen eines Signals vom lo­ gischen Pegel "hoch" auf Grundlage des Vergleichsergebnis­ ses;
    • - Setzen von Interrupterzeugungsbits und Erzeugen eines In­ terruptsanforderungssignals auf das im vorigen Schritt er­ zeugte Signal vom logisch "hohen" Pegel;
    • - Liefern des Interruptanforderungssignals an die MCU;
    • - Bestimmen der Interruptfreigabesituation der MCU; und
    • - Ausgeben, wenn erkannt wird, daß eine Interruptfreigabe­ situation vorliegt, einer Interruptantwort zum Bestimmen der Verwendung des Interrupts, wodurch ein Interrupt entspre­ chend den gesetzten Interrupterzeugungsbits erzeugt wird.