DE3840540A1 - Koinzidenzschaltungsanordnung - Google Patents

Description

Die Erfindung betrifft eine Koinzidenzschaltungsanordnung zur Bewertung der Koinzidenz von Binärdaten und insbesondere eine Schaltungsanordnung zur Bewertung der Koinzidenz von n-bit Binärdaten und den Ausgangsdaten eines n-bit-Zählers.

Beschreibung des Hintergrundes der Erfindung

Eine derartige Koinzidenzschaltung wird beispielsweise zur Steuerung der Stromleitungszeit von Heizwiderständen in einer Aufzeichnungsvorrichtung verwendet, wobei die Heizwiderstände in Abhängigkeit von Bilddaten wie beispielsweise Abstufungsdaten (zur Bildung von Grautönen) oder ähnlichen Daten gesteuert werden. Die Koinzidenzschaltung ist beispielsweise wie in Fig. 7 dargestellt ausgebildet.

In Fig. 7 bezeichnet das Bezugszeichen 10 einen n-bit-Zähler mit n Stufen, die aus D-Flipflops 11(1), 11(2), . . ., 11 (n) bestehen, wobei jedes Flipflop einen -Ausgang hat, der mit dem jeweiligen D-Eingang rückgekoppelt ist. Die Flipflops 11(1), 11(2), . . ., 11 (n) sind in Reihe geschaltet, indem der -Ausgang des Flipflops einer Stufe mit dem Taktpulseingang (clock CK) des Flipflops der nächsten Stufe verbunden ist. Im Zähler 10 entspricht der Q-Ausgang des Flipflops 11(1) dem niederwertigsten Bit; die Q-Ausgänge der folgenden Flipflops 11(2), . . . , 11 (n-1) entsprechen den folgenden höherwertigen Bits und der Q-Ausgang des Flipflops 11 (n) entspricht dem höchstwertigen Bit. Der Taktpulseingang (CK) des Flipflops 11(1), der dem niederwertigsten Bit entspricht, ist zugleich der Eingang des Zählers, an den ein Zählsignal angelegt wird.

Das Bezugszeichen 20 bezeichnet eine sogenannte Latch- oder Speicherschaltung zur Speicherung von n-bit Binärdaten. Die Latchschaltung hat n Stufen, die aus D-Flipflops 21(1), 21(2).

Ein sogenanntes Latch- oder Steuersignal wird an die Taktpulseingänge der betreffenden Flipflops 21(1), 21(2) . . ., 21 (n) geführt. Mit der Zufuhr des Latchsignals wird das höchstwertige Bit D 1 durch das Flipflop 21(1) gehalten und die folgenden Bits D 2 , . . ., Dn-1 werden durch die folgenden Flipflops 21(2), . . ., 21 (n) gehalten und das höchstwertige Bit Dn wird durch das Flipflop 21 (n) gehalten.

Das Latchsignal, das der Latchschaltung zugeführt wird, wird auch über einen Inverter 12 den Rückstell- oder Löscheingängen (clear terminals CL) der Flipflops 11(1), 11(2), . . ., 11 (n) des Zählers 10 zugeführt, so daß der Zähler 10 gleichzeitig mit dem Halten der n-bit Daten in der Latchschaltung 20 zurückgesetzt wird.

Die Q-Ausgänge der betreffenden Flipflops 21 (i) mit i = 1,2, . . . n, die die Ausgangsbits der Latchschaltung 20 abgeben, und die entsprechenden Ausgangsbits des Zählers 10, das heißt die von den Q-Ausgängen der Flipflops 11 (i) mit i = 1,2, . . . n abgegebenen Bits, werden zugeordneten Exclusiv-NOR-Gattern (im folgenden mit ENOR- Gatter) bezeichnet) 14 (i) mit i = 1,2, . . . n zugeführt. Die Ausgangssignale der ENOR-Gatter 14(1), 14(2), . . ., 14 (n), die sich in Abhängigkeit der zugeordneten Bits des Zählers 10 und der zugeordneten Bits der Latchschaltung 20 ergeben, werden einem AND-Gatter 16 zugeführt. Die Ausgangssignale des AND-Gatters 16 werden dem Taktpulseingang eines D-Flipflops 18 zugeführt. Der - Ausgang des Flipflops 18 ist auf den D-Eingang rückgekoppelt, so daß der Q-Ausgang immer dann invertiert wird, wenn ein Taktpulssignal dem Taktpulseingang (CK) zugeführt wird.

Bei dieser Koinzidenzschaltungsanordnung ergeben sich an den Ausgängen der ENCR-Gatter 14(1), 14(2), . . ., 14 (n) Signalelemente "1", wenn der Zählwert des Zählers 10 mit den in der Latchschaltung gespeicherten Daten übereinstimmt. Am Ausgang des AND-Gatters 16 ergibt sich ein Signalelement "1", das an den Taktpulseingang des Flipflops 18 geführt wird. Der Ausgang Q des Flipflops 18 zeigt somit die Koinzidenz an.

Mit der zuvor genannten Koinzidenzschaltung kann, wenn die in der Latchschaltung zu haltenden Daten Abstufendaten (gradation data) für einen bestimmten Punkt (dot) in einer thermischen Aufzeichnungsoperation sind, eine Stromleitungssteuerung für die betreffenden Heizwiderstände entsprechend den Abstufungsdaten realisiert werden, wobei Strom in den betreffenden Punkten entsprechenden Heizwiderstände während eines Zeitraums von dem Zählbeginn des Zählers 10 bis zur Koinzidenzerkennung fließt.

Jedoch erfordert eine derartige Koinzidenzschaltungsanordnung mit ENOR-Gattern zur Erkennung der Koinzidenz von n-bit Binärdaten und den entsprechenden Bits eines Zählers und mit einem weiteren Schaltungsteil (das AND-Gatter 16 und das Flipflop 18 in Fig. 7) zur Erkennung der Koinzidenz in allen ENOR-Gattern einen verhältnismäßig großen Teil einer integrierten Halbleiterschaltung. Der Grund hierfür ist der Umstand, daß die Koinzidenz jeweils zweier Bits durch ein ENOR-Gatter erkannt wird. Es wird also überprüft, wann beide Bits jeweils gemeinsam den Wert "1" oder den Wert "0" haben. Dieses Verfahren bedingt eine vergleichsweise komplexe Schaltungsstruktur.

Insbesondere enthalten MOS-integrierte Schaltungen MOS- Transistoren als Grundelemente, wobei jedes Grundelement als NAND-Gatter, als NOR-Gatter oder als Inverter ausgebildet ist. Ein weiteres Gatter ist als kombiniertes Gatter der genannten Grundgatter realisiert.

Das zuvor genannte ENOR-Gatter besteht, wie Fig. 8 zeigt, aus einem NOR-Gatter 22 und zwei NAND-Gattern 23 und 24. Jedes NOR- Gatter und jedes NAND-Gatter wird durch vier MOS-Transistoren gebildet, wie in Fig. 9a beziehungsweise in Fig. 9b dargestellt ist. Damit sind zwölf MOS-Transistoren zum Aufbau eines ENOR- Gatters erforderlich. Ganz allgemein gilt für sogenannte Funktionsschaltungen wie ENOR-Gatter, die als kombinierte Gatter mit einer Vielzahl von Grundgattern ausgebildet sind, daß die Komplexität der Schaltung mit der Komplexität der zu realisierenden Funktion wächst.

Aufgabe der Erfindung

Der Erfindung liegt die Aufgabe zugrunde, eine möglichst einfach aufgebaute Koinzidenzschaltung anzugeben, die aus Funktionsschaltungen zusammengesetzt ist und einen Teil einer integrierten Halbleiterschaltung bildet.

Weitere Aspekte der erfinderischen Aufgabe und Vorteile der Erfindung ergeben sich aus der Beschreibung und den Ansprüchen.

Die Lösung der Aufgabe erfolgt erfindungsgemäß dadurch, daß die Koinzidenzschaltung Einzelwert-Erkennungsschaltungen aufweist, die die Koinzidenz eines einzelnen vorgegebenen Werts zwischen Bits Di einer aus n Bit bestehenden Binärfolge und zugeordneten Bits Ci einer aus n Bit bestehenden Binärdatenfolge eines Zählers, daß die Koinzidenzschaltung weiter eine sogenannte Erstkoinzidenz-Erkennungsschaltung enthält, die erkennt, ob die Koinzidenzerkennungsschaltung eine Koinzidenz zum ersten Mal bei einem Hochzählvorgang eines Zählers erkannt hat.

Insbesondere besteht eine Koinzidenzschaltung gemäß der Erfindung, die die Koinzidenz einer aus n Bits bestehenden Binärdatenfolge und korrespondierenden Bits einer aus n Bits bestehenden Zählerausgangsdatenfolge während des Hochzählvorgangs des Zählers bewertet, aus einer Vielzahl von Einzelwert- Erkennungsschaltungen, die erkennen, daß korrespondierende Bits einer aus n Bits bestehenden Binärdatenfolge und der Zähler­ ausgangsdatenfolge einen vorbestimmten Wert haben, aus einer sogenannten Erstkoinzidenz-Erkennungsschaltung, die die Koinzidenz der aus n Bits bestehenden Binärdatenfolge und der Zählerausgangsdatenfolge bestimmt, indem sie den ersten Zeitpunkt erkennt, zu dem diejenigen Einzelwert-Erkennungsschaltungen, die alldenjenigen Bits entsprechen, die in der aus n Bits bestehenden Binärdatenfolge den vorbestimmten Wert haben, erkannt haben, daß die korrespondierenden Bits der aus n Bits bestehenden Binärdatenfolge und der aus n Bits bestehenden Ausgangsdatenfolge des Zählers während eines Hochzählvorgangs des Zählers den vorbestimmten Wert einnehmen.

Aufzählung der Zeichnungen

Kerngedanken der Erfindung sowie mehrere Ausführungsformen der Erfindung werden nun anhand der Zeichnungen beschrieben. Es zeigt:

Fig. 1a eine Blockdarstellung einer ersten Ausführungsform der Erfindung;

Fig. 1b eine weitere Blockdarstellung der Ausführungsform nach Fig. 1a;

Fig. 2 eine Schaltzeichnung einer Ausführungsform einer Koinzidenzschaltungsanordnung gemäß der Erfindung;

Fig. 3 eine Schaltzeichnung einer Ausführungsform einer Leitungssteuerung in einer thermischen Aufzeichnungsvorrichtung, in der eine Koinzidenzschaltung gemäß der Erfindung verwendet werden kann;

Fig. 4 ein Zeitdiagramm, das die Verläufe von Signalen in der Schaltung nach Fig. 3 darstellt;

Fig. 5 eine Blockdarstellung einer Ausführungsform einer gegenüber der Schaltung nach Fig. 3 erweiterten Steuerschaltungsanordnung;

Fig. 6 eine Schaltungsanordnung einer zweiten Ausführungsform der Steuerschaltung gemäß der Erfindung;

Fig. 7 eine Schaltungsanordnung eines Koinzidenz­ schaltungsbeispiels;

Fig. 8 ein aus mehreren Grundgattern aufgebautes ENOR-Gatter;

Fig. 9(a) und 9(b) ein aus MOS-Transistoren aufgebautes NOR- und NAND-Gatter.

Ausführliche Beschreibung der Erfindung

Im folgenden werden bevorzugte Ausführungsformen der Erfindung anhand der Zeichnungen beschrieben. Soweit möglich werden gleiche Komponenten durch gleiche Bezugszeichen in der Beschreibung und in den Zeichnungen bezeichnet.

Eine Koinzidenzschaltung ist Teil einer integrierten MOS- Halbleiterschaltung und umfaßt, wie die Fig. 1(a) und 1(b) zeigen, eine Vielzahl von Einzelwert-Erkennungsschaltungen 2(1), 2(2), . . ., 2 (n), die im folgenden als "1"-Erkennungsschaltungen bezeichnet werden. Die "1"-Erkennungsschaltungen erkennen den Wert "1" in den betreffenden aus n Bits bestehenden Datenfolgen und den n Ausgangsbits eines Zählers.

Die "1"-Erkennungsschaltungen 2(1), 2(2), . . ., 2 (n) enthalten Inverter 4(1), 4(2), . . ., 4 (n), die die entsprechenden Bits der n-Bit-Datenfolgen invertieren.

Die "1"-Erkennungsschaltungen enthalten auch NOR-Gatter 5(1), 5(2), . . ., 5 (n), die an ersten Eingängen die Ausgangssignale der Inverter 4(1), 4(2), . . ., 4 (n) und die an zweiten Eingängen die von den Ausgängen des Zählers 1 abgegebenen Bits C (1), C (2), . . ., C(n) aufnehmen. Die in den Fig. 1(a) und 1(b) dargestellte Schaltungsanordnung enthält eine sogenannte Erstkoinzidenz- Bewertungsschaltung 3, die die erste Koinzidenz aller NOR-Gatter 5(1), 5(2), . . . , 5 (n) bewertet, die den zugehörigen Bits entsprechen. Dabei bestehen die Inverter 4(1), 4(2), . . . , 4 (n) und die NOR-Gatter 5(1), 5(2), . . . , 5 (n) aus Grundgattern in dem oben genannten Sinn.

Die vorstehend erwähnte Koinzidenzschaltung ist im allgemeinen so strukturiert, daß aus n Bits bestehende Zielbinärdaten zunächst gespeichert werden und dann die Koinzidenz der gespeicherten Bits und der Ausgangssignale eines Zeitgliedes bewertet wird. Wird zu diesen Zwecken eine Latch- oder Speicherschaltung vorgesehen, können die vorstehend genannten Inverter 4(1), 4(2), . . . , 4 (n) in einfacher Weise als Teil der Latchschaltung realisiert werden.

Im Zuge eines sequentiellen Hochzählens des Zählers 1 nimmt jedes Bit Cj des Zählers 1, entsprechend den Bits der aus n Bit bestehenden Binärdatenfolge die Werte "0" und "1" ein, die sich bei jedem 2j-Zählgang wiederholen.

Der Ausgangswert des Zählers 1 bei Koinzidenz der Bits Cj und Dj ist der Minimalwert der Zählwerte, bei dem jede der entsprechenden Bits Cj und Dj "1" sind. Zu diesem Zeitpunkt wird bei dem Hochzählvorgang Koinzidenz bei dem Minimalzählwert des Zählers erkannt.

Die sogenannte Erstkoinzidenz-Bewertungsschaltung 3 erzeugt ein Bewertungsausgangssignal, wenn die aus n Bits bestehenden Binärdatenfolge Dj mit den Ausgangswerten Cj des Zählers 1 übereinstimmen. Die Ausgangssignale der Schaltung 3 zeigt also die Koinzidenz der vorstehend beschriebenen Koinzidenz­ schaltungsanordnung an.

Fig. 2 zeigt eine Blockdarstellung einer Ausführungsform einer Koinzidenzschaltungsanordnung gemäß der Erfindung.

In Fig. 2 bezeichnet das Bezugszeichen 10 einen n-bit-Zähler 10, der dem in Fig. 7 dargestellten Zähler ähnelt.

Der Zähler 10 ist in der Weise strukturiert, daß D-Flipflops 11(1), 11(2), . . ., 11 (n) in Reihe geschaltet sind und ein Zählsignal dem Taktpulseingang (clock CK) des Flipflops 11(1) zugeführt wird, das dem niederwertigsten Bit entspricht.

Das Bezugszeichen 30 bezeichnet eine sogenannte Inversionslatch- Schaltung 30, die die n-bit-Binärdatenfolge Dj invertiert und die invertierten Daten speichert. Die Inversionslatch-Schaltung 30 enthält n Stufen mit D-Flipflops 31(1), 31(2), . . ., 31 (n). Der - Ausgang eines jeden Flipflops 31(1), 31(2), . . ., 31 (n) ist zugleich ein Ausgang der Inversionslatch-Schaltung 30. Diese Schaltung 30 wird also mit einer üblichen Latchschaltung gebildet, deren Ausgänge invertiert werden.

Wie in dem Zähler der Latchschaltung nach Fig. 7 sind der Zähler 10 und die Schaltung 30 so strukturiert, daß die Flipflops 11(1) und 31(1) dem niederwertigsten Bit zugeordnet sind, daß die folgenden Flipflops 11(2) und 31(2) bis 11 (n-1) und 31 (n-1) den folgenden Bits zugeordnet sind, und daß die Flipflops 11 (n) und 31 (n) dem höchstwertigen Bit zugeordnet sind.

Ein sogenanntes Latchsignal wird dem Taktpulseingang (CK) eines jeden Flipflops 31 (i) (i = 1,2 . . ., n) der Schaltung 30 zugeführt und gleichzeitig über einen Inverter 13 dem Lösch- oder Rückstelleingang (clear CL) eines jeden Flipflops 11 (i) (i = 1,2 . . ., n) des Zählers 10. Auf diese Weise führt die Schaltungsanordnung 30 den Vorgang des Invertierens und Haltens der n-bit-Binärdatenfolge durch, und der Zähler 10 wird gelöscht.

Die -Ausgangsbits der Flipflops 31 (i) (i = 1,2 . . ., n), die auch die Ausgangsbits der Schaltungsanordnung 30 darstellen, und die entsprechenden Ausgangsbits des Zählers 10, das heißt also die Q- Ausgangsbits der entsprechenden Flipflops 11 (i) (i = 1,2, . . ., n), werden den ersten beziehungsweise den zweiten Eingängen der NOR- Gatter 15 (i) (i = 1,2, . . ., n) zugeführt. Diese Gatter sind den entsprechenden Bits des Zählers 10 zugeordnet.

Die entsprechenden Bits der Schaltungsanordnung 30 werden einem OR-Gatter (Oder-Gatter) 17 zugeführt, dessen Ausgang mit dem Löscheingang (clear CL) eines D-Flipflops 19 verbunden ist, das als Latchelement wirkt.

Dem D-Eingang des D-Flipflops 19 wird üblicherweise eine "1" zugeführt, indem beispielsweise der D-Eingang mit einer 5-Volt- Spannungsquelle verbunden wird, und das oben genannte Latchsignal wird über einen Inverter 13 dem Taktpulseingang CK des Flipflops 19 zugeführt. So wird der Q-Ausgang des Flipflops 19 auf "1" gehalten, nachdem die Vorderflanke des Latchsignals auf den niedrigen Wert abgesenkt worden ist, während der Q- Ausgang durch die hintere Flanke des Signals, das dem Löscheingang CL des Flipflops 19 zugeführt wird, auf den niedrigen Wert abgesenkt wird.

Die Wirkungsweise der vorstehend genannten Koinzidenzschaltungs­ anordnung wird nun beschrieben.

Die Binärdatenfolge möge aus 5 Bit bestehen und den Wert 10101 haben. In dieser Datenfolge ist das Bit links das niederwertigste Bit D 1 und das Bit rechts am Ende das höchstwertige Bit D 5. Die vorstehend genannte Datenfolge wird von der Inversionslatchschaltung, ausgelöst durch die Vorderflanke des Latchsignals, gespeichert, so daß der Ausgang der Schaltung 30 den Wert 01010 annimmt und der Zähler 10 gelöscht wird, also den Ausgangswert 00000 annimmt.

Dann wird dem Taktpulseingang des Flipflops 19 ein Taktpuls mit der hinteren Flanke des Latchsignals zugeführt, so daß der Ausgang Q des Flipflops 19 auf einem den Wert "1" entsprechenden hohen ("High")-Spannungswert gehalten wird. In diesem Zustand ergeben sich an den Ausgängen der betreffenden NOR-Gatter 15(1), 15(2), 15(3), 15(4) und 15(5) die Werte 10101 in dieser Reihenfolge und der Ausgang des OR-Gatters 17 nimmt einen dem Wert "1" entsprechenden hohen Spannungswert "H" ein.

Betrachtet man nun die "0"-Bits der Zielbinärdatenfolge, das heißt die Bits D 2 und D 4 , ergibt sich, daß die betreffenden Eingangswerte der NOR-Gatter 15(2) und 15(4), die diesen Bits D 2 und D 4 von der Schaltung 30 zugeordnet werden, den Wert "1" haben. Die Ausgänge der NOR-Gatter 15(2) und 15(4) werden stets auf "0", das heißt auf den niedrigen ("Low")-Spannungswert gehalten, unabhängig von den betreffenden Eingangssignalen, die den NOR-Gattern 15(2) und 15(4) vom Zähler 10 zugeführt werden. Mit der Aufnahme eines Zählsignals am Eingang des Zählers 10, nachdem dieser auf den Wert 00000 wie oben beschrieben zurückgesetzt worden ist, beginnt der Zähler 10 das Hochzählen, so daß also die Ausgänge nacheinander die Werte 10000, 01000, 11000, 00100, . . . annehmen. Dann ändern sich die Ausgangswerte der entsprechenden NOR-Gatter 15(1) bis 15(5) von 00101, 10101, 00101, 10001, . . . Zu dieser Zeit hat der Ausgang des OR-Gatters 17 einen dem Wert "1" entsprechenden hohen ("High")-Spannungswert, wenn irgendeiner der Ausgänge der NOR-Gatter 15(1) bis 15(5) den Wert "1" (hoher Spannungswert "H") hat.

Wenn die Anzahl der Zählvorgänge des Zählers 10 bei einem derartigen Hochzählvorgang den Wert "21" (10101) erreicht, ergibt sich an den Ausgängen der entsprechenden NOR-Gatter 15(1) bis 15(5) der Wert 00000. Damit erhält der Ausgang des OR-Gatters 17 den Wert "0" (niedriger "Low"-Spannungswert) und folglich wird das Flipflop 19 zurückgesetzt, so daß der Q-Ausgang des Flipflops 19 auf einen Niedrigspannungswert ("Low") gesetzt wird, der den Koinzidenzbewertungswert darstellt. Wenn also der Wert 10101 am Ausgang des Zählers 10 mit der 5-bit-Binärdatenfolge 10101 übereinstimmt, wird ein Koinzidenzbewertungswert erzeugt.

Da die Ausgangswerte der betreffenden NOR-Gatter 15(2) und 15(4), die dem zweiten und vierten Bit zugeordnet sind, stets auf 0 gehalten werden, wird der Ausgang des OR-Gatters 17 auf den niedrigen Wert in der gleichen Weise wie in dem oben genannten Fall gesetzt, immer dann, wenn der Ausgang des Zählers 10 den Wert 1X1X1 (X ist dabei entweder "0" oder "1") annimmt.

Da jedoch 10101 der Minimalwert der Ausgangswerte 1X1X1 des Zählers 10 ist, ergibt sich für das OR-Gatter 17 wie oben beschrieben ein niedriger Spannungswert zum ersten Mal, wenn sich am Ausgang des Zählers der Wert 10101 einstellt. Nachdem das Ausgangssignal am Ausgang Q des OR-Gatters 17 durch dieses erste Abfallen des Ausgangssignals des OR-Gatters 17 invertiert wird, behält das Flipflop 19 seinen den Wert "0" entsprechenden niedrigen Spannungswert "L", selbst wenn sich das Ausgangssignal am Ausgang des OR-Gatters 17 ändert.

In dem beschriebenen Beispiel, bei dem eine solche Koinzidenzschaltung als Teil einer integrierten MOS-Halbleiterschaltung realisiert ist, kann jedes NOR-Gatter 15(1), 15(2) . . ., 15 (n) als ein Grundgatter hergestellt werden, das wie in Fig. 9(a) dargestellt aus vier MOS-Transistoren bestehen kann. Somit kann die Koinzidenzschaltung vergleichsweise einfach hergestellt werden und die Fläche für die Schaltung kann klein gestaltet werden.

In der zuvor beschriebenen Ausführungsform wird die "1"- Erkennungsschaltung durch die Inversionslatch-Schaltung 30 und die NOR-Gatter 15(1), 15(2), . . ., 15 (n) gebildet, die den betreffenden Bits der Inversionslatch-Schaltung 30 zugeordnet sind.

Wenn eine "1" ("0" vor dem Invertieren) an einen Eingang eines NOR-Gatters gelegt wird, ergibt sich am Ausgang des NOR-Gatters stets "0", unabhängig von dem Wert an dessen zweitem Eingang. Das NOR-Gatter hat in diesem Fall also nicht die Funktion einer Bewertung bezüglich des zweiten Eingangs.

Wenn demgegenüber eine "0" ("1" vor dem Invertieren) an den einen Eingang des NOR-Gatters gelegt wird, ergibt sich am Ausgang des NOR-Gatters der Wert "0", wenn eine "1" an den zweiten Eingang gelegt wird. Das NOR-Gatter hat in diesem Fall also die Funktion einer Bewertung bezüglich des zweiten Eingangs. Diese Charakteristik eines NOR-Gatters wird der "1"-Erkennung zugrunde gelegt.

Die vorliegende Erfindung bezieht sich nicht nur auf NOR-Gatter, sondern bezieht sich auf alle Schaltungsanordnungen, die ähnliche Funktionen wie die zuvor beschriebene bewirken. Beispielsweise kann die vorliegende Erfindung mit sogenannten AND-Gattern oder sogenannten OR-Gattern realisiert werden. Selbst in dem Fall, in dem AND- oder OR-Gatter verwendet werden, ergibt sich eine kleinere Schaltungsgröße der Koinzidenzschaltungsanordnung im Vergleich zu der Schaltungsgröße herkömmlicher Koinzidenz­ schaltungsanordnungen, die mit ENOR-Gattern realisiert sind.

Im folgenden wird ein Anwendungsbeispiel für eine spezifische Vorrichtung mit einer erfindungsgemäßen Schaltungsanordnung beschrieben.

Fig. 3 zeigt eine Stromsteuerschaltung für Heizwiderstände zum Drucken von Punkten in Abhängigkeit von Abstufungsdaten in einem Thermodrucker. Dabei werden 128 Heizwiderstände parallel gesteuert. Die Zahl der auszudrückenden Stufen ist n², wobei die Zahl der Abstufungsdatenbits gleich n ist.

In Fig. 3 bezeichnen die Bezugszeichen 42(1), 42(2), . . ., 42 (n) Schieberegister für n Bits. Das niederwertigste Bit eines Schieberegisters 42 (i) ist mit dem höchstwertigen Bit eines anderen Schieberegisters 42 (i+1) verbunden, so daß die Schieberegister in Reihe zueinander sequentiell geschaltet sind (i = 1,2, . . . 127). Die Bezugszeichen 44(1), 44(2), . . ., 44 (n) bezeichnen Latchschaltungen mit jeweils n Bits, um die n-bit- Datenfolge parallel in den entsprechenden Schieberegistern 44(1), 44(2), . . ., 44(128) synchron mit der Vorderflanke des Latchsignals (LATCH) zu speichern. Die Latchschaltungen 44(1), 44(2), . . ., 44(128) entsprechen der Inversionslatchschaltung 30 in Fig. 2.

Die Bezugszeichen 46(1), 46(2), . . ., 46(128) bezeichnen Vergleicher, und 54 bezeichnet einen n-bit-Binärzähler 54, der das Hochzählen gesteuert durch die Hinterflanke eines sogenannten Impuls- oder Strobesignals STB durchführt, das dem Zähler 54 über einen Inverter 56 zugeführt wird.

Jeder Vergleicher 46 (i) hat die Aufgabe, die in der jeweiligen Latchschaltung 44 (i) gespeicherte n-bit-Datenfolge mit den Ausgangswerten des Zählers 54 zu vergleichen und ein Koinzidenz­ bewertungssignal zu erzeugen, wenn die miteinander verglichenen Daten übereinstimmen.

Die Vergleicher 46 (i) entsprechen den NOR-Gattern 15(1), 15(2), Fig. 2; der Zähler 54 entspricht dem Zähler 10 in Fig. 2. Der Zähler 54 wird durch das zuvor genannte Latch-Signal (LATCH) auf 00000 gesetzt.

Ein Taktpulssignal CLK wird den betreffenden Schieberegistern 42 (i) parallel über ein AND-Gatter 50 zugeführt, das durch einen Inverter 52 und ein Freigabesignal (enable signal) CE gesteuert (gate-controlled) wird. Gleichzeitig werden Abstufungsdaten seriell dem niederwertigsten Bit des 128. Schieberegisters 42(128) über ein AND-Gatter 48 zugeführt. Dieses AND-Gatter 48 wird von einem ähnlichen Freigabesignal CE gesteuert (gate-controlled), so daß die dem Gatter 48 zugeführten Abstufungsdaten synchron mit der hinteren Flanke des Taktpulses sequentiell von dem niederwertigsten Bit des 128. Schieberegisters 42(128) zu dem höchstwertigen Bit des 1. Schieberegisters 42(1) geschoben werden.

Ein Schaltkreis 58 enthält Schaltelemente, die den Heizwiderständen zugeordnet sind. Der Schaltkreis 58 ist so aufgebaut, daß Hochspannungs-MOS-Transistoren 60(1), 60(2), . . ., 60(128) eingeschaltet werden, die Stromversorgungsschalter für die zugeordneten Heizwiderstände darstellen, in Abhängigkeit von der Vorderflanke des Impulssignals (STB).

Der Schaltkreis 58 schaltet auch die Hochspannungs-MOS- Transistoren 60 (i) in Abhängigkeit eines Koinzidenzerkennungssignals ab, das von den den Transistoren 60 (i) zugeordneten Vergleichern 46 (i) angegeben wird.

Die vorstehend im Zusammenhang mit der Stromsteuerschaltung für Heizwiderstände genannten Schaltungen sind Teil eines MOS-IC- Chips.

Das Zusammenwirken der genannten Schaltungen ist anhand des Zeitdiagramms in Fig. 4 dargestellt.

Wenn das Freigabesignal CE auf den Wert "1" ansteigt, sind die AND-Gatter 48 und 50 im Durchschaltezustand. In diesem Zustand werden, wenn das Taktpulssignal CLK und die aus n Bits bestehenden Abstufungsdaten DIN seriell, sequentiell und fortlaufend zugeführt werden, die Abstufungsdaten von dem 128. Schieberegister 42(128) zu dem 127. Schieberegister 42(127) geschoben und so weiter, also sequentiell von dem niederwertigsten Bit zu dem höherwertigen Bit in jedem Schieberegister und synchron mit der betreffenden hinteren Flanke des oben genannten Taktpulses CLK.

Das Freigabesignal CE wir auf den Wert "0" gesetzt, wenn der Datentransfer zu den 128 Schieberegistern 42(128), 42(127), der Abstufungsdaten in den Schieberegistern 42 (i) abgespeichert.

Anschließend wird das Latchsignal (LATCH) auf den Wert "1" gesetzt und die in den betreffenden Registern 42 (i) abgespeicherten Abstufungsdaten werden parallel von den entsprechenden Latchschaltungen 44 (i) gleichzeitig verriegelt.

Nach diesem Transfer der Abstufungsdaten zu den Schieberegistern 42 (i) wird das Freigabesignal CE auf den Wert "1" gesetzt, um den Datentransfer oder andere Prozesse in derselben zuvor beschriebenen Weise durchzuführen.

Anschließend wird das Freigabesignal wiederholt auf die Werte "1" und "0" gesetzt, um das Verfahren ähnlich fortzuführen.

Während des seriellen Transfers der Abstufungsdaten wird der folgende Prozeß parallel in Bezug auf das zeitliche Verhalten (Timing) des Wertes "1" des Latchsignals (LATCH) und des Wertes "0" dieses Signals durchgeführt.

Der Schaltkreis 58 wird durch das Impulssignal in bezug auf das Latchsignal (LATCH) gesteuert, um jeden Hochspannungs-MOS- Transistor 60 (i) durchzuschalten und den 128 Heizwiderständen gleichzeitig Strom zuzuführen. Außerdem wird ein Impulssignal STB mit einer vorgegebenen Zeitperiode TO dem Zähler 54 zugeführt, so daß der Zähler sequentiell und synchron zu dem Impulssignal STB hochzählt.

Jeder Vergleicher 46 (i) vergleicht die Abstufungsdaten, die in der zugeordneten Latchschaltung 44 (i) gespeichert sind, mit den Ausgangssignalen des Zählers 54 und gibt ein Koinzidenz­ bewertungssignal ab, wenn die Abstufungsdaten mit dem Wert des Zählerausgangs übereinstimmen.

Wenn das Koinzidenzsignal von dem Vergleicher 46 (i) ausgegeben wird, schaltet das zugehörige Element der Steuerschaltung 58 den entsprechenden Hochspannungs-MOS-Transistor 60 (i) ab, so daß die Stromzufuhr zu dem betreffenden Heizwiderstand unterbrochen wird. Für das vorstehend genannte Verfahren gilt: je kleiner der Wert der in der Latchschaltung gespeicherten Stufendaten ist, desto schneller wird von dem Vergleicher ein Koinzidenzbewertungssignal abgegeben und desto kürzer ist die Stromzufuhrzeit zu dem entsprechenden Heizwiderstand.

Die Stromzufuhr wird also für jeden Heizwiderstand in Abhängigkeit von den Abstufungsdaten gesteuert. Die Stromzufuhrzeit T bestimmt sich nach der folgenden Gleichung, wenn die Stufe den Wert a, ausgedrückt in n Bits hat:

T = TO × a.

Die Stromzufuhrzeit für Heizwiderstände wird also aufgrund der Abstufungsdaten gesteuert, immer wenn die Abstufungsdaten in der Latchschaltung gespeichert sind, so daß das thermische Aufzeichnen mit einer Dichte entsprechend den Abstufungsdaten Punkt für Punkt durchgeführt wird.

Die zuvor genannte, in Fig. 3 dargestellte Stromsteuerschaltung ist auf einem MOS-IC-Chip realisiert. Hat eine thermische Aufzeichnungsvorrichtung mehr Punkte in einer Zeile, kann eine Vielzahl von Ein-Chip-ICs 100(1), 100(2), . . ., 100 (m) entsprechend der Anzahl der Heizwiderstände in einem Thermoaufzeichnungskopf wie in Fig. 5 dargestellt vorgesehen sein.

Die Ein-Chip-ICs 100(1), 100(2), . . ., 100 (m) sind parallel zu einer Datenleitung (DIN) und zur Steuerleitung CLK, LATCH, STB angeordnet. Ein Freigabesignal CE wird durch einen Decoder 200 den entsprechenden Schaltungskomponenten zugeführt, so daß ein Drucken mehrerer Punkte pro Zeile, zum Beispiel 128 × 128 Punkte durch sequentielle Bewegung durchgeführt werden kann.

Fig. 6 zeigt eine weitere Ausführungsform der zuvor beschriebenen Stromsteuerschaltung.

Bei dieser Ausführungsform sind die Schieberegister 42 (i) (i = 1,2, . . ., 128) nicht wie bei dem in Fig. 4 dargestellten Ausführungsbeispiel in Serie geschaltet und das Speichern der Abstufungsdaten in den betreffenden Schieberegistern 42 (i) (i = 1,2, . . ., 128) erfolgt durch eine Datenverteilungseingabe. Das heißt, daß Abstufungsdaten nach Durchlaufen eines durchgeschalteten AND-Gatters 48 weiter durch jedes der 128 AND- Gatter 68 (i) zu den zugehörigen Schieberegistern 42 (i) geführt werden.

Ein durch ein AND-Gatter 50 geführter Schiebepuls CLK wird weiter durch jedes der 128 AND-Gatter 70 (i) zu den zugehörigen Schieberegistern 42 (i) geführt.

Im Zuge des Speicherns der Stufendaten werden die Zustände der betreffenden AND-Gatter 68 (i) und 70 (i) sequentiell geschaltet. Die Zustandsschaltung der AND-Gatter 68 (i) und 70 (i) erfolgt in folgender Weise:

Ein sogenannter n-ary Zähler 62 zählt ein ihm über einen Inverter 66 zugeführtes Taktpulssignal CLK und erzeugt immer dann einen Taktpuls, wenn n Pulse des Taktpulses gezählt worden sind. Das erzeugte Taktpulssignal wird von dem Zähler 62 an ein Schieberegister 64 mit 128 Stufen geführt. Die Ausgangssignale des Schieberegisters 64 werden den zugeordneten AND-Gattern 68 (i) und 70 (i) zugeführt. In dieser Schaltungsanordnung werden die Werte der Ausgangsstufe des Schieberegisters 64 sequentiell alls n Impulse des Taktpulssignals CLK geschoben und der Durchschaltzustand der AND-Gatter 68 (i) und 70 (i) wird sequentiell von den AND-Gattern 68(1) und 70 (i) zu den AND-Gattern 68(128) und 70(128) einschließlich geschaltet.

Folglich werden die sequentiell in Serie und synchron zu dem Taktpulssignal CLK transferierten Abstufungsdaten alle n Bits zu den betreffenden Schieberegistern 42 (i) verteilt. Nach Abschluß des Transfers der Abstufungsdaten zu den betreffenden Schieberegistern 42 (i) erhält das Freigabesignal CE den Wert "0". Im Anschluß wird in der gleichen Weise wie bei der in Fig. 3 dargestellten Ausführungsform abhängig von den in jedem Schieberegister 42 (i) gespeicherten Abstufungsdaten die Stromzufuhr zu den betreffenden Heizwiderständen aufgenommen, wobei die Abstufungsdaten mit dem Zählwert des Zählers 54 verglichen werden. Die Stromzufuhr zu den Heizwiderständen wird eingestellt, wenn die Stufendaten mit dem Zählwert des Zählers 54 übereinstimmen.

Wie vorstehend beschrieben wurde, ist die Koinzidenzschaltung gemäß der Erfindung anwendbar auf Stromsteuerschaltungen, die abhängig von Abstufungsdaten Heizwiderstände in Thermodruckköpfen steuern, die in Thermoaufzeichnungsvorrichtungen angeordnet sind. Darüber hinaus ist die Koinzidenzschaltung auch anwendbar in Treiberschaltungen in Hochspannungsvorrichtungen. Wenn die Spezifikation der in der Ausgangsstufe der Koinzidenzschaltung verwendeten Hochspannungs-MOS-Transistoren geändert wird, kann die Erfindung in verschiedene Anzeigevorrichtungen verwendet werden, so beispielsweise in einer selbstleuchtenden Anzeigeeinrichtung (VFD), in eine Plasmaanzeigeeinrichtung, in einer elektrischen Leuchtanzeigeeinrichtung (ELD), in ähnlichen Anzeigeeinrichtungen oder in ebenen Anzeigeeinrichtungen.

Außerdem ist die erfinderische Koinzidenzschaltung in allgemeinen Zeitsteuerschaltungen und im Zusammenhang mit allgemeinen Daten anwendbar.

Wie beschrieben wurde, werden erfindungsgemäß Einzelwert- Erkennungsschaltungen, insbesondere "1"-Erkennungsschaltungen, die Koinzidenz bezüglich eines vorgegebenen Werts, insbesondere des Werts "1" zwischen den Bits einer n-Bit-Binärdatenfolge und entsprechenden Bits eines Zählerausgangssignals erkennen, anstelle solcher Koinzidenzerkennungsschaltungen verwendet, die beispielsweise ENOR-Gatter aufweisen, die beide Werte "1" und "0" zu erkennen vermögen.

Die Koinzidenzschaltung gemäß der Erfindung kann aus Funktionsschaltungen in einfacherer Weise gebildet werden.

Da die Koinzidenzschaltung in dieser einfachen Weise strukturiert ist, ist auch die für die Schaltung verwendete Fläche in einem Halbleiter-IC vergleichsweise klein. Hierdurch können die Abmessungen der Schaltungsanordnung kleiner bemessen werden. Beim Entwurf der Halbleiterschaltungselemente ergeben sich damit mehr Gestaltungsmöglichkeiten.

Die in der Beschreibung genannten Ausführungsformen sind lediglich als Beispiele zu verstehen. Weitere Ausführungsformen ergeben sich für den Fachmann aus der Beschreibung, den Zeichnungen und den Ansprüchen.

Claims (8)

1. Koinzidenzschaltungsanordnung zur Ermittlung der Koinzidenz aus einer n Bits bestehenden Binärdatenfolge und n Ausgangswerten eines Zählers (1) bei einem Hochzählvorgang, dadurch gekennzeichnet, daß die Koinzidenzschaltungsanordnung besteht aus
einer Vielzahl von Einzelwert-Erkennungsschaltungen (2(1), 2(2), . . . , 2 (n)), die jeweils ein Bit der aus n Bit bestehenden Binärdatenfolge und der n Ausgangswerte auf einen vorbestimmten Wert überprüfen; und
einer Erstkoinzidenz-Bewertungsschaltung (3), die die Koinzidenz der aus n Bit bestehenden Binärdatenfolge und dem aus n Bit bestehenden Ausgangswert des Zählers (1) in der Weise bestimmt, daß sie den ersten Zeitpunkt erkennt, zu dem die Einzelwert-Erkennungsschaltungsn (2(1), 2(2), . . ., 2 (n)), die denjenigen Bits zugeordneten sind, die in der aus n Bit bestehenden Binärdatenfolge den vorbestimmten Wert aufweisen, erkennen, daß die korrespondierenden Bits der aus n Bit bestehenden Binärdatenfolge und dem aus n Bit bestehenden Ausgangswert des Zählers (1) den vorbestimmten Wert während eines Hochzählvorganges des Zählers (1) einnehmen.

2. Koinzidenzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der vorbestimmte Wert "1" ist und daß jede Einzelwert- Erkennungsschaltung (2(1), 2(2), . . ., 2 (n)) umfaßt
eine Invertierungsschaltung, die ein entsprechendes Bit der aus n Bit bestehenden Binärdatenfolge invertiert, und eine NOR-Schaltung, die das entsprechende invertierte Bit der aus n Bits bestehenden Binärdatenfolge von der Invertierungsschaltung aufnimmt sowie das entsprechende Bit des aus n Bits bestehenden Ausgangswertes des Zählers, und die erkennt, daß das aufgenommene invertierte Bit und das aufgenommene entsprechende Bit den Wert "1" haben.

3. Koinzidenzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Erstkoinzidenz-Bewertungsschaltung ein Schaltmittel umfaßt, das den ersten Zeitpunkt erkennt, zu dem alle Ausgangssignale der NOR-Schaltungen miteinander übereinstimmen.

4. Koinzidenzschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Einzelwert-Erkennungsschaltung (2(1), 2(2), . . ., 2 (n)) ein OR-(ODER)-Gatter, das den Ausgangswert von jeder Einzelwert- Erkennungsschaltung aufnimmt, und eine Latchschaltung (19) aufweist, die einen Ausgangswert von dem OR-Gatter aufnimmt.

5. Koinzidenzschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Invertierungsschaltung ein D-Flipflop aufweist.

6. Stromsteuerschaltung zur Steuerung der Stromversorgung einer Vielzahl von Widerständen in einem Thermodruckerkopf zum Drucken eines Bildes, das einer aus n Bit bestehenden Druckdatenfolge entspricht, bestehend aus
einem Zähler, der eine aus n Bit bestehende Zähldatenfolge bildet;
einer Koinzidenzschaltung zur Bewertung der Koinzidenz der aus n Bits bestehenden Druckdatenfolge und den korrespondierenden Bits der aus n Bits bestehenden Zähldatenfolge des Zählers, wobei die Koinzidenzschaltung besteht aus
einer Vielzahl von Einzelwert-Erkennungsschaltungen, die erkennen, daß korrespondierende Bits der aus n Bits bestehenden Druckdatenfolge und der aus n Bits bestehenden Zähldatenfolge einen vorbestimmten Wert haben, aus
einer Erstkoinzidenz-Bewertungsschaltung, die die Koinzidenz der aus n Bits bestehenden Bilddatenfolge und der aus n Bits bestehenden Zähldatenfolge bestimmt, indem sie den ersten Zeitpunkt erkennt, zu dem die Einzelwert-Erkennungsschaltungen, die denjenigen Bits in der aus n Bits bestehenden Bilddatenfolge mit dem vorbestimmten Wert entsprechen, erkannt haben, daß alle entsprechenden Bits der aus n Bit bestehenden Bilddatenfolge und der aus n Bit bestehenden Zähldatenfolge den vorbestimmten Wert im Zuge eines Hochzählvorgangs des Zählers einnehmen; und aus einer Steuerschaltung, die die Stromzufuhr zu den Heizwiderständen in Übereinstimmung mit der Zähldatenfolge des Zählers zu dem Zeitpunkt steuert, zu dem die Erstkoinzidenz-Bewertungsschaltung bestimmt, daß alle Einzelwert-Erkennungsschaltungen erkannt haben, daß die entsprechenden Bits des aus n Bits bestehenden Druckdatenfolge und der aus n Bits bestehenden Zähldatenfolge den vorbestimmten Wert einnehmen.

7. Stromsteuerschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die Einzelwert-Erkennungsschaltungen bestehen aus
einer Vielzahl von Schieberegistern, die die Druckdatenfolge aufnehmen, wobei die Schieberegister insbesamt n Stufen haben, wobei jede Stufe ein anderes der n Bits der Druckdatenfolge speichert; und aus einer Vielzahl von Latchschaltungen, die mit den korrespondierenden Schieberegistern verbunden sind und die die Bits der aus n Bits bestehenden und in den Schiebe­ registerstufen abgespeicherten Druckdatenfolge aufnehmen.

8. Stromsteuerschaltung nach Anspruch 7, dadurch gekennzeichnet, daß die Erstkoinzidenz-Bewertungsschaltung eine Vielzahl von Vergleichern umfaßt, daß jeder Vergleicher einer anderen der Vielzahl der Latchschaltungen zugeordnet i t und mit der zugeordneten Latchschaltungen verbunden ist, daß jeder Vergleicher weiterhin mit dem Zähler verbunden ist und die Bits der Druckdatenfolge mit den entsprechenden Bits der Zähldatenfolge vergleicht.