DE2157829A1 - System mit vergrößerter Kapazität zum Erkennen und Korrigieren von Fehlern in parallelen Binärdaten, die von Datenspuren abgeleitet werden - Google Patents

Description

System mit vergrößerter Kapazität zum Erkennen und Korrigieren von Fehlern in parallelen Binärdaten,-die von Datenspuren abgeleitet werden

Priorität: 23- November 1970; Y. St. Α.; Br. 91 726

Die Erfindung betrifft die Korrektur von Fehlern in Parallelbinär'bitdaten, die beispielsweise ein Wort bilden. Insbesondere betrifft die Erfindung ein System, welches die Kapazität von Einrichtungen zum Erkennen und Korrigieren von Fehlern mit Hilfe von Codes, z.B. von Hammiiig-Oodes, vergrößert.

Die Fehler, die in Binärdaten vorkommen, wie sie in Digitalcomputern verwendet werden, kann man zweckmäßig in zwei Kategorien einteilen, und zwar in vorübergehende oder-Zufallsfehler und "harte" (wiederkehrende) Fehler. Vorübergehende Fehler können auf einen Fehler beim Codieren oder bei der Bedienung des Computers oder auf elektronische Streu- oder intermittierende Vorgänge in

203822/0929

Bayerische Vereinebank München 820993 Postscheck 54782

der Computersehaltung zurückzuführen sein. Vorübergehende Fehler wiederholen sich bei späteren, ähnlichen Datenverarbeitungsvorgängen gewöhnlich nicht. Harte Fehler sind dagegen auf bestimmte Funktionsstörungen in der Computerschaltung zurückzuführen, und man kann annehmen, daß sie im späteren .Betrieb erneut auftreten.

Da die Computerzeit sehr teuer ist, soll der Computer so lange wie möglich im betriebsfähigen Zustand erhalten werden. Es sind Codes zur automatischen Korrektur von Fehlern in dem Computer entwickelt worden. Mit Hilfe dieser Codes kann der Computer einen Fehler exkennen und korrigieren und gleichzeitig seine Routinefunktion durchführen. Bei dieser Fehlerkorrektur wird aber nicht die Ursache des Fehlers behoben, sondern werden nur die Daten korrigiert, welche den angezeigten Fehler enthalten. Die Ursache eines vorübergehenden Fehlers verschwindet schnell, so daß im späteren Betrieb richtige Daten erzeugt werden. Auch harte Fehler werden von der Korrektureinrichtung ständig korrigiert, so daß der Computer trotz einer dauernd vorhandenen Störung arbeiten und einwandfreie Daten erzeugen kann. Auf diese Weise wird eine sehr lange Betriebszeit des Computers ermöglicht.

Derzeit werden zum Erkennen und Korrigieren von Fehlern normalerweise Hamming-Codes verwendet. Diese Codes sind in der Veröffentlichung "Introduction to Digital Computers" von Maley und Heilweis, verlegt bei Prentice Hall Inc., 1968, S. 28-30, und in der Veröffentlichung "Logical Design of Digital Computers" von M. Phister, verlegt bei John Wiley & Sons, Inc., 1958 S 329-330, beschrieben, und noch ausführlicher in dem Artikel "Error Detecting and Error Correcting Codes" von R.W. Hamming in The Bell System Technical Journal, April 1950. S. 147-160, sowie in der USA-Patentschrift Re 23 601 von R.W. Hamming u.a. beschrieben.

2Q9822/Q929

Der am weitesten verbreitete Hamming-QQde zum Erkennen und Korrigieren von Fehlern ist ein Einfehler-Korrekturcode, der in Kombination mit einer Paritätsprüfung für das jeweilige Binärdatenmuster verwendet werden kann und dann ein Erkennen von zwei Fehlern und eine Korrektur von einem Fehl.er ermöglicht. Auf diese Weise kann man also nur" einen einzigen erkannten Fehler korrigieren. Wenn die Zeile von parallelen Binärdaten zwei Fehler enthält, kann dieser Zustand jedoch erkannt werden, -wenn man das Paritätsprüfbit in Kombination mit dem Hamming-Gode verwendet. Die zwei Fehler können aber mit Hilfe dieses Hamming-Codes nicht korrigiert werden. Drei oder mehr Fehler können auch nicht erkannt werden. Es sind schon Codes zum Korrigieren und Erkennen von zwei Fehlern bekannt, doch erfordert diese Korrektur von zwei Fehlern ein ziemlieh kompliziertes, relativ schwer zu verwirklichendes System.

Es hat sich gezeigt, daß die üblichen Einrichtungen zum Korrigieren einzelner.Fehler mit Hilfe des Hamming-Codes für Daten, die in bpeichereinrichtungen für direkten Zugriff gespeichert sind, vollkommen ausreichen. Dagegen nimmt man an, άε.3 öle Verwendung von mit Codes zum Korrigieren von einzelnen Fehlern arbeitenden Einrichtungen zu Schwierigkeiten bei der Korrektur von Daten führen kann, die Speichereinrichtungen für einen sequentiellen Zugriff entnommen werden. Derartige Speichereinrichtungen sind beispielsweise Scheiben und Trommeln und insbesondere elektronisch zyklisch fortschaltbare dpeichereinrichtungen. In derartigen Speichereinrichtungen für sequentiellen Zugriff sind die Binärdaten in einer Anordnung von bpurengruppen gespeichert, von.denen jede mehrere parallele, rotierende oder zyklisch fort- ■ schaltbare Datenspuren besitzt, von denen die.parallelen jüriärdaten oder -worte abgeleitet werden. Offenbar können

209822/0929

BAD ORIGINAL

in Daten, die derartigen bpeichereinrichtungen für sequentiellen Zugriff entnommen werden, Dehler in größerer Zahl auftreten, anscheinend deswegen, weil die ,-Vahrscheinlichkeit besteht, daß ein Fehler an irgendeiner Stelle einer Datenspur einer (Speichereinrichtung für sequentiellen Zugriff die gsnze 3our beeinflußt. Dagegen ist es in Spejichereinrichtungen für direkten Zugriff weniger wahrscheinlich, daß ein Fehler in einer ■bestimmten Zelle oder einem bestimmten Kern der Speichermatrix andere Elemente der katrix beeinflußt, «an kann annehmen, daß diese stärkere Tendenz zum Auftreten von Fehlern bei Speichereinrichtuixgen für sequentiellen Zugriff besonders schwerwiegend ist bei für sequentiellen Zugriff eingerichteten opeichersystemen mit entegrierten Halbleiterschaltungen, z.B. in Systemen mit mehreren Spuren in Form von Schieberegistern, die auf einem oder mehreren Halbleiter-IIikrobeusteinen angeordnet sind.

Ein derartiges Speichersystem ist in der am 51. Dezember 1969 eingereichten, schwebenden USA-Patentanmeldung 8er. SO. 889 435 (William Beausoleil) beschrieben. In diesen: System werden parallele Bini-rdaten ρ in einer Gruppe von elektronisch zyklisch fortgeschalteten Spuren gespeichert, die von Schieberegistern gebildet werden, die zu integrierten Halbleiterschaltungen gehören. Die in diesen Schieberegistern gespeicherten Daten müssen periodisch regeneriert werden. Zu diesem Zweck werden ein mit hoher Frequenz arbeitender taktgeber und ein mit ihm zuscDuenwir'vender, mit einer niedrigen Frequenz arbeitender Taktgeber verwendet. Im Huhezustand der Speichereinrichtung werden die in diesen Schieberegisterspuren gespeicherten Daten dadurch regeneriert, daß sie unter Steuerung durch den mit niedriger Frequenz arbeitenden Taktgeber langsan zyklisch fortgeschaltet werden, wobei dieser Taktgeber periodisch Jcdeo

209822/0929 BAD ORIGINAL

2157823

in der Spur gespeicherte Bit an die nächstfolgende Stelle schiebt, w'enn im aktiven Zustand des Systems ein Datenwort einer Gruppe von zyklisch fortgeschalteten Schieberegistern oder Spuren entnommen werden soll, werden die Daten in äen Registern mit einer höheren Geschwindigkeit von einer Stelle zur nächsten geschoben, bis die Adresse des gewählten Wortes erreicht ist.

Da die Spur bzw. das Schieberegister aus einer integrierten Halbleiterschaltung besteht, besteht beim Auftreten einer Störung in den Halbleiterelementen, die einer beliebigen Stelle der Spur zugeordnet sind, eine sehr große Y/ahrscheinlichkeit, daß alle in der Spur gespeicherten Daten falsch sind, weil 'bei jedem Umlauf jedes .nit in der Spur durch die gestörte Stelle geschoben werden muß. Eine derartige gestörte Spur wird als blockierte oder unveränderbare Spur bezeichnet.

Speichereinrichtungen für sequentiellen Zugriff werden sehr oft. als Hilfsspeichereinrichtungen für die Steuerdaten-Verarbeitungseinrichtung eines Computersystems verwendet. Es besteht daher ein Bedürfnis nach einem Z'ehlerkorrektursystem mit einer größeren Kapazität.

Die Erfindung hat vor allem die Aufgabe, ein Fehlererkennungs- und -Korrektursystem zu schaffen, daa zum Prüfen von Paralleldaten dient, die von mehrere Spuren aufweisenden Speichereinrichtungen für sequentiellen Zugriff abgeleitet sind, wobei das System eine größere Kapazität besitzt.

Ferner besteht eine Aufgäbe der Erfindung in der Schaffung eines derartigen Fehlererkennüngs- und -korrektursystems zum Prüfen von parallelen Daten* die von einer Gruppe von Halbleiter-Schieberegistern abgeleitet worden sind.

2098 22/Q 929 bad

Eine weitere Aufgabe der Erfindung besteilt in der Schaffung eines derartigen Fehlererkennungs- und -korrektursystems, das unterscheiden kann, ob die Fehler in den Paralleldaten auf blockierte Spuren oder auf andere Störungen zurückzuführen sind.

Außerdem ist es eine Aufgabe der Erfindung j ein derartiges Fehlererkennung»- und -korrektursystem zu schaffen, das sowohl auf blockierte Spuren als auch auf andere Störungen zurückzuführende Fehler in Daten korrigieren kann. .

Erfindungsgemäß wird eine Einrichtung verwendet, die erkennt, welche von mehreren z;/klisch fortge— schalteten Batensptiren blockiert ist. Zu diesem Zweck wird erfindungsgemäß an einer festgelegten Stelle.der zyklisch χartgeschalteten Datenspur ein Prüfbit eingefügt, welches das Binärkomplement des unmittelbar vorhergehenden Bits ist. Jeder abzulesenden, zyklisch fortge schalt et en Batenspur wird eine Erkennungseinrichtung zugeordnet, die eine Teränderung des Binärzustandes der in der Spur zyklisch fortgesehalteten Daten anzeigt. Das Prüfbit und das ihm unmittelbar vorhergehende Bit werden am der Erkennungseinrichtung vorbei fortgeschaltet. Zu diesem Sweek wird zweckmäßig ein Umlauf in der Datenspur tarehgeffährt„ so äaß gewährleistet wird, daß das Prüfbit unä das vorhergehende Bit an der Erkennungseinrichtung vorbei fortgeschaltet werden. Es ist eine Einrichtung vorgesehen, die anzeigt, daß die Spur blockiert ist, wenn während dieses Umlaufs keine Veränderung des Binärztiatandres erkannt wird. Es ist ferner eine Einrichtung, vorgesehen» die ziiffi Zählen der blockierten Spuren dient« ■

209822/0929

Erfindungsgemäß werden somit Fehler in Parallelbinärdaten, die von mehreren Datenspuren, z.B. mehreren parallelen Schieberegistern, abgeleitet werden, durch ein System korrigiert, in dem die blockierten, unveränderbaren Schieberegister erkannt und gezählt werden. Durch Erkennungseinrichtungen zum Erkennen eines einzigen Fehlers mit Hilfe eines entsprechenden Hanmiing-Codes werden ein Hamining-Fehler und die Bitstelle eines einzigen Hamming-Fehlers erkannt. Mit Hilfe einer Vergleichseinrichtung wird festgestellt, ob der angezeigte Hamming-Fehler mit einer blockierten Spur übereinstimmt. Ferner ist eine Einrichtung vorgesehen, die aufgrund des Paritätszustandes der Daten und der Anzahl der blockierten Spuren eine oder mehrere der blockierten Spuren komplementiert und/oder den angezeigten Hamming-Fehler korrigiert.

Die größere Fehlererkennungs- und korrekturkapazität des erfindungsgemäßen Korrektursystems ist darauf zurückzuführen, daß die vorstehend beschriebene Einrichtung zum Erkennen und Zählen der blockierten Spuren mit einer Einrichtung zum Erkennen eines Fehlers in dem von einer Gruppe von Spuren abgeleiteten Parallelbinärdatenmuster (Wort) und zur Anzeige einer Bitstelle in dem Datenmuster kombiniert ist. Dabei entspricht diese angezeigte Bitstelle dem tatsächlichen Fehler in den Daten nur dann, wenn die Paralleldaten nur einen einzigen Fehler enthalten. Eine derartige Einrichtung zum Erkennen nur eines Fehlers kann aus der üblichen Einrichtung zum Erkennen und Korrigieren eines einzigen Fehlers mit Hilfe eines Hamming-Codes bestehen. Wie nachstehend in der Beschreibung ausführlicher erläutert wird, hat es sich gezeigt, daß eine Einrichtung zum Erkennen und Korrigieren eines einzigen Fehlers mit Hilfe eines Hamming-Codes nur dann das fehlerhafte Bit anzeigt, wenn in dem Parallel-

209822/0929

2157521

datenmuster nur ein einziger Fehler enthalten ist. ,fenn zwei oder drei Fehler vorhanden sind, kann man mit Hilfe einer üblichen Einrichtung- zum Erkennen und Korrigieren eines einzigen Fehlers mit Hilfe eines Hamming-Codes nie eine Anzeige eines der tatsächlich vorhandenen Fehlers erhalten, sondern nur eine Anzeige eines richtigen Eits. Ferner versteht es sich, daß die Anzeige, daß eine bestimmte Spur blockiert ist, nicht schon besagt, ob das in dem Paralleldatenmuster befindliche, von der blockierten Spur abgeleitete Bit einen Fehler darstellt, weil die blockierte Spur entweder an einem Binäreins-Bit oder einem Null-Bit blockiert sein kann und das Bit, an dem die Spur blockiert ist, zufällig das richtige Bit in dem betreffenden Wort sein kann.

Teilweise aufgrund dieser beiden Eigenschaften kann man die als blockiert angezeigte Spur mit der mit Hilfe des Hamming—Codes ermittelten Information korrelieren, die das Vorhandensein eines Fehlers und die Stelle anzeigt, an welcher dieser Fehler angeblich vorhanden ist. Für eine derartige Korrelation muß eine Einrichtung vorhanden sein, die anzeigt, ob die mit Hilfe des Hamming-Codes angezeigte Fehlereteile mit einer blockierten Spur übereinstimmt. In der Kombination ist ferner eine normale Faritätsprüfeinrichtung für das Binärdatenmuster enthalten. Diese Einrichtung zeigt in Kombination mit der mit dem Hamming-Code arbeitenden Einrichtung an, ob das Einärmuster eine gerade Anzahl von Fehlern enthält. He Korreliereinrichtung kann daher die Parit-itsfehleranzeige, die Hamming-Fehleranzeige, die Spurblockierungsanzeige und die Anzeige der Anzahl der blockierten bpuren uiit dem Vorhandensein oder jlichtvorhrndene. ein einer Koiiiaiderz zwischen einer blockierten Spur und der namming-Fehlercriseip:e korrelieren und dann entweder die Fehler mit uilfe eii.er hinrichtüijg zum Komplementieren einer oder ratihrert-r uer

2 0 9 8 2 2/0929

BAD OBLGiNAi

21S7829

blockierten Spuren korrigieren und/oder einen einzelnen Hamming-Fehler mit ublichsii Iuitteln korrigieren.'

Wie nachstehend ausführlicher erläutert· wird, kann man je nach der Art des Datenmusters vorher bestimmen, welche Korrelation eines Paritätsfehlers, eines Bitfehlers , einer Koinzidenz einer blockierten Spur mit einer Hamming-]? ehl er anzeige, und der Anzahl der blockierten Spuren zu einer bestimmten Folge von Maßnahmen zum Komplementieren einer blockierten Spur und zur Korrektur von Lamtning-Fehlern führen soll. Auf diese Weise kann die Kapazität des Systems zum Erkennen und Korrigieren von Fehlern bei dem jeweils zu prüfenden Binärdatenmuster vergrößert werden.

Die vorstehenden und weitere Aufgaben, Merkmale und Vorteile des Erfindungsgegenstandes gehen aus der nachstehenden ausführlichen Beschreibung von bevorzugten Ausführungsbeispielen der Erfindung anhand der Zeichnungen hervor. In diesem zeigt

Fig. 1 ein Fließschema eines Ausführungsbeispiels des erfindungsgemäßen Systems,

Fig. 2 in einer Skizze die Beziehung zwischen den Figuren 2A und 2B,

Fig. 2A in einem Schema die logischen Funktionen der Schaltung zur Anzeige der blockierten Spuren,

Fig. 2B schematisch die logischen Funktionen der Schaltung zum Zählen der blockierten Spuren,

Fig. 2G die logischen Funktionen der Schaltung zum Einführen des Prüfbits, welches das Komplement des

2098 2 2/0929

unmittelbar vorhergehenden Bits darstellt, in jede Datenspur und

Fig. 3 schematisch die logischen Funktionen der Schaltung zum Erkennen eines Hamming-Fehlers in dem Parallelbinärdatenmuster, zum Prüfen der Parität der Parallelbinärdaten, zum Korrigieren des Hainming-Fehlers, zum Komplementieren der blockierten Spuren und zur Weitergabe von korrigierten Daten oder von unkorrigierten, guten Daten. . ' ·

Fig. 4 zeigt ausführlicher schematisch die logischen Funktionen einer Schaltung zum Korrigieren von Hamniing-Fehlern und zum Komplementieren von blockierten Spuren, sowie einer Schaltung zum Bestimmen der Koinzidenz von blockierten Spuren und Hamming-Fehlern.

Fig. 5 ist eine Tabelle zur Darstellung des Hamming-Codes und des Paritätsprüfbits zwecks Erläuterung des in den Figuren 2, 3 und 4 dargestellten Ausführungsbeispiels der Erfindung.

Fig. 6 zeigt in einem Fließschema ein weiteres Ausführungsbeispiel des erfindungsgemäßen Systems.

Fig. 1 zeigt in einem Fließschema ein Ausführungsbeispiel des erfindungsgemäßen Systems und erläutert, wie durch die erfindungsgemäße Kombination von Erkennungsund Korrektureinrichtungen die Kapazität zum Erkennen und Korrigieren von Fehlern in von mehreren zyklisch fortgeschalteten Spuren abgeleiteten Parallelbinärdaten beträchtlich vergößert wird.

In Fig. 1 ist in dem mit gestrichelten Linien dargestellten oder umrandeten Teil des FließSchemas jenes

..209822/0929

der mit dem Hamming-Code arbeitenden Systeme erläutert, das die größte Kapazität zum Erkennen und Korrigieren von Fehlern in Parallelbinärdaten hat. Dieses System kann zwei Fehler erkennen und einen Fehler korrigieren. In diesem System ist eine mit dem Hamming-Oode arbeitende Einrichtung zum Erkennen und Korrigieren eines einzigen Fehlers mit einer Einrichtung zum Einfügen eines Paritätsprüfbits kombiniert, so daß das Gesamtsystem zwei Fehler erkennen kann. Wenn man der gestrichelten Linie in der ersten Stufe folgt, erkennt man, daß mit Hilfe des üblichen Systems festgestellt wird, ob eine ungerade oder eine gerade Anzahl von Hanming-Fehlern oder kein Hamming-Fehler vorhanden ist. Wenn kein Fehler vorhanden ist, werden die Daten als gute Daten weitergegeben. Wenn eine ungerade Anzahl von Fehlern vorhanden ist, was durch die Kombination einer Hamming-Fehleranzeige und einer Falschanzeige bei der Paritätsprüfung angezeigt wird, nimmt man an, daß ein Fehler vorhanden ist, der korrigiert wird, worauf die Daten als gute Daten weitergegeben werden. Wenn eine gerade Anzahl von Fehlern festgestellt wird, was durch die Kombination einer Hamming-Fehleranzeige und einer Richtiganzeige bei der Paritätsprüfung angezeigt wird, nimmt man an, daß zwei Fehler vorhanden sind, und wird der Betrieb des Systems unterbrochen, weil es diesen Zustand nur erkennen, aber nicht korrigieren kann.

Dagegen hat das erfindungsgemäße Erkennungsund Korrektursystem eine größere Kapazität. Dies geht aus der Fig. 1 hervor, in der die ausgezogenen Linien und Umrandungen die durch die Erfindung ermöglichten Erkennungsund Korrekturschritte anzeigen. Das erfindungsgemäße . System arbeitet in folgenden Schritten: Zuerst wird die Anzahl der blockierten Spuren festgestellt. Bei drei oder mehr blockierten Spuren wird.der Betrieb unterbrochen und ein entsprechendes Signal abgegeben. Bei weniger als drei

209822/0929 Bad original

blockierten Spuren'wird festgestellt, ob ein Eamming-• Peliler vorhanden ist. i/ecn eine Kombination einer Falschanzeige bei der Paritätsprüfung und einer Haxiciing-Pehleranzeige anzeigt, dab eine ungerade Anzahl von Hamming-Fehlern vorhanden ist, wird zum Unterschied vom Otanc¹ der Technik nicht automatisch angenommen, daß nur ein Hehlerin den Daten enthalten iet,.und wird der Hamming-Fehler nicht automatisch korrigiert, sondern es wird zunächst festgestellt, ob zwei blockierte Spuren vorhanden sind. Wenn keine zwei blockierten Spuren vorhanden sind, wird der angezeigte Eamming-Fehler korrigiert und werden die Daten als gute Daten weitergegeben. vVenn jedoch zwei blockierte Spuren vorhanden sind, wird bestimmt, ob der angezeigte Kamming-Fehler mit einer der angezeigten, blockierten opuren übereinstimmt. Wenn ja, wird der angezeigte Hamming-Fehler korrigiert und werden die Daten als gute Daten weitergegeben. Wenn dagegen der angezeigte Hamming-Fehler nicht mit einer der blockierten Spuren übereinstimmt, wird der Betrieb unterbrochen und ein Signal abgegeben, das einen Fehlerzustand anzeigt, der zwei blockierte Spuren und einen zusätzlichen, unabhängigen Hamming-Fehler betrifft. Jetzt sei erläutert, ^ warum bei zwei blockierten Spuren diese Entscheidungen getroffen werden. Wenn keine zwei blockierten Spuren vorhanden sind, ist entweder keine oder eine blockierte Siour vorhanden. Wenn keine blockierte Spur vorhanden ist, kann man mit Sicherheit annehmen, dal? ein Zufallsfehler vorhanden ist, der korrigiert wird. Wenn eine blockierte Spur vorhanden ist, kann man mit Sicherheit annehmen, daß sich der angezeigte Hamming-Fehler in der blockierten Spur befindet, so daß dieser Haiauinr-Iehler korrigiert werden kann.

Dabei versteht es sich, daß die Daten in einer blockierten Spur keinen Fehler zu enthalten brauchen.

209822/0929

2157823

Die bpur kann nämlich an einem Bit blockiert sein,, das iür die jeweiligen Paralleldaten richtig ist« Ih diesem Pail erscheint dieses _3it nicht als Hanraiing-I'eh.ler. Die ä;>ur kann auch an einem jjit blockiert sein,, das für die .jeweiligen i-arallelaaten falsch ist. In diesem F'all wird dieses !Bit als Ea.xminr-Pehler angezeigt. Man kann daher blockierte Spuren als Störungen bezeichnen, wobei es gleichgültig ist, ob die darin enthaltenen Daten einen Fehler enthalten oder nicht > und man kann auch Zufallsfehler oder vorübergehende Fehler als Störungen bezeichnen.

,t'enn nun zwei blockierte Spuren angezeigt werden und der angezeigte Kaniming-Fehler nicht mit einer blockierten Spur übereinstimmt, wird der Betrieb unterbrochen und ein Signsl abgegeben, das der Bedienungsperson anzeigt, daß drei Störungen vorhanden sind, und zwar zwei blockierte Spuren und zusätzlich ein Zufallsfehler, ./enn dagegen zwei blockierte Spuren vorhanden sind und ein angezeigter Zufallsfehler mit einer blockierten Bpur übereinstimmt, kann man mit Recht annehmen, daß eine der Spuren an der Stelle eines Fehlers in den betreffenden Daten blockiert ist und daß insgesamt zwei Störungen (zwei blockierte Spuren) vorhanden sind. Die "Vorrichtung kann dann den angezeigten Hamming-Fehler korrigieren, worauf die Daten als gute Daten weitergegeben werden.

Jetzt sei der andere Zweig des ELießsenemas betrachtet. Wenn bei dem ersten Durchgang durch das System durch die Kombination der Anzeige eines Hammlngli'ehlers und einer Richtiganzeige bei der Paritätsprüfung angezeigt wird, daß eine gerade Anzahl von Hamming-Pehlera vorhanden ist, werden alle von blockierten Spuren abgeleiteten Bits in dem Parallelbinärdatenmuster komplementiert

209822/0929 _{B&rt η}

BAD QFilQi_NAL

-H-

und wird angezeigt, daß der erste Durchgang beendet ist. Danach werden die !:omplea.entären Paralleldaten zu der Eamming-Fehlererkennung t^; einrichtung zurückgeführt, damit bestimmt wird, ob sich der i'ehleraus tend verändert hat. "Die Hamming-Fehleranzeige kann von einer geraden in eine ungerade Anzahl verändert 'werden. In diesem Fall kann man in der vorstehend erläuterten //eise längs des einer ungeraden Anzahl von Hamming -Fehlern (odd-) zugeordneten Zweiges vorgehen. Oder die Ham'iiing-Fehler können ver— schwunden sein. In diesem Fall können die Daten als gute Daten weitergegeben werden. Die Anzahl der Hamming-Fehler kann auch gerade bleiben. Da der erste Durchgang beendet ist, wird in diesem Fall der Betrieb unterbrochen und ein Signal abgegeben, das der Bedienungsperson anzeigt, daß zwei Hamming-Fehler erkannt worden sind, die durch Komplementieren der blockierten Spuren nicht korrigiert werden können.

Anhand der Figuren 2A, 2B, 3 und 4 werden jetzt Schaltungen beschrieben, welche gemäß dem in Fig. 1 gezeigten Fließschema die Funktionen ausführen können, die in dem Fließschema in Fig. 1 gezeigt sind. Dabei ist angenommen, daß die die Parallelbinärdatenmuster oder Worte enthaltende Gruppe von zyklisch fortschaltbaren Datenspuren von einer G-ruppe von Schieberegistern in Form von integrierten Halbleiterschaltungen der in der USA-Patentanmeldung Ser. Tio. 889 4-35 angegebenen Art gebildet wird. Fig. 2A zeigt eine Gruppe von acht dieser Spuren in Form von Schieberegistern. Diese acht Spuren erzeugen ein aus acht Bits bestehendes Binärdatenmuster, in dem die Gruppierungen entsprechend dem in Fig. 5 in !abeilenform dargestellten Code zum Erkennen von zwei Fehlern und zum Korrigieren von einem Fehler codiert sind. In diesem Code sind das erste, zweite und vierte Bit des fortes Hamming-Bits und ist das achte oder P-Bit ein

203822/0929 bad

Paritätsprüfbit, is sind vier Informationsbits vorhanden, und zwar das dritte, fünfte, sechste und siebente Bit. I)Ie aus acht Bits bestehenden forte sind hier der einfachen Beschreibung halber angeführt. Des erfindungsgemäße Korrektursystem kann jedoch auf V/orte jeder beliebigen Länge angeviendet werden, sofern eine genügende Anzahl von Bits für die Hamining-Prüfung und die Paritätsprüfung vorhanden ist.

Jede dargestellte Spur enthält 256 Bits von Binärdaten, die elektronisch zyklisch fortgeschaltet werden. Jedes der Schieberegister 10 kann aus einer beliebigen Anzahl von bekannten dynamischen Schieberegistern für elektronisch zyklisch fortgeschaltete Oaten bestehen. Einzelheiten derartiger Schieberegister sind auf S. 81 eines Artikels von E.L. Petritz unter dem Titel "Current Status of Large-Scale Integration technology" in den "Proceedings of the lall Joint Computer Conference" 1967 beschrieben. Ein Ausführungsbeispiel eines derartigen Schieberegisters ist in der schv/ebenden USA-Patentanmeldung S. U. 889 435 beschrieben. In einem derartigen Schieberegister müssen die gespeicherten Daten periodisch regeneriert werden. Zu diesem Zweck wirkt ein 'Taktgeber mit hoher frequenz mit einem Taktgeber mit niedriger !Frequenz zusammen. Im "Ruhezustand der von der Gruppe von ochieberegistern gebildeten Speichereinrichtung werden die in dem Schieberegister gespeicherten iJaten durch, ein i_:it niedriger frequenz erfolgendes, zyklisches Portschalten unter Steuerung durch den mit niedriger Frequenz arbeitenden Taktgeber regeneriert, jjieser schiebt periodisch jedes der in jeder Spur gespeicherten Bits an die urmittelbar folgende stelle. Wenn dann, einer Gruppe von zyklisch fortgeschalteten Spuren "bzw. Schieberegistern ein L.^r:tei,v/ort -ßntno.iüL,en «erden soll, werden die in den itfc^Ictfeiij befindlichen liaten dadurch zyklisch fortge-

209822/0929

BAD ORIGINAL

schaltet, daß sie mit einer höheren frequenz von -einer Stelle zur nächstfolgenden otelle geschoben werden, bis die Adresse des gewählten Wortes erreicht ist. In Mg. 2A sind die mit hoher bzw. niedriger !Frequenz arbeitenden Taktgeber nicht gezeigt. Es sei Jedoch darauf hingewiesen, daß.der Schiebeimpulsgeber 11, der die Schiebeimpulse für die acht Schieberegister 10 erzeugt, wahlweise von einem mit niedriger Frequenz arbeitenden Taktgeber oder von einem mit hoher Frequenz arbeitenden Taktgeber derart gesteuert wird, daß die in den Registern gespeicherten Daten je nach dem Zustand der Speichereinrichtung mit hoher oder niedriger Frequenz zyklisch fortgeschaltet und dadurch aufrechterhalten werden.

Jetzt sei die Einrichtung betrachtet, mit deren Hilfe festgestellt wird, welche Spuren blockiert sind. Jede Spur bzw. jedes Schieberegister 10 in Fig. 2A enthält ein zweihundertsiebenundfünfzigstes oder Prüfbit, das dem zweihundertsechsundfünfzigsten .Hit unmittelbar folgt. Dieses Prüfbit ist das Binärkomplement des zweihundertseahsundfünfzigsten Bits und kann in das Schieberegister eingeführt werden, indem die Negation des Binärwertes des zweihundertsechsundfünfzigsten Bits gebildet und an die zweihundertsiebenundfünfzigste oder Prüfstelle in der Spur eingeführt wird. Die kann während der Vorbereitung erfolgen, wenn die ersten Daten in der Spur gespeichert werden. Fig. 20 zeigt eine allgemeine Ausführungsform einer Schaltung zur Durchführung dieses Vorganges. Während das Schieberegister mittels des Schiebeimpulsgebers 11 zyklisch fortgeschaltet wird, zählt der Zähler 12 die Anzahl der Schiebeimpulee und gibt er beim zweihundertsechsundfünfzigsten Impuls ein Signal ab, das die Leseeinrichtung 13 aktiviert und zum Ablesen des Binärbits an der zweihundertsechsundfünfzigsten Stelle veranlaßt. Die von dem Negator 14

209822/0929 BADORlGfNAL

gebildete Negation dieses Bits wird mittels der Einschreib einrichtung 15 und eines geeigneten Verzögerungsgliedes 16 wieder in der Spur gespeichert. Das Verzögerungsglied 16 gewährleistet, daß die Aktivierung der Einschreibeinrichtung 15 in dem Zeitpunkt erfolgt, in dem die zweihundertsiebenundfünfzigste oder Prüfstelle an der Einschreibstelle eintrifft. Jeder der Spuren aind eine Leseeinrichtung 13, eine Schreibeinrichtung 15, ein Hegator 14 und ein Verzögerungsglied 16 zugeordnet, die durch einen einzigen Schiebeimpulsgeber 11 und Zähler 12 gesteuert werden*

Jetzt sei wieder die lig. 2A betrachtet. Es sei angenommen, daß alle Spuren 10 zyklisch fortgeschaltet werden und jede Spur ein Prüfbit enthält, welches das Komplement des unmittelbar vorhergehenden, zweihundertsechs undfünf ζ igst en Bits ist* Yiährend eines gegebenen Umlaufs zählt der Schiebeimpulszähler 12 die Schiebeimpulse. Während des zweihundertsechsundfünfzigsten und 'zweihundertsiebenundfünfzigsten Impulses legt er an alle Auftastanschlüsse 17 der UND-Gatter 18 der Anzeigeschaltung für blockierte Spuren ein Auftastsignal an. Gleichzeitig mit dem Anlegen des Auftastsignals an den Anschluß 17 werden die Binärdaten an der zweihundertsechsundfünfzigsten Stelle und danach die Binärdaten an der Prüfstelle an den Datenanschluß 19 des der betreffenden Spur zugeordneten Gatters 18 angelegt. Das an den Anschluß 19 angelegte Signal ist bei einer Binär-Eins der übliche obere Pegel und bei einer Binär-Iull der übliche untere Pegel. Der auf diese v/eise erhaltene Ausgang jedes der Gatter 18 wird an eine über den Anschluß 21 mit diesem Gatter verbundene, binäre Kippschaltung 20 angelegt. Alle binären Kippschaltungen 20 sind vorher auf den Binär-Eins-' </ert gesetzt worden» Wenn in dieser Anordnung das zweihundertsechsundfünfzigste und das Prüfbit in einer

209822/0929

, - 18 -

gegebenen Spur die Werte 1 und O oder 0 und 1 haben, liegt der niedrige oder Null-Pegel an dem Ausgangsanschluß 22 der zugeordneten Kippschaltung 20, weil an dem Anschluß 21 des UND-Gatters 18 mir einmal der obere Ausgangspegel liegt, so daß die Kippschaltung 20 umgetastet wird und an ihrem Ausgangsanschluß 22 der Binär-Null-Wert erscheint. Wenn dagegen sowohl an der zweihundertsechsundfünfzigsten Stelle als auch an der Prüfstelle eine Bins vorhanden ist, tastet das UND-Gatter 18 die Kippschaltung 20 zweimal um, und zwar von 1 auf Null und dann zurück auf Eins, so daß an dem Ausgangsanschluß 22 die Eins bleibt. Wenn an der zweihundertsechsundfünfzigsten und an der Prüfsteile der Spur je eine Null vorhanden ist, erzeugt das Gatter 18 keinen Ausgang und bleibt die Kippschaltung 20 im Zustand 1. V/enn daher die Spur --10 blockiert ist, liegt der untere Pegel an dem Ausgangsanschluß 22. Wenn die Spur 10 nicht blockiert ist, liegt der untere Pegel an dem Anschluß 22. Der Ausgang jedes der Anschlüsse 22 wird ferner über die Leitung 23 an das jeder Spur zugeordnete Korrekturglied angelegt,.das in Fig. 3 und 4 gezeigt ist und nachstehend ausführlich beschrieben wird.

Jetzt sei betrachtet, wie die Anzahl der

blockierten Spuren ermittelt wird. Die Ausgangsanschlüsse 22 der je einer der acht Spuren zugeordneten Kippschaltungen 20 sind durch je eine Leitung 24 mit der in Fig. 20 gezeigten Zählschaltung verbunden. Diese Schaltung kann einen von drei verschiedenen Ausgangszuständen annehmen. Den einen Ausgangszustand nimmt sie ein, wenn an mindestens drei der Leitungen 24 der obere Pegel liegt, d. h., daß mindestens drei Spuren blockiert sind. Der zweite Ausgangszustand wird erhalten, wenn nur an zwei der Leitungen 24 der obere Pegel liegt, d. h., daß zwei Spuren blockiert sind. Der dritte Ausgangszustand schließlich wird erhalten, wenn an keiner oder nur einer der

209822/0929

Leitungen 24 der obere Pegel liegt, d. h. , daß keine oder nur eine Spur blockiert i^t:-t. Die von der ersten und zweiten Spur kommenden ersten beiden leitungen 24 sind in der angegebenen Weise beide an das ODER-Gatter 25 und beide an das UND-Gatter 26 angeschlossen. Wenn an nur einer dieser beiden ersten Leitungen der obere Pegel liegt, liegt nur an der Ausgangsleitung 27 des ODER-Gatters 25 der obere Pegel. Wenn an diesen beiden ersten Leitungen der obere Pegel liegt, liegt an der Leitung 27 sowie an der Ausgangsleitung 28 des UND- . Gatters 26 der obere Pegel. Die Leitung 27 ist mit dem ODER-Gatter 29 und dem UND-Gatter 30 verbunden. Die Leitung 28 ist mit dem ODER-Gatter 31 und dem UND-Gatter 32 verbunden. Der Ausgang des UND-Gatters 30 wird ferner an das ODER-Gatter 31 angelegt. Jene Leitung 24, welche den Zustand der dritten Spur anzeigt, ist mit dem ODER-Gatter 29, dem UND-Gatter 30 und dem UND-Gatter 32 verbunden. Wenn in diesem Zeitpunkt nur an .einer der drei ersten Leitungen 24 der obere Pegel liegt, bewirkt die verwendete Schaltung, daß nur an der Ausgangsleitung 33 des ODER-Gatters 29 der obere Pegel liegt. Wenn, an zwei dieser drei Leitungen der obere Pegel liegt, liegt auch an der Ausgangsleitung 34 des ODER-Gatters 31 der obere Pegel. Wenn an allen ersten drei Leitungen 24 der obere Pegel liegt, liegt außer an den Leitungen 33 und 34 auch an der Ausgangsieitung 35 des UND-Gatters 32 der obere Pegel. Da der obere Pegel an der Leitung 33 in der Schaltung über die ODER-Gatter 29^f bis 29" aufrechterhalten wird, liegt an der Ausgangsleitung 36 der obere Pegel, wenn mindestens eine der acht Spuren blockiert ist. Da ein oberer Ausgangspegel an der Leitung 34 in der Schaltung über die ODER-Gatter 31' bis 31" aufrechterhalten -wird, liegt an der Leitung 37 der obere Pegel,' wenn mindestens zwei der acht Spuren blockiert sind. Aus der Schaltung geht hervor, daß bei mindestens zwei

209822/0929

blockierten Spuren an der Leitung 28 oder der Leitung 34 der obere Ausgangspegel liegt, der auch an die UND-Gatter 32, 32' bis 32" angelegt wird. Da die Leitung 24 auch mit diesen UND-Gattern verbunden ist, wird nach dem Zählen von zwei blockierten Spuren und dem anschlieiSenden Zählen von drei Leitungen 24, an denen der obere Pegel liegt, ein bestimmtes der UED-Gatter 32-32" leitend, wird an die diesem Gatter zugeordnete Leitung der Leitungen 35-35" der obere Pegel angelegt und wird das ODER-fc Gatter 38 leitfähig, so an die Leitung 39 der obere Pegel angelegt wird und anzeigt, daß mindestens drei Spuren blockiert sind. Die mittels des Eegators 40 gebildete Negation des Ausgangspegels an der Leitung 39 wird an das UND-Gatter 41 angelegt, mit dem auch die Leitung 37 verbunden ist. Die legation des Ausgangspegels ε.η der Leitung 39 wird ferner an das UND-Gatter 42 angelegt, An das OTD-Gatter 42 wird auch die von dem Negator 43 gebildete Negation des Ausganges dee UND-Gatters 41 angelegt.

Sobald drei oder mehr blockierte Spuren gezählt worden sind, erscheint an der Leitung 39 der obere Pegel und wird an eine geeignete Ausschalteinrichtung 44 P ein Signal abgegeben, das bewirkt, daß der Betrieb unterbrochen wird. Wenn weniger als drei Spuren blockiert sind, erseheint an den Eingängen 45 und 46 der UND-Gatter 41 bzw. 42 der obere Pegel. Bei zwei blockierten Spuren liegt an der Eingangsleitung 37 des Gatters 41 daher ebenfalls der obere Pegel. Wenn an den Anschluß 47 das entsprechende Ausgangssignal angelegt wird, erscheint an dem Ausgang 48 des UND-Gatters 41 der obere Pegel, während an dem Eingang des Gatters 42 die Negation, d. h. , der untere Peg-el liegt. Wenn daher keine oder nur eine Spur blockiert ist, liegt an der Leitung 37 der untere Pegel, an der Leitung 48 der untere Pegel und an dem hingen■■ aes Gatters 42 die Negation, d. h. der obere Pegel. Beim Anlegen eines

209822/0929

geeigneten Ausgangesignals an den Anschluß 49 des Gatters 42 geht der Ausgang 50 auf den oberen Pegel, was besagt, daß keine oder- eine Spur blockiert ist. In dem in Fig. 1. dargestellten System ist eine Anzeige, daß nur eine Spur blockiert ist, nicht erforderlich» Wenn jedoch eine Anzeige erforderlich ist, daß nur eine Spur blockiert ist, kann man die erforderliche Anzeige von der Leitung 36 abnehmen, - an welcher der obere Pegel liegt> wenn nur eine Spur blockiert ist.

Anhand'· der Fig. 3 wird nachstehend die Wirkungsweise der Einrichtung zum Erkennen von Hamming- und Paritütsfehlern beschrieben. Die auf Hamming- und Paritätsfehler zu prüfenden Parallelbinärdaten werden über acht Leitungen 51-51" übertragen, die den Daten in je einer der acht Spuren zugeordnet sind. An der Leitung 51 liegt bei einer Binar-Eins der obere und bei einer Binär-Null der untere Pegel. Jede dieser Leitungen ist mit einem Exkluxiv-ODBR-Gatter 52 verbunden, das dem Korrekturglied 53 für die Daten in der betreffenden Spur zugeordnet ist. Da bisher noch keine Korrektur erfolgt, werden die Daten über die Leitung 51 und das Exklusiv-ODER-Gatter 54 unverändert an die Ausgangsleitung 54 abgegeben. Jede Leitung 54 ist an eine der acht Anschlüsse 56-56" der Pari- tätsprüfeinrichtung 55 angeschlossen. Diese enthält eine baumartige Anordnung von Exklusiv-ODER-Gattern 57» deren Eingänge in der dargestellten Weise paarweise angeordnet sind, so daß an der Ausgangsleitung 58 der oböre oder Binär-Jiins-Pegel liegt, wenn das Datenmuster eine ungerade Anzahl von Fehlern enthält, und der untere Pegel, wenn das Datenmuster keine Fehler oder eine gerade Anzahl von Fehlern enthält. Die Paritätsprüfung ist eine Prüfung auf gerade Einerbitzahl. Zum Erkennen der Hamming-Fehler sind die Leitungen 54 mit baumförmigen Anordnungen 59» 60 und 61 von Exklusiv-ODER-Gattern wie folgt verbunden:

209822/0929

Die Leitungen, die den Bits der ersten, dritten, fünften und siebenten Datenspur zugeordnet sind, sind an die Anordnung 59 von Exklusiv-ODER-Gattern angeschlossen.

Die Leitungen, die den Bits der zweiten, dritten, fünften und sechsten Datenspur· zugeordnet ,sind, sind an die Anordnung 60 von Bxklusiv-ODER-Gattern angeschlossen.

Die Leitungen, die den Bits der vierten, fünften, sechsten und siebenten Spur zugeordnet sind, sind an die Anordnung 61 von Exklusiv-ODER-Gattern angeschlossen.

Dies ist die übliche Anordnung zum Erkennen der Bitstelle eines Fehlers mit Hilfe des Hamming-Codes. Sie dient zum Erkennen eines einzigen Hamming-Fehlers mit Hilfe des Codes, der durch die Worte der Tabelle in Fig. dargestellt ist. Wenn kein Fehler vorhanden ist, liegt an den Ausgangsleitungen 62, 63 und 64 der Binär-ItfullJ-Pegel. Wenn jedoch ein fehler vorhanden ist, liegt an einer oder .mehreren der Leitungen 62, 65 und 64 der Binär-Eins-Pegel. Die Kombination der Leitungen 62, 63 und 64, an denen der Binär-Eins-Pegel liegt, bezeichnet die fehlerhafte Bitstelle. Zum Bestimmen dieser Bitstelle ist der Leitung 62 der Wert "Eins", der Leitung 63 der Wert "Zwei" und der. Leitung 64 der Wert "Vier" zugeordnet. Wenn daher die Leitungen 62, 63 und 64 in dem Zustand sind, der dem Binärwert "100" entspricht, ist der Gesamtwert 1. Dadurch wird ein Fehler an der ersten Bitstelle bzw. in der ersten Spur angezeigt. Wenn dagegen die Leitungen 62, 63 und 64 zusammen den Binärwert "101" darstellen, erhält man den Gesamtwert 5» der einen Fehler an der fünften Bitstelle anzeigt. Der Binärwert 111 zeigt einen Fehler an der siebenten Bitstelle an. Die Leitungen 62, 63 und 64 sind an das Decodierglied 65 angeschlossen, iäeses ist eine übliche Decodiereinrichtung zum Decodieren des kombinierten

209822/0929

_ 23 —

Binärzustandes der Leitungen 62, 63 und 64·entsprechend den vorstehend angegebenen Werten, wobei der obere Ausgangspegel nur an einer der Leitungen 66 erhalten wird, die mit je einem der Korrekturglieder 53 verbunden sind, die je einer der Datenspuren zugeordnet sind. Dies ist nachstehend ausführlich beschrieben. Die Leitungen 66 werden als Hamming-Fehler-Anzeigenleitungen bezeichnet, weil der obere Pegel über die entsprechende Leitung 66 nur an jenes Korrekturglied angelegt wird, das dem als fehlerhaft angezeigten Bit zugeordnet ist. Auf diese Weise wird in der üblichen Weise ein einziger Hamming-Fehler mit Hilfe des Codes erkannt.

In dieser Phase zeigt die Vorrichtung nur an, daß ein Hamming-!¹ ehler vorhanden ist, und bezeichnet eine der Leitungen 66 eine Stelle, an der angeblich ein Fehler vorhanden ist. Um nun festzustellen, ob vielleicht mehr als ein Fehler vorhanden ist und ob eine ungerade oder eine gerede Anzahl von Hanrning-I'ehlern vorhanden ist, muß die Hamming-Fehlern^azeige mit der Information koordiniert werden, die von der Paritätsprüfeinrichtung 55 abgegeben wird. Zu diesem Zweck geht man wie folgt vor. Die Leitungen 62, 63 und 64 sind durch je eine der Leitungen 68, 69 und 70 mit dem ODER-Gatter 67 verbunden. Wenn an einer oder mehreren der Leitungen 62, 63 und 64 der obere Pegel liegt, wodurch ein Hamming-Fehler angezeigt wird, legt das ODER-Gatter 67 den oberen Ausgangspegel an die Leitung 71 und von dort über die Eingangsleitung 74 an das ODER-G-atter 72 und über die Eingangsleitung 75 an das UND-Gatter 73 an. An der Ausgangsleitung 58 der Paritätsprüfeinrichtung liegt beim Vorhandensein eines Paritätsfehlers der obere Pegel und beim UichtVorhandensein eines Paritätsprüfers der untere Pegel. Diese Leitung ist über die Eingangsleitung 76 ebenfalls mit dem ODER-Gatter 72 verbunden. Die von dem Negator

209822/0929

BAD ORIGINAL

gebildete Negation des .Sinärpegels an äer Leitung 58 wird über die leitung 76 an das UND-Gatter 73 angelegt. Da das ODER-Gatter 72 sowohl durch einen Haimain^-Fehler als auch durch einen Paritete-fehl er aktiviert werden kann, ist das ODEE-G-stter 72 gesperrt, wenn keiner dieser beiden Fehler vorhanden ist. An der Ausgangsleitun-g 79 liegt dann der untere Pegel, so daß an der Aus^angsleitung 81 des Eegators 80 der obere Perel liegt, wenn dagegen ein Hamming-Fehler, aber kein Paritätsfehler vorhanden ist, liegt an beiden Eingängen 75 und 78 des UIiD-Gatters 73 der obere Pegel und ist das Gatter 73 leitend, so daß an der Leitung 62 der obere Pegel liegt, was eine gerade Anzahl von Fehlern anzeigt.

Das Vorhandensein des oberen Pegels an einer der Leitungen 82, 81 und 58 be&agt daher, daß in dem Fließschema in !'ig. 1 von dem Hamming-Fehler—Entscheidungskasten längs des Zweiges für das ITichtvorhr.ndensein eines Hamniing-Fehlers ("none") oder des Zweiges far das Vorhandensein einer ungeraden Anzahl von Hamming-Fehlern ("odd") oder des Zweiges für eine gerade Anzahl von Hamming-Fehlern ("even") vorgegangen wird.

Wenn an der Leitung 81 der obere Pegel liegt, liegt an den Leitungen 82 und 58 der untere Pegel. Der obere Pegel an der Leitung 81 wird an das ODER-Gatter in Fig. 4 angelegt, welches aes biytipl an eine geeignete Einrichtung zur Weitergabe der Parallelbinärdaten als gute Daten weiterleitet.

Jetzt sei das Vorgehen län^s des in iir. 1 gezeigten Zweiges f^rir eine ungerade Anzahl von Haimning-Fehlern betrachtet. Bei einer ungeraden Fehleranzahl liegt an der Leitung 58 in Fi^. 3 das obere und ar den Leitungen 61 und 82 der untere Pegel.

209822/0929

• - 25 -

Der re-rel an der Leitung 58 wird über die Leitung 84 an alle acht Korrekturglieder· 53 angelegt, die je einer der acht "Datenbitleitungen 51-51" zugeordnet sind. Die Schaltung eines Korrekturgliedes ist in i'ig. 4 genauer dargestellt. Die Leitung 84 ist mit dem UND-Gatter 83 in jedem der Korrekturglieder 53 verbunden. Mit jedem der UED-Gatter 83 ist ferner die von dem ODER-Gatter 86 kommende Leitung 85 verbunden. Die Leitung 84 ist ferner mit den Auftastanschlüssen 47 und 49 der Gatter 41 und. 42 des in Fig. 2B gezeigten Zählers für die blockierten Spuren verbunden. Ein oberer Pegel an der Leitung 84 bewirkt, daß an der Leitung 48 oder 50 der obere Pegel liegt, je nachdem, ob zwei Spuren blockiert sind oder ksine oder nur eine Öpur blockiert ist. Da die Leitungen 48 und 50 gemäß E'ig. 4 mit dem ODER-Gatter 86- verbunden sind, wird das.- ODER-G-atter 86 aktiviert. In jedem lall liegt an der mit dem ÜED-Gatter 83 verbundenen Leitung 85 der obere Pegel, wenn zwei oder weniger Spuren blockiert sind. Da an beiden Eingängen 84 und 85 aller UHD-Gatter 83 der obere Pegel liegt und nur an der Hamming-Fehler-Aiizeigeleitung 66, die zu dem UND -Gatter 83 in jenem Korrekturglied führt, das der als fehlerhaft angezeigten Datenspur zugeordnet ist, ebenfalls der obere Pegel liegt, leitet das Gatter 83 nur in jenem Korrekturglied, das dem Datenbit zugeordnet ist, von dem angezeigt wird, daß es einen Hamm ing-!Fehl er enthält. In diesem Korrekturglied geht die Ausgangsleitung 87 auf den oberen Pegel, so daß das ODER-Gatter 88 aktiviert wird und über die Leitung 89 den oberen Pegel an die Eingangsleitung 89 des Exklusiv-ODER-Gatters 52 anlegt. An dieses Gatter wird über die Leitung 51 der Binärpegel des Datenbits angelegt. Dieser Eingang über die Leitung 89 veranlaßt das Exklusiv-ODER-Gatter 52 zui.i Umkehren des binUren Ausgangspegels an der Leitung 54 auf den Binärpegel, der dem an die Eingangsleitung 51

209822/0929

BAD ORIGINAL

2157823

angelegten Einärpegel entgegengesetzt ist. Der an der Leitung 54 liegende Binärpegel stellt daher den richtigen Binärpegel des als fehlerhaft bezeichneten Bits dar. Bei allen anderen Spuren führt die fianuning-IPehlerKorrektur nicht zum Anlegen des oberen Eingangspegels an die Leitung 89, ^so daß an der Leitung 54 derselbe
Binärpegel liegt wie an der Leitung 51·

Wenn keine zwei Spuren, sondern keine oder
nur eine Spur blockiert ist, wird der an der Leitung liegende obere Pegel über die Leitung 90 und das Verzögerungsglied 91 an das ODEH-G-atter 83 angelegt, das jetzt aktiviert wird und den oberen Pegel über die
Leitung 92 an eine nicht gezeigte Einrichtung anlegt, welche die korrigierten !Daten als gute Daten weitergibt. Dies ist durch den E'ein-Zweig des in Fig. 1
gezeigten Entscheidungskastens für zwei blockierte
Spuren dargestellt. Das Verzögerungsglied 91 gewährleistet nur, daß genügend Zeit dafür vorhanden ist,
das als fehlerhaft bezeichnete Datenbit mittels des
Exklusiv-ODEBVGatters 52 zu korrigieren, ehe über die Leitung 92 das Weitergabesignal abgegeben wird.

Jetzt sei das Vorgehen längs des JA-Zweiges des in Mg. 1 gezeigten Entscheidungskastens für zwei blockierte Spuren betrachtet. Der zwei blockierte
Spuren anzeigende, obere Pegel an der Leitung 48 wird nicht nur an das ODER-G-atter 86, sondern über die
Leitung 93 'auch an den einen Eingang des UND-Gatters
94 angelegt. Der andere Eingang 95 des UHD-G-atters 94 wird nur gespeist, wenn Koinzidenz des als fehlerhaft bezeichneten Datenbits mit der blockierten Spur vorhanden ist, d. h., wenn sich das nach dem Hamming-Code als fehlerhaft angezeigte Bit auf einer als blockiert angezeigten Spur befindet. Dies wird wie folgt duroh-

209822/0929

geführt. Von jeder Kippschaltung 20 zum Anzeigen einer blockierten Spur führt eine Leitung 23 zu einem Eingang 97 des UND-Gatters 96 des zugeordneten Korrekturgliedes. Bei einer blockierten Spur liegt an der leitung 23 und daher auch andern Eingang 97 der obere.Pegel. Die Ausgangsleitung 87 des UffD-Gatters S3 ist über die Leitung 98 mit dem UND-Gatter 96 verbunden. Da der obere Pegel nur an der Leitung 87 in jenem Korrekturglied liegt, das dem Bit mit dem angeaeigten Hamming-Fehler zugeordnet ist, liegt der obere Pegel auch an dem Eingang 98 in diesem Korrekturglied. Wenn die das fehlerhafte Bit enthaltende Spur blockiert ist·, liegt auch an der Leitung 97 der obere Pegel,, so daß das UND-Gatter 96 aktiviert wird und über die leitung 99 den oberen Pegel an das ODER-Gatter 10C &nlegt. Eine Koinzidenz einer blockierten Spur mit einem angezeigten Hamkiing-Fehler in einem der Datenbits der Paralleldaten bewirkt somit, daß an der diesem Bit zugeordneten leitung.99 der obere Pegel liegt und das ODER-Gatxer 100 aktiviert wird und über die Eingangsleitung 95 einen oberen Pegel an das UND-Gatter 94 anlegt. Da zwei Spuren blockiert sind, liegt auch an dem anderen Eingang 93 des UND-Gatters 94 der obere Pegel und wird das UliD-Gatter 94 aktiviert, so daß es den oberen Pegel an den Eingang des ODIiIi-Gatt er s 83 anlegt, das dadurch aktiviert wird und die korrigierten Daten als gute Daten weitergibt. Gleichzeitig liegt an dem Eingang 102 des Exklusiv-ODER-Gatters 103 der obere Pegel. Da zwei Spuren blockiert sind, liegt auch an dem Eingang 104 des Exklusiv-ODER-Gatters 103 der obere Pegel. Wenn der obere Pegel an zwei Eingängen liegt, bleibt das Exklusiv-ODER-Gatter inaktiv und liegt an der Unterbrechungssignalleitung der untere Pegel. Bei der Verwendung- dieser Exklusiv-ODER-Schaltung können die Eingänge des Exklusiv-ODER-Gatters 103 durch race-Zustäiide beeinträchtigt werden.

209822/0929

BAD

2157823

Wenn beispielsweise ecu den Eingü.ii·. en 102 und 104 der obere Pegel angelegt werden soll, kann aas Anlegen des oberen Pegels an dem Eingang 102 vor den Anlegen des oberen Pegels an dem Eingang 104 dazu führen, dais die Unterbrechungssignalleitung 105 kurzzeitig auf den oberen Pegel geht. Um eine Unterbrechung durch ein derartiges, vorübergehendes Anlegen des oberen Pegels zu vermeiden, kann die Unterbrechungseinrichtung der Zeitsteuereinrichtung zugeordnet sein, die bewirkt, daß die Unterbrechung erst erfolgt, nachdem sich die Eingänge des G-atters 103 stabilisieren konnten.

Wenn jedoch keine Koinzidenz einer blockierten Spur mit einem Hamming--i'ehl er in dem betreffenden Eit vorhanden ist, liegt an allen Leitungen 99 der untere Pegel, das ODEK-G-atter 100 ist inaktiv, an der Leitung 95 liegt der untöre Pegel, das UED-Gatter 94 ist inaktiv und an den Leitungen 101 und 102 liegt der untere Pegeln Daher ist das ODiF,-Gatter 83 inaktiv uxiö liegt an der Datenweitergabeleitung 92 nicht der obere Pegel. Ua zwei Spuren blockiert sind, liegt nur an der Eingangsleitung 104 des Exklusiv-ÜDER-Gat ters 103 der obere Pegel. Daher ist das Exklusiv-ODER-Gatter 103 aktiviert und liegt an der Ausgangsleitung 105 der obere Pegel, der an eine geeignete Einrichtung zur Unterbrechung des Betriebes angelegt wird.

Vorstehend wurden anhand des ElieBschemaε die Gründe für die verschiedenen Entscheidungen angegeben. Kachstehend wird ausgeführt, warum der Betrieb unterbrochen wird, wenn zwei blockierte Spuren und ein Hamming-Fehler angezeigt werden, der keiner der blockierten Spuren zugeordnet ist. Zum Erkennen eines Fehlens mit Hilfe des Hami-ing-Codes wird das farnllclbini rdater.-muster in mehre.re Untergruppen gete.ilt, die je ein

209822/0929

BAD ORIGINAL

Eaa- in;--Prüfbit enthalten. Dann wird mit Hilfe einer der in Fig. 3 gezeigten Anordnungen 59> oO und 61 von ixkluBiv-üDSEi-G-attern die Eammina-Parität jeder U_rtergru^e geprüft. Infolgedessen ist das als fehlerhaft angezeigte 6it nur dann tr t&ächlicli fehlerhaft, wenn nur ein Fenlsr vorh&nden ist. .'/enn das Datenmuster dagegen zwei oder drei fehlerhafte Bits enthält, ist dc-s nach deu Ham^ing-Code als fehlerhaft bezeichnete iit tatsächlich richtig. Durch eine Veränderung-eines an ü-iicii schon richtigen Eitfc würde nur noch ein Fehler hinzugefügt werden.

fenn zvi/ei ο puren blockiert sind und der angezeigte Eanrainj-Fehler nicht mit der blockierten Spur übereinstii.int, kc/nndies auf zwei verschiedene Zustände zurückzuführen sein.

1. Es sind zwei Spuren an einem Bit blockiert, das in de\: betreffenden Datenmuster richtig ist, und es ist ein weiterer Fehler in einem Bit vorhanden, das nicht zu einer blockierten Spur gehört.

2. Ks sind zwei Spuren blockiert, von denen eine an einem Bit blockiert ist, das in dem Datenmuster tatsächlich fehlerhaft ist; mindestens ein weiterer Fehler in anderen Datenbits führt infolge des Vorhandenseins mehrerer Fehler zu einer Anzeige eines Hamming-FehlerF-an einem Bit, das tatsächlich nicht fehlerhaft ist.

Der zweite Zustand kann nicht korrigiert werden. Auch bei dem ersten Zustand sind drei Störungen vorhanden, so daß eine Fortsetzung des Betriebes riskant ist. Daher wird der Betrieb unterbrochen, so daß die erforderliche Korrektur von Hand vorgenommen werden kann.

209822/0929 8A_{0 OTlG1NAL}

Jetzt sei das Vorgehen längs des .einer geraden Anzahl von Hamning-Fehlern (even) (Richtiganzeige bei der Paritätsprüfung und Hamming-Fehleranzeige) zugeordneten Zweiges des Hamming-Fehler-Entscheidungskastens in !'ig. 1 betrachtet. Bei einer geraden Anzahl von Fehlern liegt an der leitung 82 und daher auch an dem Eingang 106 des TJHD-Gatters 107 der obere Pegel. Da dies der erste Durchgang durch die Schaltung ist, ist der erste vVeitergabe- Schaltkreis 108 gesetzt oder durch das vorhergehende Anlegen ei' nes geeigneten Signals an .den Rücksetzanschluß 109 zurückgesetzt. Dieses Rücksetzsignal kann zweckmälBig ein zeitgesteuerter Impuls sein, der in dem Zeitpunkt angelegt wird, in dem das Paralleldatenmuster an die Hanmiing-Fehlererkennungseinrichtung angelegt wird. Infolgedessen liegt an dem Ausgangsanschiuß 110 und an dem anderen Eingang 111 des UHD-Gatters 107 der obere Pegel. Daher wird das UID-Gatter 107 aktiviert, so daß an der Leitung 112 der obere Pegel liegt. Infolgedessen wird der obere Pegel an den Komplement-Schaltkreis 113 angelegt, der vorher gesetzt oder durch das Anlegen des zeitgesteuerten Impulses zum Zurücksetzen des Schaltkreises 108 auch an den Anschluß 114 zurückgesetzt worden ist. Bei einem oberen Pegel an der Leitung 112 ist daher auch an der Ausgangsleitung 115 des Schaltkreises 113 der obere Pegel vorhanden. Die Leitung 115 ist mit dem UND-Gatter 116 jedes der in Fig. 4 gezeigten Korrekturglieder verbunden. Ton der Leitung 23 wird der obere Pegel auch an den anderen Eingang jedes der UND-Gatter 116 jener Korrekturglieder angelegt, die blockierten Spuren zugeordnet sind, so daß das UlTD-Gatter 116 aktiviert wird und an die Leitung 117 dem oberen Pegel anlegt, ao daß das ODER-Gatter 88 aktiviert wird und an den Eingang 89 des Exklusiv-ODER-Gatters 52 den oberen Pegel anlegt. Infolgedessen legt das Exklusiv-ODER-Gatter 52 an die Leitung 54 das Komplement oder die

209822/0929

!legation des Binärzustanaes des über die Leitung 51 angelegten Datenbits an.

Die an den Leitungen 54 liegenden Daten einschließlich der komplementierten Daten von blockierten Spuren, werden in der vorstehend beschriebenen vTeise nach wie vor an die Anordnungen 59, 60 und 61 von Exklusiv-ODER-G-attern der Hamming-Fehlererkennungseinrichtung und an die Paritätsprüfeinrichtung angelegt. V/enn die IComplementierung der blockierten Spur zu einer Veränderung des Haimriing-Fehlerzustandes geführt hat, liegt an der Leitung 62 nicht mehr der obere, sondern der untere Pegel, und liegt an einer der Leitungen 61 und 84- der obere Pegel. Der obere Pegel an der Leitung 61 besagt, daß durch die Komplementierung alle Fehler korrigiert worden sind. Es sind keine Fehler mehr vorhanden und die korrigierten Daten werden als gut weitergegeben. Der "obere Pegel an der Leitung 84 besagt, daß die Komplementierung¹ der blockierten Spur zu einer Veränderung von einer geraden Anzahl von Fehlern zu einer ungeraden Anzahl von Fehlern geführt hat. Infolgedessen geht man nun entlang dem einer ungeraden Anzahl von Fehlern (odd) zugeordneten Zweig des Entscheidungskastens in der vorstehend beschriebenen Weise vor.

Es kann aber auch vorkommen, daß durch die Komplementierung der blockierten Spur der Bamming-Fehlerzustand nicht verändert wird. In diesem Fall bleibt die Leitung 62 an den? oberen Pegel. Der vorstehend erwähnte obere Pegel, der über die Leitung an deu Fompleiient-bchsltkreis 113 angelegt wurde, wurde auch an das Ver-Ze.gerur.geglied 113 angelegt, das .eine solche Verzögerung bewirkt, dab die angegebenen Komplementier;· ehr it te durchgeführt werden können und der neue

209822/0929 _RAn

Fehlerzustand sich stabilisieren kann. Nach dem Komplementieren wird daher der obere Pegel von der leitung über die Leitung 119 an den erster ^;veitergabe-3chaltr kreis 108 angelegt. Infolgedessen liegt an der Leitung 110 der untere Pegel, so dai3 das ÜED-G-atter .107 ausgeschaltet wird. Die von dem I\egator 120 gebildete Negation des Ausganges von 110 bringt den Eingangsanschluß 121 des UND-Gatters 122 auf den oberen Pegel. Da di-e Leitung 82 den oberer. Pegel noch an den anderen Eingang des UltfD-G-atters 122 anlegt, wird dieses aktiviert und legt die Leitung 123 den oberen Pegel an eine geeignete Einrichtung zur Betriebsunterbrechung an.

Aus der vorstehenden Beschreibung eines aucführungsbeispiels erkennt m&n, wie erfindungsgemäiz die Paritätsfehleranzeige, die Hamming-Fehleranzeige, die Koinzidenzanzeige, die Spurblockierungsanzeige und die Anzeige der Anzahl der blockierten Spuren so miteinander korreliert werden, daß beim Auftreten von vorherbestimmten Kombinationen dieser Zustände Fehler in Parallelbinärdaten erkannt und korrigiert werden. Die Erfindung besteht nicht so sehr in der Angabe der verschiedenen Kombinationen der genannten Anzeigen und der bei den einzelnen Kombinationen durchzuführenden Erkennungs- und/oder Korrekturmaßnahmen, sondern vor allem in der Schaffung der Einrichtungen zum Erzeugen und Korrelieren der Anzeigen.

Die derzeit vorhandenen"Ausführungsformen der Erfindung sind nur zur einwandfreien Korrektur von bis zu drei Störungen bzw. Fehlern geeignet. Bei vier Störungen, die zu vier Hamming-Fehlern führen, können die Ausführungsformen der Erfindung keine zuverlässige Korrektur vornehmen. Diese Tatsache ist vor allem auf die Beschränkungen zurücksflühreii, die durch den Hamming-Code bedingt sind, han" kann jedoch erwarten,

209822/0929 _BÄ0 original

daß eine praktisch anwendbare Schaltung entwickelt wird, die mit Hilfe eines Hamining-Codes arbeitet und eine größere Kapazität hat als die bekannten Hamming-Schaltungen zum Erkennen von zwei fehlern und zur Korrektur von einem Fehler. In diesem Fall führt die Anwendung der Erfindung zu einer weiteren Vergrößerung der Kapazität bei oystemen, die mit derartigen Hamming-Schaltungen versehen sind.

Ss soll nun gezeigt werden, daß die Zustände, die in der vorstehend beschriebenen Ausführungsform der Erfindung erkannt und k<srreliert wurden, auch nach einem anderen Verfahren erkannt und korrigiert werden können. I¹Xg. 6 zeigt ein System für das Vorgehen längs des einer geraden Fehleranzahl (even) zugeordneten Zweiges des in Fig. 1 dargestellten Hamming-Fehler-Entscheidungskastens. In diesem Zweig wird beim ersten Durchgang eine Entscheidung getroffen, ob nur zwei"Spuren blockiert sind. Bei der Antwort NEIIT wird die blockierte Spur komplementiert, wird der erste Durchgangsanzeiger in der vorstehend beschriebenen Weise gesetzt und werden die komplementierten Daten in der anhand der Fig. 1 beschriebenen V/eise erneuteder Hamming-Fehlererkennungseinrichtung zugeführt. Wenn dagegen zwei Spuren blockiert sind, wird entschieden, ob das durch die Hamming-Fehlererkennungseinrichtung als fehlerhaft angezeigte Bit mit einer blockierten Spur übereinstimmt. Bei der Antwort HEIi·: ϊ/erden alle blockierten bpuren komplementiert und die Daten zu der Hamming-Fehlererkennungseinriehtung zurückgeführt, ./enn dagegen das von der Hamming-Fehlererkennungseinrichtung als fehlerhaft bezeichnete Bit mib der blockierten Spur übereinstimmt, wird nur die anuere blockierte Spur komplementiert und werden die komolementleiten Daten zu der Hamining-Fehlererkennungseinrichtung zurückgeführt, wie dies vorstehend beschrieben wurde.

209822/0929

Diese Entscheidung beruht auf der !Tatsache, daß eine gerade Anzahl von Fehlem, d. h. mehr als ein Hamining-Fehler vorhanden ist. wie vorstehend ausgeführt wurde, zeigt die Eamming-Fehlererkenr-ungseinrichtung kein tatsächlich fehlerhaftes, sondern ein richtiges Bit an. Daher ist die blockierte Spur, die mit dem von der Hamming-Fehlererkennungseinrichtung angezeigten Bit übereinstimmt, an einem richtigen Bit blockiert und braucht diese Spur nicht komplementiert zu werden. Wenn dagegen alle blockierten Spuren komplementiert werden, "wird jeder in einer blockierten dpur, die nicht mit einem als fehlerhaft angezeigten Bit übereinstimmt, korrigierte Fehler erneut in die blockierte Spur eingeführt, die mit einem als fehlerhaft angezeigten Bit übereinstimmt, weil sich diese Spur bereits an einem richtigen Bit befindet.

Da die Schaltung in den dargestellten Ausführungsbeispielen digital, d. h., nichtlinear, arbeitet, sind die Binärzustände an verschiedenen Stellen in der Schaltung durch das obere bzw. untere Potential angegeben worden. Dabei entspricht das obere Potential der Binär-Eins und das untere Potential der Binär-Null.

Vorstehend wurden bevorzugte Auaführungsbeispiele der Erfindung anhand der Zeichnungen beschrieben. Für den Fachmann versteht es sich, daß die vorstehend angegebenen und andere Veränderungen im Aufbau und in Einzelheiten im Rahmen des Erfindungsgedankens vorgenommen werden können.

2 0 9 8 2 2/0929 bad original

Claims (26)

1. Patentansprüche:

   Vorrichtung zum Erkennen von Fehlern in Parallelbinärdaten, die aus. mehreren Binärbits bestehen, die von je einer von mehreren Datenspuren abgeleitet sind, gekennzeichnet durch eine Einrichtung (11, 12, 20) zum Erkennen von unveränderbaren Spuren, eine Einrichtung (59-65) zum Erkennen des Vorhandenseins eines Bitfehlers in den Binärdaten und zum Anzeigen einer Bitfehlerstelle, die nur beim Vorhandensein nur eines einzigen Bitfehlers in dem Muster tatsächlich eine Bitfehlerstelle ist, und eine Einrichtung (.96) zur Bestimmung, ob die angezeigte Bitfehlerstelle mit einer als unveränderbar erkannten Spur übereinstimmt.
2. 2. Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung (24-43) zum Zählen der unveränderbaren Spuren, eine Einrichtung (55) zum Erkennen des Vorhandenseins eines Paritätsfehlers in dem Binärdatenmuster, eine Einrichtung (72, 73, 77, 80, 81, 82, 83, 84, 94, 96, 100, 107) zum Korrelieren der Anzeige eines Paritätsfehlers, eines Bitfehlers, einer Übereinstimmung einer angezeigten Bitfehlerstelle mit einer unveränderbaren Spur mit der Anzahl der unveränderbaren Spuren, und eine Komplementiereinrichtung (113, 116, 88, 52), die unter Steuerung durch die Korreliereinrichtung (72, 73, 77, 80, 81, 82, 83, 84, 94, 96, 100, 107) wahlweise von mindestens einer der unveränderbaren Spuren abgeleitete !Bits komplementiert, wenn, eine vorherbestimmte Kombination der Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
3. 3· Vorrichtung nach Anspruch 1, gekennzeichnet durch eine Einrichtung (24-43) zum Zählen der unveränderbaren Spuren, eine Einrichtung (55) zum Erkennen des Vor-

   209822/0929

   BAD

   handenseins eines Paritätsfehlers in dem Binärdateninuster, eine Einrichtung (72, 73, 77, 80, 81, 82, 83, 84, 94, 96, 100, 107) zum Korrelieren der Anzeigen eines Paritätsfehlers, eines Bitfehlers, einer Übereinstimmung einer angezeigten Bitfehlerstelle mit einer unveränderbaren Spur mit der Anzahl der unveränderbaren Spuren und eine Korrektureinrichtung (53), die unter Steuerung durch die Korreliereinrichtung (72, 73, 77, 80, 81, 82, 83, 84, 94, 96, 100, 107) das Bit an der angezeigten Bitfehlerstelle korrigiert, wenn eine bestimmte Kombination der korrelierten Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
4. 4· Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung (59-65) zum Erkennen des Vorhandenseins von Bitfehlern und zum Anzeigen von Bitfehlerstellen eine Hamming-Pehleranzeigeeinrichtung und die Einrichtung (53) zur Korrektur des Bits an der angezeigten Bitfehlerstelle eine Hamming-Fehlerkorrektureinrichtung ist.
5. 5· Vorrichtung nach Anspruch 3, gekennzeichnet durch eine Komplementiereinrichtung (113, 116, 88, 52), die unter Steuerung durch die Korreliereinrichtung (72, 73, 77, 80, 81, 82, 83, 84, 94, 96, 100, 107) wahlweise von mindestens einer der unveränderbaren Spuren abgeleitete Bits komplementiert, wenn eine bestimmte Kombination der korrelierten Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
6. 6. Vorrichtung nach Anspruch 3 oder 5, dadurch gekennzeichnet, d*aß die Korrektureinrichtung auf eine vorherbestimmte Kombination mit zwei unveränderbaren Spuren anspricht.

   209822/0929
7. 7- Vorrichtung nach Anspruch. 2 oder 5> dadurch gekennzeichnet, daß die Komplementiereinrichtung (113, 116, 88, 52) auf eine vorherbestimmte Kombination-ιηιΐ mindestens einem Bitfehler und keinem Paritätsfehler anspricht.
8. 8. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Komplementiereinrichtung (113, 116, 88, 52) auf eine vorherbestimmte Kombination mit mindestens einem Bitfehler, keinem Paritätsfehler, zwei unveränderbaren Spuren und der Übereinstimmung einer Bitfehlerstelle mit einer unveränderbaren Spur anspricht und die Komplementiereinrichtung nur die Bits von jener unveränderbaren Spur komplementiert, die mit der angezeigten Bitfehlerstelle nicht übereinstimmt.
9. 9· Vorrichtung nach Anspruch 1 oder 8, dadurch gekennzeichnet, daß die Einrichtung (59-65) zum Erkennen des Vorhandenseins von Bitfehlern und zur Anzeige von Bitfehlerstellen eine Hamming-Pehlererkennungseinrichtung ist.
10. 10. Vorrichtung nach Anspruch 5» gekennzeichnet durch eine Einrichtung (44) zum Unterbrechen des Betriebes der Vorrichtung, wenn mindestens drei unveränderbare Spuren vorhanden sind.
11. 11. Vorrichtung zum Erkennen und Korrigieren von Fehlern in einem Parallelbinärdatenmuster, das aus mehreren Bin&rbits besteht, die von je einer von mehreren Datenspuren abgeleitet sind, gekennzeichnet durch eine Einrichtung. (11, 12, 18, 20) zum Erkennen von unveränderbaren Öpuren, eine Einrichtung (24-43) zum Zählen der unveränderbaren οpuren, eine Einrichtung (44) zum Unterbrechen des Betriebes der Vorrichtung, werm mindestens drei unveränder-

    209822/0929

    bare Spuren vorhanden sind, eine erste Erkennungseinrichtung (55) zum Srkennen des Vorhandenseins eines Paritätsfehlers in dem Parallerbinärdatenmuster, eine zweite Erkennungseinrichtung (59-65) zum Erkennen des Vorhandenseins eines Bitfehlers in den Binärdaten und zur Anzeige einer Bitfehlerstelle, die nur beim Vorhandensein nur eines einzigen Bitfehlers in dem Muster tatsächlich eine Bitfehlerstelle ist, eine Einrichtung (54) zum Anlegen des Binärdatenmusters an die erste und die zweite Krkennungseinrichtung, eine Einrichtung (113, 116, 88, 52), die.auf die Kombination der Abwesenheit eines Paritätsfehlers und des Vorhandenseins mindestens eines Bitfehlers in dem angelegten Datenmuster durch Komplementieren jedes von einer unveränderbaren Spur abgeleiteten Bits in dem Paralleldatenmuster anspricht, eine Einrichtung (54) zum Wiederanlegen des komplementierten Datenmusters an die erste und zweite Erkennungseinrichtung, eine Einrichtung (103) zur Abgabe eines lehlerausgangssignals, wenn in dem komplementierten und wiederangelegten Datenmuster erneut eine Kombination der Abwesenheit eines Paritätsfehlers und des Vorhandenseins eines Bitfehlers vorhanden ist, eine Einrichtung (83) zur Weitergabe des ursprünglichen oder des wiederangelegten Datenmusters als gutes Muster, wenn kein Paritätsfehler und kein Bitfehler vorhanden ist, eine Einrichtung (53> 107), die bei einer Kombination eines Paritätsfehlers und von weniger als zwei unveränderbaren Spuren in dem ursprünglichen oder wiederangelegten Datenmuster das Bit an der angezeigten Bitfehlerstelle korrigiert und das korrigierte Dateninuster als gutes Datenmuster weitergibt, eine Einrichtung (96)' zur Bestimmung, ob die angezeigte Bitfehlerstelle mit einer unveränderbaren Spur übereinstimmt, und eine Einrichtung (53, 100, 94, 83, 103), die bei einer Kombination eines Paritätsfehlers in dem ursprünglichen oder wiederangelegten Datenmuster und zwei unveränderbaren Spuren das Bit an der angezeigten EitfehlersteHe

    209822/0929

    korrigiert und das korrigierte Datenmuster weitergibt, wenn das Bit an der angezeigten Bitfehlerstelle von einer unveränderbaren Spur abgeleitet ist, und die ein Pehlerausgangssignal abgibt, wenn das Bit an der angezeigten Bitfehlerstelle nicht von einer unveränderbaren Spur angeleitet ist.-
12. 12. Vorrichtung nach einem der Ansprüche 1, 5 und 11, dadurch gekennzeichnet, daß die Datenspuren von je einem Schieberegister (10) gebildet werden.
13. 15· Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß die zweite Erkennungseinrichtung (59-65) eine Hamming-Fehler erkennungs einrichtung und die Einrichtung (55) zum Korrigieren des Bits an der angezeigten Bitfehlerstelle eine Hamniing-Fehlerkorrektureinrichtung ist.
14. 14· Vorrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Schieberegister (10) von integrierten Halbleiterschaltungen gebildet werden.
15. 15· Vorrichtung nach Anspruch 11, dadurch gekennzeichnet, daß mindestens eine der Einrichtungen (105) zur Abgabe eines Fehlerausgangssignals den Betrieb der Vorrichtung unterbricht (über 44)·
16. 16. Vorrichtung zum Erkennen, ob sich eine Spur, in der sequentielle Binärdatenbits zyklisch fortgeschaltet werden, in einem'unveränderbaren Zustand befindet, gekennzeichnet durch eine Spur (10) zum zyklischen Fortschalten von sequentiellen Biiiärdatenbits, die mindestens ein Prüfbit entholten, welches das Binär¹"omplement des unmittelbar vorhergehenden Bits ist, eine Einrichtung (18, 20) zum Erkennen einer Veränderung des Binärzustandes in der Spur (10) zum zyklischen Fortschalten des Prüfbits und des ihm

    209822/0929

    unmittelbar vorhergehenden Bitε an der Erkennungseinrichtung vorbei und eine Einrichtung (20), die unter Steuerung durch die Erkermungseinrichtung anzeigt, άει- ?ich die b;iur in einen unveränderbaren Zustand befindet, wenn keine derartige Veränderung erkannt *ird.
17. 17· Vorrichtung zum Erkennen, ob eine von mehreren Spuren, in denen sequentielle Binärdatenbits zyklisch fortgeschaltet werden, sich in einem unveränderbaren Zustand befinden, gekennzeichnet durch mehrere bpuren (10) zum zyklischen Fortschalten von sequentiellen Binärdatenbits in jeder der Spuren, wobei jede Spur mindestens ein Prüfbit enthält, welches das Einärkomplement des ihm unmittelbar vorhergehenden Bits ist, je einer der Spuren mit den zyklisch fortgeschalteten Oaten-zugeordnete Einrichtungen

    (18, 20) zum Erkennen einer Veränderung des .Binärzustandes in der zugeordneten Spur, eine Einrichtung (11) zum zyklischen Fortschalten jedes der Prüfbite und des ihm unmittelbar vorhergehenden Bits an der zugeordneten Erkennungeinrichtung (18, 20) vorbei und Einrichtungen (20), die unter Steuerung durch je eine der Erkennungseinrichtungen anzeigen, daß sich die entsprechende Spur in einem unveränderbaren Zustand befindet, wenn keine derartige Veränderung erkannt wird.
18. 18. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß jede Erkennungseinrichtung und die ihr zugeordnete Anzeigeeinrichtung eine bistabile Schaltung (20) aufweist, an die das Prüfbit und das ihm unmittelbar vorhergehende Bit nacheinander angelegt werden und deren Ausgangszustand anzeigt, ob zynischen den beiden cngele^ten £ite eine Veränderung des Binärsustr.ndes stattgefunden hat.
19. 19· Vorrichtung nacii Einspruch 1 oder 2, dadurch gekennzeichnet", dal? jede der Spuren (10) zy'disch fort-

    209822/0929

    BAD ORfQJNAl

    schaltbare Binärdatenbits enthält, die mindestens ein Prüfbit aufweisen, welches das Binärkomplement des ihm unmittelbar vorhergehenden Bits ist, und die Einrichtung (11, 12, 18, 20) zum Erkennen der unveränderbaren-Spuren je einer der Spuren mit den zyklisch fortgeschalteten Daten zugeordnete Einrichtungen (18, 20) zum Erkennen einer Veränderung des Binärzustandes in der zugeordneten Spur aufweist, ferner eine Einrichtung (11) zum zyklischen Fortschalten jedes der Prüfbits und des ihm unmittelbar vorhergehenden Bits an der zugeordneten Erkennungseinrichtung vorbei und Einrichtungen (20), die unter Steuerung durch je eine der Erkennungseinrichtungen anzeigen, daß sich die entsprechende Spur in einem unveränderbaren Zustand befindet, wenn die Erkennungseinrichtung keine derartige Veränderung erkennt.
20. 20. Vorrichtung nach Anspruch 16, dadurch gekennzeichnet, daß alle Daten in jeder Spur (20) an der entsprechenden Erkennungteinrichtung (18, 20) vorbei zyklisch fortgeschaltet v/erden und dadurch gewährleistet wird, daß das Prüfbit und das ihm unmittelbar vorhergehende Bit an der Erkennungseinrichtung (18, 20) vorbei zyklisch fortgeschaltet werden.
21. 21. Verfahren zum Erkennen von. Fehlern "in-Parallel-" binärdaten, die aus mehreren Binärbits bestehen, die von je einer von mehreren Datenspuren abgeleitet werden, dadurch gekennzeichnet, daß festgestellt wird, welche Spuren sich in einem unveränderbaren Zustand befinden, daß mit Hilfe, eines Hamming-Codes zum Erkennen eines einzigen Fehlers die Binärdaten auf das Vorhandensein eines Bitfehlers geprüft v/erden und eine Bitfehlerstelle angezeigt wird, die nur beim Vorhandensein nur eines einzigen Bitfehlers tatsächlich eine Mtfettlerstelle ist, und daß festgestellt wird, ob die angezeigte z,itfe'ilerstelle mit einer als unveränderbar erkannten -j Air übereinstimmt.

    209822/0929
22. 22. Verfahren nach Anspruch. 21 , dadurch gekennzeichnet, daß die unveränderbaren Spuren gezählt werden, daß das Binärdatenmuster auf das Vorhandensein eines Paritätsfehlers geprüft wird, daß die Anzeigen eines Paritätsfehlers, eines Bitfehlers, der Übereinstimmung einer Bitfehlerstelle mit einer unveränderbaren Spur mit der Anzahl der unveränderbaren Spuren korreliert werden und daß wahlweise von mindestens einer unveränderbaren Spur abgeleitete Bits komplementiert werden, wenn eine bestimmte Kombination der korrelierten Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
23. 23· Verfahren nach Anspruch 21, dadurch gekennzeichnet, daß die unveränderbaren Spuren gezählt werden, daß das Binärdatenmuster auf das Vorhandensein eines Paritätsfehlers geprüft wird, daß die Anzeigen eines Paritätsfehle.rs, eines Bitfehlers, einer Übereinstimmung einer Bitfehlerstelle mit einer unveränderbaren Spur mit der Anzahl der unveränderbaren Spuren korreliert werden und daß das Bit an der angezeigten Bitfehlerstelle wahlweise nur dann korrigiert wird, wenn eine vorherbestimmte Kombination der korrelierten Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
24. 24· Verfahren nach Anspruch 23, dadurch gekennzeichnet, daß wahlweise von mindestens einer der unveränderbaren Spuren abgeleitete Bits komplementiert werden, wenn eine vorherbestimmte Kombination der korrelierten Anzeigen und der Anzahl der unveränderbaren Spuren vorhanden ist.
25. 25· Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß die selektive Korrektur beim Vorhandensein von zwei unveränderbaren Spuren vorgenommen wird.

    209822/0929
26. 26. Verfahren nach Anspruch 22, dadurch gekennzeichnet, daß die wahlweise Komplementierung vorgenommen wird, wenn ein Bitfehler, kein Paritätsfehler, zwei unveränderbare Spuren und eine Übereinstimmung der Bitfehlerstelle mit einer unveränderbaren Spur vorhanden sind und nur jene unveränderbare Spur komplementiert wird, die mit der angezeigten Bitfehlerstelle (Zufallsfehler) nicht übereinstimmt. ' > . .

    27· Verfahren zum Erkennen und Korrigieren von fehlern in einem Parallelbinärdatenmuster, das aus mehreren Binärbits besteht, die von je einem von mehreren Datenmustern abgeleitet sind, dadurch gekennzeichnet, daß festgestellt wird, welche Spuren sich in einem unveränderbaren Zustand befinden, daß die Anzahl der unveränderbaren Spuren gezählt wird, daß der Betrieb der Vorrichtung unterbrochen wird, wenn mindestens drei unveränderbare Spuren vorhanden sind, daß das Binärdatenmuster an eine Einrichtung zum Prüfen auf Paritätsfehler und an eine Einrichtung zum Prüfen auf Bitfehler mit Hilfe eines Hamming-Codes zum Erkennen eines einzigen Fehlers das Binärdatenmuster-raingelegt und eine Bitfehlerstelle angezeigt wird, die nur beim Vorhandensein nur eines einzigen Bitfehlers in dem Datenmuster tatsächlich eine Bitfehlerstelle ist, daß bei einer Kombination der Abwesenheit eines Paritätsfehlers und des Vorhandenseins eines Bitfehlers in dem angelegten Daten-Muster die von unveränderbaren Spuren abgeleiteten Bits des Paralleldatenmusters komplementiert werden, daß das komplementierte Datenmuster wieder an die Einrichtung zum Prüfen auf Paritätsfehler und an die Einrichtung zum Prüfen auf Bitfehler angelegt und ein Fehlersignal abgegeben wird, wenn auch in dem komplementierten und wiederangelegten Datenmuster eine Kombination der Abwesenheit eines Paritätsfehlers und des Vorhändenseins eines Bitfehler?, vorhanden ist, da-V das ursprüngliche oder wiederan£Clegte Datenmuster

    209822/0929 β_{Λ0 OfileiNAL}

    als gutes Muster weitergegeben wird, wenn kein Paritätsfehler und kein Bitfehler vorhanden ist, daif bei einer Kombination eines Paritätsfehlers in dem ursprünglichen oder wiederangelegten Datenmuster und von weniger als zwei unveränderbaren Spuren das Bit an der angezeigten Bitfehlerstelle korrigiert und das korrigierte Datenmuster als gutes Huster weitergegeben wird, daß bestimmt wird, ob das Bit an der angezeigten Bitfehlerstelle von einer unveränderbaren Spur abgeleitet ist, und daß bei einer Kombination eines Paritätsf elilers in dein ursprünglichen oder wiederangelegten Datenmuster und zwei unveränderbaren Spuren das Bit an der angezeigten Bitfehlerstelle korrigiert und das korrigierte Datenmuster weitergegeben wird, wenn das idt an der angezeigten Bitfehlerstelle von einer blockierten Spur abgeleitet ist, oder ein Fehlerausgangssignal abgegeben wird, wenn das "Bit an der angezeigten Bitfehlerstelle nicht von einer unveränderbaren bpür abgeleitet ist.

    26. Verfahren zum Prüfen einer Spur zum zyklischei. Foxtschalten von sequentiellen Binlirdatenbits auf das "Vorhemde ns ein eines unveränderbaren Zustanden, dadurch gekennzeichnet, daß in die Spur mindestens ein Prüfbit- eingeführt wird, welches das Binärkomplement des ihm unmittelbar vorhergehenden Bits ist, und da£ festgestellt wird, ob wi'hrenc. eines Umlauf der in der Spur zyklisch fortgeecLf.ltett-u Later in dieser Spur eine Veränderung ae-,ι oiru.r^uetrndes sjbf/tt-' findet.

    2098 2 2/U929

    BAD ORIGINAL