JP2002149290A - マイクロコンピュータ - Google Patents

マイクロコンピュータ

Info

Publication number
JP2002149290A
JP2002149290A JP2000345575A JP2000345575A JP2002149290A JP 2002149290 A JP2002149290 A JP 2002149290A JP 2000345575 A JP2000345575 A JP 2000345575A JP 2000345575 A JP2000345575 A JP 2000345575A JP 2002149290 A JP2002149290 A JP 2002149290A
Authority
JP
Japan
Prior art keywords
standby
interrupt
instruction
flag
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000345575A
Other languages
English (en)
Inventor
Hisaaki Ishimaru
寿明 石丸
Takashi Suzuki
崇 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Optical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Optical Co Ltd filed Critical Olympus Optical Co Ltd
Priority to JP2000345575A priority Critical patent/JP2002149290A/ja
Publication of JP2002149290A publication Critical patent/JP2002149290A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

(57)【要約】 【課題】割込みにより所定のベクタテーブルの割込み処
理を行うことでしかスタンバイ解除できないマイクロコ
ンピュータにおいて、スタンバイ解除できない不感帯を
無くすこと。 【解決手段】ステップS41で、「スタンバイ状態」に
する命令を含めた処理を実行している間であることを示
すスタンバイ中フラグf_stbをセットした後で、且
つ、割込みが発生したことを示すフラグであるスタンバ
イ禁止フラグf_denstbがセットされておらず、
ステップS43での「stop」命令を実行するまでの
間に、割込みが発生した場合には、割込み処理におい
て、ステップS74でスタックポインタをcpusto
pサブルーチンの戻り先であるステップS50のアドレ
スに書換えてからリターンするので、上記ステップS4
3での「stop」命令を通らず、よって、「スタンバ
イ状態」にならない。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特に、動作状態からスタンバイ状態にした
後で動作状態に戻すときに、直接、動作状態に戻すこと
が出来ず、必ず、割込み処理を行わなければならないタ
イプのマイクロコンピュータに関する。
【0002】
【従来の技術】マイクロコンピュータの原振が発振して
プログラムを実行している動作状態では消費電流が大き
いので、消費電流を押さえる為に、「動作状態」とは別
に、原振を停止しプログラムの実行を止めて消費電流を
非常に小さくする「スタンバイ状態」に遷移可能なマイ
クロコンピュータが一般的に使われている。
【0003】この「動作状態」から「スタンバイ状態」
への移行は、専用の命令で行われる。そして、「スタン
バイ状態」からは割込みにより「動作状態」へ移行する
が、その際、(1)所定のベクタテーブルの命令から始
まる割込み処理を行うもの、(2)停止したプログラム
の次の命令から実行する方法がある。ハードウェアを簡
単にする為に、上記(1)のみで(2)の出来ないマイ
クロコンピュータもある。
【0004】
【発明が解決しようとする課題】しかしながら、上記
(1)の方法でしか「スタンバイ状態」から「動作状
態」へ移行できないマイクロコンピュータでは、「スタ
ンバイ状態」への専用の命令を実行する直前に割込みが
発生してしまうと、所定のベクタテーブルの命令から始
まる割込み処理を行い、戻った所で、「スタンバイ状
態」への専用の命令を実行してしまい、結局、スタンバ
イ解除できなくなるという、不感帯のタイミングが残っ
てしまう。
【0005】以下、これを図4の(A)及び(B)に示
すフローチャートを参照して説明する。
【0006】即ち、マイクロコンピュータでは、「動作
状態」から「スタンバイ状態」への移行を行う際に、図
4の(A)に示すように、まず、割込みが発生したこと
を示すフラグであるスタンバイ禁止フラグf_dens
tbがセットされている、つまりそれが「1」か否かを
判別する(ステップS101)。そして、このスタンバ
イ禁止フラグf_denstbが「0」のときは、「s
top」命令(「スタンバイ状態」にする命令)を実行
する(ステップS102)。また、「1」のときは、ス
タンバイ禁止であるとして、このステップS102をス
キップする。そして、上記スタンバイ禁止フラグf_d
enstbをリセット(「0」に)する(ステップS1
03)。
【0007】なお、上記スタンバイ禁止フラグf_de
nstbは、図4の(B)に示すように、「スタンバイ
状態」から「動作状態」へ移行する為の割込みが発生し
た時に実行される所定のベクタテーブルの命令から始ま
る割込み処理において、セットされるようになっている
(ステップS201)。
【0008】ここで、上記ステップS101でのスタン
バイ禁止フラグf_denstbのチェックを行う前、
即ち、領域ア)で割込みが発生した場合には、その割込
みが発生した後で上記スタンバイ禁止フラグf_den
stbのチェックを行うので、「スタンバイ状態」にな
らずに(「stop」命令を実行せずに)、処理を続け
る。従って、「動作状態」が継続するので、問題は無
い。
【0009】これに対して、上記ステップS101での
スタンバイ禁止フラグf_denstbのチェック後か
ら上記ステップS102での「stop」命令を実行す
るまでの間、即ち、領域イ)で割込みが発生した場合に
は、上記割込み処理内の上記ステップS201で上記ス
タンバイ禁止フラグf_denstbをセットしている
にもかかわらず、もはやそのチェックは行われないの
で、「stop」命令を実行してしまい、「スタンバイ
状態」になってしまう。即ち、割込みが発生しなかった
のと同じであり、割込みが機能していないことになる。
従ってこの場合には、不感帯が有り、不所望の「スタン
バイ状態」に移行してしまうので、問題である。
【0010】なお、上記ステップS102で「sto
p」命令を実行した後の領域ウ)で割込みが発生した場
合には、その割込みに応じて上記割込み処理が行なわ
れ、「動作状態」に復帰するので、問題はない。
【0011】本発明は、上記の点に鑑みてなされたもの
で、割込みにより所定のベクタテーブルの割込み処理を
行うことでしかスタンバイ解除できないものであって
も、スタンバイ解除できない不感帯を無くしたマイクロ
コンピュータを提供することを目的とする。
【0012】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるマイクロコンピュータは、システム
クロックが出力されている「動作状態」と、システムク
ロックが停止している「スタンバイ状態」とを有し、
「スタンバイ状態」で割込みが発生すると「動作状態」
となり割込み処理を実行するマイクロコンピュータであ
って、上記「動作状態」から上記「スタンバイ状態」に
移行する処理を実行中、又は、上記「スタンバイ状態」
中に、上記割り込みが発生したときは、上記割込み処理
を実行後の戻り場所を所定値に変更することを特徴とす
る。
【0013】即ち、本発明のマイクロコンピュータによ
れば、上記「動作状態」から上記「スタンバイ状態」に
移行する処理を実行中、又は、上記「スタンバイ状態」
中に、上記割り込みが発生したときは、上記割込み処理
を実行後の戻り場所を所定値、例えば「スタンバイ状
態」にする命令を実行しないときの戻り場所とするよう
にしているので、上記「動作状態」から上記「スタンバ
イ状態」に移行する処理を実行中に割り込みが発生した
時には、「スタンバイ状態」とはならない。
【0014】従って、どのようなタイミングで割込みが
なされたとしても、その割込みが機能し、不感帯は発生
しない。
【0015】
【発明の実施の形態】以下、本発明の一実施の形態を図
面を参照して説明する。
【0016】図1の(A)は、本発明一実施の形態に係
るマイクロコンピュータの動作状態遷移図である。即
ち、システムクロックが出力されている「動作状態」1
と、システムクロックが停止している「スタンバイ状
態」2とを有し、「スタンバイ状態」2で割込みが発生
すると「動作状態」1となり割込み処理3を実行する。
つまり、「動作状態」1から「スタンバイ状態」2にし
た後で、「動作状態」1に戻すときに、直接、「動作状
態」1に戻すことが出来ず、必ず、割込み処理3を行わ
なければならない。
【0017】ここで、「動作状態」1は、図1の(B)
に示すように、上記割込み処理3と通常処理4とを含
む。
【0018】通常処理4は、スタンバイ状態命令を含む
処理4Aを含み、このスタンバイ状態命令を含む処理4
A内で、まず、「スタンバイ状態」にする命令を含めた
処理の間を示す「スタンバイ命令処理中を示すフラグ」
のセット手段4A1によりその「スタンバイ命令処理中
を示すフラグ」をセットしてから、スタンバイ命令手段
4A2によりスタンバイ命令を実行する。
【0019】また、割込み処理3内では、上記「スタン
バイ命令処理中を示すフラグ」のチェック手段3Aによ
りそのフラグが立っているか否かをチェックし、そのフ
ラグが立っている時には、割込みからの戻り先変更手段
3Bにより割込み後の戻り場所を変更して割込み処理か
ら戻す。このとき、上記「スタンバイ命令処理中を示す
フラグ」のクリア手段3Cによりそのフラグをクリアし
ておく。
【0020】図2は、本一実施の形態に係るマイクロコ
ンピュータの構成を示すブロック図である。
【0021】このマイクロコンピュータ10は、システ
ムバス11、ALU(演算論理回路)12、PSW(プ
ログラムステータスワード)13、SP(スタックポイ
ンタ)14、ROM(プログラムメモリ)15、RAM
16、レジスタ17、タイマ回路18、シリアル通信回
路19、LCD制御回路20、割込み兼用ポート21、
割込み入力回路22、通常ポート23、システムクロッ
ク発生回路24、プログラムカウンタ25、及びデコー
ダ・コントローラ26を含む。
【0022】上記ALU12、PSW13、SP14、
ROM15、RAM16、レジスタ17、タイマ回路1
8、シリアル通信回路19、LCD制御回路20、割込
み兼用ポート21、割込み入力回路22、通常ポート2
3、及び割込み入力回路22は、システムバス11を介
して互いに接続されている。
【0023】また、上記割込み兼用ポート21は、上記
割込み入力回路22にも直接、接続されている。この割
込み入力回路22は、上記システムクロック発生回路2
4及び上記デコーダ・コントローラ26にも直接、接続
されている。このデコーダ・コントローラ26は、上記
ROM15、上記システムクロック発生回路24、及び
上記プログラムカウンタ25に接続されている。そし
て、上記プログラムカウンタ25は、上記システムクロ
ック発生回路24と上記ROM15との間に接続されて
いる。
【0024】なお、上記割込み兼用ポート21は、該マ
イクロコンピュータ10外部の割込み指示スイッチSW
1に接続されている。
【0025】ここで、上記ALU12は算術演算、論理
演算等のデータ処理を行うものである。上記PSW13
は割込み処理終了後に元のプログラムに復帰するのに必
要なデータを退避するためのものであり、上記SP14
はプログラムの戻り先を記憶するものである。
【0026】上記ROM15はプログラムを記憶したも
のであり、特に、割込みベクタアドレス15Aに割込み
処理のためのプログラムを記憶している。上記RAM1
6はデータ処理中のワークメモリとして使用されるもの
であり、上記レジスタ17は各種命令やデータを一時的
に記憶するためのものである。上記システムクロック発
生回路24はシステムクロックを発生し、それにより上
記プログラムカウンタ25がカウントアップされ、その
プログラムカウンタ25の値で示される上記ROM15
のアドレスからプログラムが読み出される。上記デコー
ダ・コントローラ26は、そのプログラムをデコードし
て実行すると共に、そのデコードしたプログラム内容に
応じて上記プログラムカウンタ25の値をジャンプさせ
たり、上記システムクロック発生回路24を停止させる
停止信号を出力する。
【0027】上記タイマ回路18は計時を行うものであ
り、上記シリアル通信回路19は外部機器とシリアル通
信を行うためのものである。上記LCD制御回路20は
出力装置としての図示しない液晶ディスプレイの表示制
御を行うものであり、上記通常ポート23は通常の外部
入出力ポートである。
【0028】上記割込み兼用ポート21は、上記割込み
指示スイッチSW1の操作信号を検出して、割込みの発
生を上記割込み入力回路22に報知する。上記割込み入
力回路22は、これにより上記システムクロック発生回
路24に発信再開信号を供給したり、上記デコーダ・コ
ントローラ26に上記ROM15の割込みベクタアドレ
ス15Aへ飛ばす信号を供給する。
【0029】なお、上記割込み指示スイッチSW1は、
例えば、本マイクロコンピュータ10がカメラに組み込
まれて使用される場合には、パワースイッチや後蓋スイ
ッチ等として提供される。
【0030】以下、このような構成の本一実施の形態に
係るマイクロコンピュータの動作を、図3の(A)及び
(B)を参照して説明する。
【0031】ROM15には、図3の(A)に示すよう
なプログラムが記憶されており、所定時間ごとに、この
処理が繰り返すようになっている。
【0032】即ち、「stop」用のポート設定を行い
(ステップS10)、「stop」用の割込み設定を行
った後(ステップS20)、割込みが発生したことを示
すフラグであるスタンバイ禁止フラグf_denstb
がセットされている、つまりそれが「1」か否かを判別
する(ステップS30)。そして、このスタンバイ禁止
フラグf_denstbが「0」のときは、cpust
opサブルーチンを実行する(ステップS40)。ま
た、「1」のときは、スタンバイ禁止であるとして、こ
のcpustopサブルーチンをスキップする。そし
て、上記スタンバイ禁止フラグf_denstbをリセ
ット(「0」に)し(ステップS50)、更に、スタッ
クポインタ(SP)14を初期化する(ステップS6
0)。
【0033】上記ステップS40のcpustopサブ
ルーチンにおいては、まず、「スタンバイ状態」にする
命令を含めた処理を実行している間であることを示すス
タンバイ中フラグf_stbをセット(「1」に)する
(ステップS41)。そして、上記スタンバイ禁止フラ
グf_denstbがセットされている、つまりそれが
「1」か否かを判別する(ステップS42)。そして、
このスタンバイ禁止フラグf_denstbが「0」の
ときは、「stop」命令(「スタンバイ状態」にする
命令)を実行する(ステップS43)。また、それが
「1」のときは、このステップS43をスキップする。
そして、上記スタンバイ中フラグf_stbをリセット
(「0」に)した後(ステップS44)、スタックポイ
ンタ(SP)14で示されるcpustopの戻り先ア
ドレスにリターン、即ち、上記ステップS50のアドレ
スに進む。
【0034】また、上記割込み指示スイッチSW1が操
作されたとき、即ち、「スタンバイ状態」から「動作状
態」へ移行する為の割込みが発生した時には、図3の
(B)に示すように、まず、割込みが発生したことを示
す上記スタンバイ禁止フラグf_denstbをセット
した後で(ステップS71)、上記「スタンバイ状態」
にする命令を含めた処理を実行している間であることを
示すスタンバイ中フラグf_stbをチェックする(ス
テップS72)。そして、それがセットしている時に
は、そのスタンバイ中フラグf_stbをクリアすると
共に(ステップS73)、スタックポインタ(SP)1
4を書換えて(ステップS74)、リターンする。つま
り、スタックポインタ14には、この割り込みが発生し
た時の戻り先アドレスが記憶されているものであるが、
それを、上記cpustopの戻り先のアドレスに書換
えることで、上記cpustopの戻り先、つまり上記
ステップS50のアドレスに飛ばすようにしている。な
お、上記ステップS72において、スタンバイ中フラグ
f_stbがセットしていない時には、これらステップ
S73及びステップS74の処理をスキップすること
で、この割り込みが発生した時の戻り先アドレスにリタ
ーンすることになる。
【0035】なお、上記ステップS60でのスタックポ
インタの初期化は、上記ステップS74でのスタックポ
インタの書換えによりスタックの位置が変わってしまた
場合にのみ行えば良い。
【0036】ここで、上記ステップS30での上記スタ
ンバイ禁止フラグf_denstbのチェックを行う
前、つまり領域1)で割り込みが発生した場合には、割
込み処理において、上記ステップS71で上記スタンバ
イ禁止フラグf_denstbをセットした後、上記ス
テップS72で上記スタンバイ中フラグf_stbがセ
ットされていないと判別されるため、この割込み処理か
ら戻ったとき、上記ステップS30で、上記スタンバイ
禁止フラグf_denstbのチェックが行われること
になる。従って、この場合は、ステップS40のcpu
stopサブルーチンがスキップされるので、「スタン
バイ状態」にならずに(「stop」命令を実行せず
に)、処理を続ける。即ち、「動作状態」が継続するの
で、問題は無い。
【0037】また、上記ステップS30での上記スタン
バイ禁止フラグf_denstbのチェックの結果、上
記ステップS40のcpustopサブルーチンが実行
されている間に、上記割込み指示スイッチSW1が操作
されたときには、次のようになる。
【0038】即ち、このcpustopサブルーチンが
コールされた後、上記ステップS41での上記スタンバ
イ中フラグf_stbをセットする前のタイミング、つ
まり、つまり、領域2)で割込みが発生した場合には、
割込み処理において、上記ステップS71で上記スタン
バイ禁止フラグf_denstbをセットした後、上記
ステップS72で上記スタンバイ中フラグf_stbが
セットされていないと判別される。従って、スタックポ
インタ(SP)14に記憶されている、この割込み処理
の戻り先は上記ステップS41となる。そして、上記ス
テップS41で上記スタンバイ中フラグf_stbをセ
ットした後、上記ステップS42で、上記スタンバイ禁
止フラグf_denstbのチェックが行われることに
なる。従って、この場合は、ステップS43の「sto
p」命令(「スタンバイ状態」にする命令)の実行がス
キップされて、上記ステップS44に進み、上記スタン
バイ中フラグf_stbをリセットした後、上記ステッ
プS50で上記スタンバイ禁止フラグf_denstb
をリセットすることになる。このように、領域2)で割
込みが発生しても、「スタンバイ状態」にならずに
(「stop」命令を実行せずに)、処理を続ける、即
ち「動作状態」が継続するので、問題は無い。
【0039】これに対して、上記ステップS41での上
記スタンバイ中フラグf_stbをセットした後で、且
つ、上記ステップS43での「stop」命令を実行す
るまでの間に、つまり、領域3)で割込みが発生した場
合には、割込み処理において、上記ステップS71で上
記スタンバイ禁止フラグf_denstbをセットした
後、上記ステップS72で上記スタンバイ中フラグf_
stbがセットされていると判別される。従ってこの場
合には、ステップS73でそのスタンバイ中フラグf_
stbをクリアし、次のステップS74でスタックポイ
ンタ(SP)14を書換えてから、リターンすることに
なる。これにより、cpustopサブルーチンの戻り
先である上記ステップS50のアドレスに飛ばされるこ
とになるため、上記ステップS43での「stop」命
令を通らないので、「スタンバイ状態」にならない。従
って、従来方法と異なり、不感帯は発生せず、割込みが
機能したことになる。
【0040】また、上記ステップS43での「sto
p」命令を実行してから上記ステップS44での上記ス
タンバイ中フラグf_stbをリセットした時までのタ
イミング、つまり、領域4)で割込みが発生した場合に
も、上記領域3)で割込みが発生した場合と同様に、上
記ステップS74でスタックポインタ(SP)14を書
換えるので、cpustopサブルーチンの戻り先であ
る上記ステップS50のアドレスに飛ぶので、問題は無
い。
【0041】そして、上記ステップS44での上記スタ
ンバイ中フラグf_stbをリセットした後、つまり領
域5)で割込みが発生した場合には、割込み処理におい
て、上記ステップS71で上記スタンバイ禁止フラグf
_denstbをセットした後、上記ステップS72で
上記スタンバイ中フラグf_stbがセットされていな
いと判別される。この場合には、スタックポインタ(S
P)14に記憶されている、この割込み処理の戻り先
は、上記cpustopサブルーチンの戻り先である上
記ステップS50のアドレスであるので、問題は無い。
【0042】以上のように、どのようなタイミングで割
込みが発生しても、確実にスタンバイ解除できるように
なる。
【0043】以上実施の形態に基づいて本発明を説明し
たが、本発明は上述した実施の形態に限定されるもので
はなく、本発明の要旨の範囲内で種々の変形や応用が可
能なことは勿論である。
【0044】例えば、上記ステップS41乃至ステップ
S44の処理は、サブルーチン化せずに、そのまま上記
ステップS30とステップS50の間に挿入することが
可能である。
【0045】
【発明の効果】以上詳述したように、本発明によれば、
割込みにより所定のベクタテーブルの割込み処理を行う
ことでしかスタンバイ解除できないものであっても、ス
タンバイ解除できない不感帯を無くしたマイクロコンピ
ュータを提供することができる。
【図面の簡単な説明】
【図1】(A)は本発明一実施の形態に係るマイクロコ
ンピュータの動作状態遷移図であり、(B)は動作状態
の動作概念図である。
【図2】一実施の形態に係るマイクロコンピュータのブ
ロック構成図である。
【図3】(A)は一実施の形態に係るマイクロコンピュ
ータにおける動作を説明するためのフローチャートを示
す図であり、(B)は一実施の形態に係るマイクロコン
ピュータにおける割込み処理を説明するためのフローチ
ャートを示す図である。
【図4】(A)は従来のマイクロコンピュータにおける
「動作状態」から「スタンバイ状態」への移行動作のフ
ローチャートを示す図であり、(B)は従来のマイクロ
コンピュータにおける割込み処理のフローチャートを示
す図である。
【符号の説明】
1 「動作状態」 2 「スタンバイ状態」 3 割込み処理 3A 「スタンバイ命令処理中を示すフラグ」のチェ
ック手段 3B 割込みからの戻り先変更手段 3C 「スタンバイ命令処理中を示すフラグ」のクリ
ア手段 4 通常処理 4A スタンバイ状態命令を含む処理 4A1 「スタンバイ命令処理中を示すフラグ」のセッ
ト手段 4A2 スタンバイ命令手段 10 マイクロコンピュータ 11 システムバス 12 ALU(演算論理回路) 13 PSW(プログラムステータスワード) 14 SP(スタックポインタ) 15 ROM(プログラムメモリ) 15A 割込みベクタアドレス 16 RAM 17 レジスタ 21 割込み兼用ポート 22 割込み入力回路 24 システムクロック発生回路 25 プログラムカウンタ 26 デコーダ・コントローラ SW1 割込み指示スイッチ

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 システムクロックが出力されている「動
    作状態」と、システムクロックが停止している「スタン
    バイ状態」とを有し、「スタンバイ状態」で割込みが発
    生すると「動作状態」となり割込み処理を実行するマイ
    クロコンピュータにおいて、 上記「動作状態」から上記「スタンバイ状態」に移行す
    る処理を実行中、又は、上記「スタンバイ状態」中に、
    上記割り込みが発生したときは、上記割込み処理を実行
    後の戻り場所を所定値に変更する、 ことを特徴とするマイクロコンピュータ。
  2. 【請求項2】 上記「スタンバイ状態」に移行する処理
    の開始時に、該「スタンバイ状態」に移行する処理を実
    行中であることを示すスタンバイ中フラグをセットし、 上記割込み処理においては、上記スタンバイ中フラグが
    セットされているか否かを判別して、上記スタンバイ中
    フラグがセットされている場合には、当該割込み処理実
    行後の戻り場所を上記所定値に変更する、 ことを特徴とする請求項1に記載のマイクロコンピュー
    タ。
  3. 【請求項3】 上記割込み処理の開始時に、該割込みが
    発生したことを示すスタンバイ禁止フラグをセットし、 上記「スタンバイ状態」に移行する処理において、ま
    ず、上記スタンバイ禁止フラグがセットされているか否
    かを判別し、上記スタンバイ禁止フラグがセットされて
    いる場合には、「スタンバイ状態」にする命令を実行し
    ない、 ことを特徴とする請求項2に記載のマイクロコンピュー
    タ。
  4. 【請求項4】 上記所定値は、上記「スタンバイ状態」
    にする命令を実行しなかった場合の戻り場所であること
    を特徴とする請求項3に記載のマイクロコンピュータ。
JP2000345575A 2000-11-13 2000-11-13 マイクロコンピュータ Withdrawn JP2002149290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000345575A JP2002149290A (ja) 2000-11-13 2000-11-13 マイクロコンピュータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000345575A JP2002149290A (ja) 2000-11-13 2000-11-13 マイクロコンピュータ

Publications (1)

Publication Number Publication Date
JP2002149290A true JP2002149290A (ja) 2002-05-24

Family

ID=18819585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000345575A Withdrawn JP2002149290A (ja) 2000-11-13 2000-11-13 マイクロコンピュータ

Country Status (1)

Country Link
JP (1) JP2002149290A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251886A (ja) * 2005-03-08 2006-09-21 Denso Corp マイクロコンピュータ
WO2009157178A1 (ja) * 2008-06-24 2009-12-30 パナソニック株式会社 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006251886A (ja) * 2005-03-08 2006-09-21 Denso Corp マイクロコンピュータ
JP4492394B2 (ja) * 2005-03-08 2010-06-30 株式会社デンソー マイクロコンピュータ
WO2009157178A1 (ja) * 2008-06-24 2009-12-30 パナソニック株式会社 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路
US8504752B2 (en) 2008-06-24 2013-08-06 Panasonic Corporation Virtual machine control device, virtual machine control program, and virtual machine control circuit for managing interrupts of plural virtual machines
JP5323828B2 (ja) * 2008-06-24 2013-10-23 パナソニック株式会社 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路

Similar Documents

Publication Publication Date Title
KR100746796B1 (ko) 프로세서 및 정보처리 방법
JP5323828B2 (ja) 仮想計算機制御装置、仮想計算機制御プログラム及び仮想計算機制御回路
US20060200826A1 (en) Processor and information processing method
EP1645940A2 (en) Integrated circuit device
JP4609113B2 (ja) プロセッサ
JP2005050208A (ja) マルチタスクシステムにおけるメモリ管理方式およびタスク制御装置
US20070162675A1 (en) Interrupt control device
JP2008090390A (ja) マイコンデバッグシステムおよびマイクロコンピュータ
JP2002149290A (ja) マイクロコンピュータ
JP2001147821A (ja) プロセッサ
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
JP2002132395A (ja) データ処理装置およびシステム
JP2005186770A (ja) 車載装置及びその電源制御方法
JPH04169937A (ja) マイクロ・プロセッサ
JPH0683652A (ja) マイクロコンピュ−タシステム
JPH03292527A (ja) 演算装置
JPH0462614A (ja) 携帯型データ処理装置
JP5194360B2 (ja) 情報処理装置およびその制御方法
KR20000016163A (ko) 마이크로컴퓨터 및 전자 기기
JPH03149621A (ja) マイクロプロセッサ
JP2016177331A (ja) 電子制御装置
JPH11119872A (ja) 電源電圧検出回路
JP2000347772A (ja) 携帯情報機器に使用されるプロセッサの低消費電力制御方法
JP2006099654A (ja) 半導体回路装置
JPH11265284A (ja) データ処理装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205