JP2002132395A - データ処理装置およびシステム - Google Patents

データ処理装置およびシステム

Info

Publication number
JP2002132395A
JP2002132395A JP2000319287A JP2000319287A JP2002132395A JP 2002132395 A JP2002132395 A JP 2002132395A JP 2000319287 A JP2000319287 A JP 2000319287A JP 2000319287 A JP2000319287 A JP 2000319287A JP 2002132395 A JP2002132395 A JP 2002132395A
Authority
JP
Japan
Prior art keywords
circuit
data processing
input
clock
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000319287A
Other languages
English (en)
Other versions
JP4439711B2 (ja
Inventor
Kazuhiro Akiyama
和弘 秋山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Micro Systems Co Ltd
Original Assignee
Renesas Micro Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Micro Systems Co Ltd filed Critical Renesas Micro Systems Co Ltd
Priority to JP2000319287A priority Critical patent/JP4439711B2/ja
Priority to EP01250344A priority patent/EP1207447A3/en
Priority to US09/970,528 priority patent/US6813713B2/en
Publication of JP2002132395A publication Critical patent/JP2002132395A/ja
Application granted granted Critical
Publication of JP4439711B2 publication Critical patent/JP4439711B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Calculators And Similar Devices (AREA)

Abstract

(57)【要約】 【課題】 動作状態ではデータ処理回路などで各種動作
を実行できるとともに入力監視回路で不正な外部入力に
対処でき、このような各部を停止状態では一時停止させ
て無用な電力消費を防止できるデータ処理装置におい
て、停止状態でも不正な外部入力に対処できるようにす
る。 【解決手段】 動作制御回路２１１が入力監視回路１１
１とデータ処理回路１０１とを一時停止させているとき
に外部入力されるクロック信号をカウントし、そのカウ
ント数が所定数に到達すると一時停止されている入力監
視回路１１１を監視起動回路２１２が再度起動するの
で、停止状態でも不正な外部入力に対処できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、動作状態では各種
動作を実行できて不正な外部入力にも対処でき、このよ
うな各部を停止状態では一時停止させて無用な電力消費
を防止できるデータ処理装置、このデータ処理装置とデ
ータ処理端末からなるデータ処理システム、に関する。
【０００２】
【従来の技術】現在、各種のデータ処理を実行するデー
タ処理回路が(Arithmetic and Logical Unit)などの呼
称で実用化されており、各種の分野に利用されている。
このようなデータ処理回路はクロック信号に対応してデ
ータ処理を実行するので、データ処理回路を内蔵したデ
ータ処理装置はクロック発生回路も内蔵していることが
一般的である。
【０００３】ただし、データ処理装置にはデータ処理端
末に装着された状態で動作する携帯型の製品もあり、こ
のようなデータ処理装置にはクロック信号が内部で発生
されずデータ処理端末から供給されるものもある。ま
た、携帯型のデータ処理装置では一般的に電源がバッテ
リからなるため、無用なデータ処理を停止して消費電力
を削減する製品もある。
【０００４】そこで、このようなデータ処理装置の一従
来例を図４を参照して以下に説明する。まず、ここで一
従来例として例示するデータ処理装置１００は、データ
処理回路としてＡＬＵ１０１を具備しており、このＡＬ
Ｕ１０１がバスライン１０２に接続されている。
【０００５】このバスライン１０２には、プログラムメ
モリ１０３、データメモリ１０４、汎用レジスタ１０
５、複数のＩ／Ｏ(Input／Output)１０６、等が接続さ
れており、プログラムメモリ１０３には、プログラムカ
ウンタ１０７とデコーダ回路１０８とが接続されてい
る。
【０００６】このデコーダ回路１０８には動作制御回路
であるスタンバイコントローラ１０９が接続されてお
り、このスタンバイコントローラ１０９には、割込処理
回路１１０と入力監視回路であるＩＡＤ(Illegal Acces
s Detector)１１１とが接続されている。
【０００７】なお、このデータ処理装置１００は、別体
のデータ処理端末(図示せず)に装着されて動作する携帯
型に形成されており、外部入力端子とクロック入力端子
も具備している(図示せず)。外部入力端子は、データ処
理端末の外部出力端子に接続されて各種データおよび各
種信号が外部入力され、クロック入力端子は、データ処
理端末のクロック出力端子に接続されてクロック信号が
外部入力される。
【０００８】プログラムメモリ１０３は、例えば、ＥＥ
ＰＲＯＭ(Electrically Erasable Programmable Read O
nly Memory)やフラッシュメモリからなり、各種の命令
からなる動作プログラムが格納されている。プログラム
カウンタ１０７は、例えば、外部入力端子から外部入力
される各種信号に対応し、プログラムメモリ１０３の実
行する命令が格納されているアドレスを指定する。
【０００９】デコーダ回路１０８は、プログラムカウン
タ１０７に指定されたアドレスでプログラムメモリ１０
３から命令をデータ読出し、この命令をデコードして各
種の制御信号をデータ生成し、この制御信号をＡＬＵ１
０１などの各部にデータ供給する。
【００１０】ＡＬＵ１０１は、外部入力端子から外部入
力される各種データ、データメモリ１０４に一時保持さ
れた各種データ、デコーダ回路１０８を介してプログラ
ムメモリ１０３からデータ供給される動作プログラム、
等に対応して、各種のデータ処理をクロック入力端子か
ら外部入力されるクロック信号に同期して実行する。
【００１１】データメモリ１０４は、例えば、ＲＡＭ(R
andom Access Memory)からなり、ＡＬＵ１０１がデータ
処理する処理データなどを一時保持する。汎用レジスタ
１０５は、汎用のレジスタからなり、演算前、演算途
中、演算結果、などの各種データを一時保持する。
【００１２】Ｉ／Ｏ１０６は、各種機能を各々具備して
いる周辺回路であり、ＡＬＵ１０１に統合制御される。
ＩＡＤ１１１は、外部入力される各種データや各種信号
を監視し、外部入力を不適と判定すると装置全体のリセ
ットなどの所定の対処動作を実行する。
【００１３】割込処理回路１１０は、外部入力される割
込信号やＩ／Ｏ１０６が内部発生する割込信号などがデ
ータ入力され、その割込信号に対応した割込処理をＡＬ
Ｕ１０１やスタンバイコントローラ１０９などに実行さ
せる。このスタンバイコントローラ１０９は、例えば、
停止命令の実行などの所定条件に対応してＩＡＤ１１１
やＡＬＵ１０１やＩ／Ｏ１０６などの各部を一時停止さ
せ、この一時停止させている各部を割込処理回路１１０
への割込入力などの所定条件に対応して再起動する。
【００１４】上述のような構造のデータ処理装置１００
は、別体のデータ処理端末に装着することができ、この
データ処理端末から外部入力される各種データやクロッ
ク信号に対応して各種のデータ処理を実行することがで
きる。その場合、外部入力される各種信号に対応してプ
ログラムカウンタ１０７がプログラムメモリ１０３のア
ドレスを指定するので、この指定アドレスの命令がプロ
グラムメモリ１０３からデータ読出されてデコーダ回路
１０８で制御信号にデコードされる。
【００１５】この制御信号はＡＬＵ１０１などの各部に
データ供給されるので、例えば、ＡＬＵ１０１は、外部
入力端子から外部入力される各種データとデコーダ回路
１０８を介してプログラムメモリ１０３からデータ供給
される動作プログラムとに対応して、各種のデータ処理
をクロック入力端子から外部入力されるクロック信号に
同期して実行する。
【００１６】なお、上述のようにデータ処理装置１００
に外部入力される各種データや各種信号はＩＡＤ１１１
により常時監視されるので、規格に対応しないなどの不
正な外部入力が発生すると、これを検知したＩＡＤ１１
１により装置全体のリセットなどが実行される。
【００１７】また、データ処理装置１００は、所定条件
に対応してプログラムメモリ１０３の停止命令がデコー
ダ回路１０８で停止信号にデコードされ、この停止信号
がスタンバイコントローラ１０９にデータ供給される。
この停止信号がデータ供給されたスタンバイコントロー
ラ１０９は、ＩＡＤ１１１やＡＬＵ１０１やＩ／Ｏ１０
６などの各部を一時停止させるので、この停止状態では
無用な電力消費を防止することができる。この停止状態
でも割込入力などの所定条件に対応して割込処理回路１
１０は一時停止されている各部を再起動するので、これ
でデータ処理装置１００は通常の動作状態に復帰するこ
とができる。
【００１８】
【発明が解決しようとする課題】上述のようなデータ処
理装置１００は、ＡＬＵ１０１やＩＡＤ１１１などの各
部を一時停止させて無用な電力消費を防止することがで
き、この停止状態でも通常の動作状態に復帰することが
でき、この通常の動作状態ではＩＡＤ１１１により不正
な外部入力に対処することができる。
【００１９】しかし、停止状態ではＩＡＤ１１１も停止
されているので、データ処理装置１００が不正な外部入
力に対処することができない。これを解決するために
は、ＩＡＤ１１１を常時動作させておくことが想定でき
るが、これでは停止状態でもＩＡＤ１１１が電力を消費
することになる。
【００２０】本発明は上述のような課題に鑑みてなされ
たものであり、停止状態に無用に電力を消費することな
く不正な外部入力に対処することができるデータ処理装
置およびシステムの少なくとも一方を提供することを目
的とする。
【００２１】
【課題を解決するための手段】本発明のデータ処理装置
では、各種の命令からなる動作プログラムがプログラム
メモリに格納されているので、外部入力端子には各種デ
ータおよび各種信号が外部入力され、クロック入力端子
にはクロック信号が外部入力されると、この外部入力さ
れるクロック信号に同期して外部入力される各種データ
とプログラムメモリに格納されている動作プログラムと
に対応してデータ処理回路が各種のデータ処理を実行す
る。
【００２２】このとき、外部入力される各種データや各
種信号を入力監視回路が監視しており、それが不適と判
定すると所定の対処動作を実行するので、動作状態のデ
ータ処理装置は不正な外部入力に対処することができ
る。また、動作制御回路が入力監視回路とデータ処理回
路との一時停止と再起動とを動作制御するので、停止状
態により無用な電力消費を防止することができ、この停
止状態から動作状態に復帰することもできる。
【００２３】そして、動作制御回路が入力監視回路とデ
ータ処理回路とを一時停止させているときにクロック入
力端子から外部入力されるクロック信号をクロックカウ
ンタ回路がカウントし、このクロックカウンタ回路のカ
ウント数が所定数に到達すると動作制御回路が一時停止
させている入力監視回路を監視起動回路が再起動するの
で、データ処理装置は停止状態でも外部入力されるクロ
ック信号が所定数に到達すると不正な外部入力に対処で
きる状態となる。それでいて、クロックカウンタ回路の
消費電力は微少なので、停止状態の消費電力を無用に増
大させることもない。
【００２４】また、本発明の他の態様としては、レジス
タ回路に所定のカウント数がデータ設定されており、こ
のデータ設定されているカウント数とクロックカウンタ
回路のカウント数とをコンパレータ回路が比較する。こ
の場合、クロックカウンタ回路のカウント数が所定数に
到達すると一時停止されている入力監視回路を再起動す
る監視起動回路が簡単な構造で実現される。
【００２５】また、レジスタ回路は外部入力されるカウ
ント数を更新自在にデータ記憶することにより、所望の
カウント数がレジスタ回路にデータ設定されるので、こ
れでセキュリティレベルが調節され、安全性より省電力
性を優先するユーザと、省電力性より安全性を優先する
ユーザとの、両方の要求が満足される。
【００２６】本発明のデータ処理システムは、本発明の
データ処理装置にデータ処理端末が各種データと各種信
号とクロック信号とを外部入力するので、本発明のデー
タ処理装置はデータ処理端末とデータ通信して各種のデ
ータ処理を実行する。
【００２７】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正な機能がプログラムにより付与さ
れたコンピュータ、適正なプログラムによりコンピュー
タの内部に実現された機能、これらの組み合わせ、等を
許容する。
【００２８】
【発明の実施の形態】本発明の実施の一形態を図１ない
し図３を参照して以下に説明する。ただし、本実施の形
態に関して前述した一従来例と同一の部分は、同一の名
称を使用して詳細な説明は省略する。
【００２９】まず、本実施の形態のデータ処理装置２０
０も、一従来例として前述したデータ処理装置１００と
同様に、別体のデータ処理端末３００とともにデータ処
理システム４００の一部として形成されており、そのデ
ータ処理端末３００に装着されて動作する携帯型に形成
されている。
【００３０】データ処理端末３００は、各種データおよ
び各種信号を外部出力する外部出力端子３０１と、クロ
ック信号を外部出力するクロック出力端子３０２とを具
備しており、データ処理装置２００は、各種データおよ
び各種信号が外部入力される外部入力端子２０１と、ク
ロック信号が外部入力されるクロック入力端子２０２
と、を具備している。
【００３１】さらに、本実施の形態のデータ処理装置２
００も、図１に示すように、一従来例として前述したデ
ータ処理装置１００と同様に、バスライン１０２に、デ
ータ処理回路であるＡＬＵ１０１、プログラムメモリ１
０３、データメモリ１０４、汎用レジスタ１０５、複数
のＩ／Ｏ１０６、等が接続されており、プログラムメモ
リ１０３には、プログラムカウンタ１０７とデコーダ回
路１０８とが接続されている。
【００３２】このデコーダ回路１０８には動作制御回路
であるスタンバイコントローラ２１１が接続されてお
り、このスタンバイコントローラ２１１には、割込処理
回路１１０と入力監視回路であるＩＡＤ１１１とが接続
されている。ただし、一従来例として前述したデータ処
理装置１００とは相違して、デコーダ回路１０８とスタ
ンバイコントローラ２１１との停止信号の通信経路にス
トップコントロール回路２１２が挿入されている。
【００３３】このストップコントロール回路２１２は、
図２に示すように、クロックカウンタ回路２１３と監視
起動回路２１４からなり、この監視起動回路２１４は、
レジスタ回路２１５、コンパレータ回路２１６、インバ
ータ素子２１７、アンドゲート２１８、等からなる。
【００３４】クロックカウンタ回路２１３は、スタンバ
イコントローラ２１１がＩＡＤ１１１とＡＬＵ１０１と
を一時停止させているとき、クロック入力端子２０２か
ら外部入力されるクロック信号をカウントする。レジス
タ回路２１５は、外部入力されるカウント数を更新自在
にデータ記憶し、コンパレータ回路２１６は、レジスタ
回路２１５にデータ設定されているカウント数とクロッ
クカウンタ回路２１３のカウント数とを比較する。
【００３５】インバータ素子２１７は、コンパレータ回
路２１６の比較結果を反転させてアンドゲート２１８の
一対の入力端子の一方にデータ供給し、このアンドゲー
ト２１８は、上述のデータ供給に対応してスタンバイコ
ントローラ２１１にデータ供給されている停止信号を反
転させる。
【００３６】このスタンバイコントローラ２１１は一従
来例のスタンバイコントローラ１０９と同様に、所定条
件に対応してＩＡＤ１１１やＡＬＵ１０１やＩ／Ｏ１０
６などの各部を一時停止させ、この一時停止させている
各部を所定条件に対応して再起動する。
【００３７】ただし、このスタンバイコントローラ２１
１は一従来例のスタンバイコントローラ１０９とは相違
して、ＩＡＤ１１１やＡＬＵ１０１やＩ／Ｏ１０６など
の各部を一時停止させているとき、その停止信号が反転
するとＡＬＵ１０１やＩ／Ｏ１０６などの停止状態は維
持したままＩＡＤ１１１のみを再起動する。
【００３８】なお、本実施の形態のデータ処理装置２０
０は、図３に示すように、上述のような主要回路は実際
には一個のＭＰＵ(Microprocessor Unit)２２０として
集積されており、そこに複数のＩ／Ｏ１０６や各種入力
端子２０１，２０２などが接続されている。
【００３９】上述のような構成において、本実施の形態
のデータ処理装置２００は、一従来例のデータ処理装置
１００と同様に、別体のデータ処理端末３００から外部
入力される各種データやクロック信号に対応して各種の
データ処理を実行することができる。
【００４０】さらに、ＡＬＵ１０１やＩＡＤ１１１など
の各部を一時停止させて無用な電力消費を防止すること
ができ、この停止状態でも再起動により通常の動作状態
に復帰することができ、この通常の動作状態ではＩＡＤ
１１１により不正な外部入力に対処することができる。
【００４１】しかし、本実施の形態のデータ処理装置２
００は一従来例のデータ処理装置１００とは相違して、
停止状態にクロック信号が外部入力されると、このクロ
ック信号がクロックカウンタ回路２１３でカウントさ
れ、このカウント数とレジスタ回路２１５にデータ設定
されているカウント数とがコンパレータ回路２１６で比
較される。
【００４２】そこで、クロック信号のカウント数がデー
タ設定されているカウント数に到達するとアンドゲート
２１８により停止信号が反転されるので、この反転に対
応してスタンバイコントローラ２１１がＡＬＵ１０１な
どは停止状態に維持したままＩＡＤ１１１のみを再起動
する。
【００４３】このため、本実施の形態のデータ処理装置
２００は、停止状態でも外部入力されるクロック信号が
所定数に到達するとＩＡＤ１１１が再起動されるので、
これで不正な外部入力に対処することができ、停止状態
でもセキュリティ性が良好である。
【００４４】それでいて、停止状態にＩＡＤ１１１を常
時動作させておくことはしないので、停止状態に無用に
電力が消費されることもない。しかも、レジスタ回路２
１５に所望のカウント数をデータ設定できるので、セキ
ュリティレベルを実際に調節することもでき、安全性よ
り省電力性を優先するユーザと、省電力性より安全性を
優先するユーザとの、両方の要求を満足させることがで
きる。
【００４５】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では停止状態にストップコン
トロール回路２１２が停止信号を反転させるとスタンバ
イコントローラ２１１が停止状態のＩＡＤ１１１のみを
再起動することを例示したが、停止状態のＩＡＤ１１１
をストップコントロール回路２１２がスタンバイコント
ローラ２１１を介することなく直接に再起動させること
も可能である。
【００４６】
【発明の効果】本発明のデータ処理装置では、動作制御
回路が入力監視回路とデータ処理回路とを一時停止させ
ているときにクロック入力端子から外部入力されるクロ
ック信号をクロックカウンタ回路がカウントし、このク
ロックカウンタ回路のカウント数が所定数に到達すると
動作制御回路が一時停止させている入力監視回路を監視
起動回路が再起動することにより、停止状態でも不正な
外部入力に対処することができ、それでいて、停止状態
の消費電力が無用に増大することも防止できる。
【００４７】また、本発明の他の態様としては、レジス
タ回路に所定のカウント数がデータ設定されており、こ
のデータ設定されているカウント数とクロックカウンタ
回路のカウント数とをコンパレータ回路が比較すること
により、クロックカウンタ回路のカウント数が所定数に
到達すると一時停止されている入力監視回路を再起動す
る監視起動回路を簡単な構造で実現することができる。
【００４８】また、レジスタ回路は外部入力されるカウ
ント数を更新自在にデータ記憶することにより、所望の
カウント数をレジスタ回路にデータ設定することができ
るので、セキュリティレベルを自在に調節することがで
き、安全性より省電力性を優先するユーザと、省電力性
より安全性を優先するユーザとの、両方の要求を満足さ
せることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のデータ処理装置の要部
を示すブロック図である。
【図２】ストップコントロール回路の内部構造を示す回
路図である。
【図３】本発明の実施の一形態のデータ処理システムを
示す模式図である。
【図４】一従来例のデータ処理装置の要部を示すブロッ
ク図である。
【符号の説明】
１０１ データ処理回路であるＡＬＵ １１１ 入力監視回路であるＩＡＤ ２００ データ処理装置 ２０１ 外部入力端子 ２０２ クロック入力端子 ２１１ 動作制御回路であるスタンバイコントローラ ２１３ クロックカウンタ回路 ２１４ 監視起動回路 ２１５ レジスタ回路 ２１６ コンパレータ回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 各種の命令からなる動作プログラムが格
    納されているプログラムメモリと、 各種データおよび各種信号が外部入力される外部入力端
    子と、 クロック信号が外部入力されるクロック入力端子と、 このクロック入力端子から外部入力されるクロック信号
    に同期して前記外部入力端子から外部入力される各種デ
    ータと前記プログラムメモリに格納されている動作プロ
    グラムとに対応した各種のデータ処理を実行するデータ
    処理回路と、 前記外部入力端子から外部入力される各種データや各種
    信号を監視して不適と判定すると所定の対処動作を実行
    する入力監視回路と、 この入力監視回路と前記データ処理回路との一時停止と
    再起動とを動作制御する動作制御回路と、 この動作制御回路が前記入力監視回路と前記データ処理
    回路とを一時停止させているときに前記クロック入力端
    子から外部入力されるクロック信号をカウントするクロ
    ックカウンタ回路と、 このクロックカウンタ回路のカウント数が所定数に到達
    すると前記動作制御回路が一時停止させている前記入力
    監視回路を再起動する監視起動回路と、を具備している
    データ処理装置。
  2. 【請求項２】 前記監視起動回路が、 所定のカウント数がデータ設定されているレジスタ回路
    と、 このレジスタ回路にデータ設定されているカウント数と
    前記クロックカウンタ回路のカウント数とを比較するコ
    ンパレータ回路と、 を具備している請求項１に記載のデータ処理装置。
  3. 【請求項３】 前記レジスタ回路は外部入力されるカウ
    ント数を更新自在にデータ記憶する請求項２に記載のデ
    ータ処理装置。
  4. 【請求項４】 請求項１ないし３の何れか一項に記載の
    データ処理装置と、 このデータ処理装置の外部入力端子に各種データおよび
    各種信号を外部入力するとともにクロック入力端子にク
    ロック信号を外部入力するデータ処理端末と、を具備し
    ているデータ処理システム。
JP2000319287A 2000-10-19 2000-10-19 データ処理装置およびシステム Expired - Fee Related JP4439711B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000319287A JP4439711B2 (ja) 2000-10-19 2000-10-19 データ処理装置およびシステム
EP01250344A EP1207447A3 (en) 2000-10-19 2001-09-27 Data processing apparatus capable of dealing with illegal external input in an operative state and preventing useless power consumption in a stopped state
US09/970,528 US6813713B2 (en) 2000-10-19 2001-10-04 Data processing apparatus capable of dealing with illegal external input in an operative state and preventing useless power consumption in a stopped state

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000319287A JP4439711B2 (ja) 2000-10-19 2000-10-19 データ処理装置およびシステム

Publications (2)

Publication Number Publication Date
JP2002132395A true JP2002132395A (ja) 2002-05-10
JP4439711B2 JP4439711B2 (ja) 2010-03-24

Family

ID=18797774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000319287A Expired - Fee Related JP4439711B2 (ja) 2000-10-19 2000-10-19 データ処理装置およびシステム

Country Status (3)

Country Link
US (1) US6813713B2 (ja)
EP (1) EP1207447A3 (ja)
JP (1) JP4439711B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976861B1 (ko) 2008-01-21 2010-08-23 주식회사 안철수연구소 하드웨어를 통해 발생하는 자동 입력 감지 방법 및 그 장치
KR101005593B1 (ko) 2009-04-17 2011-01-05 엔에이치엔비즈니스플랫폼 주식회사 훅을 이용한 컴퓨터 보안 서비스 제공 방법 및 장치
ES2777893T3 (es) 2012-11-28 2020-08-06 Siemens Healthcare Diagnostics Products Gmbh Procedimiento para el funcionamiento temporal de un dispositivo de análisis automático en un modo de espera
EP3022653B1 (en) 2013-07-18 2020-12-02 NXP USA, Inc. Fault detection apparatus and method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03218130A (ja) * 1990-01-24 1991-09-25 Fuji Electric Co Ltd 光信号入力形の機器
JPH0462614A (ja) * 1990-06-30 1992-02-27 Nec Home Electron Ltd 携帯型データ処理装置
JP2842750B2 (ja) * 1992-04-07 1999-01-06 三菱電機株式会社 Ｉｃカード
US5293424A (en) * 1992-10-14 1994-03-08 Bull Hn Information Systems Inc. Secure memory card
US5715256A (en) * 1996-09-27 1998-02-03 Sun Microsystems, Inc. Method and apparatus for handling multiplexer contention during scan
FR2775090B1 (fr) * 1998-02-13 2000-12-29 Roland Moreno Objet portatif de type carte a microcircuit comprenant des moyens de supervision des commandes qui lui sont appliquees
US6266773B1 (en) * 1998-12-31 2001-07-24 Intel. Corp. Computer security system

Also Published As

Publication number Publication date
JP4439711B2 (ja) 2010-03-24
US6813713B2 (en) 2004-11-02
EP1207447A3 (en) 2004-10-13
US20020049921A1 (en) 2002-04-25
EP1207447A2 (en) 2002-05-22

Similar Documents

Publication Publication Date Title
KR100746796B1 (ko) 프로세서 및 정보처리 방법
US7007180B2 (en) System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue
US5560024A (en) Computer power management system
JPH08314587A (ja) 省電力電源回路
JPS6349814B2 (ja)
JP2006107127A (ja) 半導体集積回路装置
WO2014176893A1 (zh) 移动终端的关机方法及装置
JPH1115569A (ja) システムのリセット方式
JP2002132395A (ja) データ処理装置およびシステム
CN115756622B (zh) 芯片控制方法及芯片
JPH10333790A (ja) パワーセーブ機能を備えた情報処理装置及び当該情報処理装置のパワーセーブ解除方法
JPH0756774A (ja) ウォッチドッグタイマ
US7822999B2 (en) Computer system and method for controlling a processor thereof
JPH0527056A (ja) 時計機能付電子機器の電池消耗防止装置
JP2755205B2 (ja) データ処理装置の低消費電力化方式
JP2684813B2 (ja) マイクロコンピュータ
JP2000347772A (ja) 携帯情報機器に使用されるプロセッサの低消費電力制御方法
CN116700469A (zh) 一种设备保活方法、装置及相关设备
JPH075959A (ja) 周辺装置をパワーアップまたはパワーダウンする方法及び装置
JP2002149290A (ja) マイクロコンピュータ
JPH1165697A (ja) Ｃｐｕのクロック切換システム
JPH09190360A (ja) マイクロコンピュータ及びその暴走監視処理方法
JPH04215112A (ja) マイクロコンピュータ
JPS63146137A (ja) プログラム実行暴走防止装置
JPH06102960A (ja) 演算装置

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20041119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041119

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060123

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091216

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100106

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees