DE102005035079A1

DE102005035079A1 - Speichersystem, synchrones Speicherbauelement und Betriebsverfahren

Info

Publication number: DE102005035079A1
Application number: DE200510035079
Authority: DE
Inventors: Taek-Seon Park; Yun-sang Yongin Lee; Jung-bae Yongin Lee
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2004-07-21
Filing date: 2005-07-21
Publication date: 2006-02-16
Anticipated expiration: 2025-07-22
Also published as: TW200615971A; JP4559318B2; JP2006031929A; TWI277983B; DE102005035079B4

Abstract

Die Erfindung bezieht sich auf ein Betriebsverfahren für ein synchrones Speicherbauelement mit einer Mehrzahl von Speicherzellenbänken (10-1 bis 10-n) und für eine Speichersteuerschaltung, auf ein zugehöriges Speichersystem und ein synchrones Speicherbauelement. DOLLAR A Erfindungsgemäß wird eine externe Auffrischungsbankadresse (BA) empfangen, ein Autoauffrischungsvorgang mit einer aktuellen Zeile einer Speicherzellenfeldbank (10-1 bis 10-n) ausgeführt, welche mit der externen Auffrischungsbankadresse korrespondiert, auf einen Abschaltbefehl durch Eintreten in einen Selbstauffrischungsmodus reagiert und der Autoauffrischungsvorgang für die aktuelle Zeile für alle Speicherzellenfeldbänke vor dem erstmaligen Aktualisieren der momentanen Zeile auf eine neue Zeile im Selbstauffrischungsmodus abgeschlossen. DOLLAR A Verwendung z. B. für Halbleiterspeicherbauelemente vom SDRAM-Typ.

Description

Die Erfindung betrifft ein Betriebsverfahren für ein synchrones Speicherbauelement und für eine Speichersteuerschaltung, ein zugehöriges Speichersystem sowie ein synchrones Speicherbauelement, insbesondere ein dynamisches Speicherbauelement mit direktem Zugriff (DRAM).

DRAM-Bauelemente sind allgemein bekannt und werden in digitalen Systemen eingesetzt, welche Schreib-/Lesevorgänge für digitale Speicher ausführen. DRAM-Bauelemente werden so bezeichnet, da die Daten in jeder Speicherzelle periodisch durch Lesen der Daten aufgefrischt werden müssen, andernfalls können die gespeicherten Daten beschädigt werden. Moderne synchrone DRAM-Bauelemente (SDRAMs) weisen typischerweise einen Autoauffrischungsmodus auf, welcher bei jeder Initialisierung eines Autoauffrischungsvorgangs durch eine externe Speichersteuerschaltung eine Zeile der DRAM-Speicherzellen auffrischt. Ein interner Auffrischungszeilenzähler inkrementiert die Zeilennummer für die sukzessiven Autoauffrischungsvorgänge und kehrt nach Erreichen des unteren Endes an die Spitze des Feldes zurück. Die DRAM- Speichersteuerschaltung weist eine gewisse Flexibilität auf, wann die Autoauffrischungsbefehle an das DRAM-Bauelement übertragen werden, solange alle Zeilen innerhalb der für das Feld spezifizierten maximalen Zeitspanne aufgefrischt werden, um die Daten stabil zu halten.

Viele SDRAM-Bauelemente umfassen mehrere Speicherbänke, wobei die höheren Zeilenadressenbits zusammen mit einem Vorgang an das SDRAM anlegt werden, durch den bestimmt wird, welche Bank den Vorgang empfangen soll. Einige dieser Bauelemente erlauben das Anlegen einer Bankadresse mit einem Autoauffrischungsbefehl, wobei dann ein Autoauffrischungsvorgang bezogen auf die aktuelle Auffrischzeile in der durch die Bankadresse spezifizierten Bank ausgeführt wird, während gleichzeitig ein Datenzugriffsvorgang in einer nicht ausgewählten Bank ausgeführt werden kann. Solche Bauelemente werden nachfolgend auch als Pro-Bank-Auffrischungs-SDRAM-Bauelemente (PBR-SDRAM) bezeichnet. In der Patentanmeldung US 11/105,169 der Anmelderin werden neuartige PBR-SDRAM-Architekturen und Betriebsverfahren beschrieben. Der Inhalt dieser Anmeldung wird hiermit durch Bezugnahme in vollem Umfang in die vorliegende Anmeldung durch Verweis aufgenommen.

Zudem umfassen viele SDRAM-Bauelemente einen Selbstauffrischungsmodus. Im Selbstauffrischungsmodus wechselt das SDRAM-Bauelement normalerweise in einen Zustand mit niedrigem Energieverbrauch, in welchem so lange nicht auf Busbefehle reagiert wird, bis das System wieder aufgeweckt wird. Im Selbstauffrischungsmodus wird erwartet, dass das SDRAM-Bauelement basierend auf einer internen Zeitsteuerung seine eigenen Auffrischungsvorgänge ausführt, welche ausreichen, um die im Speicherbauelement gesicherten Daten zu erhalten.

Es ist Aufgabe der Erfindung, ein Betriebsverfahren für ein synchrones Speicherbauelement und eine Speichersteuerschaltung, ein zugehöriges Speichersystem sowie ein synchrones Speicherbauelement anzugeben, welche eine weitere Verbesserung der Selbst-/Autoauffrischungsfunktionalität ermöglichen.

Die Erfindung löst diese Aufgabe durch ein Betriebsverfahren für ein synchrones Speicherbauelement mit den Merkmalen des Patentanspruchs 1, durch ein Betriebsverfahren für eine Speichersteuerschaltung mit den Merkmalen des Patentanspruchs 15, ein Speichersystem mit den Merkmalen des Patentanspruchs 18 sowie durch ein synchrones Speicherbauelement mit den Merkmalen des Patentanspruchs 22. Erfindungsgemäß kann an jedem Punkt eines Autoauffrischungszyklus in einen Selbstauffrischungsmodus gewechselt werden, unabhängig davon, ob alle Bänke für die aktuelle Auffrischungszeile aufgefrischt wurden oder nicht.

Mögliche Vorteile der Erfindung umfassen niedrigere bauelementspezifische Anorderungen an die Speichersteuerschaltung, eine Erhöhung der Flexibilität des Speicherbauelements und weniger kritische Zeitbedingungen für Übergänge in den Selbstauffrischungsmodus.

Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Vorteilhafte Ausführungsformen der Erfindung sind in den Zeichnungen dargestellt und werden nachfolgend beschrieben. Es zeigen:
1A und 1B jeweils ein Blockdiagramm eines ersten SDRAM-Bauelements mit decodierten Autoauffrischungssignalen und externen Autoauffrischungssignalen,
2 ein Schaltbild eines Zählersteuersignalgenerators z.B. für die SDRAM-Bauelemente gemäß 1A und 1B,
3 ein Zeitablaufdiagramm eines Übergangs von einem Autoauffrischungsmodus in einen Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 1A und 1B,
4 ein Blockdiagramm für einen alternativen Selbstauffrischungstaktsignalgenerator für die SDRAM-Bauelemente gemäß 1A und 1B,
5 ein alternatives Zeitablaufdiagramm eines Übergangs vom Autoauffrischungsmodus in den Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 1A und 1B,
6A und 6B jeweils ein Blockdiagramm eines zweiten SDRAM-Bauelements mit decodierten Autoauffrischungssignalen und externen Autoauffrischungssignalen,
7 ein Schaltbild einer Setzschaltung z.B. für die SDRAM-Bauelemente gemäß 6A und 6B,
8 ein Zeitablaufdiagramm eines Übergangs von einem Autoauffrischungsmodus in einen Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 6A und 6B,
9A und 9B jeweils ein Blockdiagramm eines dritten SDRAM-Bauelements mit decodierten Autoauffrischungssignalen und externen Autoauffrischungssignalen,
10 ein Zeitablaufdiagramm eines Übergangs von einem Autoauffrischungsmodus in einen Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 9A und 9B,
11 ein Schaltbild einer alternativen Ausführungsform eines Zählsteuersignalgenerators und einer Setzschaltung z.B. für die Schaltungen gemäß 9A und 9B, um eine Abwandlung des dritten SDRAM-Bauelements zu bilden,
12 ein Zeitablaufdiagramm eines Übergangs von einem Autoauffrischungsmodus in einen Selbstauffrischungsmodus für ein SDRAM-Bauelement, welches den Zählersteuersignalgenerator und die Setzschaltung gemäß 11 verwendet,
13A und 13B jeweils ein Blockdiagramm eines vierten SDRAM-Bauelements mit decodierten Autoauffrischungssignalen und externen Autoauffrischungssignalen,
14 ein Zeitablaufdiagramm eines Übergangs von einem Autoauffrischungsmodus in einen Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 13A und 13B,
15 ein alternatives Zeitablaufdiagramm eines Übergangs vom Autoauffrischungsmodus in den Selbstauffrischungsmodus für das SDRAM-Bauelement gemäß 13A und 13B,
16 ein Blockdiagramm eines Ausführungsbeispiels eines Speichersystems, welches decodierte Autoauffrischungsbefehle verwendet,
17 ein Blockdiagramm eines Speichersystems, welches decodierte Autoauffrischungsbefehle und ein Speichermodul mit Speicherbauelementen verwendet,
18 ein Blockdiagramm eines Speichersystems, welches externe Autoauffrischungsbefehle verwendet, und
19 ein Blockdiagramm eines Speichersystems, welches externe Autoauffrischungsbefehle und ein Speichermodul verwendet.
1A zeigt in Blockdiagrammform ein SDRAM-Bauelement 100 mit einem Speicherzellenfeld 10, das eine Mehrzahl von Speicherzellenfeldbänken 10-1 bis 10-n umfasst, wobei n eine beliebige Zahl größer als 1 und typischerweise eine Potenz von 2 ist. Jede Bank umfasst eine Mehrzahl von Speicherzellen MC, welche jeweils mit einer eindeutigen Kombination einer von mehreren Bitleitungen BL und einer von mehreren Wortleitungen WL verbunden ist, wie aus dem Stand der Technik bekannt ist.
Eine Zeilenadressendecoderschaltung 12 wählt für jeden Speichervorgang eine aus mehreren Hauptwortleitungen basierend auf einer angelegten Zeilenadresse radda aus. Jede der Hauptwortleitungen ist über eine nicht dargestellte Steuerschaltung mit einer Mehrzahl der Wortleitungen WL gekoppelt. Die Zeilenadressendecoderschaltung 12 umfasst eine Mehrzahl von Zeilenadressendecodern 12-1 bis 12-n, die jeweils Wortleitungen in einer entsprechenden Speicherzellenfeldbank 10-1 bis 10-n aktivieren. Ein Mehrzahl von Bankauswahlsignalen ba1 bis ban bestimmen, welcher der Zeilenadressendecoder auf die Zeilenadresse radda reagiert.
Eine Spaltenadressendecoderschaltung 14 wählt die Bitleitung(en) aus, welche während Speicherlese-/Speicherschreibvorgängen basierend auf einer Spaltenadresse cadd gelesen/beschrieben wird bzw. werden. Die Spaltenadressendecoderschaltung 14 umfasst eine Mehrzahl von Spaltenadressendecodern 14-1 bis 14-n, welche jeweils Bitleitungen in einer entsprechenden Speicherzellenfeldbank 10-1 bis 10-n lesen.
Ein Auffrischungsadressengenerator 28 empfängt ein Zählsignal cnt, wenn eine neue Auffrischungszeilenadresse erzeugt werden soll. Der Auffrischungsadressengenerator 28 legt eine aktuelle Auffrischungszeilenadresse RADD an eine Auswahlschaltung 30 an.
Ein Adressenzwischenspeicher 32 empfängt eine Mehrzahl von externen Adressensignalen ADD und eine Mehrzahl von externen Bankadressensignalen BA. Ein Autoauffrischungsbefehlssignal AREF, ein Aktivsignal ACT, ein Schreibsignal WR und ein Lesesignal RD bestimmen, wie das externe Adressensignal ADD und das externe Bankadressensignal BA zu interpretieren sind. Während eines Aktivsignals werden die externen Adressensignale ADD zwischengespeichert und als Zeilenadresse radd an die Auswahlschaltung 30 angelegt und die externen Bankadressensignale BA werden zwischengespeichert und als Bankadresse iba1 an einen ersten Schalter 34 angelegt. Während eines Lese- oder Schreibbefehls werden die externen Adressensignale ADD und eventuell auch die externen Bankadressensignale BA zwischengespeichert und als Spaltenadresse cadd an die Spaltenadressendecoderschaltung 14 angelegt. Während eines Autoauffrischungsbefehls werden die externen Bankadressensignale BA zwischengespeichert und als Bankadresse iba1 an den ersten Schalter 34 angelegt.
Ein Befehlsdecoder 20 empfängt externe Befehlssignale COM und erzeugt verschiedene Steuersignale, einschließlich des Aktivsignals ACT, des Schreibsignals WR, des Lesesignals RD, des Autoauffrischungsbefehlssignals AREF und eines Abschaltsignals PD. Werden der Autoauffrischungsbefehl und der Abschaltbefehl zusammen empfangen, dann legt der Befehlsdecoder 20 das Abschaltsignal PD an einen Selbstauffrischungssteuersignalgenerator 22 an.
Der Selbstauffrischungssteuersignalgenerator 22 aktiviert ein Selbstauffrischungssteuersignal SREF, wenn das Bauelement in den Selbstauffrischungsmodus eintritt. Das bedeutet, dass das Bauelement in den Selbstauffrischungsmodus eintritt, wenn das Abschaltsignal PD aktiviert ist. Das Selbstauffrischungssteuersignal SREF wird an verschiedene Blöcke angelegt, einschließlich des ersten Schalters 34, eines Taktgenerators 24, der Auswahlschaltung 30 und eines zweiten Schalters 40.
Der Taktgenerator 24 erzeugt ein Auffrischungstaktsignal SCLK, wenn das Gerät im Selbstauffrischungsmodus ist und das Selbstauffrischungssteuersignal SREF freigegeben ist. Das Auffrischungstaktsignal SCLK triggert in jeder Periode des Auffrischungstaktsignals SCLK einen Bankadressengenerator 26, um eine Selbstauffrischungsbankadresse iba2 zu erzeugen, z.B. in einer vorbestimmten Wiederholungsreihenfolge, welche jede der Bänke 10-1 bis 10-n sequentiell adressiert.
Der erste Schalter 34 empfängt die Bankadresse iba1, die Selbstauffrischungsbankadresse iba2 und das Selbstauffrischungssteuersignal SREF. Ist das Selbstauffrischungssteuersignal SREF nicht aktiviert, dann passiert die Bankadresse iba1 als Bankadresse iba den ersten Schalter 34. Ist das Selbstauffrischungssteuersignal SREF aktiviert, dann passiert die Selbstauffrischungsbankadresse iba2 als Bankadresse iba den ersten Schalter 34.
Ein Bankadressendecoder 36 decodiert die Bankadresse iba, um das passende Bankauswahlsignal aus der Gruppe ba1 bis ban zu erzeugen.
Die Auswahlschaltung 30, d.h. der Selektor, bestimmt, ob die aktuelle Auffrischungsadresse RADD oder die Ausgabeadresse radd des Adres senzwischenspeichers als Zeilenadresse radda zur Zeilenadressendecoderschaltung 12 durchgeschaltet wird. Das Autoauffrischungsbefehlssignal AREF und das Selbstauffrischungssteuersignal SREF werden als Auswahlsignale an die Auswahlschaltung 30 angelegt, wenn entweder das Autoauffrischungsbefehlssignal AREF oder das Selbstauffrischungssteuersignal SREF aktiviert ist, und die Auffrischungszeilenadresse RADD wird als Zeilenadresse radda für den Zeilendecoder 12 ausgewählt, ansonsten wird die Ausgabeadresse radd ausgewählt.
Der zweite Schalter 40 leitet die Bankauswahlsignale ba1 bis ban basierend auf dem Autoauffrischungsbefehlssignal AREF oder dem Selbstauffrischungssteuersignal SREF jeweils als gepufferte Bankauswahlsignale bba1 bis bban weiter. Ist entweder das Autoauffrischungsbefehlssignal AREF oder das Selbstauffrischungssteuersignal SREF aktiviert, dann repliziert der zweite Schalter 40 jedes Bankauswahlsignal auf seine korrespondierende gepufferte Bankauswahlsignalleitung.
Ein Zählsteuersignalgenerator 38 empfängt die gepufferten Bankauswahlsignale bba1 bis bban. Sind alle gepufferten Bankauswahlsignale bba1 bis bban für die aktuelle Auffrischungszeile aktiviert, dann legt der Zählsteuersignalgenerator 38 ein Zählsignal cnt an den Auffrischungsadressengenerator 28 an, welches dem Auffrischungsadressengenerator 28 signalisiert, die aktuelle Auffrischungszeile in eine neue Zeile zu aktualisieren. Wie bei einer optionalen Ausführungsform der Erfindung beschrieben wird, kann das Zählsignal cnt auch an den Taktgenerator 24 angelegt werden.
Ein Dateneingabepuffer 16 empfängt Datensignale DIN von einem externen Datenbus, wenn das Schreibsignal WR aktiv ist, und legt Datensignale din an das Speicherzellenfeld 10 an. Ein Datenausgabepuffer 18 empfängt Datensignale dout vom Speicherfeld 10, wenn das Lesesignal RD aktiv ist, und legt Datensignale DOUT an den externen Datenbus an.
1B zeigt eine alternative Ausführung eines SDRAM-Bauelements 100'. Das SDRAM-Bauelement 100' ist dem SDRAM-Bauelements 100 ähnlich, außer dass ein zugeordnetes externes Autoauffrischungssignal EREF anstelle des decodierten Autoauffrischungsbefehlssignals AREF bestimmt, wann ein Autoauffrischungsvorgang ausgeführt werden soll. Die nachfolgenden Figuren zeigen detaillierter die Funktionsweise der SDRAM-Bauelemente 100 und 100' unter der Voraussetzung, dass sich das Autoauffrischungsbefehlssignal AREF und das externe Autoauffrischungssignal EREF ähnlich verhalten.
2 zeigt ein Ausführungsbeispiel des Zählsteuersignalgenerators 38. Der Zählsteuersignalgenerator 38 umfasst in diesem Fall Zwischenspeicherschaltungen LA1 bis LAn, welche jeweils ein korrespondierendes der gepufferten Bankadressensignale bba1 bis bban empfangen und jeweils eine Eingabe für ein NOR-Gatter NOR1 mit n Eingängen zur Verfügung stellen. Das NOR-Gatter NOR1 stellt das Generatorausgabesignal cnt zur Verfügung, welches außerdem als Rücksetzsignal an jede Zwischenspeicherschaltung zurückgeführt wird.
Jede Zwischenspeicherschaltung umfasst LA1 bis LAn zwei n-Kanal-MOSFET-Transistoren N1 und N2 und einen Zwischenspeicher L, der aus zwei Invertern I1 und I2 gebildet ist, welche Eingang zu Ausgang miteinander verbunden sind. Der Transistor N1 wirkt als Isolationstransistor, welcher den Zwischenspeicher L mit dem gepufferten Bankadressensignal verbindet, wenn die gepufferte Bankadresse aktiviert ist. Ist die gepufferte Bankadresse aktiviert, dann wird der Zwischenspeicher L in einen Zustand gebracht, in welchem die Ausgabe der Zwischenspeicherschaltung einem niedrigen Pegel entspricht. Sind alle gepufferten Bankadressensignale aktiviert, dann sind alle Eingänge des NOR-Gatters NOR1 auf einem niedrigen Pegel und das NOR-Gatter NOR1 aktiviert das Zählsignal cnt.
In jeder Zwischenspeicherschaltung ist der Transistor N2 in einer Pulldown-Konfiguration mit dem Zählsignal cnt als Gatesignal mit dem Eingang des Zwischenspeichers L verbunden. Daher wird, wenn das Zählsignal cnt aktiviert ist, der Zwischenspeicher L in einen Zustand gebracht, in welchem die Ausgabe der Zwischenspeicherschaltung einen hohen Pegel aufweist, wodurch der Zählsteuersignalgenerator 38 zurückgesetzt und das Zählsignal cnt deaktiviert wird.
3 zeigt ein Zeitablaufdiagramm, welches die Funktionsweise der SDRAM-Bauelemente 100 und 100' mit dem Zählsteuersignalgenerator aus 2 unter der Vorraussetzung darstellt, dass das Speicherzellenfeld vier Bänke mit Bankadressen 00, 01, 10 und 11 umfasst. Während einer Zeitperiode T1 ist das Speicherbauelement in einem normalen Modus und reagiert auf Autoauffrischungsbefehle und nicht dargestellte Aktivmodusbefehle. Der Auffrischungsadressengenerator hat eine aktuelle Auffrischungszeilenadresse RADD mit einem Wert 0...0111 erzeugt. Während der Zeitperiode T1 wird ein erster Autoauffrischungsbefehl mit angelegter Bankadresse BA vom Wert 00 übermittelt, welche im Adressenzwischenspeicher 32 als interne Bankadresse iba1 zwischengespeichert wird. Da das Selbstauffrischungssteuersignal SREF einen niedrigen Pegel aufweist, wird die interne Bankadresse iba1 zum Bankadressendecoder 36 geleitet, welcher den Wert 00 decodiert und das Bankauswahlsignal bat aktiviert. Das Aktivieren des Autoauffrischungsbefehlssignals AREF aktiviert den zweiten Schalter 40, wodurch der Zählsteuersignalgenerator 38 veranlasst wird, das gepufferte Bankauswahlsignal bba1 zwischenzuspeichern. Zudem veranlasst das Aktivieren des Autoauffrischungsbefehlssignals AREF die Auswahlschaltung 30 dazu, die aktuelle Auffrischungszeilenadresse 0...0111 an den Zeilenadressendecoder 12 weiterzuleiten. Daraus resultiert, dass die Zeile 0...0111 in der Bank 10-1 aufgefrischt wird.
Zudem wird während der Zeitperiode T1 ein zweiter Autoauffrischungsbefehl mit angelegter Bankadresse BA vom Wert 01 übermittelt. Durch eine analoge Reaktion speichert der Zählersteuersignalgenerator 38 nun das gepufferte Bankauswahlsignal bba2 und die Zeile 0...0111 in der Bank 10-2 wird aufgefrischt.
Während einer dritten Aktivierung des Autoauffrischungsbefehlssignals AREF wird ein Abschaltbefehl angelegt, wodurch der Wert des Abschaltsignals PD auf einen hohen logischen Pegel wechselt. Der Selbstauffrischungssteuersignalgenerator 22 erkennt, dass das Bauelement in einen Niedrigenergiezustand versetzt ist und legt das Selbstauffrischungssteuersignal SREF an den Taktgenerator 24 an. Damit wird die Zeitperiode T1 beendet und eine Zeitperiode T2 beginnt, in welcher das Speicherbauelement im Selbstauffrischungsmodus betrieben wird. Es ist zu beachten, dass zum Zeitpunkt, an welchem in den Selbstauffrischungsmodus gewechselt wird, erst für zwei der vier Bänke, nämlich die Bänke 10-1 und 10-2, die aktuelle Auffrischungszeile aufgefrischt worden ist.
Der Taktgenerator 24 reagiert auf das Aktivieren des Selbstauffrischungssteuersignals SREF mit dem Erzeugen eines ersten Impulses des Auffrischungstaktsignals SCLK für den Bankadressengenerator 26. Der Bankadressengenerator 26 erzeugt die erste interne Bankadresse iba2 mit einem Wert 00. Da das Selbstauffrischungssteuersignal SREF auf einem hohen Pegel ist, wird die Selbstauffrischungsbankadresse iba2 an den Bankadressendecoder 36 weitergeleitet, welcher den Wert 00 decodiert und das Bankauswahlsignal ba1 aktiviert. Das Aktivieren des Selbstauffrischungssteuersignals SREF aktiviert den zweiten Schalter 40, wodurch der Zählsteuersignalgenerator 38 zu dem Versuch veranlasst wird, das gepufferte Bankauswahlsignal bba1 nochmals zwischenzuspeichern. Dies hat keinen Effekt, da das gepufferte Bankauswahlsignal bba1 bereits zwischengespeichert ist. Zudem bewirkt das Ak tivieren des Selbstauffrischungssteuersignals SREF, dass die Auswahlschaltung 30 die aktuelle Auffrischungszeilenadresse 0...0111 an den Zeilenadressendecoder 12 weiterleitet. Daraus resultiert, dass die Zeile 0...0111 in der Bank 10-1 nochmals aufgefrischt wird, jetzt im Selbstauffrischungsmodus.
Zudem verursacht während der Zeitperiode T2 ein zweiter Impuls des Auffrischungstaktsignals SCLK, dass der Bankadressengenerator die Bankadresse auf den Wert 01 weiterschaltet. Durch eine analoge Reaktion versucht der Zählsteuersignalgenerator 38 nun das bereits zwischengespeicherte gepufferte Bankauswahlsignal bba2 nochmals zu speichern und die Zeile 0...0111 in der Bank 10-2 wird nochmals aufgefrischt.
Ein dritter Impuls bzw. eine dritte Aktivierung des Auffrischungstaktsignals SCLK verursacht, dass der Bankadressengenerator 26 zur Bankadresse mit dem Wert 10 weiterschaltet. Durch eine analoge Reaktion speichert der Zählsteuersignalgenerator 38 nun das gepufferte Bankauswahlsignal bba3 und die Zeile 0...0111 in der Bank 10-3 wird aufgefrischt.
Ein vierter Impuls des Auffrischungstaktsignals SCLK verursacht, dass der Bankadressengenerator 26 zur Bankadresse mit dem Wert 11 weiterschaltet. Durch eine analoge Reaktion speichert der Zählsteuersignalgenerator 38 nun das gepufferte Bankauswahlsignal bba4 und die Zeile 0...0111 in der Bank 10-4 wird aufgefrischt.
Somit ist nach vier angelegten Impulsen des Auffrischungstaktsignals SCLK die aktuelle Auffrischungszeile 0...0111 in allen Bänken aufgefrischt und alle vier Zwischenspeicherschaltungen im Zählsteuersignalgenerator 38 haben ihre entsprechenden Bankauswahlsignale zwischengespeichert. Dies veranlasst den Zählsteuersignalgenerator 38, das Zählsignal cnt zu aktivieren, wodurch er selbst zurückgesetzt wird und der Auffrischungsadressengenerator 28 zur nächsten Auffrischungszeilenadresse RADD mit dem Wert 0...1000 wechselt. Es beginnt eine neue Zeitperiode T3, während der die neue Zeilenadresse in allen Bänken im Selbstauffrischungsmodus aufgefrischt wird.
Wie aus den bisherigen Ausführungen deutlich wird, kann unabhängig davon, wo der Autoauffrischungsmodus in der aktuellen Zeile zum Zeitpunkt des Abschaltbefehls verlassen wird, und unabhängig von der Reihenfolge, in der Bänke für die aktuelle Zeile im Autoauffrischungsbetrieb adressiert werden, ein fehlerfreier Auffrischungsvorgang für alle Bänke gewährleistet werden.
Bezüglich des Timings tritt der ungünstigste Fall auf, wenn der Abschaltbefehl zu einem Zeitpunkt empfangen wird, an welchem für die aktuelle Zeile noch eine Bank aufgefrischt werden muss. In Abhängigkeit vom Zeitablauf der Speichersteuerschaltung ist es möglich, dass sich die verbleibende Bank dem Ende ihrer Datenhaltezeit nähert. Die 4 und 5 zeigen eine Abwandlung des ersten Ausführungsbeispiels, welche diesen Timing-Fall behandelt.
4 zeigt einen alternativen Selbstauffrischungstaktgenerator 24' mit einer Autoauffrischungstaktreferenz 50, einer Selbstauffrischungstaktreferenz 52, einem NOR-Gatter NOR2 und einem Inverter I3. Die Taktreferenzen 50 und 52 empfangen das Selbstauffrischungssteuersignal SREF und das Zählsignal cnt. Die Autoauffrischungstaktreferenz 50 wird freigegeben, wenn das Selbstauffrischungssteuersignal SREF aktiviert wird, und nachfolgend gesperrt, wenn das Zählsignal cnt erstmalig aktiviert wird. Bei Freigabe erzeugt die Autoauffrischungstaktreferenz 50 ein Taktsignal aclk. Die Selbstauffrischungstaktreferenz 52 ist gesperrt, bis erstmalig das Selbstauffrischungssteuersignal SREF und das Zählsignal cnt gleichzeitig aktiviert werden, und wird dann freigegeben, bis das Selbstauffrischungssteuersignal SREF wieder deaktiviert wird. Bei Freigabe erzeugt die Selbstauffrischungstaktreferenz 52 ein Taktsignal sclk.
Das NOR-Gatter NOR2 empfängt die Taktsignale aclk und sclk und legt sein Ausgangssignal an den Inverter I3 an. Die Ausgabe des Inverters I3 ist das Auffrischungstaktsignal SCLK. Daher erzeugt im Betrieb ein positiver Taktimpuls des Taktsignals aclk oder des Taktsignals sclk einen positiven Taktimpuls des Auffrischungstaktsignals SCLK.
5 zeigt ein Zeitablaufdiagramm für die Ausführungsformen gemäß den 1A und 1B mit dem alternativen Selbstauffrischungstaktgenerator 24'. Das Zeitlaufdiagramm gemäß 5 folgt dem Zeitablaufdiagramm gemäß 3, bis das Abschaltsignal PD am Ende der Zeitperiode T1 aktiviert wird. Zu diesem Zeitpunkt ist die Autoauffrischungstaktreferenz 50 freigegeben und erzeugt vier aufeinanderfolgende Taktimpulse, welche vier Selbstauffrischungsvorgänge initiieren. Die vier Selbstauffrischungsvorgänge adressieren sukzessive die vier Bänke für die aktuelle Zeilenadresse 0...0111, welche der aktuellen Zeilenadresse im Autoauffrischungsvorgang während der Zeitperiode T1 direkt vor dem Übergang in den Selbstauffrischungsvorgang entspricht. Nach dem Auffrischen der vier Bänke erzeugt der Zählsteuersignalgenerator 38 das Zählsignal cnt für den Auffrischungsadressengenerator 28 und den Selbstauffrischungstaktgenerator 24'. In Reaktion auf den Zählimpuls cnt wird die Autoauffrischungstaktreferenz 50 gesperrt und die Selbstauffrischungstaktreferenz 52 wird freigegeben. Die Selbstauffrischungstaktreferenz 52 initiiert dann Selbstauffrischungstaktzyklen während der Zeitperiode T3 und darüber hinaus.
Die über den Selbstauffrischungstaktgenerator 24' erreichte Flexibilität besteht darin, dass der Auffrischungsvorgang für die Zeile 0...0111 relativ schnell beendet werden kann, und dann beginnen „normale" Selbstauffrischungsvorgänge für die nächste Auffrischungszeile mit der Stan dardauffrischungsrate. Im Vergleich der 3 und 5 werden die ersten vier Selbstauffrischungsvorgänge mit einer Rate t1 und dann die folgenden Selbstauffrischungsvorgänge mit einer langsameren Rate t2 ausgeführt.
Die 6A und 6B zeigen jeweils ein SDRAM-Bauelement 200 bzw. 200' gemäß einem zweiten Ausführungsbeispiel. In vielen Aspekten stimmen die SDRAM-Bauelemente 200 und 200' mit den SDRAM-Bauelementen 100 und 100' überein. Diese gemeinsamen Aspekte der SDRAM-Bauelemente 200 und 200' und der SDRAM-Bauelemente 100 und 100' brauchen hier nicht nochmals beschrieben werden.
Einige Elemente der Ausführungsform gemäß 1A, wie der Bankadressengenerator 26 und der erste Schalter 34, fehlen in den Ausführungsformen gemäß den 6A und 6B. Entsprechend ist die interne Bankadresse iba1 die einzige Eingabe in den Bankadressendecoder 36.
Anstelle des Bankadressengenerators umfasst die Ausführungsform gemäß 6A eine Setzschaltung 60, welche vom Auffrischungstaktsignal SCLK getrieben wird. Die Setzschaltung 60 weist je einen Ausgang für jedes Bankauswahlsignal ba1 bis ban auf. Wird das Auffrischungstaktsignal SCLK gepulst, dann aktiviert die Setzschaltung 60 jedes Bankauswahlsignal, wodurch veranlasst wird, dass alle Bänke für die aktuelle Auffrischungszeile gleichzeitig aufgefrischt werden.
Der Schalter 40 leitet alle Bankauswahlsignale an den Zählsteuersignalgenerator 38 weiter, wodurch das Zählsignal cnt in jeder Selbstauffrischungsperiode aktiviert wird.
7 zeigt eine mögliche Ausführungsform der Setzschaltung 60 mit einem Verzögerungsmittel DLC, einem NOR-Gatter NOR3 und einer Anzahl n von p-Kanal-Transistoren P1 bis Pn. Das Auffrischungstaktsig nal SCLK wird an einem Eingang des NOR-Gatters NOR3 und an einem Eingang des Verzögerungsmittels DLC angelegt. Die Ausgabe des Verzögerungsmittels DLC, nämlich eine verzögerte Version des Auffrischungstaktsignals SCLK, wird an den anderen Eingang des NOR-Gatters NOR3 angelegt. Die Verzögerungszeit des Verzögerungsmittels DLC wird so vorgegeben, dass sie kleiner als die positive Pulsdauer des Auffrischungstaktsignals SCLK ist. Dies ermöglicht, dass ein positiver Impuls des Auffrischungstaktsignals SCLK am Ausgang des Verzögerungsmittels DLC auftritt, während der originale Impuls noch immer aktiv ist. Daraus resultiert ein verbreiteter negativer Impuls an einem Knoten b am Ausgang des NOR-Gatters NOR3.
Der Knoten b verbindet die Gates der p-Kanal-Transistoren P1 bis Pn. Jeder p-Kanal-Transistor P1 bis Pn ist zwischen einer positiven Versorgungsspannung und je einer der Bankauswahlsignalleitungen ba1 bis ban eingeschleift. Dadurch wird, wenn der Knoten b vom NOR-Gatter NOR3 auf einen niedrigen Pegel getrieben wird, jeder der p-Kanal-Transistoren P1 bis Pn aktiviert, wodurch jede Bankauswahlsignalleitung mit der positiven Versorgungsspannung verbunden wird.
8 zeigt ein beispielhaftes Zeitablaufdiagramm für die SDRAM-Bauelemente 200 und 200'. Wie in den vorherigen Zeitablaufbeispielen sind die Autoauffrischungsvorgänge für die Bänke 10-1 und 10-2 auf der Zeile mit der Zeilenadresse 0...0111 zu dem Zeitpunkt abgeschlossen, zu dem der Abschaltbefehl PD angelegt wird. Aktiviert der Selbstauffrischungssteuersignalgenerator 22 das Selbstauffrischungssteuersignal SREF, dann pulst der Taktgenerator 24 das Auffrischungstaktsignal SCLK. Die Setzschaltung 60 reagiert mit dem gleichzeitigen Aktivieren der Bankauswahlsignale ba1, ba2, ba3 und ba4. Dies bewirkt, dass alle vier Bänke 10-1, 10-2, 10-3 und 10-4 für die Zeilenadresse 0...0111 gleichzeitig aufgefrischt werden, welche während des Autoauffrischungsvorgangs ausgewählt wurde. Der Schalter 40 leitet alle vier Bankauswahlsignale als gepufferte Bankauswahlsignale bba1 bis bba4 an den Zählsteuersignalgenerator 38 weiter. Der Zählsteuersignalgenerator 38 erzeugt einen positiven Impuls des Zählsignals cnt, setzt sich selbst zurück und schaltet den Auffrischungsadressengenerator 28 auf die neue Zeilenadresse RADD mit dem Wert 0...1000 weiter. Jede Selbstauffrischungsperiode T2', T3', T4' usw. frischt alle vier Bänke gleichzeitig auf, wobei die Selbstauffrischungsperiode T2' gleichzeitig alle Bänke für die Zeile auffrischt, welche zum Zeitpunkt des Eintritts in den Selbstauffrischungsmodus automatisch aufgefrischt wurde.
Die 9A und 9B zeigen ein drittes Ausführungsbeispiel eines SDRAM-Bauelements 300 mit einem decodierten Autoauffrischungssignal bzw. eines SDRAM-Bauelements 300' mit einem externen Autoauffrischungssignal. Das Ausführungsbeispiel gemäß 9A entspricht dem um eine Setzschaltung 60', wie z.B. der Setzschaltung 60 aus 7, erweiterten Ausführungsbeispiel gemäß 1A. Es wird ein Selbstauffrischungstaktgenerator 24' gemäß 4 verwendet, welcher die Taktsignale aclk und sclk als Ausgaben zur Verfügung stellt. Das Taktsignal aclk versorgt die Setzschaltung 60' und das Taktsignal sclk versorgt den Bankadressengenerator 26.
10 zeigt ein Zeitablaufdiagramm zur Darstellung der Funktionsweise der SDRAM-Bauelemente 300 und 300'. Wie in den vorherigen Zeitablaufbeispielen sind die Autoauffrischungsvorgänge für die Bänke 10-1 und 10-2 für die Zeile mit der Zeilenadresse 0...0111 an dem Zeitpunkt abgeschlossen, an welchem der Abschaltbefehl angelegt wird. Aktiviert der Selbstauffrischungssteuersignalgenerator 22 das Selbstauffrischungssteuersignal SREF, dann erzeugt der Taktgenerator 24' einen positiven Impuls des Taktsignals aclk. Wie in 8 bewirkt dieser positive Impuls, dass die Setzschaltung 60' alle Bankauswahlsignale gleichzeitig aktiviert. Dies bewirkt, dass alle vier Bänke 10-1, 10-2, 10-3 und 10-4 für die Zeilenadresse 0...0111 gleichzeitig während der Zeitperiode T2' aufgefrischt werden. Der Schalter 40 leitet alle vier Bankauswahlsignale als gepufferte Bankauswahlsignale bba1 bis bba4 an den Zählsteuersignalgenerator 38 weiter. Der Zählsteuersignalgenerator 38 erzeugt einen positiven Impuls des Zählsignals cnt, setzt sich selbst zurück und schaltet den Auffrischungsadressengenerator 28 auf die neue Zeilenadresse RADD mit dem Wert 0...1000 für die Zeitperiode T3 weiter.
Der positive Impuls des Zählsignals cnt bewirkt zudem, dass der Taktgenerator 24' die Erzeugung des Taktsignals aclk sperrt und die Erzeugung des Taktsignals sclk startet. Für die vier nachfolgenden Impulse des Taktsignals sclk schaltet der Bankadressengenerator 26 durch alle vier Bankadressen 00, 01, 10, 11, wodurch bewirkt wird, dass der Bankadressendecoder 36 sukzessive die Bankauswahlsignale ba1, ba2, a3 und a4 aktiviert. Daher werden über vier Impulse des Taktsignals sclk während der Zeitperiode T3 die vier Speicherbänke 10-1, 10-2, 10-3 und 10-4 sukzessive für die Zeilenadresse RADD mit dem Wert 0...1000 aufgefrischt. Der Zählsteuersignalgenerator 38 registriert, dass jede Bank aufgefrischt worden ist, und aktiviert das Zählsignal cnt am Ende der Zeitperiode T3, um die Zeilenadresse weiterzuschalten und den Bankadressengeneratorzyklus für eine neue Auffrischungsreihe zu starten.
11 zeigt eine Abwandlung der Setzschaltung und des Zählsteuersignalgenerators aus den 9A und 9B. Ein Zählsteuersignalgenerator 38'' ist ähnlich wie der Zählsteuersignalgenerator 38 gemäß 2 aufgebaut. Die mit S1 bis Sn bezeichneten Ausgaben der Zwischenspeicher LA1 bis LAn werden zum NOR-Gatter NOR1 und zur Setzschaltung 60'' geleitet.
Die Setzschaltung 60'' empfängt das Signal aclk, welches jeweils einen Eingang einer Anzahl n von NAND-Gattern NA-1 bis NA-n treibt. Die anderen Eingänge der NAND-Gatter NA-1 bis NA-n werden jeweils durch die Signale S1 bis Sn des Zählsteuersignalgenerators 38'' getrieben. Die Ausgaben der NAND-Gatter NA-1 bis NA-n treiben jeweils ein Gate von p-Kanal-Transistoren P1 bis Pn. Die p-Kanal-Transistoren P1 bis Pn sind, wie in 7, mit den Bankauswahlsignalleitungen ba1 bis ban verbunden.
12 zeigt ein Zeitablaufdiagramm der Funktionsweise der SDRAM-Bauelemente 300 und 300', wenn der Zählsteuersignalgenerator 38'' und die Setzschaltung 60'' verwendet werden. Wird der Abschaltbefehl angelegt, dann werden die Zwischenspeicher LA1 und LA2 auf Ausgabesignale mit niedrigem Pegel gesetzt, da zwei vorherige Autoauffrischbefehle während der Zeitperiode T1 auf die Bankadressen 00 und 01 gerichtet waren. Ein nicht dargestellter Zwischenspeicher LA3 und ein Zwischenspeicher LA4, z.B. der Zwischenspeicher LAn in 11, sind nicht gesetzt und weisen daher Ausgabesignale mit einem hohen Pegel auf. Daraus resultiert, dass das nicht dargestellte NAND-Gatter NA-3 und das NAND-Gatter NA-4, z.B. das NAND-Gatter NA-n aus 11, mit einem niedrigen Pegel getrieben werden, wenn das Signal aclk aktiviert wird, so dass der nicht dargestellte Transistor P3 und der Transistor P4, z.B. der Transistor Pn aus 4, aktiviert werden. Daher werden, wie aus 12 ersichtlich ist, während der Zeitperiode T2' die Bankauswahlsignale ba3 und ba4 gepulst und ein Auffrischvorgang wird während der Zeitperiode T' mit den Speicherbänken 10-3 und 10-4 ausgeführt, aber nicht für die Speicherbänke 10-1 und 10-2. Dadurch werden die Auffrischungsvorgänge für die Zeilenadresse RADD mit dem Wert 0...0111 abgeschlossen, wodurch der Zählsteuersignalgenerator 38'' veranlasst wird, das Zählsignal cnt zu aktivieren. Durch das Aktivieren des Zählsignals cnt wechselt der Bankadressengenerator in den Betrieb für normale Selbstauffrischungsvorgänge, wie oben beschrieben.
Die 13A und 13B zeigen jeweils ein viertes Ausführungsbeispiel eines SDRAM-Bauelements 400 mit einem decodierten Autoauffri schungssignal bzw. eines SDRAM-Bauelements 400' mit einem externen Autoauffrischungssignal. Der wesentliche Unterschied zwischen dem SDRAM-Bauelement 400 und beispielsweise dem SDRAM-Bauelement 100 liegt im Betrieb eines ersten Schalters 34' und eines Taktgenerators 24''. Dieser Unterschied wird nachfolgend unter Bezugnahme auf das Zeitablaufdiagramm gemäß 14 beschrieben.
Wie in den vorherigen Zeitablaufdiagrammen ist ein Beispiel dargestellt, bei welchem ein Abschaltbefehl angelegt wird, nachdem Autoauffrischungsbefehle für die Bankadressen 00 und 01 und eine aktuelle Auffrischungszeile angelegt worden ist. Im Gegensatz zu 3 verursacht das Aktivieren des Selbstauffrischungssteuersignals SREF durch den Selbstauffrischungssteuersignalgenerator jedoch nicht, dass der erste Schalter 34' die interne Bankadresse iba2 auswählt. Stattdessen fährt der erste Schalter 34' mit der Auswahl der internen Bankadresse iba1 vom Adressenzwischenspeicher 32 fort. Zudem beginnt der Taktgenerator 24'' nicht mit der Ausgabe der Impulse des Auffrischungstaktsignals SCLK am Beginn des Selbstauffrischungsmodus.
In der Ausführungsform gemäß 13A, 13B wird erwartet, dass die Speichersteuerschaltung die Auffrischungsvorgänge für die aktuelle Zeile abschließt, auch wenn in den Selbstauffrischungsmodus gewechselt wurde. Das SDRAM-Bauelement 400 fährt während einer Zeitperiode T22 zu Beginn des Selbstauffrischungsmodus damit fort, auf die Autoauffrischungsbefehlssignale AREF zu reagieren. Daher legt eine Speichersteuerschaltung die verbleibenden Bankadressen 10 und 11 für die aktuelle Zeile an, während neue Autoauffrischungsbefehle im Selbstauffrischungsmodus bewirken, dass die Bänke 10-3 und 10-4 für die Zeilenadresse RADD mit dem Wert 0...0111 aufgefrischt werden.
Am Ende der Zeitperiode T22 detektiert der Zählsteuersignalgenerator 38, dass alle Bänke für die aktuelle Auffrischungszeile adressiert worden sind, und pulst das Zählsignal cnt. Dieses Zählsignal cnt erhöht die Auffrischungsadresse RADD über den Auffrischungsadressengenerator 28, aktiviert in Kombination mit dem Selbstauffrischungssteuersignal SREF den Taktgenerator 24'' und schaltet in Kombination mit dem Selbstauffrischungssteuersignal SREF den ersten Schalter 34' von der Auswahl der internen Bankadresse iba1 zur Auswahl der internen Bankadresse iba2 um. Dieser Übergang veranlasst das Speicherbauelement in den normalen Selbstauffrischungsmodus zu wechseln.
15 zeigt ein alternatives erlaubtes Zeitablaufdiagramm für die SDRAM-Bauelemente 400 und 400'. Dieses Zeitablaufdiagramm zeigt, dass die Speichersteuerschaltung die Anzahl oder Identität der Speicherbänke nicht verfolgen muss, welche für die aktuelle Zeile noch nicht aufgefrischt worden sind, wenn in den Selbstauffrischungsmodus gewechselt wird. Stattdessen gibt die Speichersteuerschaltung nach dem Eintritt in den Selbstauffrischungsmodus einen Autoauffrischungsbefehl für jede Bank aus. Geschieht es, dass die aktuelle Zeile vor dem Ende dieser Periode erhöht wird, da alle Bänke für die aktuelle Zeile adressiert worden sind, dann werden die verbleibenden Autoauffrischungsperioden ignoriert.
Die bisher beschriebenen Ausführungsbeispiele der Speicherbauelemente sind für die Verwendung mit einer Speichersteuerschaltung in einem Speichersystem ausgelegt. Die Speichersteuerschaltung kann in einen Prozessor integriert oder als separate integrierte Schaltung ausgeführt sein, welche eine Schnittstelle zwischen dem Speicher und einem Prozessor bildet. Verschiedene repräsentative Speichersysteme sind in den 16 bis 19 dargestellt.
16 zeigt ein Speichersystem 500 mit einer Speichersteuerschaltung 600 und einem Speicherbauelement 100. Die Speichersteuerschaltung 600 legt, wie aus 16 ersichtlich ist, Befehle COM, Bankadressen BA und Zeilen-/Spaltenadressen ADD über Busse an das Speicherbauelement 100 an. Für Schreibbefehle legt die Speichersteuerschaltung 600 Schreibdaten Din über einen Datenbus an das Speicherbauelement 100 an. Für Lesebefehle empfängt die Speichersteuerschaltung 600 Lesedaten Dout vom Speicherbauelement 100 über den Datenbus. Die Speichersteuerschaltung 600 ist ausgelegt, um dem Speicherbauelement 100 Autoauffrischungsbefehle für Pro-Bank-Auffrischungsvorgänge (PBR) zur Verfügung zu stellen, wenn das Bauelement in einem normalen Modus ist. Es ist der Speichersteuerschaltung 600 jedoch erlaubt, das Speicherbauelement 100 in einen Zustand mit niedrigem Energieverbrauch zu versetzen, ohne Rücksicht auf den Zustand der PBR-Periode zu nehmen, wie oben beschrieben. Das Speicherbauelement 100 kann selbstverständlich durch eines der oben beschriebenen Speicherbauelemente 200 oder 300 ersetzt werden. Zudem kann das Speicherbauelement 100 auch durch das Speicherbauelement 400 ersetzt werden, wenn die Speichersteuerschaltung 600 die zusätzlichen Autoauffrischungsbefehle nach Eintritt in den Zustand des niedrigen Energieverbrauchs zur Verfügung stellt, welche zum Abschluss der PBR-Periode für die aktuelle Auffrischungszeile erforderlich sind.
Obwohl in 16 nur ein einzelnes Speicherbauelement dargestellt ist, umfassen viele Speichersysteme ein oder mehrere Speichermodule. 17 zeigt ein Speichersystem 550, welches die Speichersteuerschaltung 600 und ein Speichermodul 100-m verwendet, welches mehrere Speicherbauelemente 100-1 bis 100-n vom gleichen Typ wie das Speicherbauelement 100, 200, 300 oder 400 verwendet. Die Funktionsweise ist analog zur 16, mit nicht dargestellten Puffern und/oder Leiterbahnen auf dem Modul 100-m, welche die Signale COM, BA und ADD an jedes Speicherbauelement 100-1 bis 100-n verteilen.
Die 16 und 17 zeigen Speichersysteme, welche decodierte Autoauffrischungsbefehle benutzen. Die 18 und 19 zeigen analoge Spei chersysteme 500 und 550', welche ein externes Autoauffrischungssignal EREF verwenden, das von einer Speichersteuerschaltung 600' angelegt wird, um Autoauffrischungsvorgänge zu initiieren. Die Speichersysteme 500' und 550' benutzen die externen Autoauffrischungsversionen der oben beschriebenen Speicherbauelemente, z.B. der Speicherbauelemente 100', 200', 300' und 400'.

Claims

Verfahren zum Betrieb eines synchronen Speicherbauelements mit einer Mehrzahl von Speicherzellenfeldbänken (10-1 bis 10-n), gekennzeichnet durch die Schritte: – Empfangen einer externen Auffrischungsbankadresse (BA), – Ausführen eines Autoauffrischungsvorgangs mit einer aktuellen Zeile einer Speicherzellenfeldbank, welche mit der externen Auffrischungsbankadresse korrespondiert, – Reagieren auf einen Abschaltbefehl durch Eintreten in einen Selbstauffrischungsmodus und – Abschließen des Autoauffrischungsvorgangs für die aktuelle Zeile für alle Speicherzellenfeldbänke vor dem erstmaligen Aktualisieren der aktuellen Zeile auf eine neue Zeile im Selbstauffrischungsmodus.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs für die aktuelle Zeile für alle Speicherzellenfeldbänke umfasst, dass alle Speicherzellenfeldbänke in Sequenz durchlaufen werden und der Auffrischungsvorgang für die aktuelle Zeile in jeder Speicherzellenfeldbank ausgeführt wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass während des sequenziellen Durchlaufens aller Speicherzellenfeldbänke vor dem erstmaligen Aktualisieren der aktuellen Zeile auf eine neue Zeile im Selbstauffrischungsmodus die Auffrischungsvorgänge mit einer schnelleren Rate getaktet werden als die Auffrischungsvorgänge nach der erstmaligen Aktualisierung der aktuellen Zeile auf die neue Zeile im Selbstauffrischungsmodus.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs für die aktuelle Zeile für alle Speicherzellenfeldbänke umfasst, dass ein gleichzeitiger Auffrischungsvorgang für die aktuelle Zeile in allen Speicherzellenfeldbänken initialisiert wird.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass nach dem erstmaligen Aktualisieren der aktuellen Zeile auf eine neue Zeile im Selbstauffrischungsmodus ein gleichzeitiger Auffrischungsvorgang für die neue aktuelle Zeile in allen Speicherzellenfeldbänken für alle nachfolgenden Zeilen ausgeführt wird.
Verfahren nach Anspruch 4 oder 5, dadurch gekennzeichnet, dass der gleichzeitige Auffrischungsvorgang umfasst, dass ein Bankadressensignal für jede Speicherzellenfeldbank während jedes Selbstauffrischungsvorgangs freigegeben wird.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass nach dem erstmaligen Aktualisieren der aktuellen Zeile auf eine neue Zeile im Selbstauffrischungsmodus sequentielle Auffrischungsvorgänge für jede der nachfolgenden Zeilen in den Speicherzellenfeldbänken ausgeführt werden.
Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs für die aktuelle Zeile und alle Speicherzellenfeldbänke (10-1 bis 10-n) folgende Schritte umfasst: – Akzeptieren von zusätzlichen externen Auffrischungsbankadressen (BA) nach dem Eintreten in den Selbstauffrischungsmodus, ohne den Selbstauffrischungsmodus zu verlassen, bis ein Auffri schungsvorgang für die aktuelle Zeile in jeder Speicherzellenfeldbank ausgeführt worden ist, und – Ausführen von Selbstauffrischungsvorgängen, nachdem die aktuelle Zeile erstmalig im Selbstauffrischungsmodus auf eine neue Zeile aktualisiert worden ist.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Anzahl von zusätzlichen externen Auffrischungsbankadressen (BA), welche nach dem Eintreten in den Selbstauffrischungsmodus akzeptiert werden, gleich der Anzahl der Speicherzellenfeldbänke ist.
Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die Anzahl von zusätzlichen externen Auffrischungsbankadressen (BA), welche nach dem Eintreten in den Selbstauffrischungsmodus akzeptiert werden, gleich der Anzahl von Speicherzellenfeldbänken ist, welche noch nicht für die aktuelle Zeile aufgefrischt worden sind.
Verfahren nach einem der Ansprüche 1 bis 3, 5 und 7 bis 10, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs für die aktuelle Zeile und alle Speicherzellenfeldbänke vor dem erstmaligen Aktualisieren der aktuellen Zeile auf eine neue Zeile im Selbstauffrischungsmodus umfasst, dass ein gleichzeitiger Auffrischungsvorgang für die aktuelle Zeile in allen Speicherzellenfeldbänken initialisiert wird, welche noch nicht für die aktuelle Zeile aufgefrischt worden sind.
Verfahren nach einem der Ansprüche 2, 3 und 5 bis 11, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs ein sequenzielles Durchlaufen aller Speicherzellenfeldbänke im Selbstauffrischungsmodus und Ausführen eines Auffrischungsvorgangs für die aktuelle Zeile in jeder Speicherzellenfeldbank und ein anschließendes erstmaliges Aktualisieren der aktuellen Zeile auf die neue Zeile im Selbstauffrischungsmodus umfasst.
Verfahren nach einem der Ansprüche 4 bis 11, dadurch gekennzeichnet, dass das Abschließen des Autoauffrischungsvorgangs ein Initialisieren eines gleichzeitigen Auffrischungsvorgangs im Selbstauffrischungsmodus für die aktuelle Zeile in allen Speicherzellenfeldbänken und ein anschließendes erstmaliges Aktualisieren der aktuellen Zeile auf die neue Zeile im Selbstauffrischungsmodus umfasst.
Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass nach dem erstmaligen Aktualisieren der aktuellen Zeile auf die neue Zeile im Selbstauffrischungsmodus sequentielle Selbstauffrischungsvorgänge mit den Speicherzellenfeldbänken für jede nachfolgende Zeile ausgeführt werden.
Verfahren zum Betrieb einer Speichersteuerschaltung, gekennzeichnet durch die Schritte: – Ausgeben von Autoauffrischungsbankadressen (BA) an eine Speichereinheit (100, 200, 300, 400) mit einer Anzahl n von Speicherzellenfeldbänken (10-1 bis 10-n) in einer Sequenz, welche alle n Speicherzellenfeldbänke adressiert, und nochmaliges Adressieren der n Speicherzellenfeldbänke, so dass die Speichereinheit sequentiell eine aktuelle Zeile in allen n Bänken entsprechend einer Autoauffrischbankadressensequenz auffrischt, bevor eine andere Zeile in einer der Speicherzellenfeldbänke aufgefrischt wird, – Ausgeben eines Abschaltbefehls an die Speichereinheit und – Ausgeben von zusätzlichen Autoauffrischungsbankadressen an die Speichereinheit, ohne die Speichereinheit zu wecken, um den Auffrischungsvorgang für die aktuelle Zeile abzuschließen, bevor Selbstauffrischungsvorgänge beginnen.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Anzahl der zusätzlichen Auffrischungsbankadressen (BA), welche nach dem Abschaltefehl ausgegeben werden, gleich der Bankanzahl n ist.
Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Anzahl der zusätzlichen Auffrischungsbankadressen (BA), welche nach dem Abschaltbefehl ausgegeben werden, gleich der Anzahl von Speicherzellenfeldbänken ist, welche noch nicht für die aktuelle Zeile aufgefrischt worden sind.
Speichersystem mit – wenigstens einer Speichereinheit (100, 200, 300, 400) mit einer Anzahl n von Speicherzellenfeldbänken (10-1 bis 10-n) und einer bankadressierbaren Autoauffrischungsfunktionalität mit einer Autoauffrischungsschaltung, welche Autoauffrischungsvorgänge adressiert, um Zeilen in jeder adressierten Speicherzellenfeldbank aufzufrischen, bis alle Speicherzellenfeldbänke in wenigstens einem Autoauffrischungsvorgang adressiert worden sind, und – einer Steuerschaltung (600) zur Ausgabe von Aktivbefehlen und zur Ausgabe von externen Auffrischungsbankadressensignalen an die Speichereinheit, wobei die Steuerschaltung (600) in einem normalen Autoauffrischungsmodus alle Bankadressensignale in n sukzessiven Autoauffrischvorgängen für eine Auffrischungszeile ausgibt und alle Bankadressensignale in den folgenden n sukzessiven Autoauffrischvorgängen für eine nächste Auffrischungszeile ausgibt, dadurch gekennzeichnet, dass – die Steuerschaltung (600) dafür eingerichtet ist, der Speichereinheit (100, 200, 300, 400) zu signalisieren, in einen Selbstauffrischungsmodus zu wechseln, ohne die n sukzessiven Autoauffrischungsvorgänge für die aktuelle Auffrischungszeile abzuschließen, und – die Speichereinheit eine Schaltung zum Komplettieren der Auffrischungsvorgänge für die Auffrischungszeile in jeder noch nicht aufgefrischten Speicherzellenfeldbank bei Eintritt in den Selbstauffrischungsmodus umfasst.
Speichersystem nach Anspruch 18, gekennzeichnet durch eine externe Auffrischungssignalleitung zwischen der Speichereinheit und der Steuerschaltung, welche es der Steuerschaltung erlaubt, einen Autoauffrischungsvorgang in der Speichereinheit zu initialisieren.
Speichersystem nach Anspruch 19, dadurch gekennzeichnet, dass die Speichereinheit auf die auf der externen Auffrischungssignalleitung signalisierten Autoauffrischungsvorgänge nach dem Eintritt in den Selbstauffrischungsmodus reagiert, bis jede Speicherzellenfeldbank in wenigstens einem Autoauffrischungsvorgang für die Auffrischungszeile adressiert worden ist.
Speichersystem nach einem der Ansprüche 18 bis 20, gekennzeichnet durch Befehlssignalleitungen zwischen der Speichereinheit und der Steuerschaltung, wobei die Steuerschaltung die Speichereinheit durch Anlegen von entsprechenden Signalen auf den Befehlsleitungen auffordert, Aktivbefehle, Autoauffrischungsbefehle und/oder Selbstauffrischungsbefehle auszuführen.
Synchrones Speicherbauelement mit – einer Mehrzahl n von unabhängig adressierbaren Speicherzellenfeldbänken (10-1 bis 10-n), – einem Auffrischungsadressengenerator (28), um eine aktuelle Auffrischungszeile für alle Speicherzellenfeldbänke zu spezifizieren, – einer Bankadressenschaltung, welche eine extern angelegte Bankadresse (BA) für einen Auffrischungsvorgang empfängt und den Auffrischungsvorgang an die mit der Bankadresse korrespondierende Speicherzellenfeldbank anlegt, – einem Auffrischungsbankadressenzähler, welcher dem Auffrischungsadressengenerator signalisiert, eine Adresse für eine neue Auffrischungszeile zu erzeugen, wenn der Auffrischungsvorgang für die aktuelle Auffrischungszeile an jede der Mehrzahl von Speicherzellenfeldbänke adressiert worden ist, und – einer Selbstauffrischungsschaltung zum Anlegen der Auffrischungsvorgänge an die Speicherzellenfeldbänke in einem Selbstauffrischungsmodus, dadurch gekennzeichnet, dass – die Selbstauffrischungsschaltung eine Schaltung zum Komplettieren der Auffrischungsvorgänge für die aktuelle Auffrischungszeile in allen Speicherzellenfeldbänken (10-1 bis 10-n) bei Eintritt in den Selbstauffrischungsmodus und vor Aktualisierung der momentanen Auffrischungszeile in eine neue Zeile umfasst.
Synchrones Speicherbauelement nach Anspruch 22, dadurch gekennzeichnet, dass die Selbstauffrischungsschaltung folgende Komponenten umfasst: – einen Bankadressengenerator (26) zur Erzeugung einer Selbstauffrischungsbankadresse (iba2) im Selbstauffrischungsmodus und – einen ersten Schalter (34), welcher die externe Bankadresse (BA) oder die Selbstauffrischungsbankadresse (iba2) für einen Auffrischungsvorgang auswählt.
Synchrones Speicherbauelement nach Anspruch 23, dadurch gekennzeichnet, dass der erste Schalter (34) die Selbstauffrischungsbankadresse (iba2) im Selbstauffrischungsmodus auswählt
Synchrones Speicherbauelement nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass der Bankadressengenerator (26) sequentiell die Selbstauffrischungsbankadresse (iba2) für jede Speicherzellenfeldbank bei Eintritt in den Selbstauffrischungsmodus erzeugt, bevor die momentane Auffrischungszeile aktualisiert wird.
Synchrones Speicherbauelement nach Anspruch 23 oder 24, dadurch gekennzeichnet, dass der Bankadressengenerator (26) sequentiell die Selbstauffrischungsbankadresse (iba2) für diejenigen Speicherzellenfeldbänke erzeugt, welche beim Eintritt in den Selbstauffrischungsmodus noch nicht für die momentane Auffrischungszeile in einem Auffrischungsvorgang adressiert worden sind, bevor die momentane Auffrischungszeile aktualisiert wird.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 26, gekennzeichnet durch eine Setzschaltung (60), welche alle Speicherzellenfeldbänke für einen ersten Auffrischungsvorgang beim Eintritt in den Selbstauffrischungsmodus auswählt.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 26, gekennzeichnet durch eine Setzschaltung (60'), welche alle noch nicht in einem Auffrischungsvorgang für die aktuelle Auffrischungszeile adressierten Speicherzellenfeldbänke für einen ersten Auffrischungsvorgang beim Eintritt in den Selbstauffrischungsmodus auswählt.
Synchrones Speicherbauelement nach einem der Ansprüche 23 bis 30, dadurch gekennzeichnet, dass der erste Schalter (34) die Selbstauffrischungsbankadresse (iba2) auswählt, wenn die momentane Auffrischungszeile im Selbstauffrischungsmodus in eine neue Zeile aktualisiert ist.
Synchrones Speicherbauelement nach Anspruch 29, dadurch gekennzeichnet, dass es weiter externe Bankadressen für Auffrischungsvorgänge empfängt, bis der erste Schalter (34) die Selbstauffrischungsbankadresse (iba2) im Selbstauffrischungsmodus auswählt.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 30, dadurch gekennzeichnet, dass es weiter externe Bankadressen für Auffrischungsvorgänge empfängt, bis alle Speicherzellenfeldbänke, welche vor dem Eintritt in den Selbstauffrischungsmodus noch nicht in einem Auffrischungsvorgang für die aktuelle Auffrischungszeile adressiert worden sind, in einem Auffrischungsvorgang adressiert sind.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 31, dadurch gekennzeichnet, dass es nach dem Eintritt in den Selbstauffrischungsmodus n extern zugeführte Bankadressen für Auffrischungsvorgänge empfängt.
Synchrones Speicherbauelement nach einem der Ansprüche 23 bis 35, dadurch gekennzeichnet, dass der erste Schalter in Reaktion auf eine Ausgabe des Auffrischungsbankadressenzählers arbeitet.
Synchrones Speicherbauelement nach einem der Ansprüche 23 bis 36, dadurch gekennzeichnet, dass die Selbstauffrischungsschaltung einen Selbstauffrischungstaktgenerator umfasst, um ein Auffrischungstaktsignal für Auffrischungsvorgänge im Selbstauffrischungsmodus zur Verfügung zu stellen, wobei der Selbstauffri schungstaktgenerator das Auffrischungstaktsignal mit einer ersten Rate zur Verfügung stellt, bis die Auffrischungsvorgänge für die aktuelle Auffrischungszeile für alle Speicherzellenfeldbänke abgeschlossen sind, und das Auffrischungstaktsignal mit einer zweiten Rate zur Verfügung stellt, wenn die momentane Auffrischungszeile in eine neue Zeile aktualisiert ist.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 34, dadurch gekennzeichnet, dass die Selbstauffrischungsschaltung folgende Komponenten umfasst: – einen Autoauffrischungstaktgenerator, welcher bei Eintritt in den Selbstauffrischungsmodus freigegeben wird und gesperrt wird, wenn die momentane Auffrischungszeile in eine neue Zeile aktualisiert ist, und – einen Selbstauffrischungstaktgenerator, welcher im Selbstauffrischungsmodus freigegeben ist, wenn der Autoauffrischungstaktsignalgenerator gesperrt ist, – wobei der Autoauffrischungstaktsignalgenerator ein Ausgabetaktsignal mit der ersten Rate aufweist, der Selbstauffrischungstaktgenerator ein Ausgabetaktsignal mit der zweiten Rate aufweist und der Selbstauffrischungstaktgenerator eine Ausgabestufe umfasst, welche mit den Ausgabetaktsignalen des Autoauffrischungstaktgenerators und des Selbstauffrischungstaktgenerators eine ODER-Verknüpfung ausführt.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 35, dadurch gekennzeichnet, dass die Selbstauffrischungsschaltung eine Setzschaltung (60) umfasst, welche nach dem Eintritt in den Selbstauffrischungsmodus alle Speicherzellenfeldbänke für Auffrischungsvorgänge auswählt.
Synchrones Speicherbauelement nach einem der Ansprüche 27 bis 36, dadurch gekennzeichnet, dass die Setzschaltung (60) eine Verzögerungsschaltung (DLC), welche das Selbstauffrischungstaktsignal (SCLK) verzögert, ein NOR-Gatter (NOR3), welches das Selbstauffrischungstaktsignal und das verzögerte Selbstauffrischungstaktsignal empfängt, und eine Treiberschaltung umfasst, welche Bankadressenleitungen (ba1 bis ban) für alle Speicherzellenfeldbänke in Reaktion auf die Ausgabe des NOR-Gatters treibt.
Synchrones Speicherbauelement nach einem der Ansprüche 22 bis 37, dadurch gekennzeichnet, dass die Selbstauffrischungsschaltung eine Setzschaltung (60') umfasst, welche alle noch nicht in einem Auffrischungsvorgang für die aktuelle Auffrischungszeile adressierten Speicherzellenfeldbänke für einen ersten Auffrischungsvorgang beim Eintritt in den Selbstauffrischungsmodus auswählt.