DE102004063139A1 - Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung - Google Patents

Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung Download PDF

Info

Publication number
DE102004063139A1
DE102004063139A1 DE102004063139A DE102004063139A DE102004063139A1 DE 102004063139 A1 DE102004063139 A1 DE 102004063139A1 DE 102004063139 A DE102004063139 A DE 102004063139A DE 102004063139 A DE102004063139 A DE 102004063139A DE 102004063139 A1 DE102004063139 A1 DE 102004063139A1
Authority
DE
Germany
Prior art keywords
forming
gate
layer
pair
resistant layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102004063139A
Other languages
English (en)
Other versions
DE102004063139B4 (de
Inventor
Jin Hyo Bucheon Jung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
DongbuAnam Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DongbuAnam Semiconductor Inc filed Critical DongbuAnam Semiconductor Inc
Publication of DE102004063139A1 publication Critical patent/DE102004063139A1/de
Application granted granted Critical
Publication of DE102004063139B4 publication Critical patent/DE102004063139B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung, durch welches das Erzeugen zeilenförmiger Einschlüsse verhindert wird. Das Verfahren umfaßt das Ausbilden einer ersten Gate-Maske, die mit einer Abdeckschicht auf einem Halbleitersubstrat in einem aktiven Bereich bedeckt ist, und das Ausbilden einer ätzfesten Schicht auf einer Seite der ersten Gate-Maske, wobei sich die ätzfeste Schicht zu einer Oberfläche des Substrats erstreckt, um eine gegenüberliegende Seite einer benachbarten ersten Gate-Maske in dem aktiven Bereich zu bedecken. Das Verfahren umfaßt des weiteren das Ausbilden einer isolierenden Schicht auf einer freiliegenden Oberfläche der ersten Gate-Maske und das Ausbilden einer zweiten Gate-Maske, welche die erste Gate-Maske und die isolierende Schicht bedeckt, wobei die zweite Gate-Maske die ätzfeste Schicht nicht überlappt. Das Verfahren umfaßt des weiteren das Entfernen der ätzfesten Schicht und das Ausbilden eines Paars von dotierten Bereichen in dem Substrat, die mit den ersten und zweiten Gate-Masken abgeglichen sind.

Description

  • ALLGEMEINER STAND DER TECHNIK GEBIET DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen einer Split-Gate-Flash-Speichereinrichtung.
  • ERLÄUTERUNG DES STANDS DER TECHNIK
  • Im allgemeinen wird eine Flash-Speichereinrichtung, die eine nichtflüchtige Speichereinrichtung ist, die in ihrer Speicherzelle gespeicherte Informationen ohne Energieversorgung aufrechterhalten kann, auf einer Platine befestigt, um eine elektrische Hochgeschwindigkeits-Löschung zu ermöglichen.
  • Die Flash-Speicher-Technologie entwickelt sich ständig weiter durch Verändern von Zellenstrukturen auf unterschiedliche Weise. Die verschiedenen Zellen können klassifiziert werden in eine Stacked-Gate-Zelle, eine Split-Gate-Zelle und ähnliches.
  • In der Stacked-Gate-Zelle sind ein Floating-Gate und ein Control-Gate aufeinanderfolgend gestapelt. Dennoch besteht für die Stacked-Gate-Zelle ein Problem von übermäßiger Löschung. Die übermäßige Löschung findet statt, wenn das Floating-Gate überentladen wird. Eine Schwellenspannung der überentladenen Zelle weist einen negativen Wert auf. Selbst wenn die Zelle nicht gewählt wird, d.h. selbst wenn keine Lesespannung an das Control- Gate angelegt wird, findet ein Stromfluß statt. Zum überwinden des Überentladungsproblems wurde eine Split-Gate-Zellenstruktur vorgeschlagen.
  • Ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß einem Stand der Technik wird wie folgt erläutert.
  • Die 1A bis 1D sind schematische Querschnitts-Darstellungen zum Erklären eines Verfahrens zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß einem Stand der Technik.
  • Unter Bezugnahme auf 1A werden eine ONO-(Oxid-Nitrid-Oxid-) Schicht 102, eine erste Leiterschicht, eine Oxidschicht 104 und eine Nitridschicht 105 nacheinander auf einem Halbleitersubstrat 101 gestapelt. Die Nitridschicht 105, die Oxidschicht 104 und die Leiterschicht werden mit einer Maske versehen, um eine erste Gate-Maske 103 auszubilden. Eine Wärmebehandlung wird auf dem Substrat 101 ausgeführt, um Thermo-Oxidschichten 106 auf linken und rechten Seitenwänden der ersten Gate-Maske 103 zu entwickeln.
  • Unter Bezugnahme auf 1B wird ein freiliegender Abschnitt der ONO-Schicht 102, die nicht mit der ersten Gate-Maske 103 bedeckt ist, weggeätzt. Eine Gate-Oxidschicht 107 wird auf einer freiliegenden Oberfläche des Substrats mit Hilfe thermischer Oxidation entwickelt. Eine zweite Leiterschicht 108 wird anschließend über dem Substrat angelegt, einschließlich der ersten Gate-Maske 103.
  • Unter Bezugnahme auf 1C wird die zweite Leiterschicht 108 selektiv mit einer Maske versehen, die auf einer Seite der ersten Gate-Maske 103 bleibt. Daher wird eine zweite Gate-Maske 108a auf einer Seite der ersten Gate-Maske 103 ausgebildet, um ein Split-Gate zu vervollständigen, das mit den ersten und zweiten Gate-Masken 103 und 108a konstruiert wird. Eine Thermo-Oxidschicht 109 wird auf einer Oberfläche der zweiten Gate-Maske 108a ausgebildet. Ionenimplantation wird schwach auf dem Substrat 101 ausgeführt, um schwach dotierte Bereiche n– für eine LDD-(Lightly Doped Drain/leicht dotierter Drain) Struktur in dem Substrat jeweils unter beiden Seiten des Split-Gate auszubilden.
  • Unter Bezugnahme auf 1D wird ein Abstandsstück 110 auf einer Seitenwand der zweiten Gate-Maske 108a ausgebildet. Ionenimplantation wird stark auf dem Substrat ausgeführt, um stark dotierte Bereiche n+ für eine Source und einen Drain in dem Substrat auszubilden, das den schwach dotierten Bereichen jeweils benachbart ist. Ein Paar symmetrischer Split-Gates wird in einem Speicherzellen-Bereich durch das Verfahren nach dem Stand der Technik ausgebildet. Da die erste Gate-Maske, die Oxidschicht und die Nitridschicht auf einem Paar von vorgeschriebenen Abschnitten des Substrats gestapelt werden, wird durch das Anlegen der zweiten Leiterschicht für die zweiten Gate-Masken der Split-Gates eine Ausnehmung zwischen einem Paar von Split-Gate-Bereichen bereitgestellt aufgrund des Stufenunterschieds zur ersten Gate-Maske, der Oxidschicht und Nitridschicht.
  • Beim Ausbilden der zweiten Gate-Masken, indem die zweite Leiterschicht mit einer Maske versehen wird, wird ein Abschnitt der zweiten Leiterschicht zwischen einem Paar der Split-Gate-Bereiche unvollständig geätzt, wogegen die anderen Bereiche der Split-Gate-Bereiche völlig entfernt werden.
  • Insbesondere wird ein Polymer als ein Ätzrückstand erzeugt, wenn die zweite Leiterschicht durch Naßätzen selektiv entfernt wird. Das Polymer sammelt sich zwischen den ersten Gate-Masken und verhindert, daß ein Ätzmittelgas in ausreichendem Maß zu dem Raum zwischen einem Paar der Split-Gates zugeführt wird. Dies verhindert den Abschluß des Ätzprozesses.
  • Demzufolge werden zeilenförmige Einschlüsse in dem Raum zwischen einem Paar der Split-Gate-Bereiche erzeugt. Der Raum zwischen einem Paar der Split-Gate-Bereiche entspricht einem Abschnitt, an dem ein Kontaktloch für die Verbindung mit einer darüberliegenden Leitung ausgebildet wird. Daher verschlechtern die zeilenförmigen Einschlüsse elektrische Merkmale, wie beispielsweise Kontaktwiderstand und ähnliches.
  • In dem Verfahren nach dem Stand der Technik wird die Dicke der isolierenden Schicht, die auf die erste Gate-Maske gestapelt wurde, verringert, um das Erzeugen der zeilenförmigen Einschlüssen zu unterdrücken. Wenn jedoch die Dicke der isolierenden Schicht, die auf die erste Gate-Maske gestapelt wird, verringert wird, wird die Parasitärkapazität zwischen den ersten und zweiten Gate-Masken erhöht.
    •
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Dementsprechend betrifft die vorliegende Erfindung ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung, die im wesentlichen eines oder mehrere Probleme ausschließt, die auf Einschränkungen und Nachteile des Stands der Technik zurückzuführen sind.
  • Die vorliegende Erfindung stellt vorteilhafterweise ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung bereit, durch die zeilenförmige Einschlüsse daran gehindert werden, zwischen einem Paar von Split-Gates zu verbleiben.
  • Zusätzliche Vorteile, Aufgaben und Merkmale der Erfindung werden teilweise in der folgenden Beschreibung erläutert und werden dem Fachmann teilweise nach Überprüfung des Folgenden offenkundig oder können aus der Anwendung der Erfindung erfahren werden. Die Ziele und andere Vorteile der Erfindung können durch die Struktur ausgeführt und erreicht werden, die insbesondere in der schriftlichen Beschreibung und den Ansprüchen sowie den Zeichnungen im Anhang hervorgehoben wird.
  • Zum Erreichen dieser Ziele und anderer Vorteile und in Übereinstimmung mit dem Zweck der Erfindung, wie hier ausgeführt und ausführlich beschrieben, umfaßt ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß der vorliegenden Erfindung die Schritte des Ausbildens eines Paars von ersten Gate-Masken auf einem Halbleitersubstrat in einem aktiven Bereich in einem vorgeschriebenen Abstand voneinander, des Ausbildens einer ätzfesten Schichtmaske, die gegenüberliegende Seitenwände des Paars der ersten Gate-Masken und eine Oberfläche des Substrats entsprechend dem vorgeschriebenen Abstand bedeckt, des Ausbildens einer isolierenden Schicht auf freiliegenden Oberflächen des Paars von ersten Gate-Masken, des Ausbildens eines Paars von zweiten Gate-Masken über dem Paar von ersten Gate-Masken, die sich jeweils nicht mit der ätzfesten Schicht überlappen, des Entfernens der ätzfesten Schicht und des Ausbildens von dotieren Bereichen in dem Substrat, die jeweils mit dem Paar von ersten und zweiten Gate-Masken abgeglichen sind.
  • In einer beispielhaften Ausführungsform wird jede der ersten Gate-Masken mit einer Abdeckschicht bedeckt ausgebildet.
  • In einer beispielhaften Ausführungsform umfaßt die Abdeckschicht eine Oxidschicht und eine Nitridschicht.
  • In einer beispielhaften Ausführungsform werden die zweiten Gate-Masken ausgebildet durch Ausführen eines anisotropischen Ätzvorgangs auf einer Leiterschicht, die über dem Substrat angelegt ist, wobei die Leiterschicht die ätzfeste Schicht und die ersten Gate-Masken umfaßt.
  • In einer beispielhaften Ausführungsform wird die ätzfeste Schicht entweder aus Oxid oder Nitrid ausgebildet.
  • In einer beispielhaften Ausführungsform wird die ätzfeste Schicht mit Hilfe von Naßätzen entfernt.
  • In einer beispielhaften Ausführungsform umfaßt der Schritt des Ausbildens von dotierten Bereichen die Schritte des Ausbildens von schwach dotierten Bereichen in dem Substrat, die jeweils mit einem Paar der ersten und zweiten Gate-Masken abzugleichen sind, des Ausbildens von Abstandsstücken an Seitenwänden jeweils eines Paars der ersten und zweiten Gate-Masken und des Ausbildens von stark dotierten Bereichen in dem Substrat, die jeweils mit den Abstandsstücken abzugleichen sind.
  • Unter einem anderen Gesichtspunkt der vorliegenden Erfindung umfaßt ein Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung die Schritte des Ausbildens einer ersten Gate-Maske, die mit einer Abdeckschicht bedeckt ist, auf einem Halbleitersubstrat in einem aktiven Bereich, des Ausbildens einer ätzfesten Schicht, die eine Seite der ersten Gate-Maske bedeckt, wobei sich die ätzfeste Schicht zu einer Oberfläche des Substrats erstreckt, um eine gegenüberliegende Seite einer benachbarten ersten Gate-Maske in dem aktiven Bereich zu bedecken, des Ausbildens einer isolierenden Schicht auf einer freiliegenden Schicht der ersten Gate-Maske, des Ausbildens einer zweiten Gate-Maske, welche die erste Gate-Maske bedeckt, und wobei die isolierende Schicht die ätzfeste Schicht nicht überlappt, des Entfernens der ätzfesten Schicht und des Ausbildens eines Paars von dotierten Bereichen in dem Substrat, die mit den ersten und zweiten Gate-Masken abgeglichen sind.
  • In einer beispielhaften Ausführungsform umfaßt die Abdeckschicht eine Oxidschicht und eine Nitridschicht.
  • In einer beispielhaften Ausführungsform wird die zweite Gate-Maske ausgebildet durch Ausführen eines anisotropischen Ätzvorgangs auf einer Leiterschicht, die über dem Substrat angelegt ist, das die ätzfeste Schicht und die erste Gate-Maske enthält.
  • In einer beispielhaften Ausführungsform wird die ätzfeste Schicht entweder aus Oxid oder Nitrid ausgebildet.
  • In einer beispielhaften Ausführungsform wird die ätzfeste Schicht mit Hilfe von Naßätzen entfernt.
  • In einer beispielhaften Ausführungsform umfaßt der Schritt des Ausbildens der dotierten Bereiche des weiteren die Schritte des Ausbildens von schwach dotierten Bereichen in dem Substrat, die mit den ersten und zweiten Gate-Masken abgeglichen sind, des Ausbildens von Abstandsstücken jeweils an Seitenwänden der ersten und zweiten Gates und des Ausbildens von stark dotierten Bereichen in dem Substrat, die jeweils mit den Abstandsstücken abzugleichen sind.
  • Es sollte klar sein, daß sowohl die vorhergehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung der vorliegenden Erfindung beispielhaft, jedoch nicht einschränkend für die Erfindung sind.
    •
  • DETAILIERTE BESCHREIBUNG DER ZEICHNUNGEN
  • Die folgenden begleitenden Zeichnungen, die zur Bereitstellung eines besseren Verständnisses der Erfindung beigefügt und in diese Anmeldung integriert sind und einen Teil davon bilden, veranschaulichen Ausführungsformen der Erfindung und dienen zusammen mit der Beschreibung zum Erklären des Prinzips der Erfindung:
  • 1A bis 1D sind schematische Querschnitts-Darstellungen zum Erläutern eines Verfahrens zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß einem Stand der Technik;
  • 2A bis 2E sind schematische Querschnitts-Darstellungen zum Erläutern eines Verfahrens zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß der vorliegenden Erfindung.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im folgenden wird auf beispielhafte Ausführungsformen der vorliegenden Erfindung Bezug genommen, die in den begleitenden Zeichnungen dargestellt sind. Wenn möglich, werden die gleichen Bezugszeichen durchgehend durch die Zeichnungen verwendet, um die gleichen oder ähnliche Teile zu bezeichnen.
  • 2A bis 2E sind schematische Querschnitts-Darstellungen zum Erläutern eines Verfahrens zur Herstellung einer Split-Gate-Flash-Speichereinrichtung gemäß der vorliegenden Erfindung.
  • Unter Bezugnahme auf 2A wird eine isolierende Schicht 202 für die Einrichtung auf einem Halbleitersubstrat 201 ausgebildet, das aus einkristallinem Silizium oder ähnlichen ausgebildet wird. Die isolierende Schicht 202 für die Einrichtung wird durch einen Isolierungprozeß ausgebildet, wie beispielsweise STI (Shallow Trench Isolation/Isolierung durch seichte Gräben), um einen aktiven Bereich auf dem Substrat 201 zu definieren. Eine dielektrische Schicht 203 wird auf dem Substrat 201 ausgebildet. Die dielektrische Schicht 203 kann eine Oxid-Nitrid-Oxid-Struktur aufweisen.
  • Eine erste Leiterschicht und eine isolierende Schicht werden nacheinander auf die dielektrische Schicht 203 gestapelt. Die erste Leiterschicht kann aus Polysilizium ausgebildet werden. Die isolierende Schicht kann eine Doppelschicht umfassen, die aus einer Oxidschicht 205 und einer Nitridschicht 206 besteht.
  • Nachdem die isolierende Schicht mit einer Fotoresist-Schicht beschichtet worden ist, werden Belichtung und Entwicklung auf der Fotoresist-Schicht ausgeführt, um eine (in der Zeichnung nicht gezeigte) Fotoresist-Maske auszubilden, die einen ersten Gate-Maskenbereich definiert. Die isolierende Schicht und die erste Leiterschicht werden nacheinander unter Verwendung der Fotoresist-Maske als eine Ätzmaske geätzt, um eine erste Gate-Maske 204 auszubilden, die mit einer Isolierschicht-Maske bedeckt ist. Eine benachbarte erste Gate-Maske 204, die eine symmetrische Struktur zu der ersten Gate-Maske 204 aufweist, wird gleichzeitig auf dem gleichen aktiven Bereich der dielektrischen Schicht 203 mit einem vorgeschriebenen Abstand ausgebildet. Danach wird die Fotoresist-Maske entfernt.
  • Unter Bezugnahme auf 2B wird eine ätzfeste Schicht über dem Substrat 201 ausgebildet, das die erste Gate-Maske 204 und die benachbarte erste Gate-Maske enthält. Die ätzfeste Schicht wird aus einer Oxid- oder Nitridschicht ausgebildet.
  • Die ätzfeste Schicht wird teilweise mit Hilfe von Fotolithographie entfernt, um eine ätzfeste Schichtmaske 207 auszubilden. Damit verbleibt die ätzfeste Schichtmaske 207 auf dem Raum zwischen der ersten Gate-Maske 204 und der benachbarten ersten Gate-Maske und erstreckt sich des weiteren, um Abschnitte der ersten Gate-Maske 204 und der benachbarten ersten Gate-Maske zu überlappen. Daher werden nicht überlappte Abschnitte der ersten Gate-Maske 204 und der benachbarten ersten Gate-Maske freigelegt. Der freiliegende Bereich entspricht einem zweiten Gate-Maskenbereich und einem benachbarten zweiten Gate-Maskenbereich.
  • Danach wird eine Wärmebehandlung auf dem Substrat ausgeführt, um eine Thermo-Oxidschicht 208 auf den freiliegenden Abschnitten der ersten Gate-Maske 204 und der benachbarten Gate-Maske zu entwickeln. Die isolierende Schicht auf der ersten Gate-Maske 204 und die Thermo-Oxidschicht 208 auf einer Seitenwand der ersten Gate-Maske 204 befindet sich zwischen der ersten Gate-Maske und einer zweiten Gate-Maske, die ausgebildet wird. Die isolierende Schicht und die Thermo-Oxidschicht spielen eine Rolle beim Reduzieren von Parasitärkapazität zwischen den ersten und zweiten Gate-Masken. Gleichzeitig wird die gleiche Struktur symmetrisch für die benachbarte erste Gate-Maske bereitgestellt.
  • Unter Bezugnahme auf 2C werden die dielektrische Schicht 203, die nicht mit der ersten Gate-Maske bedeckt ist, die benachbarte erste Gate-Maske und die ätzfeste Schichtmaske 207 weggeätzt. Daher verbleibt eine dielektrische Schichtmaske 203 nur unter der ersten Gate-Maske, der benachbarten ersten Gate-Maske und der ätzfesten Schichtmaske 207. Eine Oberfläche des Substrats, die nicht mit der dielektrischen Schichtmaske 203 in dem aktiven Bereich bedeckt ist, wird freigelegt. Eine Gate-Oxidschicht 209 wird auf der freiliegenden Oberfläche des Substrats in dem aktiven Bereich mit Hilfe von thermischer Oxidation ausgebildet.
  • Eine zweite Leiterschicht 210 für eine zweite Gate-Maske und eine benachbarte zweite Gate-Maske wird über dem Substrat 201 angelegt, das die erste Gate-Maske 204 und die benachbarte erste Gate-Maske umfaßt. Die zweite Leiterschicht 210, die in dem Raum zwischen dem Paar von Split-Gate-Bereichen angelegt wurde, d.h. zwischen der ersten Gate-Maske 204 und der benachbarten Gate-Maske, weist ein sanftes Gefälle auf, das auf eine Dicke der ätzfesten Schicht 207 zurückzuführen ist.
  • Unter Bezugnahme auf 2D wird die zweite Leiterschicht 210 selektiv mit einer Maske versehen, die auf dem zweiten Gate-Maskenbereich und einem benachbarten zweiten Gate-Maskenbereich verbleiben soll, um eine zweite Gate-Maske 210a und eine benachbarte zweite Gate-Maske 210a auszubilden, die symmetrisch zu derjenigen der zweiten Gate-Maske 210a ist. Da die zweite Leiterschicht 210, die zwischen der ersten Gate-Maske 204 und der benachbarten Gate-Maske angelegt ist, ein sanftes Gefälle aufweist, wird ein Ätzmittelgas beim Ätzen der zweiten Leiterschicht 210 in ausreichender Weise zu dem Raum zwischen dem Paar von Split-Gate-Bereichen zugeführt, um ein Erzeugen von zeilenförmigen Einschlüssen in diesem Bereich zu unterdrücken. Falls zeilenförmige Einschlüsse in dem Raum zwischen dem Paar von Split-Gate-Bereichen erzeugt werden, kann auf dem Substrat des weiteren ein Überätzen ausgeführt werden, um die erzeugten zeilenförmigen Einschlüsse zu entfernen. Die ätzfeste Schichtmaske 207 unter den zeilenförmigen Einschlüssen bewahrt das Substrat 201 vor Beschädigung durch das Überätzen. Die ätzfeste Schicht 207 wird anschließend durch Naßätzen unter Verwendung von Hochfrequenz oder ähnlichem entfernt.
  • Eine Thermo-Oxidschicht wird auf einer Oberfläche der zweiten Gate-Maske 210a und einer Seitenwand der ersten Gate-Maske 204, deren ätzfeste Schicht entfernt ist, durch thermische Oxidation ausgebildet. Damit ist ein Split-Gate mit den ersten und zweiten Gate-Masken 204 und 210a vollständig. Selbstverständlich wird das andere Split-Gate mit den benachbarten ersten und zweiten Gate-Masken, die eine symmetrische Struktur zu derjenigen der vorherigen Split-Gates aufweisen, gleichzeitig für den anderen Split-Gate-Bereich bereitgestellt.
  • Unter Bezugnahme auf 2E wird eine LDD-Ionenimplantation auf dem Substrat 201 ausgeführt, um schwach dotierte Bereiche n- für LDD-Strukturen auszubilden, die jeweils mit jedem der Split-Gates abgeglichen sind. Eine Oxidschicht und eine Nitridschicht werden nacheinander über das Substrat 201 gestapelt, das die Split-Gates enthält, und anschließend anisotropisch geätzt, um jeweils Abstandsstücke 212 an Seitenwänden der Split-Gates auszubilden. Starke Ionenimplantation wird auf dem Substrat 201 ausgeführt, um stark dotierte Bereiche n+ für Sources und Drains der Split-Gates auszubilden.
  • Danach wird eine (in der Zeichnung nicht gezeigte) isolierende Zwischenschicht über dem Substrat 201, das die Split-Gates enthält, angelegt. Die isolierende Schicht wird selektiv geätzt, um ein Kontaktloch auszubilden, das den Raum zwischen dem Paar der Split-Gates freilegt. Da keine zeilenförmigen Einschlüsse in dem Raum zwischen dem Paar von Split-Gates erzeugt werden, wird der Kontaktwiderstand nicht verschlechtert.
  • Dementsprechend wird in der vorliegenden Erfindung eine ätzfeste Schicht ausgebildet, um den Stufenunterschied zwischen der zweiten Leiterschicht der zweiten Gate-Maske zu verringern, wodurch verhindert wird, daß die zeilenförmigen Einschlüsse in dem Raum zwischen dem Paar von Split-Gate-Bereiche ausgebildet werden. Außerdem, selbst wenn die zeilenförmigen Einschlüsse erzeugt werden, kann die ätzfeste Schicht verhindern, daß das Substrat durch Überätzen zum Entfernen der zeilenförmigen Einschlüsse beschädigt wird.
  • Daher verhindert die vorliegende Erfindung die zeilenförmigen Einschlüsse in dem Raum zwischen dem Paar von Split-Gate-Bereichen, wodurch die elektrischen Eigenschaften der Speichereinrichtung verbessert werden.
  • Die koreanische Patentanmeldung Nr. P2003-1010769, die am 31. Dezember 2003 eingereicht wurde, ist hiermit durch Bezugnahme in ihrer Gesamtheit integriert.
  • Für den Fachmann ist es offenkundig, daß verschiedene Modifizierungen und Variationen an der vorliegenden Erfindung vorgenommen werden können. Es ist daher beabsichtigt, daß die vorliegende Erfindung die Modifizierungen und Variationen dieser Erfindung innerhalb des Umfangs der Ansprüche im Anhang und ihren Entsprechungen abdeckt.

Claims (20)

  1. Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung, umfassend die Schritte: des Ausbildens eines Paars von ersten Gate-Masken auf einem Halbleitersubstrat in einem aktiven Bereich in einem vorgeschriebenen Abstand voneinander; des Ausbildens einer ätzfesten Schichtmaske, die gegenüberliegende Seitenwände des Paars von ersten Gate-Masken bedeckt und eine Oberfläche des Substrats bedeckt, die dem vorgeschriebenen Abstand entspricht; des Ausbildens einer isolierenden Schicht auf freiliegenden Oberflächen des Paars von ersten Gates; des Ausbildens eines Paars von zweiten Gate-Masken jeweils über dem Paar von ersten Gate-Masken, welche die ätzfeste Schicht nicht überlappen; des Entfernens der ätzfesten Schicht; und des Ausbildens von dotieren Bereichen in dem Substrat, die jeweils mit dem Paar von ersten und zweiten Gate-Masken abgeglichen sind.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens eines Paars von ersten Gate-Masken einen Schritt zum Ausbilden einer Abdeckschicht umfaßt, die jede des Paars von ersten Gate-Masken bedeckt.
  3. Verfahren nach Anspruch 2, wobei der Schritt zum Ausbilden einer Abdeckschicht das Ausbilden der Abdeckschicht aus einer Oxidschicht und einer Nitridschicht umfaßt.
  4. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens eines Paars von zweiten Gate-Masken das anisotropische Ätzen einer Leiterschicht umfaßt, die über dem Substrat angelegt ist, das die ätzfeste Schicht und die ersten Gate-Masken enthält.
  5. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens einer ätzfesten Schicht das Ausbilden der ätzfesten Schicht aus Oxid oder Nitrid umfaßt.
  6. Verfahren nach Anspruch 1, wobei der Schritt des Entfernens der ätzfesten Schicht das Entfernen der ätzfesten Schicht durch Naßätzen umfaßt.
  7. verfahren nach Anspruch 1, wobei der Schritt des Ausbildens von dotierten Bereichen die folgenden Schritte umfaßt: Ausbilden von schwach dotierten Bereichen in dem Substrat, die jeweils mit dem Paar von ersten und zweiten Gate-Masken abgeglichen sind; Ausbilden von Abstandsstücken jeweils an Seitenwänden des Paars der ersten und zweiten Gate-Masken; und Ausbilden von stark dotierten Bereichen in dem Substrat, die jeweils mit den Abstandsstücken abgeglichen sind.
  8. Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung, umfassend die folgenden Schritte: Ausbilden einer ersten Gate-Maske, die mit einer Abdeckschicht bedeckt ist, auf einem Halbleitersubstrat in einem aktiven Bereich; Ausbilden einer ätzfesten Schicht, die eine Seite der ersten Gate-Maske bedeckt, wobei sich die ätzfeste Schicht auf eine Oberfläche des Substrats erstreckt, um eine gegenüberliegende Seite einer benachbarten ersten Gate-Maske in dem aktiven Bereich zu bedecken; Ausbilden einer isolierenden Schicht auf einer freiliegenden Oberfläche der ersten Gate-Maske; Ausbilden einer zweiten Gate-Maske, welche die erste Gate-Maske und die isolierende Schicht bedeckt, wobei sich die zweite Gate-Maske nicht mit der ätzfesten Schicht überlappt; Entfernen der ätzfesten Schicht; und Ausbilden eines Paars von dotierten Bereichen in dem Substrat, die mit den ersten und zweiten Gate-Masken abgeglichen sind.
  9. Verfahren nach Anspruch 8, wobei der Schritt des Ausbildens einer ersten Gate-Maske mit einer Abdeckschicht das Ausbilden der Abdeckschicht aus einer Oxidschicht und einer Nitridschicht umfaßt.
  10. Verfahren nach Anspruch 8, wobei der Schritt des Ausbildens einer zweiten Gate-Maske anisotropisches Ätzen einer Leiterschicht umfaßt, die über dem Substrat angelegt ist, das die ätzfeste Schicht und die erste Gate-Maske umfaßt.
  11. Verfahren nach Anspruch 8, wobei der Schritt des Ausbildens einer ätzfesten Schicht das Ausbilden der ätzfesten Schicht aus Oxid oder Nitrid umfaßt.
  12. Verfahren nach Anspruch 8, wobei der Schritt des Entfernens einer ätzfesten Schicht das Entfernen der ätzfesten Schicht durch Naßätzen umfaßt.
  13. Verfahren nach Anspruch 8, wobei der Schritt des Ausbildens von dotierten Bereichen die folgenden Schritte umfaßt: Ausbilden von schwach dotierten Bereichen in dem Substrat, die mit den ersten und zweiten Gate-Masken abgeglichen sind; Ausbilden von Abstandsstücken jeweils an Seitenwänden der ersten und zweiten Gates; und Ausbilden von stark dotierten Bereichen in dem Substrat, die jeweils mit den Abstandsstücken abgeglichen sind.
  14. Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung, umfassend: einen Schritt zum Ausbilden eines Paars von ersten Gate-Masken auf einem Halbleitersubstrat in einem aktiven Bereich in einem vorgeschriebenen Abstand voneinander; einen Schritt zum Ausbilden einer ätzfesten Schichtmaske, die gegenüberliegende Seitenwände des Paars von ersten Gate-Masken bedeckt und eine Oberfläche des Substrats bedeckt, die dem vorgeschriebenen Abstand entspricht; einen Schritt zum Ausbilden einer isolierenden Schicht auf freiliegenden Oberflächen des Paars von ersten Gates; einen Schritt zum Ausbilden eines Paars von zweiten Gate-Masken jeweils über dem Paar von ersten Gate-Masken, welche die ätzfeste Schicht nicht überlappen; einen Schritt zum Entfernen der ätzfesten Schicht; und einen Schritt zum Ausbilden von dotierten Bereichen in dem Substrat, die jeweils mit dem Paar von ersten und zweiten Gate-Masken abgeglichen sind.
  15. Verfahren nach Anspruch 14, wobei der Schritt zum Ausbilden eines Paars von ersten Gate-Masken einen Schritt zum Ausbilden einer Abdeckschicht umfaßt, die jede des Paars von ersten Gate-Masken bedeckt.
  16. Verfahren nach Anspruch 15, wobei der Schritt zum Ausbilden einer Abdeckschicht einen Schritt zum Ausbilden einer Abdeckschicht aus einer Oxidschicht und einer Nitridschicht umfaßt.
  17. Verfahren nach Anspruch 14, wobei der Schritt zum Ausbilden eines Paars von zweiten Gate-Masken einen Schritt zum anisotropischen Ätzen einer Leiterschicht umfaßt, die über dem Substrat angelegt ist, das die ätzfeste Schicht und die ersten Gate-Masken enthält.
  18. Verfahren nach Anspruch 14, wobei der Schritt zum Ausbilden einer ätzfesten Schicht einen Schritt zum Ausbilden der ätzfesten Schicht aus Oxid oder Nitrid umfaßt.
  19. Verfahren nach Anspruch 14, wobei der Schritt zum Entfernen der ätzfesten Schicht einen Schritt zum Entfernen der ätzfesten Schicht durch Naßätzen umfaßt.
  20. Verfahren nach Anspruch 14, wobei der Schritt zum Ausbilden von dotierten Bereichen folgendes umfaßt: einen Schritt zum Ausbilden von schwach dotierten Bereichen in dem Substrat, die jeweils mit dem Paar von ersten und zweiten Gate-Masken abgeglichen sind; einen Schritt zum Ausbilden von Abstandsstücken jeweils an Seitenwänden des Paars von ersten und zweiten Gate-Masken; und einen Schritt zum Ausbilden von stark dotierten Bereichen in dem Substrat, die jeweils mit den Abstandsstücken abgeglichen sind.
DE102004063139A 2003-12-31 2004-12-22 Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung Expired - Fee Related DE102004063139B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR2003-0101769 2003-12-31
KR10-2003-0101769A KR100526476B1 (ko) 2003-12-31 2003-12-31 스플릿 게이트형 플래쉬 메모리 소자의제조방법

Publications (2)

Publication Number Publication Date
DE102004063139A1 true DE102004063139A1 (de) 2005-12-15
DE102004063139B4 DE102004063139B4 (de) 2010-05-06

Family

ID=34698908

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102004063139A Expired - Fee Related DE102004063139B4 (de) 2003-12-31 2004-12-22 Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung

Country Status (5)

Country Link
US (1) US6958274B2 (de)
JP (1) JP4184337B2 (de)
KR (1) KR100526476B1 (de)
CN (1) CN1697159A (de)
DE (1) DE102004063139B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075755A2 (en) * 2005-12-22 2007-07-05 Micron Technology, Inc. Cmos device with asymmetric gate strain
WO2008005083A1 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. Providing stress uniformity in a semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100526471B1 (ko) * 2003-12-31 2005-11-08 동부아남반도체 주식회사 스플릿 게이트형 플래시 메모리 소자의 제조 방법
KR100634006B1 (ko) * 2005-09-05 2006-10-16 동부일렉트로닉스 주식회사 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법
US8422304B2 (en) 2009-12-16 2013-04-16 Dongbu Hitek Co., Ltd. Flash memory device and method for manufacturing flash memory device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5910912A (en) * 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
US6130132A (en) * 1998-04-06 2000-10-10 Taiwan Semiconductor Manufacturing Company Clean process for manufacturing of split-gate flash memory device having floating gate electrode with sharp peak
US6017795A (en) * 1998-05-06 2000-01-25 Taiwan Semiconductor Manufacturing Company Method of fabricating buried source to shrink cell dimension and increase coupling ratio in split-gate flash
US5879992A (en) * 1998-07-15 1999-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating step poly to improve program speed in split gate flash
US6284596B1 (en) * 1998-12-17 2001-09-04 Taiwan Semiconductor Manufacturing Company Method of forming split-gate flash cell for salicide and self-align contact
US6380030B1 (en) * 1999-04-23 2002-04-30 Taiwan Semiconductor Manufacturing Company Implant method for forming Si3N4 spacer
US6200860B1 (en) * 1999-05-03 2001-03-13 Taiwan Semiconductor Manufacturing Company Process for preventing the reverse tunneling during programming in split gate flash
US6174772B1 (en) * 1999-07-06 2001-01-16 Taiwan Semiconductor Manufacturing Company Optimal process flow of fabricating nitride spacer without inter-poly oxide damage in split gate flash
TW432512B (en) * 1999-11-16 2001-05-01 Winbond Electronics Corp Manufacturing of split-gate flash memory
US6436764B1 (en) * 2000-06-08 2002-08-20 United Microelectronics Corp. Method for manufacturing a flash memory with split gate cells
US6468863B2 (en) * 2001-01-16 2002-10-22 Taiwan Semiconductor Manufacturing Co., Ltd Split gate field effect transistor (FET) device employing dielectric barrier layer and method for fabrication thereof
US6828183B1 (en) * 2002-04-11 2004-12-07 Taiwan Semiconductor Manufacturing Company Process for high voltage oxide and select gate poly for split-gate flash memory
US6706601B1 (en) * 2003-03-19 2004-03-16 Taiwan Semiconductor Manufacturing Company Method of forming tiny silicon nitride spacer for flash EPROM by using dry+wet etching technology

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007075755A2 (en) * 2005-12-22 2007-07-05 Micron Technology, Inc. Cmos device with asymmetric gate strain
WO2007075755A3 (en) * 2005-12-22 2007-11-15 Micron Technology Inc Cmos device with asymmetric gate strain
US7656049B2 (en) 2005-12-22 2010-02-02 Micron Technology, Inc. CMOS device with asymmetric gate strain
US8093658B2 (en) 2005-12-22 2012-01-10 Micron Technology, Inc. Electronic device with asymmetric gate strain
US8803240B2 (en) 2005-12-22 2014-08-12 Micron Technology, Inc. Electronic device with asymmetric gate strain
US9356145B2 (en) 2005-12-22 2016-05-31 Micron Technology, Inc. Electronic device with asymmetric gate strain
WO2008005083A1 (en) * 2006-06-30 2008-01-10 Advanced Micro Devices, Inc. Providing stress uniformity in a semiconductor device
US7473623B2 (en) 2006-06-30 2009-01-06 Advanced Micro Devices, Inc. Providing stress uniformity in a semiconductor device

Also Published As

Publication number Publication date
JP4184337B2 (ja) 2008-11-19
KR100526476B1 (ko) 2005-11-08
KR20050069573A (ko) 2005-07-05
JP2005197713A (ja) 2005-07-21
US20050142761A1 (en) 2005-06-30
US6958274B2 (en) 2005-10-25
CN1697159A (zh) 2005-11-16
DE102004063139B4 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
DE10228565B4 (de) Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben
DE10359493B4 (de) Integrationsverfahren für eine Halbleitervorrichtung mit einer vertieften Gate-Elektrode
DE10146013B4 (de) Halbleitervorrichtungsherstellungsverfahren
DE4447229C2 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung
DE19747776C2 (de) Flash-Halbleiterspeicher mit Stapelgate und Verfahren zu dessen Herstellung
DE4318660C2 (de) Halbleitereinrichtung und Herstellungsverfahren dafür
DE10046945C2 (de) Verfahren zum Herstellen einer nichtflüchtigen Halbleiterspeichervorrichtung mit selbstjustierter schwebender Gateelektrode unter Verwendung einer Grabenisolationsstruktur
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE102016100018B4 (de) Integrierter schaltkreis mit einer oder einem paar von split-gate-flash-speicherzellen und verfahren zum bilden einer split-gate-speichervorrichtung
DE4007604C2 (de)
DE4203565C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE10324550B4 (de) Herstellungsverfahren für eine NROM-Halbleiterspeichervorrichtung
WO2004017417A1 (de) Feldeffekttransistor, zugehörige verwendung und zugehöriges herstellungsverfahren
DE10220395A1 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE102004063624A1 (de) Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung
DE19708031A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zu dessen Herstellung
DE10256978A1 (de) Verfahren zum Herstellen einer Flashspeicherzelle
DE10012897B4 (de) Transistor und Verfahren zu seiner Herstellung bzw. Hestellung einer Halbleitervorrichtung
DE102004063139B4 (de) Verfahren zur Herstellung einer Split-Gate-Flash-Speichereinrichtung
DE10153619A1 (de) Verfahren zur Herstellung eines Gate-Schichtenstapels für eine integrierte Schaltungsanordnung
DE10039185B4 (de) Halbleitervorrichtung mit Potential-Fuse, sowie Verfahren zu ihrer Herstellung
DE102004060443A1 (de) Halbleiterbauelement mit der Fähigkeit einer Threshold-Spannungsanpassung durch Anlegen einer externen Spannung
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE19651982A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: DONGBU ELECTRONICS CO.,LTD., SEOUL/SOUL, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701