DE10195741B3 - Impulsgenerator mit variabler Frequenz - Google Patents

Impulsgenerator mit variabler Frequenz Download PDF

Info

Publication number
DE10195741B3
DE10195741B3 DE10195741T DE10195741T DE10195741B3 DE 10195741 B3 DE10195741 B3 DE 10195741B3 DE 10195741 T DE10195741 T DE 10195741T DE 10195741 T DE10195741 T DE 10195741T DE 10195741 B3 DE10195741 B3 DE 10195741B3
Authority
DE
Germany
Prior art keywords
unit
value
output
mhz
reference value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10195741T
Other languages
English (en)
Other versions
DE10195741T1 (de
Inventor
Yasuhiro Nakashima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE10195741T1 publication Critical patent/DE10195741T1/de
Application granted granted Critical
Publication of DE10195741B3 publication Critical patent/DE10195741B3/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08—Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

Impulsgenerator mit variabler Frequenz, der die Ausgabe einer Impulsfolge mittels eines ersten und zweiten Zyklus (T1, T2) eines Referenztaktes (fb) steuert, umfassend: eine Invertierungseinheit (11), die einen ersten Referenzwert (D1), der durch den Referenztakt (fb) bestimmt wird, invertiert; eine Datenhalteeinheit (14), die eine Ausgabe (θ2) einer Additionseinheit (13) hält, die der Datenhalteeinheit (14) vorgeschaltet ist, wobei die Ausgabe (θ2) ein gegenwärtiger Wert eines Additionsergebnisses ist, und Daten (θ1), in dem zweiten Zyklus (T2) des Referenztaktes (fb) ausgibt, wenn ein Überlaufverhinderungssignals (fob) hoch ist; eine dritte Vergleichseinheit (19), die die Daten (θ1), die von der Datenhalteeinheit (14) ausgegeben wurden, und den ersten Referenzwert (D1) vergleicht, und ein Ergebnis des Vergleichs ausgibt; eine Auswahleinheit (12), die den invertierten ersten Referenzwert (D1) selektiert, wenn die Ausgabe (θ1) der Datenhalteeinheit (14) gleich oder größer ist als der erste Referenzwert (D1), und andernfalls einen vorbestimmten Wert (Ps) selektiert, der gleich oder kleiner ist als ein zweiter Referenzwert (D2), wobei die Additionseinheit (13) mit der Auswahleinheit (12) verbunden ist und einen Wert, der durch die Auswahleinheit (12) selektiert wird, und die Daten (θ1), die durch die Datenhalteeinheit (14) ausgegeben werden, addiert zum Ausgeben des Additionsergebnisses (θ2); eine erste Vergleichseinheit (15), die den Wert (θ2), der durch die Additionseinheit (13) als das Additionsergebnis erhalten wurde, und den ersten Referenzwert (D1) vergleicht; eine zweite Vergleichseinheit (16), die den Wert (θ2), der durch die Additionseinheit (13) als das Additionsergebnis erhalten wurde, und den zweiten Referenzwert (D2), der halb so groß ist wie der erste Referenzwert (D1), vergleicht; eine Beurteilungseinheit (17), die beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis (θ2) < zweiter Referenzwert (D2)” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert (D2) ≤ Additionsergebnis (θ2) < ...

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf einen Impulsgenerator mit variabler Frequenz, der zum Erzeugen eines Impulses der gewünschten Frequenz fähig ist.
  • STAND DER TECHNIK
  • Nachstehend wird ein konventioneller Impulsgenerator mit variabler Frequenz erläutert. Ein konventioneller Impulsgenerator mit variabler Frequenz wurde in der japanischen Patentanmeldung Nr. 11-220364 offen gelegt. 12 zeigt eine Konfiguration eines in der obigen Veröffentlichung offengelegten Impulsgenerators mit variabler Frequenz.
  • In 12 bezeichnet das Bezugszeichen 100 eine konventionelle Impulsgenerierungsschaltung mit variabler Frequenz, 101 bezeichnet einen Bitinverter, der einen ersten Referenzwert D1 invertiert, 102 bezeichnet einen Datenselektor, der eines der Ausgabe des Inverters 101 und eines Impulszahleinstellwertes Ps selektiert, 103 bezeichnet einen digitalen Addierer, der die Ausgabe Θ1 einer ersten Datenhalteschaltung, die später beschrieben wird, und die Ausgabe des Datenselektors 102 addiert, und 104 bezeichnet eine erste Datenhalteschaltung, die die Ausgabe Θ2 des digitalen Addierers 103 zur Zeiteinstellung T2 eines Referenztaktes fb verriegelt. Das Bezugszeichen 105 bezeichnet einen ersten Datenkomparator, der die Ausgabe Θ1 der ersten Datenhalteschaltung 104 und den ersten Referenzwert D1 vergleicht, und 106 bezeichnet einen zweiten Datenkomparator, der die Ausgabe Θ1 der ersten Datenhalteschaltung 104 und einen zweiten Referenzwert D2 vergleicht. Das Bezugszeichen 107 bezeichnet eine Impulsgenerierungsschaltung, die den Ausgabepegel (hoch oder tief) basierend auf den beiden Vergleichsergebnissen beurteilt, 108 bezeichnet eine zweite Datenhalteschaltung, die die Ausgabe fd der Impulsgenerierungsschaltung 107 zur Zeiteinstellung T3 des Referenztaktes fb verriegelt und eine Impulsfolge fout ausgibt, und 109 bezeichnet eine Überlaufverhinderungsschaltung, die das Überlaufverhinderungssignal fob synchron mit dem Referenztakt fb basierend auf dem Vergleichsergebnis des ersten Datenkomparators 105 ausgibt.
  • Die Steuertaktfrequenz fc ist [fb/4]. Der erste Referenzwert D1 ist [fc × n], und der zweite Referenzwert D2 ist [(fc/2) × n]. Der Impulszahleinstellwert für n Sekunden Ps ist [Vp × n] und dessen Wert kann für 1 Einheit in dem Bereich von [0 ≤ Ps ≤ {(fc/2) × n}] eingestellt werden. n bezeichnet den maximalen Zyklus des Ausgabeimpulses und Vp bezeichnet einen Geschwindigkeitseinstellwert.
  • Es wird nun der Betrieb des konventionellen Impulsgenerators mit variabler Frequenz erläutert. Der Inverter 101 gibt einen Bitinversionswert des Referenzwerts D1 in der 26-Bitnotation aus. Wenn der S-Anschluss 0 ist (Θ1 ≤ D1), gibt der Datenselektor 102 den Impulszahleinstellwert Ps (26-Bitnotation) eines Anschlusses A an einen Anschluss Y aus, und wenn der S-Anschluss 1 ist (Θ1 > D1), gibt der Datenselektor 102 den Bitinversionswert des Referenzwerts D1 eines Anschlusses B an den Anschluss Y aus.
  • Wenn ein CIN-Anschluss 0 ist (Θ1 ≤ D1), addiert der digitale Addierer 103 den Impulszahleinstellwert Ps, der von dem Datenselektor 102 ausgegeben wird, und die Ausgabe Θ1 der ersten Datenhalteschaltung 104, und wenn der CIN-Anschluss 1 ist (Θ1 > D1), addiert der digitale Addierer 103 –(fc × n), was die Summe der Ausgabe des Datenselektors 102 und CIN = 1 ist, und die Ausgabe Θ1 der ersten Datenhalteschaltung 104 und gibt das Additionsergebnis Θ2 (26-Bitnotation) für jeden Fall aus. Die erste Datenschaltung 104 verriegelt das Additionsergebnis Θ2 zu der Zeiteinstellung T2 des Referenztaktes fb und das Überlaufverhinderungssignal fob und gibt Daten Θ1 aus (26-Bitnotation).
  • Der erste Datenkomparator 105 vergleicht die Ausgabe Θ1 der ersten Datenhalteschaltung 104 und den ersten Referenzwert D1, und gibt 1 als das Überlaufsignal aus, wenn Θ1 > D1 ist. Der zweite Datenkomparator 106 vergleicht die Ausgabe Θ1 der ersten Datenhalteschaltung 104 und den zweiten Referenzwert D2. Die Impulsgenerierungsschaltung 107 beurteilt die beiden Vergleichergebnisse, und gibt, wenn z. B. die Vergleichergebnisse durch die beiden Komparatoren 0 ≤ Θ2 < D2 (= (fc/2) × n) sind, 0 als das Beurteilungsergebnis fd aus, und gibt 1 aus, wenn D2 ≤ Θ2 < D1 (= fc × n) ist, und gibt 0 aus, wenn D1 ≤ Θ2 ist. Die zweite Datenhalteschaltung 108 verriegelt das Beurteilungsergebnis fd zur Zeiteinstellung T3 des Referenztaktes fb und gibt eine Impulsfolge fout aus.
  • Die Überlaufverhinderungsschaltung 109 empfängt das Überlaufsignal, das von dem ersten Datenkomparator 105 ausgegeben wird, zur Zeiteinstellung T4 des Referenztaktes fb und gibt ein Überlaufverhinderungssignal fob aus.
  • 13 ist ein Zeiteinstellungsdiagramm, das den Betrieb des konventionellen Impulsgenerators mit variabler Frequenz zeigt. Zuerst ändert sich die Geschwindigkeitsänderungszeiteinstellung Δt in einer Periode synchron zu der Zeiteinstellung T1 des Referenztaktes fb und der Geschwindigkeitsänderungszeiteinstellung, und eine Beschleunigungs- und Verzögerungsgeschwindigkeit wird zu der Zeiteinstellung T1 des Referenztaktes fb verriegelt. Diese Operation wird durch den Teil außer der in 12 gezeigten Konfiguration ausgeführt.
  • Die erste Datenhalteschaltung 104 verriegelt die Ausgabe Θ2 des digitalen Addierers 103 zu der Zeiteinstellung T2 des Referenztaktes fb. Die zweite Datenhalteschaltung 108 verriegelt dann die Ausgabe fd der Impulsgenerierungsschaltung 107 zu der Zeiteinstellung T3 des Referenztaktes fb und gibt die Impulsfolge fout aus.
  • Die Überlaufverhinderungsschaltung 109 führt eine Überlaufverhinderungsverarbeitung in Bezug auf die Ausgabe Θ1 der ersten Datenhalteschaltung 104 zu der Zeiteinstellung T4 des Referenztaktes fb durch. Das heißt, wenn ein Überlauf auftritt (Θ1 > D1) und fb = (Hoch), gibt die Überlaufverhinderungsschaltung 109 das Überlaufverhinderungssignal fob (= Hoch) aus.
  • In dem konventionellen Impulsgenerator mit variabler Frequenz ist jedoch eine Steuerung für vier Zyklen des Referenztaktes während der Periode von der Geschwindigkeitseinstellung bis die Überlaufverhinderungsverarbeitung abgeschlossen ist notwendig, d. h. während 1 Zyklus einer Ausgabesteuerung der Impulsfolge fout. Deshalb ist der Referenztakt einer Frequenz von 8 mal oder mehr erforderlich, um die Impulsfolge einer gewünschten Frequenz tatsächlich zu erhalten (siehe 13). Als ein Ergebnis wird in dem konventionellen Impulsgenerator mit variabler Frequenz bei der Beschleunigung des Referenztaktes ein Problem darin verursacht, dass sich das Rauschen, Energieverbrauch und Wärmeerzeugung der gesamten Vorrichtung beträchtlich erhöhen.
  • OFFENLEGUNG DER ERFINDUNG
  • Es ist ein Ziel der vorliegenden Erfindung, einen Impulsgenerator mit variabler Frequenz vorzusehen, der fähig ist, das Rauschen, Energieverbrauch und Wärmeerzeugung im Vergleich zu der konventionellen Vorrichtung zu reduzieren.
  • Dies wird durch die unabhängigen Ansprüche erreicht. Der Impulsgenerator mit variabler Frequenz gemäß einem Beispiel hat eine Konfiguration derart, dass ein Zyklus einer Ausgabesteuerung der Impulsfolge durch zwei Zyklen des Referenztaktes ausgeführt wird, und umfasst z. B. eine Invertierungseinheit (entsprechend einem Inverter 11 in der später beschriebenen Ausführungsform), die einen ersten Referenzwert invertiert, der durch den Referenztakt geregelt wird, eine Auswahleinheit (entsprechend einem Datenselektor 12), die den ersten Referenzwert nach Invertierung auswählt, wenn ein Überlauf aufgetreten ist, und in jedem anderen Fall einen vorbestimmten Wert auswählt, der sich abhängig von einer eingestellten Geschwindigkeit ändert, eine Datenhalteeinheit (entsprechend einer ersten Datenhalteschaltung 14), die eine Ausgabe einer vorherigen Stufe, die der gegenwärtige Wert eines Additionsergebnisses ist, in dem zweiten Zyklus des Referenztaktes und bei einer vorbestimmten Zeiteinstellung eines Überlaufverhinderungssignals verriegelt, eine Additionseinheit (entsprechend einem digitalen Addierer 13), die den Wert, der durch die Auswahleinheit selektiert wird, und die Daten, die durch die Datenhalteeinheit verriegelt werden, addiert, eine erste Vergleichseinheit (entsprechend einem ersten Datenkomparator 15), die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und den ersten Referenzwert vergleicht, eine zweite Vergleichseinheit (entsprechend einem zweiten Datenkomparator 16), die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und einen zweiten Referenzwert, der eine Hälfte des ersten Referenzwertes ist, vergleicht, eine Beurteilungseinheit (entsprechend einer Impulsgenerierungsschaltung 17), die beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis < zweiter Referenzwert” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert ≤ Additionsergebnis < erster Referenzwert” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert ≤ Additionsergebnis” erfüllt ist, und ein spezifiziertes Signal entsprechend einem Ergebnis der Beurteilung ausgibt, eine Impulsfolgeausgabeeinheit (entsprechend einer zweiten Datenhalteschaltung 18), die das spezifizierte Signal bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes verriegelt und eine Impulsfolge einer gewünschten Frequenz ausgibt, eine dritte Vergleichseinheit (entsprechend einem dritten Datenkomparator 19), die die Daten, die durch die Datenhalteeinheit verriegelt sind, und den ersten Referenzwert vergleicht, und wenn eine Bedingung ”verriegelte Daten ≥ erster Referenzwert” erfüllt ist, beurteilt, dass der Überlauf aufgetreten ist, und eine Überlaufverhinderungseinheit (entsprechend einer Überlaufverhinderungsschaltung 20), die das Überlaufverhinderungssignal bei einer vorbestimmten Zeiteinstellung des ersten Zyklus des Referenztaktes ausgibt, wenn die dritte Vergleichseinheit beurteilt hat, dass der Überlauf aufgetreten ist.
  • Der Impulsgenerator mit variabler Frequenz gemäß dem nächsten Beispiel hat eine Konfiguration derart, dass ein Zyklus einer Ausgabesteuerung der Impulsfolge durch zwei Zyklen des Referenztaktes ausgeführt wird, und umfasst z. B. eine Additionseinheit (entsprechend einem digitalen Addierer 21), die einen vorbestimmten Wert, der sich abhängig von einer eingestellten Geschwindigkeit ändert, und Daten, die bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes verriegelt werden, addiert, eine Subtraktionseinheit (entsprechend einem digitalen Subtrahierer 22), die einen ersten Referenzwert, der durch den Referenztakt geregelt wird, von dem Wert subtrahiert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, eine erste Vergleichseinheit (entsprechend einem ersten Datenkomparator 25), die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und den ersten Referenzwert vergleicht, und wenn eine Bedingung ”Additionsergebnis ≥ erster Referenzwert” erfüllt wird, beurteilt, dass ein Überlauf aufgetreten ist, eine zweite Vergleichseinheit (entsprechend einem zweiten Datenkomparator 26), die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und einen zweiten Referenzwert, der eine Hälfte des ersten Referenzwertes ist, vergleicht, eine Auswahleinheit (entsprechend einem Datenselektor 23), die den Wert selektiert, der durch die Subtraktionseinheit als ein Ergebnis einer Subtraktion erhalten wird, wenn der Überlauf aufgetreten ist, und in jedem anderen Fall den Wert selektiert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, eine Datenhalteeinheit (entsprechend einer ersten Datenhalteschaltung 24), die den Wert verriegelt, der durch die Auswahleinheit bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes selektiert wird, eine Beurteilungseinheit (entsprechend einer Impulsgenerierungsschaltung 27), die basierend auf jedem der Ergebnisse von Vergleichen in der ersten Vergleichseinheit und der zweiten Vergleichseinheit beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis < zweiter Referenzwert” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert ≤ Additionsergebnis < erster Referenzwert” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert ≤ Additionsergebnis” erfüllt ist, und gemäß einem Ergebnis der Beurteilung ein spezifiziertes Signal ausgibt, und eine Impulsfolgeausgabeeinheit (entsprechend einer zweiten Datenhalteschaltung 28), die das spezifizierte Signal bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes verriegelt und eine Impulsfolge einer gewünschten Frequenz ausgibt.
  • Der Impulsgenerator mit variabler Frequenz gemäß dem nächsten Beispiel hat eine Konfiguration derart, dass ein Zyklus einer Ausgabesteuerung der Impulsfolge durch zwei Zyklen des Referenztaktes ausgeführt wird, und umfasst z. B. eine Invertierungseinheit, die einen Referenzwert invertiert, der durch den Referenztakt geregelt wird, eine Auswahleinheit, die den Referenzwert nach Invertierung selektiert, wenn ein Überlauf aufgetreten ist und in jedem anderen Fall einen vorbestimmten Wert selektiert, der sich abhängig von einer eingestellten Geschwindigkeit ändert, eine Datenhalteeinheit, die eine Ausgabe einer vorherigen Stufe, die der gegenwärtige Wert eines Additionsergebnisses ist, in dem zweiten Zyklus des Referenztaktes und bei einer vorbestimmten Zeiteinstellung eines Überlaufverhinderungssignals verriegelt, eine Additionseinheit, die den Wert, der durch die Auswahleinheit selektiert ist, und die Daten, die durch die Datenhalteeinheit verriegelt sind, addiert, eine erste Vergleichseinheit, die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und den Referenzwert vergleicht, eine Beurteilungseinheit (entsprechend einer Impulsgenerierungsschaltung 17c), die beurteilt, ob eine Bedingung ”die Überlauffrequenz ist eine gerade Zahl” und ”0 ≤ Additionsergebnis < Referenzwert” erfüllt ist, oder ob eine Bedingung ”die Überlauffrequenz ist eine gerade Zahl” und ”Referenzwert ≤ Additionsergebnis” erfüllt ist, oder ob Bedingungen ”die Überlauffrequenz ist eine ungerade Zahl” und ”0 ≤ Additionsergebnis < Referenzwert” erfüllt sind oder ob Bedingungen ”die Überlauffrequenz ist eine ungerade Zahl” und ”Referenzwert ≤ Additionsergebnis” erfüllt sind und ein spezifiziertes Signal entsprechend einem Ergebnis der Beurteilung ausgibt, eine Impulsfolgeausgabeeinheit, die das spezifizierte Signal bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes verriegelt und eine Impulsfolge einer gewünschten Frequenz ausgibt, eine zweite Vergleichseinheit, die die Daten, die durch die Datenhalteeinheit verriegelt sind, und den Referenzwert vergleicht, und wenn eine Bedingung ”verriegelte Daten ≥ Referenzwert” erfüllt ist, beurteilt, dass der Überlauf aufgetreten ist, und eine Überlaufverhinderungseinheit, die das Überlaufverhinderungssignal bei einer vorbestimmten Zeiteinstellung des ersten Zyklus des Referenztaktes ausgibt, wenn die zweite Vergleichseinheit beurteilt hat, dass der Überlauf aufgetreten ist.
  • Der Impulsgenerator mit variabler Frequenz gemäß dem nächsten Beispiel hat eine Konfiguration derart, dass ein Zyklus einer Ausgabesteuerung der Impulsfolge durch zwei Zyklen des Referenztaktes ausgeführt wird, und umfasst z. B. eine Invertierungseinheit, die einen ersten Referenzwert invertiert, der durch den Referenztakt geregelt wird, eine Auswahleinheit, die den ersten Referenzwert nach Invertierung selektiert, wenn ein Überlauf aufgetreten ist und in jedem anderen Fall einen vorbestimmten Wert selektiert, der sich abhängig von einer eingestellten Geschwindigkeit ändert, eine Datenhalteeinheit, die eine Ausgabe einer vorherigen Stufe, die der gegenwärtige Wert eines Additionsergebnisses ist, in dem zweiten Zyklus des Referenztaktes und bei einer vorbestimmten Zeiteinstellung des Überlaufverhinderungssignals verriegelt, eine Additionseinheit, die den Wert, der durch die Auswahleinheit selektiert ist, und die Daten, die durch die Datenhalteeinheit verriegelt sind, addiert, eine erste Vergleichseinheit, die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und den ersten Referenzwert vergleicht, eine zweite Vergleichseinheit, die den Wert, der durch die Additionseinheit als ein Ergebnis einer Addition erhalten wird, und einen zweiten Referenzwert, der eine Hälfte des ersten Referenzwertes ist, vergleicht, eine Beurteilungseinheit, die beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis < zweiter Referenzwert” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert ≤ Additionsergebnis < erster Referenzwert” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert ≤ Additionsergebnis < (zweiter Referenzwert × 3)” erfüllt ist, oder ob eine Bedingung ”(zweiter Referenzwert × 3) ≤ Additionsergebnis” erfüllt ist und ein spezifiziertes Signal entsprechend einem Ergebnis der Beurteilung ausgibt, eine Impulsfolgeausgabeeinheit, die das spezifizierte Signal bei einer vorbestimmten Zeiteinstellung des zweiten Zyklus des Referenztaktes verriegelt und eine Impulsfolge einer gewünschten Frequenz ausgibt, eine dritte Vergleichseinheit (entsprechend einem dritten Datenkomparator 19d), die die Daten, die durch die Datenhalteeinheit verriegelt sind, und den ersten Referenzwert vergleicht, und wenn eine Bedingung ”verriegelte Daten > erster Referenzwert” erfüllt ist, beurteilt, dass der Überlauf aufgetreten ist, und eine Überlaufverhinderungseinheit, die das Überlaufverhinderungssignal bei einer vorbestimmten Zeiteinstellung des ersten Zyklus des Referenztaktes ausgibt, wenn die dritte Vergleichseinheit beurteilt hat, dass der Überlauf aufgetreten ist.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt die Konfiguration einer ersten Ausführungsform eines Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung, 2 ist ein Zeiteinstellungsdiagramm, das den Betrieb des Impulsgenerators mit variabler Frequenz in der ersten Ausführungsform zeigt, 3 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der ersten Ausführungsform betrieben wird, 4 zeigt die Ausgabewellenform des Impulsgenerators mit variabler Frequenz in der ersten Ausführungsform, 5 zeigt die Konfiguration einer zweiten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung, 6 ist ein Zeiteinstellungsdiagramm, das den Betrieb des Impulsgenerators mit variabler Frequenz in der zweiten Ausführungsform zeigt, 7 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der zweiten Ausführungsform betrieben wird, 8 zeigt die Konfiguration einer dritten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung, 9 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der vierten Ausführungsform betrieben wird, 10 zeigt die Konfiguration einer dritten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung, 11 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der vierten Ausführungsform betrieben wird, 12 zeigt die Konfiguration eines konventionellen Impulsgenerators mit variabler Frequenz und 13 ist ein Zeiteinstellungsdiagramm, das den Betrieb des konventionellen Impulsgenerators mit variabler Frequenz zeigt.
  • BESTER MODUS ZUM AUSFÜHREN DER ERFINDUNG
  • Ausführungsformen des Impulsgenerators mit variabler Frequenz gemäß dieser Erfindung werden nachstehend detailliert in Bezug auf die begleitenden Zeichnungen erläutert. Diese Erfindung ist jedoch nicht durch diese Ausführungsformen begrenzt.
  • Erste Ausführungsform
  • 1 zeigt die Konfiguration einer ersten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung. In 1 bezeichnet das Bezugszeichen 1a eine Impulsgenerierungsschaltung mit variabler Frequenz in der ersten Ausführungsform, 11 bezeichnet einen Bitinverter, der einen ersten Referenzwert D1 invertiert, 12 bezeichnet einen Datenselektor, der eines der Ausgabe des Inverters 11 und eines Impulszahleinstellwertes Ps selektiert, 13 bezeichnet einen digitalen Addierer, der die Ausgabe Θ1 einer ersten Datenhalteschaltung 14, die später beschrieben wird, und die Ausgabe des Datenselektors 12 addiert, und 14 bezeichnet eine erste Datenhalteschaltung, die die Ausgabe Θ2 des digitalen Addierers 13 bei der Zeiteinstellung T2 eines Referenztaktes fb verriegelt. Das Bezugszeichen 15 bezeichnet einen ersten Datenkomparator, der die Ausgabe Θ2 des digitalen Addierers 13 und den ersten Referenzwert D1 vergleicht, und 16 bezeichnet einen zweiten Datenkomparator, der die Ausgabe Θ2 des digitalen Addierers 13 und einen zweiten Referenzwert D2 vergleicht. Das Bezugszeichen 17 bezeichnet eine Impulsgenerierungsschaltung, die den Ausgabepegel (hoch oder tief) basierend auf den beiden Vergleichsergebnissen beurteilt, 18 bezeichnet eine zweite Datenhalteschaltung, die die Ausgabe fd der Impulsgenerierungsschaltung 17 bei der Zeiteinstellung T2 des Referenztaktes fb verriegelt und eine Impulsfolge fout ausgibt, 19 bezeichnet einen dritten Datenkomparator, der die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und den ersten Referenzwert D1 vergleicht, und 20 bezeichnet eine Überlaufverhinderungsschaltung, die ein Überlaufverhinderungssignal fob basierend auf dem Vergleichsergebnis des dritten Datenkomparators 19 ausgibt.
  • In der ersten Ausführungsform ist die Steuertaktfrequenz fc [fb/2] und der erste Referenzwert D1 ist [fc × n] und der zweite Referenzwert D2 ist [(fc/2) × n]. Der Impulszahleinstellwert für n Sekunden Ps ist [Vp × n] und dessen Wert kann pro eine Einheit in dem Bereich von [0 ≤ Ps ≤ {(fc/2) × n)] eingestellt werden. n bezeichnet jedoch den maximalen Zyklus des Ausgabeimpulses und Vp bezeichnet einen Geschwindigkeitseinstellwert.
  • In der ersten Ausführungsform wird als ein Beispiel eine Erläuterung unter der Annahme gegeben, dass die Referenztaktfrequenz fb 32 MHz ist und der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist. In diesem Fall wird die Steuertaktfrequenz fc fc = fb/2 = 32 MHz/2 = 16 MHz, der erste Referenzwert D1 wird D1 = fc × n = 16 MHz × 2 = 32, der zweite Referenzwert D2 wird D2 = (fc/2) × n = (16 MHz/2) × 2 = 16 und der Impulszahleinstellwert für n Sekunden (hierin nachstehend als ein ”Impulszahleinstellwert” bezeichnet) Ps wird 0 ≤ Ps ≤ 16 MHz. Deshalb wird der Geschwindigkeitseinstellwert Vp 0 ≤ Vp ≤ 8 MHz.
  • Es wird nun der Betrieb des Impulsgenerators mit variabler Frequenz in der ersten Ausführungsform erläutert. Der Inverter 11 gibt einen Bitinvertierungswert des Referenzwertes D1 in der 26-Bitnotation aus. Wenn der S-Anschluss 0 ist (Θ1 < D1), gibt der Datenselektor 12 den Impulszahleinstellwert Ps (26-Bitnotation) eines Anschlusses A an einen Anschluss Y aus, und wenn der S-Anschluss 1 ist (Θ1 ≥ D1), gibt der Datenselektor 12 den Bitinvertierungswert des Referenzwertes D1 eines Anschlusses B an den Anschluss Y aus.
  • Wenn der CIN-Anschluss 0 ist (Θ1 < D1), addiert der digitale Addierer 13 den Impulszahleinstellwert Ps, der von dem Datenselektor 12 ausgegeben wird, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14, und wenn der CIN-Anschluss 1 ist (Θ1 ≥ D1), addiert der digitale Addierer 13 –(fc × n), was die Summe der Ausgabe des Datenselektors 12 und CIN = 1 ist, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und gibt für jeden Fall das Additionsergebnis Θ2 (26-Bitnotation) aus. Die erste Datenhalteschaltung 14 verriegelt das Additionsergebnis Θ2 zu der Zeiteinstellung T2 des Referenztaktes fb und das Überlaufverhinderungssignal fob und gibt Daten Θ1 aus (26-Bitnotation).
  • Der erste Datenkomparator 15 vergleicht die Ausgabe Θ2 des digitalen Addierers 13 und den ersten Referenzwert D1. Der zweite Datenkomparator 16 vergleicht die Ausgabe Θ2 des digitalen Addierers 13 und den zweiten Referenzwert D2. Die Impulsgenerierungsschaltung 17 beurteilt die beiden Vergleichsergebnisse, und gibt wenn z. B. die Vergleichsergebnisse durch die beiden Komparatoren 0 ≤ Θ2 < D2 (= (fc/2) × n) sind, 0 als das Beurteilungsergebnis fd aus, und gibt 1 aus, wenn D2 ≤ Θ2 < D1 (= fc × n) ist, und gibt 0 aus, wenn D1 ≤ Θ2 ist. Die zweite Datenhalteschaltung 18 verriegelt das Beurteilungsergebnis fd bei der Zeiteinstellung T2 des Referenztaktes fb und gibt eine Impulsfolge fout aus.
  • Der dritte Datenkomparator 19 vergleicht die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und den ersten Referenzwert D1, und gibt 0 aus, wenn Θ1 < D1 ist, und gibt 1 aus, wenn Θ1 ≥ D1 ist. Die Überlaufverhinderungsschaltung 20 empfängt die Ausgabe des dritten Datenkomparators 19 bei der Zeiteinstellung T1 des Referenztaktes fb und gibt ein Überlaufverhinderungssignal fob aus.
  • 2 ist ein Zeiteinstellungsdiagramm, das den Betrieb des Impulsgenerators mit variabler Frequenz in der ersten Ausführungsform zeigt. Zuerst ändert sich die Geschwindigkeitsänderungszeiteinstellung Δt in einer Periode synchron zu der Zeiteinstellung T1 des Referenztaktes fb und der Geschwindigkeitsänderungszeiteinstellung, und eine Beschleunigungs- und Verzögerungsgeschwindigkeit wird bei der Zeiteinstellung T1 des Referenztaktes fb verriegelt. Diese Operation wird durch den anderen Teil als der in 1 gezeigten Konfiguration ausgeführt.
  • Die erste Datenhalteschaltung 14 verriegelt die Ausgabe Θ2 des digitalen Addierers 103 bei der Zeiteinstellung T2 des Referenztaktes fb. Die zweite Datenhalteschaltung 18 verriegelt dann die Ausgabe fd der Impulsgenerierungsschaltung 17 und gibt die Impulsfolge fout aus.
  • Die Überlaufverhinderungsschaltung 20 führt eine Überlaufverhinderungsverarbeitung in Bezug auf die Ausgabe Θ1 der ersten Datenhalteschaltung 14 bei der Zeiteinstellung T1 des Referenztaktes fb durch. Das heißt, wenn ein Überlauf auftritt (Θ1 ≥ D1 und fb = hoch), gibt die Überlaufverhinderungsschaltung 20 das Überlaufverhinderungssignal fob (= hoch) aus. In der ersten Ausführungsform wird die obige Verarbeitung bei Zeiteinstellungen T1 und T2 des Referenztaktes fb wiederholt ausgeführt.
  • 3 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der ersten Ausführungsform betrieben wird. Hier wird angenommen, dass der Referenztakt fb 32 MHz ist, der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist und der Impulszahleinstellwert Ps 8 → 16 MHz ist (d. h., der Geschwindigkeitseinstellwert Vp wird auf 4 → 8 MHz eingestellt). Deshalb wird die Steuertaktfrequenz fc 16 MHz, der erste Referenzwert D1 wird 32 M und der zweite Referenzwert D2 wird 16 M.
  • In 3 ist z. B. zum Zeitpunkt, wenn die verstrichene Zeit 0 Sekunden ist (Anfangszustand: 0/32 MHz), jeder von dem Impulszahleinstellwert Ps (Vp × n), dem Ausgabewert Θ1 der ersten Datenhalteschaltung 14, dem Überlaufsignal, dem Ausgabewert Θ2 des digitalen Addierers 13, dem Wert fd und dem Wert fout 0 (Anfangswert).
  • Wenn die verstrichene Zeit 1/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 0 Sekunden) Ausgabewert Θ1 (= 0). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 + 8 MHz = 8 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 0, da 0 ≤ Θ2 < D2 ist und der Ausgabewert fout der zweiten Datenhalteschaltung 18 hält den vorherigen fout-Wert, und fout = 0.
  • Wenn die verstrichene Zeit 2/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 1/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 8 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 3/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 2/32 MHz) Ausgabewert Θ1 (= 8 MHz). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 0) und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 4/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 3/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 5/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 4/32 MHz) Ausgabewert Θ1 (= 16 MHz). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1) und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 6/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 5/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 24 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 0, da D1 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 7/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 6/32 MHz) Ausgabewert Θ1 (= 24 MHz). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 0, da D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1) und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 8/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 7/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 32 MHz. Der dritte Datenkomparator 19 gibt 1 (Θ1 ≥ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 – D1 = 32 MHz – 32 MHz = 0 MHz, da das Überlaufsignal 1 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 0, da 0 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 9/32 MHz ist (zur Zeiteinstellung T1 von fb), wird der Impulszahleinstellwert Ps auf Vp × n = 16 MHz geändert, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 8/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 0 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 MHz + 16 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 0) und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 10/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 16 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 9/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < Dl) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 16 MHz + 16 MHz = 32 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Hierin nachstehend wird die ähnliche Operation für die verstrichene Zeit 11/32 MHz und die verstrichene Zeit 12/32 MHz, durchgeführt und es kann die Ausgabe erhalten werden, wie in 3 gezeigt.
  • 4 zeigt die Ausgabewellenform des Impulsgenerators mit variabler Frequenz in der ersten Ausführungsform. In dem Impulsgenerator mit variabler Frequenz ist während der verstrichenen Zeit von 0 bis 8 [Einheit von 31,25 ns], d. h. während 31,25 × 8 = 250 ns, der Geschwindigkeitseinstellwert Vp = 4 MHz und der Ausgabeimpuls fout wird auch 4 MHz und es ist zu sehen, dass der Impuls wie für den Geschwindigkeitseinstellwert Vp ausgegeben wird. Andererseits ist während der verstrichenen Zeit von 8 bis 16 [Einheit von 31,25 ns], d. h. während 31,25 × 8 ist = 250 ns, der Geschwindigkeitseinstellwert Vp = 8 MHz und der Ausgabeimpuls fout wird auch 8 MHz und es ist auch zu sehen, das der Impuls wie für den Geschwindigkeitseinstellwert Vp ausgegeben wird. Auf diese Weise ändert sich in dem Impulsgenerator mit variabler Frequenz in der ersten Ausführungsform der Ausgabeimpuls entsprechend der Änderung in dem Geschwindigkeitseinstellwert.
  • Wie oben beschrieben, wird in der ersten Ausführungsform ein Zyklus der Ausgabesteuerung der Impulsfolge fout von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes geändert, durch Vergleichen der Ausgabe Θ2 des digitalen Addierers 13, bevor sie durch die erste Datenhalteschaltung 14 gehalten wird, und des ersten Referenzwertes D1 bzw. des zweiten Referenzwertes D2 durch den ersten Datenkomparator 15 und den zweiten Datenkomparator 16. Die Verriegelungszeiteinstellung des Überlaufsignals wird auch von T4 auf T1 des Referenztaktes fb geändert, durch Vergleichen der Ausgabe Θ1 der ersten Datenhalteschaltung 14 und des ersten Referenzwertes D1 durch den dritten Datenkomparator 19. Dadurch kann der Steuerzyklus verringert werden, und das Rauschen, Energieverbrauch und Wärmeerzeugung können im Vergleich zum Stand der Technik verringert werden.
  • Zweite Ausführungsform
  • 5 zeigt die Konfiguration einer zweiten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung. In 5 bezeichnet das Bezugszeichen 1b eine Impulsgenerierungsschaltung mit variabler Frequenz in der zweiten Ausführungsform, 21 bezeichnet einen digitalen Addierer, der die Ausgabe Θ1 einer ersten Datenhalteschaltung 24, die später beschrieben wird, und den Impulszahleinstellwert Ps addiert, und 22 bezeichnet einen digitalen Subtrahierer, der einen ersten Referenzwert D1 von der Ausgabe Θ2 des digitalen Addierers 21 subtrahiert. Das Bezugszeichen 23 bezeichnet einen Datenselektor, der eines von der Ausgabe der Ausgabe Θ2 des digitalen Addierers 21 und der Ausgabe Θ3 des digitalen Subtrahierers 22 selektiert, 24 bezeichnet eine erste Datenhalteschaltung, die die Ausgabe des Datenselektors 23 bei der Zeiteinstellung T2 des Referenztaktes fb verriegelt, 25 bezeichnet einen ersten Datenkomparator, der die Ausgabe Θ2 des digitalen Addierers 21 und den ersten Referenzwert D1 vergleicht, und 26 bezeichnet einen zweiten Datenkomparator, der die Ausgabe Θ2 des digitalen Addierers 21 und den zweiten Referenzwert D2 vergleicht. Das Bezugszeichen 27 bezeichnet eine Impulsgenerierungsschaltung, die den Ausgabepegel (hoch oder tief) basierend auf den beiden Vergleichsergebnissen beurteilt, und 28 bezeichnet eine zweite Datenhalteschaltung, die die Ausgabe fd der Impulsgenerierungsschaltung 27 bei der Zeiteinstellung T2 des Referenztaktes fb verriegelt und eine Impulsfolge fout ausgibt.
  • In der zweiten Ausführungsform ist die Steuertaktfrequenz fc [fb/2]. Der ersten Referenzwert D1 ist [fc × n], und der zweite Referenzwert D2 ist [(fc/2) × n]. Der Impulszahleinstellwert für n Sekunden Ps ist [Vp × n], und dessen Wert kann für eine Einheit in dem Bereich von [0 ≤ Ps ≤ {(fc/2) × n}] eingestellt werden. n bezeichnet den maximalen Zyklus des Ausgabeimpulses und Vp bezeichnet einen Geschwindigkeitseinstellwert.
  • In der zweiten Ausführungsform wird als ein Beispiel eine Erläuterung unter der Annahme gegeben, dass die Referenztaktfrequenz fb 32 MHz ist und der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist. In diesem Fall wird die Steuertaktfrequenz fc fc = fb/2 = 32 MHz/2 = 16 MHz, der erste Referenzwert D1 wird D1 = fc × n = 16 MHz × 2 = 32 M, der zweite Referenzwert D2 wird D2 = (fc/2) × n = (16 MHz/2) × 2 = 16 M und der Impulszahleinstellwert für n Sekunden (hierin nachstehend als ein ”Impulszahleinstellwert” bezeichnet) Ps wird 0 ≤ Ps ≤ 16 MHz. Deshalb wird der Geschwindigkeitseinstellwert Vp 0 ≤ Vp ≤ 8 MHz.
  • Es wird nun der Betrieb des Impulsgenerators mit variabler Frequenz in der zweiten Ausführungsform erläutert. Der digitale Addierer 21 addiert den Impulszahleinstellwert Ps (26-Bitnotation) und die Ausgabe Θ1 der ersten Datenhalteschaltung 24 (26-Bitnotation) und gibt das Additionsergebnis Θ2 (26-Bitnotation) aus. Es ist jedoch 0 ≤ Θ2 < ((fc/2) × n + fc × n). Der digitale Subtrahierer 22 subtrahiert den ersten Referenzwert D1 von der Ausgabe Θ2 des digitalen Addierers 21 und gibt das Subtraktionsergebnis Θ3 (26-Bitnotation) aus. Es ist jedoch –(fc × n) ≤ Θ3 < ((fc/2) × n).
  • Wenn der S-Anschluss 1 ist (Θ2 < D1), gibt der Datenselektor 23 die Daten Θ2 des Anschlusses B an den Anschluss Y aus, und wenn der S-Anschluss 0 ist (Θ2 ≥ D1), gibt der Datenselektor 23 die Daten Θ3 des Anschlusses A an den Anschluss Y aus. Die erste Datenhalteschaltung 24 verriegelt die Ausgabe des Datenselektors 23 bei der Zeiteinstellung T2 des Referenztaktes fb und gibt Daten Θ1 (26-Bitnotation) aus. Es ist jedoch 0 ≤ Θ1 < (fc × n).
  • Der erste Datenkomparator 25 vergleicht die Ausgabe Θ2 des digitalen Addierers 21 und den ersten Referenzwert D1. Der zweite Datenkomparator 26 vergleicht die Ausgabe Θ2 des digitalen Addierers 13 und den zweiten Referenzwert D2. Die Impulsgenerierungsschaltung 27 beurteilt die beiden Vergleichsergebnisse, und gibt wenn z. B. die Vergleichsergebnisse durch die beiden Komparatoren 0 ≤ Θ2 < D2 (= (fc/2) × n) sind, 0 als das Beurteilungsergebnis fd aus, und gibt 1 aus, wenn D2 ≤ Θ2 < D1 (= fc × n) ist, und gibt 0 aus, wenn D1 ≤ Θ2 ist. Die zweite Datenhalteschaltung 28 verriegelt das Beurteilungsergebnis fd bei der Zeiteinstellung T2 des Referenztaktes fb und gibt eine Impulsfolge fout aus.
  • 6 ist ein Zeiteinstellungsdiagramm, das den Betrieb des Impulsgenerators mit variabler Frequenz in der zweiten Ausführungsform zeigt. Zuerst ändert sich die Geschwindigkeitsänderungszeiteinstellung Δt in einer Periode synchron zu der Zeiteinstellung T1 des Referenztaktes fb und der Geschwindigkeitsänderungszeiteinstellung, und eine Beschleunigungs- und Verzögerungsgeschwindigkeit wird bei der Zeiteinstellung T1 des Referenztaktes fb verriegelt. Diese Operation wird durch den anderen Teil als der in 5 gezeigte Konfiguration ausgeführt.
  • Die erste Datenhalteschaltung 24 verriegelt die Ausgabe des Datenselektor 23 bei der Zeiteinstellung T2 des Referenztaktes fb. Die zweite Datenhalteschaltung 28 verriegelt dann die Ausgabe fd der Impulsgenerierungsschaltung 27 und gibt die Impulsfolge fout aus.
  • 7 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der zweiten Ausführungsform betrieben wird. Hier wird angenommen, dass der Referenztakt fb 32 MHz ist, der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist und der Impulszahleinstellwert Ps 8 → 16 MHz ist (d. h., der Geschwindigkeitseinstellwert Vp wird auf 4 → 8 MHz eingestellt). Deshalb wird die Steuertaktfrequenz fc 16 MHz, der erste Referenzwert D1 wird 32 M und der zweite Referenzwert D2 wird 16 M.
  • In 7 ist z. B. zum Zeitpunkt, wenn die verstrichene Zeit 0 Sekunden ist (Anfangszustand: 0/32 MHz), jeder von dem Impulszahleinstellwert Ps (Vp × n), dem Ausgabewert Θ1 der ersten Datenhalteschaltung 24, dem Ausgabewert Θ2 des digitalen Addierers 21, dem Ausgabewert Θ3 des digitalen Subtrahierers 22, dem Wert von Pin, dem Wert fd und dem Wert fout 0 (Anfangswert).
  • Wenn die verstrichene Zeit 1/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 24 hält den vorherigen (verstrichene Zeit = 0 Sekunden) Ausgabewert Θ1 (= 0). Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 0 + 8 MHz = 8 MHz, und Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 8 MHz – 32 MHz = –24 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 0, da 0 ≤ Θ2 < D2 ist, und der Ausgabewert fout der zweiten Datenhalteschaltung 28 hält den vorherigen fout-Wert, und fout = 0.
  • Wenn die verstrichene Zeit 2/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 24 verriegelt den Ausgabewert Pin = Θ2 unmittelbar zuvor (verstrichene Zeit = 1/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 8 MHz. Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 16 MHz – 32 MHz = –16 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 28 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 3/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 24 hält den vorherigen (verstrichene Zeit = 2/32 MHz) Ausgabewert Θ1 (= 8 MHz). Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 16 MHz – 32 MHz = –16 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 28 hält den vorherigen Wert fout und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 4/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 24 verriegelt den Ausgabewert Pin = Θ2 unmittelbar zuvor (verstrichene Zeit = 3/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 24 MHz – 32 MHz = –8 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 28 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 5/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 24 hält den vorherigen (verstrichene Zeit = 4/32 MHz) Ausgabewert Θ1 (= 16 MHz). Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 24 MHz – 32 MHz –8 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 1, da D2 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 28 hält den vorherigen Wert fout und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 6/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 24 verriegelt den Ausgabewert Pin = Θ2 unmittelbar zuvor (verstrichene Zeit = 5/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 24 MHz. Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 32 MHz – 32 MHz = 0 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ3. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 0, da D1 ≤ Θ2 ist, und die zweite Datenhalteschaltung 28 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 7/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 24 hält den vorherigen (verstrichene Zeit = 6/32 MHz) Ausgabewert Θ1 (= 24 MHz). Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 32 MHz – 32 MHz 0 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ3. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 0, da D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 28 hält den vorherigen Wert fout und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 8/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 24 verriegelt den Ausgabewert Pin = Θ3 unmittelbar zuvor (verstrichene Zeit = 7/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 0 MHz. Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 0 MHz + 8 MHz = 8 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 8 MHz – 32 MHz = –24 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 0, da 0 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 28 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 9/32 MHz ist (zur Zeiteinstellung T1 von fb), wird der Impulszahleinstellwert Ps auf Vp × n = 16 MHz geändert, und die erste Datenhalteschaltung 24 hält den vorherigen (verstrichene Zeit = 8/32 MHz) Ausgabewert Θ1 (= 0 MHz). Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 0 MHz + 16 MHz = 16 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 16 MHz – 32 MHz = –16 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ2. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 28 hält den vorherigen Wert fout und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 10/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 16 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 24 verriegelt den Ausgabewert Pin = Θ2 unmittelbar zuvor (verstrichene Zeit = 9/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der Ausgabewert Θ2 des digitalen Addierers 21 ist Θ2 = Θ1 + Ps = 16 MHz + 16 MHz = 32 MHz, und der Ausgabewert Θ3 des digitalen Subtrahierers 22 ist Θ3 = Θ2 – D1 = 32 MHz – 32 MHz = 0 MHz. Zu dieser Zeit wird die Ausgabe Pin des Datenselektors 23 Θ3. Der Ausgabewert fd der Impulsgenerierungsschaltung 27 ist fd = 0, da D1 ≤ Θ2 ist, und die zweite Datenhalteschaltung 28 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Hierin nachstehend wird eine ähnliche Operation für die verstrichene Zeit 11/32 MHz und die verstrichene Zeit 12/32 MHz, ..., durchgeführt und es kann die Ausgabe erhalten werden, wie in 7 gezeigt. Die Ausgabewellenform des Impulsgenerators mit variabler Frequenz in der zweiten Ausführungsform ändert sich entsprechend der Änderung in dem Geschwindigkeitseinstellwert, wie oben in 4 erläutert.
  • Wie oben beschrieben, wird in der zweiten Ausführungsform ein Zyklus der Ausgabesteuerung der Impulsfolge fout von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes geändert, durch Vergleichen der Ausgabe Θ2 des digitalen Addierers 21, bevor sie durch die erste Datenhalteschaltung 24 gehalten wird, und des ersten Referenzwertes D1 bzw. des zweiten Referenzwertes D2 durch den ersten Datenkomparator 25 und den zweiten Datenkomparator 26. Der digitale Subtrahierer 22 subtrahiert ferner den ersten Referenzwert D1 von der Ausgabe Θ2 des digitalen Addierers 21, und wenn das Vergleichsergebnis durch den ersten Datenkomparator 25 Θ2 ≥ D1 erfüllt, selektiert der Datenselektor 23 Θ3, was das Subtraktionsergebnis ist, und gibt es aus, um dadurch den Überlauf des digitalen Addierers 21 zu verhindern. Dadurch kann der Steuerzyklus verringert werden, und das Rauschen, Energieverbrauch und Wärmeerzeugung können im Vergleich zum Stand der Technik verringert werden.
  • Dritte Ausführungsform
  • 8 zeigt die Konfiguration einer dritten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung. Die gleiche Konfiguration wie die der oben beschriebenen ersten Ausführungsform wird durch das gleiche Bezugszeichen bezeichnet, und deren Erläuterung wird weggelassen. Hierin wird nur der Betrieb erläutert, der von dem der ersten Ausführungsform verschieden ist.
  • In 8 ist das Bezugszeichen 1c eine Impulsgenerierungsschaltung mit variabler Frequenz in der dritten Ausführungsform und 17c ist eine Impulsgenerierungsschaltung, die den Ausgabepegel (hoch oder tief) basierend auf dem Vergleichsergebnis des zweiten Datenkomparators 16 beurteilt. Wie in der ersten Ausführungsform ist die Steuertaktfrequenz fc [fb/2] und der zweite Referenzwert D2 ist [(fc/2) × n]. In der zweiten Ausführungsform wird als ein Beispiel eine Erläuterung unter der Annahme gegeben, dass die Referenztaktfrequenz fb 32 MHz ist und der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist.
  • Es wird der Betrieb des Impulsgenerators mit variabler Frequenz in der dritten Ausführungsform erläutert. Der Inverter 11 gibt einen Bitinvertierungswert des Referenzwertes D2 in der 25-Bitnotation aus. Wenn der S-Anschluss 0 ist (Θ1 < D1), gibt der Datenselektor 12 den Impulszahleinstellwert Ps (25-Bitnotation) des Anschlusses A an den Anschluss Y aus, und wenn der S-Anschluss 1 ist (Θ1 ≥ D2), gibt der Datenselektor 12 den Bitinvertierungswert des Referenzwertes D2 des Anschlusses B an den Anschluss Y aus.
  • Wenn der CIN-Anschluss 0 ist (Θ1 < D2), addiert der digitale Addierer 13 den Impulszahleinstellwert Ps, der von dem Datenselektor 12 ausgegeben wird, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14, und wenn der CIN-Anschluss 1 ist (Θ1 D2), addiert der digitale Addierer 13 –(fc/2 × n), was die Summe der Ausgabe des Datenselektor 12 und CIN = 1 ist, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14, und gibt das Additionsergebnis Θ2 (25-Bitnotation) für jeden Fall aus. Die erste Datenhalteschaltung 14 verriegelt das Additionsergebnis Θ2 bei der Zeiteinstellung T2 des Referenztaktes fb und das Überlaufverhinderungssignal fob und gibt Daten Θ1 (25-Bitnotation) aus.
  • Der zweite Datenkomparator 16 vergleicht die Ausgabe Θ2 des digitalen Addierers 13 und den zweiten Referenzwert D2. Die Impulsgenerierungsschaltung 17c beurteilt das Vergleichsergebnis des zweiten Datenkomparators 16, und gibt, wenn z. B. das Vergleichsergebnis 0 ≤ Θ2 < D2 (= (fc/2) × n) und der Überlauf eine gerade Anzahl von Malen ist, 0 als das Beurteilungsergebnis fd aus, und gibt 1 aus, wenn D2 ≤ Θ2 und der Überlauf einen gerade Anzahl von Malen ist, und gibt 1 aus, wenn 0 ≤ Θ2 < D2 (= (fc/2) × n) und der Überlauf eine ungerade Anzahl von Malen ist, und gibt 0 aus, wenn D2 ≤ Θ2 und der Überlauf eine ungerade Anzahl von Malen ist. Die zweite Datenhalteschaltung 18 verriegelt das Beurteilungsergebnis fd bei der Zeiteinstellung T2 des Referenztaktes fb und gibt eine Impulsfolge fout aus.
  • Der dritte Datenkomparator 19 vergleicht die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und den zweiten Referenzwert D2, und gibt 0 aus, wenn Θ1 < D2 ist, und gibt 1 aus, wenn Θ1 ≥ D2 ist. Die Überlaufverhinderungsschaltung 20 empfängt die Ausgabe des dritten Datenkomparators 19 bei der Zeiteinstellung T1 des Referenztaktes fb und gibt ein Überlaufverhinderungssignal fob aus.
  • Die Verriegelungszeiteinstellung des Impulsgenerators mit variabler Frequenz in der dritten Ausführungsform ist die gleiche wie die oben erörterte, die in 2 gezeigt wird, und deshalb wird deren Erläuterung weggelassen.
  • 9 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der dritten Ausführungsform betrieben wird. Es wird angenommen, dass der Referenztakt fb 32 MHz ist, der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist und der Impulszahleinstellwert Ps 8 → 16 MHz ist (d. h., der Geschwindigkeitseinstellwert Vp ist auf 4 → 8 MHz eingestellt). Deshalb wird die Steuertaktfrequenz fc 16 MHz und der zweite Referenzwert D2 wird 16 M.
  • In 9 ist z. B. zum Zeitpunkt, wenn die verstrichene Zeit 0 Sekunden ist (Anfangszustand: 0/32 MHz), jeder von dem Impulszahleinstellwert Ps (Vp × n), dem Ausgabewert Θ1 der ersten Datenhalteschaltung 14, dem Überlaufsignal, dem Ausgabewert Θ2 des digitalen Addierers 13, dem Wert fd und dem Wert fout 0 (Anfangswert).
  • Wenn die verstrichene Zeit 1/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 0 Sekunden) Ausgabewert Θ1 (= 0). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 + 8 MHz = 8 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 0, da die Überlauffrequenz 0 (0 ist als eine gerade Zahl bestimmt) 0 ≤ Θ2 < D2 ist, und der Ausgabewert fout der zweiten Datenhalteschaltung 18 hält den vorherigen fout-Wert, und fout = 0.
  • Wenn die verstrichene Zeit 2/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 1/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 8 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 0 und D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 3/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 2/32 MHz) Ausgabewert Θ1 (= 8 MHz). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 0 und D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 0) und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 4/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 3/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19 gibt 1 (Θ1 ≥ D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 – D2 = 16 MHz – 16 MHz = 0 MHz, da das Überlaufsignal 1 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 1 und 0 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 5/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 4/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 0 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 MHz + 8 MHz = 8 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 1 und 0 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1) und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 6/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 5/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 8 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 0, da die Überlauffrequenz 1 und D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 7/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 6/32 MHz) Ausgabewert Θ1 (= 8 MHz). Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 0, da die Überlauffrequenz 1 und D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1) und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 8/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 7/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19 gibt 1 (Θ1 ≥ D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 – D2 = 16 MHz – 16 MHz = 0 MHz, da das Überlaufsignal 1 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 0, da die Überlauffrequenz 2 und 0 ≤ Θ2 < D2 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 9/32 MHz ist (zur Zeiteinstellung T1 von fb), wird der Impulszahleinstellwert Ps auf Vp × n = 16 MHz geändert, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 8/32 MHz) und deren Ausgabewert Θ1 wird Θ1 = 0 MHz. Der dritte Datenkomparator 19 gibt 0 (Θ1 < D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 + 16 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 2 und D2 ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 0) und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 10/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 16 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 9/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19 gibt 1 (Θ1 ≥ D2) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 – D2 = 16 MHz – 16 MHz = 0 MHz, da das Überlaufsignal 1 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17c ist fd = 1, da die Überlauffrequenz 3 und 0 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Hierin nachstehend wird eine ähnliche Operation für die verstrichene Zeit 11/32 MHz und die verstrichene Zeit 12/32 MHz, ..., durchgeführt und es kann die Ausgabe erhalten werden, wie in 9 gezeigt. Die Ausgabewellenform des Impulsgenerators mit variabler Frequenz in der dritten Ausführungsform ändert sich entsprechend der Änderung in dem Geschwindigkeitseinstellwert, wie oben in 4 erläutert.
  • Wie oben beschrieben, wird in der dritten Ausführungsform ein Zyklus der Ausgabesteuerung der Impulsfolge fout von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes geändert, durch Vergleichen der Ausgabe Θ2 des digitalen Addierers 13, bevor sie durch die erste Datenhalteschaltung 14 gehalten wird, bzw. des zweiten Referenzwertes D2 durch den zweiten Datenkomparator 16. Die Verriegelungszeiteinstellung des Überlaufsignals wird auch von T4 auf T1 des Referenztaktes fb geändert, durch Vergleichen der Ausgabe Θ1 der ersten Datenhalteschaltung 14 und des zweiten Referenzwertes D2 durch den dritten Datenkomparator 19. Dadurch kann der Steuerzyklus verringert werden, und das Rauschen, Energieverbrauch und Wärmeerzeugung können im Vergleich zum Stand der Technik verringert werden.
  • Auch wird in der dritten Ausführungsform beurteilt, ob die Überlauffrequenz eine gerade Zahl von Malen oder eine ungerade Zahl von Malen ist, und die Impulse werden basierend auf dem Beurteilungsergebnis und dem Vergleichsergebnis durch den zweiten Datenkomparator 16 generiert. Dadurch kann die Anzahl von Gates als die in der ersten Ausführungsform reduziert werden.
  • Vierte Ausführungsform
  • 10 zeigt die Konfiguration einer vierten Ausführungsform des Impulsgenerators mit variabler Frequenz gemäß der vorliegenden Erfindung. Die gleiche Konfiguration wie die der oben beschriebenen ersten Ausführungsform wird durch das gleiche Bezugszeichen bezeichnet, und deren Erläuterung wird weggelassen. Hierin wird nur der Betrieb erläutert, der von dem der ersten Ausführungsform verschieden ist.
  • In 10 ist das Bezugszeichen 1d eine Impulsgenerierungsschaltung mit variabler Frequenz in der dritten Ausführungsform und 17d ist eine Impulsgenerierungsschaltung, die den Ausgabepegel (hoch oder tief) basierend auf dem Vergleichsergebnis der beiden Datenkomparatoren beurteilt, und 19d ist ein dritter Datenkomparator, der die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und den ersten Referenzwert D1 vergleicht. In der Ausführungsform wird als ein Beispiel eine Erläuterung unter der Annahme gegeben, dass die Referenztaktfrequenz fb 32 MHz ist und der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist.
  • Es wird der Betrieb des Impulsgenerators mit variabler Frequenz in der vierten Ausführungsform erläutert. Wenn der S-Anschluss 0 ist (Θ1 ≤ D1), gibt der Datenselektor 12 den Impulszahleinstellwert Ps (26-Bitnotation) des Anschlusses A an den Anschluss Y aus, und wenn der S-Anschluss 1 ist (Θ1 > D1), gibt der Datenselektor 12 den Bitinvertierungswert des Referenzwertes D1 des Anschlusses B an den Anschluss Y aus.
  • Wenn der CIN-Anschluss 0 ist (Θ1 ≤ D1), addiert der digitale Addierer 13 den Impulszahleinstellwert Ps, der von dem Datenselektor 12 ausgegeben wird, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14, und wenn der CIN-Anschluss 1 ist (Θ1 > D1), addiert der digitale Addierer 13 –(fc × n), was die Summe der Ausgabe des Datenselektors 12 und CIN = 1 ist, und die Ausgabe Θ1 der ersten Datenhalteschaltung 14, und gibt das Additionsergebnis Θ2 (26-Bitnotation) für jeden Fall aus.
  • Die Impulsgenerierungsschaltung 17d beurteilt die Vergleichsergebnisse der ersten und zweiten Datenkomparatoren, und gibt, wenn z. B. die Vergleichsergebnisse durch die beiden Komparatoren 0 ≤ Θ2 < D2 (= (fc/2) × n) sind, 0 als das Beurteilungsergebnis fd aus, und gibt 1 aus, wenn D2 ≤ Θ2 < D1 (= fc × n) ist, und gibt 0 aus, wenn D1 ≤ Θ2 < (D2 × 3) ist, und gibt 1 aus, wenn (D2 × 3) ≤ Θ2 ist.
  • Der dritte Datenkomparator 19d vergleicht die Ausgabe Θ1 der ersten Datenhalteschaltung 14 und den ersten Referenzwert D1, und gibt 0 aus, wenn Θ1 ≤ D1 ist, und gibt 1 aus, wenn Θ1 > D1 ist.
  • Die Verriegelungszeiteinstellung des Impulsgenerators mit variabler Frequenz in der vierten Ausführungsform ist die gleiche wie die oben erläuterte, die in 2 gezeigt wird, und deshalb wird deren Erläuterung weggelassen.
  • 11 zeigt das Ausgabeergebnis von jedem Abschnitt, wenn der Impulsgenerator mit variabler Frequenz in der vierten Ausführungsform betrieben wird. Es wird hierin angenommen, dass der Referenztakt fb 32 MHz ist, der maximale Zyklus n des Ausgabeimpulses 2 Sekunden ist und der Impulszahleinstellwert Ps 8 → 16 MHz ist (d. h., der Geschwindigkeitseinstellwert Vp ist auf 4 → 8 MHz eingestellt). Deshalb wird die Steuertaktfrequenz fc 16 MHz, und der erste Referenzwert D1 wird 32 MHz und der zweite Referenzwert D2 wird 16 MHz.
  • In 11 ist z. B. zum Zeitpunkt, wenn die verstrichene Zeit 0 Sekunden ist (Anfangszustand: 0/32 MHz), jeder von dem Impulszahleinstellwert Ps (Vp × n), dem Ausgabewert Θ1 der ersten Datenhalteschaltung 14, dem Überlaufsignal, dem Ausgabewert Θ2 des digitalen Addierers 13, dem Wert fd und dem Wert fout 0 (Anfangswert).
  • Wenn die verstrichene Zeit 1/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 4 MHz × 2 = 8 MHz, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 0 Sekunden) Ausgabewert Θ1 (= 0). Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 0 + 8 MHz = 8 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 0, da 0 ≤ Θ2 < D2 ist, und der Ausgabewert fout der zweiten Datenhalteschaltung 18 hält den vorherigen fout-Wert, und fout = 0.
  • Wenn die verstrichene Zeit 2/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 1/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 8 MHz. Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 3/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 2/32 MHz) Ausgabewert Θ1 (= 8 MHz). Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 8 MHz + 8 MHz = 16 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen fout (= 0), und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 4/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 3/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 16 MHz. Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 5/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 4/32 MHz) Ausgabewert Θ1 (= 16 MHz). Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 16 MHz + 8 MHz = 24 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1), und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 6/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 5/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 24 MHz. Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 0, da D1 ≤ Θ2 < (D2 × 3) ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 7/32 MHz ist (zur Zeiteinstellung T1 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 6/32 MHz) Ausgabewert Θ1 (= 24 MHz). Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 24 MHz + 8 MHz = 32 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 0, da D1 ≤ Θ2 < (D2 × 3) ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 1), und deren Ausgabewert fout wird fout = 1.
  • Wenn die verstrichene Zeit 8/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 8 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 7/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 32 MHz. Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 32 MHz + 8 MHz = 40 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 0, da D1 ≤ Θ2 < (D2 × 3) ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 0) unmittelbar zuvor und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 9/32 MHz ist (zur Zeiteinstellung T1 von fb), wird der Impulszahleinstellwert Ps auf Vp × n = 16 MHz geändert, und die erste Datenhalteschaltung 14 hält den vorherigen (verstrichene Zeit = 8/32 MHz) Ausgabewert Θ1 (= 32 MHz). Der dritte Datenkomparator 19d gibt 0 (Θ1 ≤ D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 + Ps = 32 MHz + 16 MHz = 48 MHz, da das Überlaufsignal 0 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da (D2 × 3) ≤ Θ2 ist, und die zweite Datenhalteschaltung 18 hält den vorherigen Wert fout (= 0), und deren Ausgabewert fout wird fout = 0.
  • Wenn die verstrichene Zeit 10/32 MHz ist (zur Zeiteinstellung T2 von fb), ist der Impulszahleinstellwert Ps Vp × n = 16 MHz ähnlich zu der vorherigen verstrichenen Zeit, und die erste Datenhalteschaltung 14 verriegelt den Ausgabewert Θ2 unmittelbar zuvor (verstrichene Zeit = 9/32 MHz), und deren Ausgabewert Θ1 wird Θ1 = 48 MHz. Der dritte Datenkomparator 19d gibt 1 (Θ1 > D1) als das Überlaufsignal aus. Der Ausgabewert Θ2 des digitalen Addierers 13 ist Θ2 = Θ1 – D1 = 48 MHz – 32 MHz = 16 MHz, da das Überlaufsignal 1 ist. Der Ausgabewert fd der Impulsgenerierungsschaltung 17d ist fd = 1, da D2 ≤ Θ2 < D1 ist, und die zweite Datenhalteschaltung 18 verriegelt den Wert fd (= 1) unmittelbar zuvor und deren Ausgabewert fout wird fout = 1.
  • Hierin nachstehend wird eine ähnliche Operation für die verstrichene Zeit 11/32 MHz und die verstrichene Zeit 12/32 MHz, durchgeführt und es kann die Ausgabe erhalten werden, wie in 11 gezeigt. Die Ausgabewellenform des Impulsgenerators mit variabler Frequenz in der vierten Ausführungsform ändert sich entsprechend der Änderung in dem Geschwindigkeitseinstellwert, wie oben in 4 erläutert.
  • Wie oben beschrieben, wird in der vierten Ausführungsform ein Zyklus der Ausgabesteuerung der Impulsfolge fout von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes geändert, durch Vergleichen der Ausgabe Θ2 des digitalen Addierers 13, bevor sie durch die erste Datenhalteschaltung 14 gehalten wird, des ersten Referenzwertes D1 bzw. des zweiten Referenzwertes D2 durch den ersten Datenkomparator 15 und den zweiten Datenkomparator 16. Die Verriegelungszeiteinstellung des Überlaufsignals wird auch von T4 auf T1 des Referenztaktes fb geändert. Dadurch kann der Steuerzyklus verringert werden, und das Rauschen, Energieverbrauch und Wärmeerzeugung können im Vergleich zum Stand der Technik verringert werden.
  • Wie oben beschrieben, werden gemäß der vorliegenden Erfindung die Ausgabe der Additionseinheit, bevor sie durch die Datenhalteeinheit gehalten wird, der erste Referenzwert bzw. der zweite Referenzwert durch die erste Vergleichseinheit und die zweite Vergleichseinheit verglichen, und dadurch einen Zyklus der Ausgabesteuerung der Impulsfolge von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes zu ändern. Ferner wird durch Vergleichen der Ausgabe der Datenhalteeinheit und des ersten Referenzwertes durch die dritte Vergleichseinheit die Verriegelungszeiteinstellung des Überlaufsignals von dem vierten Zyklus (T4) auf den ersten Zyklus (T1) geändert. Dadurch kann der Steuerzyklus verringert werden, und deshalb gibt es die Wirkung, dass das Rauschen, Energieverbrauch und Wärmeerzeugung im Vergleich zum Stand der Technik reduziert werden können.
  • Gemäß der nächsten Erfindung werden die Ausgabe der Additionseinheit, bevor sie durch die Datenhalteeinheit gehalten wird, der erste Referenzwert bzw. der zweite Referenzwert durch die erste Vergleichseinheit und die zweite Vergleichseinheit verglichen, um dadurch einen Zyklus der Ausgabesteuerung der Impulsfolge von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes zu ändern. Wenn ferner die Subtraktionseinheit den ersten Referenzwert von dem Ausgabewert der Additionseinheit subtrahiert, und das Vergleichsergebnis durch die erste Vergleichseinheit ”Additionsergebnis ≥ erster Referenzwert” erfüllt, verhindert die Auswahleinheit den Überlauf der Additionseinheit durch Auswählen/Ausgeben des Subtraktionsergebnisses. Dadurch kann der Steuerzyklus reduziert werden, und deshalb gibt es die Wirkung, dass das Rauschen, Energieverbrauch und Wärmeerzeugung im Vergleich zum Stand der Technik reduziert werden können.
  • Gemäß der nächsten Erfindung wird beurteilt, ob die Überlauffrequenz eine gerade Zahl von Malen oder eine ungerade Zahl von Malen ist, und die Impulse werden basierend auf dem Beurteilungsergebnis und dem Vergleichsergebnis durch die zweite Vergleichseinheit erzeugt. Dadurch gibt es die Wirkung, dass die Anzahl von Gates beträchtlich reduziert werden kann.
  • Gemäß der nächsten Erfindung werden die Ausgabe der Additionseinheit, bevor sie durch die Datenhalteeinheit gehalten wird, der erste Referenzwert bzw. der zweite Referenzwert durch die erste Vergleichseinheit und die zweite Vergleichseinheit verglichen, um dadurch einen Zyklus der Ausgabesteuerung der Impulsfolge von vier Zyklen (T1–T4) auf zwei Zyklen (T1–T2) des Referenztaktes zu ändern. Ferner wird durch Vergleichen der Ausgabe der Datenhalteeinheit und des ersten Referenzwertes durch die dritte Vergleichseinheit die Verriegelungszeiteinstellung des Überlaufsignals von dem vierten Zyklus (T4) auf den ersten Zyklus (T1) geändert. Dadurch kann der Steuerzyklus reduziert werden, und deshalb gibt es die Wirkung, dass das Rauschen, Energieverbrauch und Wärmeerzeugung im Vergleich zum Stand der Technik reduziert werden können.
  • Industrielle Anwendbarkeit
  • Wie oben beschrieben, ist der Impulsgenerator mit variabler Frequenz gemäß der vorliegenden Erfindung für einen Impulsgenerator mit variabler Frequenz anwendbar, der eine Impulsfolge einer gewünschten Frequenz erzeugt, und ist insbesondere anwendbar für alle Vorrichtungen, die einen Impulsgenerator mit variabler Frequenz verwenden, in dem sich das Rauschen, Energieverbrauch und Wärmeerzeugung innerhalb der Vorrichtung wegen Beschleunigung des Referenzblocks beträchtlich erhöhen.

Claims (4)

  1. Impulsgenerator mit variabler Frequenz, der die Ausgabe einer Impulsfolge mittels eines ersten und zweiten Zyklus (T1, T2) eines Referenztaktes (fb) steuert, umfassend: eine Invertierungseinheit (11), die einen ersten Referenzwert (D1), der durch den Referenztakt (fb) bestimmt wird, invertiert; eine Datenhalteeinheit (14), die eine Ausgabe (θ2) einer Additionseinheit (13) hält, die der Datenhalteeinheit (14) vorgeschaltet ist, wobei die Ausgabe (θ2) ein gegenwärtiger Wert eines Additionsergebnisses ist, und Daten (θ1), in dem zweiten Zyklus (T2) des Referenztaktes (fb) ausgibt, wenn ein Überlaufverhinderungssignals (fob) hoch ist; eine dritte Vergleichseinheit (19), die die Daten (θ1), die von der Datenhalteeinheit (14) ausgegeben wurden, und den ersten Referenzwert (D1) vergleicht, und ein Ergebnis des Vergleichs ausgibt; eine Auswahleinheit (12), die den invertierten ersten Referenzwert (D1) selektiert, wenn die Ausgabe (θ1) der Datenhalteeinheit (14) gleich oder größer ist als der erste Referenzwert (D1), und andernfalls einen vorbestimmten Wert (Ps) selektiert, der gleich oder kleiner ist als ein zweiter Referenzwert (D2), wobei die Additionseinheit (13) mit der Auswahleinheit (12) verbunden ist und einen Wert, der durch die Auswahleinheit (12) selektiert wird, und die Daten (θ1), die durch die Datenhalteeinheit (14) ausgegeben werden, addiert zum Ausgeben des Additionsergebnisses (θ2); eine erste Vergleichseinheit (15), die den Wert (θ2), der durch die Additionseinheit (13) als das Additionsergebnis erhalten wurde, und den ersten Referenzwert (D1) vergleicht; eine zweite Vergleichseinheit (16), die den Wert (θ2), der durch die Additionseinheit (13) als das Additionsergebnis erhalten wurde, und den zweiten Referenzwert (D2), der halb so groß ist wie der erste Referenzwert (D1), vergleicht; eine Beurteilungseinheit (17), die beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis (θ2) < zweiter Referenzwert (D2)” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert (D2) ≤ Additionsergebnis (θ2) < erster Referenzwert (D1)” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert (D1) ≤ Additionsergebnis (θ2)” erfüllt ist, und ein spezifiziertes Signal (fd) entsprechend einem Ergebnis der Beurteilung ausgibt; eine Impulsfolgeausgabeeinheit (18), die das spezifizierte Signal (fd) in dem zweiten Zyklus (T2) des Referenztaktes (fb) hält und eine Impulsfolge einer gewünschten Frequenz ausgibt; und eine Überlaufverhinderungseinheit (20), die das hohe Überlaufverhinderungssignal (fob) in dem ersten Zyklus (T1) des Referenztaktes (fb) ausgibt, wenn das Ergebnis des Vergleichs der dritten Vergleichseinheit ist, dass die Daten (θ1) gleich oder größer sind als der erste Referenzwert (D1).
  2. Impulsgenerator mit variabler Frequenz, der die Ausgabe einer Impulsfolge mittels eines ersten und zweiten Zyklus (T1, T2) eines Referenztaktes (fb) steuert, umfassend: eine Additionseinheit (21), der ein vorbestimmter Wert (Ps) zugeführt wird; eine Subtraktionseinheit (22), die mit einer Ausgabe der Additionseinheit (21) verbunden ist, zum Subtrahieren eines ersten Referenzwerts (D1), der durch den Referenztakt (fb) bestimmt wird, von dem Wert, der durch die Additionseinheit (21) als ein Additionsergebnis ausgegeben wird; eine Auswahleinheit (23), die mit einer Ausgabe der Subtraktionseinheit (22) und der Ausgabe der Additionseinheit (21) verbunden ist, zum Selektieren eines Werts (θ3), der von der Subtraktionseinheit (22) ausgeben wurde, oder des Werts (θ2), der von der Additionseinheit (21) ausgegeben wurde; eine Datenhalteeinheit (24), die mit der Auswahleinheit (23) verbunden ist, zum Halten des Werts (Pin), der von der Auswahleinheit (23) selektiert wurde, in dem zweiten Zyklus (T2) des Referenztakts (fb), und zum Ausgeben von Ausgabedaten (θ1) an die Additionseinheit, in der die Daten (θ1) zu dem vorbestimmten Wert (Ps) addiert werden; eine erste Vergleichseinheit (25), die den Wert (θ2), der durch die Additionseinheit (21) als das Additionsergebnis ausgegeben wurde, und den ersten Referenzwert (D1) vergleicht, und wenn eine Bedingung ”Additionsergebnis (θ2) ≥ erster Referenzwert (D1)” erfüllt ist, beurteilt, dass ein Überlauf aufgetreten ist; eine zweite Vergleichseinheit (26), die den Wert (θ2), der durch die Additionseinheit (21) als das Additionsergebnis ausgegeben wurde, und einen zweiten Referenzwert (D2), der halb so groß ist wie der erste Referenzwert (D1), vergleicht; eine Beurteilungseinheit (27), die mit der ersten Vergleichseinheit (25) und der zweiten Vergleichseinheit (26) verbunden ist, zum Beurteilen, basierend auf jedem der Ergebnisse von Vergleichen in der ersten Vergleichseinheit (25) und der zweiten Vergleichseinheit (26), ob eine Bedingung ”0 ≤ Additionsergebnis (θ2) < zweiter Referenzwert (D2)” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert (D2) ≤ Additionsergebnis (θ2) < erster Referenzwert (D1)” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert (D1) ≤ Additionsergebnis (θ2)” erfüllt ist, und ein spezifiziertes Signal (fd) entsprechend einem Ergebnis der Beurteilung ausgibt; und eine Impulsfolgeausgabeeinheit (28), die mit der Beurteilungseinheit (27) verbunden ist, zum Halten des spezifizierten Signals (fd) in dem zweiten Zyklus (T2) des Referenztaktes (fb) und die eine Impulsfolge einer gewünschten Frequenz ausgibt.
  3. Impulsgenerator mit variabler Frequenz, der die Ausgabe einer Impulsfolge mittels eines ersten und zweiten Zyklus (T1, T2) eines Referenztaktes (fb) steuert, umfassend: eine Invertierungseinheit (11), die einen Referenzwert (D2) invertiert, der durch den Referenztakt (fb) bestimmt wird; eine Datenhalteeinheit (14), die eine Ausgabe (θ2) einer Additionseinheit (13) hält, die der Datenhalteeinheit (14) vorgeschaltet ist, wobei die Ausgabe (θ2) ein gegenwärtiger Wert eines Additionsergebnisses ist, und Daten (θ1) in dem zweiten Zyklus (T2) des Referenztaktes (fb) ausgibt, wenn ein Überlaufverhinderungssignals (fob) hoch ist; eine zweite Vergleichseinheit (19), die die Daten (θ1), die von der Datenhalteeinheit (14) ausgegeben wurden, und den Referenzwert (D2) vergleicht, und beurteilt, dass ein Überlauf aufgetreten ist, wenn die Daten (θ1) gleich oder größer sind als der Referenzwert (D2); eine Auswahleinheit (12), die den invertierten Referenzwert (D2) selektiert, wenn die Ausgabe (θ1) der Datenhalteeinheit (14) gleich oder größer ist als der Referenzwert (D2), und andernfalls einen vorbestimmten Wert (Ps) selektiert, wobei die Additionseinheit (13) mit der Auswahleinheit (12) verbunden ist und einen Wert, der durch die Auswahleinheit (12) selektiert ist, und die Daten (θ1), die durch die Datenhalteeinheit (14) ausgegeben wurden, addiert zum Ausgeben des Additionsergebnisses (θ2); eine erste Vergleichseinheit (16), die den Wert (θ2), der durch die Additionseinheit (13) als das Additionsergebnis erhalten wurde, und den Referenzwert (D2) vergleicht; eine Beurteilungseinheit (17c), die beurteilt, ob eine Bedingung ”der Überlauf tritt eine gerade Anzahl von Malen auf” und ”0 ≤ Additionsergebnis (θ2) < Referenzwert (D2)” erfüllt ist, oder ob eine Bedingung ” der Überlauf tritt eine gerade Anzahl von Malen auf ” und ”Referenzwert (D2) ≤ Additionsergebnis (θ2)” erfüllt ist, oder ob Bedingungen ”der Überlauf tritt eine ungerade Anzahl von Malen auf” und ”0 ≤ Additionsergebnis (θ2) < Referenzwert (D2)” erfüllt sind, oder ob Bedingungen ”der Überlauf tritt eine ungerade Anzahl von Malen auf” und ”Referenzwert (D2) ≤ Additionsergebnis (θ2)” erfüllt sind und ein spezifiziertes Signal (fd) entsprechend einem Ergebnis der Beurteilung ausgibt; eine Impulsfolgeausgabeeinheit (18), die das spezifizierte Signal (fd) in dem zweiten Zyklus (T2) des Referenztaktes (fb) hält und eine Impulsfolge einer gewünschten Frequenz ausgibt; und eine Überlaufverhinderungseinheit (20), die das hohe Überlaufverhinderungssignal (fob) in dem ersten Zyklus (T1) des Referenztaktes (fb) ausgibt, wenn das Ergebnis des Vergleichs der zweiten Vergleichseinheit ist, dass die Daten (θ1) gleich oder größer sind als der Referenzwert (D2).
  4. Impulsgenerator mit variabler Frequenz nach Anspruch 1, wobei die Beurteilungseinheit (17) durch eine Beurteilungseinheit (17d) ersetzt wird, die beurteilt, ob eine Bedingung ”0 ≤ Additionsergebnis (θ2) < zweiter Referenzwert (D2)” erfüllt ist, oder ob eine Bedingung ”zweiter Referenzwert (D2) ≤ Additionsergebnis (θ2) < erster Referenzwert (D1)” erfüllt ist, oder ob eine Bedingung ”erster Referenzwert (D1) ≤ Additionsergebnis (θ2) < (zweiter Referenzwert (D2) × 3)” erfüllt ist, oder ob eine Bedingung ”(zweiter Referenzwert (D2) × 3) ≤ Additionsergebnis (θ2)” erfüllt ist und ein spezifiziertes Signal (fd) entsprechend einem Ergebnis der Beurteilung ausgibt.
DE10195741T 2001-01-17 2001-12-17 Impulsgenerator mit variabler Frequenz Expired - Fee Related DE10195741B3 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001009523A JP3660595B2 (ja) 2001-01-17 2001-01-17 可変周波数パルス発生装置
JP2001-9523 2001-01-17
PCT/JP2001/011020 WO2002058238A1 (fr) 2001-01-17 2001-12-17 Generateur d'impulsions de frequence variable

Publications (2)

Publication Number Publication Date
DE10195741T1 DE10195741T1 (de) 2003-11-06
DE10195741B3 true DE10195741B3 (de) 2013-06-13

Family

ID=18876997

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10195741T Expired - Fee Related DE10195741B3 (de) 2001-01-17 2001-12-17 Impulsgenerator mit variabler Frequenz

Country Status (5)

Country Link
US (2) US20030034809A1 (de)
JP (1) JP3660595B2 (de)
KR (1) KR100493607B1 (de)
DE (1) DE10195741B3 (de)
WO (1) WO2002058238A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201123732A (en) * 2009-12-31 2011-07-01 Ind Tech Res Inst Processing devices
US9225321B2 (en) * 2010-12-28 2015-12-29 Stmicroelectronics International N.V. Signal synchronizing systems and methods
BR102014015085B1 (pt) 2014-05-29 2023-11-14 M.E.P. Macchine Elettroniche Piegatrici S.P.A. Unidade de estiramento, aparelho de estiramento e método correspondente

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432065A (en) * 1979-12-21 1984-02-14 Siemens Aktiengesellschaft Method and apparatus for generating a pulse train with variable frequency
JPS60187123A (ja) * 1984-03-07 1985-09-24 Fuji Electric Co Ltd 可変周波数パルス発生装置
DE3818546A1 (de) * 1987-09-14 1989-03-23 Mitsubishi Electric Corp Pulsgeneratorschaltung
JPH09261015A (ja) * 1996-03-19 1997-10-03 Japan Radio Co Ltd 周波数可変のパルス波形発生回路
US5870238A (en) * 1995-12-15 1999-02-09 Samsung Electronics Co., Ltd. Switching offset value as need to improve sector pulse generation for a hard disk drive
JPH11220364A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp 可変周波数パルス発生装置
JP2000278048A (ja) * 1999-03-24 2000-10-06 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073812A (ja) * 1996-09-02 1998-03-17 Dainippon Printing Co Ltd ホログラムカラーフィルターを用いた液晶表示装置
JP3237622B2 (ja) 1998-08-27 2001-12-10 日本電気株式会社 携帯端末装置のストラップ構造

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432065A (en) * 1979-12-21 1984-02-14 Siemens Aktiengesellschaft Method and apparatus for generating a pulse train with variable frequency
JPS60187123A (ja) * 1984-03-07 1985-09-24 Fuji Electric Co Ltd 可変周波数パルス発生装置
DE3818546A1 (de) * 1987-09-14 1989-03-23 Mitsubishi Electric Corp Pulsgeneratorschaltung
US5870238A (en) * 1995-12-15 1999-02-09 Samsung Electronics Co., Ltd. Switching offset value as need to improve sector pulse generation for a hard disk drive
JPH09261015A (ja) * 1996-03-19 1997-10-03 Japan Radio Co Ltd 周波数可変のパルス波形発生回路
JPH11220364A (ja) * 1998-01-30 1999-08-10 Mitsubishi Electric Corp 可変周波数パルス発生装置
JP2000278048A (ja) * 1999-03-24 2000-10-06 Nippon Telegr & Teleph Corp <Ntt> 周波数シンセサイザ

Also Published As

Publication number Publication date
DE10195741T1 (de) 2003-11-06
US20040164774A1 (en) 2004-08-26
KR100493607B1 (ko) 2005-06-10
JP3660595B2 (ja) 2005-06-15
WO2002058238A1 (fr) 2002-07-25
KR20020086648A (ko) 2002-11-18
US6822492B2 (en) 2004-11-23
US20030034809A1 (en) 2003-02-20
JP2002217690A (ja) 2002-08-02

Similar Documents

Publication Publication Date Title
DE112005000210T5 (de) Impulsbreiten-Einstellschaltung, Impulsbreiten-Einstellverfahren und Halbleiterprüfvorrichtung
DE102006034754B4 (de) Vorrichtung und Verfahren zum Testen eines Halbleiterbauelements und Eye-Mask-Generator
DE112008001125T5 (de) Prüfgerät und Prüfverfahren
DE19652890C2 (de) Verfahren zum Messen einer Verzögerungszeit
DE102004047425A1 (de) Zufallszahlengenerator sowie Verfahren zur Erzeugung von Zufallszahlen
DE60211244T2 (de) Halbleiterbauelement
DE19983213B4 (de) Detektorvorrichtung zum Erfassen abnormaler Takte
DE10249886A1 (de) Verfahren und Vorrichtung zum Erzeugen eines Taktsignals mit vorbestimmten Taktsingaleigenschaften
DE112006003101T5 (de) Verfahren und Vorrichtung zum Einstellen von synchronen Taktsignalen
DE60018110T2 (de) Kodierte takte zur verteilung von mehreren taktsignalen zu mehreren geräten eines rechnersystems
DE602004005959T2 (de) Vorrichtung zum Erzeugen einer Zufalls-Bitfolge
DE10195741B3 (de) Impulsgenerator mit variabler Frequenz
DE19534735C2 (de) Taktflankenformungsschaltung und -verfahren für IC-Prüfsystem
DE102008008099B4 (de) Verfahren und Vorrichtung zum Verteilen von Zufallselementen
DE19525761A1 (de) Synchronisations-Erfassungsschaltung
DE3518821C2 (de)
DE19923243A1 (de) Halbleiterprüfsystem
DE3131897C2 (de) Steuersignal-Multiplexschaltung
DE4026169A1 (de) Programmierbarer rechteckgenerator
DE10307910A1 (de) Datenverarbeitungsschaltung und zugehöriges Verfahren zum Wiederherstellen eines übertragenen Datenstroms
DE19517265A1 (de) Verfahren und Schaltungsanordnung zur Verringerung von Störungen
DE10122081B4 (de) Verfahren zum Kalibrieren eines Testsystems für eine integrierte Halbleiterschaltung und kalibrierbares Testystem
DE69918250T2 (de) Vorrichtung zur Wiedergewinnung und Identifizierung eines Taktsignals
DE19619916A1 (de) Ratengeneratorschaltung für Halbleiter-Prüfsystem
DE102004061510A1 (de) Prüfvorrichtung und Prüfverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law

Ref document number: 10195741

Country of ref document: DE

Date of ref document: 20031106

Kind code of ref document: P

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20130914

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140701