JPS60187123A - 可変周波数パルス発生装置 - Google Patents
可変周波数パルス発生装置Info
- Publication number
- JPS60187123A JPS60187123A JP59042178A JP4217884A JPS60187123A JP S60187123 A JPS60187123 A JP S60187123A JP 59042178 A JP59042178 A JP 59042178A JP 4217884 A JP4217884 A JP 4217884A JP S60187123 A JPS60187123 A JP S60187123A
- Authority
- JP
- Japan
- Prior art keywords
- data
- frequency
- output
- pulse generator
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
この発明は、一定周波数の基準クロックパルスから任意
所望の指定された周波数をもつパルス列を作成して出力
する周波数可変のパルス発生装置に関する。
所望の指定された周波数をもつパルス列を作成して出力
する周波数可変のパルス発生装置に関する。
更に詳しくは、ＰＷＭインバータの制御装置においては
、インバータ周波数に比例した高周波のクロックパルス
を必要とすることがあり、この場合、インバータ周波数
の周波数精度としては高い周波数精度が要求されるが、
クロック精度としては必ずしも高精度が要求されないこ
とがあり、本発明はかかる用途に用いて好適な可変周波
数パルス発生装置に関する。
、インバータ周波数に比例した高周波のクロックパルス
を必要とすることがあり、この場合、インバータ周波数
の周波数精度としては高い周波数精度が要求されるが、
クロック精度としては必ずしも高精度が要求されないこ
とがあり、本発明はかかる用途に用いて好適な可変周波
数パルス発生装置に関する。
かかるパルス発生装置は、例えば交流電動機に給電する
ＰＷＭインバータ装置の制御回路において、該ＰＷＭイ
ンバータの周波数制御用のクロックパルス発生器として
用いられるなど、その用途は広い。かかる周波数可変の
パルス発生装置の既提案例とし′Ｃ５特願昭５８−０６
４４５７号において提案されている如き「周波数可変の
パルス発生器Ｊがある。
ＰＷＭインバータ装置の制御回路において、該ＰＷＭイ
ンバータの周波数制御用のクロックパルス発生器として
用いられるなど、その用途は広い。かかる周波数可変の
パルス発生装置の既提案例とし′Ｃ５特願昭５８−０６
４４５７号において提案されている如き「周波数可変の
パルス発生器Ｊがある。
ここに提案されているノぐルス発生器は、７ｉ％ｆ波駁
ｆの基準クロックパルスの数の成る指定された整数値Ｎ
２ごとに基準クロックパルスを１個間引くことにより第
２のクロックパルスｆ１を作成し、この第２のクリック
パルスｆ１を別に指定した成る整数値Ｎ１だけカウント
するごとに出力されるパルスかう成るパルス列ｆ。によ
って、平均的になる周波数ｆ。をもったパルスを所望周
波数のパルスとして得るものである（但し、 Ｎ２ ＞
（Ｎｌ ＋１ ）・・・（ＬＡ））。
ｆの基準クロックパルスの数の成る指定された整数値Ｎ
２ごとに基準クロックパルスを１個間引くことにより第
２のクロックパルスｆ１を作成し、この第２のクリック
パルスｆ１を別に指定した成る整数値Ｎ１だけカウント
するごとに出力されるパルスかう成るパルス列ｆ。によ
って、平均的になる周波数ｆ。をもったパルスを所望周
波数のパルスとして得るものである（但し、 Ｎ２ ＞
（Ｎｌ ＋１ ）・・・（ＬＡ））。
ここで整数Ｎ、とＮ２は所望の周波数ｆ。と基準クロッ
クパルス周波数ｆ。から次のように決定される。すなわ
ち 几は余り） とおき、 Ｎ１＝Ｑ ・・・・・・ （３） とおくことにより、Ｎ２を次の如くめる。
クパルス周波数ｆ。から次のように決定される。すなわ
ち 几は余り） とおき、 Ｎ１＝Ｑ ・・・・・・ （３） とおくことにより、Ｎ２を次の如くめる。
（２０式より
ｆｏＱ＝ｆｃ−几 ・・・・・・（６）であるから、こ
れを（５）式に代入してしたがって、上記（１）式の整
数Ｎｌは上記（２）式の演算結果を用いて（３）式で与
えられ、またＮ２としては上記（７）式で与えられる値
に最も近い整数が与えられる。
れを（５）式に代入してしたがって、上記（１）式の整
数Ｎｌは上記（２）式の演算結果を用いて（３）式で与
えられ、またＮ２としては上記（７）式で与えられる値
に最も近い整数が与えられる。
かかる既提案の周波数可変のパルス発生器により可変周
波数のパルスを得る場合、次のような不具合点を生じる
。すなわち整数Ｎ１．Ｎ２に対して一つの周波数ｆ。１
が のように決められるが、次に選べる周波数ｆ。□は（８
）式のＮ２を（Ｎ２＋ｉ ）と置き直してで与えられる
。したがって、出力周波数ｆ。１付近では次式で示す精
度りでしか周波数を設定できない。
波数のパルスを得る場合、次のような不具合点を生じる
。すなわち整数Ｎ１．Ｎ２に対して一つの周波数ｆ。１
が のように決められるが、次に選べる周波数ｆ。□は（８
）式のＮ２を（Ｎ２＋ｉ ）と置き直してで与えられる
。したがって、出力周波数ｆ。１付近では次式で示す精
度りでしか周波数を設定できない。
例えば、基準クロックパルスの周波数をｆ。＝＝１、２
５ ＭＨｚとし、出力周波数としてｆｏ ＝ ６０ Ｋ
Ｈｚ付近の場合を考えると、Ｘは上記（２）式より１．
２５Ｘ１０ Ｘ＝ −＝ ２０．８ ０Ｘ１０ となるため上記（３）式よりＮｌ ＝ ２０となる。こ
の場合Ｎ２として選べる最小値は上記（ＩＡ）式よりＮ
２−２２となる。それ故、この値を（１０−２）式に代
入すると となる。このことは、かかるパルス発生器の周波数設定
精度が前述のような条件のもとでは最恋の場合、平均的
に０，１％程度であることを意味する。
５ ＭＨｚとし、出力周波数としてｆｏ ＝ ６０ Ｋ
Ｈｚ付近の場合を考えると、Ｘは上記（２）式より１．
２５Ｘ１０ Ｘ＝ −＝ ２０．８ ０Ｘ１０ となるため上記（３）式よりＮｌ ＝ ２０となる。こ
の場合Ｎ２として選べる最小値は上記（ＩＡ）式よりＮ
２−２２となる。それ故、この値を（１０−２）式に代
入すると となる。このことは、かかるパルス発生器の周波数設定
精度が前述のような条件のもとでは最恋の場合、平均的
に０，１％程度であることを意味する。
しかしながら、例えば繊維工業等に用いられるインバー
タでは０．０５％以下の周波数精度が必要な場合があり
、このような場合にはかかるパルス発生器を用いること
ができない。
タでは０．０５％以下の周波数精度が必要な場合があり
、このような場合にはかかるパルス発生器を用いること
ができない。
本発明は上述のような従来の技術的事情を克服するため
になされたものであり、従って本発明は、周波数精度の
より高い可変周波数パルス発生装置を提供することを目
的とする。
になされたものであり、従って本発明は、周波数精度の
より高い可変周波数パルス発生装置を提供することを目
的とする。
この発明は、一定のデジタル設定データｆ５を一定の周
期（繰り返し周波数ｆ。）で任意の初期値に連続的に加
算してゆくと、加算結果としての各デジタルデータにお
ける各ビット桁のうち、デジタル設定データｆ、の最上
位桁に等しいか、それより高い任意特定のビット桁にお
ける論理値の周期的変化は、平均的にデジタル設定デー
タｆｓの表わす周波数に比例することに着目して、高精
度の可変周波数パルスを得るようにした点を要点として
いる０ 〔発明の実施例〕 次に図を参照して本発明の詳細な説明する。
期（繰り返し周波数ｆ。）で任意の初期値に連続的に加
算してゆくと、加算結果としての各デジタルデータにお
ける各ビット桁のうち、デジタル設定データｆ、の最上
位桁に等しいか、それより高い任意特定のビット桁にお
ける論理値の周期的変化は、平均的にデジタル設定デー
タｆｓの表わす周波数に比例することに着目して、高精
度の可変周波数パルスを得るようにした点を要点として
いる０ 〔発明の実施例〕 次に図を参照して本発明の詳細な説明する。
第１図は本発明の一実施例を示すブロック図である。同
図において、２は本発明による可変周波数パルス発生装
置、２１はデジタル加算器、２２はデータ保持回路、２
３は基準パルス発生器、である。
図において、２は本発明による可変周波数パルス発生装
置、２１はデジタル加算器、２２はデータ保持回路、２
３は基準パルス発生器、である。
第１図において、ｆｓは所望の任意の周波数設定値を表
わす設定データであり、２進のデータとして与えられて
いる。２進のデジタル加算器２１では、データ保持回路
２２に保持されているデータθ１と周波数設定データｆ
８を与えられ、両者の加算値θ２−θ１＋ｆ５を演算し
出力する。この出力データθ２は、例えば基準パルス発
生器２３からの出力パルス（基準周波＠ｆ、のパルス）
の立ち上がりエツジを契機としてデータ保持回路２２に
保持され、出力される。
わす設定データであり、２進のデータとして与えられて
いる。２進のデジタル加算器２１では、データ保持回路
２２に保持されているデータθ１と周波数設定データｆ
８を与えられ、両者の加算値θ２−θ１＋ｆ５を演算し
出力する。この出力データθ２は、例えば基準パルス発
生器２３からの出力パルス（基準周波＠ｆ、のパルス）
の立ち上がりエツジを契機としてデータ保持回路２２に
保持され、出力される。
このような回路４１＋７成におい−Ｃ１基準パルス発生
器２３からの出力パルスの周波数をｆｃとすると、２進
デジタル加算器２１の出力データθ２は毎秒、〔ｆｃｘ
ｆｓ〕の割合でデータ値が増加する。そしてこの出力デ
ータθ２が、結局データ保持回路２２を介しθ１として
出力される。この出力データθ１における特定ビット桁
θｍ（但し、θ。、は設定データｆ、の最上位桁に等し
いが、！！１２いはそれより高い任意特定のビット桁）
に注目すると、前述のように出力データθ２が毎秒、
（ｆ、ｘｆ、）の割合でそのデータ値が増加するのに対
応して特定ビット桁θｍの論理値（Ｏまたは１）が変化
するが、その周期的変化は前記周波数設定データｆ、の
表わす周波数に比例するもので、本発明はこのことを利
用するものであることは先にも説明したが、以下、この
点を具体的に例を挙げて説明する。
器２３からの出力パルスの周波数をｆｃとすると、２進
デジタル加算器２１の出力データθ２は毎秒、〔ｆｃｘ
ｆｓ〕の割合でデータ値が増加する。そしてこの出力デ
ータθ２が、結局データ保持回路２２を介しθ１として
出力される。この出力データθ１における特定ビット桁
θｍ（但し、θ。、は設定データｆ、の最上位桁に等し
いが、！！１２いはそれより高い任意特定のビット桁）
に注目すると、前述のように出力データθ２が毎秒、
（ｆ、ｘｆ、）の割合でそのデータ値が増加するのに対
応して特定ビット桁θｍの論理値（Ｏまたは１）が変化
するが、その周期的変化は前記周波数設定データｆ、の
表わす周波数に比例するもので、本発明はこのことを利
用するものであることは先にも説明したが、以下、この
点を具体的に例を挙げて説明する。
今、デジタル加算器２１における初期線を零とし、ｆＳ
＝１の場合とｆ、＝２の場合を考えて比較するものとす
る。
＝１の場合とｆ、＝２の場合を考えて比較するものとす
る。
最初にｆＳ＝１の場合を考える。このときの出力データ
θ１の値は、毎秒ｆｃ回の割合で１（１０進数）ずつ増
加してゆく。この増加してゆくデータを順に２進データ
として表現すると、表１の如くなる。
θ１の値は、毎秒ｆｃ回の割合で１（１０進数）ずつ増
加してゆく。この増加してゆくデータを順に２進データ
として表現すると、表１の如くなる。
表１
次に、ｆｓ＝２の場合を考えると、このとき出方データ
θ１の値は、毎秒ｆｃ回の割合で２（１０進Ｗｉ、）ず
つ増加してゆく。この増加してゆくデータを順に２進デ
ータとして表現すると、表２の如くなる。
θ１の値は、毎秒ｆｃ回の割合で２（１０進Ｗｉ、）ず
つ増加してゆく。この増加してゆくデータを順に２進デ
ータとして表現すると、表２の如くなる。
（ｆｓ＝２）の場合
表２
さて、表１、表２における２進表示の２２の桁に注目す
る。表１におけるそれを〔θｍ ）１とし、表２におけ
るそれを〔θｍ）２として、それぞれ各表において上か
ら順に論理値（１または０）を抜き出して並べると次の
如くなる。
る。表１におけるそれを〔θｍ ）１とし、表２におけ
るそれを〔θｍ）２として、それぞれ各表において上か
ら順に論理値（１または０）を抜き出して並べると次の
如くなる。
〔θｍ〕□−（００００１１１１００００）〔θｍ）２
’［００１１００１１００１１）ここで、上記〔θｍ
） １を表わすパルス波形を示すと、第２図０）の如く
なり、上記しθｍ ） ２を表わすパルス波形を示すと
、第２図（ロ）の如くなる。
’［００１１００１１００１１）ここで、上記〔θｍ
） １を表わすパルス波形を示すと、第２図０）の如く
なり、上記しθｍ ） ２を表わすパルス波形を示すと
、第２図（ロ）の如くなる。
両者を対比すれば明らかなように、同じ期間Ｔにおいて
ｓ ｌ：’ｍ〕１つまりｆ３−１の場合にはパルスが１
個であるのに対し、〔０ｍ１２つまりｆ、＝２の場合に
はパルスが２個である。このことは、すでに説明したよ
うに、第１図において、出力データθ１の特定ビット桁
θｍにおける論理値の周期的変化を取り出せば、それに
よって周波数設定データｆｓの表わす周波数に比例した
周波数をもつパルス列を作り出せることを示している。
ｓ ｌ：’ｍ〕１つまりｆ３−１の場合にはパルスが１
個であるのに対し、〔０ｍ１２つまりｆ、＝２の場合に
はパルスが２個である。このことは、すでに説明したよ
うに、第１図において、出力データθ１の特定ビット桁
θｍにおける論理値の周期的変化を取り出せば、それに
よって周波数設定データｆｓの表わす周波数に比例した
周波数をもつパルス列を作り出せることを示している。
再び第１図を参照する。デジタル加算器２１の出力デー
タθ２における第ｍビット目の論理値は、平均的に次式
の周期【でその値が変化する。
タθ２における第ｍビット目の論理値は、平均的に次式
の周期【でその値が変化する。
但し ２ ≧ｆｓ ・・・・・・ａ邊
すなわち、加算器２１の出力データθ２における第ｍビ
ット目のデータは平均的に次式の周波数ｆ（ｍ）をもっ
たパルス列となりうる。
ット目のデータは平均的に次式の周波数ｆ（ｍ）をもっ
たパルス列となりうる。
ｆ（ｍ） ＝ −
ｔ
この場合、上述の周波数ｆ （ｍ）に含まれる周波数誤
差Δｆ （ｍ）としては、周波数設定値ｆ５を設定する
設定器の分解能に起因する誤差Δｆ１と、基準周波数精
度に起因する誤差Δｆ３の和として与えられるが、基準
パルス発生器として周波数精度の高い水晶発振器等を用
いて（Δｆ、＋Δｆ２）＞＞Δｆ３とすると Δｆ（ｒｎ）−Δｆ１＋Δｆ２ ・・四囲となる。ここ
でΔｆ１．Δｆ２は次式で与えられる。
差Δｆ （ｍ）としては、周波数設定値ｆ５を設定する
設定器の分解能に起因する誤差Δｆ１と、基準周波数精
度に起因する誤差Δｆ３の和として与えられるが、基準
パルス発生器として周波数精度の高い水晶発振器等を用
いて（Δｆ、＋Δｆ２）＞＞Δｆ３とすると Δｆ（ｒｎ）−Δｆ１＋Δｆ２ ・・四囲となる。ここ
でΔｆ１．Δｆ２は次式で与えられる。
但し、ｎは周波数設定器における設定データｆｓのビッ
ト数、ｋは出力周波数ｆ （ｍ）のサイクル数Δｆ２＝
ｆ（ｍ）７１８曲・・（則 したがって、 ・・・・・・（１７） となる。それ故、周波数ｆ （ｍ）における周波数精度
Ｄ（ｍ）は となる。ここで従来技術の説明に際して用いたのと同じ
条件で周波数精度を比較する。従来技術では、周波数精
度は何サイクル平均してもＤ＝ ０００１程度である。
ト数、ｋは出力周波数ｆ （ｍ）のサイクル数Δｆ２＝
ｆ（ｍ）７１８曲・・（則 したがって、 ・・・・・・（１７） となる。それ故、周波数ｆ （ｍ）における周波数精度
Ｄ（ｍ）は となる。ここで従来技術の説明に際して用いたのと同じ
条件で周波数精度を比較する。従来技術では、周波数精
度は何サイクル平均してもＤ＝ ０００１程度である。
これに対し本発明によると、ｆ（ｒｎ）＝６０ （ＫＨ
ｙｊ 、ｆｏ＝ １．２５ＭＨｚ、 ｎ＝１５ （ピッ
ト）とおくと、周波数精度は次式で与えられる。
ｙｊ 、ｆｏ＝ １．２５ＭＨｚ、 ｎ＝１５ （ピッ
ト）とおくと、周波数精度は次式で与えられる。
＝ ０．００００１５＋０．０４８Ｘ丁 ・・・・・・
（＋９＋したがって、周波数ｆ（ｍ）の１サイクル平
均で％ｊ、、 ｌ）（ｍ）−（１，（１４ｆ１．’：な
旧−ｉｌ １ｌｌ（敵情）ｑ”け、悪いが、ｉ、ｏｏｏ
−ｕイクル平均ではＤ（ｍ） ＝ ０．００００６３と
なり、度好な周波数精度が得られる。
（＋９＋したがって、周波数ｆ（ｍ）の１サイクル平
均で％ｊ、、 ｌ）（ｍ）−（１，（１４ｆ１．’：な
旧−ｉｌ １ｌｌ（敵情）ｑ”け、悪いが、ｉ、ｏｏｏ
−ｕイクル平均ではＤ（ｍ） ＝ ０．００００６３と
なり、度好な周波数精度が得られる。
第３１’ｕは本）ｈ明によるパルス発生装置を用いたＪ
”ＷＭ（パルス’ｌ’ｌｉｌ鎚が１１）波形演算装置の
構成例を示すブロック図である。同図において、２は第
１図に示した本発明による可変周波数パルス発生装置ｔ
２１？あり、その中で基準パルス発生器の基準発に最
も近い整数値が与えられる。なお、このような設定値ｆ
５の演算はマイクロコンピュータ等により容易に行える
のでここではこれ以上１．説明しない。
”ＷＭ（パルス’ｌ’ｌｉｌ鎚が１１）波形演算装置の
構成例を示すブロック図である。同図において、２は第
１図に示した本発明による可変周波数パルス発生装置ｔ
２１？あり、その中で基準パルス発生器の基準発に最
も近い整数値が与えられる。なお、このような設定値ｆ
５の演算はマイクロコンピュータ等により容易に行える
のでここではこれ以上１．説明しない。
このような条件のもとて加算器２１の出力データ、それ
故、データ保持回路２２の出力データにおける第ｍビッ
ト目の論理値θｍの周期的変化から平均周波数ｆ （ｍ
）のパルス列が得られる。このパルス列は２進１０ビツ
トのカウンタ３のクロック端子に導かれ、その出力はＲ
ＯＭ４のアドレス端子に導かれている。
故、データ保持回路２２の出力データにおける第ｍビッ
ト目の論理値θｍの周期的変化から平均周波数ｆ （ｍ
）のパルス列が得られる。このパルス列は２進１０ビツ
トのカウンタ３のクロック端子に導かれ、その出力はＲ
ＯＭ４のアドレス端子に導かれている。
几ＯＭ４はＩＫビットのメモリであり、例えば第４図（
ａ）に見られるような正弦波と三角波の切り合いにより
得られるＰＷＭ波形（第４図ｂ）の−へ周期分のデータ
が２ 個に分割されて記憶されている。
ａ）に見られるような正弦波と三角波の切り合いにより
得られるＰＷＭ波形（第４図ｂ）の−へ周期分のデータ
が２ 個に分割されて記憶されている。
このような構成においてはカウンタ３に供給されるり四
ツクパルスの周波数精度は例えばｆ （ｍ） ＝６０
ＫＨｚ付近では、１サイクル平均ではＤ（ｍ） ＝００
４８程度であるが、ＰＷＭ波形の一周期平均の周波数（
約ａｏｎｚ）の精度は０．００００６程度となる。
ツクパルスの周波数精度は例えばｆ （ｍ） ＝６０
ＫＨｚ付近では、１サイクル平均ではＤ（ｍ） ＝００
４８程度であるが、ＰＷＭ波形の一周期平均の周波数（
約ａｏｎｚ）の精度は０．００００６程度となる。
なお、ｌｉｔ！２図の回路構成において、カウンタ３を
除去し、陪１図のデジタル２進信号θ１を直接１１、
ＯＭ、 ４に導いても第３図の場合と同様の周波数精度
でＲＯＭ４を読出してＰＷＭ波形を得ることができる。
除去し、陪１図のデジタル２進信号θ１を直接１１、
ＯＭ、 ４に導いても第３図の場合と同様の周波数精度
でＲＯＭ４を読出してＰＷＭ波形を得ることができる。
この発明によれば、所望の周波数を表わすデジタル設定
データを一定周期で任意の初期値に繰り返し加算してゆ
くことにより、各加算結果の出力として、平均的に該デ
ジタル設定データに比例した高精度の可変周波数パルス
を得ることができる。
データを一定周期で任意の初期値に繰り返し加算してゆ
くことにより、各加算結果の出力として、平均的に該デ
ジタル設定データに比例した高精度の可変周波数パルス
を得ることができる。
第１図は本発明の一実施例を示すブロック図、第２図は
本発明の動作原理を示すための説明図、第３図は本発明
によるパルス発生装置の応用例を示すブロック図、第４
図は第３図におけるＲＯＭ４の記憶内容とその作成経過
を示す波形図、であるＯ 符号説明 ２・・・・・・本発明による可変周波数ノくルス発生装
置、２１・・・・・・デジタル加算器、２２・・・・・
・データ保持回路、２３・・・・・・基準パルス発生器
、３・・・・・・カウンタ、４・・・・・・ＲＯＭ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第」図 第２図 Ｔ□ 一一−，−−−一−−−Ｔ 第、１図 第４１図
本発明の動作原理を示すための説明図、第３図は本発明
によるパルス発生装置の応用例を示すブロック図、第４
図は第３図におけるＲＯＭ４の記憶内容とその作成経過
を示す波形図、であるＯ 符号説明 ２・・・・・・本発明による可変周波数ノくルス発生装
置、２１・・・・・・デジタル加算器、２２・・・・・
・データ保持回路、２３・・・・・・基準パルス発生器
、３・・・・・・カウンタ、４・・・・・・ＲＯＭ 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎 清 第」図 第２図 Ｔ□ 一一−，−−−一−−−Ｔ 第、１図 第４１図
Claims (1)
- ｌ）一定周期（周波１１ｆｃ）で基準パルスを発生する
基準パルス発生器と、デジタル加算器と、該加算器出力
を前記基準パルス発生器からの基準パルスの発生タイミ
ングで順次取込み、データとして保持し出力するデータ
保持回路と、から成り、前記デジタル加算器は、任意の
設定周波数ｆ、を表わす設定データと前記データ保持回
路から順次Ｕ」力される出力データとの間で順次加算を
行ない、各加評結果を加算器出力として前記データ保持
回路に向けて出力し、前記データ保持回路から順次出力
される出力データの特定ピット桁位置における論理値の
周期的変化を検出することにより前記設定周波数ｆ、に
等しい周波数をもったパルス列を得るようにしたことを
特徴とする可変周波数パルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042178A JPS60187123A (ja) | 1984-03-07 | 1984-03-07 | 可変周波数パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59042178A JPS60187123A (ja) | 1984-03-07 | 1984-03-07 | 可変周波数パルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60187123A true JPS60187123A (ja) | 1985-09-24 |
Family
ID=12628728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59042178A Pending JPS60187123A (ja) | 1984-03-07 | 1984-03-07 | 可変周波数パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60187123A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729166A (en) * | 1996-06-10 | 1998-03-17 | Motorola, Inc. | Digitally implemented frequency multiplication circuit having adjustable multiplication ratio and method of operation |
| US6822492B2 (en) | 2001-01-17 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Variable-frequency pulse generator |
| US6859752B2 (en) | 2001-02-27 | 2005-02-22 | Mitsubishi Denki Kabushiki Kaisha | Speed adjustment control method |
-
1984
- 1984-03-07 JP JP59042178A patent/JPS60187123A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5729166A (en) * | 1996-06-10 | 1998-03-17 | Motorola, Inc. | Digitally implemented frequency multiplication circuit having adjustable multiplication ratio and method of operation |
| US6822492B2 (en) | 2001-01-17 | 2004-11-23 | Mitsubishi Denki Kabushiki Kaisha | Variable-frequency pulse generator |
| DE10195741B3 (de) * | 2001-01-17 | 2013-06-13 | Mitsubishi Denki K.K. | Impulsgenerator mit variabler Frequenz |
| US6859752B2 (en) | 2001-02-27 | 2005-02-22 | Mitsubishi Denki Kabushiki Kaisha | Speed adjustment control method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4330751A (en) | Programmable frequency and duty cycle tone signal generator | |
| US4910698A (en) | Sine wave generator using a cordic algorithm | |
| JPS588009B2 (ja) | デイジタル乗算器 | |
| JPS63202105A (ja) | 発振器 | |
| JPS60187123A (ja) | 可変周波数パルス発生装置 | |
| JPH04223525A (ja) | ２進数の和比較用回路装置 | |
| US4269101A (en) | Apparatus for generating the complement of a floating point binary number | |
| US4508000A (en) | Frequency-selectable signal generator | |
| JP3536426B2 (ja) | 波形発生器 | |
| JPH1185474A (ja) | 乱数発生装置およびそれを用いたノイズ発生装置 | |
| JPS5911133B2 (ja) | 関数発生器 | |
| RU202507U1 (ru) | Генератор цифрового гармонического сигнала | |
| JP2001168720A (ja) | ディジタル制御信号の発生装置及び方法 | |
| JP2768086B2 (ja) | 楽音波形発生装置 | |
| US4231099A (en) | Digital function generator | |
| JPH03294916A (ja) | 周期関数発生回路 | |
| JPH0740198B2 (ja) | 楽音波形発生装置 | |
| JPS59161105A (ja) | オフセツト付加回路 | |
| JPH0412488B2 (ja) | ||
| SU1487152A2 (ru) | Генератор случайных напряжений | |
| JPS62232028A (ja) | Ｒｏｍ型乗算器 | |
| JPS6284622A (ja) | 可変周波数パルス発生装置 | |
| JPS61137414A (ja) | 簡易型デユ−テイ可変パルス発生回路 | |
| JPS6175431A (ja) | 演算装置 | |
| JPH05316738A (ja) | インバータ制御回路 |