JPH05316738A - インバータ制御回路 - Google Patents
インバータ制御回路Info
- Publication number
- JPH05316738A JPH05316738A JP4119460A JP11946092A JPH05316738A JP H05316738 A JPH05316738 A JP H05316738A JP 4119460 A JP4119460 A JP 4119460A JP 11946092 A JP11946092 A JP 11946092A JP H05316738 A JPH05316738 A JP H05316738A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- phase
- sine wave
- value
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】インバータ制御回路において、容易に三相イン
バータの出力周波数と電圧実効値を設定できること。 【構成】出力周波数は、正弦波データの選択周期で決定
され、電圧実効値は、正弦波データ・メモリ８の値と、
変調波データ・メモリ１４の値、それぞれの乗算後の値
の比率で決定される。インバータのスイッチングには、
デッド・タイムが必要なため、立ちがり遅延回路１８
で、各相の対となる正負が同時に〔１〕にならないよう
にしている。
バータの出力周波数と電圧実効値を設定できること。 【構成】出力周波数は、正弦波データの選択周期で決定
され、電圧実効値は、正弦波データ・メモリ８の値と、
変調波データ・メモリ１４の値、それぞれの乗算後の値
の比率で決定される。インバータのスイッチングには、
デッド・タイムが必要なため、立ちがり遅延回路１８
で、各相の対となる正負が同時に〔１〕にならないよう
にしている。
Description
【０００１】
【産業上の利用分野】本発明はインバータ制御回路に関
し、特に三相交流インバータの制御信号を生成するイン
バータ制御回路に関する。
し、特に三相交流インバータの制御信号を生成するイン
バータ制御回路に関する。
【０００２】
【従来の技術】従来のインバータ制御回路は、インバー
タ・スイッチング素子に対する制御信号を生成する場
合、正弦波の発振器と変調波の発振器とを有し、この２
つの発振器から出力される信号の比較によって制御信号
を生成するアナログのパルス・ジェネレータを使用した
り、あるいはあらかじめ特定のインバータ出力周波数に
ついてインバータ・スイッチング素子に対する制御信号
を計算し、メモリに格納しておき、マイクロ・コンピュ
ータなどで出力する構成、さらには演算プロセッサやマ
イクロ・コンピュータ等に、制御信号を逐次計算させ、
その結果を出力構成などがとられた。
タ・スイッチング素子に対する制御信号を生成する場
合、正弦波の発振器と変調波の発振器とを有し、この２
つの発振器から出力される信号の比較によって制御信号
を生成するアナログのパルス・ジェネレータを使用した
り、あるいはあらかじめ特定のインバータ出力周波数に
ついてインバータ・スイッチング素子に対する制御信号
を計算し、メモリに格納しておき、マイクロ・コンピュ
ータなどで出力する構成、さらには演算プロセッサやマ
イクロ・コンピュータ等に、制御信号を逐次計算させ、
その結果を出力構成などがとられた。
【０００３】
【発明が解決しようとする課題】従来のインバータ制御
回路では、アナログのパルス・ジェネレータを用いた場
合は、定量的にインバータ制御信号を外部から設定する
場合に、アナログ値を必要としたり、またあらかじめイ
ンバータ制御信号を計算し、メモリに格納する構成で
は、制御信号の計算が複雑の上、任意の周波数の任意の
電圧実効値とを得ることが困難であったり、さらに逐次
計算して出力する構成では、高速の演算プロセッサある
いはマイクロ・コンピュータを必要とした。
回路では、アナログのパルス・ジェネレータを用いた場
合は、定量的にインバータ制御信号を外部から設定する
場合に、アナログ値を必要としたり、またあらかじめイ
ンバータ制御信号を計算し、メモリに格納する構成で
は、制御信号の計算が複雑の上、任意の周波数の任意の
電圧実効値とを得ることが困難であったり、さらに逐次
計算して出力する構成では、高速の演算プロセッサある
いはマイクロ・コンピュータを必要とした。
【０００４】本発明の目的は、以上の課題を解決し、ア
ナログ値を必要とせず、複雑な制御信号の計算を必要と
せず、任意の周波数と任意の電圧実効値とが得られ、低
速なマイクロ・コンピュータでも制御できるようにした
インバータ制御回路を提供することにある。
ナログ値を必要とせず、複雑な制御信号の計算を必要と
せず、任意の周波数と任意の電圧実効値とが得られ、低
速なマイクロ・コンピュータでも制御できるようにした
インバータ制御回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のインバータ制御
回路の構成は、正弦波を格納するメモリと、変調波を格
納するメモリとを有し、任意の周期でカウントされるポ
インタを持ち、正弦波用の３つのポインタと乗算器によ
って得られる３種類の正弦波データと、変調波用のポイ
ンタと乗算器によって得られるデータとの比較によっ
て、三相交流インバータのスイッチング信号を出力する
ことを特徴とし、特に前記スイッチング信号に対して反
転回路で反転信号を生成し、さらに立ち上がり遅延回路
でインバータのスイッチング素子の蓄積時間による短絡
を防止するデッド・タイムを生成することを特徴とす
る。
回路の構成は、正弦波を格納するメモリと、変調波を格
納するメモリとを有し、任意の周期でカウントされるポ
インタを持ち、正弦波用の３つのポインタと乗算器によ
って得られる３種類の正弦波データと、変調波用のポイ
ンタと乗算器によって得られるデータとの比較によっ
て、三相交流インバータのスイッチング信号を出力する
ことを特徴とし、特に前記スイッチング信号に対して反
転回路で反転信号を生成し、さらに立ち上がり遅延回路
でインバータのスイッチング素子の蓄積時間による短絡
を防止するデッド・タイムを生成することを特徴とす
る。
【０００６】
【実施例】図１は本発明の一実施例のインバータ制御回
路のブロック図である。図１において、本実施例のイン
バータ制御回路には、クロックが必要であり、クロック
φ入力１よりクロックφを入力する。クロックφは、正
弦波用１／ｎディバイダ２と、変調波用１／ｎディバイ
ダ３とに入力され、それぞれ任意の周期に分周する。こ
こで、正弦波側の分周クロックは、インバータの周波数
を決定し、変調波側の分周クロックは、インバータのキ
ャリア周波数を決定する。
路のブロック図である。図１において、本実施例のイン
バータ制御回路には、クロックが必要であり、クロック
φ入力１よりクロックφを入力する。クロックφは、正
弦波用１／ｎディバイダ２と、変調波用１／ｎディバイ
ダ３とに入力され、それぞれ任意の周期に分周する。こ
こで、正弦波側の分周クロックは、インバータの周波数
を決定し、変調波側の分周クロックは、インバータのキ
ャリア周波数を決定する。
【０００７】正弦波側の分周されたクロックは、ポイン
タＵ４，ポインタＶ５，ポインタＷ６に入力し、ポイン
タのカウント・アップ動作を行うとともに、あらかじ
め、数値で示された正弦波データが格納されている正弦
波データ・メモリ８の１つを選択して正弦波用乗算器９
に出力する。カウント・アップ動作で、ポインタの値が
リミッタ７と等しくなった場合は、
タＵ４，ポインタＶ５，ポインタＷ６に入力し、ポイン
タのカウント・アップ動作を行うとともに、あらかじ
め、数値で示された正弦波データが格納されている正弦
波データ・メモリ８の１つを選択して正弦波用乗算器９
に出力する。カウント・アップ動作で、ポインタの値が
リミッタ７と等しくなった場合は、
〔０〕に戻される。
リミッタ７の値は、正弦波のデータ数と等しい。乗算器
９に出力された３種類のデータは、正弦波用乗算値レジ
スタ１０の値と乗算され、比較器１１へ出力される。
リミッタ７の値は、正弦波のデータ数と等しい。乗算器
９に出力された３種類のデータは、正弦波用乗算値レジ
スタ１０の値と乗算され、比較器１１へ出力される。
【０００８】変調波側の分周されたクロックは、ポイン
タ１２に入力し、ポインタのカウント・アップ動作を行
うとともに、あらかじめ、数値で示された変調波データ
が格納されている変調波データ・メモリ１４の１つを選
択して、変調波用乗算器１５に出力する。カウント・ア
ップ動作で、ポインタの値がリミッタ１３と等しくなっ
た場合は、
タ１２に入力し、ポインタのカウント・アップ動作を行
うとともに、あらかじめ、数値で示された変調波データ
が格納されている変調波データ・メモリ１４の１つを選
択して、変調波用乗算器１５に出力する。カウント・ア
ップ動作で、ポインタの値がリミッタ１３と等しくなっ
た場合は、
〔０〕に戻される。リミッタ１３の値は変調
波データ数と等しい。乗算器１５に出力されたデータ
は、変調波用乗算値レジスタ１６の値と乗算され、比較
器１１へ出力される。
波データ数と等しい。乗算器１５に出力されたデータ
は、変調波用乗算値レジスタ１６の値と乗算され、比較
器１１へ出力される。
【０００９】電圧の実効値は、乗算値レジスタ１０と乗
算器レジスタ１６とのそれぞれの値の比率で決定され
る。正弦波側のデータと変調波側のデータは、比較器１
１により、正弦波データが変調波データより大きい場合
は〔１〕，正弦波データが変調波データより小さい場合
は
算器レジスタ１６とのそれぞれの値の比率で決定され
る。正弦波側のデータと変調波側のデータは、比較器１
１により、正弦波データが変調波データより大きい場合
は〔１〕，正弦波データが変調波データより小さい場合
は
〔０〕と変換される。この３つの値は、それぞれ反転
回路１７に出力される。
回路１７に出力される。
【００１０】反転されない値も、反転された値も、立ち
上がり遅延回路１８に入力され、それぞれ立ち上がり遅
延値レジスタ１９に設定されたクロック数分立ち上がり
が遅延される。立ち上がり遅延回路１８から出力された
６種類の信号が、三相インバータのスイッチング信号と
なる。
上がり遅延回路１８に入力され、それぞれ立ち上がり遅
延値レジスタ１９に設定されたクロック数分立ち上がり
が遅延される。立ち上がり遅延回路１８から出力された
６種類の信号が、三相インバータのスイッチング信号と
なる。
【００１１】本実施例のインバータ制御回路は、正弦波
（ＳＩＮ波）データを格納するメモリ８と、変調波（キ
ャリア波）データを格納するメモリ１４を有している。
ここで、クロックφに同期してカウント・アップするポ
インタ４，５，６によって、正弦波から３種類のデータ
が、また変調波からポインタ１２によって１種類のデー
タが出力される。これらの４つのデータは、乗算器９，
１５を経て、比較器１１に送られる。ここで、正弦波の
出力データが変調波の出力データより大きい場合は
〔１〕の信号、また、正弦波の出力データが変調波の出
力データより小さい場合は
（ＳＩＮ波）データを格納するメモリ８と、変調波（キ
ャリア波）データを格納するメモリ１４を有している。
ここで、クロックφに同期してカウント・アップするポ
インタ４，５，６によって、正弦波から３種類のデータ
が、また変調波からポインタ１２によって１種類のデー
タが出力される。これらの４つのデータは、乗算器９，
１５を経て、比較器１１に送られる。ここで、正弦波の
出力データが変調波の出力データより大きい場合は
〔１〕の信号、また、正弦波の出力データが変調波の出
力データより小さい場合は
〔０〕の信号が出力される。
これらは、正弦波のポインタに対応した３種類の信号と
なる。すなわち、三相インバータの各相のスイッチング
信号が生成される。
これらは、正弦波のポインタに対応した３種類の信号と
なる。すなわち、三相インバータの各相のスイッチング
信号が生成される。
【００１２】さらに、それぞれに対して、反転回路１７
によって反転信号を生成し、６種類の信号となる。これ
をすべて立ち上がりの信号を遅延値分遅らせる立ち上が
り遅延回路１８に入力する。この立ち上がり遅延回路１
８からの出力信号が三相交流の場合の、インバータ素子
のスイッチング信号となる。
によって反転信号を生成し、６種類の信号となる。これ
をすべて立ち上がりの信号を遅延値分遅らせる立ち上が
り遅延回路１８に入力する。この立ち上がり遅延回路１
８からの出力信号が三相交流の場合の、インバータ素子
のスイッチング信号となる。
【００１３】即ち、Ｕ相＋側スイッチング素子用スイッ
チング信号２０，Ｕ相−側スイッチング素子用スイッチ
ング信号２１，Ｖ相＋側スイッチング素子用スイッチン
グ信号２２，Ｖ相−側スイッチング素子用スイッチング
信号２３，Ｗ相＋側スイッチング素子用スイッチング信
号２４，Ｗ相−側スイッチング素子用スイッチング信号
２５となる。
チング信号２０，Ｕ相−側スイッチング素子用スイッチ
ング信号２１，Ｖ相＋側スイッチング素子用スイッチン
グ信号２２，Ｖ相−側スイッチング素子用スイッチング
信号２３，Ｗ相＋側スイッチング素子用スイッチング信
号２４，Ｗ相−側スイッチング素子用スイッチング信号
２５となる。
【００１４】
【発明の効果】以上説明したように、本発明のインバー
タ制御回路は、アナログ値を必要とせず、あらかじめ特
定周波数のデータを計算する必要がなく、設定値によっ
て、任意の周波数，任意の電圧実効値を出力でき、高速
の演算プロセッサやマイクロ・コンピュータを必要とせ
ず、容易に三相インバータを制御できる効果を有する。
タ制御回路は、アナログ値を必要とせず、あらかじめ特
定周波数のデータを計算する必要がなく、設定値によっ
て、任意の周波数，任意の電圧実効値を出力でき、高速
の演算プロセッサやマイクロ・コンピュータを必要とせ
ず、容易に三相インバータを制御できる効果を有する。
【図１】本発明の一実施例のインバータ制御回路を示す
ブロック図である。
ブロック図である。
１ クロック入力 ２ 正弦波用１／ｎディバイダ ３ 変調波用１／ｎディバイダ ４ 正弦波Ｕ相用ポインタ ５ 正弦波Ｖ相用ポインタ ６ 正弦波Ｗ相用ポインタ ７ 正弦波用リミッタ ８ 正弦波データ・メモリ ９ 正弦波用乗算器 １０ 正弦波用乗算値レジスタ １１ 比較器 １２ 変調波用ポインタ １３ 変調波用リミッタ １４ 変調波データ・メモリ １５ 変調波用乗算器 １６ 変調波用乗算値レジスタ １７ 反転回路 １８ 立ち上がり遅延回路 １９ 立ち上がり遅延値レジスタ ２０ Ｕ相＋側スイッチング素子用スイッチング信号 ２１ Ｕ相−側スイッチング素子用スイッチング信号 ２２ Ｖ相＋側スイッチング素子用スイッチング信号 ２３ Ｖ相−側スイッチング素子用スイッチング信号 ２４ Ｗ相＋側スイッチング素子用スイッチング信号 ２５ Ｗ相−側スイッチング素子用スイッチング信号
Claims (2)
- 【請求項１】 正弦波を格納するメモリと、変調波を格
納するメモリとを有し、任意の周期でカウントされるポ
インタを持ち、正弦波用の３つのポインタと乗算器によ
って得られる３種類の正弦波データと、変調波用のポイ
ンタと乗算器によって得られるデータとの比較によっ
て、三相交流インバータのスイッチング信号を出力する
ことを特徴とするインバータ制御回路。 - 【請求項２】 前記スイッチング信号に対して反転回路
で反転信号を生成し、さらに立ち上がり遅延回路でイン
バータのスイッチング素子の蓄積時間による短絡を防止
するデッド・タイムを生成する請求項１記載のインバー
タ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119460A JPH05316738A (ja) | 1992-05-13 | 1992-05-13 | インバータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4119460A JPH05316738A (ja) | 1992-05-13 | 1992-05-13 | インバータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05316738A true JPH05316738A (ja) | 1993-11-26 |
Family
ID=14761910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4119460A Withdrawn JPH05316738A (ja) | 1992-05-13 | 1992-05-13 | インバータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05316738A (ja) |
-
1992
- 1992-05-13 JP JP4119460A patent/JPH05316738A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5361290A (en) | Clock generating circuit for use in single chip microcomputer | |
| JPS61157269A (ja) | Ｐｗｍ信号発生回路 | |
| JPS58121827A (ja) | パルス発生回路 | |
| JPH0219021A (ja) | ディジタルパルス幅変調回路 | |
| JPH05316738A (ja) | インバータ制御回路 | |
| JP3089646B2 (ja) | Ｐｗｍ出力回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JP2723545B2 (ja) | 分周装置とキャプスタンサーボ装置 | |
| JPH03128677A (ja) | パルス幅変調インバータ制御装置 | |
| JPH10112982A (ja) | 三相ｐｗｍ波形発生装置 | |
| JP2679307B2 (ja) | Ｐｗｍパルス発生方法 | |
| JP2641964B2 (ja) | 分周器 | |
| JP2841360B2 (ja) | タイミング・ジエネレータ | |
| JP2658126B2 (ja) | 入力周波数の発生装置 | |
| JPS6259877A (ja) | 可変周期パルス信号発生装置 | |
| JPH0217864A (ja) | Ｐｗｍパルス発生装置 | |
| JPS61251484A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPH04331471A (ja) | 正弦波ｐｗｍ信号発生装置 | |
| JPH0691425B2 (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPH10261953A (ja) | 奇数分周クロック発生回路 | |
| JPS6118363A (ja) | インバ−タ装置のｐｗｍ制御回路 | |
| JPS6281982A (ja) | Ｐｗｍ信号発生方式 | |
| JPS6144423B2 (ja) | ||
| JPH0588069B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990803 |