JPH10112982A - 三相ｐｗｍ波形発生装置 - Google Patents
三相ｐｗｍ波形発生装置Info
- Publication number
- JPH10112982A JPH10112982A JP8265775A JP26577596A JPH10112982A JP H10112982 A JPH10112982 A JP H10112982A JP 8265775 A JP8265775 A JP 8265775A JP 26577596 A JP26577596 A JP 26577596A JP H10112982 A JPH10112982 A JP H10112982A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- pwm
- waveform generator
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】
【課題】 マイコンの処理能力に対する負担を低減し、
幅広いインバータ用途に対応できる三相ＰＷＭ波形発生
装置を実現する。 【解決手段】 Ｕ相，／Ｕ相，Ｖ相，／Ｖ相，Ｗ相，／
Ｗ相の三相６出力ＰＷＭ信号を生成する三相ＰＷＭ波形
発生装置であって、Ｕ相用，Ｖ相用，Ｗ相用の波形生成
部で生成する各相のＰＷＭ信号の極性をある任意のキャ
リア周期中において切替えるための制御信号を、ある任
意のキャリア周期の１つ前のキャリア周期中に各相用の
波形生成部へ出力するＵ相用，Ｖ相用，Ｗ相用の出力極
性制御回路を設けたことを特徴とし、さらに、各相用の
出力極性制御回路は、それぞれ各相のＰＷＭ信号の極性
の切替え時に、各相用の遅延回路に、各相のＰＷＭ信号
のパルス幅を補正するための短絡防止用のデッドタイム
のカウント動作を開始させることを特徴とする。
幅広いインバータ用途に対応できる三相ＰＷＭ波形発生
装置を実現する。 【解決手段】 Ｕ相，／Ｕ相，Ｖ相，／Ｖ相，Ｗ相，／
Ｗ相の三相６出力ＰＷＭ信号を生成する三相ＰＷＭ波形
発生装置であって、Ｕ相用，Ｖ相用，Ｗ相用の波形生成
部で生成する各相のＰＷＭ信号の極性をある任意のキャ
リア周期中において切替えるための制御信号を、ある任
意のキャリア周期の１つ前のキャリア周期中に各相用の
波形生成部へ出力するＵ相用，Ｖ相用，Ｗ相用の出力極
性制御回路を設けたことを特徴とし、さらに、各相用の
出力極性制御回路は、それぞれ各相のＰＷＭ信号の極性
の切替え時に、各相用の遅延回路に、各相のＰＷＭ信号
のパルス幅を補正するための短絡防止用のデッドタイム
のカウント動作を開始させることを特徴とする。
Description
【０００１】
【発明の属する技術分野】この発明は、交流電動機等を
可変速する電圧型ＰＷＭインバータ、特にＩＧＢＴ等の
高速スイッチング素子を使用したインバータに用いられ
る三相ＰＷＭ波形発生装置に関する。
可変速する電圧型ＰＷＭインバータ、特にＩＧＢＴ等の
高速スイッチング素子を使用したインバータに用いられ
る三相ＰＷＭ波形発生装置に関する。
【０００２】
【従来の技術】図５は従来の三相ＰＷＭ波形発生装置に
おけるＵ相と／Ｕ相のＰＷＭ信号生成部分の構成を示す
ブロック図である。図５において、１０１はアップダウ
ンカウンタ、１０２はマイコン（図示せず）により書き
込まれるＵ相のＰＷＭ信号生成用データを保持する比較
用レジスタ、１０３は比較器、１０４はカウントクロッ
ク、１０５は短絡防止用の遅延回路、１０６はＵ相ＰＷ
Ｍ信号１１１，／Ｕ相ＰＷＭ信号１１２を生成する波形
生成部、１０７は出力停止信号、１０８は比較器１０３
の一致検出信号、１０９はアップダウンのカウント方向
信号、１１０は遅延回路１０５の遅延信号である。な
お、Ｕ相，／Ｕ相のＰＷＭ信号１１１，１１２は、それ
ぞれインバータのＵ相，／Ｕ相のパワー素子に対応す
る。また、マイコン（図示せず）により比較用レジスタ
１０２に書き込まれるＰＷＭ信号生成用データは、生成
したいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号
のＨ（ハイレベル）期間，Ｌ（ローレベル）期間を設定
するためのデータである。また、出力停止信号１０７
は、システム異常時にＩＧＢＴ等のパワー素子を保護す
るための制御信号である。また、Ｖ相と／Ｖ相のＰＷＭ
信号生成部分の構成およびＷ相と／Ｗ相のＰＷＭ信号生
成部分の構成についても同様であり、説明を省略する
が、アップダウンカウンタ１０１については三相共用で
ある。
おけるＵ相と／Ｕ相のＰＷＭ信号生成部分の構成を示す
ブロック図である。図５において、１０１はアップダウ
ンカウンタ、１０２はマイコン（図示せず）により書き
込まれるＵ相のＰＷＭ信号生成用データを保持する比較
用レジスタ、１０３は比較器、１０４はカウントクロッ
ク、１０５は短絡防止用の遅延回路、１０６はＵ相ＰＷ
Ｍ信号１１１，／Ｕ相ＰＷＭ信号１１２を生成する波形
生成部、１０７は出力停止信号、１０８は比較器１０３
の一致検出信号、１０９はアップダウンのカウント方向
信号、１１０は遅延回路１０５の遅延信号である。な
お、Ｕ相，／Ｕ相のＰＷＭ信号１１１，１１２は、それ
ぞれインバータのＵ相，／Ｕ相のパワー素子に対応す
る。また、マイコン（図示せず）により比較用レジスタ
１０２に書き込まれるＰＷＭ信号生成用データは、生成
したいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号
のＨ（ハイレベル）期間，Ｌ（ローレベル）期間を設定
するためのデータである。また、出力停止信号１０７
は、システム異常時にＩＧＢＴ等のパワー素子を保護す
るための制御信号である。また、Ｖ相と／Ｖ相のＰＷＭ
信号生成部分の構成およびＷ相と／Ｗ相のＰＷＭ信号生
成部分の構成についても同様であり、説明を省略する
が、アップダウンカウンタ１０１については三相共用で
ある。
【０００３】この従来の三相ＰＷＭ波形発生装置の動作
について説明する。三相ＰＷＭ波形を発生するには、ま
ず、アップダウンカウンタ１０１をカウントクロック１
０４でカウント動作させる。そして、マイコンにより書
き換え可能な比較用レジスタ１０２で保持されているＵ
相のＰＷＭ信号生成用データとアップダウンカウンタ１
０１の内容とが一致した場合、比較器１０３から一致検
出信号１０８が出力され、短絡防止用のデッドタイムを
生成する遅延回路１０５と波形生成部１０６へ入力され
る。波形生成部１０６には、アップダウンカウンタ１０
１からアップダウンのカウント方向信号１０９，比較器
１０３からの一致検出信号１０８および遅延回路１０５
からの遅延信号１１０が入力され、Ｕ相と／Ｕ相のＰＷ
Ｍ信号１１１，１１２を生成し出力する。ここで、三角
波変調方式の場合の波形生成部１０６の入出力信号を図
６に示しておく。この図６では、カウント方向信号１０
９は、アップダウンカウンタ１０１がアップ方向のとき
Ｌ（ローレベル）とし、ダウン方向のときＨ（ハイレベ
ル）としている。
について説明する。三相ＰＷＭ波形を発生するには、ま
ず、アップダウンカウンタ１０１をカウントクロック１
０４でカウント動作させる。そして、マイコンにより書
き換え可能な比較用レジスタ１０２で保持されているＵ
相のＰＷＭ信号生成用データとアップダウンカウンタ１
０１の内容とが一致した場合、比較器１０３から一致検
出信号１０８が出力され、短絡防止用のデッドタイムを
生成する遅延回路１０５と波形生成部１０６へ入力され
る。波形生成部１０６には、アップダウンカウンタ１０
１からアップダウンのカウント方向信号１０９，比較器
１０３からの一致検出信号１０８および遅延回路１０５
からの遅延信号１１０が入力され、Ｕ相と／Ｕ相のＰＷ
Ｍ信号１１１，１１２を生成し出力する。ここで、三角
波変調方式の場合の波形生成部１０６の入出力信号を図
６に示しておく。この図６では、カウント方向信号１０
９は、アップダウンカウンタ１０１がアップ方向のとき
Ｌ（ローレベル）とし、ダウン方向のときＨ（ハイレベ
ル）としている。
【０００４】また、上記従来の構成において、インバー
タ位相がπ／３で電圧ベクトルの組み合わせが変化する
鋸波変調方式の三相ＰＷＭ波形の一例を図７に示す。図
７において、ＴＤ，ＴＥ，ＴＦはキャリア周期である。
また、この場合のＵ相と／Ｕ相のＰＷＭ信号１１１，１
１２を生成する波形生成部１０６の入出力信号を図８に
示す。鋸波変調方式の場合、カウント方向信号１０９は
Ｌ（ローレベル）またはＨ（ハイレベル）で一定であ
り、図８では、Ｈ（ハイレベル）で一定としている。
タ位相がπ／３で電圧ベクトルの組み合わせが変化する
鋸波変調方式の三相ＰＷＭ波形の一例を図７に示す。図
７において、ＴＤ，ＴＥ，ＴＦはキャリア周期である。
また、この場合のＵ相と／Ｕ相のＰＷＭ信号１１１，１
１２を生成する波形生成部１０６の入出力信号を図８に
示す。鋸波変調方式の場合、カウント方向信号１０９は
Ｌ（ローレベル）またはＨ（ハイレベル）で一定であ
り、図８では、Ｈ（ハイレベル）で一定としている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の三相ＰＷＭ波形発生装置では、ＴＤ，ＴＦのキャリ
ア周期では、キャリア周期の初めにマイコンにより比較
用レジスタ１０２に一度Ｕ相のＰＷＭ信号生成用データ
を書き込めば、インバータ位相がπ／３の間は比較器１
０３によるアップダウンカウンタ１０１の内容と比較用
レジスタ１０２の内容との一致検出によりＵ相，／Ｕ相
のＰＷＭ信号１１１，１１２が繰り返し出力されている
が、ＴＥのキャリア周期では、Ｕ相，／Ｕ相のＰＷＭ信
号１１１，１１２を生成するために比較用レジスタ１０
２に頻繁にデータを書き込む必要があり、マイコンの処
理能力に対する負担が大きいという問題がある。すなわ
ち、インバータモータの制御アルゴリズムには、マイコ
ンの出力極性をインバータ位相がπ／３毎に切替える必
要のあるアルゴリズムがあり、ＴＤ，ＴＦの期間が正極
性，ＴＥの期間が逆極性に相当し、図７，図８では、Ｐ
ＷＭ波形はＴＤのキャリア周期中に１サイクルのみ図示
されているが、実際にはＴＤのキャリア周期中に同じよ
うな波形が何サイクルも出力される。このようなＰＷＭ
波形を生成するために、ＴＥのキャリア周期中に、アッ
プダウンカウンタ１０１の値をマイコンで監視し、比較
用レジスタ１０２に頻繁にデータを書き込み、比較器１
０３で一致検出信号１０８を生成してＰＷＭ波形を実現
する必要がある。この問題は、Ｖ相，／Ｖ相，Ｗ相，／
Ｗ相のＰＷＭ信号１１６〜１１９の生成においても同様
であることは言うまでもない。
来の三相ＰＷＭ波形発生装置では、ＴＤ，ＴＦのキャリ
ア周期では、キャリア周期の初めにマイコンにより比較
用レジスタ１０２に一度Ｕ相のＰＷＭ信号生成用データ
を書き込めば、インバータ位相がπ／３の間は比較器１
０３によるアップダウンカウンタ１０１の内容と比較用
レジスタ１０２の内容との一致検出によりＵ相，／Ｕ相
のＰＷＭ信号１１１，１１２が繰り返し出力されている
が、ＴＥのキャリア周期では、Ｕ相，／Ｕ相のＰＷＭ信
号１１１，１１２を生成するために比較用レジスタ１０
２に頻繁にデータを書き込む必要があり、マイコンの処
理能力に対する負担が大きいという問題がある。すなわ
ち、インバータモータの制御アルゴリズムには、マイコ
ンの出力極性をインバータ位相がπ／３毎に切替える必
要のあるアルゴリズムがあり、ＴＤ，ＴＦの期間が正極
性，ＴＥの期間が逆極性に相当し、図７，図８では、Ｐ
ＷＭ波形はＴＤのキャリア周期中に１サイクルのみ図示
されているが、実際にはＴＤのキャリア周期中に同じよ
うな波形が何サイクルも出力される。このようなＰＷＭ
波形を生成するために、ＴＥのキャリア周期中に、アッ
プダウンカウンタ１０１の値をマイコンで監視し、比較
用レジスタ１０２に頻繁にデータを書き込み、比較器１
０３で一致検出信号１０８を生成してＰＷＭ波形を実現
する必要がある。この問題は、Ｖ相，／Ｖ相，Ｗ相，／
Ｗ相のＰＷＭ信号１１６〜１１９の生成においても同様
であることは言うまでもない。
【０００６】また、インバータの低騒音化や制御性向上
のため、キャリア周波数を高くしようとすると、マイコ
ンへの負担が増々大きくなるという問題を有していた。
この発明は、上記従来の問題を解決するもので、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相ＰＷＭ波形発生装置を提供するこ
とを目的とする。
のため、キャリア周波数を高くしようとすると、マイコ
ンへの負担が増々大きくなるという問題を有していた。
この発明は、上記従来の問題を解決するもので、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相ＰＷＭ波形発生装置を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】請求項１記載の三相ＰＷ
Ｍ波形発生装置は、一定の周波数でカウント動作を行い
そのカウント値を出力するとともにカウント動作がアッ
プ方向であるかダウン方向であるかを示すカウント方向
信号を出力するアップダウンカウンタと、マイコンから
入力されるＵ相のＰＷＭ信号生成用データ，Ｖ相のＰＷ
Ｍ信号生成用データ，Ｗ相のＰＷＭ信号生成用データを
それぞれ保持するＵ相用，Ｖ相用，Ｗ相用のレジスタ
と、アップダウンカウンタのカウント値とＵ相用，Ｖ相
用，Ｗ相用のレジスタのそれぞれのＰＷＭ信号生成用デ
ータとを比較して一致したときに一致検出信号を出力す
るＵ相用，Ｖ相用，Ｗ相用の比較器と、Ｕ相用，Ｖ相
用，Ｗ相用の比較器が出力するそれぞれの一致検出信号
を遅延させたそれぞれの遅延信号を出力するＵ相用，Ｖ
相用，Ｗ相用の遅延回路と、カウント方向信号とＵ相用
の比較器の一致検出信号とＵ相用の遅延回路の遅延信号
とを入力し、Ｕ相と／Ｕ相のＰＷＭ信号を生成するＵ相
用の波形生成部と、カウント方向信号とＶ相用の比較器
の一致検出信号とＶ相用の遅延回路の遅延信号とを入力
し、Ｖ相と／Ｖ相のＰＷＭ信号を生成するＶ相用の波形
生成部と、カウント方向信号とＷ相用の比較器の一致検
出信号とＷ相用の遅延回路の遅延信号とを入力し、Ｗ相
と／Ｗ相のＰＷＭ信号を生成するＷ相用の波形生成部と
を備えた三相ＰＷＭ波形発生装置であって、Ｕ相用の波
形生成部で生成するＵ相および／Ｕ相のＰＷＭ信号の極
性をある任意のキャリア周期中において切替えるための
制御信号を、ある任意のキャリア周期の１つ前のキャリ
ア周期中にＵ相用の波形生成部へ出力するＵ相用の出力
極性制御回路と、Ｖ相用の波形生成部で生成するＶ相お
よび／Ｖ相のＰＷＭ信号の極性をある任意のキャリア周
期中において切替えるための制御信号を、ある任意のキ
ャリア周期の１つ前のキャリア周期中にＶ相用の波形生
成部へ出力するＶ相用の出力極性制御回路と、Ｗ相用の
波形生成部で生成するＷ相および／Ｗ相のＰＷＭ信号の
極性をある任意のキャリア周期中において切替えるため
の制御信号を、ある任意のキャリア周期の１つ前のキャ
リア周期中にＷ相用の波形生成部へ出力するＷ相用の出
力極性制御回路とを設けたことを特徴とする。
Ｍ波形発生装置は、一定の周波数でカウント動作を行い
そのカウント値を出力するとともにカウント動作がアッ
プ方向であるかダウン方向であるかを示すカウント方向
信号を出力するアップダウンカウンタと、マイコンから
入力されるＵ相のＰＷＭ信号生成用データ，Ｖ相のＰＷ
Ｍ信号生成用データ，Ｗ相のＰＷＭ信号生成用データを
それぞれ保持するＵ相用，Ｖ相用，Ｗ相用のレジスタ
と、アップダウンカウンタのカウント値とＵ相用，Ｖ相
用，Ｗ相用のレジスタのそれぞれのＰＷＭ信号生成用デ
ータとを比較して一致したときに一致検出信号を出力す
るＵ相用，Ｖ相用，Ｗ相用の比較器と、Ｕ相用，Ｖ相
用，Ｗ相用の比較器が出力するそれぞれの一致検出信号
を遅延させたそれぞれの遅延信号を出力するＵ相用，Ｖ
相用，Ｗ相用の遅延回路と、カウント方向信号とＵ相用
の比較器の一致検出信号とＵ相用の遅延回路の遅延信号
とを入力し、Ｕ相と／Ｕ相のＰＷＭ信号を生成するＵ相
用の波形生成部と、カウント方向信号とＶ相用の比較器
の一致検出信号とＶ相用の遅延回路の遅延信号とを入力
し、Ｖ相と／Ｖ相のＰＷＭ信号を生成するＶ相用の波形
生成部と、カウント方向信号とＷ相用の比較器の一致検
出信号とＷ相用の遅延回路の遅延信号とを入力し、Ｗ相
と／Ｗ相のＰＷＭ信号を生成するＷ相用の波形生成部と
を備えた三相ＰＷＭ波形発生装置であって、Ｕ相用の波
形生成部で生成するＵ相および／Ｕ相のＰＷＭ信号の極
性をある任意のキャリア周期中において切替えるための
制御信号を、ある任意のキャリア周期の１つ前のキャリ
ア周期中にＵ相用の波形生成部へ出力するＵ相用の出力
極性制御回路と、Ｖ相用の波形生成部で生成するＶ相お
よび／Ｖ相のＰＷＭ信号の極性をある任意のキャリア周
期中において切替えるための制御信号を、ある任意のキ
ャリア周期の１つ前のキャリア周期中にＶ相用の波形生
成部へ出力するＶ相用の出力極性制御回路と、Ｗ相用の
波形生成部で生成するＷ相および／Ｗ相のＰＷＭ信号の
極性をある任意のキャリア周期中において切替えるため
の制御信号を、ある任意のキャリア周期の１つ前のキャ
リア周期中にＷ相用の波形生成部へ出力するＷ相用の出
力極性制御回路とを設けたことを特徴とする。
【０００８】このように、Ｕ相用，Ｖ相用，Ｗ相用の出
力回路制御回路を設けたことにより、ある任意のキャリ
ア周期におけるＰＷＭ信号の極性を１つ前のキャリア周
期中において設定でき、マイコンによるレジスタへのＰ
ＷＭ信号生成用データの書き込み頻度を低減し、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相ＰＷＭ波形を生成することができ
る。
力回路制御回路を設けたことにより、ある任意のキャリ
ア周期におけるＰＷＭ信号の極性を１つ前のキャリア周
期中において設定でき、マイコンによるレジスタへのＰ
ＷＭ信号生成用データの書き込み頻度を低減し、マイコ
ンの処理能力に対する負担を低減し、幅広いインバータ
用途に対応できる三相ＰＷＭ波形を生成することができ
る。
【０００９】請求項２記載の三相ＰＷＭ波形発生装置
は、請求項１記載の三相ＰＷＭ波形発生装置において、
Ｕ相用，Ｖ相用，Ｗ相用の出力極性制御回路は、それぞ
れ各相のＰＷＭ信号の極性の切替え時に、各相用の遅延
回路に、各相のＰＷＭ信号のパルス幅を補正するための
短絡防止用のデッドタイムのカウント動作を開始させる
ことを特徴とする。
は、請求項１記載の三相ＰＷＭ波形発生装置において、
Ｕ相用，Ｖ相用，Ｗ相用の出力極性制御回路は、それぞ
れ各相のＰＷＭ信号の極性の切替え時に、各相用の遅延
回路に、各相のＰＷＭ信号のパルス幅を補正するための
短絡防止用のデッドタイムのカウント動作を開始させる
ことを特徴とする。
【００１０】これにより、ある任意のキャリア周期と一
つ前のキャリア周期との間でＰＷＭ信号の極性が切り替
わる場合に、短絡防止用のデッドタイムを容易に付加す
ることができ、安定したＰＷＭ信号の波形を実現するこ
とができる。
つ前のキャリア周期との間でＰＷＭ信号の極性が切り替
わる場合に、短絡防止用のデッドタイムを容易に付加す
ることができ、安定したＰＷＭ信号の波形を実現するこ
とができる。
【００１１】
【発明の実施の形態】以下、この発明の実施の形態につ
いて、図面を参照しながら説明する。図１はこの発明の
実施の形態の三相ＰＷＭ波形発生装置におけるＵ相と／
Ｕ相のＰＷＭ信号生成部分の構成を示すブロック図であ
る。図１において、１はアップダウンカウンタ、２はマ
イコン（図示せず）により書き込まれるＵ相のＰＷＭ信
号生成用データを保持する比較用レジスタ、３は比較
器、４はカウントクロック、５は短絡防止用の遅延回
路、６はＵ相ＰＷＭ信号１１，／Ｕ相ＰＷＭ信号１２を
生成する波形生成部、７は出力停止信号、８は比較器３
の一致検出信号、９はアップダウンのカウント方向信
号、１０は遅延回路５の遅延信号、１３は出力極性制御
回路、１４，１５は出力極性制御回路１３の制御信号で
ある。なお、Ｕ相，／Ｕ相のＰＷＭ信号１１，１２は、
それぞれインバータのＵ相，／Ｕ相のパワー素子に対応
する。また、マイコン（図示せず）により比較用レジス
タ２に書き込まれるＰＷＭ信号生成用データは、生成し
たいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号の
Ｈ（ハイレベル）期間，Ｌ（ローレベル）期間を設定す
るためのデータである。また、出力停止信号７は、シス
テム異常時にＩＧＢＴ等のパワー素子を保護するための
制御信号である。また、Ｖ相と／Ｖ相のＰＷＭ信号生成
部分の構成およびＷ相と／Ｗ相のＰＷＭ信号生成部分の
構成についても同様であり、説明を省略するが、アップ
ダウンカウンタ１については三相共用である。
いて、図面を参照しながら説明する。図１はこの発明の
実施の形態の三相ＰＷＭ波形発生装置におけるＵ相と／
Ｕ相のＰＷＭ信号生成部分の構成を示すブロック図であ
る。図１において、１はアップダウンカウンタ、２はマ
イコン（図示せず）により書き込まれるＵ相のＰＷＭ信
号生成用データを保持する比較用レジスタ、３は比較
器、４はカウントクロック、５は短絡防止用の遅延回
路、６はＵ相ＰＷＭ信号１１，／Ｕ相ＰＷＭ信号１２を
生成する波形生成部、７は出力停止信号、８は比較器３
の一致検出信号、９はアップダウンのカウント方向信
号、１０は遅延回路５の遅延信号、１３は出力極性制御
回路、１４，１５は出力極性制御回路１３の制御信号で
ある。なお、Ｕ相，／Ｕ相のＰＷＭ信号１１，１２は、
それぞれインバータのＵ相，／Ｕ相のパワー素子に対応
する。また、マイコン（図示せず）により比較用レジス
タ２に書き込まれるＰＷＭ信号生成用データは、生成し
たいＰＷＭ波形の組合せによって決まり、ＰＷＭ信号の
Ｈ（ハイレベル）期間，Ｌ（ローレベル）期間を設定す
るためのデータである。また、出力停止信号７は、シス
テム異常時にＩＧＢＴ等のパワー素子を保護するための
制御信号である。また、Ｖ相と／Ｖ相のＰＷＭ信号生成
部分の構成およびＷ相と／Ｗ相のＰＷＭ信号生成部分の
構成についても同様であり、説明を省略するが、アップ
ダウンカウンタ１については三相共用である。
【００１２】この実施の形態は、Ｕ相，／Ｕ相，Ｖ相，
／Ｖ相，Ｗ相，／Ｗ相の三相６出力ＰＷＭ信号を生成す
る三相ＰＷＭ波形発生装置であって、Ｕ相用，Ｖ相用，
Ｗ相用の波形生成部で生成する各相のＰＷＭ信号の極性
をある任意のキャリア周期中において切替えるための制
御信号を、ある任意のキャリア周期の１つ前のキャリア
周期中に各相用の波形生成部へ出力するＵ相用，Ｖ相
用，Ｗ相用の出力極性制御回路を設けたことを特徴と
し、さらに、各相用の出力極性制御回路は、それぞれ各
相のＰＷＭ信号の極性の切替え時に、各相用の遅延回路
に、各相のＰＷＭ信号のパルス幅を補正するための短絡
防止用のデッドタイムのカウント動作を開始させること
を特徴とする。
／Ｖ相，Ｗ相，／Ｗ相の三相６出力ＰＷＭ信号を生成す
る三相ＰＷＭ波形発生装置であって、Ｕ相用，Ｖ相用，
Ｗ相用の波形生成部で生成する各相のＰＷＭ信号の極性
をある任意のキャリア周期中において切替えるための制
御信号を、ある任意のキャリア周期の１つ前のキャリア
周期中に各相用の波形生成部へ出力するＵ相用，Ｖ相
用，Ｗ相用の出力極性制御回路を設けたことを特徴と
し、さらに、各相用の出力極性制御回路は、それぞれ各
相のＰＷＭ信号の極性の切替え時に、各相用の遅延回路
に、各相のＰＷＭ信号のパルス幅を補正するための短絡
防止用のデッドタイムのカウント動作を開始させること
を特徴とする。
【００１３】このように構成される三相ＰＷＭ波形発生
装置の動作について説明する。まず、アップダウンカウ
ンタ１をカウントクロック４でカウント動作させる。そ
して、マイコンにより書き換え可能な比較用レジスタ２
で保持されているＵ相のＰＷＭ信号生成用データとアッ
プダウンカウンタ１の内容とが一致した場合、比較器３
から一致検出信号８が出力され、短絡防止用のデッドタ
イムを生成する遅延回路５と波形生成部６とに入力され
る。
装置の動作について説明する。まず、アップダウンカウ
ンタ１をカウントクロック４でカウント動作させる。そ
して、マイコンにより書き換え可能な比較用レジスタ２
で保持されているＵ相のＰＷＭ信号生成用データとアッ
プダウンカウンタ１の内容とが一致した場合、比較器３
から一致検出信号８が出力され、短絡防止用のデッドタ
イムを生成する遅延回路５と波形生成部６とに入力され
る。
【００１４】波形生成部６には、アップダウンカウンタ
１からアップダウンのカウント方向信号９と、比較器３
からの一致検出信号８と、遅延回路５からの遅延信号１
０と、出力極性制御回路１３からの制御信号１４とが入
力される。出力極性制御回路１３は、ある任意のキャリ
ア周期中に、次のキャリア周期中における極性を反転制
御する場合に作動して制御信号１４を波形生成部６へ出
力し、波形生成部６でＵ相と／Ｕ相のＰＷＭ信号１１，
１２を生成し出力する。ここで、三角波変調方式の場合
の波形生成部６の入出力信号を図２に示しておく。この
図２では、カウント方向信号９は、アップダウンカウン
タ１がアップ方向のときＬ（ローレベル）とし、ダウン
方向のときＨ（ハイレベル）としている。
１からアップダウンのカウント方向信号９と、比較器３
からの一致検出信号８と、遅延回路５からの遅延信号１
０と、出力極性制御回路１３からの制御信号１４とが入
力される。出力極性制御回路１３は、ある任意のキャリ
ア周期中に、次のキャリア周期中における極性を反転制
御する場合に作動して制御信号１４を波形生成部６へ出
力し、波形生成部６でＵ相と／Ｕ相のＰＷＭ信号１１，
１２を生成し出力する。ここで、三角波変調方式の場合
の波形生成部６の入出力信号を図２に示しておく。この
図２では、カウント方向信号９は、アップダウンカウン
タ１がアップ方向のときＬ（ローレベル）とし、ダウン
方向のときＨ（ハイレベル）としている。
【００１５】また、図３は、この発明の実施の形態にお
いて、インバータ位相がπ／３で電圧ベクトルの組み合
わせが変化する鋸波変調方式の三相ＰＷＭ波形の一例で
あり、ＴＡ，ＴＢ，ＴＣはキャリア周期である。また、
この場合のＵ相と／Ｕ相のＰＷＭ信号１１，１２を生成
する波形生成部６の入出力信号を図４に示す。鋸波変調
方式の場合、カウント方向信号９はＬ（ローレベル）ま
たはＨ（ハイレベル）で一定であり、図４では、Ｈ（ハ
イレベル）で一定としている。
いて、インバータ位相がπ／３で電圧ベクトルの組み合
わせが変化する鋸波変調方式の三相ＰＷＭ波形の一例で
あり、ＴＡ，ＴＢ，ＴＣはキャリア周期である。また、
この場合のＵ相と／Ｕ相のＰＷＭ信号１１，１２を生成
する波形生成部６の入出力信号を図４に示す。鋸波変調
方式の場合、カウント方向信号９はＬ（ローレベル）ま
たはＨ（ハイレベル）で一定であり、図４では、Ｈ（ハ
イレベル）で一定としている。
【００１６】図３および図４を参照しながら図１の出力
極性制御回路１３の動作をより詳しく説明する。図３，
図４において、ＴＡのキャリア周期中では、ＴＡのキャ
リア周期の初めでマイコンにより比較用レジスタ２にＵ
相のＰＷＭ信号生成用データを書き込めば、インバータ
位相がπ／３の間は、比較器３によるアップダウンカウ
ンタ１の内容と比較用レジスタ２の内容との一致検出に
よりＵ相と／Ｕ相のＰＷＭ信号１１，１２の波形が繰り
返し出力される。なお、ＴＡのキャリア周期中におい
て、ＰＷＭ信号１１，１２の波形はＬ（ローレベル）と
Ｈ（ハイレベル）の変化をしているが、極性は変わって
いない。また、ＰＷＭ波形はＴＡのキャリア周期中に１
サイクルのみ図示されているが、実際にはＴＡのキャリ
ア周期中に同じような波形が何サイクルも出力される。
極性制御回路１３の動作をより詳しく説明する。図３，
図４において、ＴＡのキャリア周期中では、ＴＡのキャ
リア周期の初めでマイコンにより比較用レジスタ２にＵ
相のＰＷＭ信号生成用データを書き込めば、インバータ
位相がπ／３の間は、比較器３によるアップダウンカウ
ンタ１の内容と比較用レジスタ２の内容との一致検出に
よりＵ相と／Ｕ相のＰＷＭ信号１１，１２の波形が繰り
返し出力される。なお、ＴＡのキャリア周期中におい
て、ＰＷＭ信号１１，１２の波形はＬ（ローレベル）と
Ｈ（ハイレベル）の変化をしているが、極性は変わって
いない。また、ＰＷＭ波形はＴＡのキャリア周期中に１
サイクルのみ図示されているが、実際にはＴＡのキャリ
ア周期中に同じような波形が何サイクルも出力される。
【００１７】次に、ＴＢのキャリア周期における極性を
反転させ、ＴＢのキャリア周期のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を得たい場合は、ＴＡのキャリア
周期中に、出力極性制御回路１３から波形生成部６へ出
力される制御信号１４となる極性ビットのデータと、比
較用レジスタ２に保持されるＵ相のＰＷＭ信号生成用デ
ータとを、マイコンにより一度書き換えれば、つぎのＴ
Ｂのキャリア周期において所望のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を極めて容易に生成することがで
きる。また、次のＴＣのキャリア周期における極性を切
り替える場合においても、ＴＢのキャリア周期の場合と
同様の手順で極めて容易に所望のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を実現することができる。
反転させ、ＴＢのキャリア周期のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を得たい場合は、ＴＡのキャリア
周期中に、出力極性制御回路１３から波形生成部６へ出
力される制御信号１４となる極性ビットのデータと、比
較用レジスタ２に保持されるＵ相のＰＷＭ信号生成用デ
ータとを、マイコンにより一度書き換えれば、つぎのＴ
Ｂのキャリア周期において所望のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を極めて容易に生成することがで
きる。また、次のＴＣのキャリア周期における極性を切
り替える場合においても、ＴＢのキャリア周期の場合と
同様の手順で極めて容易に所望のＵ相と／Ｕ相のＰＷＭ
信号１１，１２の波形を実現することができる。
【００１８】このように、出力回路制御回路１３の制御
信号１４により、ある任意のキャリア周期におけるＰＷ
Ｍ信号の極性を１つ前のキャリア周期中において設定で
き、マイコンによる比較用レジスタ２へのＰＷＭ信号生
成用データの書き込み頻度を低減し、マイコンの処理能
力に対する負担を低減し、幅広いインバータ用途に対応
できる三相ＰＷＭ波形を生成することができる。
信号１４により、ある任意のキャリア周期におけるＰＷ
Ｍ信号の極性を１つ前のキャリア周期中において設定で
き、マイコンによる比較用レジスタ２へのＰＷＭ信号生
成用データの書き込み頻度を低減し、マイコンの処理能
力に対する負担を低減し、幅広いインバータ用途に対応
できる三相ＰＷＭ波形を生成することができる。
【００１９】また、出力極性制御回路１３から遅延回路
５へ出力される制御信号１５は、ＰＷＭ信号１１，１２
の極性の切り替え時に、遅延回路５にＰＷＭ信号１１，
１２のパルス幅を補正するための短絡防止用のデッドタ
イムのカウント動作を開始させる信号である。図４にお
いて、ＴＡのキャリア周期とＴＢのキャリア周期との間
で極性を反転させた場合でも、極性の切り替え時に、制
御信号１５により遅延回路５は短絡防止用のデッドタイ
ムのカウント動作を開始する。そのため、比較用レジス
タ２に誤ってどのような値を書き込んだとしても、Ｕ相
と／Ｕ相のＰＷＭ信号１１，１２に対応するインバータ
のスイッチング素子の短絡は起こりえず、安全であり、
安定したＵ相と／Ｕ相のＰＷＭ信号１１，１２の波形を
実現することができる。なお、従来例におけるデッドタ
イムは、出力極性が一定でＰＷＭ波形がＬ（ローレベ
ル）からＨ（ハイレベル）、Ｈ（ハイレベル）からＬ
（ローレベル）に変化したときに短絡防止用として設け
ていたが、出力極性が変化した場合にカウント動作する
デッドタイムは設けていなかった。制御信号１５に示す
出力極性切替え時のデッドタイムを設けることにより、
様々なインバータ制御アルゴリズムに極めて容易に対応
することができる。
５へ出力される制御信号１５は、ＰＷＭ信号１１，１２
の極性の切り替え時に、遅延回路５にＰＷＭ信号１１，
１２のパルス幅を補正するための短絡防止用のデッドタ
イムのカウント動作を開始させる信号である。図４にお
いて、ＴＡのキャリア周期とＴＢのキャリア周期との間
で極性を反転させた場合でも、極性の切り替え時に、制
御信号１５により遅延回路５は短絡防止用のデッドタイ
ムのカウント動作を開始する。そのため、比較用レジス
タ２に誤ってどのような値を書き込んだとしても、Ｕ相
と／Ｕ相のＰＷＭ信号１１，１２に対応するインバータ
のスイッチング素子の短絡は起こりえず、安全であり、
安定したＵ相と／Ｕ相のＰＷＭ信号１１，１２の波形を
実現することができる。なお、従来例におけるデッドタ
イムは、出力極性が一定でＰＷＭ波形がＬ（ローレベ
ル）からＨ（ハイレベル）、Ｈ（ハイレベル）からＬ
（ローレベル）に変化したときに短絡防止用として設け
ていたが、出力極性が変化した場合にカウント動作する
デッドタイムは設けていなかった。制御信号１５に示す
出力極性切替え時のデッドタイムを設けることにより、
様々なインバータ制御アルゴリズムに極めて容易に対応
することができる。
【００２０】なお、上記実施の形態では、Ｕ相波形につ
いて説明したが、Ｖ相およびＷ相波形についてもＵ相波
形と同様に実現できることは言うまでもない。また、三
角波変調方式についても同様に実現できることは言うま
でもない。
いて説明したが、Ｖ相およびＷ相波形についてもＵ相波
形と同様に実現できることは言うまでもない。また、三
角波変調方式についても同様に実現できることは言うま
でもない。
【００２１】
【発明の効果】以上のようにこの発明の三相ＰＷＭ波形
発生装置は、Ｕ相用，Ｖ相用，Ｗ相用の出力回路制御回
路を設けたことにより、ある任意のキャリア周期におけ
るＰＷＭ信号の極性を１つ前のキャリア周期中において
設定でき、マイコンによるレジスタへのＰＷＭ信号生成
用データの書き込み頻度を低減し、マイコンの処理能力
に対する負担を低減し、幅広いインバータ用途に対応で
きる三相ＰＷＭ波形を生成することができる。
発生装置は、Ｕ相用，Ｖ相用，Ｗ相用の出力回路制御回
路を設けたことにより、ある任意のキャリア周期におけ
るＰＷＭ信号の極性を１つ前のキャリア周期中において
設定でき、マイコンによるレジスタへのＰＷＭ信号生成
用データの書き込み頻度を低減し、マイコンの処理能力
に対する負担を低減し、幅広いインバータ用途に対応で
きる三相ＰＷＭ波形を生成することができる。
【００２２】さらに、Ｕ相用，Ｖ相用，Ｗ相用の出力極
性制御回路が、それぞれ各相のＰＷＭ信号の極性の切替
え時に、各相用の遅延回路に、各相のＰＷＭ信号のパル
ス幅を補正するための短絡防止用のデッドタイムのカウ
ント動作を開始させることにより、ある任意のキャリア
周期と一つ前のキャリア周期との間でＰＷＭ信号の極性
が切り替わる場合に、短絡防止用のデッドタイムを容易
に付加することができ、安定したＰＷＭ信号の波形を実
現することができる。
性制御回路が、それぞれ各相のＰＷＭ信号の極性の切替
え時に、各相用の遅延回路に、各相のＰＷＭ信号のパル
ス幅を補正するための短絡防止用のデッドタイムのカウ
ント動作を開始させることにより、ある任意のキャリア
周期と一つ前のキャリア周期との間でＰＷＭ信号の極性
が切り替わる場合に、短絡防止用のデッドタイムを容易
に付加することができ、安定したＰＷＭ信号の波形を実
現することができる。
【図１】この発明の実施の形態の三相ＰＷＭ波形発生装
置におけるＵ相と／Ｕ相のＰＷＭ信号生成部分の構成を
示すブロック図である。
置におけるＵ相と／Ｕ相のＰＷＭ信号生成部分の構成を
示すブロック図である。
【図２】この発明の実施の形態における三角波変調方式
の場合のＵ相の波形生成部の入出力信号を示す図であ
る。
の場合のＵ相の波形生成部の入出力信号を示す図であ
る。
【図３】この発明の実施の形態における鋸波変調方式の
三相ＰＷＭ波形の図である。
三相ＰＷＭ波形の図である。
【図４】この発明の実施の形態における鋸波変調方式の
場合のＵ相の波形生成部の入出力信号を示す図である。
場合のＵ相の波形生成部の入出力信号を示す図である。
【図５】従来の三相ＰＷＭ波形発生装置におけるＵ相と
／Ｕ相のＰＷＭ信号生成部分の構成を示すブロック図で
ある。
／Ｕ相のＰＷＭ信号生成部分の構成を示すブロック図で
ある。
【図６】従来例における三角波変調方式の場合のＵ相の
波形生成部の入出力信号を示す図である。
波形生成部の入出力信号を示す図である。
【図７】従来例における鋸波変調方式の三相ＰＷＭ波形
の図である。
の図である。
【図８】従来例における鋸波変調方式の場合のＵ相の波
形生成部の入出力信号を示す図である。
形生成部の入出力信号を示す図である。
１ アップダウンカウンタ ２ 比較用レジスタ ３ 比較器 ４ カウントクロック ５ 遅延回路 ６ 波形生成部 ７ 出力停止信号 ８ 一致検出信号 ９ カウント方向信号 １０ 遅延信号 １１ Ｕ相ＰＷＭ信号 １２ ／Ｕ相ＰＷＭ信号 １３ 出力極性制御回路 １４ 制御信号 １５ 制御信号 １９ Ｖ相ＰＷＭ信号 ２０ Ｗ相ＰＷＭ信号 ２１ ／Ｖ相ＰＷＭ信号 ２２ ／Ｗ相ＰＷＭ信号
Claims (2)
- 【請求項１】 一定の周波数でカウント動作を行いその
カウント値を出力するとともに前記カウント動作がアッ
プ方向であるかダウン方向であるかを示すカウント方向
信号を出力するアップダウンカウンタと、 マイコンから入力されるＵ相のＰＷＭ信号生成用デー
タ，Ｖ相のＰＷＭ信号生成用データ，Ｗ相のＰＷＭ信号
生成用データをそれぞれ保持するＵ相用，Ｖ相用，Ｗ相
用のレジスタと、 前記アップダウンカウンタのカウント値と前記Ｕ相用，
Ｖ相用，Ｗ相用のレジスタのそれぞれのＰＷＭ信号生成
用データとを比較して一致したときに一致検出信号を出
力するＵ相用，Ｖ相用，Ｗ相用の比較器と、 前記Ｕ相用，Ｖ相用，Ｗ相用の比較器が出力するそれぞ
れの一致検出信号を遅延させたそれぞれの遅延信号を出
力するＵ相用，Ｖ相用，Ｗ相用の遅延回路と、 前記カウント方向信号と前記Ｕ相用の比較器の一致検出
信号と前記Ｕ相用の遅延回路の遅延信号とを入力し、Ｕ
相と／Ｕ相のＰＷＭ信号を生成するＵ相用の波形生成部
と、 前記カウント方向信号と前記Ｖ相用の比較器の一致検出
信号と前記Ｖ相用の遅延回路の遅延信号とを入力し、Ｖ
相と／Ｖ相のＰＷＭ信号を生成するＶ相用の波形生成部
と、 前記カウント方向信号と前記Ｗ相用の比較器の一致検出
信号と前記Ｗ相用の遅延回路の遅延信号とを入力し、Ｗ
相と／Ｗ相のＰＷＭ信号を生成するＷ相用の波形生成部
とを備えた三相ＰＷＭ波形発生装置であって、 前記Ｕ相用の波形生成部で生成するＵ相および／Ｕ相の
ＰＷＭ信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の１つ前のキャリア周期中に前記Ｕ相用の波形生成部
へ出力するＵ相用の出力極性制御回路と、 前記Ｖ相用の波形生成部で生成するＶ相および／Ｖ相の
ＰＷＭ信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の１つ前のキャリア周期中に前記Ｖ相用の波形生成部
へ出力するＶ相用の出力極性制御回路と、 前記Ｗ相用の波形生成部で生成するＷ相および／Ｗ相の
ＰＷＭ信号の極性をある任意のキャリア周期中において
切替えるための制御信号を、前記ある任意のキャリア周
期の１つ前のキャリア周期中に前記Ｗ相用の波形生成部
へ出力するＷ相用の出力極性制御回路とを設けたことを
特徴とする三相ＰＷＭ波形発生装置。 - 【請求項２】 Ｕ相用，Ｖ相用，Ｗ相用の出力極性制御
回路は、それぞれ各相のＰＷＭ信号の極性の切替え時
に、各相用の遅延回路に、前記各相のＰＷＭ信号のパル
ス幅を補正するための短絡防止用のデッドタイムのカウ
ント動作を開始させることを特徴とする請求項１記載の
三相ＰＷＭ波形発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26577596A JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相ｐｗｍ波形発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26577596A JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相ｐｗｍ波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112982A true JPH10112982A (ja) | 1998-04-28 |
| JP3404230B2 JP3404230B2 (ja) | 2003-05-06 |
Family
ID=17421872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26577596A Expired - Lifetime JP3404230B2 (ja) | 1996-10-07 | 1996-10-07 | 三相ｐｗｍ波形発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3404230B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448827B1 (en) | 1999-11-26 | 2002-09-10 | Nec Corporation | Three-phase pulse width modulation waveform generator |
| US7250740B2 (en) | 2003-10-09 | 2007-07-31 | Nec Electronics Corporation | Method and apparatus for generating pulse-width modulated waveform |
| US7288916B2 (en) | 2002-12-25 | 2007-10-30 | Nec Electronics Corporation | Pulse width modulation signal generating apparatus having two dead times for on-timings |
| US7313005B2 (en) | 2004-06-24 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | PWM circuit control method |
-
1996
- 1996-10-07 JP JP26577596A patent/JP3404230B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6448827B1 (en) | 1999-11-26 | 2002-09-10 | Nec Corporation | Three-phase pulse width modulation waveform generator |
| US7288916B2 (en) | 2002-12-25 | 2007-10-30 | Nec Electronics Corporation | Pulse width modulation signal generating apparatus having two dead times for on-timings |
| US7250740B2 (en) | 2003-10-09 | 2007-07-31 | Nec Electronics Corporation | Method and apparatus for generating pulse-width modulated waveform |
| US7313005B2 (en) | 2004-06-24 | 2007-12-25 | Matsushita Electric Industrial Co., Ltd. | PWM circuit control method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3404230B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10155278A (ja) | インバータ制御方法および装置 | |
| JP3998624B2 (ja) | パルス幅変調波形生成方法及び装置 | |
| JP3677497B2 (ja) | パルス幅変調波形発生装置及び３相パルス幅変調波形発生装置 | |
| EP0788222B1 (en) | Current-controlled pwm inverter for motor control | |
| JP3156269B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JP2002084760A (ja) | Ｐｗｍインバータの出力電流検出装置 | |
| JP3808583B2 (ja) | インバータ装置 | |
| JP3350010B2 (ja) | ３相パルス幅変調波形発生装置 | |
| JP3404230B2 (ja) | 三相ｐｗｍ波形発生装置 | |
| JP4135132B2 (ja) | Ｐｗｍ制御装置 | |
| JP3244845B2 (ja) | Ｐｗｍインバータの制御方法およびそれを使用する制御装置 | |
| JPS62189993A (ja) | モ−タ | |
| JP4257484B2 (ja) | Ｐｗｍ発生装置 | |
| JPH11122938A (ja) | Ｐｗｍパルス生成回路とそれを用いた制御システム | |
| JP3777242B2 (ja) | モータ制御装置 | |
| JPH1175375A (ja) | 三相パルス幅変調波形生成装置 | |
| JP2003164192A (ja) | 三相ブラシレスモータ制御装置 | |
| JPH0389868A (ja) | インバータのデッドタイム補償回路 | |
| JP2738110B2 (ja) | ブラシレスモータの運転装置 | |
| JPH07177753A (ja) | 電力変換装置の制御方法および装置 | |
| JPH0284072A (ja) | Ｐｗｍ制御方法 | |
| JPH02307070A (ja) | Ｐｗｍインバータの電流検出方法 | |
| JP3131975B2 (ja) | ディジタル三相ｐｗｍ波形発生装置 | |
| JPH11275873A (ja) | 共振形インバータ装置 | |
| JPH0819264A (ja) | Ｐｗｍパルス発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080229 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 10 |