DE10146013A1 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE10146013A1
DE10146013A1 DE10146013A DE10146013A DE10146013A1 DE 10146013 A1 DE10146013 A1 DE 10146013A1 DE 10146013 A DE10146013 A DE 10146013A DE 10146013 A DE10146013 A DE 10146013A DE 10146013 A1 DE10146013 A1 DE 10146013A1
Authority
DE
Germany
Prior art keywords
film
semiconductor substrate
substance
source
multilayer film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10146013A
Other languages
English (en)
Other versions
DE10146013B4 (de
Inventor
Yasuo Gamo
Koji Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of DE10146013A1 publication Critical patent/DE10146013A1/de
Application granted granted Critical
Publication of DE10146013B4 publication Critical patent/DE10146013B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Um eine ausreichende elektrische Isolierung zwischen Bit- und Wortleitungen zu gewährleisten und eine ausgezeichnete Ladungshaltecharakteristik durch das Unterdrücken der unerwünschten Vogelkopfbildung zu realisieren, enthält ein Flash-Speicher des vergrabenen Bitleitungstyps Bitleitungen, die durch Ionenimplantation von Verunreinigungen in ein Halbleitersubstrat gebildet sind, welche Bitleitungen auch als Source und Drains dienen, und Wortleitungen, die die Bitleitungen kreuzen und auch als Gateelektroden dienen. Nach der Verunreinigungsionenimplantation zum Bilden der Bitleitungen und dem Annealen zum Aktivieren der Verunreinigungen wird ein ONO-Film mit einer dreischichtigen Struktur aus Siliziumoxidfilm/Siliziumnitridfilm/Siliziumoxidfilm gebildet.

Description

QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
Diese Anmeldung basiert auf der japanischen Patent­ anmeldung Nr. 2001-076585, eingereicht am 16. März 2001, deren Inhalt hierin durch Bezugnahme inkorporiert ist, und beansprucht deren Priorität.
HINTERGRUND DER ERFINDUNG Gebiet der Erfindung
Die vorliegende Erfindung betrifft Halbleitervorrich­ tungen, die zwischen Halbleitersubstraten und Gateelektroden mit mehrschichtigen Filmen versehen sind, die jeweils einen Isolierfilm enthalten, der eine Ladungseinfangfunktion hat und zwischen oberen und unteren Isolierfilmen sandwichartig angeordnet ist, und Verfahren zum Herstellen derselben.
Beschreibung der verwandten Technik
Herkömmlicherweise ist als nichtflüchtiger Speicher, der seine gespeicherten Daten auch nach Abschalten der Energie halten kann, ein Halbleiterspeicher ersonnen worden, der eine Verunreinigungsdiffusionszone enthält, die in einem Halbleitersubstrat gebildet ist, um als Bitleitungen (vergrabene Bitleitungen) zu dienen, und als Wortleitungen, die über dem Halbleitersubstrat gebildet sind, wobei ein kapazitiver Isolierfilm dazwischen angeordnet ist, um recht­ winklig zu den Bitleitungen zu verlaufen. Die Struktur kann einfacher als eine zweischichtige Elektrodenstruktur wie etwa ein EEPROM sein, und es wird erwartet, daß sie einer weiteren Größenreduzierung und Mikromusterung von Elementen gewachsen ist.
Bei diesem Typ von Halbleiterspeichern hat der kapazi­ tive Isolierfilm vorzugsweise eine mehrschichtige Struktur, die aus wenigstens drei Schichten gebildet ist, bei der ein Isolierfilm, der eine Ladungseinfangfunktion hat, wie etwa ein Siliziumnitridfilm, zwischen oberen und unteren Isolier­ filmen wie z. B. Siliziumoxidfilmen sandwichartig angeordnet ist. Als typisches Beispiel für den mehrschichtigen Film ist eine Siliziumoxidfilm/Siliziumnitridfilm/Siliziumoxidfilm- Struktur bekannt, d. h., ein sogenannter ONO-Film, bei dem ein Siliziumnitridfilm, der eine Ladungseinfangfunktion hat, zwischen oberen und unteren Siliziumoxidfilmen sandwichartig angeordnet ist.
Da bei diesem Typ von Halbleiterspeichern die Wortlei­ tungen die vergrabenen Bitleitungen kreuzen, die als Sources und Drains dienen, wobei der mehrschichtige Film dazwischen angeordnet ist, muß eine ausreichende elektrische Isolierung zwischen den Bitleitungen und den Wortleitungen gewährlei­ stet sein. Unter dem obigen Gesichtspunkt werden unten herkömmliche Verfahren zum Herstellen von Halbleiterspei­ chern beschrieben, die vergrabene Bitleitungsstrukturen haben.
Stand der Technik 1
Bei diesem Stand der Technik wird ein ONO-Film insge­ samt als elektrischer Isolierfilm zwischen Bit- und Wortlei­ tungen verwendet.
Genauer gesagt, ein Siliziumoxidfilm 111, ein Silizium­ nitridfilm 112 und ein Siliziumoxidfilm 113 sind, wie in Fig. 14A gezeigt, in dieser Reihenfolge in einer aktiven Zone z. B. auf einem p-Typ-Siliziumhalbleitersubstrat 101 sequentiell gestapelt, um einen ONO-Film 102 zu bilden. Nachdem ein Resistmuster 103 auf dem ONO-Film 102 gebildet ist, werden n-Typ-Verunreinigungen wie z. B. Arsen in eine Oberflächenschicht des Halbleitersubstrates 101 unter Ver­ wendung des Resistmusters 103 als Maske ionenimplantiert, unter solchen Bedingungen, daß die Ionen durch den ONO-Film 102 hindurchtreten können.
Das Resistmuster 103 wird dann durch einen Veraschungs­ prozeß oder dergleichen entfernt, und das Halbleitersubstrat 101 wird annealt, wodurch vergrabene Bitleitungen 104 gebil­ det werden, die auch als Sources und Drains dienen.
Ein Elektrodenmaterial wird, wie in Fig. 14B gezeigt, auf dem ONO-Film 102 abgeschieden und gemustert, um Wortlei­ tungen 105 zu bilden, die die vergrabenen Bitleitungen 104 kreuzen, wobei der ONO-Film 102 dazwischen angeordnet ist. Die Wortleitungen 105 dienen auch als Gateelektroden.
Danach werden Nachprozesse wie etwa die Bildung von einer Isolierzwischenschicht, von Kontaktlöchern und ver­ schiedenen elektrischen Zwischenverbindungsschichten ausge­ führt, wodurch der Halbleiterspeicher vollendet wird.
Stand der Technik 2
Bei diesem Stand der Technik wird nur der unterste Siliziumoxidfilm eines ONO-Films auf Bitleitungen dicker gebildet, um eine elektrische Isolierung zu gewährleisten. Genauer gesagt, ein ONO-Film 102 wird, wie in Fig. 15A gezeigt, in einer aktiven Zone z. B. auf einem p-Typ-Silizi­ umhalbleitersubstrat 101 gebildet. Nachdem ein Resistmuster 103 auf dem ONO-Film 102 gebildet ist, werden der obere Siliziumoxidfilm 113 und der Siliziumnitridfilm 112 des ONO- Films 102 unter Verwendung des Resistmusters 103 als Maske gemustert, wodurch nur der unterste Siliziumoxidfilm 111 zurückbleibt, so wie er ist.
Verunreinigungen des n-Typs wie etwa Arsen werden dann in eine Oberflächenschicht des Halbleitersubstrates 101 unter Verwendung des Resistmusters 103 als Maske ionen­ implantiert, unter solchen Bedingungen, daß die Ionen durch den untersten Siliziumoxidfilm 111 hindurchtreten können.
Das Resistmuster 103 wird dann entfernt, und das Halb­ leitersubstrat 101 wird in einer oxidativen Atmosphäre annealt, wodurch vergrabene Bitleitungen 104 gebildet wer­ den, die auch als Sources und Drains dienen. Zu dieser Zeit tritt an Abschnitten des Siliziumoxidfilms 111 über den Bitleitungen 104 durch den Annealprozeß auf Grund des Vor­ handenseins von Arsenionen in dem Halbleitersubstrat 101 eine beschleunigte Oxidation auf. Der Siliziumoxidfilm 111 hat dadurch an jenen Abschnitten eine Dicke von etwa 40 bis 60 nm.
Dann wird ein Elektrodenmaterial abgeschieden und gemu­ stert, wie in Fig. 15C gezeigt, um Wortleitungen 105 zu bilden, die die vergrabenen Bitleitungen 104 kreuzen, wobei der Siliziumoxidfilm 111 zwischen ihnen angeordnet ist. Die Wortleitungen dienen auch als Gateelektroden.
Danach werden Nachprozesse wie z. B. die Bildung von einer Isolierzwischenschicht, von Kontaktlöchern und von verschiedenen elektrischen Zwischenverbindungsschichten ausgeführt, wodurch ein Halbleiterspeicher vollendet wird.
Stand der Technik 3
Bei diesem Stand der Technik werden zur Gewährleistung der elektrischen Isolierung Bitleitungen gebildet, auf denen ein dicker Siliziumoxidfilm vorgesehen ist.
Genauer gesagt, ein dünner Opferoxidfilm 106 wird, wie in Fig. 16A gezeigt, in einer aktiven Zone z. B. auf einem p-Typ-Siliziumhalbleitersubstrat 101 gebildet. Nachdem ein Resistmuster 103 auf dem Opferoxidfilm 106 gebildet ist, werden n-Typ-Verunreinigungen wie etwa Arsen in eine Ober­ flächenschicht des Halbleitersubstrates 101 unter Verwendung des Resistmusters 103 als Maske ionenimplantiert, unter solchen Bedingungen, daß die Ionen durch den Opferoxidfilm 106 hindurchtreten können.
Das Resistmuster 103 wird dann entfernt, wie in Fig. 16B gezeigt, und das Halbleitersubstrat 101 wird in einer oxidativen Atmosphäre annealt, wodurch vergrabene Bitleitun­ gen 104 gebildet werden, die auch als Sources und Drains dienen. Zu dieser Zeit tritt an Abschnitten des Opferoxid­ films 106 über den Bitleitungen 104 durch den Annealprozeß auf Grund des Vorhandenseins von Arsenionen in dem Halblei­ tersubstrat 101 eine beschleunigte Oxidation auf. Der Opfer­ oxidfilm 106 hat dadurch an jenen Abschnitten eine Dicke von etwa 40 bis 60 nm.
Nachdem die Abschnitte des Opferoxidfilms 106 auf der Kanalzone entfernt sind, wie in Fig. 16C gezeigt, wird ein ONO-Film 102 auf der aktiven Zone gebildet. Zu dieser Zeit nimmt die Dicke des Opferoxidfilms 106 über den Bitleitungen 104 auf etwa 50 bis 90 nm auf Grund des Einflusses des Annealprozesses beim Bilden des ONO-Films 102 zu.
Ein Elektrodenmaterial wird dann abgeschieden und gemu­ stert, wie in Fig. 16D gezeigt, um Wortleitungen 105 zu bilden, die die vergrabenen Bitleitungen 104 kreuzen, wobei der Opferoxidfilm 106 zwischen ihnen angeordnet ist. Die Wortleitungen dienen auch als Gateelektroden.
Danach werden Nachprozesse wie etwa die Bildung von einer Isolierzwischenschicht, von Kontaktlöchern und von verschiedenen elektrischen Zwischenverbindungsschichten ausgeführt, wodurch ein Halbleiterspeicher vollendet wird.
Durch jedes der oben beschriebenen Herstellungsverfah­ ren kann ein Halbleiterspeicher hergestellt werden, der eine vergrabene Bitleitungsstruktur hat und eine elektrische Isolierung zwischen den Bit- und Wortleitungen enthalten kann. Bei den obigen Herstellungsverfahren sind jedoch die folgenden Probleme vorhanden.
Bei dem Herstellungsverfahren, das bei dem Stand der Technik 1 beschrieben wurde, muß die Durchschlagspannung des ONO-Films 102 hoch sein, da die elektrische Isolierung zwischen den Bitleitungen 104 und den Wortleitungen 105 nur durch den ONO-Film 102 gewährleistet wird. Da bei diesem Herstellungsverfahren jedoch Arsenionen durch den ONO-Film 102 ionenimplantiert werden, um die Bitleitungen 104 zu bilden, kann der ONO-Film 102 zwangsläufig beschädigt wer­ den. Da zusätzlich der oberste Siliziumoxidfilm 113 des ONO- Films 102 durch einen Nachprozeß teilweise oder vollkommen weggeätzt werden kann, ist es schwierig, eine ausreichende Durchschlagspannung des ONO-Films 102 zu gewährleisten.
Bei dem Herstellungsverfahren, das bei dem Stand der Technik 2 beschrieben wurde, ist beim Verdicken des Silizi­ umoxidfilms 111 über den Bitleitungen 104 durch Annealen nur der Siliziumoxidfilm 111 über den Bitleitungen 104 vorhan­ den. Aus diesem Grund können Vogelköpfe auf beiden Seiten von jeder Kanalzone auf Grund der Sauerstoffumgebung gebil­ det werden. Da zusätzlich die periphere Schaltungszone normalerweise gleichzeitig mit der Bildung der Speicherzel­ lenzone gebildet wird, kann der Siliziumoxidfilm 111 über den Bitleitungen 104 durch mehrmalige Annealprozesse beim Bilden der Gateisolierfilme von Transistoren in der periphe­ ren Schaltungszone dicker werden (etwa 100 bis 150 nm), und daher können größere Vogelköpfe gebildet werden.
Bei dem Herstellungsverfahren, das bei dem Stand der Technik 3 beschrieben wurde, kann auf Grund der beschleunig­ ten Oxidation durch jeden Annealprozeß für die Verunreini­ gungsdiffusion, um die Bitleitungen 104 zu bilden, und die Bildung des ONO-Films 102 der Opferoxidfilm 106 über den Bitleitungen 104 in seiner Dicke zunehmen, und ferner können große Vogelköpfe wachsen.
Beim Herstellen eines Halbleiterspeichers, der eine vergrabene Bitleitungsstruktur hat, ist es schwierig, wie oben beschrieben, eine elektrische Isolierung zwischen den Bitleitungen und den Wortleitungen zu gewährleisten, oder selbst wenn eine elektrische Isolierung gewährleistet werden kann, kann die Vogelkopfbildung verursacht werden und die Ladungshaltecharakteristik beträchtlich gemindert werden. Dies sind ernste Probleme.
ZUSAMMENFASSUNG DER ERFINDUNG
Eine Aufgabe der vorliegenden Erfindung ist es, eine Halbleitervorrichtung vorzusehen, bei der eine elektrische Isolierung zwischen Bitleitungen und Wortleitungen ausrei­ chend gewährleistet werden kann und eine ausgezeichnete Ladungshaltecharakteristik realisiert werden kann, indem die unerwünschte Vogelkopfbildung unterdrückt wird, und ein Verfahren zum Herstellen der Halbleitervorrichtung, um im besonderen einen Halbleiterspeicher mit einer vergrabenen Bitleitungsstruktur vorzusehen.
Die vorliegende Erfindung sieht eine Halbleitervorrich­ tung vor, bei der Source- und Drainzonen in einer Oberflä­ chenschicht eines Halbleitersubstrates gebildet sind und eine Gateelektrode zwischen den Source- und Drainzonen über dem Halbleitersubstrat gebildet ist, wobei ein mehrschichti­ ger Film zwischen der Gateelektrode und dem Halbleitersub­ strat angeordnet ist. Der mehrschichtige Film ist aus wenig­ stens drei Schichten gebildet, wobei ein erster Isolierfilm, der eine Ladungseinfangfunktion hat, zwischen zweiten und dritten Isolierfilmen auf den oberen und unteren Seiten des ersten Isolierfilms sandwichartig angeordnet ist. Die vor­ liegende Erfindung sieht auch ein Verfahren zum Herstellen der Halbleitervorrichtung vor.
Gemäß der vorliegenden Erfindung ist ein Halbleitervor­ richtungsherstellungsverfahren vorgesehen, mit einem ersten Schritt zum Einführen von Verunreinigungen in eine Oberflä­ chenschicht in einer aktiven Zone eines Halbleitersubstrates und zum Annealen des Halbleitersubstrates, um Source- und Drainzonen zu bilden, einem zweiten Schritt, nach dem ersten Schritt, zum Bilden eines mehrschichtigen Films, der aus wenigstens drei Schichten gebildet ist, bei dem ein erster Isolierfilm, der eine Ladungseinfangfunktion hat, zwischen zweiten und dritten Isolierfilmen auf den oberen und unteren Seiten des ersten Isolierfilms sandwichartig angeordnet ist, um die aktive Zone zu bedecken, und einem dritten Schritt zum Abscheiden eines Elektrodenmaterials auf dem mehrschich­ tigen Film und Mustern des Elektrodenmaterials und des mehrschichtigen Films, um eine Gateelektrode über dem Halb­ leitersubstrat zu bilden, wobei der mehrschichtige Film zwischen der Gateelektrode und dem Halbleitersubstrat ange­ ordnet ist.
Vorzugsweise wird bei dem ersten Schritt nach dem Ein­ führen der Verunreinigungen eine Substanz, die eine Unter­ drückungsfunktion einer beschleunigten Oxidation hat, in die aktive Zone eingeführt, und das Halbleitersubstrat wird annealt, um die Source- und Drainzonen zu bilden.
Beim Einführen der Substanz, die die Unterdrückungs­ funktion der beschleunigten Oxidation hat, in die aktive Zone wird die Substanz vorzugsweise schräg zu der Oberfläche der aktiven Zone ionenimplantiert.
Bei der Halbleitervorrichtung der vorliegenden Erfin­ dung ist die Gateelektrode über dem Halbleitersubstrat gebildet, wobei der mehrschichtige Film zwischen ihnen angeordnet ist, um die Source- und Drainzonen zu kreuzen, und die Source- und Drainzonen enthalten die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, sowie die Verunreinigungen.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
Fig. 1A bis 1C sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabenen Bitleitungstyps gemäß der ersten Ausführungsform der vorlie­ genden Erfindung zeigen;
Fig. 2A und 2B sind schematische Schnittansichten, die Herstellungsschritte des Flash-Speichers des vergrabenen Bitleitungstyps gemäß der ersten Ausführungsform im Anschluß an Fig. 1C zeigen;
Fig. 3 ist eine schematische Draufsicht, die eine Struktur zeigt, bei der sich Bitleitungen und Wortleitungen rechtwinklig kreuzen;
Fig. 4 ist eine schematische Schnittansicht, die eine Datenschreiboperation in dem Flash-Speicher gemäß der ersten Ausführungsform zeigt;
Fig. 5A und 5B sind schematische Schnittansichten, die eine Datenlöschoperation in dem Flash-Speicher gemäß der ersten Ausführungsform zeigen;
Fig. 6A und 6B sind schematische Schnittansichten, die eine Datenleseoperation in dem Flash-Speicher gemäß der ersten Ausführungsform zeigen;
Fig. 7 ist ein Graph, der die Beziehung zwischen dem Kriechstrom und der Spannung zwischen Source/Drain und der Gateelektrode in dem Flash-Speicher sowohl gemäß der ersten Ausführungsform als auch gemäß Vergleichsbeispielen zeigt;
Fig. 8 ist ein Graph, der die Beziehung zwischen der Ladungshaltecharakteristik und der Anzahl der Male von Datenlösch-/-schreiboperationen in dem Flash-Speicher sowohl gemäß der ersten Ausführungsform als auch gemäß den Ver­ gleichsbeispielen zeigt;
Fig. 9A bis 9C sind Graphen, die jeweils die Beziehung zwischen der Schwellenspannung (Vth) und der Anzahl der Male von Datenlösch-/-schreiboperationen in dem Flash-Speicher gemäß der ersten Ausführungsform und den Vergleichsbeispie­ len zeigen;
Fig. 10A bis 10C sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabe­ nen Bitleitungstyps gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 11A und 11B sind schematische Schnittansichten, die Herstellungsschritte des Flash-Speichers des vergrabenen Bitleitungstyps gemäß der zweiten Ausführungsform im An­ schluß an Fig. 10C zeigen;
Fig. 12A bis 12C sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabe­ nen Bitleitungstyps gemäß der dritten Ausführungsform der vorliegenden Erfindung zeigen;
Fig. 13A und 13B sind schematische Schnittansichten, die Herstellungsschritte des Flash-Speichers des vergrabenen Bitleitungstyps gemäß der dritten Ausführungsform im An­ schluß an Fig. 12C zeigen;
Fig. 14A und 14B sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabe­ nen Bitleitungstyps nach dem Stand der Technik 1 zeigen;
Fig. 15A bis 15C sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabe­ nen Bitleitungstyps nach dem Stand der Technik 2 zeigen; und
Fig. 16A bis 16D sind schematische Schnittansichten, die Herstellungsschritte eines Flash-Speichers des vergrabe­ nen Bitleitungstyps nach dem Stand der Technik 3 zeigen.
EINGEHENDE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Im folgenden werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf Zeichnungen eingehend beschrieben.
Erste Ausführungsform
Bei dieser Ausführungsform wird als Halbleitervorrich­ tung gemäß der vorliegenden Erfindung ein Flash-Speicher des sogenannten vergrabenen Bitleitungstyps beschrieben. Der Einfachheit halber wird die Struktur des Flash-Speichers durch den Herstellungsprozeß beschrieben.
Fig. 1A bis 1C und 2A und 2B sind schematische Schnitt­ ansichten, die Herstellungsschritte des Flash-Speichers des vergrabenen Bitleitungstyps gemäß dieser ersten Ausführungs­ form in der Reihenfolge zeigen.
Um diesen Flash-Speicher herzustellen, wird zuerst, wie in Fig. 1A gezeigt, ein p-Typ-Siliziumhalbleitersubstrat 1 hergestellt. Feldoxidfilme (nicht gezeigt) werden in den Elementisolierzonen auf der Oberfläche des Halbleiter­ substrates 1 z. B. durch einen LOCOS-Prozeß zur Elementiso­ lierung gebildet, wodurch jede aktive Zone 2 innerhalb einer Speicherzellenzone und jede aktive Zone (nicht gezeigt) innerhalb einer peripheren Schaltungszone, wo ein CMOS- Transistor und dergleichen zu bilden sind, definiert wird.
Anstelle des Einsatzes solch eines LOCOS-Prozesses kön­ nen in den Elementisolierzonen des Halbleitersubstrates 1 Gräben (nicht gezeigt) gebildet werden, und die Gräben können mit einem Isoliermaterial gefüllt werden, um aktive Zonen zu definieren.
Dann wird ein Annealen in einer oxidativen Atmosphäre bei 900°C bis 1100°C ausgeführt, um einen etwa 2 bis 50 nm dicken Opferoxidfilm 3 auf der aktiven Zone 2 zu bilden. Danach wird ein Resist auf den Opferoxidfilm 3 aufgetragen und durch Photolithographie bearbeitet, um ein Resistmuster 4 mit bandförmigen Abschnitten zu bilden, die in vorbestimm­ ten Abständen getrennt sind.
Unter Verwendung des Resistmusters 4 als Maske werden, wie in Fig. 1B gezeigt, n-Typ-Verunreinigungen wie etwa Arsen (As) in eine Oberflächenschicht des Halbleitersubstra­ tes ionenimplantiert, unter solchen Bedingungen, daß die Ionen durch den Opferoxidfilm 3 bei diesem Beispiel mit einer Beschleunigungsenergie von 50 keV und einer Dosis von 2 bis 3 × 1015/cm2 hindurchtreten können. Nachdem das Resist­ muster 4 durch Veraschen oder dergleichen entfernt ist, wird ein Annealen in einer Stickstoffatmosphäre (oder einer Edelgasatmosphäre) bei 1050°C 10 min. lang ausgeführt, um die implantierten Arsenionen zu aktivieren, wodurch bandför­ mige Bitleitungen 5 gebildet werden. Diese Bitleitungen 5 dienen auch als Sources und Drains des Flash-Speichers.
Ein ONO-Film 6 mit einer dreischichtigen Struktur aus Siliziumoxidfilm/Siliziumnitridfilm/Siliziumoxidfilm wird auf dem Halbleitersubstrat 1 gebildet, wie in Fig. 1C gezeigt.
Genauer gesagt, zuerst wird ein Siliziumoxidfilm 21 mit einer Dicke von etwa 7 bis 8 nm auf dem Halbleitersubstrat 1 durch thermische Oxidation gebildet. Zu dieser Zeit werden die Abschnitte des Siliziumoxidfilms 21 über den Bitleitun­ gen 5 durch den Annealprozeß auf Grund des Vorhandenseins von Arsenionen in den Bitleitungen 5 beschleunigt oxidiert, wodurch die Dicke auf etwa 30 bis 50 nm zunimmt.
Dann wird ein Siliziumnitridfilm 22 mit einer Dicke von etwa 5 nm auf dem Siliziumoxidfilm 21 durch einen CVD-Prozeß bei 600°C bis 800°C gebildet. Danach wird ein Silizium­ oxidfilm 23 mit einer Dicke von etwa 10 nm auf dem Silizium­ nitridfilm 22 durch einen CVD-Prozeß gebildet. Damit ist der ONO-Film 6 gebildet.
Die aktive Zone 2 der Speicherzellenzone wird durch ein Resist maskiert, und die Abschnitte des ONO-Films 6, die auf den aktiven Zonen der peripheren Schaltungszone vorhanden sind, werden unter Verwendung von CF4 + CHF3/O2-Gas oder dergleichen alle entfernt. Nachdem das Resist auf der akti­ ven Zone 2 entfernt ist, wird ein Gateisolierfilm (nicht gezeigt) auf den aktiven Zonen der peripheren Schaltungszone durch thermische Oxidation gebildet. Da die Bitleitungen 5 zu dieser Zeit mit dem ONO-Film 6 bedeckt sind, ist der Einfluß des Annealprozesses bei der Bildung des Gateisolier­ films klein. Jede weitere beschleunigte Oxidation des Sili­ ziumoxidfilms 21 an den Abschnitten über den Bitleitungen 5 wird unterdrückt, und eine Zunahme der Dicke wird kaum beobachtet.
Ein amorpher Silizium-(DASi)-Film (nicht gezeigt), der mit n-Typ-Verunreinigungen wie bei diesem Beispiel mit Phosphor (P) mit einer Konzentration von 0,2 bis 3 × 1021/cm3 dotiert ist und eine Dicke von etwa 100 bis 150 nm hat, wird in jeder aktiven Zone der Speicherzellenzone und der peri­ pheren Schaltungszone durch CVD gebildet.
Der DASi-Film wird dann, wie in Fig. 2A und 3 (Draufsicht) gezeigt, annealt, um einen Polysiliziumfilm zu bilden, und der Polysiliziumfilm und der ONO-Film 6 werden durch Photolithographie und anschließendes Trockenätzen gemustert, wodurch bandförmige Wortleitungen 7 gebildet werden, die die Bitleitungen 5 rechtwinklig kreuzen, wobei der ONO-Film 6 zwischen ihnen liegt, und auch als Gateelek­ troden dienen. Zu dieser Zeit kann ein Wolframsilizid-(WSi)- Film auf dem Polysiliziumfilm gebildet werden, um Wortlei­ tungen mit einer Polycidstruktur zu bilden und dadurch den Widerstand von elektrischen Zwischenverbindungen zu verrin­ gern.
Ein Hochtemperatur-CVD-Oxidfilm (HTO-Film) 8 und ein BPSG-Film 9 werden, wie in Fig. 2H gezeigt, in dieser Rei­ henfolge sequentiell gebildet, um die Wortleitungen 7 zu bedecken. Nachdem Kontaktlöcher (nicht gezeigt), die die Wortleitungen 7 erreichen, und dergleichen gebildet sind, wird ein Aluminiumlegierungsfilm durch Sputtern auf dem BPSG-Film 9 gebildet, der durch einen Rückflußprozeß plana­ risiert worden ist, um die Kontaktlöcher zu füllen. Der Aluminiumlegierungsfilm wird durch Photolithographie und anschließendes Trockenätzen gemustert, um obere Zwischenver­ bindungsleitungen 11 zu bilden.
Danach wird ein Schutzfilm 12 gebildet, um die oberen Zwischenverbindungsleitungen 11 zu bedecken, und Bildungs­ prozesse für eine Isolierzwischenschicht, Kontaktlöcher (Durchgangslöcher) und Zwischenverbindungsleitungen werden ausgeführt, wodurch ein Flash-Speicher des vergrabenen Bitleitungstyps vollendet wird.
Um Daten in diesen Flash-Speicher zu schreiben, werden dem Drainanschluß Elektronen mit heißen Kanalelektronen (CHEs) oder heißen Drainlawinenträgern (DAHCs) injiziert, wie in Fig. 4 gezeigt. In diesem Fall können dem Source­ anschluß Elektronen injiziert werden, indem die Source- und Drainspannungen gegeneinander ausgetauscht werden. Das heißt, es können Schreiboperationen (Elektroneninjektion) an zwei Abschnitten in einer Speicherzelle ausgeführt werden.
Um Daten in diesem Flash-Speicher zu löschen, werden Ladungen, wie in Fig. 5A und 5B gezeigt, aus dem ONO-Film 6 durch Fowler-Nordheim-(FN)-Tunnelung entfernt, oder dem ONO- Film 6 werden Löcher injiziert, die in dem Tunnel zwischen Bändern erzeugt werden, und heiße Löcher, die auf Grund des elektrischen Feldes zwischen dem Drain und dem Substrat erzeugt werden. Das gezeigte Beispiel stellt den letzteren Fall mit dem Tunnel zwischen den Bändern dar. Bei diesem Löschbeispiel werden dem Drainanschluß Elektronen injiziert. Wenn eine identische Spannung auch auf die Source angewendet wird, kann ein Flash-Löschen bei dem Sourceanschluß gleich­ zeitig mit dem Drainanschluß ausgeführt werden.
Ein Verfahren zum Auslesen von Daten aus diesem Flash- Speicher wird unter Bezugnahme auf Fig. 6A und 6B beschrie­ ben. Während negative Ladungen in dem Siliziumnitridfilm 22 vorhanden sind, ist der Kanal abgeschaltet, und es fließt kein Strom zwischen der Source und dem Drain (Fig. 6A). Dieser Zustand ist als Daten "0" definiert. Während in dem Siliziumnitridfilm 22 keine Elektronen vorhanden sind, ist der Kanal verbunden, und es fließt ein Strom (Fig. 6B). Dieser Zustand ist als Daten "1" definiert.
Versuchsbeispiele
Es werden Versuchsresultate beschrieben, die durch Prü­ fen verschiedener Charakteristiken des Flash-Speichers gemäß dieser ersten Ausführungsform im Vergleich zu dem jeweiligen obigen Stand der Technik erhalten wurden. Fig. 7, 8 und 9A bis 9C zeigen die Versuchsresultate, wobei der oben be­ schriebene Stand der Technik 1 und 2 jeweilig als Stand der Technik bzw. als Vergleichsbeispiel bezeichnet wird und die erste Ausführungsform der vorliegenden Erfindung als Erfindung bezeichnet wird.
Versuchsbeispiel 1
Die Beziehung zwischen dem Kriechstrom und der Spannung zwischen Source/Drain und der Gateelektrode in dem Flash- Speicher wurde geprüft. Das Versuchsresultat ist in Fig. 7 gezeigt. In Fig. 7 ist der Kriechstrom logarithmisch darge­ stellt.
Die Durchschlagspannung des ONO-Films mußte etwa 15 V betragen. Bei der vorliegenden Erfindung war die gewähr­ leistete Durchschlagspannung fast dieselbe wie jene nach Stand der Technik , bei dem der dickste Siliziumoxidfilm über den Bitleitungen (Sources und Drains) vorhanden war, wie in Fig. 7 gezeigt.
Versuchsbeispiel 2
Die Beziehung zwischen der Ladungshaltecharakteristik und der Anzahl der Male von Datenlösch-/-schreiboperationen in dem Flash-Speicher wurde geprüft. Das Versuchsresultat ist in Fig. 8 gezeigt. In Fig. 8 ist die Ladungshaltecharak­ teristik in Form von Relativwerten dargestellt.
Nachdem der Lösch- und Schreibprozeß (Zyklus) wieder­ holt wurde und zwei Stunden lang ein Annealen bei 150°C ausgeführt wurde, wurde die Ladungshaltecharakteristik geprüft. Bei der vorliegenden Erfindung war die erhaltene Ladungshaltecharakteristik, wie in Fig. 8 gezeigt, fast dieselbe wie jene nach Stand der Technik , bei dem der dünnste Siliziumoxidfilm über den Bitleitungen (Sources und Drains) und somit der kleinste Vogelkopf vorhanden war.
Versuchsbeispiel 3
Die Beziehung zwischen der Schwellenspannung (Vth) und der Anzahl der Male von Datenlösch-/-schreiboperationen in dem Flash-Speicher wurde geprüft. Die Versuchsresultate sind in Fig. 9A bis 9C gezeigt.
Die Schreibbedingungen waren auf Vd = 5,9 V, Vg = 9,5 V und auf eine Schreibzeit = 3 µs festgelegt, und die Lösch­ bedingungen waren auf Vd = 7,0 V, Vg = -3,0 V und eine Löschzeit = 10 ms festgelegt. Zwischen der vorliegenden Erfindung und dem Stand der Technik und wurde, wie in Fig. 9A bis 9C gezeigt, keine Differenz bei der Lösch-/Schreib­ geschwindigkeit beobachtet. Auf der Basis dieses Versuchsresultates erfolgte der Zyklus bei dem Versuchs­ beispiel 2 unter denselben Bedingungen, wie sie oben be­ schrieben sind.
In dieser Ausführungsform wird der ONO-Film 6 gebildet, wie oben beschrieben, nachdem die Verunreinigungen (Arsen) in den Bitleitungen 5 aktiviert sind. Zu der Zeit der Bil­ dung des ONO-Films 6 wird der Siliziumoxidfilm 21 als Kompo­ nente des ONO-Films 6 nur über den Bitleitungen 5 durch beschleunigte Oxidation dick gebildet, so daß eine ausrei­ chende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet wird. In diesem Fall werden bei verschiedenen Annealprozessen (Bildung des Gate­ isolierfilms in der peripheren Schaltungszone und derglei­ chen) nach der Bildung des ONO-Films 6, da die dicken Ab­ schnitte des Siliziumoxidfilms 21 über den Bitleitungen 5 mit den anderen Komponenten (dem Siliziumnitridfilm 22 und dem Siliziumoxidfilm 23) des ONO-Films 6 bedeckt sind, die dicken Abschnitte des Siliziumoxidfilms 21 nicht sehr be­ schleunigt oxidiert, und die Vogelköpfe können auf ein ignorierbares Niveau unterdrückt werden.
Das heißt, bei dieser Ausführungsform wird die Dicke des ONO-Films 6 über den Bitleitungen 5 während des Prozes­ ses bis zur Vollendung des Flash-Speichers innerhalb eines optimalen Bereiches gehalten, in dem eine ausreichende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet ist, und es wird kein Vogel­ kopf gebildet, der die Ladungshaltecharakteristik mindern kann. Daher kann ein sehr zuverlässiger Flash-Speicher mit verbesserten Transistorcharakteristiken implementiert wer­ den.
Zweite Ausführungsform
Bei dieser zweiten Ausführungsform wird wie bei der ersten Ausführungsform ein Flash-Speicher des sogenannten vergrabenen Bitleitungstyps beschrieben, obwohl sich diese zweite Ausführungsform von der ersten Ausführungsform durch den Bitleitungsbildungsprozeß unterscheidet. Die Komponenten des Flash-Speichers gemäß dieser zweiten Ausführungsform, die jenen der ersten Ausführungsform entsprechen, sind mit denselben Bezugszeichen wie jene in der ersten Ausführungs­ form versehen.
Fig. 10A bis 10C und 11A und 11B sind schematische Schnittansichten, die Herstellungsschritte des Flash-Spei­ chers des vergrabenen Bitleitungstyps gemäß dieser zweiten Ausführungsform in der Reihenfolge zeigen.
Um diesen Flash-Speicher herzustellen, wird zuerst, wie in Fig. 10A gezeigt, ein p-Typ-Siliziumhalbleitersubstrat 1 hergestellt. Feldoxidfilme (nicht gezeigt) werden in den Elementisolierzonen auf der Oberfläche des Halbleitersub­ strates 1 z. B. durch einen LOCOS-Prozeß zur Elementisolie­ rung gebildet, wodurch jede aktive Zone 2 innerhalb einer Speicherzellenzone und jede aktive Zone (nicht gezeigt) innerhalb einer peripheren Schaltungszone, wo ein CMOS- Transistor und dergleichen zu bilden sind, definiert wird.
Anstelle des Einsatzes solch eines LOCOS-Prozesses kön­ nen in den Elementisolierzonen des Halbleitersubstrates 1 Gräben (nicht gezeigt) gebildet werden, und die Gräben können mit einem Isoliermaterial gefüllt werden, um aktive Zonen zu definieren.
Dann wird ein Annealen in einer oxidativen Atmosphäre bei 900°C bis 1100°C ausgeführt, um einen etwa 2 bis 50 nm dicken Opferoxidfilm 3 auf der aktiven Zone 2 zu bilden. Danach wird ein Resist auf dem Opferoxidfilm 3 aufgetragen und durch Photolithographie bearbeitet, um ein Resistmuster 4 mit bandförmigen Abschnitten zu bilden, die in vorbestimm­ ten Abständen getrennt sind.
Unter Verwendung des Resistmusters 4 als Maske werden, wie in Fig. 10B gezeigt, n-Typ-Verunreinigungen wie etwa Arsen (As) in eine Oberflächenschicht des Halbleitersubstra­ tes ionenimplantiert, unter solchen Bedingungen, daß die Ionen durch den Opferoxidfilm 3 bei diesem Beispiel mit einer Beschleunigungsenergie von 50 keV und einer Dosis von 2 bis 3 × 1015/cm2 hindurchtreten können. Anschließend wird eine Substanz mit einer Unterdrückungsfunktion der beschleu­ nigten Oxidation, bei diesem Beispiel Stickstoffionen, mit einer Beschleunigungsenergie von 2 bis 10 keV und einer Dosis von 0,5 bis 4 × 1015/cm2 implantiert.
Die Substanz, die die Unterdrückungsfunktion der be­ schleunigten Oxidation hat, kann solch eine sein, die ausge­ wählt wurde aus Stickstoff, Kohlenstoff und Verbindungen, die Stickstoff oder Kohlenstoff enthalten. Wenn ein Annealen bei Vorhandensein dieser Verunreinigungen ausgeführt wird, können sich die Verunreinigungen in einer Oberflächenschicht des Halbleitersubstrates 1 konzentrieren, um SiN oder SiC zu bilden und dadurch die Diffusion von Sauerstoffatomen in das Halbleitersubstrat 1 zu unterdrücken. Zweckmäßigerweise kann daher Kohlenstoff anstelle von Stickstoff ionenimplantiert werden. Zusätzlich ist das Einführungsverfahren von solch einer Substanz nicht auf das Ionenimplantationsverfahren begrenzt. Zum Beispiel kann ein Annealen in einer Atmosphäre von solch einer Substanz ausgeführt werden, um das Halblei­ tersubstrat 1 mit der Substanz zu dotieren. In diesem Fall wird die Substanz mit der Unterdrückungsfunktion der be­ schleunigten Oxidation aus dem oben beschriebenen Grund zur Unterdrückung der beschleunigten Oxidation vorzugsweise ausgewählt aus NO2, NO, NH3 und CxHy (x und y sind zweck­ mäßige Zahlen).
Nachdem das Resistmuster 4 durch Veraschen oder der­ gleichen entfernt ist, wird ein Annealen in einer Stick­ stoffatmosphäre (oder einer Edelgasatmosphäre) bei 1050°C 10 min. lang ausgeführt, um die implantierten Arsenionen zu aktivieren, wodurch bandförmige Bitleitungen 5 gebildet werden. Diese Bitleitungen 5 dienen auch als Sources und Drains des Flash-Speichers.
Ein ONO-Film 6 mit einer dreischichtigen Struktur aus Siliziumoxidfilm/Siliziumnitridfilm/Siliziumoxidfilm wird auf dem Halbleitersubstrat 1 gebildet, wie in Fig. 10C gezeigt.
Genauer gesagt, zuerst wird ein Siliziumoxidfilm 21 mit einer Dicke von etwa 7 bis 8 nm auf dem Halbleitersubstrat 1 durch thermische Oxidation gebildet. Zu dieser Zeit werden die Abschnitte des Siliziumoxidfilms 21 über den Bitleitun­ gen 5 durch den Annealprozeß auf Grund des Vorhandenseins von Arsenionen in den Bitleitungen 5 beschleunigt oxidiert, wodurch die Dicke auf etwa 30 bis 50 nm zunimmt. In diesem Fall unterdrückt jedoch die Unterdrückungsfunktion der beschleunigten Oxidation der implantierten Stickstoffionen die Zunahme der Dicke des Siliziumoxidfilms 21 im Vergleich zu der ersten Ausführungsform, bei der keine Stickstoff­ ionenimplantation ausgeführt wird, mehr.
Dann wird ein Siliziumnitridfilm 22 mit einer Dicke von etwa 5 nm auf dem Siliziumoxidfilm 21 durch einen CVD-Prozeß bei 600°C bis 800°C gebildet. Danach wird ein Silizium­ oxidfilm 23 mit einer Dicke von etwa 10 nm auf dem Silizium­ nitridfilm 22 durch einen CVD-Prozeß gebildet. Damit ist der ONO-Film 6 gebildet.
Die aktive Zone 2 der Speicherzellenzone wird durch ein Resist maskiert, und die Abschnitte des ONO-Films 6, die auf den aktiven Zonen der peripheren Schaltungszone vorhanden sind, werden unter Verwendung von CF4 + CHF3/O2-Gas oder dergleichen alle entfernt. Nachdem das Resist auf der akti­ ven Zone 2 entfernt ist, wird ein Gateisolierfilm (nicht gezeigt) auf den aktiven Zonen der peripheren Schaltungszone durch thermische Oxidation gebildet. Da die Bitleitungen 5 zu dieser Zeit mit dem ONO-Film 6 bedeckt sind, ist der Einfluß des Annealprozesses bei der Bildung des Gateisolier­ films klein. Jede weitere beschleunigte Oxidation des Sili­ ziumoxidfilms 21 an den Abschnitten über den Bitleitungen 5 wird unterdrückt, und eine Zunahme der Dicke wird kaum beobachtet.
Ein amorpher Silizium-(DASi)-Film (nicht gezeigt), der mit n-Typ-Verunreinigungen, bei diesem Beispiel mit Phosphor (P), mit einer Konzentration von 0,2 bis 3 × 1021/cm3 dotiert ist und eine Dicke von etwa 100 bis 150 nm hat, wird in jeder aktiven Zone der Speicherzellenzone und der peripheren Schaltungszone durch CVD gebildet.
Der DASi-Film wird dann, wie in Fig. 11A gezeigt, annealt, um einen Polysiliziumfilm zu bilden, und der Poly­ siliziumfilm und der ONO-Film 6 werden durch Photolithogra­ phie und anschließendes Trockenätzen gemustert, wodurch bandförmige Wortleitungen 7 gebildet werden, die die Bitlei­ tungen 5 rechtwinklig kreuzen, wobei der ONO-Film 6 zwischen ihnen liegt, und auch als Gateelektroden dienen. Zu dieser Zeit kann ein Wolframsilizid-(WSi)-Film auf dem Polysilizi­ umfilm gebildet werden, um Wortleitungen mit einer Polycid­ struktur zu bilden und dadurch den Widerstand von elektri­ schen Zwischenverbindungen zu verringern.
Ein Hochtemperatur-CVD-Oxidfilm (HTO-Film) 8 und ein BPSG-Film 9 werden, wie in Fig. 11B gezeigt, in dieser Reihenfolge sequentiell gebildet, um die Wortleitungen 7 zu bedecken. Nachdem Kontaktlöcher (nicht gezeigt), die die Wortleitungen 7 erreichen, und dergleichen gebildet sind, wird ein Aluminiumlegierungsfilm durch Sputtern auf dem BPSG-Film 9 gebildet, der durch einen Rückflußprozeß plana­ risiert worden ist, um die Kontaktlöcher zu füllen. Der Aluminiumlegierungsfilm wird durch Photolithographie und anschließendes Trockenätzen gemustert, um obere Zwischenver­ bindungsleitungen 11 zu bilden.
Danach wird ein Schutzfilm 12 gebildet, um die oberen Zwischenverbindungsleitungen 11 zu bedecken, und Bildungs­ prozesse für eine Isolierzwischenschicht, Kontaktlöcher (Durchgangslöcher) und Zwischenverbindungsleitungen werden ausgeführt, wodurch ein Flash-Speicher des vergrabenen Bitleitungstyps vollendet wird.
In dieser Ausführungsform wird der ONO-Film 6 gebildet, wie oben beschrieben, nachdem die Verunreinigungen (Arsen) in den Bitleitungen 5 aktiviert sind und Stickstoff (Kohlenstoff) mit der Unterdrückungsfunktion der beschleu­ nigten Oxidation ionenimplantiert ist. Zu der Zeit der Bildung des ONO-Films 6 wird der Siliziumoxidfilm 21 als Komponente des ONO-Films 6 nur über den Bitleitungen 5 durch beschleunigte Oxidation dick gebildet, so daß eine ausrei­ chende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet ist. In diesem Fall werden bei verschiedenen Annealprozessen (Bildung des Gate­ isolierfilms in der peripheren Schaltungszone und derglei­ chen) nach der Bildung des ONO-Films 6, da die dicken Ab­ schnitte des Siliziumoxidfilms 21 über den Bitleitungen 5 mit den anderen Komponenten (dem Siliziumnitridfilm 22 und dem Siliziumoxidfilm 23) des ONO-Films 6 bedeckt sind, auf Grund der Unterdrückungsfunktion der beschleunigten Oxid­ ation von Stickstoff (Kohlenstoff) die dicken Abschnitte des Siliziumoxidfilms 21 zusätzlich nicht sehr beschleunigt oxidiert, und die Vogelkopfbildung kann auf ein ignorier­ bares Niveau unterdrückt werden.
Das heißt, bei dieser Ausführungsform wird die Dicke des ONO-Films 6 über den Bitleitungen 5 während des gesamten Prozesses bis zur Vollendung des Flash-Speichers innerhalb eines optimalen Bereiches gehalten, in dem eine ausreichende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet ist, und es wird kein Vogel­ kopf gebildet, der die Ladungshaltecharakteristik mindern kann. Zusätzlich kann die Dicke durch die Unterdrückungs­ funktion der beschleunigten Oxidation von Stickstoff (Kohlenstoff) auf ein dünneres Maß gesteuert werden. Daher kann ein sehr zuverlässiger Flash-Speicher mit verbesserten Transistorcharakteristiken implementiert werden.
Dritte Ausführungsform
Bei dieser dritten Ausführungsform wird wie bei der ersten Ausführungsform ein Flash-Speicher des sogenannten vergrabenen Bitleitungstyps beschrieben, obwohl sich diese dritte Ausführungsform von der ersten Ausführungsform durch den Bitleitungsbildungsprozeß unterscheidet. Die Komponenten des Flash-Speichers gemäß dieser dritten Ausführungsform, die jenen der ersten oder zweiten Ausführungsform entspre­ chen, sind mit denselben Bezugszeichen wie jene in der ersten oder zweiten Ausführungsform versehen.
Fig. 12A bis 12C und 13A und 13B sind schematische Schnittansichten, die Herstellungsschritte des Flash-Spei­ chers des vergrabenen Bitleitungstyps gemäß dieser dritten Ausführungsform in der Reihenfolge zeigen.
Um diesen Flash-Speicher herzustellen, wird zuerst, wie in Fig. 12A gezeigt, ein p-Typ-Siliziumhalbleitersubstrat 1 hergestellt. Feldoxidfilme (nicht gezeigt) werden in den Elementisolierzonen auf der Oberfläche des Halbleitersub­ strates 1 z. B. durch einen LOCOS-Prozeß zur Elementisolie­ rung gebildet, wodurch jede aktive Zone 2 innerhalb einer Speicherzellenzone und jede aktive Zone (nicht gezeigt) innerhalb einer peripheren Schaltungszone, wo ein CMOS- Transistor und dergleichen zu bilden sind, definiert wird.
Anstelle des Einsatzes solch eines LOCOS-Prozesses kön­ nen in den Elementisolierzonen des Halbleitersubstrates 1 Gräben (nicht gezeigt) gebildet werden, und die Gräben können mit einem Isoliermaterial gefüllt werden, um aktive Zonen zu definieren.
Dann wird ein Annealen in einer oxidativen Atmosphäre bei 900°C bis 1100°C ausgeführt, um einen etwa 2 bis 50 nm dicken Opferoxidfilm 3 auf der aktiven Zone 2 zu bilden. Danach wird ein Resist auf den Opferoxidfilm 3 aufgetragen und durch Photolithographie bearbeitet, um ein Resistmuster 4 mit bandförmigen Abschnitten zu bilden, die in vorbestimm­ ten Abständen getrennt sind.
Unter Verwendung des Resistmusters 4 als Maske werden, wie in Fig. 12B gezeigt, n-Typ-Verunreinigungen wie etwa Arsen (As) in eine Oberflächenschicht des Halbleitersubstra­ tes ionenimplantiert, unter solchen Bedingungen, daß die Ionen durch den Opferoxidfilm 3 bei diesem Beispiel mit einer Beschleunigungsenergie von 50 keV und einer Dosis von 2 bis 3 × 1015/cm2 hindurchtreten können.
Anschließend wird eine Substanz mit einer Unterdrüc­ kungsfunktion der beschleunigten Oxidation, bei diesem Beispiel Stickstoffionen, mit einer Beschleunigungsenergie von 2 bis 30 keV und einer Dosis von 1 bis 5 × 1015/cm2 schräg zu der Oberfläche des Halbleitersubstrates 1 ionen­ implantiert. Wenn x den Abstand zwischen benachbarten Resistmusterabschnitten 4 darstellt (die Breite von jeder Bitleitung 5) und y die Dicke von dem Resistmuster 4 dar­ stellt, wobei ein Winkel 9 verwendet wird, der im allgemei­ nen die Beziehung
tan θ = x/y
erfüllt, fällt der Winkel Θ zur Implantation von Stick­ stoffionen vorzugsweise in den folgenden Bereich:
θ - 10° ≦ Θ ≦ θ + 10°.
Die Substanz, die die Unterdrückungsfunktion der beschleunigten Oxidation hat, kann ausgewählt werden aus Stickstoff, Kohlenstoff und Verbindungen, die Stickstoff oder Kohlenstoff enthalten. Wenn ein Annealen bei Vorhanden­ sein dieser Verunreinigungen ausgeführt wird, können sich die Verunreinigungen in einer Oberflächenschicht des Halb­ leitersubstrates 1 konzentrieren, um SiN oder SiC zu bilden und dadurch die Diffusion von Sauerstoffatomen in das Halb­ leitersubstrat 1 zu unterdrücken. Zweckmäßigerweise kann daher Kohlenstoff anstelle von Stickstoff ionenimplantiert werden. Zusätzlich ist das Einführungsverfahren von solch einer Substanz nicht auf das Ionenimplantationsverfahren begrenzt. Zum Beispiel kann ein Annealen in einer Atmosphäre von solch einer Substanz ausgeführt werden, um das Halblei­ tersubstrat 1 mit der Substanz zu dotieren. In diesem Fall wird die Substanz mit der Unterdrückungsfunkticn der beschleunigten Oxidation aus dem oben beschriebenen Grund zur Unterdrückung der beschleunigten Oxidation vorzugsweise ausgewählt aus NO2, NO, NH3 und CxHy (x und y sind zweckmä­ ßige Zahlen).
Nachdem das Resistmuster 4 durch Veraschen oder der­ gleichen entfernt ist, wird ein Annealen in einer Stick­ stoffatmosphäre (oder einer Edelgasatmosphäre) bei 1050°C 10 min. lang ausgeführt, um die implantierten Arsenionen zu aktivieren, wodurch bandförmige Bitleitungen 5 gebildet werden. Diese Bitleitungen 5 dienen auch als Sources und Drains des Flash-Speichers.
Ein ONO-Film 6 mit einer dreischichtigen Struktur aus Siliziumoxidfilm/Siliziumnitridfilm/Siliziumoxidfilm wird auf dem Halbleitersubstrat 1 gebildet, wie in Fig. 12C gezeigt.
Genauer gesagt, zuerst wird ein Siliziumoxidfilm 21 mit einer Dicke von etwa 7 bis 8 nm auf dem Halbleitersubstrat 1 durch thermische Oxidation gebildet. Zu dieser Zeit werden die Abschnitte des Siliziumoxidfilms 21 über den Bitleitun­ gen 5 durch den Annealprozeß auf Grund des Vorhandenseins von Arsenionen in den Bitleitungen 5 beschleunigt oxidiert, wodurch die Dicke auf etwa 30 bis 50 nm zunimmt. In diesem Fall unterdrückt die Unterdrückungsfunktion der beschleunig­ ten Oxidation der implantierten Stickstoffionen die Zunahme der Dicke des Siliziumoxidfilms 21 im Vergleich zu der ersten Ausführungsform, bei der keine Stickstoffionenimplan­ tation ausgeführt wird, jedoch mehr.
Dann wird ein Siliziumnitridfilm 22 mit einer Dicke von etwa 5 nm auf dem Siliziumoxidfilm 21 durch einen CVD-Prozeß bei 600°C bis 800°C gebildet. Danach wird ein Silizium­ oxidfilm 23 mit einer Dicke von etwa 10 nm auf dem Silizium­ nitridfilm 22 durch einen CVD-Prozeß gebildet. Damit ist der ONO-Film 6 gebildet.
Die aktive Zone 2 der Speicherzellenzone wird durch ein Resist maskiert, und die Abschnitte des ONO-Films 6, die auf den aktiven Zonen der peripheren Schaltungszone vorhanden sind, werden unter Verwendung von CF4 + CHF3/O2-Gas oder dergleichen alle entfernt. Nachdem das Resist auf der akti­ ven Zone 2 entfernt ist, wird ein Gateisolierfilm (nicht gezeigt) auf den aktiven Zonen der peripheren Schaltungszone durch thermische Oxidation gebildet. Da die Bitleitungen 5 zu dieser Zeit mit dem ONO-Film 6 bedeckt sind, ist der Einfluß des Annealprozesses bei der Bildung des Gateisolier­ films klein. Jede weitere beschleunigte Oxidation des Sili­ ziumoxidfilms 21 an den Abschnitten über den Bitleitungen 5 wird unterdrückt, und eine Zunahme der Dicke wird kaum beobachtet.
Ein amorpher Silizium-(DASi)-Film (nicht gezeigt), der mit n-Typ-Verunreinigungen, bei diesem Beispiel mit Phosphor (P), mit einer Konzentration von 0,2 bis 3 × 1021/cm3 dotiert ist und eine Dicke von etwa 100 bis 150 nm hat, wird in jeder aktiven Zone der Speicherzellenzone und der peripheren Schaltungszone durch CVD gebildet.
Der DASi-Film wird dann, wie in Fig. 13A gezeigt, annealt, um einen Polysiliziumfilm zu bilden, und der Poly­ siliziumfilm und der ONO-Film 6 werden durch Photolithogra­ phie und anschließendes Trockenätzen gemustert, wodurch bandförmige Wortleitungen 7 gebildet werden, die die Bitlei­ tungen 5 rechtwinklig kreuzen, wobei der ONO-Film 6 zwischen ihnen liegt, und auch als Gateelektroden dienen. Zu dieser Zeit kann ein Wolframsilizid-(WSi)-Film auf dem Polysilizi­ umfilm gebildet werden, um Wortleitungen mit einer Polycid­ struktur zu bilden und dadurch den Widerstand von elektri­ schen Zwischenverbindungen zu verringern.
Ein Hochtemperatur-CVD-Oxidfilm (HTO-Film) 8 und ein BPSG-Film 9 werden, wie in Fig. 13B gezeigt, in dieser Reihenfolge sequentiell gebildet, um die Wortleitungen 7 zu bedecken. Nachdem Kontaktlöcher (nicht gezeigt), die die Wortleitungen 7 erreichen, und dergleichen gebildet sind, wird ein Aluminiumlegierungsfilm durch Sputtern auf dem BPSG-Film 9 gebildet, der durch einen Rückflußprozeß plana­ risiert worden ist, um die Kontaktlöcher zu füllen. Der Aluminiumlegierungsfilm wird durch Photolithographie und anschließendes Trockenätzen gemustert, um obere Zwischenver­ bindungsleitungen 11 zu bilden.
Danach wird ein Schutzfilm 12 gebildet, um die oberen Zwischenverbindungsleitungen 11 zu bedecken, und Bildungs­ prozesse für eine Isolierzwischenschicht, Kontaktlöcher (Durchgangslöcher) und Zwischenverbindungsleitungen werden ausgeführt, wodurch ein Flash-Speicher des vergrabenen Bitleitungstyps vollendet wird.
In dieser Ausführungsform wird der ONO-Film 6 gebildet, wie oben beschrieben, nachdem die Verunreinigungen (Arsen) in den Bitleitungen 5 aktiviert sind und Stickstoff (Kohlenstoff) mit der Unterdrückungsfunktion der beschleu­ nigten Oxidation ionenimplantiert ist. Zu der Zeit der Bildung des ONO-Films 6 wird der Siliziumoxidfilm 21 als Komponente des ONO-Films 6 nur über den Bitleitungen 5 durch beschleunigte Oxidation dick gebildet, so daß eine ausrei­ chende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet ist. In diesem Fall werden bei verschiedenen Annealprozessen (Bildung des Gate­ isolierfilms in der peripheren Schaltungszone und derglei­ chen) nach der Bildung des ONO-Films 6, da die dicken Ab­ schnitte des Siliziumoxidfilms 21 über den Bitleitungen 5 mit den anderen Komponenten (dem Siliziumnitridfilm 22 und dem Siliziumoxidfilm 23) des ONO-Films 6 bedeckt sind, auf Grund der Unterdrückungsfunktion der beschleunigten Oxida­ tion von Stickstoff (Kohlenstoff) die dicken Abschnitte des Siliziumoxidfilms 21 zusätzlich nicht sehr beschleunigt oxidiert, und die Vogelkopfbildung kann auf ein ignorierba­ res Niveau unterdrückt werden.
Da bei dieser Ausführungsform Stickstoff (Kohlenstoff) schräg zu der Oberfläche des Halbleitersubstrates 1 einge­ führt wird, kann Stickstoff (Kohlenstoff) zusätzlich auch in die Endabschnitte zwischen Source und Drain (Kanal) des Halbleitersubstrates 1 ionenimplantiert werden. Daher kann Stickstoff tiefer in die Kanalenden eingeführt werden, und dadurch wird die Bildung von Vogelköpfen unterdrückt. Zu der Zeit der Stickstoffionenimplantation verhindert das Resist­ muster 4 über den Bitleitungen 5, da es als Maske dient, eine Stickszoffionenimplantation. An diesen Abschnitten wird deshalb die beschleunigte Oxidation nicht unterdrückt, und der Siliziumoxidfilm 21 wird dick und kann zum Gewährleisten einer ausreichenden Durchschlagspannung beitragen. Daher wird die Grenzflächenebene in der Zone, wo Elektronen bei einer Datenschreiboperation injiziert werden, abgeschlossen, und die Ladungshaltecharakteristik wird verbessert.
Das heißt, bei dieser Ausführungsform wird die Dicke des ONO-Films 6 über den Bitleitungen 5 während des Prozes­ ses bis zur Vollendung des Flash-Speichers innerhalb eines optimalen Bereiches gehalten, in dem eine ausreichende elektrische Isolierung zwischen den Bitleitungen 5 und den Wortleitungen 7 gewährleistet ist, und es wird kein Vogel­ kopf gebildet, der die Ladungshaltecharakteristik mindern kann. Zusätzlich kann die Dicke durch die Unterdrückungs­ funktion der beschleunigten Oxidation von Stickstoff (Kohlenstoff) auf ein dünneres Maß gesteuert werden. Da ferner Stickstoff (Kohlenstoff) schräg ionenimplantiert wird, kann die Ladungshaltecharakteristik weiter verbessert werden. Daher kann ein sehr zuverlässiger Flash-Speicher mit verbesserten Transistorcharakteristiken implementiert wer­ den.
Die vorliegende Erfindung ist nicht auf die oben be­ schriebenen ersten bis dritten Ausführungsformen begrenzt. Die vorliegende Erfindung kann nicht nur auf Speicher des einstufigen Typs angewendet werden, bei denen die Daten "0" und "1" verwendet werden, sondern auch auf Binärspeicher, bei denen die Daten "00", "01", "10" und "11" verwendet werden, oder auf weitere Speicher des mehrstufigen Typs.
Die vorliegende Erfindung macht es möglich, eine Halb­ leitervorrichtung vorzusehen, im besonderen einen Halblei­ terspeicher, der eine vergrabene Bitleitungsstruktur hat, und ein Herstellungsverfahren derselben, wobei die elektri­ sche Isolierung zwischen Bit- und Wortleitungen ausreichend gewährleistet wird und eine ausgezeichnete Ladungshalte­ charakteristik realisiert wird, indem die unerwünschte Vogelkopfbildung unterdrückt wird.

Claims (21)

1. Halbleitervorrichtungsherstellungsverfahren mit:
einem ersten Schritt zum Einführen von Verunreinigungen in eine Oberflächenschicht in einer aktiven Zone eines Halbleitersubstrates und zum Annealen des Halbleitersubstra­ tes, um Source- und Drainzonen zu bilden;
einem zweiten Schritt, nach dem ersten Schritt, zum Bilden eines mehrschichtigen Films, um die aktive Zone zu bedecken, welcher mehrschichtige Film aus wenigstens drei Schichten gebildet ist, wobei ein erster Isolierfilm, der eine Ladungseinfangfunktion hat, zwischen zweiten und dritten Isolierfilmen auf den oberen und unteren Seiten des ersten Isolierfilms sandwichartig angeordnet ist; und
einem dritten Schritt zum Abscheiden eines Elektroden­ materials auf dem mehrschichtigen Film und Mustern des Elektrodenmaterials und des mehrschichtigen Films, um eine Gateelektrode zu bilden, welche Gateelektrode über dem Halbleitersubstrat angeordnet ist, wobei der mehrschichtige Film zwischen ihnen liegt.
2. Verfahren nach Anspruch 1, bei dem bei dem dritten Schritt die Gateelektrode an der Position zwischen den Source- und Drainzonen über dem Halbleitersubstrat gebildet wird, wobei der mehrschichtige Film zwischen der Gateelek­ trode und den Source- und Drainzonen liegt.
3. Verfahren nach Anspruch 1, bei dem bei dem ersten Schritt nach dem Einführen der Verunreinigungen anschließend eine Substanz, die eine Unterdrückungsfunktion einer be­ schleunigten Oxidation hat, in die aktive Zone eingeführt wird und dann das Halbleitersubstrat annealt wird, um die Source- und Drainzonen zu bilden.
4. Verfahren nach Anspruch 3, bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, solch eine ist, die ausgewählt wird aus der Gruppe von Stickstoff, Kohlenstoff und Verbindungen, die Stickstoff oder Kohlenstoff enthalten.
5. Verfahren nach Anspruch 4, bei dem als Substanz, die eine Unterdrückungsfunktion dar beschleunigten Oxidation hat, Stickstoff- oder Kohlenstoffionen in die aktive Zone implantiert werden.
6. Verfahren nach Anspruch 4, bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, solch eine ist, die ausgewählt wird aus der Gruppe von NO2, NO, NH3 und CxHy (x und y sind zweckmäßige Zahlen), und ein Annealen in einer Atmosphäre der Substanz ausgeführt wird, um die aktive Zone mit der Substanz zu dotieren.
7. Verfahren nach Anspruch 5. bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, in eine Oberfläche der aktiven Zone schräg ionenimplan­ tiert wird.
8. Verfahren nach Anspruch 1, bei dem der erste Iso­ lierfilm, der eine Ladungseinfangfunktion hat, ein Silizium­ nitridfilm ist.
9. Halbleitervorrichtung mit:
einem Halbleitersubstrat;
Source- und Drainzonen, die in einer Oberflächenschicht des Halbleitersubstrates gebildet sind;
einem mehrschichtigen Film, der auf dem Halbleiter­ substrat zwischen den Source- und Drainzonen gebildet ist, welcher mehrschichtige Film aus wenigstens drei Schichten gebildet ist, wobei ein erster Isolierfilm, der eine Ladungseinfangfunktion hat, zwischen zweiten und dritten Isolierfilmen auf oberen und unteren Seiten des ersten Isolierfilms sandwichartig angeordnet ist; und
einer Gateelektrode, die auf dem mehrschichtigen Film gebildet ist,
bei der sich die Gateelektrode zwischen den Source- und Drainzonen über dem Halbleitersubstrat erstreckt, wobei der mehrschichtige Film zwischen der Gateelektrode und den Source- und Drainzonen angeordnet ist, und
die Source- und Drainzonen eine Substanz, die eine Unterdrückungsfunktion einer beschleunigten Oxidation hat, sowie Verunreinigungen zur Leitfähigkeit enthalten.
10. Vorrichtung nach Anspruch 9, bei der die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, solch eine ist, die ausgewählt ist aus der Gruppe von Stickstoff, Kohlenstoff und Verbindungen, die Stickstoff oder Kohlenstoff enthalten.
11. Vorrichtung nach Anspruch 9, bei der der erste Isolierfilm des mehrschichtigen Films ein kapazitiver Iso­ lierfilm ist und das Halbleitersubstrat und die Gateelek­ trode kapazitiv miteinander gekoppelt sind, so daß die Vorrichtung als Halbleiterspeicher funktioniert.
12. Vorrichtung nach Anspruch 9, bei der der zweite Isolierfilm als unterste Schicht des mehrschichtigen Films an Abschnitten über den Source- und Drainzonen dicker als an den anderen Abschnitten gebildet ist.
13. Vorrichtung nach Anspruch 12, bei der die Dicke des zweiten Isolierfilms über den Source- und Drainzonen in den Bereich zwischen 30 und 50 nm fällt.
14. Verfahren zum Herstellen einer Halbleitervorrich­ tung, die umfaßt:
ein Halbleitersubstrat;
Source- und Drainzonen, die in einer Oberflächenschicht des Halbleitersubstrates gebildet sind;
einen mehrschichtigen Film, der auf dem Halbleiter­ substrat zwischen den Source- und Drainzonen gebildet ist, welcher mehrschichtige Film aus wenigstens drei Schichten gebildet ist, wobei ein erster Isolierfilm, der eine Ladungseinfangfunktion hat, zwischen zweiten und dritten Isolierfilmen auf oberen und unteren Seiten des ersten Isolierfilms sandwichartig angeordnet ist; und
eine Gateelektrode, die auf dem mehrschichtigen Film gebildet ist, welches Verfahren die folgenden Schritte umfaßt:
Einführen von Verunreinigungen in eine Oberflächen­ schicht in einer aktiven Zone des Halbleitersubstrates;
Annealen des Halbleitersubstrates, um die Source- und Drainzonen zu bilden; und
Bilden des mehrschichtigen Films.
15. Verfahren nach Anspruch 14, bei dem die Gateelek­ trode an der Position zwischen den Source- und Drainzonen über dem Halbleitersubstrat gebildet wird, wobei der mehr­ schichtige Film zwischen der Gateelektrode und den Source- und Drainzonen liegt.
16. Verfahren nach Anspruch 14, bei dem nach dem Ein­ führen der Verunreinigungen anschließend eine Substanz, die eine Unterdrückungsfunktion einer beschleunigten Oxidation hat, in die aktive Zone eingeführt wird und dann das Halb­ leitersubstrat annealt wird, um die Source- und Drainzonen zu bilden.
17. Verfahren nach Anspruch 16, bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, solch eine ist, die ausgewählt wird aus der Gruppe von Stickstoff, Kohlenstoff und Verbindungen, die Stickstoff oder Kohlenstoff enthalten.
18. Verfahren nach Anspruch 17, bei dem als Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, Stickstoff- oder Kohlenstoffionen in die aktive Zone implantiert werden.
19. Verfahren nach Anspruch 17, bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, solch eine ist, die ausgewählt wird aus der Gruppe von NO2, NO, NH3 und CxHy (x und y sind zweckmäßige Zahlen), und ein Annealen in einer Atmosphäre der Substanz ausgeführt wird, um die aktive Zone mit der Substanz zu dotieren.
20. Verfahren nach Anspruch 18, bei dem die Substanz, die eine Unterdrückungsfunktion der beschleunigten Oxidation hat, in eine Oberfläche der aktiven Zone schräg ionenimplan­ tiert wird.
21. Verfahren nach Anspruch 14, bei dem der erste Iso­ lierfilm, der eine Ladungseinfangfunktion hat, ein Silizium­ nitridfilm ist.
DE10146013A 2001-03-16 2001-09-18 Halbleitervorrichtungsherstellungsverfahren Expired - Fee Related DE10146013B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001076585A JP4152598B2 (ja) 2001-03-16 2001-03-16 半導体装置の製造方法
JP2001-076585 2001-03-16

Publications (2)

Publication Number Publication Date
DE10146013A1 true DE10146013A1 (de) 2002-10-02
DE10146013B4 DE10146013B4 (de) 2009-01-29

Family

ID=18933492

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10146013A Expired - Fee Related DE10146013B4 (de) 2001-03-16 2001-09-18 Halbleitervorrichtungsherstellungsverfahren

Country Status (5)

Country Link
US (2) US20020132416A1 (de)
JP (1) JP4152598B2 (de)
KR (1) KR100739084B1 (de)
DE (1) DE10146013B4 (de)
TW (1) TW519675B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426488B1 (ko) * 2001-12-29 2004-04-14 주식회사 하이닉스반도체 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법
US6919251B2 (en) * 2002-07-31 2005-07-19 Texas Instruments Incorporated Gate dielectric and method
JP2004193226A (ja) 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
JP4572500B2 (ja) * 2002-12-27 2010-11-04 ソニー株式会社 不揮発性半導体メモリ装置およびその動作方法
US8180173B2 (en) * 2007-09-21 2012-05-15 DigitalOptics Corporation Europe Limited Flash artifact eye defect correction in blurred images using anisotropic blurring
US8199222B2 (en) 2007-03-05 2012-06-12 DigitalOptics Corporation Europe Limited Low-light video frame enhancement
US7639889B2 (en) 2004-11-10 2009-12-29 Fotonation Ireland Ltd. Method of notifying users regarding motion artifacts based on image analysis
US8264576B2 (en) * 2007-03-05 2012-09-11 DigitalOptics Corporation Europe Limited RGBW sensor array
US9160897B2 (en) 2007-06-14 2015-10-13 Fotonation Limited Fast motion estimation method
US7636486B2 (en) 2004-11-10 2009-12-22 Fotonation Ireland Ltd. Method of determining PSF using multiple instances of a nominally similar scene
US8417055B2 (en) 2007-03-05 2013-04-09 DigitalOptics Corporation Europe Limited Image processing method and apparatus
US8989516B2 (en) 2007-09-18 2015-03-24 Fotonation Limited Image processing method and apparatus
KR100621563B1 (ko) * 2004-11-03 2006-09-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US7639888B2 (en) 2004-11-10 2009-12-29 Fotonation Ireland Ltd. Method and apparatus for initiating subsequent exposures based on determination of motion blurring artifacts
KR100582421B1 (ko) * 2004-11-24 2006-05-22 에스티마이크로일렉트로닉스 엔.브이. 낸드 플래쉬 메모리소자의 제조방법
JP2006253547A (ja) 2005-03-14 2006-09-21 Oki Electric Ind Co Ltd 半導体記憶装置及びその製造方法
US7763935B2 (en) * 2005-06-23 2010-07-27 Macronix International Co., Ltd. ONO formation of semiconductor memory device and method of fabricating the same
KR100669089B1 (ko) * 2005-07-11 2007-01-16 삼성전자주식회사 게이트 구조물, 이를 갖는 소노스 타입의 비휘발성 메모리장치 및 그 제조 방법
US7638393B2 (en) * 2006-05-02 2009-12-29 Macronix International Co., Ltd. Non-volatile memory device including nitrogen pocket implants and methods for making the same
IES20070229A2 (en) 2006-06-05 2007-10-03 Fotonation Vision Ltd Image acquisition method and apparatus
US7863132B2 (en) * 2006-06-20 2011-01-04 Macronix International Co., Ltd. Method for fabricating a charge trapping memory device
CN100539187C (zh) * 2006-09-30 2009-09-09 中芯国际集成电路制造(上海)有限公司 金属氧化物半导体器件及其制造方法
US9111985B1 (en) * 2007-01-11 2015-08-18 Cypress Semiconductor Corporation Shallow bipolar junction transistor
JP5076548B2 (ja) 2007-02-22 2012-11-21 富士通セミコンダクター株式会社 半導体装置とその製造方法
US7773118B2 (en) 2007-03-25 2010-08-10 Fotonation Vision Limited Handheld article with movement discrimination
KR101386433B1 (ko) * 2007-09-17 2014-04-21 삼성전자주식회사 반도체 소자 및 그 제조방법
JP4973463B2 (ja) * 2007-11-16 2012-07-11 トヨタ自動車株式会社 半導体装置
JP4994437B2 (ja) * 2009-11-18 2012-08-08 ルネサスエレクトロニクス株式会社 半導体集積回路装置及びその製造方法
CN102299074B (zh) * 2010-06-22 2013-04-17 中国科学院微电子研究所 一种半导体器件及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168334A (en) * 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
JPH06283721A (ja) 1992-03-06 1994-10-07 Oko Denshi Kofun Yugenkoshi 不揮発性メモリ・セル、アレー装置、製造方法、及びそのメモリ回路
JPH0722524A (ja) 1993-07-06 1995-01-24 Nippon Steel Corp 不揮発性半導体記憶装置及びその製造方法
US5516707A (en) 1995-06-12 1996-05-14 Vlsi Technology, Inc. Large-tilted-angle nitrogen implant into dielectric regions overlaying source/drain regions of a transistor
JPH09148542A (ja) * 1995-11-17 1997-06-06 Sharp Corp 半導体記憶装置及びその製造方法
US5937310A (en) * 1996-04-29 1999-08-10 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
JP3400267B2 (ja) 1996-10-09 2003-04-28 シャープ株式会社 不揮発性半導体メモリの製造方法
KR100246364B1 (ko) * 1997-12-02 2000-03-15 김영환 게이트산화막 형성방법
US5962914A (en) 1998-01-14 1999-10-05 Advanced Micro Devices, Inc. Reduced bird's beak field oxidation process using nitrogen implanted into active region
US6188101B1 (en) 1998-01-14 2001-02-13 Advanced Micro Devices, Inc. Flash EPROM cell with reduced short channel effect and method for providing same
US6166958A (en) * 1998-07-09 2000-12-26 Kabushiki Kaisha Toshiba Semiconductor memory device, method for manufacturing the same, and method for controlling the same
US6387766B1 (en) * 1998-11-06 2002-05-14 Infineon Technologies Ag Method for manufacturing an integrated circuit with low threshold voltage differences of the transistors therein
JP2000332237A (ja) 1999-05-17 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
US6284603B1 (en) * 2000-07-12 2001-09-04 Chartered Semiconductor Manufacturing Inc. Flash memory cell structure with improved channel punch-through characteristics

Also Published As

Publication number Publication date
DE10146013B4 (de) 2009-01-29
JP4152598B2 (ja) 2008-09-17
KR20020074052A (ko) 2002-09-28
JP2002280464A (ja) 2002-09-27
US7084037B2 (en) 2006-08-01
KR100739084B1 (ko) 2007-07-13
US20020132416A1 (en) 2002-09-19
US20050087778A1 (en) 2005-04-28
TW519675B (en) 2003-02-01

Similar Documents

Publication Publication Date Title
DE10146013A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112004000248B4 (de) SONOS-Flash-Speichereinrichtungen und Verfahren zum Schützen einer SONOS-Flash-Speichereinrichtung vor UV-induzierter Aufladung
DE112014004790B4 (de) 3D-NAND-Speicherzelle, NAND-Speicherstruktur und Verfahren zur Herstellung einer 3D-NAND-Speicherstruktur
DE3816358C2 (de)
DE60034369T2 (de) Mos-transistor und speicherzelle mit eingekapselter wolfram-gate, und herstellungsverfahren
DE4114344C2 (de) Herstellungsverfahren und Aufbau einer nicht-flüchtigen Halbleiterspeichereinrichtung mit einer Speicherzellenanordnung und einem peripheren Schaltkreis
DE10392392B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit nichtflüchtigem Speicherbauelement ohne Bitleitungskurzschlüsse
DE19533165C2 (de) Verfahren zur Herstellung einer nicht-flüchtigen Speicherzelle mit einer Stapelgateelektrode in einem zellenförmigen Oxidatonsbereich
DE102004030345A1 (de) Mehrmulden-Bauelement und Herstellungsverfahren
DE102006005547A1 (de) Nichtflüchtiger Halbleiterspeicher und Verfahren zum Herstellen desselben
DE112004000380T5 (de) Ladungsträgereinfangspeicherarrays mit Immunität gegenüber Schäden aus der Kontaktlochherstellung
DE10228565A1 (de) Nicht-flüchtige Speichervorrichtung und Herstellungsverfahren derselben
DE10104082A1 (de) Halbleiterspeichervorrichtung
DE112013005968T5 (de) Speicher-Zuerst-Prozessfluss und Vorrichtung
DE112013005974B4 (de) Verfahren zur Herstellung einer Splitgatevorrichtung sowie Verfahren zur Herstellung einer Splitgatevorrichtung und einer Peripherievorrichtung
DE112013005987B4 (de) Halbleitervorrichtung mit nichtflüchtiger Speicherzelle und Verfahren zur Herstellung
DE10228528B4 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE102016124264B4 (de) Verfahren zur Verwendung beim Bilden einer Halbleitervorrichtung und eine mittels des Verfahrens hergestellte Vorrichtung
DE10221884A1 (de) Verfahren zum Herstellen einer Schicht-Anordnung, Schicht-Anordnung und Speicher-Anordnung
DE112004003004T5 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE10162975A1 (de) Halbleiter-Vorrichtung und Verfahren zur Herstellung derselben
WO2004003979A2 (de) Verfahren zur herstellung eines nrom-speicherzellenfeldes
DE19549486C2 (de) Festwert-Speicherzellenanordnung und Verfahren zu deren Herstellung
DE112013005992T5 (de) Bildung von Hochspannungs-Gates

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8181 Inventor (new situation)

Inventor name: TAKAHASHI, KOJI, KAWASAKI, KANAGAWA, JP

Inventor name: GAMO, YASUO, KAWASAKI, KANAGAWA, JP

8127 New person/name/address of the applicant

Owner name: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SU, US

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: CYPRESS SEMICONDUCTOR CORP. (N.D.GES.D.STAATES, US

Free format text: FORMER OWNER: SPANSION LLC (N.D.GES.D. STAATES DELAWARE), SUNNYVALE, CALIF., US

R082 Change of representative

Representative=s name: MURGITROYD & COMPANY, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee