CN102299074B - 一种半导体器件及其形成方法 - Google Patents

一种半导体器件及其形成方法 Download PDF

Info

Publication number
CN102299074B
CN102299074B CN2010102151258A CN201010215125A CN102299074B CN 102299074 B CN102299074 B CN 102299074B CN 2010102151258 A CN2010102151258 A CN 2010102151258A CN 201010215125 A CN201010215125 A CN 201010215125A CN 102299074 B CN102299074 B CN 102299074B
Authority
CN
China
Prior art keywords
area
source
semiconductor
semiconductor device
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102151258A
Other languages
English (en)
Other versions
CN102299074A (zh
Inventor
尹海洲
骆志炯
朱慧珑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2010102151258A priority Critical patent/CN102299074B/zh
Priority to US13/063,882 priority patent/US8524565B2/en
Priority to CN2011900000529U priority patent/CN202839583U/zh
Priority to PCT/CN2011/071020 priority patent/WO2011160456A1/zh
Priority to GB1121728.8A priority patent/GB2495342B/en
Publication of CN102299074A publication Critical patent/CN102299074A/zh
Application granted granted Critical
Publication of CN102299074B publication Critical patent/CN102299074B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种半导体器件的形成方法，其中，形成所述源漏区的步骤包括：确定交界区并形成辅助层，所述辅助层覆盖所述交界区，所述交界区包括接于所述隔离区的部分宽度的所述有源区；以所述辅助层、所述栅堆叠结构和所述隔离区为掩膜，去除所述有源区内部分厚度的所述半导体基底，以形成凹槽；在所述凹槽中生成半导体材料，以填充所述凹槽。以及，一种半导体器件，在所述源漏区和所述隔离区之间夹有所述半导体基底材料。利于减少漏电。

Description

一种半导体器件及其形成方法
技术领域
本发明涉及半导体技术领域，具体来说，涉及一种半导体器件及其形成方法。
背景技术
当前，形成半导体器件的方法包括：首先，如图1和图2所示，在半导体基底10上形成有源区20和环绕所述有源区20的隔离区12；随后，如图3和图4所示，形成栅堆叠结构(所述栅堆叠结构包括栅介质层22，形成于所述栅介质层22上的栅极24以及环绕所述栅介质层22和所述栅极24的侧墙26，实践中，所述栅极上还形成有盖层，所述盖层通常为氮化硅，可防止所述栅极在操作过程中受损伤，为描述方便，本文件内的文字和附图中，不再标示所述盖层)，所述栅堆叠结构形成于所述有源区20上并延伸至所述隔离区12；再后，如图5和图6所示，以所述栅堆叠结构和所述隔离区12为掩膜，去除所述有源区20内部分厚度的所述半导体基底10，以形成凹槽30；最后，在所述凹槽30中生成半导体材料，以填充所述凹槽30，形成源漏区。
然而，如图7至图9所示，实践中发现，在所述源漏区32和所述隔离区12的交界处，形成有缝隙34；继而，如图10至图12所示，使得后续在所述源漏区32上形成接触区36(如金属硅化物层)时，所述接触区36易经所述缝隙34而到达结区，进而导致漏电。
发明内容
为了解决上述问题，本发明提供了一种半导体器件及其形成方法，利于减少漏电。
本发明提供的一种半导体器件的形成方法，包括，
在半导体基底上形成有源区和环绕所述有源区的隔离区；
形成栅堆叠结构，所述栅堆叠结构形成于所述有源区上并延伸至所述隔离区；
形成源漏区，所述源漏区嵌于所述有源区内的所述半导体基底中并位于所述栅堆叠结构两侧；
其中，形成所述源漏区的步骤包括：
确定交界区并形成辅助层，所述辅助层覆盖所述交界区，所述交界区包括接于所述隔离区的部分宽度的所述有源区；
以所述辅助层、所述栅堆叠结构和所述隔离区为掩膜，去除所述有源区内部分厚度的所述半导体基底，以形成凹槽；
在所述凹槽中生成半导体材料，以填充所述凹槽。
可选地，所述辅助层材料为氧化硅或氮化硅中的一种或其组合。
可选地，在平行于所述半导体基底且垂直于所述隔离区的方向上，所述部分宽度远小于所述有源区的宽度。
可选地，所述部分宽度为光刻工艺允许的最小尺寸。
可选地，对于PMOS器件，所述半导体材料为Si1-XGeX；对于NMOS器件，所述半导体材料为Si:C。
本发明提供的一种半导体器件，所述半导体器件形成于有源区上，所述有源区形成于半导体基底上且环绕有隔离区，所述半导体器件包括，
栅堆叠结构，所述栅堆叠结构贯穿所述有源区并延伸至所述隔离区；
源漏区，所述源漏区嵌于所述有源区内的所述半导体基底中并位于所述栅堆叠结构两侧；
其中，在所述源漏区和所述隔离区的交界区形成有所述半导体基底材料。
可选地，在平行于所述半导体基底且垂直于所述隔离区的方向上，形成于所述源漏区和所述隔离区的交界区的所述半导体基底材料的宽度远小于所述有源区的宽度。
可选地，所述部分宽度为光刻工艺允许的最小尺寸。
可选地，所述半导体基底材料为Si时，对于PMOS器件，所述半导体材料为Si1-XGeX；对于NMOS器件，所述半导体材料为Si:C。
与现有技术相比，采用本发明提供的技术方案具有如下优点：
在确定所述交界区(所述交界区包括接于所述隔离区的部分宽度的所述有源区)后形成辅助层，使所述辅助层覆盖所述交界区，使得在形成凹槽时，在所述凹槽和所述隔离区之间残留有所述半导体基底材料，即，所述凹槽各壁均为所述半导体基底材料，再以所述半导体基底材料为籽晶，利于所述半导体材料在所述凹槽中沿各方向均匀地生长，进而利于减少在形成的源漏区与所述隔离区的交界处形成缝隙的可能性；
在所述凹槽和所述隔离区之间形成残留的半导体基底材料时，增加所述辅助层为掩膜，可在形成所述残留的半导体基底材料后，去除所述辅助层，利于本发明提供的技术方案与现有工艺的兼容；
通过使PMOS器件中的所述半导体材料为Si1-XGeX；NMOS器件中的所述半导体材料为Si:C，利于利用各所述半导体材料提供的应力调节半导体器件中沟道区内载流子的迁移率；通过使所述凹槽各壁均为所述半导体基底材料，使得在所述凹槽中生成半导体材料以形成源漏区时，减少了在所述交界区形成缝隙的可能性，利于减少各所述半导体材料的应力损失，增强沟道区内载流子迁移率的改善效果。
附图说明
下列各剖视图均为沿对应的俯视图中给出的剖线(AA’、BB’)切割已形成的结构后获得。
图1和图2所示为现有技术中形成有源区后的结构示意图；
图3和图4所示为现有技术中形成栅堆叠结构后的结构示意图；
图5和图6所示为现有技术中形成凹槽后的结构示意图；
图7至图9所示为现有技术中形成源漏区后的结构示意图；
图10至图12所示为现有技术中形成接触区后的结构示意图；
图13和图14所示为本发明半导体器件的形成方法实施例中形成有源区后的结构示意图；
图15和图16所示为本发明半导体器件的形成方法实施例中形成栅堆叠结构后的结构示意图；
图17和图18所示为本发明半导体器件的形成方法实施例中形成辅助层后的结构示意图；
图19和图20所示为本发明半导体器件的形成方法实施例中形成凹槽后的结构示意图；
图21和图22所示为本发明半导体器件的形成方法实施例中形成源漏区后的结构示意图。
具体实施方式
下文的公开提供了许多不同的实施例或例子用来实现本发明提供的技术方案。虽然下文中对特定例子的部件和设置进行了描述，但是，它们仅仅为示例，并且目的不在于限制本发明。
此外，本发明可以在不同实施例中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论的各种实施例和/或设置之间的关系。
本发明提供了各种特定工艺和/或材料的例子，但是，本领域普通技术人员可以意识到的其他工艺和/或其他材料的替代应用，显然未脱离本发明要求保护的范围。需强调的是，本文件内所述的各种区域的边界包含由于工艺或制程的需要所作的必要的延展。
本发明提供了一种半导体器件的形成方法，包括：
首先，如图13和图14所示，在半导体基底100上形成有源区140和环绕所述有源区140的隔离区120。
具体地，本文件中，所述半导体基底100已经历处理操作，所述处理操作包括预清洗及形成阱区，在本实施例中，所述半导体基底100为硅衬底，在其他实施例中，所述半导体基底100还可以包括其他化合物半导体，如碳化硅、砷化镓、砷化铟或磷化铟；此外，所述半导体基底100优选地包括外延层；所述半导体基底100也可以包括绝缘体上硅(SOI)结构。
半导体器件形成于所述有源区140上，各所述半导体器件之间间隔有所述隔离区120。
随后，如图15和图16所示，形成栅堆叠结构，所述栅堆叠结构形成于所述有源区140上并延伸至所述隔离区120。
所述栅堆叠结构包括形成于所述有源区140上的栅介质层102、形成于所述栅介质层102上的栅极104，以及，环绕所述栅介质层102和所述栅极104的侧墙106。其中，所述栅极104可采用先栅工艺(gate first)或后栅工艺(gate last)形成，采用先栅工艺形成所述栅极104时，所述栅极104可为堆叠的金属栅；采用后栅工艺形成所述栅极104时，所述栅极104可为替代栅(在后续形成源漏区及层间介质层后去除所述替代栅形成金属栅)。所述栅介质层102可以选用铪基材料，如HfO2、HfSiO、HfSiON、HfTaO、HfTiO或HfZrO中的一种或其组合。所述侧墙106可以包括氮化硅、氧化硅、氮氧化硅或碳化硅中的一种或其组合。所述侧墙106可以具有多层结构。所述栅极104、栅介质层102、侧墙106以及上述处理操作均可采用传统工艺形成或执行。所述栅堆叠结构可经延伸至所述隔离区120的部分实现外连。
再后，如图17和图18所示，确定交界区并形成辅助层160，所述辅助层160覆盖所述交界区(如图中虚框所标示)，所述交界区包括接于所述隔离区120的部分宽度的所述有源区140；
其中，所述辅助层160材料为氧化硅或氮化硅中的一种或其组合。其中，所述氧化硅包括掺杂或未掺杂的氧化硅玻璃，如氟硅玻璃、硼硅玻璃、磷硅玻璃、硼磷硅玻璃、碳氧化硅或碳氮氧化硅。所述氮化硅也可为碳氮化硅。可采用传统工艺(如沉积工艺结合刻蚀工艺)形成所述辅助层160。此时，在所述隔离区120中靠近源漏区的侧壁上形成残留半导体基底材料时，所述辅助层160被用作掩膜。
本发明的发明人认为，现有技术中，在源漏区和所述隔离区120之间形成缝隙的原因在于：所述源漏区由填充所述凹槽的半导体材料构成，所述半导体材料采用外延工艺生成；形成所述凹槽时以所述栅堆叠结构和所述隔离区120为掩膜，即，形成所述凹槽后，将暴露所述隔离区120的侧壁；换言之，所述凹槽的各壁中，既包括半导体基底材料，也包括所述隔离区120的侧壁；而采用外延工艺生成所述半导体材料时，是以所述半导体基底材料为籽晶的，即，作为所述凹槽的壁的所述隔离区120的侧壁无法提供所述籽晶；此外，本发明的发明人发现，所述半导体材料沿不同晶向的生长速率也不同，具体地，与(100)和(110)方向相比，所述半导体材料沿(111)方向的生长速率较慢；而实践中，通常垂直于所述半导体基底100的方向为(100)方向，而平行于所述半导体基底100的方向为(110)方向，则(111)方向斜交于(100)和(110)方向，即，由于所述半导体材料沿(111)方向的生长速率较慢，将使所述半导体材料在此方向上形成倾斜的侧面(沿(111)方向)，所述倾斜的侧面和所述隔离区120的侧壁之间即形成缝隙。
由此，本发明的发明人认为，如果在所述隔离区120的侧壁上保留或形成有所述半导体基底材料，换言之，增加所述凹槽的各壁中所述半导体基底材料所占的比例，即，通过补充具有不同晶向的所述半导体基底材料作为籽晶，以经补充的籽晶外延生长的半导体材料填充上述缝隙，利于减小甚至消除所述源漏区和所述隔离区120间的缝隙，进而减少漏电。
在本实施例中，通过引入所述辅助层160，利用所述辅助层160遮挡接于所述隔离区120的部分宽度的所述有源区140，使所述部分宽度的所述有源区140在形成所述凹槽的过程中不被去除，即可在填充所述凹槽时，以所述部分宽度的所述有源区140作为补充的籽晶。
在本文件内，所述宽度意指任一区域在确定的方向上所占的线状空间。
其中，在平行于所述半导体基底100且垂直于所述隔离区120的方向(如图中箭头所示)上，所述部分宽度远小于所述有源区140的宽度。如，所述部分宽度可小于或等于所述有源区140的宽度的5％；具体地，所述有源区140的宽度为2000埃时，所述部分宽度可为100埃；实践中，所述部分宽度可为光刻工艺允许的最小尺寸，目的是使上述增加的籽晶尽量薄，以使本发明提供的技术方案与现行工艺更好地兼容。
在确定所述交界区(所述交界区包括接于所述隔离区的部分宽度的所述有源区)后形成辅助层160，使所述辅助层160覆盖所述交界区，使得在形成凹槽时，在所述凹槽和所述隔离区120之间残留有所述半导体基底材料，即，所述凹槽各壁均为所述半导体基底材料，再以所述半导体基底材料为籽晶，利于所述半导体材料在所述凹槽中沿各方向均匀地生长，进而利于减少在形成的源漏区与所述隔离区120的交界处形成缝隙的可能性。
然后，如图19和图20所示，以所述辅助层160、所述栅堆叠结构和所述隔离区120为掩膜，去除所述有源区140内部分厚度的所述半导体基底100，以形成凹槽180。
可采用传统工艺(如刻蚀工艺)去除所述有源区140内部分厚度的所述半导体基底100。
通过增加所述辅助层160，可在形成所述凹槽180后，在接近所述凹槽180的所述隔离区120的侧壁上残留有部分厚度的半导体基底100，所述部分厚度的半导体基底100即可作为后续形成半导体材料的籽晶。
在所述凹槽180和所述隔离区120之间形成残留的半导体基底材料时，增加所述辅助层160为掩膜，可在形成所述残留的半导体基底材料后，去除所述辅助层160，利于本发明提供的技术方案与现有工艺的兼容。
最后，如图21和图22所示，在所述凹槽180中生成半导体材料182，以填充所述凹槽180，形成源漏区。
此时，所述凹槽180的各壁均为所述半导体材料，以所述半导体材料为籽晶，采用外延工艺，可在所述凹槽180中生成半导体材料182，以形成所述源漏区。具体地，在所述半导体基底100中包含Si时，对于PMOS器件，所述源漏区可为Si1-XGeX(X的取值范围可为0.1～0.7，可以根据工艺需要灵活调节，如0.2、0.3、0.4、0.5或0.6，本文件内未作特殊说明处，X的取值均与此相同，不再赘述)；对于NMOS器件，所述源漏区可为Si:C(C的原子数百分比可以为0.2％～2％，如0.5％、1％或1.5％，C的含量可以根据工艺需要灵活调节，本文件内未作特殊说明处，C的原子数百分比均与此相同，不再赘述)。需说明的是，所述半导体材料182可以是已完成离子掺杂的半导体材料，如，可以是N型或P型的Si1-XGeX或Si:C。所述离子掺杂操作可以在生成所述半导体材料182的过程中直接形成(如在生成所述半导体材料182的反应物中掺入包含掺杂离子成分的反应物)；也可以在生成所述半导体材料182后，再经由离子注入工艺形成，可采用任何传统的离子注入工艺执行所述离子掺杂操作，不再赘述。
采用上述材料形成所述源漏区，利于利用所述源漏区提供的应力调节半导体器件沟道区内的应力，以改善所述沟道区内载流子的迁移率；采用本发明提供的方法形成所述源漏区时，利于减少所述源漏区的应力损失。
本发明还提供了一种半导体器件，所述半导体器件形成于有源区上，所述有源区形成于半导体基底上且环绕有隔离区，所述半导体器件包括，栅堆叠结构，所述栅堆叠结构贯穿所述有源区并延伸至所述隔离区；源漏区，所述源漏区嵌于所述有源区内的所述半导体基底中并位于所述栅堆叠结构两侧；其中，在所述源漏区和所述隔离区的交界区形成有所述半导体基底材料。
在平行于所述半导体基底且垂直于所述隔离区的方向上，形成于所述源漏区和所述隔离区的交界区的所述半导体基底材料的宽度远小于所述有源区的宽度。如，夹于所述源漏区和所述隔离区之间的所述半导体基底材料的宽度可小于或等于所述有源区的宽度的5％；具体地，所述有源区的宽度为2000埃时，夹于所述源漏区和所述隔离区之间的所述半导体基底材料的宽度可为100埃；实践中，夹于所述源漏区和所述隔离区之间的所述半导体基底材料的宽度可为光刻工艺允许的最小尺寸，目的是使前述增加的籽晶尽量薄，以使本发明提供的技术方案与现行工艺更好地兼容。其他相关结构均与前述实施例相同，不再赘述。
此外，本发明的应用范围不局限于说明书中描述的特定实施例的工艺、结构、制造、物质组成、手段、方法及步骤。根据本发明的公开内容，本领域技术人员将容易地理解，对于目前已存在或者以后即将开发出的工艺、机构、制造、物质组成、手段、方法或步骤，它们在执行与本发明描述的对应实施例大体相同的功能或者获得大体相同的结果时，依照本发明的教导，可以对它们进行应用，而不脱离本发明所要求保护的范围。

Claims (9)

1.一种半导体器件的形成方法，包括，
在半导体基底上形成有源区和环绕所述有源区的隔离区；
形成栅堆叠结构，所述栅堆叠结构形成于所述有源区上并延伸至所述隔离区；
形成源漏区，所述源漏区嵌于所述有源区内的所述半导体基底中并位于所述栅堆叠结构两侧；
其特征在于，形成所述源漏区的步骤包括：
确定交界区并形成辅助层，所述辅助层覆盖所述交界区，所述交界区包括接于所述隔离区的部分宽度的所述有源区；
以所述辅助层、所述栅堆叠结构和所述隔离区为掩膜，去除所述有源区内部分厚度的所述半导体基底，以形成凹槽；
在所述凹槽中生成半导体材料，以填充所述凹槽。
2.根据权利要求1所述的方法，其特征在于：所述辅助层材料为氧化硅或氮化硅中的一种或其组合。
3.根据权利要求1所述的方法，其特征在于：在平行于所述半导体基底且垂直于所述隔离区的方向上，所述部分宽度小于或等于所述有源区的宽度的5％。
4.根据权利要求3所述的方法，其特征在于：所述部分宽度为光刻工艺允许的最小尺寸。
5.根据权利要求1所述的方法，其特征在于：对于PMOS器件，所述半导体材料为Si1-XGeX；对于NMOS器件，所述半导体材料为Si:C。
6.一种半导体器件，所述半导体器件形成于有源区上，所述有源区形成于半导体基底上且环绕有隔离区，所述半导体器件包括，
栅堆叠结构，所述栅堆叠结构贯穿所述有源区并延伸至所述隔离区；
源漏区，所述源漏区嵌于所述有源区内的所述半导体基底中并位于所述栅堆叠结构两侧；
其特征在于：在所述源漏区和所述隔离区的交界区形成有所述半导体基底材料，所述交界区包括接于所述隔离区的部分宽度的所述有源区，所述交界区由辅助层覆盖。
7.根据权利要求6所述的半导体器件，其特征在于：在平行于所述半导体基底且垂直于所述隔离区的方向上，形成于所述源漏区和所述隔离区的交界区的所述半导体基底材料的宽度小于或等于所述有源区的宽度的5％。
8.根据权利要求6所述的半导体器件，其特征在于：所述部分宽度为光刻工艺允许的最小尺寸。
9.根据权利要求6所述的半导体器件，其特征在于：所述半导体基底材料为Si时，对于PMOS器件，所述源漏区为Si1-XGeX；对于NMOS器件，所述源漏区为Si:C。
CN2010102151258A 2010-06-22 2010-06-22 一种半导体器件及其形成方法 Active CN102299074B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2010102151258A CN102299074B (zh) 2010-06-22 2010-06-22 一种半导体器件及其形成方法
US13/063,882 US8524565B2 (en) 2010-06-22 2011-02-16 Semiconductor device and method for forming the same
CN2011900000529U CN202839583U (zh) 2010-06-22 2011-02-16 一种半导体器件
PCT/CN2011/071020 WO2011160456A1 (zh) 2010-06-22 2011-02-16 一种半导体器件及其形成方法
GB1121728.8A GB2495342B (en) 2010-06-22 2011-02-16 Semiconductor device and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102151258A CN102299074B (zh) 2010-06-22 2010-06-22 一种半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN102299074A CN102299074A (zh) 2011-12-28
CN102299074B true CN102299074B (zh) 2013-04-17

Family

ID=45359394

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102151258A Active CN102299074B (zh) 2010-06-22 2010-06-22 一种半导体器件及其形成方法
CN2011900000529U Expired - Lifetime CN202839583U (zh) 2010-06-22 2011-02-16 一种半导体器件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2011900000529U Expired - Lifetime CN202839583U (zh) 2010-06-22 2011-02-16 一种半导体器件

Country Status (4)

Country Link
US (1) US8524565B2 (zh)
CN (2) CN102299074B (zh)
GB (1) GB2495342B (zh)
WO (1) WO2011160456A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103377946B (zh) 2012-04-28 2016-03-02 中国科学院微电子研究所 一种半导体结构及其制造方法
CN103779223B (zh) * 2012-10-23 2016-07-06 中国科学院微电子研究所 Mosfet的制造方法
US9728637B2 (en) * 2013-11-14 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanism for forming semiconductor device with gate
CN108155151A (zh) * 2017-12-21 2018-06-12 德淮半导体有限公司 金属氧化物半导体晶体管及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347150A (zh) * 2000-10-09 2002-05-01 联华电子股份有限公司 互补式金属氧化物半导体的制造方法
JP2002280464A (ja) * 2001-03-16 2002-09-27 Fujitsu Ltd 半導体装置及びその製造方法
CN101383326A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 Mos晶体管及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618839B1 (ko) * 2004-06-28 2006-09-01 삼성전자주식회사 반도체 소자의 제조 방법
JP2006059841A (ja) * 2004-08-17 2006-03-02 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US20080157200A1 (en) * 2006-12-27 2008-07-03 International Business Machines Corporation Stress liner surrounded facetless embedded stressor mosfet
US7928474B2 (en) 2007-08-15 2011-04-19 Taiwan Semiconductor Manufacturing Company, Ltd., Forming embedded dielectric layers adjacent to sidewalls of shallow trench isolation regions
CN101540315B (zh) * 2008-03-17 2010-12-08 联华电子股份有限公司 半导体装置及其形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1347150A (zh) * 2000-10-09 2002-05-01 联华电子股份有限公司 互补式金属氧化物半导体的制造方法
JP2002280464A (ja) * 2001-03-16 2002-09-27 Fujitsu Ltd 半導体装置及びその製造方法
CN101383326A (zh) * 2007-09-07 2009-03-11 东部高科股份有限公司 Mos晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2002-280464A 2002.09.27

Also Published As

Publication number Publication date
US8524565B2 (en) 2013-09-03
GB201121728D0 (zh) 2012-02-01
CN202839583U (zh) 2013-03-27
US20130115743A1 (en) 2013-05-09
CN102299074A (zh) 2011-12-28
GB2495342A (en) 2013-04-10
GB2495342B (en) 2015-06-10
WO2011160456A1 (zh) 2011-12-29

Similar Documents

Publication Publication Date Title
US10868175B2 (en) Method for manufacturing semiconductor structure
US9853030B2 (en) Fin field effect transistor
KR102226997B1 (ko) 핀펫을 포함하는 집적 회로 디바이스 및 그 제조 방법
US9087725B2 (en) FinFETs with different fin height and EPI height setting
US10516048B2 (en) Fabrication of semiconductor device
US8791028B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20140209976A1 (en) Transistors and methods of manufacturing the same
EP2615643B1 (en) Field-effect transistor and manufacturing method thereof
US7485524B2 (en) MOSFETs comprising source/drain regions with slanted upper surfaces, and method for fabricating the same
US10211309B2 (en) Method and device for metal gate stacks
CN109326561B (zh) 鳍式场效晶体管的制造方法
CN103632973A (zh) 半导体器件及其制造方法
US7781278B2 (en) CMOS devices having channel regions with a V-shaped trench and hybrid channel orientations, and method for forming the same
US20160149027A1 (en) Asymmetrical finfet structure and method of manufacturing same
EP3185304A1 (en) Method and device for reducing finfet self-heating effect
CN102299074B (zh) 一种半导体器件及其形成方法
CN202585379U (zh) 一种隔离区、半导体器件
CN202585380U (zh) 一种源漏区
US20170033107A1 (en) Semiconductor device and method for manufacturing the same
JP2011199112A (ja) 半導体装置およびその製造方法
US20130122691A1 (en) Method for making semiconductor structure
US20200235222A1 (en) Semiconductor devices and methods of manufacturing the same
US20160190318A1 (en) Semiconductor device and manufacturing method thereof
KR102422158B1 (ko) 반도체장치 및 그 제조 방법
KR102465356B1 (ko) 반도체 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant