DE10110707A1 - Ferroelektrischer Speicher mit Referenzzellen und Ansteuerungsverfahren für diesen - Google Patents

Abstract

Ein erfindungsgemäßer ferroelektrischer Speicher ist mit Folgendem versehen: DOLLAR A - einem Speicherzellenarray mit mindestens drei Speicherzellen (FSk), von denen jede über einen ferroelektrischen Kondensator (FCk) zum Speichern von logisch "1" oder logisch "0", abhängig von der Richtung der spontanen Polarisation, und einen ersten Transistor (TAk) und einen zweiten Transistor (TBk) verfügt, die parallel mit einer Elektrode des ferroelektrischen Kondensators verbunden sind; DOLLAR A - einer ersten Bitleitung (BLA), mit der die ferroelektrischen Kondensatoren der Speicherzellen über die ersten Transistoren parallel verbunden sind; DOLLAR A - einer zweiten Bitleitung (BLB), mit der die ferroelektrischen Kondensatoren der mehreren Speicherzellen über den zweiten Transistor verbunden sind; und DOLLAR A - einer Entscheidungseinrichtung zum Vergleichen der Spannung der ersten Bitleitung und der Spannung der zweiten Bitleitung miteinander, um zu erkennen, ob der Datenwert dem Wert "1" oder logisch "0" entspricht. DOLLAR A So ist eine Beeinträchtigung von Referenzzellen unterdrückt, für die mehr Lesevorgänge als für Datenzellen ausgeführt werden, und im Ergebnis kann eine als Bezugsspannung verwendete mittlere Spannung korrekt erzeugt werden.

Description

Die Erfindung betrifft einen ferroelektrischen Speicher und ein Ansteuerungsverfahren für diesen.

Ferroelektrische Speicher unter Verwendung eines Ferroelek­ trikums für einen Kondensator wurden in den letzten Jahren dank ihrer Merkmale, wie nichtflüchtiger Speicherung und Schreib/Lese-Vorgängen mit hoher Geschwindigkeit, teilweise in den praktischen Gebrauch eingeführt.

Wenn an einen ferroelektrischen Kondensator ein elektrisches Feld abwechselnd in positiver und negativer Richtung ange­ legt wird, zeigt die sich ergebende Polarisation eine Hyste­ reseschleife, wie sie in Fig. 6 dargestellt ist, in der die Abszisse das angelegte elektrische Feld repräsentiert und die Ordinate den Polarisationswert repräsentiert. Es ist er­ kennbar, dass der ferroelektrische Kondensator zwei remanen­ te Polarisationswerte in Zuständen A und C beim angelegten elektrischen Feld Null aufweisen kann. Wenn dafür gesorgt wird, dass diese Remanenzwerte den Werten logisch "1" bzw. "0" entsprechen, können logische Daten in zwei Zuständen nichtflüchtig gespeichert werden.

Um auf diese Weise gespeicherte Daten mit einer an den mit Bitleitungen verbundenen ferroelektrischen Kondensator ange­ legten Spannung zu lesen, werden an die Bitleitungen elek­ trische Ladungen ausgegeben, wie sie durch Schalten oder Nichtschalten der Polarisation entsprechend dem gespeicher­ ten Datenwert erzeugt werden, wodurch eine Signalspannung erzeugt wird und so der Datenwert gelesen werden kann. Auf diese Weise wird den Richtungen, in denen die Polarisation geschaltet bzw. nicht geschaltet wird, den Werten logisch "1" bzw. "0" zugeordnet. Es existieren zwei Verfahren zum Erkennen der Signalspannung.

Beim ersten Verfahren wird eine 2T2C-Zelle aus zwei ferro­ elektrischen Kondensatoren und zwei Transistoren dazu ver­ wendet, einen logischen Datenwert zu speichern. In den Kon­ densatoren werden einander entgegengesetzte Datenwerte ge­ speichert, wobei die Kondensatoren mit einer ersten bzw. ei­ ner zweiten Bitleitung verbunden sind, und es wird die Sig­ nalspannung auf der ersten Bitleitung mit der auf der zwei­ ten Bitleitung verglichen, um den gespeicherten Datenwert zu erkennen.

Beim zweiten Verfahren wird eine 1T1C-Zelle aus einem ferro­ elektrischen Kondensator und einem Transistor verwendet, und es ist eine Referenzzelle zum Erzeugen einer Bezugsspannung vorhanden, wobei eine auf einer ersten Bitleitung erzeugte Signalspannung und eine auf einer zweiten Bitleitung erzeug­ te Bezugsspannung miteinander verglichen werden, um den ge­ speicherten Datenwert zu erkennen. In diesem Fall ist die Bezugsspannung wünschenswerterweise eine mittlere Spannung zwischen der Signalspannung für den Wert logisch "1" und denjenigen für den Wert "0".

Um die Bezugsspannung zu erzeugen, wurden verschiedene Ver­ fahren entwickelt, wie sie beispielsweise in JP-A-7-192476 und JP-A-7-93978 offenbart sind. Bei diesen Verfahren sind zwei ferroelektrische Kondensatoren mit identischem Aufbau, wie in einer Speicherzelle als Referenzzelle, vorhanden, um die Werte logisch "1" bzw. "0" zu speichern, und Spannungen, die sich aus dem Lesen der zwei Kondensatoren ergeben, wer­ den gemittelt, wodurch eine mittlere Spannung erzeugt wird. Bei einem anderen Verfahren, wie es in JP-A-2-301093 angege­ ben ist, ist die Fläche eines eine Referenzzelle bildenden ferroelektrischen Kondensators verschieden von derjenigen einer Speicherzelle gemacht, und unter Ausnutzung dieser Tatsache wird eine Bezugsspannung erzeugt. Bei noch einem anderen Verfahren, wie es in JP-A-5-114741 angegeben ist, wird ein Kondensator unter Verwendung eines normalen para­ elektrischen Films als Referenzzelle verwendet, und die Aus­ gangsspannung unter Ausnutzung gespeicherter Ladungen er­ höht, um für eine mittlere Spannung zwischen der Signalspan­ nung für den Wert logisch "1" und derjenigen für logisch "0" zu sorgen.

Eine 2T2C-Speicherzelle, bei der zwei Transistoren und zwei Kondensatoren für einen gespeicherten Datenwert benötigt werden, ist für hohe Integration ungeeignet. Bei einer 1T1C- Speicherzelle, bei der der Lesehub halb so groß wie bei ei­ ner 2T2C-Speicherzelle ist, müssen Signalspannungen und eine Bezugsspannung mit hoher Genauigkeit erzeugt werden.

Beim in JP-A-2-301093 offenbarten Verfahren, bei dem eine Referenzzelle mit einem Kondensator mit anderer Elektroden­ fläche als in einer Speicherzelle verwendet wird, ist die Bezugsspannung durch den Kapazitätswert beim Schalten oder Nichtschalten der Polarisation bestimmt, was es erschwert, eine mittlere Spannung mit hoher Genauigkeit zu erzeugen. Da zwischen Datenzellen und Referenzzellen Unterschiede der Flächen der ferroelektrischen Kondensatoren bestehen, ist die Einstellung von Prozessbedingungen wegen Schwankungen der Kapazitätseigenschaften und dergleichen schwierig. Das­ selbe Problem existiert beim in JP-A-5-114741 offenbarten Verfahren.

Ferner ist es beim Verfahren unter Verwendung von zwei Kon­ densatoren in einer Referenzzelle, wie in den Dokumenten JP-A-7-192476 und JP-A-7-93978 offenbart, theoretisch zwar möglich, eine mittlere Spannung zu erzeugen, jedoch muss die Referenzzelle jedesmal dann eine Bezugsspannung erzeugen, wenn mit demselben Zellenarray verbundene Datenzellen gele­ sen werden. Infolgedessen wird die Anzahl der Operationen mit einer Referenzzelle viel größer als diejenige für eine Datenzelle. Da ein Ferroelektrikum Beeinträchtigungen er­ fährt, die als Eindruck und Ermüdung bezeichnet werden, de­ ren Ausmaß von der Anzahl von Lesevorgängen abhängt, beein­ trächtigen die Referenzzellen, an denen mehr Lesevorgänge als an Datenzellen ausgeführt werden, eine größere Beein­ trächtigung, was es unmöglich macht, eine mittlere Spannung korrekt zu erzeugen.

Der Erfindung liegt die Aufgabe zugrunde, einen ferroelek­ trischen Speicher mit Referenzzellen zu schaffen, bei dem eine Beeinträchtigung von Referenzzellen, an denen mehr Le­ sevorgänge als an Datenzellen ausgeführt werden, unterdrückt werden kann und eine mittlere Spannung korrekt erzeugt wer­ den kann, sowie ein Verfahren zum Ansteuern eines derartigen Speichers zu schaffen.

Die vorstehende Aufgabe ist hinsichtlich des Speichers durch den beigefügten Anspruch 1 und hinsichtlich des Verfahrens durch die unabhängigen Ansprüche 8 und 9 gelöst.

Die Erfindung wird aus der nachfolgenden detaillierten Be­ schreibung und den beigefügten Zeichnungen, die beide nur veranschaulichend sind und demgemäß für die Erfindung nicht beschränkend sind, vollständiger zu verstehen sein.

Wenn nachfolgend von einem Speicher die Rede ist, ist darun­ ter immer ein ferroelektrischer Speicher zu verstehen, so­ lange nichts Anderes angegeben ist.

Fig. 1A und 1B sind Ansichten, die ein Zellenarray bzw. den Aufbau einer Zelle innerhalb der Struktur eines Speichers gemäß einem Ausführungsbeispiel der Erfindung zeigen;

Fig. 2 ist eine Schnittansicht der Zellenstruktur beim Spei­ cher des Ausführungsbeispiels;

Fig. 3 ist ein Diagramm, das den Betriebsablauf bei einem Ausführungsbeispiel 2 der Erfindung zeigt;

Fig. 4 ist ein Blockdiagramm, das die Struktur des Speichers gemäß dem Ausführungsbeispiel zeigt;

Fig. 5 ist eine Ansicht, die den Betriebsablauf bei einem Ausführungsbeispiel 3 der Erfindung zeigt; und

Fig. 6 ist ein Kurvenbild, das die Hystereseschleife eines Ferroelektrikums zeigt.

Nachfolgend wird die Erfindung anhand von durch die beige­ fügten Zeichnungen veranschaulichten Ausführungsbeispielen im Einzelnen beschrieben.

Ausführungsbeispiel 1

Fig. 1A und 1B zeigen ein Zellenarray des Ausführungsbei­ spiels bzw. den Grundaufbau jeder der das Zellenarray bil­ denden Zellen. Fig. 1A zeigt dabei die Grundstruktur eines Zellenarrays, bei der ein Leseverstärker SA mit einem Bit­ leitungspaar BLA und BLB verbunden ist, mit denen n Zellen FS1, FS2, . . . FSn verbunden sind. Fig. 1B zeigt die Grund­ struktur einer Zelle FSk, wobei eine Plattenleitung PLK mit der Elektrode auf einer Seite eines ferroelektrischen Kon­ densators FCk, während dessen andere Elektrode mit der Bit­ leitung BLA und der Bitleitung BLB über einen Transistor TAk bzw. einen Transistor TBk verbunden ist. Mit Gateelektroden der Transistoren TAk, TBk sind Wortleitungen WLAk bzw. WLBk verbunden.

Fig. 2 ist eine Ansicht, die den Aufbau einer Speicherzelle im Schnitt zeigt. Ein ferroelektrischer Kondensator ist so aufgebaut, dass ein ferroelektrischer Isolierfilm FE zwi­ schen eine untere Elektrode BE und einer obere Elektrode TE eingebettet ist, wobei die obere Elektrode TE mit der Plat­ tenleitung PL verbunden ist und die untere Elektrode BE mit dem Sourcebereich So des Transistors verbunden ist. Als fer­ roelektrisches Material ist SrBi₂Ta₂O₉ (nachfolgend als SBT bezeichnet) verwendet, und als Elektrodenmaterialien sind Iridium (Ir) für die obere Elektrode, und Iridium und Tan­ talsiliciumnitrid (TaSiN) sind für die untere Elektrode ver­ wendet. SBT, das über einen hohen Wert remanenter Polarisa­ tion (Remanenz) verfügt, wurde logische Binärinformation so zugeordnet, dass der logische Wert "1" derjenigen Richtung entsprach, in der die spontane Polarisation geschaltet wird, während logisch "0" der Richtung entsprach, in der keine spontane Polarisation geschaltet wird.

Der Transistor verfügt über einen Sourcebereich, zwei Gate­ elektroden GtA, GtB und zwei Drainbereiche DrA, DrB, wobei die Gateelektroden GtA, GtB mit den Wortleitung WLA bzw. WLB verbunden sind und die Drainbereiche DrA, DrB mit den Bit­ leitungen BLA, bzw. BLB verbunden sind.

Nachfolgend wird das Verfahren des ersten Ausführungsbei­ spiels der Erfindung zum Ansteuern des Speichers mit der Struktur der Fig. 1A und 1B beschrieben.

Zunächst sei in der Zelle FS1 der logische Wert "0" gespei­ chert, und in der Zelle FS2 sei der logische Wert "1" ge­ speichert, wobei diese als Referenzzellen ausgewählt sind. Um den in der Zelle FS3 gespeicherten logischen Datenwert zu lesen, werden die Wortleitungen WLA1, WLA2 ausgewählt, damit die Transistoren TA1, TA2 eingeschaltet werden, was bewirkt, dass die Plattenleitungen PL1, PL2 in den hohen Zustand ge­ hen. So werden die Zellen FS1, FS2 mit der Bitleitung BLA kurzgeschlossen, um dadurch eine Bezugsspannung Vref zu er­ zeugen. Die Leitungskapazität der Bitleitung BLA und die Leitungskapazität der Bitleitung BLB sind voneinander ver­ schieden, wobei im Beispielsfall die Einstellung so erfolg­ te, dass die Leitungskapazität der Bitleitung BLA doppelt so hoch wie diejenige der Bitleitung BLB war. Die auf diese Weise erzeugte Bezugsspannung Vref wurde eine mittlere Span­ nung zwischen einer Signalspannung VDL1 für logisch "1", wie auf der Bitleitung BLB erzeugt, und einer Signalspannung VLDO für logisch "0".

Ferner wird auf der Bitleitung BLB eine Signalspannung er­ zeugt, wenn die Wortleitung WLB3 ausgewählt wird, der Tran­ sistor TB3 eingeschaltet ist und die Plattenleitung PL3 in den hohen Zustand gebracht ist.

Anschließend wird die Differenz zwischen der Spannung der Bitleitung BLA (Bezugsspannung) und der Spannung der Bitlei­ tung BLB (Signalspannung) vom Leseverstärker SA erfasst und verstärkt. Anschließend werden die Datenwerte logisch "1" und logisch "0" erneut in die Referenzzellen FS1 bzw. FS2 eingespeichert, um so den Lesevorgang abzuschließen.

Es kann entweder der Prozess zum Erzeugen der Bezugsspannung oder der Prozess zum Erzeugen der Signalspannung als erster ausgeführt werden, oder sie können auch gleichzeitig ausge­ führt werden. Außerdem kann die Zelle FS1 den Datenwert lo­ gisch "1" speichern, nachdem die Verstärkung durch den Lese­ verstärker erfolgte.

Ausführungsbeispiel 2

Fig. 3 zeigt den Betriebsablauf bei einem Ausführungsbei­ spiel der Erfindung. Das Zellenarray und die Speicherzellen­ struktur, wie sie bei diesem Ausführungsbeispiel verwendet werden, sind denen ähnlich, wie sie in den Fig. 1A und 1B dargestellt sind.

Nachfolgend wird das Ansteuerungsverfahren auf Grundlage dieses in Fig. 3 dargestellten Betriebsablaufs beschrieben. Gemäß den Fig. 1A und 1B speichert die Zelle FS1 zunächst den Datenwert logisch "0", und die Zelle FS2 speichert den Datenwert logisch "1", wobei diese Zellen als Referenzzellen ausgewählt sind. Um den in der Zelle FS3 gespeicherten logi­ schen Datenwert zu lesen, werden die Wortleitungen WLA1, WLA2, WLB1, WLB2 ausgewählt, so dass die Transistoren TA1, TA2, TB1, TB2 eingeschaltet werden, wodurch die Bitleitungen BLA und BLB miteinander kurzgeschlossen werden, was bewirkt, dass die Plattenleitungen PL1, PL2 auf den hohen Zustand gehen. So wird auf den Bitleitungen BLA und BLB eine Bezugs­ spannung Vref erzeugt (S201 in Fig. 3). In diesem Fall er­ folgte die Einstellung dergestalt, dass die Leitungskapazi­ tät der Bitleitung BLA und diejenige der Bitleitung BLB gleich waren. Die auf diese Weise erzeugte Bezugsspannung Vref ist eine mittlere Spannung zwischen einer auf der Bit­ leitung BLB erzeugten Signalspannung VDL1 für logisch "1" und einer Signalspannung VDL1 für logisch "0".

Nachdem die Bezugsspannung erzeugt wurde, werden die Tran­ sistoren TA1, TA2, TB1, TB2 ausgeschaltet, wodurch die Bit­ leitungen BLA, BLB elektrisch voneinander getrennt werden (S202 in Fig. 3). Anschließend wird die Wortleitung WLB3 ausgewählt, der Transistor TB3 wird eingeschaltet, und die Plattenleitung PL3 wird in den hohen Zustand gebracht, wo­ durch auf der Bitleitung BLB eine Signalspannung erzeugt wird (S203 in Fig. 3).

Als Nächstes wird die Differenz zwischen der Spannung der Bitleitung BLA (Bezugsspannung) und der Spannung der Bitlei­ tung BLB (Signalspannung) vom Leseverstärker SA erfasst und verstärkt (S204 in Fig. 3). Anschließend wird der Datenwert logisch "1" erneut in die Referenzzelle FS2 eingespeichert, um dadurch einen Lesevorgang abzuschließen (S205 in Fig. 3). Nach Verstärkung durch den Leseverstärker kann der Datenwert logisch "1" in die Zelle FS1 eingespeichert werden. In S202 kann auch so vorgegangen werden, dass von den Transistoren TA1 und TA2 mindestens einer ausgeschaltet wird und von TB1 und TB2 ebenfalls mindestens einer ausgeschaltet wird.

Wie es aus dem Vorstehenden hervorgeht, weisen die Ausfüh­ rungsbeispiele 1 und 2 voneinander verschiedene Merkmale auf. Beim Ansteuerungsverfahren gemäß dem Ausführungsbei­ spiel 1 ist Zugriff mit hoher Geschwindigkeit möglich, da der Prozess zum Erzeugen der Bezugsspannung und der Prozess zum Erzeugen der Signalspannung gleichzeitig ausgeführt wer­ den können. Beim Ansteuerungsverfahren gemäß dem Ausfüh­ rungsbeispiel 2 ist die Einstellung von Prozessbedingungen erleichtert, da die paarigen Bitleitungen BLA und BLB mit derselben Leitungskapazität hergestellt werden können. Fer­ ner ist bei diesem Ausführungsbeispiel zwar SBT als ferro­ elektrisches Material verwendet, und Iridium und Tantalsili­ ciumnitrid sind als Elektrodenmaterial verwendet, jedoch kann ohne Beschränkung hierauf jede beliebige Kombination von Materialien, die ferroelektrische Eigenschaften zeigen, verwendet werden.

Ausführungsbeispiel 3

Fig. 4 zeigt ein schematisches Blockdiagramm eines erfin­ dungsgemäßen Speichers. Bei diesem Ausführungsbeispiel be­ steht ein Zellenarray aus zehn ferroelektrischen Speicher­ zellen UA00-UA09. Eine Adressenauswähleinrichtung AB ver­ fügt über eine Referenzzellenadressen-Speichereinrichtung, eine Einrichtung zum Auswählen der Adressen einer Referenz­ zelle und eine zu lesenden Datenzelle sowie eine Umschalt­ stufe für die Referenzzelle und die Datenzelle, und sie führt Lese-und Schreibvorgänge für den Speicher aus.

Eine Referenzzellenadresse-Wandlereinrichtung RAC verfügt über eine Zugriffszählereinrichtung zum Zählen der für das Zellenarray ausgeführten Lesevorgänge und eine Umschaltvor­ gangsstartsignal-Ausgabeeinrichtung.

Fig. 5 zeigt einen Betriebsablauf für einen Umschaltvorgang betreffend eine Referenzzelle beim Ausführungsbeispiel. Beim Betriebsablauf der Fig. 5 sind die Speicherzellen UA00 und UA01 vor einem Umschaltvorgang als Referenzzellen verwendet, während in den Speicherzellen UA02 und UA03 jeweils der Da­ tenwert logisch "1" oder logisch "0" gespeichert ist. Wenn bei diesem Ausführungsbeispiel der Zugriffszähler den Wert der sechzehnten Potenz von 2 liest, gibt die Referenzzelle­ adresse-Wandlereinrichtung RAC ein Umschaltvorgang-Startsig­ nal an die Adressenauswähleinrichtung AB aus, wodurch der Umschaltvorgang zwischen Referenzzellen und Datenzellen ge­ startet wird.

Wenn die Adressenauswähleinrichtung AB die Speicherzellen UA00 und UA01 als Referenzzellen verwendet, wählt sie die Speicherzelle UA02 als zu lesende Datenzelle aus und führt einen Lesevorgang gemäß dem Ausführungsbeispiel 1 oder 2 aus, um den gelesenen Datenwert in einen nicht dargestellten Speicherbereich ADR0 einzuspeichern (S301). Anschließend wählt die Adressenauswähleinrichtung AB, während sie weiter­ hin die Speicherzellen UA00 und UA01 als Referenzzellen ver­ wendet, die Speicherzelle UA03 als zu lesende Datenzelle aus, und diese Zelle wird in ähnlicher Weise gelesen (S302).

Der Datenwert der gelesenen Speicherzelle UA03 wird in die Speicherzelle UA01 eingespeichert (S303). Als nächstes wird der im Speicherbereich ADRO eingespeicherte Datenwert der Speicherzelle UA02 in die Speicherzelle UA00 eingespeichert (S304). Anschließend werden einander entgegengesetzte Daten in die Speicherzellen UA02 und UA03 eingespeichert (S305), und die Adressen der Speicherzellen UA02 und UA03 werden in die Referenzzellenadressen-Speichereinrichtung der Adressen­ auswähleinrichtung AB eingespeichert (S306).

Es wird davon ausgegangen, dass während des Umschaltvorgangs ein Zugriff von außen auf das Zellenarray verhindert wird. Auch ist beim vorliegenden Ausführungsbeispiel zwar die Zahl von Zugriffen für den Umschaltvorgang auf die sechzehnte Po­ tenz von 2 eingestellt, jedoch ist die Erfindung nicht hier­ auf beschränkt. Wünschenswerterweise wird die Bezugszahl für die Zugriffe nicht größer als ein Drittel der Zahl der Zu­ griffe eingestellt, die es erlaubt, die Zuverlässigkeit der ferroelektrischen Speicherzellen aufrechtzuerhalten. Ferner verfügt das Zellenarray beim Ausführungsbeispiel über zehn Speicherzellen, jedoch ist die Erfindung nicht hierauf be­ schränkt, da sie auch bei größeren Speichern angewandt wer­ den kann.

Obwohl bei diesem Ausführungsbeispiel die Anzahl von Zugrif­ fen als Bezugsgröße für den Beginn des Umschaltvorgangs ver­ wendet ist, ist es auch möglich, ferner eine Einrichtung an­ zubringen, die den Ermüdungsgrad der Referenzzellen erkennt, wie eine Zeiterfassungseinrichtung oder eine Vergleichsein­ richtung für die spontane Polarisation, damit das Umschalten abhängig von der verstrichenen Zeit nach dem letzten Um­ schalten oder abhängig vom Ermüdungsgrad der ferroelektri­ schen Eigenschaften der Referenzzellen ausgeführt wird.

Obwohl das Ausführungsbeispiel für ein einzelnes Zellenarray beschrieben wurde, ist es auch möglich, dass Referenzzellen für mehrere Zellenarrays und Datenzellen gleichzeitig oder sequenziell dadurch umgeschaltet werden, dass die Anzahl der Zugriffe oder die Zugriffszeit auf mehrere Zellenarrays er­ fasst wird. Obwohl beim Ausführungsbeispiel SBT als ferro­ elektrisches Material verwendet ist, sind auch andere Ferro­ elektrizität zeigende Materialien anwendbar, wie Pb(Zr_xTi_1-x)O₃(PZT). Ferner ist zwar Iridium für die obere Elektrode und eine Schichtstruktur aus Iridium und Tantal­ siliciumnitrid für die untere Elektrode verwendet, jedoch können auch andere Elektrodenmaterialien verwendet werden.

Wie vorstehend detailliert beschrieben, ist unter Verwendung der Erfindung ein zuverlässiges Aufrechterhalten für eine Anzahl von Lesevorgängen möglich, die nicht kleiner als die elfte Potenz von 10 ist, ohne dass es zu extremen Konzentra­ tionen der Anzahl von Zugriffen auf spezielle Zellen im Zel­ lenarray kommt. Demgemäß kann die Anzahl der Zugriffe in starkem Ausmaß erhöht werden, wodurch die Lebensdauer eines ferroelektrischen Speichers, d. h. dessen Nutzungsperiode, erhöht ist und auch die Zuverlässigkeit erhöht ist.

Durch Einstellen der Leitungskapazität von Bitleitungen, auf denen eine Bezugsspannung erzeugt wird, auf das Doppelte der Leitungskapazität von Bitleitungen, auf denen eine Signal­ spannung erzeugt wird, können der Prozess des Erzeugens der Bezugsspannung und der Prozess des Erzeugens der Signalspan­ nung gleichzeitig ausgeführt werden, was Zugriff mit hoher Geschwindigkeit ermöglicht. Ferner wird die Einstellung der Prozessbedingungen dadurch weiter erleichtert, wenn die Bit­ leitungskapazitäten der Bitleitung, auf der die Bezugsspan­ nung erzeugt wird, und der Bitleitung, auf der die Signal­ spannung erzeugt wird, gleich gemacht werden.

Claims (9)

1. Ferroelektrischer Speicher mit:

• - einem Speicherzellenarray mit mindestens drei Speicherzel­ len (FSk), von denen jede über einen ferroelektrischen Kon­ densator (FCk) zum Speichern von logisch "1" oder logisch "0", abhängig von der Richtung der spontanen Polarisation, und einen ersten Transistor (TAk) und einen zweiten Transis­ tor (TBk) verfügt, die parallel mit einer Elektrode des fer­ roelektrischen Kondensators verbunden sind;
• - einer ersten Bitleitung (BLA), mit der die ferroelektri­ schen Kondensatoren der Speicherzellen über die ersten Tran­ sistoren parallel verbunden sind;
• - einer zweiten Bitleitung (BLB), mit der die ferroelektri­ schen Kondensatoren der mehreren Speicherzellen über den zweiten Transistor verbunden sind; und
• - einer Entscheidungseinrichtung zum Vergleichen der Span­ nung der ersten Bitleitung und der Spannung der zweiten Bit­ leitung miteinander, um zu erkennen, ob der Datenwert dem Wert logisch "1" oder logisch "0" entspricht.

2. Ferroelektrischer Speicher nach Anspruch 1, gekenn­ zeichnet durch eine Einrichtung zum Kurzschließen eines Paars von Speicherzellen unter den gesamten Speicherzellen (FSk) mit der ersten Bitleitung (BLA), wobei das Paar aus einer Speicherzelle (FS2), in der der Wert logisch "1" ge­ speichert ist, und einer Speicherzelle (FS1), in der der Wert logisch "0" gespeichert ist, besteht, so dass dieses Paar von Speicherzellen als Referenzzellenpaar zum Erzeugen einer Bezugsspannung dient, um in einer anderen Datenzelle (FS3), die als Datenzelle verwendet wird, den Datenwert lo­ gisch "1" oder logisch "0" zu speichern, um auf der ersten Bitleitung eine den Referenzzellen entsprechende Spannung zu erzeugen und auf der zweiten Bitleitung (BLB) eine der Da­ tenzelle entsprechende Spannung zu erzeugen.

3. Ferroelektrischer Speicher nach Anspruch 2, gekenn­ zeichnet durch eine Auswähleinrichtung (AB) zum beliebigen Auswählen zweier Speicherzellen innerhalb der gesamten Spei­ cherzellen (FSk), die ein Speicherzellenarray bilden, als das Referenzzellenpaar bildende Speicherzellen (FS1, FS2).

4. Ferroelektrischer Speicher nach Anspruch 3, gekenn­ zeichnet durch eine Entscheidungseinrichtung (RAC) zum Er­ kennen des Ermüdungsgrads des Referenzzellenpaars (FS1, FS2).

5. Ferroelektrischer Speicher nach Anspruch 4, dadurch gekennzeichnet, dass die Entscheidungseinrichtung (RAC) zum Erkennen des Ermüdungsgrads die Anzahl der Zugriffe auf ein Speicherzellenarray oder die Zugriffsdauer für ein Speicher­ zellenarray erfasst oder den Grad spontaner Polarisation misst.

6. Ferroelektrischer Speicher nach Anspruch 1, dadurch gekennzeichnet, dass das Verhältnis der Leitungskapazität der ersten Bitleitung (BLA) zu der der zweiten Bitleitung (BLB) 1/2 ist.

7. Ferroelektrischer Speicher nach Anspruch 1, dadurch gekennzeichnet, dass die erste Bitleitung (BLA) und die zweite Bitleitung (BLB) dieselbe Leitungskapazität aufwei­ sen.

8. Ansteuerungsverfahren für einen ferroelektrischen Spei­ cher zum Ausführen eines Lesevorgangs am ferroelektrischen Speicher gemäß Anspruch 6, das die folgenden Schritte auf­ weist:

• - Einschalten erster Transistoren (TAk) der Referenzzellen (FS1, FS2) zum Erzeugen einer Bezugsspannung der Kondensato­ ren (FC1, FC2) eines Referenzzellenpaars auf der ersten Bit­ leitung (BLA);
• - Erzeugen einer Datenspannung einer ausgewählten Datenzelle (FS3) auf der zweiten Bitleitung (BLB); und
• - Vergleichen der Differenz zwischen der Bezugsspannung und der Datenspannung, um zu erkennen, ob die Datenzelle den Wert logisch "1" oder logisch "0" speichert.

9. Ansteuerungsverfahren für einen ferroelektrischen Spei­ cher zum Ausführen eines Lesevorgangs am ferroelektrischen Speicher gemäß Anspruch 7, das die folgenden Schritte auf­ weist:

• - Einschalten des ersten Transistors (TAk) und des zweiten Transistors (TBk) der Referenzzellen, um die erste Bitlei­ tung (BLA) und die zweite Bitleitung (BLB) elektrisch mit­ einander zu verbinden und auf der ersten Bitleitung (BLA) und der zweiten Bitleitung (BLB) eine Bezugsspannung zu er­ zeugen;
• - Ausschalten des ersten und/oder zweiten Transistors jeder Referenzzelle zum elektrischen Trennen der ersten Bitleitung und der zweiten Bitleitung voneinander;
• - Erzeugen einer Datenspannung für eine ausgewählte Daten­ zelle (FS3) auf der zweiten Bitleitung und
• - Vergleichen der Differenz zwischen der Bezugsspannung und der Datenspannung, um zu erkennen, ob der Datenwert in der Datenzelle der Wert logisch "1" oder logisch "0" ist.