DE10034196A1 - Referenzspannungsregler und Verfahren zum Bereitstellen einer Referenzspannung - Google Patents
Referenzspannungsregler und Verfahren zum Bereitstellen einer ReferenzspannungInfo
- Publication number
- DE10034196A1 DE10034196A1 DE10034196A DE10034196A DE10034196A1 DE 10034196 A1 DE10034196 A1 DE 10034196A1 DE 10034196 A DE10034196 A DE 10034196A DE 10034196 A DE10034196 A DE 10034196A DE 10034196 A1 DE10034196 A1 DE 10034196A1
- Authority
- DE
- Germany
- Prior art keywords
- reference voltage
- output
- integrated circuit
- generator
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 230000004913 activation Effects 0.000 title claims abstract description 23
- 230000003321 amplification Effects 0.000 title claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 title claims abstract description 5
- 238000000034 method Methods 0.000 title claims description 17
- 230000008859 change Effects 0.000 title description 2
- 230000004044 response Effects 0.000 claims description 52
- 230000001934 delay Effects 0.000 claims 4
- 238000010586 diagram Methods 0.000 description 17
- 230000005540 biological transmission Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000005265 energy consumption Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Ein Referenzspannungsregler ist für eine integrierte Schaltung vorgesehen, die einen Ausgangstreiber, der eine Stromverstärkung in Reaktion auf eine selektive Aktivierung mehrerer Torfreigabesignale ändert, einen Referenzspannungsverteiler, der eine Referenzspannung empfängt und die Torfreigabesignale selektiv aktiviert, um eine Referenzspannung in Reaktion auf mehrere Stromverstärkungssteuersignale während einer Aktivierung eines Ausgangsfreigabesignals bereitzustellen, und eine Stromsteuerschaltung aufweist, die eine Last an dem Ausgangstreiber erfasst und die Stromverstärkungssteuersignale erzeugt. DOLLAR A Der Referenzspannungsregler weist einen Referenzspannungsgenerator, der die Referenzspannung erzeugt und die Referenzspannung dem Referenzspannungsverteiler zuführt und einen Referenzspannungskompensator auf, der einem Ausgangsanschluß des Referenzspannungsgenerators in Reaktion auf das Ausgangsfreigabesignal für einen vorbestimmten Zeitraum Strom zuführt, um einen Abfall der Referenzspannung zu kompensieren. DOLLAR A Verwendung z. B. bei integrierten Schaltungen.
Description
Die Erfindung bezieht sich auf einen Referenzspannungsregler
nach dem Oberbegriff von Anspruch 1 oder 17, eine integrierte
Schaltung nach dem Oberbegriff von Anspruch 9 oder 21 und ein
Verfahren zum Bereitstellen einer Referenzspannung nach dem
Oberbegriff von Anspruch 25.
Integrierte Schaltungen werden für Anwendungen in Verbrauchs
gütern und Wirtschaftsgütern weit verbreitet verwendet. Ins
besondere integrierte Speicherschaltungen weisen immer höhere
Integrationsdichte und Geschwindigkeit auf, während eine
Energieaufnahme verringert ist. Beispielsweise wurden synchro
ne dynamische Speicher mit wahlfreiem Zugriff (DRAM) entwi
ckelt, die synchron mit Systemtakten arbeiten können, um ei
nen Hochgeschwindigkeitsbetrieb zu ermöglichen. Synchrone
DRAMs mit doppelter Datenrate (DDR) wurden ebenfalls entwi
ckelt, um Speicherbauelemente mit hoher Leistungsfähigkeit zu
schaffen.
Elektronische Systeme, wie Datenverarbeitungssysteme verwen
den oft Busleitungen mit mehreren Signalleitungen, um inte
grierte Schaltungsbauelemente miteinander zu verbinden, so
dass die integrierten Schaltungsbauelemente miteinander kom
munizieren können. Ausgangstreiber sind im allgemeinen in in
tegrierten Mikroprozessor-, Logik- und/oder Speicherschaltun
gen vorgesehen, um Signale auf den Bus zu geben, die intern
in der integrierten Schaltung erzeugt werden. Diese Ausgangs
treiber werden im allgemeinen durch Spannungspegelsignale ge
steuert.
Um hohe Arbeitsgeschwindigkeiten und/oder andere Vorteile zu
erzielen, sind in jüngster Zeit integrierte Schaltungsbauele
mente mit Ausgangstreibern in Strombetriebsart aufgekommen.
Die Verwendung von Ausgangstreibern in Strombetriebsart kann
den Spitzenschaltstrom und Signalreflexionen auf dem Bus ver
ringern und dadurch bei geringer Energieaufnahme und hoher
Leistungsfähigkeit eine Kommunikation zwischen integrierten
Schaltungen ermöglichen.
Eine Technologie, die Ausgangstreiber in Strombetriebsart
verwendet, ist die Rambus-Technologie, die von der Rambus
Inc., Mountain View, Calif., vermarktet wird. Die Rambus-
Technologie ist in dem US-Patent Nr. 5,743,575 von Farmwald
et al., dem US-Patent Nr. 5,578,940 von Dillon et al., dem
US-Patent Nr. 5,606,717 von Farmwald et al. und dem US-Patent
Nr. 5,663,661 von Dillon et al. beschrieben. Siehe auch US-
Patent 6,072,747 von Yoon, das auf den Rechtsnachfolger der
vorliegenden Erfindung übertragen ist. Integrierte Schal
tungsbauelemente mit Ausgangstreibern in Strombetriebsart
werden im folgenden als Rambus-Bauelemente bezeichnet.
Rambus-Bauelemente können mit hoher Datenrate arbeiten, bei
spielsweise mit Datenraten bis zu 800 MHz oder mehr. Um bei
diesen hohen Datenraten arbeiten zu können, kann es wün
schenswert sein, die Ausgangstreiber von Rambus-DRAMs zu
steuern. Darüber hinaus können große Datenmengen gleichzeitig
von Speicherzellenarrays in Rambus-DRAMs ausgelesen werden,
so dass große Energiemengen aufgenommen werden. Um die Ener
gieaufnahme zu verringern, ist es bekannt, Ausgangstreiber
für Rambus-DRAMs zu verwenden, deren Stromverstärkung ent
sprechend der Lasten an den Ausgangstreibern, beispielsweise
an den Ausgangskontakten, veränderlich ist. Andere integrier
te Schaltungsbauelemente weisen Logik- und/oder Speicherbau
elemente auf, die ebenfalls Ausgangstreiber haben, deren
Stromverstärkung sich entsprechend der Ausgangslast verän
dert.
Fig. 1 ist ein Blockschaltbild, das ein Steuerungsschema ei
nes konventionellen Ausgangstreibers zeigt, der beispielswei
se bei einem Rambus-DRAM verwendet werden kann. Unter Bezug
nahme auf die Fig. 1 erzeugt ein Referenzspannungsregler 13
eine Referenzspannung und liefert die Referenzspannung Vgate
einem Referenzspannungsverteiler 12. Der Referenzspannungs
verteiler 12 aktiviert in Reaktion auf Stromsteuersignale
Ictl<6 : 0< während einer Aktivierung eines Ausgangsfreigabe
signals Vgen selektiv Ausgangssignale, die als Torfreigabe
signale Envg<6 : 0< bezeichnet werden und den Pegel der Refe
renzspannung Vgate haben. Die Stromverstärkung eines Aus
gangstreibers 11 ändert sich in Reaktion auf die selektive
Aktivierung der Torfreigabesignale Envg<6 : 0<. Der Ausgangs
treiber 11 empfängt Ausgangssignale q und q1 und liefert die
se an einen Ausgangskontakt 15. Die Stromsteuersignale
Ictl<6 : 0< werden von einer Stromsteuerschaltung 14 erzeugt,
die die Last an dem Ausgangskontakt 15 erfaßt und die Strom
verstärkung des Ausgangstreibers 11 steuert.
Da jedoch die Torfreigabesignale Envg<6 : 0< an eine große An
zahl von Ausgangstreibern gemeinsam angelegt werden können,
können die für die Übertragung der Torfreigabesignale
Envg<6 : 0< verwendeten Leitungen sehr lang sein, so dass die
Last der Leitungen groß sein kann. Demgemäß kann dann, wenn
die Leitungen, die für die Übertragung der Torfreigabesignale
Envg<6 : 0< verwendet werden, auf den Pegel der Referenzspan
nung Vgate gebracht werden, eine große Ladungsmenge aufgenom
men werden, was zu einem Abfall der Ausgangsspannung des Re
ferenzspannungsreglers 13 führen kann, die als Referenzspan
nung Vgate bezeichnet ist. Folglich kann es übermäßig lange
dauern, die Leitungen zur Übertragung der Torfreigabesignale
Envg<6 : 0< auf dem Pegel der Referenzspannung Vgate zu stabi
lisieren. Dies kann eine Verlangsamung des Ausgabebetriebs
des Rambus-DRAM oder einer anderen integrierten Schaltung
verursachen und/oder kann eine Fehlfunktion der Einrichtung
verursachen.
Das Stromlieferungsvermögen des Referenzspannungsreglers 13
kann sehr groß gemacht werden, um den Abfall der Referenz
spannung Vgate innerhalb kurzer Zeit auszugleichen. Ein
stromstarker Referenzspannungsregler 13 kann jedoch eine ex
zessive Energieaufnahme haben, was zu einem Anstieg der Ener
gieaufnahme der integrierten Schaltung führen kann.
Mit der Erfindung soll ein Abfall der Referenzspannung ver
mieden werden.
Erfindungsgemäß ist hierzu ein Referenzspannungsregler mit
den Merkmalen von Anspruch 1 oder 17, eine integrierten
Schaltung mit den Merkmalen von Anspruch 9 oder 21 oder ein
Verfahren zum Bereitstellen einer Referenzspannung mit den
Merkmalen von Anspruch 25 vorgesehen.
Gemäß der vorliegenden Erfindung werden Referenzspannungsreg
ler und Verfahren für Ausgangstreibersysteme integrierter
Schaltungen vorgeschlagen, bei denen in Reaktion auf ein Aus
gangsfreigabesignal für einen vorbestimmten Zeitraum ein an
fänglicher Zusatzstrom für das Ausgangstreibersystem der in
tegrierten Schaltung bei der Referenzspannung erzeugt wird.
Vorzugsweise wird ein ausreichender anfänglicher Zusatzstrom
erzeugt, so dass ein anfänglicher Abfall der Referenzspannung
kompensiert werden kann, der von einem Referenzspannungs
generator bei der anfänglichen Aktivierung des Ausgangstrei
bersystems erzeugt wird.
Speziell können Referenzspannungsregler gemäß vorteilhafter
Ausführungsformen der Erfindung in einem Ausgangstreibersys
tem integrierter Schaltungen vorgesehen sein, das auf eine
Referenzspannung und auf ein Ausgangsfreigabesignal reagiert
und das seine Stromverstärkung in Reaktion auf ein Stromsteu
ersignal ändert. Diese Ausführungsformen von Referenzspan
nungsreglern weisen einen Referenzspannungsgenerator auf, der
die Referenzspannung für das Ausgangstreibersystem einer in
tegrierten Schaltung erzeugt. Ein zusätzlicher Stromgenerator
erzeugt in Reaktion auf das Ausgangsfreigabesignal für einen
vorbestimmten Zeitraum einen anfänglichen Zusatzstrom für das
Ausgangstreibersystem einer integrierten Schaltung bei der
Referenzspannung. Bei einigen Ausführungsformen erzeugt der
Zusatzstromgenerator einen festen anfänglichen Zusatzstrom
für das Ausgangstreibersystem einer integrierten Schaltung.
Bei anderen Ausführungsformen erzeugt der Zusatzstromgenera
tor in Reaktion auf das Ausgangsfreigabesignal für den vorbe
stimmten Zeitraum einen variablen anfänglichen Zusatzstrom
für das Ausgangstreibersystem einer integrierten Schaltung
bei der Referenzspannung, wobei sich der Strom in Reaktion
auf das Stromsteuersignal ändert.
Referenzspannungsregler gemäß der vorliegenden Erfindung kön
nen mit integrierten Schaltungen verwendet werden, die einen
Ausgangstreiber aufweisen, der seine Stromverstärkung in Re
aktion auf die selektive Aktivierung mehrerer Torfreigabesig
nale ändert. Die integrierten Schaltungen weisen auch einen
Referenzspannungsverteiler auf, der eine Referenzspannung er
hält und die Torfreigabesignale selektiv aktiviert, um eine
Referenzspannung in Reaktion auf mehrere Stromverstärkungs
steuersignale während einer Aktivierung eines Ausgangsfreiga
besignals bereitzustellen. Die integrierten Schaltungen wei
sen auch eine Stromsteuerschaltung auf, die eine Last an dem
Ausgangstreiber erfasst und das Stromverstärkungssteuersignal
erzeugt. Die Referenzspannungsregler weisen einen Referenz
spannungsgenerator auf, der die Referenzspannung erzeugt und
die Referenzspannung dem Referenzspannungsverteiler liefert.
Die Referenzspannungsregler weisen auch einen Referenzspan
nungskompensator auf, der den Strom einem Ausgangsanschluß
des Referenzspannungsgenerators für einen vorbestimmten Zeit
raum liefert, um einen Abfall der Referenzspannung in Reakti
on auf das Ausgangsfreigabesignal zu kompensieren.
Bei einigen Ausführungsformen ist der Referenzspannungskom
pensator weiter durch die Stromverstärkungssteuersignale ge
steuert, um die Stromzufuhr zu dem Ausgangsanschluß des Refe
renzspannungsgenerators zu variieren.
Bei anderen Ausführungsformen weist der Referenzspannungskom
pensator einen automatischen Impulsgenerator auf, der in Re
aktion auf die Aktivierung des Ausgangssignals für einen vor
bestimmten Zeitraum ein Impulssignal erzeugt, und er weist
eine Stromversorgungsschaltung auf, die den Ausgangsanschluß
des Referenzspannungsgenerators in Reaktion auf das Impuls
signal des automatischen Impulsgenerators mit dem Strom ver
sorgt. Bei anderen Ausführungsformen können mehrere automati
sche Impulsgeneratoren vorgesehen sein, wobei jeder ein Im
pulssignal in Reaktion auf die Aktivierung des Ausgangsfrei
gabesignals für einen vorbestimmten Zeitraum erzeugt, während
ein entsprechendes Stromverstärkungssteuersignal aktiviert
ist. Mehrere Stromversorgungsschaltungen können ebenfalls
vorgesehen sein, wobei jede den Ausgangsanschluß des Refe
renzspannungsgenerators in Reaktion auf das Ausgangssignal
des entsprechenden automatischen Impulsgenerators mit Strom
versorgt.
Referenzspannungsregler und Verfahren gemäß der vorliegenden
Erfindung können wenigstens teilweise den Abfall der Refe
renzspannung innerhalb kurzer Zeit kompensieren, ohne die
Stromkapazität des Referenzspannungsgenerators vergrößern zu
müssen. Demgemäß können gemäß Ausführungsformen der vorlie
genden Erfindung beispielsweise bei Rambus-DRAM-Einrichtungen
die Torfreigabesignale schnell auf dem Pegel der Referenz
spannung stabilisiert werden. Ein Hochgeschwindigkeitsbetrieb
kann aufrechterhalten werden und Fehlfunktionen treten nicht
auf.
Weitere Merkmale und Vorteile der vorliegenden Erfindung er
geben sich aus der nachfolgenden Beschreibung bevorzugter
Ausführungsformen in bezug auf die beigefügten Zeichnungen.
In den Zeichnungen zeigt:
Fig. 1 ein Blockschaltbild, das die Konfiguration einer
konventionellen Ausgangstreibersteuerung in einem
dynamischen Rambus-Speicher mit wahlfreiem Zugriff
(DRAM) zeigt,
Fig. 2A ist ein Blockschaltbild zu Referenzspannungsreglern
und Verfahren für Ausgangstreibersysteme integrier
ter Schaltungen gemäß einer ersten Ausführungsform
der vorliegenden Erfindung,
Fig. 2B ist ein Blockschaltbild zu Referenzspannungsreglern
und Verfahren für Ausgangstreibersysteme integrier
ter Schaltungen gemäß einer weiteren Ausführungs
form der vorliegenden Erfindung,
Fig. 3 ist ein Prinzipschaltbild eines in der Fig. 2B dar
gestellten Ausgangstreibers,
Fig. 4 ist ein Prinzipschaltbild eines in der Fig. 2B dar
gestellten Referenzspannungsverteilers,
Fig. 5 ist ein Prinzipschaltbild einer in der Fig. 2B dar
gestellten Stromsteuerschaltung,
Fig. 6 ist ein Prinzipschaltbild einer ersten Ausführungs
form eines Referenzspannungskompensators, der in
der Fig. 2B dargestellt ist, und
Fig. 7 ist ein Prinzipschaltbild einer zweiten Ausfüh
rungsform eines Referenzspannungskompensators, der
in der Fig. 2B dargestellt ist.
Die vorliegende Erfindung wird nun in bezug auf die beigefüg
ten Zeichnungen näher beschrieben, in denen bevorzugte Aus
führungsformen der Erfindung gezeigt sind. Die Erfindung kann
jedoch in vielen verschiedenen Formen ausgeführt werden und
sollte nicht so ausgelegt werden, dass sie auf die hier er
läuterten Ausführungsformen beschränkt ist. Vielmehr sind
diese Ausführungsformen deshalb dargestellt, dass diese Be
schreibung gründlich und vollständig ist, und sie wird den
Rahmen der Erfindung dem Fachmann deutlich vermitteln. In den
Zeichnungen ist die Dicke von Schichten und Bereichen im Sin
ne einer deutlichen Darstellung übertrieben dargestellt.
Gleiche Bezugszeichen verweisen durchgängig auf gleiche Ele
mente. Jedes beschriebene Ausführungsbeispiel, wie es hierin
illustriert ist, schließt die Ausführungsform mit komplemen
tären Leitfähigkeitstyp ebenfalls ein.
Unter Bezugnahme auf die Fig. 2A ist ein Blockschaltbild zu
Referenzspannungsreglern und zu Verfahren für Ausgangstrei
bersysteme für integrierte Schaltungen gemäß einer Ausfüh
rungsform der Erfindung gezeigt. Diese Ausführungsform eines
Referenzspannungsreglers und eines Verfahrens können in Ram
bus-DRAM-Bauelementen, in anderen Speicherbauelementen
und/oder anderen integrierten Schaltungsbauelementen verwen
det werden. Wie in der Fig. 2A gezeigt ist, weist eine integ
rierte Schaltung ein variables Stromverstärkungsausgangstrei
bersystem 26 auf, das auf eine Referenzspannung Vref und auf
ein Ausgangsfreigabesignal reagiert, und das seine Stromver
stärkung am Ausgang in Reaktion auf ein Stromverstärkungs
steuersignal ändert. Ein Referenzspannungsregler 27 weist ei
nen Referenzspannungsgenerator 29 auf, der die Referenzspan
nung für das Ausgangstreibersystem 26 erzeugt. Ein Zusatz
stromgenerator 28 ist vorgesehen, der in Reaktion auf das
Ausgangsfreigabesignal für einen bestimmten Zeitraum einen
anfänglichen Zusatzstrom Isupp für das Ausgangstreibersystem
26 bei der Referenzspannung Vref erzeugt.
Unter Bezugnahme auf die Fig. 2B ist ein Blockschaltbild zu
einer anderen Ausführungsform eines Referenzspannungsreglers
und eines Verfahrens für Ausgangstreibersysteme integrierter
Schaltungen gemäß einer anderen Ausführungsform der Erfindung
gezeigt. Wie in der Fig. 2B gezeigt ist, kann ein Ausgangs
treibersystem einer integrierten Schaltung eine Stromsteuer
schaltung 24, einen Referenzspannungsverteiler 22 und einen
Ausgangstreiber 21 aufweisen. Der Referenzspannungsregler 23
kann einen Referenzspannungsgenerator 23a und einen Referenz
spannungskompensator 23b aufweisen.
Der Ausgangstreiber 21 verändert seine Stromverstärkung in
Reaktion auf eine selektive Aktivierung mehrerer Torfreigabe
signale Envg<6 : 0<. Er empfängt Ausgangssignale q und q1 und
liefert diese an einen Ausgangsanschluß 25, beispielsweise an
einen Ausgangskontakt. Die Ausgangssignale q und q1 können
durch Multiplexen von Daten, die aus einem Speicherzellenar
ray ausgelesen wurden, in einem Ausgangsmultiplexer erhalten
werden. Zwischen den Ausgangssignalen q und q1 kann eine vor
bestimmte Verzögerungsdifferenz vorliegen. Bei anderen inte
grierten Schaltungsbauelementen können die Ausgangssignale un
ter Verwendung anderer Techniken erhalten werden, was abhän
gig von der speziellen Funktion des integrierten Schaltungs
bauelements ist.
Der Referenzspannungsverteiler 22 empfängt eine Referenzspan
nung, die als Vgate bezeichnet wird, und aktiviert in Reakti
on auf mehrere Stromverstärkungssteuersignale Ictl<6 : 0< und
während ein Ausgangsfreigabesignal aktiviert ist, das hier
als Vgen bezeichnet ist, selektiv die Torfreigabesignale
Envg<6 : 0<, so dass diese den Pegel der Referenzspannung Vgate
haben. Die Stromsteuerschaltung 24 erfaßt eine Last an dem
Ausgangsanschluß 25 und erzeugt die Stromverstärkungssteuer
signale, die hier als Stromverstärkungssteuersignale
Ictl<6 : 0< bezeichnet sind, um die Stromverstärkung des Aus
gangstreibers 21 zu steuern.
Der Referenzspannungsregler 23 weist einen Referenzspan
nungsgenerator 23a und einen Referenzspannungskompensator 23b
auf. Der Referenzspannungsgenerator 23a erzeugt die konstante
Referenzspannung Vgate, die vorzugsweise unabhängig von dem
Herstellungsprozeß, der Energieversorgungsspannung und/oder
der Temperatur ist, und liefert diese an den Referenzspan
nungsverteiler 23. Die Referenzspannung Vgate kann so ausge
wählt sein, dass der Ausgangstreiber 21 immer in einem gesät
tigten Bereich arbeiten kann. Bei einigen Ausführungsformen
kann sie bei etwa 1,4 Volt liegen.
Bei einer integrierten Schaltung, wie einem zuvor beschriebe
nen Rambus-DRAM, können die für die Übertragung der Torfrei
gabesignale Envg<6 : 0< verwendeten Leitungen sehr lang sein,
da die Torfreigabesignale Envg<6 : 0< an mehrere Ausgangstrei
ber gemeinsam angelegt werden. Wie in der Fig. 3 gezeigt ist,
können Koppelkondensatoren C0 bis C6 zum Einstellen der Kopp
lung der ersten NMOS-Transistoren N1, N3, . . . und N21 der
Pull-down-Schaltungen 31 bis 41 an die Leitungen angekoppelt
werden, die für die Übertragung der Torfreigabesignale
Envg<6 : 0< verwendet werden, um die Torfreigabesignale
Envg<6 : 0< zu stabilisieren.
Demgemäß kann die Last der Leitungen zum Übertragen der Tor
freigabesignale Envg<6 : 0< sehr groß sein, so dass eine große
Ladungsmenge aufgenommen wird, wenn die Leitungen zum Über
tragen der Torfreigabesignale Envg<6 : 0< aktiviert werden, um
den Pegel der Referenzspannung Vgate zu erreichen. Im Ergeb
nis kann die Referenzspannung Vgate abfallen, und es kann
sehr lange dauern, die Leitungen zum Übertragen der Torfrei
gabesignale Envg<6 : 0< auf dem Pegel der Referenzspannung
Vgate zu stabilisieren. Ausführungsformen der vorliegenden
Erfindung können den Referenzspannungsgenerator 23a zum Er
zeugen der Referenzspannung Vgate und den Referenzspannungs
kompensator 23b aufweisen, um einem Ausgangsanschluß N des
Referenzspannungsgenerators 23a für einen vorbestimmten Zeit
raum in Reaktion auf das Ausgangsfreigabesignal Vgen Strom
zuzuführen, um den Abfall der Referenzspannung Vgate zu kom
pensieren.
Fig. 3 ist ein Prinzipschaltbild einer Ausführungsform des
Ausgangstreibers 21, der in der Fig. 2b dargestellt ist. Un
ter Bezugnahme auf die Fig. 3 weist der Ausgangstreiber 21
mehrere Pull-down-Schaltungen 31 bis 41 auf, die parallel
zwischen dem Ausgangsanschluß 25 und eine Massespannung VSS
geschaltet sind. Die Pull-down-Schaltungen 31 bis 41 weisen
jeweils zwei NMOS-Transistoren auf, nämlich einen ersten
NMOS-Transistor N1, N3, . . . oder N21 und einen zweiten NMOS-
Transistor N2, N4, . . ., oder N22, die seriell zwischen den
Ausgangsanschluß 25 und die Massespannung VSS eingeschleift
sind. Bei einer Ausführungsform sind die Pull-down-Schal
tungen 31 bis 41 so ausgelegt, dass sie eine unterschiedliche
Stromverstärkung haben. Eines der Torfreigabesignale
Envg<6 : 0< wird an den Gate-Anschluß eines ersten NMOS-
Transistors angelegt, und eines der Ausgangssignale q oder q1
wird an den Gate-Anschluß eines zweiten NMOS-Transistors an
gelegt. Zusätzlich sind die Kopplungskondensatoren C0 bis C6
an die Leitungen zum Übertragen der Torfreigabesignale
Envg<6 : 0< gekoppelt, um die Torfreigabesignale Envg<6 : 0<
durch Einstellen der Kopplung des ersten NMOS-Transistors N1,
N3, . . . und N21 der Pull-down-Schaltungen 31 bis 41 zu stabi
lisieren. Demgemäß werden die Pull-down-Schaltungen 31 bis 41
in dem Ausgangstreiber 21 in Reaktion auf die selektive Akti
vierung der Torfreigabesignale Envg<6 : 0< selektiv betrieben.
Mit anderen Worten kann die Stromverstärkung des Ausgangs
treibers 21 abhängig von der selektiven Aktivierung der Tor
freigabesignale Envg<6 : 0< variieren.
Fig. 4 ist ein Prinzipschaltbild einer Ausführungsform eines
Referenzspannungsverteilers 22, der in der Fig. 2B darge
stellt ist. Unter Bezugnahme auf die Fig. 4 weist der Refe
renzspannungsverteiler 22 mehrere NAND-Gatter ND30 bis ND36
und mehrere Invertierer I30 bis I36 auf, die die Referenz
spannung Vgate als Energieversorgungsspannung verwenden. Je
des der NAND-Gatter ND30 bis ND36 empfängt ein entsprechendes
Stromverstärkungssteuersignal Ictl<6 : 0< sowie das Ausgangs
freigabesignal Vgen und führt eine NAND-Operation durch. Je
der der Invertierer I30 bis I36 aktiviert ein entsprechendes
Torfreigabesignale Envg<6 : 0<, so dass es auf dem Pegel der
Referenzspannung liegt, wenn ein Ausgang des entsprechenden
NAND-Gatters auf einem logisch niedrigen Niveau liegt.
Beispielsweise ist dann, wenn nur das Stromverstärkungssteu
ersignal Ictl3 logisch hoch ist und die anderen Stromverstär
kungssteuersignale logisch niedrig sind, während das Aus
gangsfreigabesignal Vgen logisch hoch ist, nur das Ausgangs
signal des NAND-Gatters ND33 auf logisch niedrigem Niveau.
Demgemäß wird nur das Ausgangssignal des Inverters I33, das
Torfreigabesignale Envg 3, aktiviert, so dass es den Pegel
der Referenzspannung Vgate hat, während die anderen Torfrei
gabesignale in dem logisch niedrigen Zustand verbleiben. Da
her können nur die Pull-down-Schaltungen 34 und 38 der in
Fig. 3 gezeigten Pull-down-Schaltungen 31 bis 41 arbeiten.
Fig. 5 ist ein Prinzipschaltbild einer Ausführungsform einer
Stromsteuerschaltung 24, die in der Fig. 2B dargestellt ist.
Unter Bezugnahme auf die Fig. 5 weist die Stromsteuerschal
tung 24 einen ersten Transmitter 51 und einen zweiten Trans
mitter 53, einen Spannungsteiler mit Widerständen R1 und R2,
einen Komparator 55 und ein Stromsteuerzähler/Register 57
auf. Der erste Transmitter 51 überträgt eine Spannung VOH ei
nes ersten Kontakts 59 in Reaktion auf ein vorbestimmtes
Steuersignal C. Der zweite Transmitter 53 überträgt eine
Spannung VOL eines zweiten Kontakts 25 in Reaktion auf das
vorbestimmte Steuersignal C. Der zweite Kontakt 25 entspricht
dem Ausgangsanschluß 25, der in den Fig. 2 und 3 gezeigt ist.
Der Spannungsteiler mit den Widerständen R1 und R2 teilt eine
Spannung zwischen dem Ausgang des ersten Transmitters 51 und
dem Ausgang des zweiten Transmitters 53, um eine geteilte
Spannung Vcmp bereitzustellen. Der Komparator 55 vergleicht
die geteilte Spannung Vcmp mit einer Referenzspannung Vref.
Der Stromsteuerzähler/Register 57 erzeugt in Reaktion auf das
Ausgangssignal des Komparators 55 die Stromverstärkungssteu
ersignale Ictl<6 : 0< zum Steuern der Stromverstärkung des Aus
gangstreibers 21.
Fig. 6 ist ein Prinzipschaltbild, das eine erste Ausführungs
form eines Referenzspannungskompensators 23b zeigt, der in
der Fig. 2b dargestellt ist. Unter Bezugnahme auf die Fig. 6
weist ein Referenzspannungskompensator gemäß der ersten Aus
führungsform einen automatischen Impulsgenerator 60 und eine
Stromversorgungseinheit P40 auf.
Der automatische Impulsgenerator 60 erzeugt in Reaktion auf
die Aktivierung des Ausgangsfreigabesignals Vgen für einen
vorbestimmten Zeitraum ein Impulssignal PS mit einem logisch
niedrigen Niveau. Die Stromversorgungseinheit P40 speist den
Strom in Reaktion auf das Ausgangssignal PS des automatischen
Impulsgenerators 60 in den Ausgangsanschluß N des Referenz
spannungsgenerators 23a ein, der in der Fig. 2b gezeigt ist.
Der automatische Impulsgenerator 60 weist eine invertierende
Verzögerungseinheit 61 zum Verzögern und Invertieren des Aus
gangsfreigabesignals Vgen und eine invertierende UND-Einheit
ND40 zum Durchführen einer UND-Operation in bezug auf das
Ausgangsfreigabesignal Vgen und ein Ausgangssignal der inver
tierenden Verzögerungseinheit 61 und zum Invertieren eines
Ergebnisses der UND-Operation auf, um das Impulssignal PS mit
einem logisch niedrigen Niveau zu erzeugen. Die invertierende
Verzögerungseinheit 61 weist Inverter I40 bis I44 auf, die
seriell eingeschleift sind. Die Anzahl der Invertierer ist
vorzugsweise eine ungerade Anzahl. Die invertierende UND-
Einheit ND40 ist als NAND-Gatter realisiert.
Bei der Ausführungsform der Fig. 6 ist die Stromversorgungs
einheit P40 ein PMOS-Transistor, bei dem die Energieversor
gungsspannung VDD an den Source-Anschluß angelegt wird, und
das Ausgangssignal des automatischen Impulsgenerators 60,
nämlich das Impulssignal PS, an den Gate-Anschluß angelegt
wird und der Drain-Anschluß mit dem Ausgangsanschluß N des
Referenzspannungsgenerators 23a verbunden ist. Die Energie
versorgungsspannung VDD kann eine externe Energieversorgungs
spannung sein, die von außerhalb der integrierten Schaltung,
beispielsweise ein Rambus-DRAM, angelegt wird, sie kann eine
interne Energieversorgungsspannung sein, die intern aus der
empfangenen externen Energieversorgungsspannung erzeugt wird,
und sie kann eine verstärkte Spannung sein, die höher als die
externe Energieversorgungsspannung und/oder eine andere Ener
gieversorgungsspannung ist. Demgemäß liefert der Referenz
spannungskompensator gemäß der ersten Ausführungsform einen
konstanten Strom zu dem Ausgangsanschluß N des Referenzspan
nungsgenerators 23a über die Stromversorgungseinheit P40 wäh
rend der Impulsdauer des Impulssignals PS, das erzeugt wird,
wenn das Ausgangsfreigabesignal Vgen in einem logisch hohen
Zustand ist.
Fig. 7 ist ein Prinzipschaltbild, das eine zweite Ausfüh
rungsform eines Referenzspannungskompensators 23b zeigt, der
in der Fig. 2B dargestellt ist. Unter Bezugnahme auf die Fig. 7
weist ein Referenzspannungskompensator gemäß der zweiten
Ausführungsform mehrere automatische Impulsgeneratoren 70 bis
76 und mehrere Stromversorgungseinheiten P50 bis P56 auf.
Jeder der automatischen Impulsgeneratoren 70 bis 76 erzeugt
in Reaktion auf die Aktivierung des Ausgangsfreigabesignals
Vgen für einen vorbestimmten Zeitraum ein Impulssignal mit
einem logisch niedrigen Niveau, während ein entsprechendes
Stromverstärkungssteuersignal Ictl<6 : 0< aktiviert ist. Jede
der Stromversorgungseinheiten P50 bis P56 speist in Reaktion
auf das Ausgangssignal eines entsprechenden automatischen Im
pulsgenerators Strom in den Ausgangsanschluß N des Referenz
spannungsgenerators 23a, der in der Fig. 2B dargestellt ist.
Jeder der automatischen Impulsgeneratoren 70 bis 76 ist mit
einer invertierenden Verzögerungseinheit 51 zum Verzögern und
Invertieren des Ausgangsfreigabesignals Vgen verbunden und
weist jeweils eine invertierende UND-Einheit ND50 bis ND56
auf, um in bezug auf ein entsprechendes Stromverstärkungs
steuersignal Ictl<6 : 0<, das Ausgangsfreigabesignal Vgen und
ein Ausgangssignal der invertierenden Verzögerungseinheit 51
eine UND-Operation durchzuführen und um ein Ergebnis der UND-
Operation zu invertieren, so dass das Impulssignal erzeugt
wird. Wie in der Fig. 7 gezeigt ist, kann eine einzige inver
tierende Verzögerungseinheit 51 gemeinsam für die automati
schen Impulsgeneratoren 70 bis 76 verwendet werden. Hier
weist die invertierende Verzögerungseinheit 51 Invertierer
I50 bis I54 auf, die seriell eingeschleift sind. Die Anzahl
an Invertierern ist vorzugsweise eine ungerade Anzahl. Die
invertierenden UND-Einheiten ND50 bis ND56 sind jeweils als
NAND-Gatter realisiert.
Jede der Stromversorgungseinheiten P50 bis P56 ist als PMOS-
Transistor realisiert, bei dem die Energieversorgungsspannung
VDD an dem Source-Anschluß angelegt ist, das Ausgangssignal
eines entsprechenden automatischen Impulsgenerators ist an
dem Gate-Anschluß angelegt und der Drain-Anschluß ist mit dem
Ausgangsanschluß N des Referenzspannungsgenerators 23a ver
bunden. Die Stromversorgungseinheiten P50 bis P56 können so
ausgelegt werden, dass sie eine geringere Stromversorgungs
leistungsfähigkeit aufweisen als die Stromversorgungseinheit
P40 der ersten Ausführungsform. Die Energieversorgungsspan
nung VDD kann eine externe Energieversorgungsspannung, die
von außerhalb der integrierten Schaltung, beispielsweise ein
Rambus-DRAM, angelegt ist, eine interne Energieversorgungs
spannung, die intern aus der empfangenen externen Energiever
sorgungsspannung erzeugt ist, eine verstärkte Spannung sein,
die höher als die externe Energieversorgungsspannung und/oder
eine andere Energieversorgungsspannung ist.
Demgemäß kann bei einem Referenzspannungskompensator gemäß
der zweiten Ausführungsform nur der automatische Impulsgene
rator und die Stromversorgungseinheit arbeiten, die einem
entsprechenden Stromverstärkungssteuersignal der Stromver
stärkungssteuersignale Ictl<6 : 0< zugeordnet sind, das akti
viert und im logisch hohen Zustand ist. Beispielsweise wird
dann, wenn das Stromverstärkungssteuersignal Ictl3 der
Stromverstärkungssteuersignale Ictl<6 : 0< in einem logisch ho
hen Zustand ist, so wie in der Fig. 4 gezeigt ist, nur das
Torfreigabesignale Envg3 aktiviert und hat den Pegel der Re
ferenzspannung Vgate. Demgemäß wird nur der automatische Im
pulsgenerator 73 betrieben. Daher speist die Stromversor
gungseinheit P53 in Reaktion auf das Ausgangssignal des auto
matischen Impulsgenerators 73 den Strom in den Ausgang
sanschluß N des Referenzspannungsgenerators 23a ein und er
laubt dadurch, dass eine unnötige Stromaufnahme verringert
wird. Folglich wird in Referenzspannungskompensatoren gemäß
der zweiten Ausführungsform basierend auf den Stromverstär
kungssteuersignalen Ictl<6 : 0< nur die erforderliche Strommen
ge in den Ausgangsanschluß N des Referenzspannungsgenerators
23a eingespeist, wodurch ermöglicht wird, dass die Stromauf
nahme verringert wird.
Wie zuvor beschrieben wurde, können Referenzspannungsregler
und Verfahren gemäß der Ausführungsformen der vorliegenden
Erfindung wenigstens teilweise einen anfänglichen Abfall der
Referenzspannung Vgate kompensieren, ohne eine Erhöhung der
Kapazität des Referenzspannungsgenerators 23a zu erfordern.
Beispielsweise kann bei einem Rambus-DRAM gemäß einer Ausfüh
rungsform der vorliegenden Erfindung der Referenzspannungs
kompensator 23b einen anfänglichen Abfall der Referenzspan
nung Vgate kompensieren, so dass die Torfreigabesignale
Envg<6 : 0< schnell auf dem Pegel der Referenzspannung Vgate
stabilisiert werden können. Ein Hochgeschwindigkeitsbetrieb
und/oder eine verringerte Fehleranzahl ist möglich.
In den Zeichnungen und in der Beschreibung wurden typische
bevorzugte Ausführungsformen der Erfindung beschrieben und
auch wenn spezielle Ausdrücke verwendet wurden, sind diese
nur in einem allgemeinen und beschreibenden Sinn und nicht
zum Zweck der Beschränkung verwendet, und der Rahmen der
Erfindung ist in den folgenden Ansprüchen erläutert.
Claims (28)
1. Referenzspannungsregler für eine integrierte Schaltung,
die einen Ausgangstreiber mit einer in Reaktion auf eine se
lektive Aktivierung mehrerer Torfreigabesignale veränderbaren
Stromverstärkung, einen Referenzspannungsverteiler, der eine
Referenzspannung empfängt und die Torfreigabesignale selektiv
aktiviert, um eine Referenzspannung in Reaktion auf mehrere
Stromverstärkungssteuersignale während einer Aktivierung ei
nes Ausgangsfreigabesignals bereitzustellen, und eine Strom
steuerschaltung aufweist, die eine Last an dem Ausgangstrei
ber erfasst und die Stromverstärkungssteuersignale erzeugt,
dadurch gekennzeichnet, dass der Referenzspannungsregler fol
gendes aufweist:
- - einen Referenzspannungsgenerator, der die Referenzspan nung erzeugt und die Referenzspannung dem Referenzspannungs verteiler zuführt und
- - einen Referenzspannungskompensator, der einem Ausgangs anschluß des Referenzspannungsgenerators in Reaktion auf das Ausgangsfreigabesignal für einen vorbestimmten Zeitraum Strom zuführt, um einen Abfall der Referenzspannung zu kompensie ren.
2. Referenzspannungsregler nach Anspruch 1, dadurch ge
kennzeichnet, dass der Referenzspannungskompensator durch die
Stromverstärkungssteuersignale steuerbar ist, um den Strom,
der dem Ausgangsanschluß des Referenzspannungsgenerators zu
geführt wird, zu variieren.
3. Referenzspannungsregler nach Anspruch 1 oder 2, dadurch
gekennzeichnet, dass der Referenzspannungskompensator folgen
des aufweist:
- - einen automatischen Impulsgenerator, der in Reaktion auf die Aktivierung des Ausgangsfreigabesignals für den vor bestimmten Zeitraum ein Impulssignal erzeugt, und
- - eine Stromversorgungsschaltung, die in Reaktion auf das Impulssignal des automatischen Impulsgenerators den Strom an den Ausgangsanschluß des Referenzspannungsgenerators liefert.
4. Referenzspannungsregler nach Anspruch 3, dadurch ge
kennzeichnet, dass der automatische Impulsgenerator folgendes
aufweist:
- - eine invertierende Verzögerungseinheit, die das Aus gangsfreigabesignal verzögert und invertiert, und
- - eine invertierende UND-Schaltung, die eine UND- Operation in bezug auf das Ausgangsfreigabesignal und ein Ausgangssignal der invertierenden Verzögerungseinheit durch führt und ein Ergebnis der UND-Operation invertiert, um das Impulssignal zu erzeugen.
5. Referenzspannungsregler nach Anspruch 3 oder 4, da
durch gekennzeichnet, dass die Stromversorgungsschaltung ei
nen PMOS-Transistor aufweist, bei dem eine Energieversor
gungsspannung an den Source-Anschluß, das Ausgangssignal des
automatischen Impulsgenerators an den Gate-Anschluß angelegt
ist und der Drain-Anschluß mit dem Ausgangsanschluß des Refe
renzspannungsgenerators verbunden ist.
6. Referenzspannungsregler nach Anspruch 1, dadurch ge
kennzeichnet, dass der Referenzspannungskompensator folgendes
aufweist:
- - mehrere automatische Impulsgeneratoren, von denen jeder in Reaktion auf die Aktivierung des Ausgangsfreigabesignals für den vorbestimmten Zeitraum ein Impulssignal erzeugt, wäh rend ein entsprechendes Stromverstärkungssteuersignal akti viert ist und
- - mehrere Stromversorgungsschaltungen, wobei jede einen Strom in den Ausgangsanschluß des Referenzspannungsgenerators in Reaktion auf das Ausgangssignal eines entsprechenden auto matischen Impulsgenerators einspeist.
7. Referenzspannungsregler nach Anspruch 6, dadurch ge
kennzeichnet, dass jeder automatische Impulsgenerator folgen
des aufweist:
- - eine invertierende Verzögerungseinheit, die das Aus gangsfreigabesignal verzögert und invertiert, und
- - eine invertierende UND-Schaltung, die eine UND- Operation in bezug auf das entsprechende Stromverstärkungs steuersignal, das Ausgangsfreigabesignal und ein Ausgangssig nal der invertierenden Verzögerungseinheit durchführt und ein Ergebnis der UND-Operation invertiert, um das Impulssignal zu erzeugen.
8. Referenzspannungsregler nach Anspruch 6 oder 7, dadurch
gekennzeichnet, dass die Stromversorgungsschaltung einen
PMOS-Transistor aufweist, bei dem eine Energieversorgungs
spannung an den Source-Anschluß und das Ausgangssignal des
entsprechenden automatischen Impulsgenerators an den Gate-
Anschluß angelegt ist und der Drain-Anschluß mit dem Ausgangs
anschluß des Referenzspannungsgenerators verbunden ist.
9. Integrierte Schaltung mit:
- - einem Ausgangstreiber mit einer in Reaktion auf eine selektive Aktivierung mehrerer Torfreigabesignale veränderba ren Stromverstärkung,
- - einem Referenzspannungsverteiler, der eine Referenz spannung empfängt und die Torfreigabesignale selektiv akti viert, um in Reaktion auf mehrere Stromverstärkungssteuersig nale während einer Aktivierung eines Ausgangsfreigabesignals eine Referenzspannung bereitzustellen,
- - einer Stromsteuerschaltung, die eine Last an dem Aus gangstreiber erfasst und die Stromverstärkungssteuersignale erzeugt,
- - einen Referenzspannungsgenerator, der die Referenzspan nung erzeugt und die Referenzspannung dem Referenzspannungs verteiler zuführt, und
- - einen Referenzspannungskompensator, der in Reaktion auf das Ausgangsfreigabesignal einem Ausgangsanschluß des Refe renzspannungsgenerators für einen vorbestimmten Zeitraum Strom zuführt, um einen Abfall der Referenzspannung zu kom pensieren.
10. Integrierte Schaltung nach Anspruch 9, dadurch gekenn
zeichnet, dass der Referenzspannungskompensator durch die
Stromverstärkungssteuersignale gesteuert ist, um den Strom,
der dem Ausgangsanschluß des Referenzspannungsgenerators zu
geführt wird, zu variieren.
11. Integrierte Schaltung nach Anspruch 9 oder 10, dadurch
gekennzeichnet, dass der Referenzspannungskompensator folgen
des aufweist:
- - einen automatischen Impulsgenerator, der in Reaktion auf die Aktivierung des Ausgangsfreigabesignals für den vor bestimmten Zeitraum ein Impulssignal erzeugt, und
- - eine Stromversorgungsschaltung, die in Reaktion auf das Impulssignal des automatischen Impulsgenerators den Strom dem Ausgangsanschluß des Referenzspannungsgenerators zuführt.
12. Integrierte Schaltung nach Anspruch 11, dadurch gekenn
zeichnet, dass der automatische Impulsgenerator folgendes
aufweist:
- - eine invertierende Verzögerungseinheit, die das Aus gangsfreigabesignal verzögert und invertiert, und
- - eine invertierende UND-Schaltung, die in bezug auf das Ausgangsfreigabesignal und ein Ausgangssignal der invertie renden Verzögerungseinheit eine UND-Operation durchführt und ein Ergebnis der UND-Operation invertiert, um das Impulssig nal zu erzeugen.
13. Integrierte Schaltung nach Anspruch 11 oder 12, dadurch
gekennzeichnet, dass die Stromversorgungsschaltung einen
PMOS-Transistor aufweist, bei dem eine Energieversorgungs
spannung an den Source-Anschluß und das Ausgangssignal des
automatischen Impulsgenerators an den Gate-Anschluß angelegt
ist und der Drain-Anschluß mit dem Ausgangsanschluß des Refe
renzspannungsgenerators verbunden ist.
14. Integrierte Schaltung nach Anspruch 9, dadurch gekenn
zeichnet, dass der Referenzspannungskompensator folgendes
aufweist:
- - mehrere automatische Impulsgeneratoren, von denen jeder in Reaktion auf die Aktivierung des Ausgangsfreigabesignals für den vorbestimmten Zeitraum ein Impulssignal erzeugt, wäh rend ein entsprechendes Stromverstärkungssteuersignal akti viert ist, und
- - mehrere Stromversorgungsschaltungen, von denen jede in Reaktion auf das Ausgangssignal eines entsprechenden automa tischen Impulsgenerators dem Ausgangsanschluß des Referenz spannungsgenerators Strom zuführt.
15. Integrierte Schaltung nach Anspruch 14, dadurch gekenn
zeichnet, dass jeder automatische Impulsgenerator folgendes
aufweist:
- - eine invertierende Verzögerungseinheit, die das Aus gangsfreigabesignal verzögert und invertiert, und
- - eine invertierende UND-Schaltung, die eine UND- Operation in bezug auf das entsprechende Stromverstärkungs steuersignal, das Ausgangsfreigabesignal und ein Ausgangssig nal der invertierenden Verzögerungseinheit durchführt und ein Ergebnis der UND-Operation invertiert, um das Impulssignal zu erzeugen.
16. Integrierte Schaltung nach Anspruch 14 oder 15, dadurch
gekennzeichnet, dass die Stromversorgungsschaltung einen
PMOS-Transistor aufweist, bei dem eine Energieversorgungs
spannung an den Source-Anschluß und das Ausgangssignal des
entsprechenden automatischen Impulsgenerators an den Gate-
Anschluß angelegt ist und der Drain-Anschluß mit dem Ausgang
sanschluß des Referenzspannungsgenerators verbunden ist.
17. Referenzspannungsregler für ein Ausgangstreibersystem
einer integrierten Schaltung, das auf eine Referenzspannung
und auf ein Ausgangsfreigabesignal reagiert und das in bezug
auf eine Stromverstärkung in Reaktion auf ein Stromverstär
kungssteuersignal veränderbar ist, dadurch gekennzeichnet,
dass der Referenzspannungsregler folgendes aufweist:
- - einen Referenzspannungsgenerator, der die Referenzspan nung für das Ausgangstreibersystem der integrierten Schaltung erzeugt, und
- - einen Zusatzstromgenerator, der in Reaktion auf das Ausgangsfreigabesignal für einen vorbestimmten Zeitraum einen anfänglichen Zusatzstrom für das Ausgangstreibersystem der integrierten Schaltung bei der Referenzspannung erzeugt.
18. Referenzspannungsregler nach Anspruch 17, dadurch ge
kennzeichnet, dass der Zusatzstromgenerator einen festen, an
fänglichen Zusatzstrom für das Ausgangstreibersystem der in
tegrierten Schaltung bei der Referenzspannung für den vorbe
stimmten Zeitraum in Reaktion auf das Ausgangsfreigabesignal
erzeugt.
19. Referenzspannungsregler nach Anspruch 17, dadurch ge
kennzeichnet, dass der Zusatzstromgenerator einen variablen
anfänglichen Zusatzstrom für das Ausgangstreibersystem der
integrierten Schaltung bei der Referenzspannung für den vor
bestimmten Zeitraum in Reaktion auf das Ausgangsfreigabesig
nal erzeugt, der in Reaktion auf das Stromverstärkungssteuer
signal variabel ist.
20. Referenzspannungsregler nach einem der Ansprüche 17 bis
19, dadurch gekennzeichnet, dass der Zusatzstromgenerator ei
nen ausreichenden anfänglichen Zusatzstrom für das Ausgangs
treibersystem der integrierten Schaltung erzeugt, um einen
anfänglichen Anfall der Referenzspannung zu kompensieren, der
von dem Referenzspannungsgenerator bei einer anfänglichen Ak
tivierung des Ausgangstreibersystems erzeugt wird.
21. Integrierte Schaltung mit:
- - einem Ausgangstreibersystem der integrierten Schaltung, das auf eine Referenzspannung und auf ein Ausgangsfreigabe signal reagiert und das in bezug auf eine Stromverstärkung in Reaktion auf ein Stromverstärkungssteuersignal veränderbar ist,
- - einen Referenzspannungsgenerator, der die Referenzspan nung für das Ausgangstreibersystem der integrierten Schaltung erzeugt, und
- - einen Zusatzstromgenerator, der in Reaktion auf das Ausgangsfreigabesignal für einen vorbestimmten Zeitraum einen anfänglichen Zusatzstrom für das Ausgangstreibersystem der integrierten Schaltung bei der Referenzspannung erzeugt.
22. Integrierte Schaltung nach Anspruch 21, dadurch gekenn
zeichnet, dass der Zusatzstromgenerator einen festen anfäng
lichen Zusatzstrom für das Ausgangstreibersystem der inte
grierten Schaltung bei der Referenzspannung für den vorbe
stimmten Zeitraum in Reaktion auf das Ausgangsfreigabesignal
erzeugt.
23. Integrierte Schaltung nach Anspruch 21, dadurch gekenn
zeichnet, dass der Zusatzstromgenerator einen variablen an
fänglichen Zusatzstrom für das Ausgangstreibersystem der in
tegrierten Schaltung bei der Referenzspannung für den vorbe
stimmten Zeitraum in Reaktion auf das Ausgangsfreigabesignal
erzeugt, der in Reaktion auf das Stromverstärkungssteuersig
nal veränderbar ist.
24. Integrierte Schaltung nach einem der Ansprüche 21 bis
23, dadurch gekennzeichnet, dass der Zusatzstromgenerator ei
nen ausreichenden anfänglichen Zusatzstrom für das Ausgangs
treibersystem der integrierten Schaltung erzeugt, um einen
anfänglichen Abfall der Referenzspannung zu kompensieren, der
von dem Referenzspannungsgenerator bei der anfänglichen Akti
vierung des Ausgangstreibersystems erzeugt ist.
25. Verfahren zum Bereitstellen einer Referenzspannung für
ein Ausgangstreibersystem einer integrierten Schaltung, das
auf die Referenzspannung und auf ein Ausgangsfreigabesignal
reagiert und das bezüglich einer Stromverstärkung in Reaktion
auf ein Stromverstärkungssteuersignal veränderbar ist, da
durch gekennzeichnet, dass das Verfahren die folgenden
Schritte aufweist:
- - Erzeugen der Referenzspannung für das Ausgangstreiber system der integrierten Schaltung und
- - Erzeugen eines anfänglichen Zusatzstroms für das Aus gangstreibersystem der integrierten Schaltung bei der Refe renzspannung für einen vorbestimmten Zeitraum in Reaktion auf das Ausgangsfreigabesignal.
26. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
dass der Schritt des Erzeugens eines anfänglichen Zusatz
stroms das Erzeugen eines festen anfänglichen Zusatzstroms
für das Ausgangstreibersystem der integrierten Schaltung bei
der Referenzspannung für den vorbestimmten Zeitraum in Reak
tion auf das Ausgangsfreigabesignal aufweist.
27. Verfahren nach Anspruch 25, dadurch gekennzeichnet,
dass der Schritt des Erzeugens eines anfänglichen Zusatz
stroms das Erzeugen eines variablen anfänglichen Zusatzstroms
für das Ausgangstreibersystem der integrierten Schaltung bei
der Referenzspannung für den vorbestimmten Zeitraum in Reak
tion auf das Ausgangsfreigabesignal aufweist, der in Reaktion
auf das Stromverstärkungssteuersignal veränderbar ist.
28. Verfahren nach einem der Ansprüche 25 bis 27, worin der
Schritt des Erzeugens eines anfänglichen Zusatzstroms das Er
zeugen eines ausreichenden anfänglichen Zusatzstroms für das
Ausgangstreibersystem der integrierten Schaltung aufweist, um
einen anfänglichen Abfall der Referenzspannung zu kompensie
ren, der durch den Schritt des Erzeugens der Referenzspannung
bei der anfänglichen Aktivierung der Ausgangstreibersystems
erzeugt ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019990028207A KR100304707B1 (ko) | 1999-07-13 | 1999-07-13 | 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE10034196A1 true DE10034196A1 (de) | 2001-02-15 |
Family
ID=19601326
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10034196A Ceased DE10034196A1 (de) | 1999-07-13 | 2000-07-13 | Referenzspannungsregler und Verfahren zum Bereitstellen einer Referenzspannung |
Country Status (5)
Country | Link |
---|---|
US (1) | US6366155B1 (de) |
JP (1) | JP3793002B2 (de) |
KR (1) | KR100304707B1 (de) |
DE (1) | DE10034196A1 (de) |
TW (1) | TW472447B (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670793B1 (en) | 2000-04-25 | 2003-12-30 | Sp Systems Pte Ltd | Dynamic series voltage compensator and method thereof |
KR100389914B1 (ko) * | 2000-08-08 | 2003-07-04 | 삼성전자주식회사 | 데이터터미널(dq)의 데이터셋업시간 및 데이터홀드시간마진을 확보할 수 있는 반도체 메모리 장치 |
KR100745053B1 (ko) * | 2001-04-10 | 2007-08-01 | 주식회사 하이닉스반도체 | 출력 구동 회로 |
KR100518574B1 (ko) * | 2003-05-22 | 2005-10-04 | 삼성전자주식회사 | 게이트 전압을 이용하여 출력전류를 조절하는 전류모드출력드라이버 및 이에 대한 출력전류 조절방법 |
KR100560945B1 (ko) * | 2003-11-26 | 2006-03-14 | 매그나칩 반도체 유한회사 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
KR101102017B1 (ko) * | 2004-03-31 | 2012-01-04 | 엘지디스플레이 주식회사 | 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치 |
US8199600B2 (en) | 2005-09-28 | 2012-06-12 | Hynix Semiconductor Inc. | Voltage generator for peripheral circuit |
US7391200B1 (en) * | 2007-02-02 | 2008-06-24 | Netlogic Microsystems, Inc. | P-channel power chip |
US8274265B1 (en) | 2007-02-28 | 2012-09-25 | Netlogic Microsystems, Inc. | Multi-phase power system with redundancy |
US7808223B1 (en) | 2007-05-08 | 2010-10-05 | Netlogic Microsystems, Inc. | Transistor with spatially integrated schottky diode |
TWI401693B (zh) * | 2009-01-05 | 2013-07-11 | Nanya Technology Corp | 電壓提供電路、以及使用此電壓提供電路的訊號延遲系統 |
JP5160530B2 (ja) * | 2009-12-17 | 2013-03-13 | 株式会社東芝 | 半導体装置 |
KR102253684B1 (ko) * | 2015-01-21 | 2021-05-18 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61255600A (ja) | 1985-05-08 | 1986-11-13 | Nec Corp | メモリ回路 |
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
US5578940A (en) | 1995-04-04 | 1996-11-26 | Rambus, Inc. | Modular bus with single or double parallel termination |
US5850159A (en) * | 1997-05-12 | 1998-12-15 | Ind Tech Res Inst | High and low speed output buffer with controlled slew rate |
KR100278650B1 (ko) | 1997-11-07 | 2001-03-02 | 윤종용 | 패킷방식의명령을사용하는반도체메모리장치 |
US6051995A (en) * | 1998-09-11 | 2000-04-18 | Sharp Electronics Corporation | Constant impedance, low noise CMOS buffer |
-
1999
- 1999-07-13 KR KR1019990028207A patent/KR100304707B1/ko not_active IP Right Cessation
-
2000
- 2000-07-10 US US09/613,367 patent/US6366155B1/en not_active Expired - Fee Related
- 2000-07-12 JP JP2000211767A patent/JP3793002B2/ja not_active Expired - Fee Related
- 2000-07-13 DE DE10034196A patent/DE10034196A1/de not_active Ceased
- 2000-07-15 TW TW089114178A patent/TW472447B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR20010009694A (ko) | 2001-02-05 |
KR100304707B1 (ko) | 2001-11-01 |
TW472447B (en) | 2002-01-11 |
JP3793002B2 (ja) | 2006-07-05 |
JP2001076486A (ja) | 2001-03-23 |
US6366155B1 (en) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69805023T2 (de) | Verzögerungsschaltung mit Kalibrierung | |
DE19549532B4 (de) | Synchrone Halbleiterspeichervorrichtung mit Selbstvorladefunktion | |
DE60034788T2 (de) | Verfahren und schaltung zur zeitlichen anpassung der steuersignale in einem speicherbaustein | |
DE4244555C2 (de) | Integrierte Halbleiterschaltungsvorrichtung und Verfahren zum Durchführen eines Beschleunigungstests ("burn-in") | |
DE10251670B4 (de) | Einschaltsignalgenerator für Halbleiterspeichereinrichtungen | |
DE19812270B4 (de) | Signalleitungstreiber und diesen verwendendes Halbleiterspeicherbauelement | |
DE69528916T2 (de) | Synchroner Speicher mit parallelen Ausgangsdatenwegen | |
DE3587116T2 (de) | Datenprozessor. | |
DE10235448B4 (de) | Eichverfahren und Speichersystem | |
DE69936865T2 (de) | Verfahren und apparat zur steuerung der datenrate einer taktgetriebeschaltung | |
DE19507562A1 (de) | Synchrone Halbleiterspeichervorrichtung mit einer Schreiblatenzsteuerfunktion | |
DE10161048A1 (de) | Halbleiterspeichervorrichtung mit niedrigem Leistungsverbrauch | |
DE10034196A1 (de) | Referenzspannungsregler und Verfahren zum Bereitstellen einer Referenzspannung | |
DE19960005A1 (de) | Speichermodulsystem und Halbleiterspeicherbauelement mit Dateneingabe- und/oder Datenausgabesteuerung | |
DE19928454B4 (de) | Speichervorrichtung mit Reihendecodierer | |
DE19749602C2 (de) | Substratspannungs-Generatorschaltung | |
DE10236194A1 (de) | Halbleitervorrichtung | |
DE69619679T2 (de) | Eine integrierte schaltung mit freigabesteuerschaltung | |
DE10335069A1 (de) | Synchrone Halbleiterspeichervorrichtung, die ein Einstellen des Datenausgabezeitablaufs ermöglicht | |
DE19954564B4 (de) | Steuerungsschaltung für die CAS-Verzögerung | |
DE4236456C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren dafür | |
DE69936277T2 (de) | Synchron-Halbleiterspeichervorrichtung | |
DE19636743A1 (de) | Halbleiterspeichervorrichtung mit Datenausgabewegen für schnellen Zugang | |
DE19757959A1 (de) | Integrierte Halbleiterschaltungseinrichtung | |
DE69120160T2 (de) | Integrierte Schaltung mit einer Eingabe-Pufferschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8128 | New person/name/address of the agent |
Representative=s name: PATENTANWAELTE RUFF, WILHELM, BEIER, DAUSTER & PAR |
|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G11C 7/10 AFI20051017BHDE |
|
8131 | Rejection |