TW472447B - Reference voltage generators and methods including supplementary current generation, and integrated circuits including the same - Google Patents
Reference voltage generators and methods including supplementary current generation, and integrated circuits including the same Download PDFInfo
- Publication number
- TW472447B TW472447B TW089114178A TW89114178A TW472447B TW 472447 B TW472447 B TW 472447B TW 089114178 A TW089114178 A TW 089114178A TW 89114178 A TW89114178 A TW 89114178A TW 472447 B TW472447 B TW 472447B
- Authority
- TW
- Taiwan
- Prior art keywords
- reference voltage
- current
- output
- integrated circuit
- signal
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 230000004044 response Effects 0.000 claims abstract description 10
- 230000004913 activation Effects 0.000 claims abstract description 6
- 230000008859 change Effects 0.000 claims description 7
- 230000000153 supplemental effect Effects 0.000 claims description 6
- 238000012360 testing method Methods 0.000 claims description 4
- 230000000295 complement effect Effects 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims 3
- 239000013589 supplement Substances 0.000 claims 3
- 239000000047 product Substances 0.000 claims 2
- 230000005611 electricity Effects 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 14
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 241000283973 Oryctolagus cuniculus Species 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- APTZNLHMIGJTEW-UHFFFAOYSA-N pyraflufen-ethyl Chemical compound C1=C(Cl)C(OCC(=O)OCC)=CC(C=2C(=C(OC(F)F)N(C)N=2)Cl)=C1F APTZNLHMIGJTEW-UHFFFAOYSA-N 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1534—Transition or edge detectors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Description
五、發明說明（1) 發明簌1¾ ' 本發明係關於積栌命^ 1積體電路用之參考ΐ壓2生Ϊ :::法，及更特別關於 發明背j； 座為及电壓產生方法。 積體電路元件係；^乏使用於消 — 1體：路記憶元件繼續增加其積體密；：T :中。特別係 ;之消耗。例〜，可與系統時鐘同以速度：以減少功 存取記憶體（動態隨機存取記憶體：：之同步動態隨機 2。雙數據率(DDR)同步動態隨機存；展高速操 鬲性能記憶元件。 。己憶體係也發展為 電子系統，如數據處理系統，通常 線之匯流條，以互連積體電路元件，=用包括複數信號 件係可彼此相通，驅動器通常係包體電路元 輯及/或記憶積體電路中，以驅動在、〜处理器，邏 生於該匯流條上之信號。兮輸出動驅在動4哭積體電路内部中產 信號驅動。 繼…通常係藉電壓電位 近來為達成高速度操作及/或其他利益，包括電流模式 輸出驅動器之積體電路元件係已有供應、。電流模式輸出驅 動器之使用係可減低峰值轉換電流及反射在匯電條上之庐 號，因而可得在積體電路間之低功率，高性能之溝通。° 一使用電流模式輪出驅動器之技藝係該Mountain View， Cal i f，Rambus公司供應之Rambus技藝。該Rambus技藝係 說明於頒予Farmwald等之美國專利編號5, 473, 5 75，頌予
Dillon卓之美國專利編虎5，578，940，頒予Farmwald等之
ί 472447 五、發明說明（2) 广專二爲Φ號5, 6°6, 717及頒予DiU〇n等之美國專利編號 1 ’ 同時也係應瞭解委託予本發明受委託人之 驅動琴之積r ^ ^利編號6, 〇 72, 747。包括電流模式輸出 , — 件‘在本發明當作R a m b u s元件。 arn^us^件係可以高數據率操作，例如，以達8〇〇 mHz 〆门At據率操作。為以高數據率操作，其係可控制該 Ram us動態隨機存取記憶體之輸出驅動器。而且，大量之 數才=可同，自Rambus動態隨機存取記憶體中之記憶單元 陣列„貝取/這樣，係消耗大量之功率。為減低功率之消 耗所知係提供輸出驅動器供Rambu s動態隨機存取記憶 胆使用°亥驅動器係具有一根據輸出驅動器負荷而變之電 流驅動能量’例如在該輸出減衰器上之負荷。其包括邏輯 及/或記憶元件之積體電路元件係也可具有輸出驅動器， 該驅動器係*有-根據㉟出驅自器負#而變流驅動能 量。 圖1係說明一傳統輸出驅動器控制設計之方塊圖，例 如’其可用於Rambus動態隨機存取記憶體。參閱圖1知， 一參考電壓§周整器13係產生一參考電壓及提供束考電壓 Vgate至一參考電壓分配器12。該參考電壓分配器12係選 擇性地致動輸出信號’視為閘啟動信號E n v g〈 6 : > ，於_ 輸出啟動信號Vgen致動時’使參考電壓Vgate之電位響庳 電流驅動能量控制信號Ictl<6:〇>。一輸出驅動器丨丨之電 流驅動能量係響應開啟動信號Envg<6 : 〇>致動而變化。該 輸出驅動器1 1係接收輸出信號q與q丨及提供該信號至一輸
472447 五 發明說明（3) ^減，器15。電流驅動能量控制信號Ictl<6:〇> =電路14產生，該控制電路係感應輸出減衰電 何及控制該輸出驅動器丨丨之電流驅動能量。 。。丨5之負 但因閘啟動信號心％<6:〇>通常係可加施於 驅=器：用以發射間啟動信號Envg<6:〇>之線係：：：出 这樣’線之負荷即會很大。因此，當致動 曰：長’ ，EnVg<6:0>至參考電壓Vgate電位用之線時，係信 篁ίί载:、結果使參考電壓調整器13之輸出電壓；降，Ϊ 稱 > 考電壓Vgate。結果’係會耗用很長時間以 β
Vgate穩定該供發射閘啟動信號Envg<6 ·· 〇>用之線; 導致Rambus動態隨機存取記憶體或其他積體 =二 作缓慢及/或致使該元件故障。 裕之翰出私 參考電壓調整器13之電流輸出能量係可使之非常大，以 短時間内克服該參考電壓V g a t e之下降，不幸一高電流參 考電麗§周整器1 3係耗用超大之功率，其結果係使該積體電 路之功率耗用增加。 發明概述 本發明實例係提供參考電壓調整器及方法以供積體電路 輸出驅動器系統使用，藉產生一初始補充電流，以使該積 體電路輸出驅動系統在該參考電壓以預定時間響應一輸出 啟動信號。最好係產生足夠初始補充電流，以補償該參考 電壓之一初始壓降，該初始壓降係於該輪出驅動器系統初 始致動時產生。 更特別係根據本發明實例之參考電壓產生器係包括於積
第9頁 472447 五、發明說明（4) 體電路輸出驅動器系統中，其係響應一參考電壓及一輸出 啟動信號，及依電流驅動控制信號之電流驅動能量而變 化。參考電壓調整器之實例係包括一參考電壓產生器，該 參考電壓產生器係產生參考電壓，以供該積體電路輸出 驅動器系統使用。一補充電流產生器係產生一初始補充 電流，供該積體電路輸出驅動系統以該參考電壓在一預定 時間内響應該輸出啟動信號。在某些實例中，該補充電流 產生器係產生一固定之初始補充電流供該積體電路輸出驅 動器系統使用。在其他實例中，該補充電流產生器係產生 一可變初始補充電流供該積體電路輸出驅動器系統以該參 考電壓於預定時間内響應該輸出啟動信號，及依電流驅動 控制信號而變化。 根據本發明實例之參考電壓調整器係可用於積體電路， 該積體電路包括一輸出驅動器，該輸出驅動器可依據複數 閘啟動信號之選擇性致動而改變其電流驅動能量。該積體 電路係也包括一參考電壓分配器，該分配器係接收一參考 電壓及選擇性地致動該閘啟動信號，以於一輸出啟動信號 致動時，依據複數電流驅動能量控制信號提供一參考電 壓。該積體電路係也包括一電流控制電路，該電路係感應 該輸出驅動器之負載及產生該電流驅動能量控制信號。 該參考電壓調整器係包括一參考電壓產生器，該參考電壓 產生器係產生該參考電壓及提供該參考電壓至該參考電壓 分配器。該參考電壓調整器係也包括一參考電壓補償器， 以提供電流至該參考電壓產生器之一輸出端，以供於一預
第10頁 472447 五、發明說明（5) 定時間内，補償該參考電壓於響應該輸出啟動信號之電壓 降。 心 在某些實例中，該參考電壓 驅動能量控制信號控制，以改 輸出端之電流。 在其他實例中，該參考電壓 生器’以依據輸出信號之致動 號’及一電流供應電路係依據 號供應電流至該參考電壓產生 中’係配置複數之自動脈衝產 係於一對應電流驅動能量控制 信號之致動產生一預定時間之 電路也係配置，每一電流供應 產生器之輸出信號供應電流至 端。 補償器係更進一步藉該電流 變供應至該參考電壓產生器 補償器係包括一自動脈衝產 產生一預定時間之脈衝信 垓自動脈衝產生器之脈衝信 器之輸出端。也在其他實例 生器，每一自動脈衝產生器 信號致動時，依據輸出啟動 $衝信號。複數之電流供應 電路係依據對應一自動脈衝 1亥參考電壓產生器之輸出 根據本發明實例之參考電壓調敕哭 時間内部份補償該參考電壓之正°。及方法係至少能在短 壓產生器之電流容量。因^舉你而不需增加該參考電 之Rambus動態隨機存取記憶^ έ之，在根據本發明實例 迅速地穩定於該參考電壓電:疋件中’該閘啟動信號係可 不發生故障。 ％ 。如此係可保持高速操作及 1式簡單說明 圖1係說明Rambu s動態隨機存 動控制設計之方塊圖； §己憶體中一傳統輸出驅
$ 11 I 472447 五、發明說明（6) 圖2A係根據本發明實例供積體電路輸出驅動器系統用之 參考電壓調整器及方法的方塊圖； 圖2B係根據本發明另一實例供積體電路输出驅動器系統 用之參考電壓調整器及方法的方塊圖； — 圖3係圖2 B所示根據本發明實例之一輸出驅動器的電路 不意圖； 圖4係圖2 B所示根據本發明實例之一參考電壓分配器的 電路不意圖； 圖5係圖2 B所示根據本發明實例之一電流控制電路的電 路不意圖； 圖6係圖2 B所示根據本發明實例之一參考電壓補償器第 一實例的電路示意圖； 圖7係圖2B所示根據本發明實例之一參考電壓補償器第 二貫例的電路不意圖。 最佳實例詳細說明 本發明係於下述參照說明本發明最佳實例之隨附圖式作 更詳細說明。本發明係可以多種不同形式具體實現及不應 局限於本發明之實例，因實例之提供係使說明更詳細與完 整，以及完全傳達本發明之範圍於精此技藝者。在圖式 中，層與區域之示度係放大以求清晰。在圖式中，相似之、 號碼係相似之元件。而且，本發明所述及圖說之每一實例 係也包括其互補之實例。 參閱圖2 A知，係說明一根據本發明實例供積體電路輸出 驅動系統用參考電壓調整器及方法之方塊圖。參考電壓調
第12頁 472447 五、發明說明（7) 鉦器及方法之實例係可用於Rambus動態隨機在^ 件，其他記憶元件，及/或其他積體電路元 圮憶體元 : 積體電路包括一可變電流驅動器輪出_ 圖2A所 26，該系統係響應於一參考電壓Vref及—統 及：據-電流驅動控制信號在一輸 ，唬， 電壓調整器27係包括—參考電壓動=。 8 ^輸出驅動器系統26用之參考電壓。—生 係配置，以產生-初始補充電流心2 啟動信號。，考"SVref於一預定時間内，響應該輪出 驅動系1 :2】t去:':明一根據本發明實例供積體電路輸出 圖2β所 '-夕私堅调整器及方法另一實例之方塊圖。如 制雷炊二，—積體電路輸出驅動器系統係可包括一電流控 考％ Ϊ 一參考電壓分配器22及一輸出驅動器21。該參 】凋整器23係可包括一參考電壓產生器23a及一 兔枣補償器23b。 择5亥輸出驅動器2 1係依據複數閘啟動信號Envg< 6 : 〇 >之選 至丨生致動改變電流驅動能量及接收並提供輸出信號q及卩i 葬〜輸出端2 5，如一輸出減衰器。該輸出信號q i係可 ^自一輸出多工器記憶單元陣列讀取之多工數據獲得。在 ，出信號q及q 1係具有—預定之延遲差。在其他積體電路 化件中’該輸出信號係可視該積體電路元件之特殊功能而 藉其他技術獲得。 錄參考電壓分配器22係接收一簡稱Vgate之參考電壓，
第13頁 五蝥明說明⑻ 間稱V g e η之輸出啟動作轳鉍杂 Ε吨量控制信號Ictl<6.〇>以選; π，依據複數電流驅 Envg<6 · l擇^式致動該閉啟動信號 ，感應上出該電流控制電路 =信號icm〇>之電流〜㈣流驅V? 筅動器2!之電流驅動能量。 制L唬，以控制該輸出 5亥參考電壓調整器2 3係命括一夂 :考電壓補償器23b。該參考電壓>產味'壓產生器233及一 该忮定參考電壓Vgate，最好單獨J ^23a係產生並提供 :以使該輸出驅動器21經常以飽和範圍：m係可一遙 中，其係約1 . 4V。 7犯圍刼作。在某些實例 在一如前述R a m b u s動態隨機存取却，卜土 ® ^ Γ.1 „ „ Envg<6 ： 〇> ^\ 1 ^ ^ :’故用作發射該閘啟動信號Envg<6:0、〉um 而且如圖3所示，供調整拉下電路31 结 曰 乂 體Nl，N3,…，及M21耦合量的耗合電容器^至⑶^^ = 動信號Envg<6:0>之線，以穩定… 因此，該用作發射該閘啟動信號Envg<6: 0>之 係會非常大，這樣，當致動該用作發射該閘啟動作號、 Envg<6:0>之線以得該參考電壓Vgate之電位時，^合、 大里之％荷。結果，邊參考電壓V g a t e係會下降及需化 長日τ間方此％疋s亥用作發射該閘啟動信號e n v g〈 6 : 〇〉之線
1W 4 Μ % __團 第14頁 472447 五、發明說明（9) 之電位。本發明實例係包括該參考電 =產生，以供產生該參考電 电 壓補償器23b ,以#雁蝥、ώ $ # 4 土及包括忒參考電 出戚Ν，„认乂仪應電流至邊參考電壓產生器23a之一輸 補ρ兮夂I ^預疋時間内響應該輸出啟動信號Vgen ,而 補知5亥參考電壓Vgate之下降。 圖3圖Γ系圖二I示輪出聽動器21實例之電路示意圖。參閱 並碑方^驅動器2 1係包括複數拉下電路3 1至4 1，以 、::J禺δ於該輸出端25與一接地電壓VSS之間。每一 r 2電=31至41係各包括二關⑽電晶體，即第—NM0S電 曰日， ’ .·’，或似及第：NM〇S電晶體N2，M4，…，或N22 以串聯方式耦合於該輸出端25與該接地電壓vss之間。在 〇 ^ ^ «玄拉下電路3 1至4 1係設計使之具有不同電流 焉曰區動忐里。一間啟動信號£11%〈6 : 〇>係加施於第一關〇s電 晶體之閘及一輸出信號卩丨係加施於第二NM〇s電晶體之 閘。此外，耦合電容器c〇至⑶係藉調整拉下電路31至“之 第一NMOS電晶體N1 ，N3，…，及N21耦合量，耦合至該用作 發射該間啟動信號EnVgd〇 >之線，以穩定該閘啟動信號 EnVg<6:0>。因此，拉下電路31至41係依據該閘啟動信號 Envg<6 :0>在輪出驅動器η中之選擇性致動，作選擇性操 作。換s之’該輸出驅動器2 1之電流驅動能量係依據該間 啟動信號Ε η ν g < 6 : 〇 >之選擇性致動而變。 圖4係圖2B所示一參考電壓分配器22實例電路示意圖。 參閱圖4知’參考電壓分配器22係包括複數nand閘ND30至 ND36及複數反相器130至136，其係以參考電壓Vgate作電
第15頁 472447 五、發明說明（10) 源供應電壓用。每一NAND間ND30至ND36係接收一對應之電 流驅動能量控制信號Ictl<6:0>及輸出啟動信號及完 成一NAND操作。當該對應NAND閘之一輸出係邏輯低時，每 反相器1 3 0至1 3 6係致動一對應之電流驅動能量控制信號 let 1<6 : 0>至該參考電壓之電位。 ° 例如，當僅該電流驅動能量控制信號丨ct丨3係邏輯高及 其他電流驅動能量控制信號皆為邏輯低，而該輸出啟動信 號Vgen係致動為邏輯高時，僅NAND間心33之輸出係為邏輯 低。因此，僅反相器133之輸出，閘啟動信號flEnvgY，係 致動至該參考電壓Vgate之電位，而其他閘啟動信號係仍 留於邏輯低狀態。因此，僅圖3所示，拉 拉下電路34及38係操作。 圖5係圖2B所示電流控制電路24實例之電路示意圖。參 閱圖5知，該電流控制電路2 4係包括一第—發射^ 5 1及三 第二發射器53，一包括電阻R1 &R2之電壓分壓哭'一比較 電流控制計數器/記錄器57。第—發射器51係依 據一預定控制信號C發射一第一減衰器59之—電 二發射器5 1係依據該預定控制信號c發射—第二 之一電壓VOL。該第二減衰器25係對應於圖2及圖=: 輸出端25。該包括電阻R1及”之電壓分壓器不 第二發射器電壓51及53輸出間之電麼分壓而提供：：-及 Vcmp。該比較器55係使分壓電壓Vc ς =燈 比較。該電流控制計數器/記錄器57係產^目 ®控制信號I ct 1 <6 ‘‘ 〇>，以依據該比較器55之輸^ = ς
472447 五、發明說明（Π) 輸出驅動器2 1之電流驅動能量。 圖6係圖2 B所示參考電壓補償器2 3 b實例之電路示意圖。 參閱圖6知，根據本發明之一參考電壓補償器係包括一自 動脈衝產生器60及一電流供應單元p4〇。 ' 該自動脈衝產生器6 0係依據該輸出啟動信號乂gen之致動 產生一預定時間之邏輯低電位脈衝信號ps。該電流供應單 元P40係依據該自動脈衝產生器6 〇之輸出信號供應電流至 圖2B所示該參考電壓產生器23a之輸出端n。該自動脈衝產 生器6 0係包括一反相延遲單元6 1，供延遲及反相該輸出啟 動信號Vgen及一反相AND操作單元肋4〇 ,供完成該輸出啟 動仏號Vgen及遠反相延遲單元η之—輸出信號的and操 作’及反相遠A Ν ϋ操作結果，以產生該邏輯低電位脈衝信 號PS。在本發明中，該反相延遲單元6丨係包括串聯耦合之 反相器140至144。反相器之數量最好係奇數。該反相…^ 操作單元ND40即一NAND閘。 在圖6之實例中’該電流供祇單元Ρ40係—電晶體， 其中該電源供應電壓VDD係加施於源極，該自動脈衝產生 器60之輸出信號，即該脈衝信號PS係加施於開，及漏極係 _合於該參考電壓產生器23a之輸出端n。該電源供應電壓 VDD可係自積體電路’如一Rambus動態隨機存取記憶'體， 外加施之外部電源供應電壓’一内電源供應電壓係; 該外部電源供應電壓後在内部產生，一择厭^ & r & ^ ^ 3壓之電壓係高於 該外部電源供應電壓及/或其他電源供應電壓。因此 據第一實例之該參考電壓補償器係當輸出啟動传號^以^^致
第17頁 472447 五、發明說明（12) 動為邏輯高時，於所產生該脈衝信號PS持續期間，供應，良 定電流經該電流供應單元P 4 0至該參考電壓產生器2 3 a之輪 出端N。 圖7係說明圖2 B所示一參考電壓補償器2 3 b第二實例之電 路示意圖。參閱圖7知，根據第二實例之參考電壓補償器 係包括複數自動脈衝產生器7 0至7 6及複數電流供應單元 P50 至P56 。 每一自動脈衝產生器7 0至7 6係於一電流驅動能量控制信 號Ictl<6:0>致動時，依據該輸出啟動信號Vgeni致動產 生一預定時間之邏輯低電位脈衝信號。每一電流供應單元 P 5 0至P 5 6係依據該自一對應動脈衝產生器之輸出信號供應 電流至圖2B所示該參考電壓產生器23a之輸出端N。每一該 自動脈衝產生器70至76係各連接至一反相延遲單元51，以 延遲及反相該輸出啟動信號Vgen及係包括該AND操作單元 N D 5 0至N D 5 6之一 ’以完成對應一該電流驅動能量控制信號 Ictl<6:0> ’該輸出啟動信號vgen及該反相延遲單元51之 一輸出信號的一AND操作，及反相該AND操作以產生該脈衝 4吕號。如圖7所示’ 一單一反相延遲單元5 1通常係可用於 該自動脈衝產生器7 〇至7 6。在本發明中，該反相延遲單元 5 1係包括串聯耦合之反相器丨5 〇至丨5 4。反相器之數量最好
係奇數。該反相AND操作單元ND50至ND56係分別為NAND 間。 每一電流供應單元P5〇至？56係為一PM〇S電晶體，其中該 電源供應電壓V D D係加施於源極，一對應自動脈衝產生器
第18頁 五、發明說明（13) 之輸出信號係力口 器2 3 a之輸出端n ;閘’及漏極係柄合於该參考電壓產生 具有少於第一實。，該電流供應單元P50至？56係可設計使之 源供應電壓V D D可\之電流供應單元P 4 〇之電流供應。該電 取記憶體，外力σ a係自積體電路，如一Rambus動'態隨機存 壓係於接收該外=之外部電源供應電壓，一内電源供應電 電壓係高於該外部2源供應電壓後在内部產生，一增壓之 壓。 。電源供應電壓及/或其他電源供應電 因此’根據第二杳 脈衝產生器及該Γ ^例之該參考電壓補償器，係僅該自動 信號Ictl<6 · 〇>之供應單元可對應該電流驅動能量控制 例如，當電流％邏輯高電流驅動能量控制信號操作。 動能量控。編1〈6:〇>中之該電流驅 啟動信號Envg3係致叙3Λ邏輯高時’如圖4所示，僅該閘 該自動脈衝產生器73々考電壓vgate之電位。因此，僅 係依據該自動脈衝產。因，匕，該電流供應單元P53 電壓產生器23已之輪出沪;之輸出信號供應電流至該參考 結果，根據第二實例，而在夂：而減少不需要之電流消耗。 電流量可根據該電流驅；^ =補，，係僅需要之 該參考電壓產生器23a之輪制信號1 Ct 1 <6 : 〇>供應至 如前述，根據本發明實：出減少電流之消耗。 補償至少部份之該參考電壓v，4電壓§周整器及方法係可 加該參考電壓產生器23a之^旦心初始電壓降’而不需增 例之一Rambus動態隨機存取* x月實 %。己憶體中，邊參考電壓補償器
472447 五、發明說明（14) 2 3b係可補償該參考電壓Vgate初始電壓降，這樣，該閘啟 動信號Envg<6 : 0>係迅速以該參考電壓Vgate之電位穩定。 高速度操作及/或減少錯誤係可獲得。 在圖式與說明中，係披露本發明之典型最佳實例，及雖 使用特別術語，但僅係一般之說明，而非具有限制之目 的，本發明之範圍係明示於下述申請專利範圍中。
第20頁
Claims (1)
- 472447 案號 89114178 年 /〇 月 六、申請專利範圍 1 . 一種參 電路包括一 號之選擇致 收一參考電 流驅動能量 考電壓，及 產生該電流 括： 一參考 電壓至該參 一參考 之一輸出端 輸出啟動信 2. 根據申 參考電壓補 制，以改變 3. 根據申 參考電壓補整器，係供一積體電路使用，該積體 器，該驅動器可依據一複數閘啟動信 動改變電流驅動能量，一參考電壓分配器係接 輸出啟動信號持續期間，依據複數電 ，選擇性致動該閘啟動信號提供一參 一電流控制電路係感應該輸出驅動器之負載並 驅動能量控制信號，該參考電壓調整器係包 考電壓調 輸出驅動 壓並於一 控制信號 生一 號供4. 自動 一自動 持續一 一電流 應電流 根據申 脈衝產 電壓 考電 電壓 並持 號之 請專 償器 供應 請專 償器 脈衝 預定 供應 至該 請專 生器 產生 壓分 補償 續一 電壓 利範 更進 至該 利範 包括 產生 時間 電路 參考 利範 包括 器，係產生該參考電壓及提供該參考 配器；及 器，係提供電流至該參考電壓產生器 預定時間，以補償該參考電壓響應該 降。 ’ 圍第1項之參考電壓調整器，其中該 一步藉由該電流驅動能量控制信號控 參考電壓產生器輸出端之電流。 圍第1項之參考電壓調整器，其中該 器，係依據該輸出啟動信號之致動產 之脈衝信號；及 ，係依據該自動脈衝產生器之脈衝信 電壓產生器之輸出端。 圍第3項之參考電壓調整器，其中該O:\65\65268.ptc 第21頁 2001.10.09.021 472447 _案號89114178 f〇年（σ Η 1曰 修正_— 六、申請專利範圍 一反相延遲單元，係延遲並反相該輸出啟動信號；及 一反相A N D電路，係完成該輸出啟動信號及該反相延 遲單元之輸出信號的反相操作並反相該A N D操作結果，以 產生該脈衝信號。 5. 根據申請專利範圍第3項之參考電壓調整器，其中該 電流供應電路包括一PMOS電晶體，其中該電源供應電壓係 加施於源極，該自動脈衝生器之輸出信號係加施於閘，及 漏極係耦合於該參考電壓產生器之輸出端。 6. 根據申請專利範圍第1項之參考電壓調整器，其中該 參考電壓補償器包括： 複數自動脈衝產生器，每一自動脈衝產生器係於一對 應電流驅動能量控制信號致動時，依據該輸出啟動信號之 致動產生一持續一預定時間之脈衝信號；及 複數電流供應電路，每一電流供應電路係依據一對應 自動脈衝產生器之輸出信號供應電流至該參考電壓產生器 之輸出端。 7. 根據申請專利範圍第6項之參考電壓調整器，其中該 自動脈衝產生器包括： 一反相延遲單元，係延遲並反相該輸出啟動信號；及 ·-反相A N D電路’係完成該對應電流驅動能s控制信 號，該輸出啟動信號及該反相延遲單元之一輸出信號的反 相操作並反相該AND操作結果，以產生該脈衝信號。 8. 根據申請專利範圍第6項之參考電壓調整器，其中該 電流供應電路包括一 P Μ 0 S電晶體，其中該電源供應電壓係O:\65\65268.ptc 第22頁 2001.10. 09. 022 472447 _案號89114178 和年P月?曰 修正__ 六、申請專利範圍 加施於源極，該對應自動脈衝產生器之輸出信號係加施於 閘，及漏極係耦合於該參考電壓產生器之輸出端。 9. 一種積體電路，包括： 一輸出驅動器，係依據複數閘啟動信號之致動改變電 流驅動能量； 一參考電壓分配器，係接收一參考電壓及選擇性地致 動該閘啟動信號，以於一輸出啟動信號致動時，依據複數 電流驅動能量控制信號提供一參考電壓； 一電流控制電路，係感應輸出驅動器之一負荷並產生 該電流驅動能量控制信號； 一參考電壓產生器，係產生該參考電壓及提供該參考 電壓至該參考電壓分配器；及 一參考電壓補償器，係挺供電流至該參考電壓產生器 之一輸出端並持續一預定時間，以補償該參考電壓響應該 輸出啟動信號之電壓降。 ' 1 0.根據申請專利範圍第9項之積體電路，其中該參考電 壓補償器更進一步藉由該電流驅動能量控制信號控制，以 改變供應至該參考電壓產生器輸出端之電流。 1 1 .根據申請專利範圍第9項之積體電路，其中該參考電 壓補償器包括： 一自動脈衝產生器，係依據該輸出啟動信號之致動產 生一持續一預定時間之脈衝信號；及 一電流供應電路，係依據該自勢脈衝產生器之脈衝信 號供應電流至該參考電壓產生器之輸出端。O:\65\65268.ptc 第23頁 2001. 10. 09. 023 472447 _案號89114178 年P月7曰 修正__ 六、申請專利範圍 1 2 .根據申請專利範圍第1 1項之積體電路，其中該自動 '脈衝產生器包括： 一反相延遲單元，係延遲並反相該輸出啟動信號；及 一反相A N D電路’係完成該輸出啟動信號及該反相延 遲單元之輸出信號的反相操作並反相該A N D操作結果，以 產生該脈衝信號。 1 3.根據申請專利範圍第1 1項之積體電路，其中該電流 供應電路包括一PMOS電晶體，其中該電源供應電壓係加施 於源極，該自動脈衝生器之輸出信號係加施於閘，及漏極 係耦合於該參考電壓產生器之輸出端。 1 4.根據申請專利範圍第9項之積體電路，其中該參考電 壓補償器包括： 複數自動脈衝產生器，# 一自動脈衝產生器係於一對 應電流驅動能量控制信號致動時，依據該輸出啟動信號之 致動產生一持續一預定時間之脈衝信號；及 複數電流供應電路，每一電流供應電路係依據一對應 自動脈衝產生器之輸出信號供應電流至該參考電壓產生器 之輸出端。 1 5 .根據申請專利範圍第1 4項之積體電路，其中該自動 脈衝產生器包括： 一反相延遲單元，係延遲並反相該輸出啟動信號；及 一反相A N D電路，係完成該對應電流驅動能量控制信 號，該輸出啟動信號及該反相延遲早元之一輸出信號的反 相操作並反相該AND操作結果，以產生該脈衝信號。O:\65\65268.ptc 第24頁 2001.10.09.024 472447 _案號89114178 和年P月7日_iMi___ 六、申請專利範圍 1 6.根據申請專利範圍第1 4項之積體電路，其中該電流 供應電路包括一PMOS電晶體，其中該電源供應電壓係加施 於源極，該對應自動脈衝產生器之輸出信號係加施於閘， 及漏極係耦合於該參考電壓產生器之輸出端。 1 7. —種參考電壓調整器，係供一積體電路輸出驅動器 系統使用，該積體電路輸出驅動器系統係響應一參考電壓 及一輸出啟動信號，及依據一電流驅動控制信號改變電流 驅動能量，該參考電壓調整器包括： 一參考電壓產生器，係產生該參考電壓供該積體電路 輸出驅動器系統使用；及 一補充電流產生器，係依據該輸出啟動信號以該參考 電壓產生一供該積體電路輸出驅動器系統使用一預定時間 之初始補充電流。 1 8.根據申請專利範圍第1 7項之參考電壓調整器，其中 該補充電流產生器依據該輸出啟動信號以該參考電壓產生 一供該積體電路輸出驅動器系統使用一預定時間之固定初 始補充電流。 1 9.根據申請專利範圍第1 7項之參考電壓調整器，其中 該補充電流產生器依據該輸出啟動信號以該參考電壓產生 一供該積體電路輸出驅動器系統使用一預定時間之可變初 始補充電流及該電流係依據該電流驅動控制信號改變。 2 0 .根據申請專利範圍第1 7項之參考電壓調整器，其中 該補充電流產生器產生足夠供該積_電路輸出驅動器系統 使用之初始補充電流以補償該參考電壓之一初始降壓，該O:\65\65268.ptc 第25頁 2001.10.09. 025 472447 _案號89114178 年〜月？日 修正_一 六、申請專利範圍 初始降壓係於該輸出驅動器系統初始致動時由該參考電壓 產生器產生。 21. —種積體電路，包括： 一積體電路輸出驅動器系統，該系統響應一參考電壓 及一輸出啟動信號及依據一電流驅動控制信號改變電流驅 動能量； 一參考電壓產生器，產生該參考電壓供該積體電路輸 出驅動器系統使用；及 一補充電流產生器，依據該輸出啟動信號以該參考電 壓產生一供該積體電路輸出驅動器系統使用一預定時間之 初始補充電流。 2 2.根據申請專利範圍第2 1項之積體電路，其中該補充 電流產生器依據該輸出啟動植號以該參考電壓產生一供該 積體電路輸出驅動器系統使用一預定時間之固定初始補充 電流。 2 3.根據申請專利範圍第2 1項之積體電路，其中該補充 電流產生器依據該輸出啟動信號以該參考電壓產生一供該 積體電路輸出驅動器系統使用一預定時間之可變初始補充 電流。 2 4.根據申請專利範圍第2 1項之積體電路，其中該補充 電流產生器產生足夠供該積體電路輸出驅動器系統使用之 初始補充電流以補償該參考電壓之一初始降壓，該初始降 壓係於該輸出驅動器系統初始致動彳寺由該參考電壓產生器 產生。O:\65\65268.ptc 第26頁 2001.10.09.026 472447 _案號 89114178_"^年 月’曰__— 六、申請專利範圍 25. —種提供一參考電壓以供一積體電路輸出驅動器系 統使用之方法，該積體電路輸出驅動器系統響應該參考電 壓及一輸出啟動信號且依據一電流驅動控制信號而改變電 流驅動能量，該方法係包括： 產生該參考電壓供該積體電路輸出驅動器系統使用； 及 產生一初始補充電流，供該積體電路輸出驅動器系統 依據該輸出啟動信號以該參考電壓持續一預定時間。 2 6.根據申請專利範圍第2 5項之方法，其中該產生一初 始補充電流之步驟包括依據該輸出啟動信號以該參考電壓 產生一供該積體電路輸出驅動器系統使用一預定時間之固 定初始補充電流。 2 7 .根據申請專利範圍第2 5 I員之方法，其中該產生一初 始補充電流之步驟包括依據該輸出啟動信號以該參考電壓 產生一供該積體電路輸出驅動器系統使用一預定時間之可 變初始補充電流。 2 8.根據申請專利範圍第2 5項之方法，其中該產生一初 始補充電流之步驟包括產生足夠供該積體電路輸出驅動器 系統使用之初始補充電流以補償該參考電壓之一初始降 壓，該初始降壓係於該輸出驅動器系統初始致動時由該參 考電壓產生步驟產生。O:\65\65268.ptc 第27頁 2001.10.09.027
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990028207A KR100304707B1 (ko) | 1999-07-13 | 1999-07-13 | 기준전압의 전압강하를 보상할 수 있는 기준전압 레귤레이터 및 이를 구비하는 반도체 메모리장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW472447B true TW472447B (en) | 2002-01-11 |
Family
ID=19601326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW089114178A TW472447B (en) | 1999-07-13 | 2000-07-15 | Reference voltage generators and methods including supplementary current generation, and integrated circuits including the same |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6366155B1 (zh) |
| JP (1) | JP3793002B2 (zh) |
| KR (1) | KR100304707B1 (zh) |
| DE (1) | DE10034196A1 (zh) |
| TW (1) | TW472447B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1249061B1 (en) | 2000-04-25 | 2004-08-18 | SP Systems Pte Ltd | Dynamic series voltage compensator and method thereof |
| KR100389914B1 (ko) * | 2000-08-08 | 2003-07-04 | 삼성전자주식회사 | 데이터터미널(ｄｑ)의 데이터셋업시간 및 데이터홀드시간마진을 확보할 수 있는 반도체 메모리 장치 |
| KR100745053B1 (ko) * | 2001-04-10 | 2007-08-01 | 주식회사 하이닉스반도체 | 출력 구동 회로 |
| KR100518574B1 (ko) * | 2003-05-22 | 2005-10-04 | 삼성전자주식회사 | 게이트 전압을 이용하여 출력전류를 조절하는 전류모드출력드라이버 및 이에 대한 출력전류 조절방법 |
| KR100560945B1 (ko) * | 2003-11-26 | 2006-03-14 | 매그나칩 반도체 유한회사 | 온-칩 기준전압 발생장치를 구비하는 반도체 칩 |
| KR101102017B1 (ko) * | 2004-03-31 | 2012-01-04 | 엘지디스플레이 주식회사 | 액정 표시 패널의 게이트-온 전압 발생 방법 및 장치 |
| US8199600B2 (en) | 2005-09-28 | 2012-06-12 | Hynix Semiconductor Inc. | Voltage generator for peripheral circuit |
| US7391200B1 (en) * | 2007-02-02 | 2008-06-24 | Netlogic Microsystems, Inc. | P-channel power chip |
| US8274265B1 (en) | 2007-02-28 | 2012-09-25 | Netlogic Microsystems, Inc. | Multi-phase power system with redundancy |
| US7808223B1 (en) | 2007-05-08 | 2010-10-05 | Netlogic Microsystems, Inc. | Transistor with spatially integrated schottky diode |
| TWI401693B (zh) * | 2009-01-05 | 2013-07-11 | Nanya Technology Corp | 電壓提供電路、以及使用此電壓提供電路的訊號延遲系統 |
| JP5160530B2 (ja) * | 2009-12-17 | 2013-03-13 | 株式会社東芝 | 半導体装置 |
| KR102253684B1 (ko) * | 2015-01-21 | 2021-05-18 | 엘지디스플레이 주식회사 | 표시장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61255600A (ja) | 1985-05-08 | 1986-11-13 | Nec Corp | メモリ回路 |
| IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
| JP3705842B2 (ja) * | 1994-08-04 | 2005-10-12 | 株式会社ルネサステクノロジ | 半導体装置 |
| US5578940A (en) | 1995-04-04 | 1996-11-26 | Rambus, Inc. | Modular bus with single or double parallel termination |
| US5850159A (en) * | 1997-05-12 | 1998-12-15 | Ind Tech Res Inst | High and low speed output buffer with controlled slew rate |
| KR100278650B1 (ko) | 1997-11-07 | 2001-03-02 | 윤종용 | 패킷방식의명령을사용하는반도체메모리장치 |
| US6051995A (en) * | 1998-09-11 | 2000-04-18 | Sharp Electronics Corporation | Constant impedance, low noise CMOS buffer |
-
1999
- 1999-07-13 KR KR1019990028207A patent/KR100304707B1/ko not_active IP Right Cessation
-
2000
- 2000-07-10 US US09/613,367 patent/US6366155B1/en not_active Expired - Fee Related
- 2000-07-12 JP JP2000211767A patent/JP3793002B2/ja not_active Expired - Fee Related
- 2000-07-13 DE DE10034196A patent/DE10034196A1/de not_active Ceased
- 2000-07-15 TW TW089114178A patent/TW472447B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6366155B1 (en) | 2002-04-02 |
| KR20010009694A (ko) | 2001-02-05 |
| KR100304707B1 (ko) | 2001-11-01 |
| JP2001076486A (ja) | 2001-03-23 |
| JP3793002B2 (ja) | 2006-07-05 |
| DE10034196A1 (de) | 2001-02-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW472447B (en) | Reference voltage generators and methods including supplementary current generation, and integrated circuits including the same | |
| JP4288434B2 (ja) | 高電圧発生回路 | |
| JP2002373490A (ja) | 半導体記憶装置 | |
| KR100562654B1 (ko) | 균등화신호(ｂｌｅｑ) 구동회로 및 이를 사용한 반도체메모리 소자 | |
| JPH097374A (ja) | 半導体メモリ装置のデータ出力バッファ | |
| JPH07182860A (ja) | 半導体メモリ装置のワード線駆動回路 | |
| US7515492B2 (en) | Semiconductor memory device | |
| JP2000021170A (ja) | 半導体集積回路装置 | |
| TWI430548B (zh) | 升壓電路 | |
| US20080117706A1 (en) | Semiconductor device | |
| KR102048254B1 (ko) | 데이터 출력 회로 및 그의 구동 방법 | |
| JP2704246B2 (ja) | 出力バッファ | |
| KR20050002928A (ko) | 에너지회복성을 가진 저전력 드라이버 | |
| US7764557B2 (en) | Sense amplifier driving circuit and semiconductor device having the same | |
| TW453036B (en) | Capacitive coupled driver circuit | |
| JP2000285672A (ja) | メモリデバイス | |
| TW480428B (en) | Circuit of data input/output and method using the same | |
| KR940004516B1 (ko) | 반도체 메모리의 고속 센싱장치 | |
| US20080042738A1 (en) | Internal voltage generator for use in semiconductor device | |
| JP4138388B2 (ja) | 電圧発生回路及びその電圧発生方法 | |
| US20080225610A1 (en) | Write driver of semiconductor memory device and driving method thereof | |
| CN106611611A (zh) | 内部电压发生电路 | |
| JP2003203480A (ja) | 高電圧発生回路及び方法 | |
| TW565851B (en) | Voltage generation circuits and methods of operating same that use charge sharing to increase voltage step-up | |
| JP3266141B2 (ja) | 半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |