CN212874436U - 一种陶瓷基座组件 - Google Patents

一种陶瓷基座组件 Download PDF

Info

Publication number
CN212874436U
CN212874436U CN201890001473.5U CN201890001473U CN212874436U CN 212874436 U CN212874436 U CN 212874436U CN 201890001473 U CN201890001473 U CN 201890001473U CN 212874436 U CN212874436 U CN 212874436U
Authority
CN
China
Prior art keywords
layer
base assembly
ceramic
substrate
ceramic base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201890001473.5U
Other languages
English (en)
Inventor
穆罕默德·诺斯拉蒂
凯文·帕塔斯恩斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Watlow Electric Manufacturing Co
Original Assignee
Watlow Electric Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Watlow Electric Manufacturing Co filed Critical Watlow Electric Manufacturing Co
Application granted granted Critical
Publication of CN212874436U publication Critical patent/CN212874436U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0212—Printed circuits or mounted components having integral heating means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Resistance Heating (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种陶瓷基座组件。该陶瓷基座组件包括限定上表面和下表面的陶瓷衬底、延伸穿过陶瓷衬底的至少一个过孔、在陶瓷衬底的上表面上延伸的上导电箔层和在陶瓷衬底的下表面上延伸的下导电箔层。每个过孔包括限定空腔的上过孔和限定对应的锥形插入件的下过孔。在一种形式中，上过孔、下过孔和导电箔层限定了具有大于2,000℃的熔化温度和小于或等于陶瓷衬底的CTE的材料。

Description

一种陶瓷基座组件
相关申请的交叉引用
本申请要求于2017年11月21日提交的、标题为“DUAL-PURPOSE VIAS FOR USE INCERAMIC PEDESTALS”的美国临时申请US 62/589,024的优先权和权益，其内容通过引用整体并入到本文中。
技术领域
本公开总体涉及半导体加工设备，更具体地涉及衬底支撑基座，用于支撑和加热其上的衬底，例如晶片。
背景技术
本部分的陈述仅提供与本公开相关的背景信息，并且可能不构成现有技术。
用于半导体加工的晶片支撑组件(例如基座)布置在半导体加工室中，并且通常包括晶片支撑部分和固定到晶片支撑部分的中心区域的轴。晶片支撑部分可以包括电阻层，该电阻层具有用于生成热量的电阻加热元件和用于将电阻加热元件连接到外部电源的电端子。电端子布置在晶片支撑部分的中心区域附近并在轴中延伸。通常，当集成多于一个电阻层时，使用布线层和过孔(via)或互连线(interconnect)来互连和端接晶片支撑部分的中心区域中的加热器电路。
晶片支撑部分的顶层和底层例如通过扩散黏结或辅助热压烧结结合在一起。这种高压、低应变工艺在足够高的温度下形成粉末或压实粉末以引起烧结，从而形成高密度部件/压坯。通常，将压实的粉末放入模具中，并施加高温和高压以进行致密化和烧结。模具由能够承受高温和高压的材料制成，例如石墨。
在热压烧结期间，与集成的过孔或互连线相关联的挑战包括由于陶瓷的收缩引起的诱发应力、不可控和不可预测的位移、高塑性变形以及导电过孔的失效和断裂。另一个问题是热压烧结过程中过孔和陶瓷材料与从石墨模具中释放的碳的相互作用。本公开解决了在半导体加工中使用陶瓷基座的这些挑战以及其他挑战。
实用新型内容
在一种形式中，本公开提供了一种陶瓷基座组件，其包括具有第一功能层和第二功能层的衬底，其中第一功能层和第二功能层布置在衬底的相对侧。陶瓷基座组件还包括至少一个延伸穿过衬底的过孔，每个过孔包括限定空腔的上过孔和限定相应插入件的下过孔。第一功能层、第二功能层和过孔限定了具有大于2,000℃的熔化温度和低于衬底的CTE的材料。
在一个变型中，衬底由氮化铝材料制成，并且至少一个过孔、第一功能层和第二功能层由钼材料制成。
在其他变型中，下过孔由上过孔的空腔容纳，使得当加热陶瓷衬底时在上过孔和下过孔之间形成过盈配合，上过孔的顶部和下过孔的底部是锥形的，和/或上过孔的空腔和下腔的对应插入件具有选自由多边形、平面形、圆形、卵形、三角形和椭圆形组成的组中的横截面形状。第一功能层可以是具有至少一个电阻加热元件的电阻加热器层，第二功能层是布线层，其中每个电阻加热元件限定至少一个电阻加热区。
在进一步的变型中，陶瓷基座组件进一步包括至少一个牺牲层，其在第一功能层和第二功能层中的至少一个之上。牺牲层可以从由钨、碳化钨和氮化硼组成的组中选择。
在又一变型中，该陶瓷基座组件进一步包括射频(RF)栅格层。
在另一形式中，本公开提供一种陶瓷基座组件，其包括限定上表面和下表面的陶瓷衬底以及延伸穿过陶瓷衬底的至少一个过孔。至少一个过孔包括限定锥形空腔的上过孔和限定对应的锥形插入件的下过孔。陶瓷基座组件还包括在陶瓷衬底的上表面上延伸的上导电箔层和在陶瓷衬底的下表面上延伸的下导电箔层。上过孔、下过孔和导电箔层限定了具有大于2,000℃的熔化温度和小于或等于陶瓷衬底的CTE的材料。过孔的顶部和下过孔的底部是锥形的。下过孔由上过孔的空腔容纳，使得当加热陶瓷衬底时在上过孔和下过孔之间形成过盈配合。
在其它变型中，陶瓷基座组件可进一步包括至少一个牺牲层，其在上导电箔层和下导电箔层中的至少一个之上。牺牲层可以从由钨、碳化钨和氮化硼组成的组中选择。上过孔的顶部和下过孔的底部可以是锥形的。
本公开进一步提供一种形成陶瓷基座组件的方法。该方法包括以下步骤：形成具有至少一个孔隙的生坯状态(green state)的陶瓷衬底，放置限定锥形空腔的上过孔，使其穿过陶瓷衬底的上表面，放置限定对应的锥形插入件的下过孔，使其穿过陶瓷衬底的下表面，在陶瓷衬底的上表面之上放置上导电箔层，放置在陶瓷衬底的下表面上延伸的下导电箔层，以及在单轴方向上热压该组件。在这种形式中，上过孔、下过孔和导电箔层限定了具有大于2,000℃的熔化温度和小于或等于陶瓷衬底的 CTE的材料。可以将该组件放入石墨模具中。
在一个变型中，陶瓷衬底由氮化铝材料制成，并且上过孔、下过孔以及上导电箔层和下导电箔层由钼材料制成。
在另一变型中，该方法进一步包括在约1700℃至约2,000℃的温度范围内烧结加压组件。
在另一变型中，该方法还包括在上导电箔层和下导电箔层中的至少一个之上放置至少一个牺牲层，然后移除牺牲层。牺牲层从由钨、碳化钨和氮化硼组成的组中选择。
在其他变型中，该方法包括在上导电箔层中形成至少一个加热器层、在下导电箔层中形成布线层以及形成RF栅格层。
从本文提供的描述中，进一步的应用领域将变得显而易见。应当理解，描述和具体示例仅用于说明目的，而非旨在限制本公开的范围。
附图说明
从详细描述和附图中，将更完全地理解本公开，其中：
图1是根据本公开的教导构造的陶瓷基座组件的侧视图；
图2为根据本公开构造的陶瓷基座组件的局部侧视横截面图；
图3示出了根据本公开的教导的陶瓷基座组件的生坯状态；
图4是根据本公开的一种形式的陶瓷衬底的顶部立体图；
图5A是根据本公开的延伸穿过陶瓷衬底的过孔的横截面图，该陶瓷衬底处于生坯状态；
图5B是根据本公开的替代形式的具有斜切插入件和斜切空腔的过孔的横截面图；
图5C是具有大致矩形横截面的过孔的横截面图；
图6示出了根据本公开的教导的陶瓷基座组件的烧结状态；
图7是根据本公开的教导的图6的过孔延伸穿过陶瓷衬底并且处于烧结状态的放大视图；
图8是根据本公开的教导的形成在陶瓷衬底上的作为电阻加热器层的上导电箔层的立体图；
图9是根据本公开的教导的形成在陶瓷衬底上的作为布线层的下导电箔层的立体图；以及
图10是示出根据本公开的教导的形成陶瓷基座组件的方法的流程图。
在附图的几个视图中，相应的附图标记指示对应的部件。
具体实施方式
以下描述本质上仅是示例性的，并且不旨在限制本公开、应用或用途。
参考图1，根据本公开的教导构造的支撑基座20可用于半导体加工室中，用于支撑和加热其上的加热靶标，例如晶片。支撑基座20包括陶瓷基座组件22和管状轴24，管状轴24附接至基座组件22的中心区域 23。基座组件22包括顶表面25和底表面27，顶表面25用于支撑其上的衬底，例如晶片(未示出)，管状轴24附接到底表面27。支撑基座20还包括多条电缆26，多条电缆容纳在管状轴24中并连接到外部电源，用于连接嵌入基座组件22中的至少一个电气元件/层(未示出)。根据应用，该电气层可以是电阻加热层、温度传感器、用于静电吸盘(ESC)的电极、或射频(RF)天线等。虽然未示出在附图中，但该基座组件22可以可选地限定气体导管，用以容纳吹扫气体，以及真空导管，以提供对该晶片的真空夹持。关于支撑基座的附加信息已经在申请人的同时提交的共同未决申请中公开，该申请的标题为“Multi-zone Ceramic Pedestal”，其与本申请共同拥有，并且其内容通过引用整体并入本文。
参考图2，其示出根据本公开的教导的陶瓷基座组件22的局部侧视横截面图。在此形式中，该陶瓷基座组件22包括陶瓷衬底30，陶瓷衬底限定上表面32和下表面34。该组件22还包括延伸穿过陶瓷衬底30的至少一个过孔36、上导电箔层42及下导电箔层44。在此形式中，至少一个过孔36、上导电箔层42及下导电箔层44是由具有大于2,000℃的熔化温度及小于或等于陶瓷衬底30的热膨胀系数(CTE)的材料所制成，这将于下文中更详细地描述。
该至少一个过孔36延伸穿过陶瓷衬底30，使得过孔36的顶表面46 与上导电箔层42接触，并且过孔36的底表面56与下导电箔层44接触。过孔36也是导电材料，并且过孔36提供上导电箔层42和下导电箔层44 之间的电气连续性。
在一种形式中，导电箔层42是用于生成热量的电阻层，并且下导电箔层44是布线层。更特别地，电阻层包括多个电阻加热元件，其是独立可控的并且限定一个或多个加热区。布线层电连接到一个或多个电缆26，并且配置成控制供应到电阻层的加热区的电力。过孔36延伸穿过衬底30，并且电连接布置在衬底30的相对侧/表面上的电阻层和布线层。因此，布线层通过过孔36向电阻层的一个或多个区供应电力。
应当理解，箔层42、44可以以不同于箔的另一种产品形式提供，例如以“层状”形式提供，其中“层状”应当解释为通过诸如薄膜、厚膜、热喷涂和溶胶-凝胶的过程生产的产品形式，其中该层通过将材料施加或积聚到衬底上而形成。因此，箔层42、44和它们相对于陶瓷衬底30的放置不应解释为限制本公开的范围。因此，这些层在更广泛的意义上也可被称为“功能层”，使得本公开不限于如本文所示出和描述的加热器和布线层的导电箔或特定功能。
此外，陶瓷基座组件22可包括附加层(例如，诸如结合层、介电层、感测层和保护层等的附加功能层)，同时保持在本公开的范围内。在一种示例性形式中，陶瓷基座组件22还包括集成射频(RF)栅格层，该栅格层电连接至接地端子以补偿由加工室所施加的RF等离子体或磁场。可替代地，上导电箔层42和下导电箔层44中的至少一个是RF栅格层。通常， RF栅格层用作天线，以引导由加工室施加的RF等离子体或磁场穿过接地端子，并且屏蔽和保护加热器电路和传感器装置。
形成陶瓷基座组件22包括获取已经形成为期望形状的粉末，并通过加热组件将粉末材料转换成致密固体，即烧结。生坯状态是指在加热组件之前的成形粉末或成形生坯。
图3、图4及图5A示出基于本公开的教导形成陶瓷基座组件22。为了形成陶瓷基座组件22，提供了处于生坯状态的陶瓷衬底130。陶瓷衬底130具有上表面132和下表面134，并限定了延伸穿过陶瓷衬底130 的至少一个孔隙166(图4)，用于容纳过孔136(图3)。孔隙166的数量对应于过孔136的数量。可以通过例如冷等静压(CIP)技术形成处于生坯状态的陶瓷衬底130，从而提供所需的强度以处理、机械加工和烧结陶瓷基座组件。
继续参考图3和5A，每个过孔136包括限定锥形空腔154的上过孔 138和具有对应的锥形插入件160的下过孔140。上过孔138包括具有上表面146的锥形顶部150，并且包括从锥形顶部150延伸的颈部152。颈部152限定了锥形空腔154，并且还具有底表面148。下过孔140的对应的锥形插入件160从锥形底部158延伸。锥形底部158具有下表面156 和从插入件160的远端径向延伸的顶表面162。下过孔140由上过孔138 的空腔154容纳，并且当陶瓷衬底31烧结时在上过孔138和下过孔140 之间形成过盈/紧密配合，这将在下面更详细地描述。
在一种形式中，上过孔136的空腔154和下过孔140的对应的插入件130具有圆形横截面形状。然而，应当理解，横截面可以是其它合适的形状，并且不应当限于圆形横截面。图5B和图5C中示出了空腔154 和对应的插入件160的替代形式，其分别具有斜切的和矩形的横截面形状。此外，空腔154和对应的插入件160可具有选自以下组的横截面形状：多边形、平面形、卵形、三角形、椭圆形和当烧结陶瓷衬底130时允许在上过孔和下过孔之间形成过盈/紧密配合的任何其它形状。上过孔和下过孔的设计可以设置成补偿热压烧结期间的陶瓷收缩。例如，石墨模具可以以这样的方式设计，以在热压轴向载荷的Z方向上发生受控位移的情况下，在X和Y方向上约束陶瓷和过孔的位移和收缩。
上过孔138从陶瓷衬底130的上表面侧132放置在孔隙166中，使得上过孔138的上表面146与陶瓷衬底130的上表面132基本齐平。对应的下过孔140从陶瓷衬底130的下表面侧134放置在孔隙166中，使得下过孔140的下表面156与陶瓷衬底130的下表面134基本齐平。下过孔140的插入件160由上过孔138的空腔154容纳(图3和图5)。在一种形式中，插入件160具有锥形形状的端部，该端部与空腔154对准并由其接收，以改善对准/配合，并补偿上过孔138和下过孔140与陶瓷衬底130之间的制造公差和热变化。
在穿过陶瓷衬底130放置上过孔138和下过孔140之后，在陶瓷衬底130的上表面132之上/沿着陶瓷衬底130的上表面132放置上导电箔层142，并且在陶瓷衬底130的下表面134之上/沿着陶瓷衬底130的下表面134放置下导电箔层144(图3)。上箔层142与陶瓷衬底130的上表面132和上过孔138的上表面146接触。下箔144与陶瓷衬底130的下表面134和下过孔140的下表面156接触。在烧结之前，具有过孔136 的陶瓷衬底130以及层142和144通常可以称为生坯状态陶瓷基座组件。
在另一种形式中，生坯状态的陶瓷基座组件还包括至少一个牺牲层 164，其在上导电箔层142和下导电箔层144中的至少一个之上。牺牲层 164减少了烧结期间的交叉污染，并在烧结之后移除。例如，牺牲层吸收从石墨模具中排出的碳，并减少陶瓷与过量排出的碳的反应和相互作用。它还防止陶瓷的本体和表面变色。牺牲层164选自由钨、碳化钨和氮化硼组成的组。然而，应当理解，也可以采用其它材料，而仍然保持在本公开的范围内。
陶瓷基座组件22的部件可以是各种材料中的任何一种，在一种形式中，上过孔138、下过孔140、上导电箔层142和下导电箔层144限定了具有大于2,000℃的熔化温度和与陶瓷衬底相当或低于，或者换句话说，小于或近似等于陶瓷衬底的热膨胀系数(CTE)的材料。例如，陶瓷衬底 130可以是氮化铝(AlN)材料，上过孔138、下过孔140、上导电箔层 142和下导电箔层144由钼(Mo)材料制成。钼能够承受大于2,000℃的温度，并且其CTE与AlN相当或比AlN低。应当理解，其它材料组合也可用于过孔和陶瓷衬底，只要这些材料能够承受大于2,000℃的温度，并且过孔的热膨胀系数(CTE)低于陶瓷衬底。因此，Mo和AlN的使用不应被解释为限制本公开的范围。
将生坯状态的陶瓷基座组件放置在由能够承受热压烧结的材料(例如石墨)制成的热压模具184中。参照图6和图7，生坯状态的陶瓷基座组件在单轴方向上被热压，并且在例如约1700℃至约2,000℃的温度范围内被烧结。在高温下施加压力的热压烧结过程中，由具有高熔点的材料 (例如，大约2620℃的Mo材料)制成的上过孔138、下过孔140、上导电箔层142和下导电箔层144保持它们的形状，并且不会由于烧结过程而扭曲。
此外，单轴压力将上过孔138和下过孔140压缩在一起，使得上过孔138的颈部152与下过孔140的插入件160接合，并且插入件160进一步穿透空腔154。在一种形式中，锥形底部158的顶表面162用作颈部 152的止动件，使得颈部152的底表面148与下过孔140的锥形底部158 的顶表面162邻接。可替代地，颈部152的底表面148可位于锥形底部 158的顶表面162上方，使得在其间限定微小间隙。单轴压缩进一步将上导电箔层142和下导电箔层144分别结合到陶瓷衬底130的上表面132 和下表面134。
因为AIN比Mo具有更高的热膨胀系数(CTE)，所以AIN衬底130 在烧结过程中膨胀，而由Mo材料制成的过孔136可以保持其原始形状。膨胀的衬底130在所有方向上施加附加的压力到过孔136，使得在收缩期间，衬底130基本上封装过孔136，并且将上过孔138和下过孔140紧密地固定在衬底130内。
在烧结期间，过孔136在衬底130内的垂直位置和对准由上过孔138 的锥形顶部150和空腔154以及下过孔140的锥形底部58和插入件160 控制。例如，锥形顶部150与孔隙166的侧面接合，而上过孔138的上表面146保持与陶瓷衬底130的上表面132基本齐平。锥形底部158以与锥形顶部150类似的方式起作用。此外，插入件160和具有空腔154 的颈部152配置为彼此接合，以防止过孔136突出超过陶瓷衬底的上表面132和下表面134。在烧结之后，上过孔138和下过孔140形成单个导电过孔。
通过至少对过孔136使用钼，上过孔138和下过孔140可在压缩和收缩期间进行自调节，因为Mo材料是高度难熔金属、可锻、易延展并具有体心立方晶体结构。此外，钼在烧结过程中经历低得多的塑性变形、残余应力和断裂。
另外，钼捕获由石墨模具84释放的碳。换句话说，钼吸引从石墨模具184释放的碳，从而减少在烧结过程中可能发生的AlN衬底130的不期望的相互作用和变色。
在烧结之后，上导电箔层142和下导电箔层144可以基于最终陶瓷基座组件的期望配置以各种合适的方式配置。例如，在一种形式中，上导电箔层142可以形成为用于生成热量的电阻层，并且下导电箔层144 可以是用于将电阻层连接到电源(未示出)或支撑基座20的其他元件的布线层。
参照图8和图9，提供了电阻加热器层200和布线层202的示例。蚀刻上导电箔层142以形成电阻层200，其包括限定至少一个加热区的一个或多个电阻加热元件。在图8中，示出了限定六个加热区的六个电阻加热元件206，然而，在不脱离本公开的范围的情况下，可使用任何数量的电阻加热元件206。蚀刻下导电箔层144以形成用于将电力电联接到过孔 136的布线层202。因此，如上所述，过孔136将布线层与电阻加热器层电联接。关于电阻加热层和布线层的附加信息已经在与本申请同时提交并与本申请共同拥有的标题为“Multi-ZoneCeramic Pedestal”的共同未决申请中公开，其内容通过引用整体并入本文。
导电层可以以其它合适的方式配置，并且不应限于电阻层和布线层。例如，在本公开的另一形式中，上导电箔层和下导电箔层中的至少一个可以配置为RF栅格层。在又一种形式中，下导电箔层可以配置为包括布线层和第二电阻加热器层。
参考图10，以示意形式示出了如上所述的形成陶瓷基座组件的方法 300。在302，提供生坯状态的陶瓷衬底，并且可以通过例如CIP技术形成该陶瓷衬底。陶瓷衬底包括一个或多个孔隙。在304，将过孔放置在孔隙中。例如，上过孔从陶瓷衬底的上表面侧放置在孔隙中，下过孔从陶瓷衬底的下表面侧放置在孔隙中。
在306，沿着陶瓷衬底的上表面放置第一(上)导电箔层，并且沿着陶瓷衬底的下表面放置第二(下)导电箔层。在308，将包括生坯状态的陶瓷基座、过孔和导电箔层的组件放置到热压模具中，并且在310，对组件执行烧结过程以形成陶瓷基座组件。模具由能够承受烧结过程的材料制成，例如石墨。在烧结期间，该组件在单轴方向上被热压，并在约1700℃到约2,000℃范围内的温度下被烧结。单轴压缩致使上过孔和下过孔朝向彼此移动以形成单个导电过孔，且导电箔层结合到陶瓷衬底的表面。结果，上导电箔层和下导电箔层通过过孔电联接。
方法300仅是形成本公开的陶瓷衬底组件的一个示例，并且可以包括其他或替代步骤。例如，在另一种形式中，方法300还包括沿着导电箔层中的至少一个放置至少一个牺牲层(未示出)，以减少烧结期间的交叉污染。在烧结过程之后，从组件移除牺牲层。
在又一种形式中，方法300包括在烧结过程之后，蚀刻导电箔层以形成例如一个或多个电阻加热器层和布线层。
在又一种形式中，方法300可包括蚀刻至少一个导电箔层以形成RF 栅格层。
本公开的陶瓷基座组件22将陶瓷衬底30与至少一个过孔36、上导电箔层42和下导电箔层44在生坯状态下组合，并使用热压烧结来结合部件，如本文所述。在烧结过程之前将由高度难熔金属形成的过孔36与陶瓷衬底30组合，允许热压期间的压缩力在上过孔38和下过孔40之间以及过孔36和衬底30之间产生紧密固定的结合。另外，包括在烧结之前处于生坯状态的导电箔层42和44，其通过过孔36彼此电联接，产生具有最小塑性变形的一致欧姆接触。然而，应当理解，导电箔层42/44或其它功能层可以在烧结过程之后添加到陶瓷衬底30，同时保持在本公开的范围内。
此外，本公开的两部分过孔是集成过孔并且在生坯状态下互连。这可以减少热压加工步骤，并且比传统的单件式过孔更节省成本。两部分过孔还在热压轴向载荷的方向上自由移动，并且补偿陶瓷收缩的影响。并且尽管示出和描述了两部分过孔，但是可以采用任何数量(包括多于两个)的部分/部件，以形成集成过孔，同时保持在本公开的范围内。
应注意，本公开不限于作为示例描述和说明的各种形式。已经描述了多种修改，并且更多的修改是本领域技术人员的知识的一部分。这些和进一步的修改以及技术等效物的任何替换可以被添加到说明书和附图，而不脱离本公开和本专利的保护范围。

Claims (11)

1.一种陶瓷基座组件，其特征在于，包括：
衬底，其具有第一功能层和第二功能层，所述第一功能层和所述第二功能层布置在所述衬底的相对侧；以及
至少一个过孔，其延伸穿过所述衬底，其包括：
上过孔，其限定空腔；以及
下过孔，其限定对应的插入件，
其中，所述第一功能层、所述第二功能层和所述至少一个过孔限定具有大于2,000℃的熔化温度和低于所述衬底的CTE的材料。
2.根据权利要求1所述的陶瓷基座组件，其特征在于，所述衬底由氮化铝材料制成，并且所述至少一个过孔、所述第一功能层和所述第二功能层由钼材料制成。
3.根据权利要求1所述的陶瓷基座组件，其特征在于，所述下过孔由所述上过孔的所述空腔容纳，使得当加热所述陶瓷衬底时，在所述上过孔和所述下过孔之间形成过盈配合。
4.根据权利要求1所述的陶瓷基座组件，其特征在于，所述上过孔的顶部和所述下过孔的底部是锥形的。
5.根据权利要求1所述的陶瓷基座组件，其特征在于，所述第一功能层是具有至少一个电阻加热元件的电阻加热器层，并且所述第二功能层是布线层，其中每个电阻加热元件限定至少一个电阻加热区。
6.根据权利要求1所述的陶瓷基座组件，其特征在于，所述上过孔的空腔和所述下空腔的所述对应的插入件具有选自由多边形、平面形、圆形、卵形、三角形和椭圆形组成的组的横截面形状。
7.根据权利要求1所述的陶瓷基座组件，其特征在于，还包括至少一个牺牲层，所述至少一个牺牲层在所述第一功能层和所述第二功能层中的至少一个之上。
8.根据权利要求7所述的陶瓷基座组件，其特征在于，所述牺牲层选自由钨、碳化钨和氮化硼组成的组。
9.根据权利要求1所述的陶瓷基座组件，其特征在于，还包括RF栅格层。
10.根据权利要求1所述的陶瓷基座组件，其特征在于，包括：
限定上表面和下表面的陶瓷衬底；
其中，所述第一功能层是在所述陶瓷衬底的上表面上延伸的上导电箔层，并且所述第二功能层是在所述陶瓷衬底的下表面上延伸的下导电箔层；以及
延伸穿过所述陶瓷衬底的至少一个过孔，所述至少一个过孔包括：
上过孔，其限定锥形空腔；以及
下过孔，其限定对应的锥形插入件，
其中，所述至少一个过孔、以及所述上导电箔层和所述下导电箔层限定具有大于2,000℃的熔化温度和低于所述陶瓷衬底的CTE的材料。
11.根据权利要求1所述的陶瓷基座组件，其特征在于，所述上过孔的所述空腔的顶部和所述下过孔的底部是锥形的，并且所述下过孔限定对应的锥形。
CN201890001473.5U 2017-11-21 2018-11-20 一种陶瓷基座组件 Active CN212874436U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201762589024P 2017-11-21 2017-11-21
US62/589,024 2017-11-21
PCT/US2018/062018 WO2019104040A1 (en) 2017-11-21 2018-11-20 Dual-purpose vias for use in ceramic pedestals

Publications (1)

Publication Number Publication Date
CN212874436U true CN212874436U (zh) 2021-04-02

Family

ID=64870561

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201890001473.5U Active CN212874436U (zh) 2017-11-21 2018-11-20 一种陶瓷基座组件

Country Status (7)

Country Link
US (1) US10483147B2 (zh)
JP (1) JP6820451B1 (zh)
KR (1) KR102188366B1 (zh)
CN (1) CN212874436U (zh)
DE (1) DE112018005933B4 (zh)
TW (1) TWI704643B (zh)
WO (1) WO2019104040A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112018005969T8 (de) * 2017-11-21 2021-03-11 Watlow Electric Manufacturing Company Multi-Zonen-Stützsockel-Heizgerät mit einer weiterleitenden Schicht
US10498021B1 (en) * 2019-04-30 2019-12-03 CCS Technologies LLC Rf equipment concealment foundation
KR102107985B1 (ko) * 2019-06-05 2020-05-07 주식회사 케이에스엠컴포넌트 플라즈마 처리 장치용 세라믹 구조체 및 그의 제조방법
US10793772B1 (en) 2020-03-13 2020-10-06 Accelovant Technologies Corporation Monolithic phosphor composite for sensing systems
US11359976B2 (en) 2020-10-23 2022-06-14 Accelovant Technologies Corporation Multipoint surface temperature measurement system and method thereof
CA3137183C (en) 2020-11-05 2024-02-20 Accelovant Technologies Corporation Optoelectronic transducer module for thermographic temperature measurements

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539609A (en) 1992-12-02 1996-07-23 Applied Materials, Inc. Electrostatic chuck usable in high density plasma
JPH08507196A (ja) 1994-01-31 1996-07-30 アプライド マテリアルズ インコーポレイテッド 共形な絶縁体フィルムを有する静電チャック
JPH0870036A (ja) 1994-08-29 1996-03-12 Souzou Kagaku:Kk 静電チャック
JPH08107140A (ja) 1994-10-03 1996-04-23 Souzou Kagaku:Kk 静電チャック
US5644467A (en) 1995-09-28 1997-07-01 Applied Materials, Inc. Method and structure for improving gas breakdown resistance and reducing the potential of arcing in a electrostatic chuck
JP4256483B2 (ja) 1996-07-19 2009-04-22 アプライド マテリアルズ インコーポレイテッド 静電チャック、集積回路デバイスを製造するための装置、及び静電チャックの製造方法
EP0948042A1 (de) 1998-03-06 1999-10-06 VenTec Gesellschaft für Venturekapital und Unternehmensberatung Elektrostatische Vorrichtung zum Halten von Wafern und anderen Bauteilen
US6104596A (en) 1998-04-21 2000-08-15 Applied Materials, Inc. Apparatus for retaining a subtrate in a semiconductor wafer processing system and a method of fabricating same
US6310755B1 (en) * 1999-05-07 2001-10-30 Applied Materials, Inc. Electrostatic chuck having gas cavity and method
US6780787B2 (en) 2002-03-21 2004-08-24 Lam Research Corporation Low contamination components for semiconductor processing apparatus and methods for making components
JP4409373B2 (ja) 2004-06-29 2010-02-03 日本碍子株式会社 基板載置装置及び基板温度調整方法
US7544251B2 (en) 2004-10-07 2009-06-09 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
JP2007042909A (ja) 2005-08-04 2007-02-15 Sumitomo Electric Ind Ltd ウェハ保持体およびそれを搭載したウェハプローバ
US7696455B2 (en) * 2006-05-03 2010-04-13 Watlow Electric Manufacturing Company Power terminals for ceramic heater and method of making the same
US20080016684A1 (en) * 2006-07-06 2008-01-24 General Electric Company Corrosion resistant wafer processing apparatus and method for making thereof
WO2012056807A1 (ja) * 2010-10-25 2012-05-03 日本碍子株式会社 セラミックス材料、積層体、半導体製造装置用部材及びスパッタリングターゲット部材
TWI540672B (zh) * 2011-09-28 2016-07-01 住友大阪水泥股份有限公司 靜電吸持裝置
JP5348439B2 (ja) * 2011-09-30 2013-11-20 Ｔｏｔｏ株式会社 静電チャック
JP2015514661A (ja) * 2012-02-29 2015-05-21 ハリス，ジョナサン・エイチ 過渡液相、窒化アルミニウム製部品の常圧接合
JP5984504B2 (ja) 2012-05-21 2016-09-06 新光電気工業株式会社 静電チャック、静電チャックの製造方法
KR101986547B1 (ko) 2012-12-17 2019-06-07 삼성전자주식회사 정전척 및 이를 포함하는 기판 처리 장치
US10008404B2 (en) 2014-10-17 2018-06-26 Applied Materials, Inc. Electrostatic chuck assembly for high temperature processes

Also Published As

Publication number Publication date
TWI704643B (zh) 2020-09-11
US20190157127A1 (en) 2019-05-23
DE112018005933T8 (de) 2021-04-08
DE112018005933B4 (de) 2021-11-18
TW201933525A (zh) 2019-08-16
DE112018005933T5 (de) 2020-07-30
JP6820451B1 (ja) 2021-01-27
KR102188366B1 (ko) 2020-12-08
US10483147B2 (en) 2019-11-19
KR20200079555A (ko) 2020-07-03
JP2021504970A (ja) 2021-02-15
WO2019104040A1 (en) 2019-05-31

Similar Documents

Publication Publication Date Title
CN212874436U (zh) 一种陶瓷基座组件
JP4467453B2 (ja) セラミックス部材及びその製造方法
KR100885060B1 (ko) 플라즈마 발생용 전극내장형 서셉터 및 그 제조 방법
KR102368339B1 (ko) 웨이퍼 지지대
JP5117146B2 (ja) 加熱装置
JP3155802U (ja) ウエハー載置装置
KR101099891B1 (ko) 접합 구조체 및 그 제조 방법
US7800029B2 (en) Heating device
CN111095521B (zh) 晶片载置台及其制法
JP7414751B2 (ja) 半導体製造装置用部材及びその製法
KR20040004139A (ko) 전극 내장형 서셉터 및 그 제조 방법
WO2019131611A1 (ja) セラミック装置
KR100918714B1 (ko) 전극 내장형 서셉터 및 그 제조 방법
KR20130099791A (ko) 이종접합 히팅구조체 및 그 제조방법
JP4545896B2 (ja) ヒータユニット及びその製造方法
JP3268263B2 (ja) 金属部材内蔵セラミックス部材の製造方法
JPH05275434A (ja) 半導体加熱用セラミックスヒーター及びその製造方法
JP2002173378A (ja) 半導体処理装置用セラミックス部材の製造方法
JP2002176096A (ja) 半導体処理装置用セラミックス部材の製造方法
US11869796B2 (en) Electrode-embedded member and method for manufacturing same, electrostatic chuck, and ceramic heater
US20230420282A1 (en) Wafer placement table
JP2766443B2 (ja) セラミックスヒーターの製造方法
KR100794960B1 (ko) 하이브리드형 히터 제조방법
KR20230042114A (ko) 웨이퍼 배치대
JP2023088272A (ja) 基板保持部材及び基板保持部材の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant