JP6820451B1 - セラミックペデスタルで使用するための二重目的のビア - Google Patents

Abstract

セラミックペデスタルアセンブリおよびセラミックペデスタルアセンブリを形成する方法が提供される。セラミックペデスタルアセンブリは、上面と下面を画定するセラミック基板、セラミック基板を貫通する少なくとも１つのビア、セラミック基板の上面にわたる上部導電箔層、およびセラミック基板の下面にわたる下部導電箔層を含む。各ビアは、キャビティを画定する上部ビアと、対応するテーパー付きインサートを画定する下部ビアを含む。１つの形態では、上部ビア、下部ビア、および導電箔層は、２０００℃を超える溶融温度およびセラミック基板以下の熱膨張係数を有する材料を構成する。【選択図】図３

Description

本出願は、２０１７年１１月２１日に出願された「セラミックペデスタルで使用するための二重目的のビア（DUAL-PURPOSE VIAS FOR USE IN CERAMIC PEDESTALS）」というタイトルの米国仮出願第６２／５８９，０２４号の優先権および利益を主張し、その内容は参照により本明細書に組み入れられる。

本発明は、半導体処理装置に関し、より具体的にはウエハーなどの基板を載置して支持および加熱するための基板支持ペデスタルに関する。

ここでの記述は本開示に関連する背景情報を提供するだけであり、必ずしも先行技術を構成するものではない。

半導体処理用のペデスタルなどのウエハー支持アセンブリは、半導体処理チャンバ内に配置されるものであり、通常はウエハー支持部分と、ウエハー支持部分の中央領域に固定されたシャフトとを含む。ウエハー支持部分は、通常、熱を発生させるための抵抗加熱素子を有する抵抗層と、抵抗加熱素子を外部電源に接続するための電気端子とを有する。電気端子は、ウエハー支持部分の中央領域に隣接して配置され、シャフト内に延びる。通常、複数の抵抗層を統合する場合、経路層とビアすなわち相互接続部を使用して、ウエハー支持部分の中央領域のヒーター回路を相互接続し終端する。

ウエハー支持部分の最上層と最下層は、例えば拡散接合すなわち補助ホットプレス焼結によって一緒に接合される。この高圧、低ひずみ処理は、高密度のコンポーネント／コンパクトを形成するために、焼結を誘発するのに十分高い温度で粉末すなわち圧縮された粉末を形成する。典型的には、圧縮された粉末が型に入れられ、高密度化および焼結のために高温および高圧が加えられる。型は、例えばグラファイトなどの高温および高圧に耐えることができる材料でできている。

ホットプレス焼結中の統合ビアすなわち相互接続部に関連する問題には、セラミックの収縮、制御できない予測不可能な変位、高い塑性変形、および導電性ビアの破損や破壊、による誘発応力がある。別の問題は、ホットプレス焼結プロセス中のビア及びセラミック材料と、グラファイト型から排出される炭素との相互作用である。本発明は、半導体処理におけるセラミックペデスタルの使用に関する問題のうち、とりわけこれらの問題に対処するものである。

本発明の１つの形態では、第１の機能層および第２の機能層を有する基板を含むセラミックペデスタルアセンブリを提供し、これら第１および第２の機能層は、基板の相互に反対側に配置されるようになっている。セラミックペデスタルアセンブリは、基板を通って延びる少なくとも１つのビアをさらに含み、各ビアは、キャビティを画定する上部ビアと、対応するインサートを画定する下部ビアとを含む。第１の機能層、第２の機能層およびビアは、２，０００℃を超える溶融温度および基板よりも低い熱膨張係数（ＣＴＥ）を有する材料を構成する。

１つの変形例では、基板は窒化アルミニウム材料で作られ、少なくとも１つのビア、第１の機能層、および第２の機能層はモリブデン材料で作られる。

他の変形例では、下部ビアは、上部ビアのキャビティによって受け入れられ、セラミック基板が加熱されると、上部ビアと下部ビアとの間に締り嵌めが形成されるが、この場合の上部ビアの上部と下部ビアの下部はテーパーがつけられ、および／または上部ビアのキャビティおよび下部キャビティの対応するインサートは、多角形、平面、円形、長円形、三角形、および楕円形からなる群から選択される断面形状を有する。第１の機能層は少なくとも１つの抵抗加熱素子を有する抵抗ヒーター層とし、第２の機能層は経路層とすることができ、この場合の各抵抗加熱素子は、少なくとも１つの抵抗加熱領域を画定する。

さらなる変形例では、セラミックペデスタルアセンブリは、第１の機能層および第２の機能層のうちの少なくとも１つにわたって、少なくとも１つの犠牲層をさらに含む。犠牲層は、タングステン、炭化タングステン、および窒化ホウ素からなる群から選択されるようにすることができる。

さらに別の変形では、セラミックペデスタルアセンブリは、無線周波数（ＲＦ）グリッド層をさらに含む。

別の形態では、本発明は、上面および下面を画定するセラミック基板と、セラミック基板を通って延びる少なくとも１つのビアとを含むセラミックペデスタルアセンブリを提供する。少なくとも１つのビアは、テーパー付きキャビティを画定する上部ビアと、対応するテーパー付きインサートを画定する下部ビアとを含む。セラミックペデスタルアセンブリはさらに、セラミック基板の上面にわたって拡がる上部導電箔層と、セラミック基板の下面にわたって拡がる下部導電箔層とを含む。上部ビア、下部ビア、および導電箔層は、２，０００℃を超える溶融温度とセラミック基板以下の熱膨張係数を持つ材料を構成する。ビアの上部と下部ビアの下部はテーパーが付けられている。下部のビアは、セラミック基板が加熱されたときに上部と下部のビアの間に締り嵌めが形成されるように、上部ビアのキャビティに受け入れられる。

他の変形例では、セラミックペデスタルアセンブリは、上部および下部の導電箔層のうちの少なくとも１つにわたって少なくとも１つの犠牲層をさらに含み得る。犠牲層は、タングステン、炭化タングステン、および窒化ホウ素からなる群から選択されるようにすることができる。上部ビアの上部および下部ビアの下部にはテーパーを付けたものとすることができる。

本発明は、セラミックペデスタルアセンブリを形成する方法をさらに提供する。この方法は、少なくとも1つの開口を備えた未焼結状態のセラミック基板を形成し、該セラミック基板の上面にテーパーキャビティを画定する上部ビアを配置し、セラミック基板の下面に、対応するテーパーインサートを画定する下部ビアを配置し、セラミック基板の上面全体に上部導電箔層を配置し、セラミック基板の下面にわたって拡がる下部導電箔層を配置し、このアセンブリを一軸方向にホットプレスする。この形態では、上部ビア、下部ビア、および導電箔層は、２０００℃を超える溶融温度とセラミック基板以下の熱膨張係数を持つ材料を構成する。アセンブリは、グラファイトの型に入れることができる。

１つの変形例では、セラミック基板は窒化アルミニウム材料で作られ、上部ビア、下部ビア、および上部および下部導電箔層はモリブデン材料で作られる。

別の変形形態では、この方法では、加圧されたアセンブリを約１７００℃から約２０００℃の範囲の温度で焼結する。

別の変形形態では、この方法は、上部導電箔層および下部導電箔層の少なくとも１つにわたって少なくとも１つの犠牲層を配置し、次いで、犠牲層を除去することをさらに含む。犠牲層は、タングステン、炭化タングステン、および窒化ホウ素からなる群から選択される。

他の変形例では、この方法は、上部導電箔層に少なくとも１つヒーター層を形成すること、下部導電箔層に経路層を形成すること、およびＲＦグリッド層を成することを含む。

本明細書での説明から、本発明の応用領域が明らかになるであろう。本明細書における説明および特定の例は、例示のみを目的としており、本発明の範囲を限定することを意図していない。

本発明は、詳細な説明および添付の図面からより理解されるであろう。

図１は、本発明の教示に従うセラミックペデスタルアセンブリの側面図である。

図２は、本発明に従うセラミックペデスタルアセンブリの部分側断面図である。

図３は、本発明の教示によるセラミックペデスタルアセンブリの未焼結状態を示す。

図４は、本発明の一形態に係るセラミック基板の上面斜視図である。

図５Ａは、本発明による、未焼結状態にあるセラミック基板を通って延びるビアの断面図である。

図５Ｂは、本発明の代替の形態に係る面取りされたインサートおよび面取りされたキャビティを有するビアの断面図である。

図５Ｃは、概ね矩形の断面を有するビアの断面図である。

図６は、本発明の教示によるセラミックペデスタルアセンブリの焼結状態を示す。

図７は、本発明の教示によるセラミック基板を貫通して焼結状態で延びる図６のビアの拡大図である。

図８は、本発明の教示による、セラミック基板上に形成された抵抗ヒーター層としての上部導電箔層の斜視図である。

図９は、本発明の教示による、セラミック基板上に形成された経路層としての下部導電箔層の斜視図である。

図１０は、本発明の教示によるセラミックペデスタルアセンブリを形成する方法を示すフローチャートである。

図面において対応する参照番号は対応する部品を示す。

以下の説明は、本質的に単なる例示であり、本発明、用途、または使用を限定することを意図するものではない。

図１を参照するに、本発明の教示に従って構成された支持ペデスタル２０は、半導体処理チャンバ内で、その上にウエハーなどの加熱ターゲットを支持および加熱するために使用することができる。支持ペデスタル２０は、セラミックペデスタルアセンブリ２２と、ペデスタルアセンブリ２２の中央２３に取り付けられた管状シャフト２４とを含む。ペデスタルアセンブリ２２は、その上にウエハー（図示せず）などの基板を支持するための上面２５と、管状シャフト２４が取り付けられる底面２７とを含む。支持ペデスタル２０はさらに、ペデスタル組立体２２に埋め込まれた少なくとも１つの電気要素／層（図示せず）を外部電源に接続されるために管状シャフト２４に受け入れられた複数の電気ケーブル２６を含む。電気層は、用途に応じて、抵抗加熱層、温度センサー、静電チャック（ＥＳＣ）の電極、または無線周波数（ＲＦ）アンテナなどにすることができる。図面には示されていないが、ペデスタルアセンブリ２２は、オプションで、パージガスを受け取るためのガス導管と、ウエハーを真空クランプするための真空導管とを有することができる。支持ペデスタルに関する追加の情報は、出願人が同時出願し継続中で、その内容全体が参照により本明細書に組み込まれる、「複数領域セラミックペデスタル」というタイトルの出願に開示されている。

図２を参照すると、本発明の教示によるセラミックペデスタルアセンブリ２２の部分側断面図が示されている。この形態では、セラミックペデスタルアセンブリ２２は、上面３２および下面３４を画定するセラミック基板３０を含む。アセンブリ２２は、セラミック基板３０、上部導電箔層４２、および下部導電箔層４４を通って延びる少なくとも１つのビア３６をさらに含む。この形態では、少なくとも１つのビア３６、上部導電箔層４２、および下部導電箔層４４は、２０００℃を超える溶融温度およびセラミック基板３０以下の熱膨張係数（ＣＴＥ）を有する以下に詳述する材料で作られる。

少なくとも１つのビア３６は、ビア３６の頂面４６が上部導電箔層４２と接触し、ビア３６の底面５６が下部導電箔層４４と接触するように、セラミック基板３０を通って延びる。ビア３６も導電性材料であり、ビア３６は、上部導電箔層４２と下部導電箔層４４との間を電気的に導通する。

１つの形態では、導電箔層４２は熱を発生させるための抵抗層であり、下部導電箔層４４は経路層である。より具体的には、抵抗層は、独立して制御可能であり、１つまたは複数の加熱領域を画定する複数の抵抗加熱素子を含む。経路層は、１つまたは複数のケーブル２６に電気的に接続され、抵抗層の加熱領域に供給される電力を制御するように構成される。ビア３６は、基板３０を通って延在し、基板３０の反対の側／表面上に配置された抵抗層および経路層を電気的に接続する。したがって、経路層は、ビア３６を介して抵抗層の１つまたは複数の領域に電力を供給する。

箔層４２、４４は、箔以外の別の製品の形態、例えば「層状」形態などで提供されてもよく、ここで、「層状」とは、薄膜、厚膜、溶射、およびゾルゲルなどの、基板への材料の塗布または蓄積による層形成処理によって生成される製品形態として解釈されるべきである。したがって、箔層４２、４４およびセラミック基板３０に対するそれらの配置は、本開示の範囲を限定するものとして解釈されるべきではない。これらの層はまた、本発明が本明細書に記載および図示される導電箔、またはヒーターおよび経路層の特定の機能に限定されないように、より広い意味で「機能層」と呼ぶことができる。

さらに、セラミックペデスタルアセンブリ２２は、本発明の範囲内において、追加の層（例えば、とりわけ、結合層、誘電体層、検知層、および保護層などの追加の機能層）を含むことができる。例示的な一形態では、セラミックペデスタルアセンブリ２２は、統合された無線周波数（ＲＦ）グリッド層をさらに備え、これが接地端子に電気的に接続され、処理チャンバによってかけられるＲＦプラズマまたは磁場を補償する。あるいは、上部導電箔層４２および下部導電箔層４４の少なくとも１つは、ＲＦグリッド層とされる。一般に、ＲＦグリッド層は処理チャンバによってかけられるＲＦプラズマまたは磁場を接地端子に通して、ヒーター回路とセンサーデバイスを保護するアンテナとして使用される。

セラミックペデスタルアセンブリ２２を形成するには、所望の形状に形成された粉末を、当該アセンブリを加熱、すなわち、焼結することによって緻密な固体に変換する。未焼結状態は、アセンブリが加熱される前の成形粉末または成形未焼結体を指す。

図３、図４、及び図５Ａは、本発明の教示に基づくセラミックペデスタルアセンブリ２２の形成を示す。セラミックペデスタルアセンブリ２２を形成するために、未焼結状態にあるセラミック基板１３０が用意される。セラミック基板１３０は、上面１３２および下面１３４を有し、ビア１３６（図３）を受け入れるためにセラミック基板１３０を通って延びる少なくとも１つの開口１６６（図４）を画定する。開口１６６の数は、ビア１３６の数に対応する。未焼結状態のセラミック基板１３０は、例えば、冷間静水圧プレス（ＣＩＰ）技術によって形成することができ、それにより、機械加工し、焼結するための所望の強度を与える。

図３および図５Ａに示すように、各ビア１３６は、テーパー付きキャビティ１５４を有する上部ビア１３８と、対応するテーパー付きインサート１６０を有する下部ビア１４０とを含む。上部ビア１３８は、上面１４６を有するテーパー付き上部１５０を含み、テーパー付き上部１５０から延びるネック１５２を含む。ネック１５２は、テーパー付きキャビティ１５４を画定し、さらに底面１４８を有する。下部ビア１４０の対応するテーパー付きインサート１６０は、テーパー付き底部１５８から延びる。テーパー付き底部１５８は、下面１５６と、インサート１６０の端から半径方向に延びる上面１６２とを有する。下部ビア１４０は上部ビア１３８のキャビティ１５４によって受け入れられ、セラミック基板３１が焼結されるとき、上部ビア１３８と下部ビア１４０との間に干渉／締まり嵌めが形成されるが、これについては以下でより詳細に説明する。

１つの形態では、上部ビア１３６のキャビティ１５４および下部ビア１４０の対応するインサート１３０は、円形の断面形状を有する。しかしながら、断面は別の適切な形状であってもよく、円形の断面に限定されるべきではない。キャビティ１５４および対応するインサート１６０の、それぞれ面取りされて矩形の断面形状を有する代替形態が、図５Ｂおよび図５Ｃに示されている。さらに、キャビティ１５４および対応するインサート１６０は、以下のグループから選択される断面形状を有し得る：多角形、平面、長円形（oval）、三角形、楕円形（elliptical）、およびセラミック基板１３０が焼結されるとき上部ビアと上部ビアとの間に干渉／タイトフィットを形成することを可能にする任意の他の形状。上部ビアおよび下部ビアの設計は、ホットプレス焼結中のセラミックの収縮を補償するように設計できる。例えば、グラファイト型（モールド）は、セラミックとビアの変位と収縮をＸ方向とＹ方向に抑制し、制御された変位がホットプレスの軸方向荷重のＺ方向に発生するように設計できる。

上部ビア１３８は、セラミック基板１３０の上面１３２側から開口１６６内に配置されて、上部ビア１３８の上面１４６がセラミック基板１３０の上面１３２と実質的に面一になるようにする。対応する下部ビア１４０は、セラミック基板１３０の下面１３４側から開口１６６内に配置されて、下部ビア１４０の下面１５６がセラミック基板１３０の下面１３４と実質的に面一になるようにする。下部ビア１４０のインサート１６０は、上部ビア１３８（図３および図５）のキャビティ１５４によって受け入れられる。一形態では、インサート１６０は、キャビティ１５４と整合するキャビティ１５４によって受け入れられるテーパー形状の端部を有し、位置合わせ／適合性を改善し、上部ビア１３８と下部ビア１４０とセラミック基板との間の製造公差および熱変動を補償する。

上部ビア１３８および下部ビア１４０がセラミック基板１３０を通して配置された後、
上部導電箔層１４２がセラミック基板１３０の上面１３２を横切って／それに沿って配置され、下部導電箔層１４４がセラミック基板１３０の下面１３４を横切って／それに沿って配置される（図３）。上部導電箔層１４２は、セラミック基板１３０の上面１３２および上部ビア１３８の上面１４６と接触している。下部導電箔層１４４は、セラミック基板１３０の下面１３４および下部ビア１４０の下面１５６と接触している。焼結する前の、ビア１３６を有するセラミック基板１３０、ならびに層１４２および１４４は、一般に、未焼結セラミックペデスタルアセンブリと呼ばれることがある。

別の形態では、未焼結セラミックペデスタルアセンブリは、上部導電箔層１４２および下部導電箔層１４４の少なくとも１つにわたって、少なくとも１つの犠牲層１６４をさらに含む。犠牲層１６４は、焼結中の相互汚染を低減し、焼結後に除去される。たとえば、犠牲層はグラファイト型から放出された炭素を吸収し、過剰に放出された炭素のセラミックとの反応および相互作用を低減する。また、セラミックの全体と表面の変色を防ぐ。犠牲層１６４は、タングステン、炭化タングステン、および窒化ホウ素からなる群から選択される。しかしながら、本発明の範囲内において他の材料も使用され得る。

セラミックペデスタルアセンブリ２２の構成要素は、様々な材料のいずれであってもよく、１つの形態では、上部ビア１３８、下部ビア１４０、上部導電箔層１４２、および下部導電箔層１４４は、２０００℃を超える溶融温度および、セラミック基板に匹敵するか、より低い、または言い換えれば、セラミック基板よりも小さいか、またはほぼ等しい熱膨張係数（ＣＴＥ）を有する材料を画定する。例えば、セラミック基板１３０は、窒化アルミニウム（ＡｌＮ）材料であり得、上部ビア１３８、下部ビア１４０、および上部導電箔層１４２、および下部導電箔層１４４は、モリブデン（Ｍｏ）から作製される。モリブデンは、２０００℃を超える温度に耐えることができ、そのＣＴＥはＡｌＮと同等かそれよりも低い。材料が２０００℃を超える温度に耐えることができ、ビアの熱膨張係数（ＣＴＥ）がセラミック基板よりも低いのであれば、ビアとセラミック基板に他の材料の組み合わせを使用することもできる。したがって、ＭｏおよびＡｌＮの使用は、本開示の範囲を限定するものではない。

未焼結状態のセラミックペデスタルアセンブリは、グラファイトなどのホットプレス焼結に耐えることができる材料で作られたホットプレス型１８４に配置される。図６および図７を参照すると、未焼結状態のセラミックペデスタルアセンブリが一軸方向にホットプレスされ、例えば、約１７００℃から約２０００℃の範囲の温度で焼結される。高温下で圧力が加えられるホットプレス焼結中、高い融点を有する材料（たとえば、約２６２０℃のＭｏ材料）で作られた上部ビア１３８、下部ビア１４０、上部導電箔層１４２、および下部導電箔層１４４はその形状を保持し、焼結プロセスによって反ることはない。

さらに、一軸圧力は、上部ビア１３８のネック１５２が下部ビア１４０のインサート１６０と係合し、インサート１６０がさらにキャビティ１５４を貫通するように、上部ビア１３８および下部ビア１４０を一緒に圧縮する。一形態では、テーパー付き底部１５８の上面１６２は、ネック１５２のストップとして機能し、ネック１５２の底面１４８は、下部ビア１４０のテーパー付き底部１５８の上面１６２と当接する。あるいは、ネック１５２の底面１４８は、テーパー付き底部１５８の上面１６２の上に配置され、それらの間にわずかなギャップが画定され得る。一軸圧縮はさらに、上部導電箔層１４２および下部導電箔層１４４を、それぞれセラミック基板１３０の上面１３２および下面１３４に結合する。

ＡｌＮは、Ｍｏよりも高い熱膨張係数（ＣＴＥ）を示すので、ＡｌＮ基板１３０は、焼結プロセス中に膨張するが、Ｍｏ材料で作られたビア１３６は、その元の形状を維持することができる。膨張する基板１３０は、ビア１３６に追加の圧縮力を全方向で加え、収縮中に、基板１３０はビア１３６を実質的にカプセル化し、基板１３０内の上部ビア１３８および下部ビア１４０をしっかりと固定する。

焼結中、基板１３０内のビア１３６の垂直位置および位置合わせは、上部ビア１３８のテーパー付き上部１５０およびキャビティ１５４、ならびにテーパー付き下部５８および下部ビア１４０のインサート１６０によって制御される。例えば、テーパー付き上部１５０は開口１６６の側面と係合し、上部ビア１３８の上面１４６はセラミック基板１３０の上面１３２と実質的に面一に維持される。テーパー付き底部１５８は、テーパー付き上部１５０と同様に機能する。さらに、インサート１６０、およびキャビティ１５４を有するネック１５２は、互いに係合して、ビア１３６がセラミック基板の上面１３２および下面１３４を超えて突出するのを防ぐように構成される。焼結後、上部ビア１３８および下部ビア１４０は単一の導電性ビアを形成する。

モリブデン（Ｍｏ）材料は、高融点金属であり、展性があり、延性があり、体心立方結晶構造を備えているため、少なくともビア１３６にモリブデンを使用することにより、上部ビア１３８および下部ビア１４０は、圧縮および収縮中に自己調整することができる。さらに、モリブデンは、焼結処理中にはるかに低い塑性変形、残留応力、および破壊を受ける。

さらに、モリブデンは、グラファイト型１８４によって放出される炭素を捕獲する。言い換えると、モリブデンは、グラファイト型１８４から放出される炭素を引き付け、それにより、焼結処理中に発生する可能性があるＡｌＮ基板１３０の望ましくない相互作用および変色を減少させる。

焼結後、上部導電箔層１４２および下部導電箔層１４４は、最終的なセラミックペデスタルアセンブリの所望の構成に基づいて、様々な適切な方法で構成される。例えば、一形態では、上部導電箔層１４２は、熱を発生させるための抵抗層として形成することができ、また、下部導電箔層１４４は、この抵抗層を電源（図示せず）または支持ペデスタル２０の他の要素に接続するための経路層とすることができる。

図８および９を参照すると、抵抗ヒーター層２００および経路層２０２の例が示されている。上部導電箔層１４２は、エッチングされて、少なくとも１つの加熱領域を画定する１つ以上の抵抗加熱素子を含む抵抗層２００を形成する。図８を参照すると、６つの加熱領域を画定する６つの抵抗加熱素子２０６が示されているが、本発明の範囲から逸脱することなく、任意の数の抵抗加熱素子２０６を使用することができる。下部導電箔層１４４はエッチングされて、電力をビア１３６に電気的に接続するための経路層２０２を形成する。上述のように、ビア１３６が、経路層と抵抗加熱層を電気的に接続する。抵抗加熱層と経路層に関する追加の情報は、同時出願の「複数領域セラミックペデスタル（Ｍｕｌｔｉ−Ｚｏｎｅ Ｃｅｒａｍｉｃ Ｐｅｄｅｓｔａｌ）」というタイトルの同時係属出願に開示されており、その内容全体が参照により本明細書に組み込まれるものとする。

導電層は、他の適切な態様で構成することができ、抵抗層および経路層に限定されるべきではない。例えば、本発明の別の形態では、上部導電箔層および下部導電箔層の少なくとも１つは、ＲＦグリッド層として構成され得る。さらに別の形態では、下部導電箔層は、経路層および第２の抵抗ヒーター層を含むように構成することができる。

図１０を参照すると、上述のようなセラミックペデスタルアセンブリを形成する方法３００が概略的な形で示されている。３０２で、未焼結状態のセラミック基板が提供され、例えば、ＣＩＰ技術によって成形することができる。セラミック基板は、１つまたは複数の開口を含む。３０４で、ビアが開口に配置される。例えば、セラミック基板の上面側から開口内に上部ビアを配置し、セラミック基板の下面側から開口内に下部ビアを配置する。

３０６において、第１の（上部）導電箔層がセラミック基板の上面に沿って配置され、第２の（下部）導電箔層がセラミック基板の下面に沿って配置される。３０８で、未焼結状態のセラミックペデスタル、ビア、および導電箔層を含むアセンブリが、ホットプレス型に配置され、３１０で、セラミックペデスタルアセンブリを形成するために、アセンブリに対して焼結処理が行われる。型は、グラファイトなどの焼結処理に耐えられる材料で作られている。焼結中、アセンブリは一軸方向にホットプレスされ、約１７００℃から約２０００℃の範囲の温度で焼結される。一軸圧縮により、上部ビアと下部ビアが互いに近づいて単一の導電性ビアが形成され、導電箔層がセラミック基板の表面に接着される。その結果、上部と下部の導電箔層は、ビアによって電気的に接続される。

方法３００は、本発明のセラミックペデスタルアセンブリを形成する単なる一例であり、他のまたは代替のステップを含むことができる。例えば、別の形態では、方法３００はさらに、焼結中の相互汚染を低減するために、導電箔層の少なくとも１つに沿って少なくとも１つの犠牲層（図示せず）を配置することを含む。焼結プロセスの後、犠牲層はアセンブリから取り除かれる。

さらに別の形態では、方法３００は、焼結処理の後に、導電箔層をエッチングして、例えば、１つまたは複数の抵抗ヒーター層および経路層を形成することを含む。

さらに別の形態では、方法３００は、少なくとも１つの導電箔層をエッチングしてＲＦグリッド層を形成することができる。

本発明のセラミックペデスタルアセンブリ２２は、セラミック基板３０を少なくとも１つのビア３６、上部導電箔層４２、および下部導電箔層４４と未焼結状態で組み合わせ、ホットプレス焼結して、ここで説明したように構成要素を結合する。焼結プロセスの前に、高融点金属で形成されたビア３６とセラミック基板３０を組み合わせることで、ホットプレス中の圧縮力により上部ビア３８と下部ビア４０の間、およびビア３６と基板３０の間をしっかりと固定できるようにする。さらに、ビア３６によって互いに電気的に結合される、焼結前の未焼結状態の導電箔層４２および４４を含むことにより、最小の塑性変形で等質のオーミック接触が形成される。しかしながら、本発明の範囲内において、導電箔層４２、４４、または他の機能層を、焼結処理後にセラミック基板３０に追加することができる。

さらに、本発明の２つの部分からなるビアは、未焼結状態で相互接続され統合されたビアである。これにより、ホットプレス処理のステップを削減し、従来のシングルピースビアよりもコスト効率を高めることができる。２つの部分からなるビアは、ホットプレスの軸方向荷重の方向に自由に移動し、セラミックの収縮の影響を補償する。そして、２つの部分のビアが説明および図示されているが、本発明の範囲内において、２つ以上を含む任意の数の部品／コンポーネントを使用して１つの統合されたビアを形成することができる。

本発明は、例として説明および図示された様々な形態に限定されるものではない。多くの変更が既に説明されており、さらなる変更は当業者の知識の範囲にある。本発明および本特許の保護の範囲を逸脱することなく、これらおよびさらなる変更ならびに技術的等価物によるいずれの置換も本明細書および図に追加することができるものである。

Claims (16)

1. 第１の機能層および第２の機能層を有する基板であって、該第１および第２の機能層が当該基板の相互に反対側に配置されている、基板と、
   該基板を貫通して延びる少なくとも１つのビアであって、キャビティを画定する上部ビアと、対応するインサートを画定する下部ビアとを有する少なくとも１つのビアと、
   を有し、
   該第１の機能層、該第２の機能層、および該少なくとも１つのビアは、２０００℃を超える溶融温度および該基板よりも低いＣＴＥ（熱膨張係数）を有する材料を構成する、セラミックペデスタルアセンブリ。
2. 該基板が窒化アルミニウム材料で作られ、該少なくとも１つのビア、該第１の機能層、および該第２の機能層がモリブデン材料で作られている、請求項１に記載のセラミックペデスタルアセンブリ。
3. 該基板が加熱されたときに該上部ビアと該下部ビアの間に締り嵌めが形成されるように、該下部ビアが該上部ビアの該キャビティによって受け入れられる、請求項１に記載のセラミックペデスタルアセンブリ。
4. 該上部ビアの上部および該下部ビアの下部はテーパーが付けられている、請求項１に記載のセラミックペデスタルアセンブリ。
5. 該第１の機能層が少なくとも１つの抵抗加熱素子を有する抵抗加熱層であり、該第２の機能層が経路層であり、各抵抗加熱素子が少なくとも１つの抵抗加熱領域を画定する、請求項１に記載のセラミックペデスタルアセンブリ。
6. 該上部ビアの該キャビティおよび該下部ビアの該対応するインサートが、多角形、円形、長円形（oval）、三角形、および楕円形（elliptical）からなる群から選択される断面形状を有する、請求項１に記載のセラミックペデスタルアセンブリ。
7. 該第１の機能層および該第２の機能層のうちの少なくとも１つにわたって、少なくとも１つの犠牲層をさらに備える、請求項１に記載のセラミックペデスタルアセンブリ。
8. 該犠牲層が、タングステン、炭化タングステン、および窒化ホウ素からなる群から選択される、請求項７に記載のセラミックペデスタルアセンブリ。
9. ＲＦグリッド層をさらに含む、請求項１に記載のセラミックペデスタルアセンブリ。
10. 該第１の機能層は該基板の上面にわたって拡がる上部導電箔層であり、該第２の機能層は該基板の下面にわたって拡がる下部導電箔層とされている、請求項１に記載のセラミックペデスタルアセンブリ。
11. 該上部ビアの該キャビティが、テーパーが付けられており、該下部ビアが対応するテーパーを画定する、請求項１に記載のセラミックペデスタルアセンブリ。
12. セラミックペデスタルアセンブリを形成する方法であって、
    少なくとも１つの開口を備えた未焼結状態のセラミック基板を形成すること、
    該セラミック基板の上面を通して、キャビティを画定する上部ビアを配置すること、
    該セラミック基板の下面を通して、対応するインサートを画定する下部ビアを配置すること、
    該セラミック基板の該上面にわたって上部機能層を配置すること、
    該セラミック基板の下面にわたって下部機能層を配置すること、および
    該上部ビアと、該下部ビアと、該上部機能層と、該下部機能層とを有するアセンブリを一軸方向にホットプレスすること、
    を有し、
    該上部ビア、該下部ビア、該上部機能層、および該下部機能層が、２０００℃を超える溶融温度および該セラミック基板以下のＣＴＥ（熱膨張係数）を有する材料を構成するようにした、セラミックペデスタルアセンブリを形成する方法。
13. 約１７００℃から約２，０００℃の範囲の温度で該セラミックペデスタルアセンブリを焼結することをさらに含む、請求項１２に記載の方法。
14. 該アセンブリをグラファイト型に配置することをさらに含む、請求項１２に記載の方法。
15. 該上部機能層および該下部機能層のうちの少なくとも１つにわたって少なくとも１つの犠牲層を配置することをさらに含む、請求項１２に記載の方法。
16. 該セラミック基板上に無線周波数（ＲＦ）グリッド層を形成することをさらに含む、請求項１２に記載の方法。
    

Images