CN207166874U - 多层电路基板 - Google Patents

多层电路基板 Download PDF

Info

Publication number
CN207166874U
CN207166874U CN201590000775.7U CN201590000775U CN207166874U CN 207166874 U CN207166874 U CN 207166874U CN 201590000775 U CN201590000775 U CN 201590000775U CN 207166874 U CN207166874 U CN 207166874U
Authority
CN
China
Prior art keywords
conductor
conductive pattern
circuit board
layered product
mulitilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201590000775.7U
Other languages
English (en)
Inventor
用水邦明
冈本文太
森田勇
佐佐木纯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN207166874U publication Critical patent/CN207166874U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09354—Ground conductor along edge of main surface
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本实用新型涉及一种多层电路基板，具备：将多个绝缘基材层叠而成的层叠体；形成于所述绝缘基材的主表面的第3导体图案；和形成于所述层叠体的外表面的第4导体图案，所述第3导体图案是贴付于所述绝缘基材的导体被图案化的导体图案，所述第4导体图案是镀覆形成于向激光直接成型用添加剂照射了激光的区域的导体图案。

Description

多层电路基板
技术领域
本实用新型涉及在将多个绝缘基材层叠而成的层叠体形成导体图案而成的多层电路基板。
背景技术
以往，作为传输高频信号的信号线路，使用了多层电路基板的电路正被实用化。例如，在专利文献1中，记载了具备将绝缘基材层叠而成的层叠体、在该层叠体形成信号导体和接地导体的构成。
在专利文献1所述的信号线路中，在层叠方向的中途位置配置有信号导体。2个接地导体在层叠方向上被配置于夹着信号导体的位置。2个接地导体被设置于层叠体内，通过在层叠方向上伸长的层间连接导体而被连接。
在先技术文献
专利文献
专利文献1：日本专利第4962660号说明书
实用新型内容
-实用新型要解决的课题-
但是，在现有的信号线路中，不容易进行导体图案向层叠体中与层叠方向平行的侧面等沿着绝缘基材的主表面的面以外的面的形成。特别地，复杂的导体图案不能够容易地形成。此外，若设置于层叠体的各部的导体图案的高精细化、复杂化推进，则不容易形成所希望的导体图案。
本实用新型的目的在于，提供一种能够更可靠地形成所希望的导体图案的多层电路基板的制造方法以及多层电路基板。
-解决课题的手段-
本实用新型的多层电路基板的制造方法具有：通过将贴付于绝缘基材的导体图案化来形成第1导体图案的工序；将包含形成有第1导体图案的绝缘基材的多个绝缘基材层叠来成型为层叠体，使得所述第1导体图案的至少一部分形成于所述层叠体的内部的工序；和在层叠体的外表面形成第 2导体图案的工序。形成第2导体图案的工序具有：向绝缘基材付与通过激光照射而变质的添加剂即激光直接成型用添加剂的工序；和通过对被付与了激光直接成型用添加剂的部分的表面进行激光照射来进行图案化，并在被图案化的区域镀覆导体的工序。
在该制造方法中，通过使用基于激光照射的导体图案的形成方法，能够将更多样的导体图案形成为层叠体。
此外，在本实用新型的制造方法中，具有：在绝缘基材形成第1导体图案的工序；将包含形成有第1导体图案的绝缘基材的多个绝缘基材层叠来成型为层叠体，使得第1导体图案的至少一部分形成于层叠体的内部的工序；和在层叠体的外表面形成第2导体图案的工序。形成第1导体图案以及第2导体图案的工序具有：向绝缘基材付与通过激光照射而变质的添加剂即激光直接成型用添加剂的工序；和通过对被付与了激光直接成型用添加剂的部分的表面进行激光照射来进行图案化，并在被图案化的区域镀覆导体的工序。
此外，在本实用新型的多层电路基板的制造方法中，优选包含以下的构成。在多层电路基板的制造方法中，多个绝缘基材具有热塑性。成型为层叠体的工序包含将多个绝缘基材层叠后进行加热压接的工序。
在该制造方法中，能够将层叠体容易地一体成形。
此外，在本实用新型的多层电路基板的制造方法中，优选包含以下的构成。形成第2导体图案的工序具有：向层叠体涂敷通过激光照射而变质的添加剂即激光直接成型用添加剂的工序；和通过涂敷激光直接成型用添加剂并向层叠体的表面进行激光照射来进行图案化，并在被图案化的区域镀覆导体的工序。
此外，在本实用新型的多层电路基板的制造方法中，也可以包含以下的构成。多个绝缘基材包含含有通过激光照射而变质的添加剂即激光直接成型用添加剂的绝缘基材。形成第2导体图案的工序具有：通过对含有激光直接成型用添加剂的绝缘基材层叠而成的层叠体的表面进行激光照射来进行图案化，并在被图案化的区域镀覆导体的工序。
在这些制造方法中，能够容易地形成高精细并且复杂的导体图案。
本实用新型的多层电路基板具备：将多个绝缘基材层叠而成的层叠体；形成于绝缘基材的主表面的第3导体图案；和形成于层叠体的外表面的第4导体图案。第3导体图案是贴付于绝缘基材的导体被图案化的导体图案。第4导体图案是通过向激光直接成型用添加剂进行激光的照射来镀覆形成的导体图案。
本实用新型的多层电路基板具备：将多个绝缘基材层叠而成的层叠体；形成于层叠体的内部的内装导体图案；和形成于层叠体的外表面的外表面导体图案。内装导体图案以及外表面导体图案是通过向激光直接成型用添加剂进行激光的照射来镀覆形成的导体图案。
在这些的构成中，能够实现能够具备多样的导体图案的多层电路基板。
此外，本实用新型的多层电路基板的第3导体图案与第4导体图案连接。此外，本实用新型的多个电路基板的内装导体图案与外表面导体图案连接。
此外，本实用新型的多层电路基板也可以是以下的构成。内装导体图案的一部分被设置于在层叠体的层叠方向与其他部分不同的位置。
在该构成中，能够实现适合于设置状况的传输损耗较低的多层电路基板。
本实用新型的多层电路基板也可以是以下的构成。第4导体图案形成于沿着层叠体的层叠方向的侧面，层叠体的侧面之中，在未形成第4导体图案的区域形成孔。
本实用新型的多层电路基板也可以是以下的构成。外表面导体图案形成于沿着层叠体的层叠方向的侧面，层叠体的侧面之中，在未形成外表面导体图案的区域形成孔。
在这些构成中，由于在层叠体的侧面形成孔，因此能够实现具备必要的强度并且挠性优良的多层电路基板。
设置多个孔，多个孔沿着层叠体的伸长方向周期性地形成。
在该构成中，能够实现沿着层叠体的伸长方向整体上具有挠性的多层电路基板。
此外，本实用新型的多层电路基板也可以是以下的构成。多层电路基板的层叠体具备：至少包含一层具有阶差的绝缘基材，形成于具有阶差的面的导体。形成于具有阶差的面的导体是在镀覆形成于向激光直接成型用添加剂照射了激光的区域的导体图案。
在该构成中，即使在层叠体存在阶差，也能够可靠地形成所希望的导体。
-实用新型效果-
根据本实用新型，能够针对层叠体更可靠地形成所希望的导体图案。
附图说明
图1是本实用新型的第1实施方式所涉及的多层电路基板的外观立体图。
图2(A)、图2(B)、图2(C)是表示本实用新型的第1实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
图3是表示本实用新型的第1实施方式所涉及的多层电路基板的制造流程的图。
图4是本实用新型的第2实施方式所涉及的多层电路基板的外观立体图。
图5(A)、图5(B)是表示本实用新型的第2实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
图6是表示本实用新型的第2实施方式所涉及的多层电路基板的制造流程的图。
图7是本实用新型的第3实施方式所涉及的多层电路基板的外观立体图。
图8(A)、图8(B)是表示本实用新型的第3实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
图9是本实用新型的第4实施方式所涉及的多层电路基板的外观立体图。
图10是本实用新型的第5实施方式所涉及的多层电路基板的外观立体图。
图11是表示本实用新型的第5实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
图12是本实用新型的第6实施方式所涉及的多层电路基板的外观立体图。
图13是本实用新型的第6实施方式所涉及的多层电路基板的俯视图。
图14是图13中的本实用新型的第6实施方式所涉及的多层电路基板的A-A’剖视图。
图15是表示本实用新型的第6实施方式所涉及的多层电路基板的制造流程的图。
图16是本实用新型的第7实施方式所涉及的多层电路基板的外观立体图。
图17是本实用新型的第7实施方式所涉及的多层电路基板的俯视图。
图18是图17中的本实用新型的第7实施方式所涉及的多层电路基板的B-B’剖视图。
图19是本实用新型的第8实施方式所涉及的多层电路基板的分解立体图。
图20是本实用新型的第8实施方式所涉及的多层电路基板的外观立体图。
图21是本实用新型的第9实施方式所涉及的多层电路基板的外观立体图。
图22是本实用新型的第10实施方式所涉及的多层电路基板的外观立体图。
图23是本实用新型的第11实施方式所涉及的多层电路基板的局部剖视图。
具体实施方式
以下，参照附图来举出几个具体的例子，表示本实用新型的多个具体实施方式。在各附图中对同一位置付与同一符号。各实施方式是示例，能够进行不同的实施方式中所示的构成的局部置换或者组合。
(第1实施方式)
参照附图来对本实用新型的第1实施方式所涉及的多层电路基板进行说明。图1是本实用新型的第1实施方式所涉及的多层电路基板的外观立体图。图2(A)、图2(B)是表示本实用新型的第1实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。图3是表示本实用新型的第1实施方式所涉及的多层电路基板的制造流程的图。
如图1所示，多层电路基板10具备：信号导体21、第1接地导体31、第2接地导体41、层间连接导体51、70、外部连接端子61、62以及层叠体90。由此，多层电路基板10构成高频信号的传输线路。
在本实施方式中，信号导体21、第1接地导体31、第2接地导体41、外部连接端子61、62相当于本实用新型中的“第1导体图案”，层间连接导体51相当于本实用新型中的“第2导体图案”。此外，第1接地导体31、第2接地导体41也相当于本实用新型中的“第3导体图案”，层间连接导体51也相当于本实用新型中的“第4导体图案”。
层叠体90是在信号传输方向(第1方向)上伸长的长条状的平板。如图2(A)、图2(B)所示，层叠体90是通过将绝缘基材901、902、 903层叠并加热压接而实现的。绝缘基材901、902、903是以液晶聚合物为主原料的热塑性树脂。
信号导体21被配置于层叠体90中的厚度方向(第3方向)、即绝缘基材901、902、903层叠的方向的中途位置。信号导体21是沿着层叠体 90伸长的方向(第1方向)延伸的长条状。信号导体21被配置于层叠体 90的宽度方向(第2方向)的大致中央的位置。
第1接地导体31被配置于层叠体90中的厚度方向(第3方向)的一端的端面(主表面)。第1接地导体31形成于层叠体90的一端的端面的大致整面。俯视层叠体90，在与信号导体21的伸长方向的两端重合的区域，对第1接地导体31设置开口部(导体的非形成部)310。在各开口部 310分别设置外部连接用端子61、62。
第2接地导体41被配置于层叠体90中的厚度方向(第3方向)的另一端的端面(主表面)。第2接地导体41形成于层叠体90的另一端的端面的大致整面。
信号导体21、第1接地导体31以及第2接地导体41是通过利用蚀刻等来将贴付于绝缘基材901、902、903的主表面的导体图案化而形成的。
层间连接导体51被配置于层叠体90的各侧面。层间连接导体51被配置于层叠体90中的第1方向的两端的侧面的大致整面。此外，层间连接导体51在层叠体90中的第2方向的两端的侧面的大致整面，沿着第1 方向隔开规定的间隔地被配置多个。多个层间连接导体51的间隔只要根据多层电路基板10A中传输的高频信号的寄生特性来适当地设定即可。另外，层间连接导体51也可以被配置于层叠体90中的第2方向的两端的侧面的大致整面。通过这样将层间连接导体51配置于层叠体90的各侧面，与在层叠体90内形成层间连接导体的构成相比，能够增大接地电位即层间连接导体与信号导体21之间的间隔距离。因此，在本实施方式所涉及的多层电路基板10A中，与在层叠体90内形成层间连接导体的构成相比，能够保持层间连接导体51与信号导体21的间隔距离较大并且缩小第2方向的宽度。
层间连接导体51通过进行以下的图案化处理来形成：在层叠体90的表面涂敷具有通过激光照射而变质的性质的添加剂即激光直接成型用添加剂(LDS添加剂)，通过激光照射将涂敷膜图案化，然后，通过镀覆来形成导体图案。
层间连接导体70形成于层叠体90内。层间连接导体70是在层叠方向上伸长的形状。层间连接导体70将信号导体21的伸长方向的第1端部与外部连接端子61连接，并将信号导体21的伸长方向的第2端部与外部连接端子62连接。
层间连接导体70是通过在形成层叠体90的绝缘基材设置孔，向孔中填充导电糊膏，对绝缘基材进行加热压接时使其固化而形成的。
在这样的构成中，针对导体的不容易进行基于蚀刻的图案化的部分，使用激光直接成型工艺(LDS工艺)来形成导体图案。因此，能够实现更多样的导体图案的多层电路基板10。
这样的多层电路基板10通过以下所示的制造流程而被制造(参照图2 (A)、图2(B)、图3)。
首先，准备在单面贴付有铜的热塑性的绝缘基材901、902、903。然后，对绝缘基材901、902、903的必要位置进行基于蚀刻的图案化处理等，从而如图2(A)所示，针对绝缘基材901、902、903形成信号导体21、第1接地导体31、第2接地导体41、外部连接端子61、62(S101)。此时，在绝缘基材901，在层间连接导体70的形成位置设置贯通孔并填充导电糊膏(在图2(A)中省略图示。)。此时，绝缘基材901、902、903 是能够形成多个多层电路基板10的大小的绝缘片。
接下来，将多个绝缘基材901、902、903层叠并进行加热压接(S102)。此外，导电糊膏固化来形成层间连接导体70(图2(A)中省略图示。)。
接下来，将层叠体90切割为单片(S103)。由此，形成图2(B)所示的层叠体90。
接下来，如图2(C)所示，在层叠体90的侧面涂敷激光直接成型用添加剂(LDS添加剂)910(S104)。
接下来，通过向涂敷有LDS添加剂910的层叠体90的侧面照射激光，将希望形成导体的区域粗化。然后，对侧面的粗化了的区域形成基于镀覆的导体图案(S105)。由此，如图1所示，形成层间连接导体51。
通过使用这样的制造方法，在不容易进行基于蚀刻的导体的形成的层叠体的侧面，能够容易形成在层叠方向上伸长的导体图案。也就是说，能够增加能够形成导体图案的种类、层叠体中能够形成导体图案的区域。此外，与仅仅进行镀覆处理不同地，能够在应形成导体图案的位置高精度地形成导体图案。由此，能够可靠并且高精度地制造具有比以往多样的导体图案的多层电路基板。此外，由于在多层电路基板的内部未涂敷(不包含) LDS添加剂，因此能够抑制伴随着包含异质材料所带来的特性劣化。
(第2实施方式)
接下来，参照附图来对第2实施方式所涉及的多层电路基板以及多层电路基板的制造方法进行说明。图4是本实用新型的第2实施方式所涉及的多层电路基板的外观立体图。图5(A)、(B)是表示本实用新型的第 2实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。图6 是表示本实用新型的第2实施方式所涉及的多层电路基板的制造流程的图。
本实施方式所涉及的多层电路基板10A相对于第1实施方式所涉及的多层电路基板10，构成层叠体90A的绝缘基材901S、912S、903S的组成不同。其他的构成与第1实施方式所涉及的多层电路基板10相同。此外，通过使用该构成，制造方法也与第1实施方式所涉及的多层电路基板10 不同。
如图4、图5(A)、图5(B)所示，本实施方式所涉及的多层电路基板10A具备将绝缘基材901S、902S、903S层叠并加热压接而成的层叠体90A。各绝缘基材901S、902S、903S是添加有LDS添加剂的热塑性树脂。
在该构成中，信号导体21、第1接地导体31、第2接地导体41、外部连接端子61、62也能够通过LDS工艺来制造。因此，例如，在信号导体21中需要复杂并且高精细的图案的情况下，也能够可靠并且高精度地形成导体图案。
在本实施方式中，信号导体21相当于本实用新型的“内装导体图案”，外部连接端子61、62相当于本实用新型的“外表面导体图案”。
这样的多层电路基板10A通过以下所示的制造流程而被制造(参照图 5(A)、图5(B)、图6)。
首先，准备添加有LDS添加剂的热塑性的绝缘基材901S、902S、903S。然后，通过利用LDS工艺对绝缘基材901S、902S、903S的必要位置进行图案化处理等，从而如图5(A)所示，针对绝缘基材901S、902S、903S 形成信号导体21、第1接地导体31、第2接地导体41、外部连接端子61、 62(S201)。此时，在绝缘基材901S，在层间连接导体70的形成位置设置贯通孔并填充导电糊膏(在图5(A)中省略图示。)。此时，绝缘基材901S、902S、903S可以是能够形成多个多层电路基板10的大小的绝缘片，也可以被单片化。
接下来，将多个绝缘基材901S、902S、903S层叠并进行加热压接 (S202)。此外，导电糊膏固化来形成层间连接导体70(在图5(A)中省略图示。)。
接下来，如图5(B)所示，通过LDS工艺来在层叠体90A的侧面形成导体图案(S203)。由此，如图4所示，形成层间连接导体51。
通过使用这样的制造方法，能够不区分层叠体的外表面、内部地，通过LDS工艺来形成全部导体图案。此外，通过使用本实施方式的制造方法，能够使导体的图案化工序公共化，能够使工序简单化，并且能够提高导体图案的形成的自由度。
(第3实施方式)
接下来，参照附图来对第3实施方式所涉及的多层电路基板以及多层电路基板的制造方法进行说明。图7是本实用新型的第3实施方式所涉及的多层电路基板的外观立体图。图8(A)、图8(B)是表示本实用新型的第3实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
本实施方式所涉及的多层电路基板10B的层叠体90B以及接地导体 30B与第2实施方式所涉及的多层电路基板10A不同。其他的构成与第2 实施方式所涉及的多层电路基板10A相同。
在本实施方式中，信号导体21相当于本实用新型的“内装导体图案”，外部连接端子61、62相当于本实用新型的“外表面导体图案”。
如图7所示，本实施方式所涉及的多层电路基板10B具备将绝缘基材 901S、902S层叠并进行加热压接而成的层叠体90B。绝缘基材901S、902S 是添加有LDS添加剂的热塑性树脂。层叠体90B是在与伸长方向正交的面切出的剖面具有曲线状的角部的大致长方形的形状，该曲线状的角部具有规定的曲率。
在层叠体90B的外表面的大致整面，形成接地导体30B。在层叠体90B 的层叠方向的一端的端面，针对接地导体30B设置多个开口部(导体的非形成部)320。
接地导体30B是通过LDS工艺而形成的。通过使用LDS工艺，针对层叠体90B的大致整面这一三维地扩展的区域也能够可靠并且高精度地形成导体图案。特别地，如本实施方式的层叠体90B所示，即使存在弯曲的面，也能够通过使用LDS工艺可靠地形成导体图案。
并且，通过使用本实施方式的构成，能够防止在层叠体的角部的电场的集中，能够抑制传输损耗。因此，通过使用本实施方式所涉及的制造方法，能够可靠并且容易地制造传输损耗较低的传输线路。
(第4实施方式)
接下来，参照附图来对本实用新型的第4实施方式所涉及的多层电路基板以及多层电路基板的制造方法进行说明。图9是本实用新型的第4实施方式所涉及的多层电路基板的外观立体图。
本实施方式所涉及的多层电路基板10C相对于第3实施方式所涉及的多层电路基板10B，信号导体21C、接地导体30C以及外部连接端子61C、 62C的构成不同。其他的构成与第3实施方式所涉及的多层电路基板10B 相同。
信号导体21C的伸长方向的两端与引出用导体210C连接。引出用导体210C的伸长方向与层叠方向正交，并且与信号导体21C的伸长方向正交。引出用导体210C中与连接于信号导体21C的端部相反的一侧的端部在层叠体90C的侧面(与长条方向平行的侧面)露出。也就是说，引出用导体210C的该端部在平行于长条方向的面并且沿着层叠方向的面露出。
在层叠体90C的外表面的大致整面形成接地导体30C。在层叠体90C 中引出用导体210C露出的侧面，形成外部连接端子61C、62C，以使得包含引出用导体210C露出的区域。外部连接端子61C、62C通过开口部(导体的非形成部)310C，与接地导体30C分离。
接地导体30C以及外部连接端子61C、62C是通过LDS工艺来形成的。信号导体21C以及引出用导体210C也可以通过LDS工艺或者基于蚀刻的图案化的任意方法来形成。
在本实施方式中，信号导体21C相当于本实用新型的“第3导体图案”，外部连接端子61C、62C相当于本实用新型的“第4导体图案”。此外，引出用导体210C相当于本实用新型的“内装导体图案”，外部连接端子 61C、62C相当于本实用新型的“外表面导体图案”。
这样，通过使用LDS工艺，即使是在层叠体90C的侧面具有在层叠方向具有长度的导体图案的态样，也能够容易地形成导体图案。并且，在该构成中，也可以不使用使用了导电糊膏的层叠体90C内的层间连接导体。因此，能够容易地形成将信号导体21C引出到外表面的引出用导体 210C。此外，能够降低该部分的电阻值，能够进一步抑制传输损耗。
(第5实施方式)
接下来，参照附图来对本实用新型的第5实施方式所涉及的多层电路基板进行说明。图10是本实用新型的第5实施方式所涉及的多层电路基板的外观立体图。图11是表示本实用新型的第5实施方式所涉及的多层电路基板的每个制造工序的状态的立体图。
本实施方式所涉及的多层电路基板10D相对于上述的第1、第2、第 3实施方式所涉及的多层电路基板，在信号导体21D具备在层叠方向弯曲的部分这方面不同。构成多层电路基板的基本构成要素与上述的第1、第 2、第3实施方式所涉及的多层电路基板相同。
如图10所示，多层电路基板10D具备：信号导体21D、第1接地导体31、第2接地导体41、层间连接导体51、外部连接端子61、62以及层叠体90D。
在本实施方式中，信号导体21D相当于本实用新型的“内装导体图案”，外部连接端子61、62相当于本实用新型的“外表面导体图案”。
如图11所示，层叠体90D是通过将绝缘基材901DS、902DS层叠并加热压接来实现的。绝缘基材901DS、902DS是以液晶聚合物为主原料的热塑性树脂。向绝缘基材901DS、902DS添加LDS添加剂。绝缘基材901DS、 902DS是厚度在伸长方向的中途变化的形状。绝缘基材901DS中较厚的部分与绝缘基材902DS中较薄的部分重合，绝缘基材901DS中较薄的部分与绝缘基材902DS中较厚的部分重合。通过该构成，层叠体90D作为整体是具有恒定的厚度的形状。
信号导体21D被配置于层叠体90D中的厚度方向(第3方向)的中途位置。信号导体21D是沿着层叠体90的伸长的方向延伸的长条状。信号导体21D被配置于层叠体90D的宽度方向(第2方向)的大致中央的位置。信号导体21D在伸长方向的中途，在层叠体90D的厚度方向(层叠方向)上弯曲。由此，信号导体21D的伸长方向的第1端部的区域的位置与第2端部侧的区域的位置在层叠体90D的厚度方向(第3方向)上不同。
第1接地导体31被配置于层叠体90D中的厚度方向(第3方向)的一端的端面。第1接地导体31形成于层叠体90D的一端的端面的大致整面。俯视层叠体90D，在与信号导体21的伸长方向的两端重合的区域，针对第1接地导体31设置开口部(导体的非形成部)310。在各开口部310 分别形成外部连接用端子61、62。此外，在信号导体21D接近于第1接地导体31一侧的区域，在与第1接地导体31中与信号导体21D重合的区域设置多个开口部(导体的非形成部)320。
第2接地导体41被配置于层叠体90D中的厚度方向(第3方向)的另一端的端面。第2接地导体41形成于层叠体90D的另一端的端面的大致整面。
此外，在信号导体21D接近于第2接地导体41一侧的区域，在第2 接地导体41中与信号导体21D重合的区域设置多个开口部(导体的非形成部)320。
层间连接导体51被配置于层叠体90D的各侧面。
通过设为这样的构成，能够实现在层叠体内，使层叠体的厚度方向(第3方向)上的信号导体的位置变化的构造。由此，能够实现与设置方式相应的信号导体与接地导体的位置关系，能够实现与设置方式相应的适当的形状的传输线路。
此外，通过设为这样的构成，能够在不使用使用了在绝缘基材形成的通孔或贯通孔的层间连接导体的情况下，通过面状的图案来改变厚度方向 (第3方向)的信号导体的位置。因此，能够减小作为传输线路的导体损耗。由此，能够以适当的形状来容易地形成传输损耗较小的传输线路。
这样的构成所构成的多层电路基板10D是通过如下所示的制造流程来制造的(参照图11)。
首先，准备添加有LDS添加剂的热塑性的绝缘基材901DS、902DS。然后，通过利用LDS工艺来对绝缘基材901DS、902DS的必要位置进行图案化处理等，从而如图11所示，针对绝缘基材901DS、902DS来形成信号导体21D、第1接地导体31、第2接地导体41、外部连接端子61、 62。
接下来，将多个绝缘基材901DS、902DS层叠并进行加热压接。接下来，通过LDS工艺在层叠体90D的侧面形成层间连接导体51。
通过使用这样的制造方法，能够容易地实现信号导体21D在伸长方向的中途在层叠体90D的厚度方向(第3方向)上弯曲的形状。也就是说，即使是比以往复杂的导体图案，也能够容易地制造。
(第6实施方式)
接下来，参照附图来对本实用新型的第6实施方式所涉及的多层电路基板进行说明。图12是本实用新型的第6实施方式所涉及的多层电路基板的外观立体图。图13是本实用新型的第6实施方式所涉及的多层电路基板图的俯视图。图14是图13中的本实用新型的第6实施方式所涉及的多层电路基板的A-A’剖视图。图15是表示本实用新型的第6实施方式所涉及的多层电路基板的制造流程的图。
本实施方式所涉及的多层电路基板10E相对于上述的第1实施方式所涉及的多层电路基板，在层叠体的侧面形成孔80这方面不同。构成多层电路基板的基本构成要素与上述的第1实施方式所涉及的多层电路基板相同。
也就是说，在本实施方式中，信号导体21、第1接地导体31、第2 接地导体41、外部连接端子61、62相当于本实用新型中的“第1导体图案”，层间连接导体51相当于本实用新型中的“第2导体图案”。此外，第1接地导体31、第2接地导体41也相当于本实用新型中的“第3导体图案”，层间连接导体51也相当于本实用新型中的“第4导体图案”。
如图12、图13所示，层叠体90E是在信号导体21的伸长方向(第1 方向)伸长的长条状的平板。在多层电路基板10E中，层间连接导体51 形成于沿着层叠体90E的层叠方向的侧面(第2方向的侧面)，层叠体 90E的侧面之中，在未形成层间连接导体51或外部连接端子等导体图案的区域形成孔80。孔80是形成于层叠体90E的侧面的凹部。
通过这样的构成，能够保持必要的强度，并且能够实现挠性优良的多层电路基板。此外，在多层电路基板10E中，设置多个孔80，多个孔80 沿着层叠体90E的伸长方向(第1方向)周期性地形成。因此，能够实现沿着层叠体90E的伸长方向(第1方向)整体上具有挠性的多层电路基板。
进一步地，在本实施方式所涉及的多层电路基板10E中，在信号导体21的第2方向的两侧的区域，并且在第1接地导体31与第2接地导体41 之间的区域(参照图14的虚线的箭头)，形成孔80。另一方面，在信号导体21与第1/第2接地导体(31、41)对置的区域(参照图14的箭头) 未形成孔80。
在高频信号的传输时，信号导体21与第1/第2接地导体(31、41) 容量耦合。这里，电容C与介电常数成正比，由于绝缘基材的介电常数εr比空气的介电常数εA大(εr＞εA)，因此在本实施方式所涉及的多层电路基板10E中，与在层叠体的侧面未形成孔的情况相比，能够减小信号导体 21与第1/第2接地导体(31、41)之间的电容Cs。此外，在高频信号的传输时，由于电荷集中于信号导体21的两端部，因此若如本实施方式这样在信号导体21的两端部附近设置孔来降低介电常数，则能够有效地减小信号导体21与第1/第2接地导体(31、41)之间的电容Cs。
这样，能够实现更加减小了信号导体21与第1接地导体31之间的电容以及信号导体21与第2接地导体41之间的电容的多层电路基板。
另外，孔80的个数、周期、形状、深度、配置等能够适当地变更。根据多层电路基板的强度、挠性、层间连接导体51的间隔、信号导体21 与第1接地导体31之间的电容以及信号导体21与第2接地导体41之间的电容等来适当地设定即可。
这样的多层电路基板10E是通过如下所示的制造流程来制造的(参照图15)。
首先，准备多个添加有LDS添加剂的热塑性的绝缘基材。然后，通过利用LDS工艺来对多个绝缘基材的必要位置进行图案化处理，来针对绝缘基材形成信号导体、第1接地导体、第2接地导体、外部连接端子等 (S301)。
接下来，将多个绝缘基材层叠并进行加热压接(S302)。接下来，通过LDS工艺来在层叠体的侧面形成层间连接导体(S303)。
接下来，从层叠体的宽度方向(第2方向)进行激光的照射，来在侧面形成孔(S304)。
通过使用这样的制造方法，能够容易地形成孔。
(第7实施方式)
接下来，参照附图来对本实用新型的第7实施方式所涉及的多层电路基板进行说明。图16是本实用新型的第7实施方式所涉及的多层电路基板的外观立体图。图17是本实用新型的第7实施方式所涉及的多层电路基板的俯视图。图18是图17中的本实用新型的第7实施方式所涉及的多层电路基板的B-B’剖视图。
本实施方式所涉及的多层电路基板10F相对于上述的第6实施方式所涉及的多层电路基板，在形成于层叠体的侧面的孔80贯通层叠体这方面不同。构成多层电路基板的基本构成要素与上述的第6实施方式所涉及的多层电路基板相同。
也就是说，在本实施方式中，信号导体21相当于本实用新型的“内装导体图案”，外部连接端子61、62相当于本实用新型的“外表面导体图案”。
如图16至图18所示，在多层电路基板10F中，孔80将与层叠体90F 的伸长方向平行的两侧面(第2方向的侧面)贯通。也就是说，多层电路基板10F的孔80在与层叠方向正交的方向，并且与层叠体90F的伸长方向正交的方向即第2方向，贯通层叠体90F。此外，在多层电路基板10F 中，多个孔80沿着层叠体90F的伸长方向(第1方向)周期性地形成。
通过这样的构成，起到与上述的第6实施方式所涉及的多层电路基板 10E相同的效果。
此外，在本实施方式所涉及的多层电路基板10F中，不仅在信号导体 21的第2方向的两侧的区域并且第1接地导体31与第2接地导体41之间的区域(参照图18的虚线的箭头)，还在信号导体21与第1/第2接地导体(31、41)对置的区域(参照图18的箭头)也形成孔80。因此，在本实施方式所涉及的多层电路基板10F中，与在信号导体21与第1/第2接地导体(31、41)对置的区域未形成孔80的多层电路基板10E相比，能够进一步减小信号导体21与第1/第2接地导体(31、41)之间的电容Cs。
这样，能够实现与第6实施方式所涉及的多层电路基板10E相比进一步减小了信号导体21与接地导体之间的电容的多层电路基板。
(第8实施方式)
接下来，参照附图来对第8实施方式所涉及的多层电路基板进行说明。图19是本实用新型的第8实施方式所涉及的多层电路基板的分解立体图。图20是本实用新型的第8实施方式所涉及的多层电路基板的外观立体图。
虽然上述的各实施方式所涉及的多层电路基板形成传输线路，但本实施方式所涉及的多层电路基板10G构成天线及其周边电路。
层叠体90G是将绝缘基材901GS、902GS层叠而成的。此时，绝缘基材901GS的背面与绝缘基材902GS的表面抵接。绝缘基材901GS、902GS 由与上述的各实施方式的绝缘基材相同的材质构成。
绝缘基材901GS的背面平坦，绝缘基材901GS的表面具有阶梯部911。通过该构造，绝缘基材901GS由厚度不同的2个部分构成。
在绝缘基材901GS的表面形成天线导体22。天线导体22是环状的线状导体，在环的中途具有断开部220。天线导体22形成为跨越绝缘基材 901GS的表面的阶梯部911。在天线导体22的环中分别不同的中途位置，形成连接用连接盘导体23、24。连接用连接盘导体23、24的宽度比天线导体22宽。连接用连接盘导体23、24相对于天线导体22的形成位置是基于天线的各种特性等来适当地设定的。连接用连接盘导体23、24形成于绝缘基材901GS中的薄部。
绝缘基材902GS的表面背面均平坦，在绝缘基材902GS的表面形成电感器导体25、电容器用导体261以及接地导体33。电感器导体25是ミ弯曲状的线状导体。电容器用导体261以及接地导体33是平板导体。由该电感器导体25构成的电感器、由电容器用导体261构成的电容器以及接地导体33例如被用作为天线的整合电路用的电路元件。
接地导体33形成于绝缘基材902GS中与绝缘基材901GS的厚部重合的区域的大致整面。
电感器导体25中的延伸方向的一端与接地导体33连接，另一端与连接用连接盘导体251连接。连接用连接盘导体251的宽度比电感器导体25 宽。连接用连接盘导体251处于俯视下与连接用连接盘导体24大致相同的位置。连接用连接盘导体251通过设置于绝缘基材901GS的侧面的层间连接导体51来与连接用连接盘导体24连接。
电容器用导体261与连接用连接盘导体263连接。连接用连接盘导体 263处于俯视下与连接用连接盘导体23大致相同的位置。连接用连接盘导体263通过设置于绝缘基材901GS的侧面的层间连接导体52来与连接用连接盘导体23连接。
在绝缘基材902GS的背面形成电容器用导体262以及外部连接导体 63、64、65。
电容器用导体262隔着绝缘基材902GS而与电容器用导体261对置。通过该构造，形成电容器。
外部连接导体63与接地导体33对置，通过贯通绝缘基材902GS的层间连接导体70来与接地导体33连接。
外部连接导体64与连接用连接盘导体251对置，通过贯通绝缘基材 902GS的层间连接导体70来与连接用连接盘导体251连接。
外部连接导体65与电容器用导体262连接。
这样的构成所构成的多层电路基板10G通过如下方式而被制造。
首先，准备绝缘基材901GS。绝缘基材901GS通过注射成形等而被实现。由此，能够容易地形成在上表面一侧具有阶差911的绝缘基材901GS。
在绝缘基材901GS的表面以及侧面，使用LDS法等激光照射式的导体图案形成法，来形成天线导体22、连接用连接盘导体23、24、层间连接导体51。通过使用这样的激光照射式的导体图案形成方法，即使具有阶差911，也能够可靠并且高精度地形成天线导体22。
通过在两面贴付铜箔来准备平板状的绝缘基材902GS，通过使用光刻等来将铜箔图案化，来形成电感器导体25、电容器用导体261、262、接地导体33、连接用连接盘导体251、263、外部连接导体63、64、65。
在绝缘基材902GS中接地导体33与外部连接导体63重合的位置以及连接用连接盘导体251与外部连接导体64重合的位置形成贯通孔，通过进行镀覆处理，分别形成层间连接导体70。
针对绝缘基材901GS和绝缘基材902GS，对绝缘基材901GS的背面和绝缘基材902GS的表面进行加压和超声波焊接。这样，能够在不使用粘合剂的情况下，通过将绝缘基材901GS、902GS粘合，从而沿着层叠方向的绝缘基材901GS的导体图案与绝缘基材902GS的导体图案的位置关系的精度提高。由此，多层电路基板10G的特性提高。特别地，在本实施方式中，由于能够高精度地固定天线导体22与接地导体33的距离，因此能够抑制制造导致的天线特性的偏差。此外，由于在绝缘基材901GS、902GS 之间不存在物性不同的材质，因此能够防止产生该物性的差所导致的剥离。
另外，虽未图示，但优选在层叠体90G的表面、侧面形成保护用的绝缘性抗蚀剂膜。
(第9实施方式)
接下来，参照附图来对本实用新型的第9实施方式所涉及的多层电路基板进行说明。图21是本实用新型的第9实施方式所涉及的多层电路基板的外观立体图。
本实施方式所涉及的多层电路基板10H相对于第8实施方式所涉及的多层电路基板10G，层叠体90H的构造不同，在具备连接器610这方面不同。
层叠体90H具备绝缘基材901HS、902HS、903HS。绝缘基材901HS、 902HS是与第8实施方式所涉及的绝缘基材901GS、902GS基本相同的构造。
绝缘基材903HS与绝缘基材902HS的背面抵接。绝缘基材90HS的俯视的形状比绝缘基材902HS大。
在绝缘基材903HS的表面中露出到外部的部分安装连接器610。连接器610通过形成于绝缘基材903HS的表面的连接用导体271，来与设置于层叠体90H的电路要素(天线导体22等)连接。
通过设为这样的构成，能够容易地连接于外部端子。此外，由于在仅由绝缘基材903HS构成的层叠体90H的较薄的部分安装连接器610，因此连接于外部的部分的挠性较高，能够提高安装的自由度。
(第10实施方式)
接下来，参照附图来对本实用新型的第10实施方式所涉及的多层电路基板进行说明。图22是本实用新型的第10实施方式所涉及的多层电路基板的外观立体图。
本实施方式所涉及的多层电路基板10J相对于第9实施方式所涉及的多层电路基板10H，安装于绝缘基材903JS的部件不同。
层叠体90J具备绝缘基材901JS、902JS、903JS。绝缘基材901JS、902JS 是与第9实施方式所涉及的绝缘基材901HS、902HS基本相同的构造。
在绝缘基材903JS的表面中露出到外部的部分，安装电子部件620、 630。电子部件620通过形成于绝缘基材903JS的表面的连接用导体272，来与设置于层叠体90J的电路要素(天线导体22等)连接。电子部件630 通过形成于绝缘基材903JS的连接用导体，来被连接为形成基于天线导体 22的天线的整合电路。
通过设为这样的构成，能够将使用了安装部件的天线整合电路相对于天线一体形成。另外，也可以与设置于层叠体90J的电感器导体、电容器用导体等并用来构成天线整合电路。
(第11实施方式)
接下来，参照附图来对本实用新型的第11实施方式所涉及的多层电路基板进行说明。图23是本实用新型的第11实施方式所涉及的多层电路基板的局部剖视图。
本实施方式所涉及的多层电路基板10K相对于第1实施方式所涉及的多层电路基板10，外部连接的部分的构造不同。
层叠体90K是将绝缘基材901KS、902KS、903KS、904KS、905KS 按照绝缘基材905KS、绝缘基材904KS、绝缘基材901KS、绝缘基材902KS 以及绝缘基材903KS的顺序层叠而成的。在绝缘基材901KS与绝缘基材 902KS的抵接面形成信号导体21。在绝缘基材901KS与绝缘基材904KS 的抵接面形成第1接地导体31。在绝缘基材902KS与绝缘基材903KS的抵接面形成第2接地导体32。
层间连接导体71通过填充到绝缘基材904KS的贯通孔的导电材料来实现。层间连接导体71与第1接地导体31连接。
层间连接导体72通过填充到绝缘基材904KS、901KS的贯通孔的导电材料以及绝缘基材904KS、901KS的界面的辅助导体来实现。层间连接导体72与信号导体21连接。
层间连接导体73通过填充到绝缘基材904KS、901KS、902KS的贯通孔的导电材料以及绝缘基材904KS、901KS的界面与绝缘基材901KS、 902KS的界面的辅助导体来实现。层间连接导体73与第2接地导体连接。
层间连接导体71、72、73在绝缘基材904KS与绝缘基材905KS的界面露出。
在绝缘基材905KS中与层间连接导体71、72、73重合的位置，设置凹部950。各凹部950分别被导体951覆盖。由此，针对层叠体90K，能够实现凹型连接器。
导体951通过激光照射式的导体图案形成方法来形成。通过使用该形成方法，即使是难以通过印刷等来形成的凹部，也能够在凹部950的表面可靠地形成导体951。
凸型连接器700具备主体701和导电性突起部702。导电性突起部702 与被导体951覆盖的凹部950嵌合。由此，能够将凸型连接器700与层叠体90K连接。
这样，使用本实施方式，在多层电路基板10K中的表面具有阶差的连接器部分，也能够可靠地形成导体。
-符号说明-
10、10A、10B、10C、10D、10E、10F、10G、10H、10J、10K：多层电路基板
21：信号导体
22：天线导体
23、24、251、263：连接用连接盘导体
25：电感器导体
30B、30C：接地导体
31：第1接地导体
33：接地导体
41：第2接地导体
51、52、70：层间连接导体
61、62、61C、62C、63、64、65：外部连接端子
70、71、72、73：层间连接导体
80：孔
90、90A、90B、90C、90D、90E、90F、90G、90H、90J、90K：层叠体
210C：引出用导体
261、262：电容器用导体
271、272：连接用导体
310、310C：各开口部
610：连接器
620、630：电子部件
901、902、903、901DS、902DS、901S、902S、903S、901GS、902GS、901HS、902HS、903HS、901JS、902JS、903JS、901KS、902KS、903KS：绝缘基材
910：LDS添加剂
911：阶差
950：凹部
951：覆盖凹部950的导体。

Claims (12)

1.一种多层电路基板，具备：
将多个绝缘基材层叠而成的层叠体；
形成于所述绝缘基材的主表面的第3导体图案；和
形成于所述层叠体的外表面的第4导体图案，
所述第3导体图案是贴付于所述绝缘基材的导体被图案化的导体图案，
所述第4导体图案是镀覆形成于向激光直接成型用添加剂照射了激光的区域的导体图案。
2.根据权利要求1所述的多层电路基板，其中，
所述第3导体图案与所述第4导体图案连接。
3.根据权利要求1所述的多层电路基板，其中，
所述第4导体图案形成于沿着所述层叠体的层叠方向的侧面，
所述层叠体的所述侧面之中，在未形成所述第4导体图案的区域形成孔。
4.根据权利要求3所述的多层电路基板，其中，
设置多个所述孔，
多个所述孔沿着所述层叠体的伸长方向周期性地形成。
5.根据权利要求1所述的多层电路基板，其中，
所述层叠体至少包含一层具有阶差的绝缘基材，
具备形成于具有所述阶差的面的导体，
形成于具有所述阶差的面的导体是镀覆形成于向激光直接成型用添加剂照射了激光的区域的导体图案。
6.一种多层电路基板，具备：
将多个绝缘基材层叠而成的层叠体；
形成于所述层叠体的内部的内装导体图案；和
形成于所述层叠体的外表面的外表面导体图案，
所述内装导体图案以及所述外表面导体图案是镀覆形成于向激光直接成型用添加剂照射了激光的区域的导体图案。
7.根据权利要求6所述的多层电路基板，其中，
所述内装导体图案与所述外表面导体图案连接。
8.根据权利要求6或者7所述的多层电路基板，其中，
所述内装导体图案的一部分被设置于在所述层叠体的层叠方向上与其他部分不同的位置。
9.根据权利要求6所述的多层电路基板，其中，
所述外表面导体图案形成于沿着所述层叠体的层叠方向的侧面，
所述层叠体的所述侧面之中，在未形成所述外表面导体图案的区域形成孔。
10.根据权利要求7所述的多层电路基板，其中，
所述外表面导体图案形成于沿着所述层叠体的层叠方向的侧面，
所述层叠体的所述侧面之中，在未形成所述外表面导体图案的区域形成孔。
11.根据权利要求8所述的多层电路基板，其中，
所述外表面导体图案形成于沿着所述层叠体的层叠方向的侧面，
所述层叠体的所述侧面之中，在未形成所述外表面导体图案的区域形成孔。
12.根据权利要求9所述的多层电路基板，其中，
设置多个所述孔，
多个所述孔沿着所述层叠体的伸长方向周期性地形成。
CN201590000775.7U 2014-08-29 2015-08-21 多层电路基板 Active CN207166874U (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2014-175600 2014-08-29
JP2014175600 2014-08-29
JP2014-245316 2014-12-03
JP2014245316 2014-12-03
JP2015042598 2015-03-04
JP2015-042598 2015-03-04
PCT/JP2015/073470 WO2016031691A1 (ja) 2014-08-29 2015-08-21 多層回路基板の製造方法および多層回路基板

Publications (1)

Publication Number Publication Date
CN207166874U true CN207166874U (zh) 2018-03-30

Family

ID=55399584

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201590000775.7U Active CN207166874U (zh) 2014-08-29 2015-08-21 多层电路基板

Country Status (4)

Country Link
US (1) US10123414B2 (zh)
JP (1) JP6344476B2 (zh)
CN (1) CN207166874U (zh)
WO (1) WO2016031691A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108882569A (zh) * 2018-08-31 2018-11-23 生益电子股份有限公司 一种pcb的制作方法和pcb
CN110891364A (zh) * 2019-11-28 2020-03-17 盐城维信电子有限公司 一种低损耗柔性线路板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN217936041U (zh) 2020-03-11 2022-11-29 株式会社村田制作所 树脂多层基板

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5610791B2 (zh) * 1972-09-19 1981-03-10
JPS5610791A (en) 1979-07-05 1981-02-03 Nec Corp Storage system for office information
JPH0615310U (ja) * 1992-07-28 1994-02-25 株式会社東芝 高周波回路基板
JPH0730310A (ja) * 1993-07-14 1995-01-31 Murata Mfg Co Ltd ストリップライン装置
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法
US6706785B1 (en) * 2000-02-18 2004-03-16 Rona/Emi Industries, Inc. Methods and compositions related to laser sensitive pigments for laser marking of plastics
JP2002100842A (ja) * 2000-09-22 2002-04-05 Sumitomo Wiring Syst Ltd フレキシブルフラット配線板及びその内部インピーダンスの調整方法
JP3881338B2 (ja) * 2001-07-05 2007-02-14 エル・ピー・ケー・エフ・レーザー・ウント・エレクトロニクス・アクチエンゲゼルシヤフト コンダクタートラック構造物およびその製造方法
JP4834937B2 (ja) * 2001-08-22 2011-12-14 凸版印刷株式会社 高周波回路用多層配線板
JP2003193244A (ja) * 2001-12-26 2003-07-09 Mitsuboshi Belting Ltd 電気回路を有するプラスチック基板の製造方法
CN1799293A (zh) * 2003-06-05 2006-07-05 詹诺普蒂克自动化技术有限公司 用于结构化地金属化聚合的和陶瓷的基材的方法以及在该方法中使用的可活性化的化合物
DE10344512A1 (de) * 2003-09-24 2005-04-28 Mitsubishi Polyester Film Gmbh Einschichtige, orientierte, mittels elektromagnetischer Strahlung strukturierbare Folie aus thermoplastischem Polyester zur Herstellung selektiv metallisierter Folien
DE10344511A1 (de) * 2003-09-24 2005-04-28 Mitsubishi Polyester Film Gmbh Orientierte, mittels elektromagnetischer Strahlung strukturierbare und mit Aminosilan beschichtete Folie aus thermoplastischem Polyester zur Herstellung selektiv metallisierter Folien
US20060083939A1 (en) * 2004-10-20 2006-04-20 Dunbar Meredith L Light activatable polyimide compositions for receiving selective metalization, and methods and compositions related thereto
US7547849B2 (en) 2005-06-15 2009-06-16 E.I. Du Pont De Nemours And Company Compositions useful in electronic circuitry type applications, patternable using amplified light, and methods and compositions relating thereto
US7504150B2 (en) * 2005-06-15 2009-03-17 E.I. Du Pont De Nemours & Company Polymer-based capacitor composites capable of being light-activated and receiving direct metalization, and methods and compositions related thereto
JP2007036469A (ja) * 2005-07-25 2007-02-08 Toshiba Corp 高周波回路装置
KR20080080674A (ko) * 2005-12-30 2008-09-04 이 아이 듀폰 디 네모아 앤드 캄파니 전자회로형 용도를 위한 기판
JP2008160750A (ja) 2006-12-26 2008-07-10 Toshiba Corp マイクロ波回路基板
JP4656212B2 (ja) * 2008-06-13 2011-03-23 ソニー株式会社 接続方法
KR101378027B1 (ko) 2009-07-13 2014-03-25 가부시키가이샤 무라타 세이사쿠쇼 신호선로 및 회로기판
JP5310421B2 (ja) * 2009-09-11 2013-10-09 株式会社村田製作所 フレキシブル配線基板の製造方法
WO2012056385A1 (en) 2010-10-25 2012-05-03 Sabic Innovative Plastics Ip B.V. Improved electroless plating performance of laser direct structuring materials
JP5477422B2 (ja) * 2012-01-06 2014-04-23 株式会社村田製作所 高周波信号線路
TW201352092A (zh) * 2012-03-28 2013-12-16 Fujikura Ltd 配線基板
KR20150088321A (ko) * 2012-06-06 2015-07-31 미쓰비시 엔지니어링-플라스틱스 코포레이션 레이저 다이렉트 스트럭쳐링용 수지 조성물, 수지 성형품, 및 도금 층을 갖는 수지 성형품의 제조 방법
EP2706092B1 (de) * 2012-08-28 2014-12-24 Ems-Patent Ag Polyamidformmasse und deren Verwendung
CN104619783B (zh) 2012-09-14 2017-06-16 三菱工程塑料株式会社 热塑性树脂组合物、树脂成型品和带镀层的树脂成型品的制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108882569A (zh) * 2018-08-31 2018-11-23 生益电子股份有限公司 一种pcb的制作方法和pcb
CN110891364A (zh) * 2019-11-28 2020-03-17 盐城维信电子有限公司 一种低损耗柔性线路板

Also Published As

Publication number Publication date
US20170188459A1 (en) 2017-06-29
JP6344476B2 (ja) 2018-06-20
WO2016031691A1 (ja) 2016-03-03
US10123414B2 (en) 2018-11-06
JPWO2016031691A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
CN207165744U (zh) 电子设备以及天线元件
CN208490035U (zh) 多层基板
CN205303100U (zh) 电子元器件
US9077168B2 (en) Differential mode signal transmission module
CN104218321B (zh) 天线装置
CN207603991U (zh) 柔性电路板
CN205584615U (zh) 信号传输元器件及电子设备
CN106332474A (zh) 刚性柔性基板及其制造方法
CN204808996U (zh) 线圈元器件及电子设备
CN207166874U (zh) 多层电路基板
CN110602883A (zh) 传输线路及电子设备
WO2009154335A1 (en) Printed circuit board electrically connected to the ground of electronic device
CN110402615A (zh) 高频传输用印刷线路板
TW201044927A (en) Flexible printed circuit and fabrication method thereof
CN105493638B (zh) 印刷布线板以及连接该布线板的连接器
CN108141956A (zh) 印刷配线板
CN102638929B (zh) 印刷电路板
CN104303606B (zh) 印刷电路板设备和其制造方法
CN202121860U (zh) 一种用于精密电子设备的柔性电路板
CN205902188U (zh) 电气元件以及移动设备
US8313342B2 (en) Structure of electromagnetic wave resistant connector for flexible circuit cable
CN207559958U (zh) 带滤波器电路的布线基板及电子设备
CN105896128B (zh) 柔性电路板连接接口及柔性电路板结构
CN109769342A (zh) 多层布线基板
CN112654135A (zh) Fpc扁平同轴线及其制造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant